JP6686581B2 - 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 - Google Patents

Description

この発明は、半導体材料として炭化珪素（ＳｉＣ）を用い、特に、半導体基板のおもて面側から裏面側に電流を流す炭化珪素半導体素子および炭化珪素半導体素子の製造方法に関する。

炭化珪素半導体は、シリコン（Ｓｉ）半導体と比較して大きなバンドギャップを持つため、高い絶縁破壊電界強度を有する。導通状態における抵抗であるオン抵抗は、その絶縁破壊電界強度の３乗に逆比例するため、例えば広く用いられている４Ｈ型と呼ばれる炭化珪素半導体（四層周期六方晶：４Ｈ−ＳｉＣ）においては、そのオン抵抗をシリコン半導体の数１００分の１に抑制することができる。

このため、炭化珪素半導体は、放熱が容易となる大きな熱伝導度の特性ともあいまって、次世代の低損失な電力用半導体素子としての期待が持たれている。例えば、炭化珪素半導体を用いて、ショットキーバリアダイオードやＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＰＮダイオード、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＧＴＯ（ゲートターンオフサイリスタ）など様々な構造の炭化珪素半導体素子が開発されている。

そして、炭化珪素半導体素子を形成する上で重要なオーミック電極の材料や形成方法が示されている（例えば、下記特許文献１参照。）。ｎ型領域においては、材料としてニッケル（Ｎｉ）を用いて、減圧下または不活性ガス雰囲気においておよそ１０００℃の加熱を行うことにより、ニッケルシリサイドを形成し、このシリサイドがオーミック電極として機能することが示されている。

一方で、ＭＯＳＦＥＴにおけるオーミック電極は、ゲート酸化膜、ゲート電極および層間絶縁膜を形成した後に、層間絶縁膜に開口されたオーミックコンタクトホール内部に形成される。このようなオーミック電極を形成する際のアニールにより、ＭＯＳ界面で予期しない反応が進行し、ＭＯＳ界面特性に深刻なダメージを与えることから、アニール温度を８５０℃以下に抑える必要があることが示されている（例えば、下記特許文献２参照。）。

オーミック電極を形成する際のアニールを８５０℃以下に抑制する技術が開示されている（例えば、下記特許文献３参照。）。この技術では、ニッケル珪素合金を形成した後に７００℃以下で熱処理し、炭化珪素半導体基板とニッケル珪素合金を反応させずに、ニッケル珪素合金の固相反応によりシリサイドを形成する。また、ニッケル珪素合金を形成後にレーザー照射を用いて局所的に短時間熱処理し、オーミック電極表面に到達する炭素量をニッケル元素より少ない濃度に抑制する技術が開示されている（例えば、下記特許文献４参照。）。

また、珪素基板上でニッケルシリサイドを形成する際に、ニッケル膜厚とアニール温度を規定することにより、形成されるニッケルシリサイドの組成を制御できることが開示されている。これは、ニッケルと珪素の接触界面における固相反応がおよそ２５０℃から始まり、温度にしたがって進行し、形成されるニッケルシリサイドの組成がニッケル膜厚により、一義的に決まるためと示されている。

特開平０１−２６８１２１号公報 特開２００３−２４３６５４号公報 特開平０７−９９１６９号公報 特開２０１２−９９５９８号公報

しかし、特許文献３に記載された技術では、オーミック電極と炭化珪素半導体基板との反応を抑制しているため、オーミック電極と炭化珪素半導体基板とが密着していないか、または、部分的な密着部位しか有しないために、長時間の駆動を行った際に膜剥がれが起き、オーミック電極として機能しない欠点を有している。

また、特許文献４の技術では、レーザーを用いて、局所的に短時間、吸収波長の異なる金属膜または炭化珪素基板を直接加熱する方法であるため、金属膜の厚さや炭化珪素基板の厚さの影響により加熱状態がばらつきやすい課題を有している。

また、特許文献４では、炭化珪素基板の吸収波長より短い波長のレーザーを用いることが望ましいことが述べられている。この場合、炭化珪素基板がレーザーにより加熱され、これによりニッケル珪素合金または、ニッケルと炭化珪素基板が反応し、電極表面側までシリサイド化が進行し、炭化珪素基板から供給された炭素が拡散する過程を経る。このため、オーミック電極部に隣接するゲート酸化膜も、炭化珪素基板の熱伝導により特許文献１と同様の温度まで加熱される恐れがある。

これを抑制するためにレーザー照射を抑制すると、シリサイド化が抑制され、特許文献３と同様に、炭化珪素半導体基板と密着が弱く、長時間の駆動を行った際に膜剥がれが起き、オーミック電極として機能しない欠点を有し、安定してオーミック電極を形成することが難しい欠点を有している。

本発明は上記課題に鑑み、ＭＯＳ界面での反応を極力抑えるために、接触抵抗が低く長期にわたり駆動信頼性に優れるオーミック電極が形成できることを目的とする。

上述した課題を解決し、本発明の目的を達成するために、この発明にかかる炭化珪素半導体素子は、炭化珪素半導体基板と、前記炭化珪素半導体基板の表面に設けられ、コンタクト電極として機能するニッケルシリサイド膜と、前記ニッケルシリサイド膜と前記炭化珪素半導体基板と異なる側で接合する取り出し電極と、を有し、前記ニッケルシリサイド膜は、前記炭化珪素半導体基板側が主にＮｉＳｉ相からなり、前記取り出し電極側が主にＮｉ₂Ｓｉ相からなり、かつ、前記ニッケルシリサイド膜は、前記炭化珪素半導体基板側で炭素を含有し、前記取り出し電極側で炭素を含まないことを特徴とする。

また、この発明にかかる炭化珪素半導体素子の製造方法は、上記目的を達成するために、炭化珪素半導体基板の表面に形成された絶縁膜を弗素系ガスおよび希ガスを用いたドライエッチングにより除去する工程と、前記炭化珪素半導体基板の表面に２０ａｔ％以上４０ａｔ％以下の珪素を含むニッケル膜を選択的に形成する工程と、前記炭化珪素半導体基板を支持体からの熱伝導により間接的に温度を印加するアニール処理によりシリサイドを形成する工程と、を有し、前記アニール処理は、７００℃よりも高く、８５０℃以下で行われることを特徴とする。

また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記アニール処理は、４００℃までの昇温および保持過程１と、前記昇温および保持過程１の後に８５０℃以下までの昇温および保持過程２を有し、前記昇温および保持過程１の全時間が、前記昇温および保持過程２の全時間に比べて長いことを特徴とする。

上述した発明によれば、７００℃よりも高く８５０℃以下で熱処理することにより、ｎ^-型炭化珪素基板１側にＮｉＳｉ相が層状に形成され、取り出し電極側にＮｉ₂Ｓｉ相が形成され、炭素を含有しないオーミックコンタクト電極部を形成することができる。そして、従来より低温でオーミック電極を形成することで、接触抵抗が低く高性能で長期にわたる駆動信頼性を得ることができる。

本発明によれば、接触抵抗が低く長期にわたり駆動信頼性に優れるオーミック電極が形成できるようになる。

図１は、本発明の実施の形態１にかかる炭化珪素半導体素子の断面図である。 図２は、実施の形態１にかかる炭化珪素半導体素子の各温度でのＮｉＳｉ相の厚さと炭素含有量を示す図表である。 図３は、実施の形態１にかかる炭化珪素半導体基板の熱印加特性（アニールシーケンス）を示す図表である。（その１） 図４は、実施の形態１にかかる炭化珪素半導体基板の熱印加特性（アニールシーケンス）を示す図表である。（その２） 図５は、実施の形態１にかかる炭化珪素半導体基板の熱印加特性（アニールシーケンス）を示す図表である。（その３） 図６は、実施の形態１にかかる炭化珪素半導体基板の各熱印加特性におけるコンタクト抵抗を示す図表である。 図７は、実施の形態１にかかる炭化珪素半導体基板の希弗酸への浸漬時間と、ＴＬＭ法により測定した接触抵抗とＮｉＳｉ相の厚さを示す図表である。

本願発明者の検討の結果、炭化珪素半導体とニッケル界面の固相反応よりも、炭化珪素半導体とニッケルシリサイド界面の固相反応が、より低温で起こることを見出した。これは、炭化珪素中の炭素が、ニッケルシリサイド中の珪素と結合する機構を有するため、炭化珪素中の珪素がニッケル側に拡散しやすいためと推定している。

以下に添付図面を参照して、この発明にかかる実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。

（実施の形態１）
本発明の実施の形態１にかかる炭化珪素半導体素子の製造方法について、ｐ型ウェル領域とｎ型ソース領域とをそれぞれイオン注入で形成する二重注入（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅ）プロセスによって二重注入型ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）を作製（製造）する場合を例に説明する。

図１は、本発明の実施の形態１にかかる炭化珪素半導体素子の断面図である。炭化珪素半導体素子の製造について説明する。例えば一方の主表面にｎ^-型炭化珪素エピタキシャル層が積層された、炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）からなるｎ^-型炭化珪素単結晶半導体基板（以下、ｎ^-型炭化珪素基板とする）１を用意する。

次に、ｎ^-型炭化珪素基板（ｎ^-型炭化珪素エピタキシャル層の表層）１にｐ型ウェル領域２と、ｐ型ウェル領域２の内部に、ｐ型コンタクト領域３とｎ型ソース領域４とをイオン注入により形成する。

このイオン注入は、ｐ型ウェル領域２、ｐ型コンタクト領域３、ｎ型ソース領域４の形成時に、それぞれ対応する開口部を有する酸化珪素膜等のイオン注入用マスクが形成されたｎ^-型炭化珪素基板１をイオン注入装置に導入して行う。ｎ型の領域は、燐イオンまたは窒素イオンを注入して形成する。ｐ型の領域は、アルミニウムイオン等を注入して形成する。これにより、ｎ^-型炭化珪素基板１には、イオン注入用マスクの開口部に、ｎ型またはｐ型の領域が形成され、これを繰り返すことにより、ｐ型ウェル領域２、ｐ型コンタクト領域３、ｎ型ソース領域４が形成される。

そして、ｐ型ウェル領域が集中した活性領域を取り囲むように、ｐ型耐圧リング形状部（図示略）を形成する。このｐ型耐圧リング形状部を形成した領域までが、１つの炭化珪素半導体素子（ＭＯＳＦＥＴ素子）の領域となり、１つのｎ^-型炭化珪素基板１上に複数の素子が配列される。

次に、イオン注入用マスクを取り除いた後に、アルゴンなどの不活性雰囲気において１７００℃程度の温度で活性化アニールを行う。次に、ｎ^-型炭化珪素基板１表面に熱酸化によりゲート絶縁膜５を成長し、化学気相成長（ＣＶＤ）法によりポリシリコン膜を形成し、フォトリソグラフィ工程により隣り合うｐ型ウェル領域２をまたぐ領域にゲート電極６を形成する。ｐ型耐圧リング形状部上など、ゲート絶縁膜５が不要な部分にあらかじめ酸化珪素膜パターンを形成する場合もある。

次に、ＣＶＤ法により酸化珪素膜からなる層間絶縁膜７を形成し、フォトリソグラフ工程により、ｎ型ソース領域４およびｐ型コンタクト領域３上に層間絶縁膜７の開口部を形成する。開口部の形成には、弗素系ガスと希ガスの混合ガスを用いる。これにより高精細なパターン加工が可能になるだけでなく、ｎ^-型炭化珪素基板１の露出部もエッチングされることにより、露出部に凹凸が形成される。露出部表面では、炭素と珪素の結合が一部切れ、反応しやすい状態になっていると推定される。

次に、２０ａｔ％から４０ａｔ％のＳｉを含んだＮｉターゲットを用いて厚さ５０ｎｍのＮｉＳｉ混合膜をスパッタ法で製膜し、ｎ型ソース領域４およびｐ型コンタクト領域３を被覆する領域にフォトリソグラフィによりＮｉＳｉ混合膜パターンを形成する。

次に、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法により不活性ガス雰囲気または減圧雰囲気において７００℃よりも高く８５０℃以下の温度で加熱を実施し、ｐ型コンタクト領域３とｎ型ソース領域４上のＮｉＳｉ混合膜パターンをＮｉシリサイド化し、オーミックコンタクト（電極部）８を形成する。後述するが、ｎ^-型炭化珪素基板１表面（主面側）には取り出し電極９が設けられ、裏面側にはドレイン電極（裏面電極）１０が設けられる。

上記のＲＴＡ法では、カーボンまたは粗面化した炭化珪素からなる支持体（サセプタ）上に、ＮｉＳｉ混合膜パターンを形成したｎ^-型炭化珪素基板１を配置し、赤外線ランプヒーターを用いて支持体を加熱し、支持体を介した熱伝導により間接的にｎ^-型炭化珪素基板１を加熱する。炭化珪素基板は赤外線を透過する性質を持つため、熱源からの赤外線を支持体に吸収させ、熱伝導を利用することにより、ｎ^-型炭化珪素基板１を概ね一様に、一定の時間加熱することが可能となる。

ｎ^-型炭化珪素基板１を間接的に均一に加熱する方法であれば、縦型炉等の熱処理装置等を用いることができ、熱の印加方法としては、支持体からの熱伝導による方法や、雰囲気からの熱伝導を用いることができる。これによりゲート酸化膜に影響を与える過剰な温度の印加を抑制し、かつシリサイドの形成に十分な熱を与えることが可能となる。

ここで、上記のＲＴＡ法を用いて、昇温速度毎秒２℃で、到達温度を３００℃から６００℃まで１００℃毎変更し、ＮｉＳｉ混合膜の相状態の変化をＸ線回折により特定した。到達温度での保持時間は５分とした。３００℃で、ＮｉＳｉ混合膜中の固相反応により、化学式Ｎｉ₂Ｓｉで示されるシリサイド（Ｎｉ₂Ｓｉ相）が形成され始め、４００℃でＮｉ₂Ｓｉ相の回折強度が強くなり、これ以上の温度ではＮｉ₂Ｓｉ相の回折強度は同程度か減少する傾向が見られた。

この観察結果から、室温から昇温させるとまずＮｉ₂Ｓｉ相が形成される傾向があることがわかった。Ｓｉの組成を１０ａｔ％から５０ａｔ％まで５％ごと変更したターゲットにおいて、Ｓｉ組成が２０ａｔ％から４０ａｔ％でＮｉ₂Ｓｉ相の回折強度が大きくなることから、この組成範囲においてＮｉＳｉ混合膜中で十分固相反応が進行することがわかった。Ｓｉ組成が低いと未反応のＮｉが残り、Ｓｉ組成が高いとＳｉノジュールとしてＳｉが基板上に残留する傾向が見られた。

更に、到達温度を６００℃から１０００℃まで５０℃毎に変更し、断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）とＳＩＭＳ（ 二次イオン質量分析法）を用いて観察を行った。７００℃以上になるとｎ^-型炭化珪素基板１とＮｉ₂Ｓｉ界面に数ナノメートルの、化学式ＮｉＳｉで示されるシリサイド（ＮｉＳｉ相）が形成され、８００℃で約１０ｎｍの層状のＮｉＳｉ相が形成された。１０００℃では、ｎ^-型炭化珪素基板を侵食するようにシリサイド化し、全体がＮｉＳｉ相となることがわかったが、温度上限はゲート酸化膜への影響が小さい８５０℃とした。

図２は、実施の形態１にかかる炭化珪素半導体素子の各温度でのＮｉＳｉ相の厚さと炭素含有量を示す図表である。断面ＴＥＭとＳＩＭＳから算定した各温度でのＮｉＳｉ相の厚さと炭素含有量を示す。ＳＩＭＳでの炭素含有量の算定は、境界面を除いて、境界近傍から５ｎｍの幅の平均値とし、ＮｉＳｉとＮｉ₂Ｓｉの標準試料により、感度の補正を行った。

図２に示すように、８５０℃より低い温度では、ｎ^-型炭化珪素基板１と逆側の取り出し電極９側に炭素の供給が行われないため、ｎ^-型炭化珪素基板１近傍に炭素が多く存在し、ｎ^-型炭化珪素基板１と逆側でほぼ検出されない傾向が見られた。一方で、９００℃では、ＮｉＳｉ相の形成が取り出し電極９側まで進行するため、取り出し電極９側で炭素が検出され始め、１０００℃ではおよそ２０ａｔ％の炭素が検出された。

したがって、上記ＲＴＡ法により７００℃よりも高く８５０℃以下で熱処理することにより、ｎ^-型炭化珪素基板１側にＮｉＳｉ相が層状に形成され、取り出し電極９側にＮｉ₂Ｓｉ相が形成され、炭素を含有しないオーミックコンタクト電極部８を形成することができる。

また、上記ＲＴＡ法について、昇温のシーケンスの効果を接触抵抗率で比較した。接触抵抗率測定は、オーミック電極上に取り出し電極９を形成後に行い、電極面積を一定として、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ）法により測定した。

図３〜図５は、それぞれ実施の形態１にかかる炭化珪素半導体基板の熱印加特性（アニールシーケンス）を示す図表である。図３の例は、毎秒２℃の一定な昇温速度で８００℃まで到達させ８００℃で５分間保持した後に降温する、標準的な（既存の）シーケンスである。

図４は、４００℃まで毎秒０．５℃で昇温させた後に毎秒２℃の昇温速度で８００℃まで到達させ５分間保持した後、降温するシーケンスである。図５は、毎秒２℃の昇温速度で４００℃まで昇温し１０分保持した後に毎秒２℃の昇温速度で８００℃まで到達させ５分間保持した後、降温するシーケンスである。

図４および図５のアニールシーケンスでは、４００℃までの昇温および保持過程１にかかる時間Ｔ１と、保持過程１の後に８５０℃以下までの昇温および保持過程２にかかる時間Ｔ２を有する。これら昇温および保持過程１の全時間Ｔ１は、昇温および保持過程２の全時間Ｔ２に比べて長く設定する。

図６は、実施の形態１にかかる炭化珪素半導体基板の各熱印加特性におけるコンタクト抵抗を示す図表である。図６に示すように、図４や図５で示すアニールシーケンスで処理した場合に、接触抵抗が小さくなる傾向が見られた。断面ＴＥＭによる観察の結果、図４や図５で示すアニールシーケンスで作製したシリサイドは、図３で示す標準的なアニールシーケンスで作製したシリサイドと比較して、ｎ^-型炭化珪素基板１界面に形成されるＮｉＳｉ相の平均的な厚さは同等であるが、凹凸やＴＥＭ像の濃淡が少なく、ＮｉＳｉ相が密な傾向が見られた。

これは、図４や図５で示す実施の形態１のアニールシーケンスによれば、Ｎｉ₂Ｓｉ相が形成される中間温度での滞留時間があるため、ニッケルや珪素の偏析を少なくでき、Ｎｉ₂Ｓｉ相を十分に形成する効果や、ニッケルシリサイドとｎ^-型炭化珪素基板１との接触面を広く形成する効果を有するものと推定される。この結果、引き続き昇温した場合に、ｎ^-型炭化珪素基板１界面にＮｉＳｉ相が形成されやすい効果があると考えられる。

更に、層間絶縁膜７の開口部の表面処理方法について比較を行った。層間絶縁膜７の開口部を形成したｎ^-型炭化珪素基板１を０．５％濃度の希弗酸へ浸漬した後に、膜厚５０ｎｍのＮｉをスパッタし、図３に示す既存のアニールシーケンスでＲＴＡを行った。

図７は、実施の形態１にかかる炭化珪素半導体基板の希弗酸への浸漬時間と、ＴＬＭ法により測定した接触抵抗とＮｉＳｉ相の厚さを示す図表である。図７に示すように、ｎ^-型炭化珪素基板１をおよそ１分間浸漬すると接触抵抗が高くなり、ＮｉＳｉ相がほぼ形成されないことがわかった。これは、希弗酸へ浸漬することにより、ドライエッチングによりダメージを受けた層間絶縁膜７の開口部の、不安定な結合状態の珪素等を除去する結果、層間絶縁膜７の開口部に安定したＳｉＣ界面が形成されるため、ＮｉＳｉ混合膜との固相反応が抑制されるためと推定される。

したがって、ＮｉＳｉ相を形成するために、層間絶縁膜７の開口部は安定したＳｉＣ界面を有しないことが望ましく、ニッケルのスパッタ前処理としては、希弗酸を用いた前処理でなく、弗素系ガスや希ガスによりｎ^-型炭化珪素基板１がエッチングされていることが望ましい。

以上の工程によりオーミックコンタクト電極部８を形成した後、オーミックコンタクト電極部８を被覆するように、厚さ５μｍのＡｌの取り出し電極９をパターン形成する（図１参照）。取り出し電極９は、ゲート電極６上にもソース領域と分離して形成され、ソースとゲートが独立して駆動される。そして、ｎ^-型炭化珪素基板１の裏面にＴｉとＮｉの積層膜を形成し、ドレイン電極（裏面電極）１０とすることで、炭化珪素半導体素子（ＭＯＳＦＥＴ素子）が形成される。

上述した実施の形態１にかかる炭化珪素半導体素子の製造方法にしたがい、二重注入型ＭＯＳＦＥＴを作製した。具体的には、まず、ｎ型ドーピング濃度が２×１０¹⁵ｃｍ^-3の高抵抗層を１５μｍの厚さでエピタキシャル成長したｎ^-型炭化珪素基板１を用意した。次に、厚さ１．５μｍのシリコン酸化膜からなるイオン注入マスクを形成し、５００℃の温度でＡｌイオンを注入することによりｐ型ウェル領域２を形成した。ドーピング濃度を１×１０¹⁶ｃｍ^-3、注入深さを１μｍとした。

次に、ｐ型ウェル領域２の中央に開口部を有するシリコン酸化膜からなるイオン注入マスクを形成し、Ａｌイオンを注入することによりｐ型コンタクト領域３を形成した。ドーピング濃度を１×１０¹⁸ｃｍ^-3とした。

次に、ｎ^-型炭化珪素基板１をアニール炉に挿入し、Ａｒ雰囲気において１７００℃で５分間の活性化処理を行った。次に、ｐ型ウェル領域２内でｐ型コンタクト領域３の側部に開口を有するシリコン酸化膜からなるイオン注入マスクを形成し、燐イオンを注入することでドーピング濃度が１×１０¹⁹ｃｍ^-3のｎ型ソース領域４を形成した。

次に、ｎ^-型炭化珪素基板１を再度アニール炉に挿入し、Ａｒ雰囲気において１７００℃で５分間の活性化処理を行った。次に、ｎ^-型炭化珪素基板１を石英管内に挿入し、酸素を純水に通し、水蒸気を含ませた雰囲気において１２００℃で熱酸化処理を行い、ｎ^-型炭化珪素基板１の表面（ｎ^-型炭化珪素エピタキシャル層の表面）にゲート絶縁膜５となるシリコン酸化膜を成長させた。シリコン酸化膜の厚さを７００Åとした。

次に、ＣＶＤ法により０．５μｍの厚さで燐をドープしたポリシリコン膜を形成し、フォトリソグラフィによりポリシリコン膜をパターニングしてゲート電極６を形成した。ゲート電極６は、隣り合うｐ型ウェル領域２をまたぐ領域から、ｐ型ウェル領域２の、ｎ^-型炭化珪素基板１とｎ型ソース領域４とに挟まれた領域にわたって形成した。

次に、ＣＶＤ法により１μｍの厚さでＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を形成し、フォトリソグラフィによりＰＳＧ膜をパターニングして、ゲート電極６を被覆する領域に、層間絶縁膜７を形成した。ＰＳＧのエッチングはＣＨＦ₃とＣＦ₄とＡｒ混合ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により行った。

次に、３０ａｔ％の珪素を含むＮｉターゲットを用いて、厚さ６０ｎｍのＮｉＳｉ混合膜をスパッタ法で形成し、オーミックコンタクト電極部８およびＴＬＭパターン領域上に残留するようにＮｉＳｉ混合膜をパターニングした。また、ｎ^-型炭化珪素基板１の裏側にも、Ｎｉ膜を６０ｎｍ形成した。

次に、ｎ^-型炭化珪素基板１をＲＴＡ炉に挿入し、窒素雰囲気で、カーボンサセプタに設置した熱電対での測定において、毎秒２℃で８００℃まで昇温し、５分間保持して、ＮｉＳｉ混合膜パターン１０およびＴＬＭ測定用のＮｉＳｉ混合膜パターンをシリサイド化した。昇温シーケンスは図３（標準的なアニールシーケンス）と同じとした。

この時のオーミック電極８中のＮｉＳｉ相の厚さは、およそ１５から２０ｎｍであり、オーミック電極８のｎ^-型炭化珪素基板１の炭素検出量はおよそ１５〜２０ａｔ％であり、検出オーミック電極８の取り出し電極９側から炭素は検出されなかった。

次に、膜厚５μｍのＡｌ膜をスパッタ法で形成し、ソースコンタクトパッド、ゲートコンタクトパッドおよびＴＬＭ用の電極パッド（取り出し電極）９を形成した。次に、ｎ^-型炭化珪素基板１の裏側に、Ｔｉ１００ｎｍおよび金（Ａｕ）２００ｎｍを加熱による蒸着法により製膜し、裏面電極１０とした。

以上の工程によりＭＯＳＦＥＴ素子を作製し、ＴＬＭパターン領域において接触抵抗（ｎ型コンタクト領域４とｎ型コンタクトパターン８との接触抵抗）の測定を行い、ウエハ面内の測定値から平均値を算出した。

ＲＴＡの昇温シーケンスを変更した以外は、実施例１と同じ作成条件で素子を作製した。実施例２のＲＴＡの昇温シーケンスは、図４と同じであり、４００℃まで毎秒０．５℃で昇温させた後に毎秒２℃の昇温速度で８００℃まで到達させ５分間保持した後、降温するシーケンスとした。

この時のオーミック電極８中のＮｉＳｉ相の厚さは、およそ１５から２０ｎｍであり、オーミック電極８のｎ^-型炭化珪素基板１の炭素検出量はおよそ１５〜２０ａｔ％であり、検出オーミック電極８の取り出し電極９側から炭素は検出されなかった。

また、実施例１と同様にＴＬＭパターン領域において接触抵抗の測定を行った。

（比較例）
比較例として、オーミックコンタクトホール開口部の表面処理を行った素子を作製した。実施例１と同様に、１μｍの厚さのＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜をフォトリソグラフィによりパターニングし、ゲート電極６を被覆する領域に、層間絶縁膜７を形成した。この後に、室温の０．５ｗｔ％弗酸に１分間基板を浸漬し、オーミックコンタクト形成面の酸化膜を除去する処理を行った。また、オーミックコンタクト電極以降は、実施例１と同様の方法で実施した。

この時のオーミック電極８中のＮｉＳｉ相の厚さは、およそ０から２ｎｍであり、オーミック電極８のｎ^-型炭化珪素基板１の炭素検出量はおよそ０〜５ａｔ％でありオーミック電極８の取り出し電極９側から炭素は検出されなかった。

また、実施例１と同様にＴＬＭパターン領域において接触抵抗の測定を行い、実施例１および２と比較した。比較例では、接触抵抗が１４００×１０^-5Ωｃｍ²であり、実施例１で５×１０^-5および実施例２では３×１０^-5Ωｃｍ²の接触抵抗となった。

以上説明した実施の形態によれば、従来より低温で接触抵抗が低いオーミック電極を形成し、より高性能で長期にわたる駆動信頼性を得ることができる。

以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、本発明は、ｐ型とｎ型とを入れ替えた場合や、炭化珪素基板と炭化珪素基板主表面に成長させるエピタキシャル層とを異なる導電型とした場合も同様に成り立つ。この場合、ソース領域またはコンタクト領域となるｐ型領域に接するｐコンタクトパターンを形成し、ソース領域またはコンタクト領域となるｎ型領域に接するＮｉＳｉ混合層を形成し、シリサイド化すればよい。

以上のように、本発明にかかる炭化珪素半導体素子および炭化珪素半導体素子の製造方法は、半導体基板のおもて面側から裏面側に電流を流す縦型半導体素子に適し、例えば、パワーデバイス等の電力用半導体素子や、産業用のモーター制御やエンジン制御に使用されるパワー半導体素子に有用である。

１ ｎ^-型炭化珪素基板
２ ｐ型ウェル領域
３ ｐ型コンタクト領域
４ ｎ型ソース領域
５ ゲート絶縁膜
６ ゲート電極
７ 層間絶縁膜
８ オーミック電極
９ 取り出し電極
１０ 裏面電極

Claims (3)

1. 炭化珪素半導体基板と、
   前記炭化珪素半導体基板の表面に設けられ、コンタクト電極として機能するニッケルシリサイド膜と、
   前記ニッケルシリサイド膜と前記炭化珪素半導体基板と異なる側で接合する取り出し電極と、を有し、
   前記ニッケルシリサイド膜は、前記炭化珪素半導体基板側が主にＮｉＳｉ相からなり、前記取り出し電極側が主にＮｉ₂Ｓｉ相からなり、かつ、前記ニッケルシリサイド膜は、前記炭化珪素半導体基板側で炭素を含有し、前記取り出し電極側で炭素を含まないことを特徴とする炭化珪素半導体素子。
2. 炭化珪素半導体基板の表面に形成された絶縁膜を弗素系ガスおよび希ガスを用いたドライエッチングにより除去する工程と、
   前記炭化珪素半導体基板の表面に２０ａｔ％以上４０ａｔ％以下の珪素を含むニッケル膜を選択的に形成する工程と、
   前記炭化珪素半導体基板を支持体からの熱伝導により間接的に温度を印加するアニール処理によりシリサイドを形成する工程と、を有し、
   前記アニール処理は、７００℃よりも高く、８５０℃以下で行われることを特徴とする炭化珪素半導体素子の製造方法。
3. 前記アニール処理は、
   ４００℃までの昇温および保持過程１と、
   前記昇温および保持過程１の後に８５０℃以下までの昇温および保持過程２を有し、
   前記昇温および保持過程１の全時間が、前記昇温および保持過程２の全時間に比べて長いことを特徴とする請求項２に記載の炭化珪素半導体素子の製造方法。

Images