JP6686499B2 - Heat dissipation structure of semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof - Google Patents
Heat dissipation structure of semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6686499B2 JP6686499B2 JP2016025152A JP2016025152A JP6686499B2 JP 6686499 B2 JP6686499 B2 JP 6686499B2 JP 2016025152 A JP2016025152 A JP 2016025152A JP 2016025152 A JP2016025152 A JP 2016025152A JP 6686499 B2 JP6686499 B2 JP 6686499B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- heat dissipation
- semiconductor substrate
- semiconductor integrated
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法に関し、特には、放熱効果を改善するための技術に関する。 The present invention relates to a heat dissipation structure of a semiconductor integrated circuit device, a semiconductor integrated circuit device and a manufacturing method thereof, and more particularly to a technique for improving a heat dissipation effect.
電源回路等の大電流を流す製品では、当該電源回路用のIC(Integrated Circuit)で発生する熱によって不具合が生じる場合がある。しかし、ICの小型化はすすむものの、主な放熱の経路はICの各端子からの熱伝導に依存しているにすぎないため、放熱が制限されることによって製品またはICの温度保証範囲が妨げられる場合がある。 In a product such as a power supply circuit that allows a large amount of current to flow, a problem may occur due to heat generated in an IC (Integrated Circuit) for the power supply circuit. However, although the miniaturization of the IC is promoted, the main heat dissipation path is only dependent on the heat conduction from each terminal of the IC, so that the heat dissipation is restricted and the temperature guarantee range of the product or the IC is hindered. May be
そこで、電子部品が実装される回路基板に放熱プレートを固定するとともに、放熱プレートと電子部品との間に放熱シート部材を挟み込む構成が知られている(例えば、特許文献1参照)。また、半導体装置の上面にピンフィンヒートシンクを設ける構成が知られている(例えば、特許文献2参照)。 Therefore, a configuration is known in which a heat dissipation plate is fixed to a circuit board on which electronic components are mounted, and a heat dissipation sheet member is sandwiched between the heat dissipation plate and the electronic components (for example, see Patent Document 1). In addition, a configuration is known in which a pin fin heat sink is provided on the upper surface of a semiconductor device (see, for example, Patent Document 2).
しかしながら、回路基板(プリント配線板)に放熱プレート(放熱板)を固定する構成では、半導体集積回路素子等の電子部品で発生した熱は、主に回路基板を経由して放熱プレートに伝わり、放熱プレートから放熱される。よって、放熱経路が比較的長くなるため、放熱効果の向上が阻害される場合がある。また、半導体集積回路素子から放熱シート部材を経由して放熱プレートに伝わる放熱経路では、次のような問題がある。すなわち、放熱シート部材、あるいは、ピンフィートを設けるために必要となる接着剤は、一般的に樹脂中に導電性粉末を分散させた構成が用いられる。このため、これらの熱伝導性は、導電性粉末同士の点接触によるため、放熱効果を得るには不十分である。このように、従来の構成では、熱による不具合を低減できるような十分な放熱効果を得ることが難しいという問題がある。 However, in the configuration in which the heat dissipation plate (heat dissipation plate) is fixed to the circuit board (printed wiring board), the heat generated by electronic components such as semiconductor integrated circuit elements is mainly transferred to the heat dissipation plate via the circuit board, and Heat is dissipated from the plate. Therefore, the heat dissipation path becomes relatively long, which may hinder the improvement of the heat dissipation effect. Further, the heat radiation path that is transmitted from the semiconductor integrated circuit element to the heat radiation plate via the heat radiation sheet member has the following problems. That is, as the heat radiation sheet member or the adhesive required for providing the pin feet, a structure in which conductive powder is dispersed in resin is generally used. Therefore, their thermal conductivity is insufficient for obtaining a heat dissipation effect because they are due to point contact between the conductive powders. As described above, the conventional configuration has a problem in that it is difficult to obtain a sufficient heat radiation effect capable of reducing a defect due to heat.
そこで、本発明は、放熱効果を改善することができる、半導体集積回路素子の放熱構造等を提供することを目的とする。 Therefore, an object of the present invention is to provide a heat dissipation structure of a semiconductor integrated circuit element, etc., which can improve the heat dissipation effect.
上記目的を達成するために、本発明の一態様に係る半導体集積回路素子の放熱構造は、プリント配線板と、前記プリント配線板に実装されていて、半導体基板を素体とし、前記半導体基板の実装面側に集積回路を有する半導体集積回路素子と、前記半導体基板の天面側に搭載された放熱板と、を有する、半導体集積回路素子の放熱構造であって、前記半導体集積回路素子は、前記半導体基板の天面側に、一端が前記半導体基板に接した複数の柱状導体を有し、前記集積回路は、前記半導体基板および前記柱状導体を介して、前記放熱板に熱的に接続されている。 In order to achieve the above object, a heat dissipation structure of a semiconductor integrated circuit device according to an aspect of the present invention is a printed wiring board and a semiconductor substrate mounted on the printed wiring board, the semiconductor substrate serving as an element body, A semiconductor integrated circuit element having an integrated circuit on the mounting surface side, and a heat dissipation plate mounted on the top surface side of the semiconductor substrate, the heat dissipation structure of the semiconductor integrated circuit element, wherein the semiconductor integrated circuit element, On the top surface side of the semiconductor substrate, a plurality of columnar conductors, one end of which is in contact with the semiconductor substrate, are provided, and the integrated circuit is thermally connected to the heat dissipation plate via the semiconductor substrate and the columnar conductors. ing.
このように、半導体基板の天面側に柱状導体が設けられていることにより、集積回路で発生した熱を半導体基板及び柱状導体を介して速やかに放熱板から放熱させることができる。したがって、放熱経路を短縮することができるため、放熱効果を改善することができる。 Since the columnar conductor is provided on the top surface side of the semiconductor substrate as described above, the heat generated in the integrated circuit can be quickly radiated from the heat sink through the semiconductor substrate and the columnar conductor. Therefore, since the heat radiation path can be shortened, the heat radiation effect can be improved.
また、前記プリント配線板には、さらに、前記プリント配線板と前記放熱板とを熱的に接続する放熱補助部材が実装されていることにしてもよい。 Further, the printed wiring board may be further provided with a heat dissipation auxiliary member that thermally connects the printed wiring board and the heat dissipation plate.
このように、放熱補助部材が実装されていることにより、集積回路はプリント配線板及び放熱補助部材を介して放熱板に熱的に接続されていることになる。このため、集積回路で発生した熱を、放熱補助部材を介して放熱板から放熱させることができる。したがって、放熱経路の増加により、放熱効果をさらに改善することができる。 By mounting the heat dissipation auxiliary member in this manner, the integrated circuit is thermally connected to the heat dissipation plate via the printed wiring board and the heat dissipation auxiliary member. Therefore, the heat generated in the integrated circuit can be dissipated from the heat dissipation plate via the heat dissipation auxiliary member. Therefore, the heat dissipation effect can be further improved by increasing the heat dissipation paths.
また、前記放熱補助部材は、LGA(Land Grid Array)またはBGA(Ball Grid Array)の電極を有し、前記プリント配線板に実装されているチップ部品であることにしてもよい。 Further, the heat dissipation auxiliary member may be a chip component mounted on the printed wiring board, having an LGA (Land Grid Array) or BGA (Ball Grid Array) electrode.
このように、放熱補助部材がLGAまたはBGAの電極によって実装されるチップ部品であることにより、半導体集積回路素子の集積回路で発生した熱を、当該半導体集積回路素子の周囲に実装される当該チップ部品を介して放熱板から放熱させることができる。また、当該チップ部品は、プリント配線板への実装面に電極が配置されている。このため、放熱効果の高い導電性部材を放熱板として用いた場合であっても、チップ部品の電極間のショートを防止しつつチップ部品と放熱板とを直接接触させることができる。したがって、チップ部品を経由する放熱経路の熱伝導性及び放熱効果を向上させることができる。 Thus, since the heat dissipation auxiliary member is a chip component mounted by the electrodes of the LGA or BGA, the heat generated in the integrated circuit of the semiconductor integrated circuit device is mounted around the semiconductor integrated circuit device. Heat can be dissipated from the heat sink through the components. Further, in the chip component, electrodes are arranged on the mounting surface on the printed wiring board. Therefore, even when a conductive member having a high heat dissipation effect is used as the heat dissipation plate, it is possible to directly contact the chip component and the heat dissipation plate while preventing a short circuit between the electrodes of the chip component. Therefore, the thermal conductivity and heat dissipation effect of the heat dissipation path passing through the chip component can be improved.
また、前記放熱補助部材は、底面から天面にわたって設けられた電極を両端部に有し、天面側から見て、一方の端部の電極のみが前記放熱板に重なるように前記プリント配線板に実装されているチップ部品であることにしてもよい。 Further, the heat dissipation auxiliary member has electrodes provided from the bottom surface to the top surface at both ends, and the printed wiring board is so arranged that only the electrode at one end when viewed from the top surface side overlaps with the heat dissipation plate. It may be a chip component mounted on.
このように、放熱補助部材が、一方の電極のみが放熱板に重なるチップ部品であることにより、半導体集積回路素子の集積回路で発生した熱を、当該半導体集積回路素子の周囲に実装される当該チップ部品を経由して放熱板から放熱させることができる。また、当該チップ部品の電極は、底面から天面にわたって設けられている。このため、放熱板の比較的近い位置まで電極が位置することになるので、当該電極から放熱板への熱伝導性を高めることができる。さらに、一方の電極のみが放熱板に重なることにより、放熱効果の高い導電性部材を放熱板として用いた場合であっても、チップ部品の電極間のショートを防止しつつチップ部品と放熱板とを直接接触させることができる。したがって、チップ部品を経由する放熱経路の熱伝導性及び放熱効果を向上させることができる。 As described above, since the heat dissipation auxiliary member is a chip component in which only one electrode overlaps the heat dissipation plate, heat generated in the integrated circuit of the semiconductor integrated circuit device is mounted around the semiconductor integrated circuit device. It is possible to radiate heat from the heat sink through the chip parts. The electrodes of the chip component are provided from the bottom surface to the top surface. For this reason, since the electrode is located relatively close to the heat sink, the thermal conductivity from the electrode to the heat sink can be improved. Further, since only one electrode overlaps the heat sink, even when a conductive member having a high heat dissipation effect is used as the heat sink, the short circuit between the electrodes of the chip part is prevented and the chip part and the heat sink are prevented. Can be directly contacted. Therefore, the thermal conductivity and heat dissipation effect of the heat dissipation path passing through the chip component can be improved.
また、前記柱状導体の一端は前記半導体基板に直接的に接しており、他端は前記放熱板に直接的に接していることにしてもよい。 Moreover, one end of the columnar conductor may be in direct contact with the semiconductor substrate, and the other end may be in direct contact with the heat dissipation plate.
このように、柱状導体が半導体基板及び放熱板に直接的に接していることにより、熱伝導性を有する接着剤等を介して接している場合に比べて、熱伝導性を高めることができる。具体的には、接着剤は、一般的に導電性粉末を樹脂中に分散させた構成が用いられる。このため、これらの熱伝導性は導電性粉末同士の点接触による。これに対し、本態様によれば、柱状導体と半導体基板、及び、柱状導体と放熱板は、それぞれ、点接触に比べてはるかに熱伝導性の高い面接触となる。したがって、放熱経路の熱伝導性を高めることができるので、放熱効果をさらに改善することができる。 As described above, the columnar conductors are in direct contact with the semiconductor substrate and the heat dissipation plate, so that the thermal conductivity can be enhanced as compared with the case where the columnar conductors are in contact with each other via an adhesive having thermal conductivity. Specifically, the adhesive generally has a structure in which conductive powder is dispersed in a resin. Therefore, their thermal conductivity is due to point contact between the conductive powders. On the other hand, according to this aspect, the columnar conductor and the semiconductor substrate, and the columnar conductor and the heat sink are in surface contact with much higher thermal conductivity than in point contact. Therefore, the thermal conductivity of the heat dissipation path can be increased, and the heat dissipation effect can be further improved.
また、本発明は上述した半導体集積回路素子の放熱構造として実現できるだけでなく、半導体集積回路素子そのものとしても実現できる。つまり、上記目的を達成するために、本発明の一態様に係る半導体集積回路素子は、半導体集積回路素子の素体であって、実装面側に集積回路を有する半導体基板と、前記半導体基板の天面側に設けられ、一端が前記半導体基板に接した複数の柱状導体と、を有する。 The present invention can be realized not only as the heat dissipation structure of the semiconductor integrated circuit device described above, but also as the semiconductor integrated circuit device itself. That is, in order to achieve the above object, a semiconductor integrated circuit element according to one embodiment of the present invention is a body of a semiconductor integrated circuit element, and has a semiconductor substrate having an integrated circuit on a mounting surface side, and the semiconductor substrate A plurality of columnar conductors provided on the top surface side and having one end in contact with the semiconductor substrate.
このような半導体集積回路素子によれば、半導体基板の天面側に柱状導体が設けられていることにより、集積回路で発生した熱が半導体基板及び柱状導体を介して、半導体集積回路素子の天面側に速やかに導かれて放熱され得る。つまり、放熱経路を短縮することができるため、放熱効果を改善することができる。 According to such a semiconductor integrated circuit element, since the columnar conductor is provided on the top surface side of the semiconductor substrate, heat generated in the integrated circuit is transferred to the ceiling of the semiconductor integrated circuit element through the semiconductor substrate and the columnar conductor. It can be quickly guided to the surface side and radiated. That is, since the heat dissipation path can be shortened, the heat dissipation effect can be improved.
また、前記複数の柱状導体はそれぞれ、前記半導体基板に近づくにつれて断面が小さくなる逆テーパ形状を有することにしてもよい。 Further, each of the plurality of columnar conductors may have an inverse taper shape whose cross section becomes smaller as it approaches the semiconductor substrate.
このように複数の柱状導体のそれぞれが逆テーパ形状であることにより、柱状導体における熱拡散性が向上する。したがって、放熱効果をさらに改善することができる。 Since each of the plurality of columnar conductors has the inverse tapered shape in this manner, the thermal diffusivity of the columnar conductor is improved. Therefore, the heat dissipation effect can be further improved.
また、前記半導体集積回路素子は、さらに、前記半導体基板の天面側に設けられた絶縁層を有し、前記複数の柱状導体は、前記絶縁層を厚み方向に貫通しているビア導体であることにしてもよい。 Further, the semiconductor integrated circuit element further has an insulating layer provided on the top surface side of the semiconductor substrate, and the plurality of columnar conductors are via conductors penetrating the insulating layer in the thickness direction. You may decide.
このように複数の柱状導体が絶縁層を貫通しているビア導体であることより、当該柱状導体の強度を高めることができる。 Since the plurality of columnar conductors are via conductors penetrating the insulating layer in this manner, the strength of the columnar conductor can be increased.
また、前記絶縁層は磁性体粉を含有した樹脂層であることにしてもよい。 Further, the insulating layer may be a resin layer containing magnetic powder.
このような磁性体粉を含有する絶縁層は、磁気シールドとして機能する。このため、集積回路で発生したノイズの半導体集積回路素子外部への漏れを抑制することができる。 The insulating layer containing such magnetic powder functions as a magnetic shield. Therefore, it is possible to prevent the noise generated in the integrated circuit from leaking to the outside of the semiconductor integrated circuit device.
また、前記柱状導体の一端は、前記半導体基板の前記天面に埋め込まれていることにしてもよい。 Further, one end of the columnar conductor may be embedded in the top surface of the semiconductor substrate.
このように、柱状導体は、一端が半導体基板に埋め込まれていることにより半導体基板によって固定されるため、強度を高めることができる。また、一端が半導体基板に埋め込まれた柱状導体は、埋め込まれていない場合に比べて、半導体基板との接触面積が増大する。このため、半導体基板から柱状導体への熱伝導性が向上するので、半導体集積回路素子の放熱効果を改善することができる。 In this way, the columnar conductor is fixed by the semiconductor substrate by having one end embedded in the semiconductor substrate, so that the strength can be increased. Further, the columnar conductor whose one end is embedded in the semiconductor substrate has a larger contact area with the semiconductor substrate as compared with the case where the columnar conductor is not embedded. Therefore, the thermal conductivity from the semiconductor substrate to the columnar conductor is improved, so that the heat dissipation effect of the semiconductor integrated circuit element can be improved.
また、本発明は、このような半導体集積回路素子を製造する製造方法としても実現できる。つまり、本発明の一態様に係る半導体集積回路素子の製造方法は、前記半導体集積回路素子の素体であり、実装面側に集積回路を有する半導体基板の天面側に、絶縁層を形成する工程と、前記絶縁層を貫通して前記半導体基板を露出させる複数の貫通孔を形成する工程と、前記複数の貫通孔に導体を充填することにより、前記半導体基板の天面側に設けられ、一端が前記半導体基板に接した複数の柱状導体を形成する工程と、を含む。 The present invention can also be realized as a manufacturing method for manufacturing such a semiconductor integrated circuit element. That is, a method for manufacturing a semiconductor integrated circuit device according to one aspect of the present invention is an element body of the semiconductor integrated circuit device, and an insulating layer is formed on a top surface side of a semiconductor substrate having an integrated circuit on a mounting surface side. A step of forming a plurality of through holes that expose the semiconductor substrate by penetrating the insulating layer; and filling the plurality of through holes with a conductor, the semiconductor substrate being provided on the top surface side, Forming a plurality of columnar conductors, one end of which is in contact with the semiconductor substrate.
このように、柱状導体を半導体集積回路素子の再配線プロセスによって作製することにより、放熱効果を改善することができる半導体集積回路素子を容易に製造することができる。 As described above, by manufacturing the columnar conductor by the rewiring process of the semiconductor integrated circuit element, the semiconductor integrated circuit element capable of improving the heat radiation effect can be easily manufactured.
本発明によれば、半導体集積回路素子の放熱効果を改善することができる。 According to the present invention, the heat dissipation effect of the semiconductor integrated circuit device can be improved.
以下、図面を参照しながら、本発明の実施の形態に係る半導体集積回路素子の放熱構造について説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、製造プロセス、及び、製造プロセスの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。また、以下の実施の形態に示す断面図では、簡明のため、一部の構成要素について側面図とし、厳密には別断面にある構成要素を同一図面内に示して説明している場合がある。なお、以下において、数値範囲がA〜Bとは、A以上、B以下であることを示す。 Hereinafter, a heat dissipation structure of a semiconductor integrated circuit device according to an embodiment of the present invention will be described with reference to the drawings. It should be noted that each of the embodiments described below shows a preferred specific example of the present invention. Numerical values, shapes, materials, constituent elements, arrangement positions and connection forms of constituent elements, manufacturing processes, and order of manufacturing processes shown in the following embodiments are examples, and are not intended to limit the present invention. . Further, among the constituent elements in the following embodiments, constituent elements that are not described in the independent claims showing the highest concept are described as arbitrary constituent elements. Also, the sizes or ratios of sizes of the components shown in the figures are not necessarily exact. Further, in the cross-sectional views shown in the following embodiments, for simplification, some of the components are shown as side views, and strictly speaking, components in different cross-sections may be shown and described in the same drawing. . In the following, the numerical range A to B indicates that it is A or more and B or less.
(実施の形態)
図1Aは、本実施の形態に係る半導体集積回路素子10の放熱構造1を示す斜視図である。図1Bは、図1Aに示す放熱構造1において、放熱板20を他の構成要素から分離して示す分解斜視図である。
(Embodiment)
FIG. 1A is a perspective view showing a heat dissipation structure 1 of a semiconductor integrated
本実施の形態では、半導体集積回路素子10の厚さ方向をZ軸方向、Z軸方向に垂直かつ互いに直交する方向をそれぞれX軸方向及びY軸方向として説明し、Z軸方向プラス側を半導体集積回路素子10の天面(上面)側として説明する。しかし、実際の使用態様においては、半導体集積回路素子10の厚さ方向が上下方向とはならない場合もある。このため、実際の使用態様においては、半導体集積回路素子10の天面側は上面側には限定されない。
In the present embodiment, the thickness direction of the semiconductor integrated
これらの図に示す放熱構造1は、半導体集積回路素子10で発生する熱を効率良く放熱させる半導体集積回路素子10の放熱構造である。具体的には、当該放熱構造1は、半導体集積回路素子10で発生する熱を、空気等に効率良く伝導することにより放熱させる。この放熱構造1は、半導体集積回路素子10と、放熱板20と、プリント配線板30とを備える。また、プリント配線板30には、チップコンデンサ41、42及びチップインダクタ43が実装され、さらに金属ポスト44が設けられている。
The heat dissipation structure 1 shown in these figures is a heat dissipation structure of the semiconductor integrated
半導体集積回路素子10は、プリント配線板30に実装されていて、半導体基板を素体とし、半導体基板の実装面側に集積回路を有するICチップである。本実施の形態では、半導体集積回路素子10は、天面側から見て全体が放熱板20に重なって配置されている。また、本実施の形態では、半導体集積回路素子10は、天面が放熱板20に当接している。
The semiconductor integrated
なお、半導体集積回路素子10は、熱伝導性の向上を図る観点から天面全体が放熱板20に当接していることが好ましいが、放熱板20と熱的に接続されていればよく、これに限らない。例えば、半導体集積回路素子10は、天面側から見て、天面の一部が放熱板20に重なっていなくてもかまわない。半導体集積回路素子10の詳細な構成については、後述する。
It is preferable that the entire top surface of the semiconductor integrated
放熱板20は、半導体集積回路素子10の天面側に搭載され、半導体集積回路素子10で発生した熱を放熱させるヒートシンクである。具体的には、放熱板20は、上方に突出する複数の突起部20a(放熱フィン)を有する、概形形状が板状の部材である。このような放熱板20は、複数の突起部20aによって空気への伝熱面積が広げられることにより、空気との熱交換が促進されて放熱効果が高められている。
The
本実施の形態の放熱板20では、X軸方向に沿って延設された突起部20aがY軸方向に等間隔に複数配置されている。しかし、放熱板20は、このような構成に限らず、例えば、突起部20aがY軸方向に沿って延設される等、どのような構成であってもかまわない。
In the
放熱板20の材質は特に限定されないが、例えば、アルミニウム等を主成分とする金属または合金が用いられ得る。また、放熱板20を半導体集積回路素子10の天面側に載置する構成は特に限定されないが、例えば、放熱板20と半導体集積回路素子10とを接着する接着剤、または、放熱板20をプリント配線板30に締結するネジ等の締結部材が用いられ得る。
The material of the
プリント配線板30は、半導体集積回路素子10が実装される基板であり、本実施の形態では、DCDCコンバータ回路を形成するための各種の導体が設けられている。当該導体には、半導体集積回路素子10、チップコンデンサ41、42、及び、チップインダクタ43をプリント配線板30に実装するための表面電極、ならびに、これらを接続するための配線及びビア導体が含まれる。
The printed
プリント配線板30の材質は特に限定されないが、例えば、エポキシ基板等の樹脂基板またはフェライト基板等のセラミックス基板等が用いられ得る。
The material of the printed
チップコンデンサ41、42、チップインダクタ43及び金属ポスト44は、それぞれ、プリント配線板30と放熱板20とを熱的に接続する放熱補助部材の一例である。例えば、これらは、空気よりも熱伝導率が高い部分を有し、特に半導体集積回路素子10の半導体基板よりも熱伝導率が高い部分を有することが好ましい。
The
これらの配置態様について、さらに図2を用いて説明する。図2は、本実施の形態に係る半導体集積回路素子10の放熱構造1を示す上面図及び断面図である。具体的には、同図の(a)は放熱構造1の上面図(Z軸方向プラス側から見た図)であり、(b)は(a)のb−b線における断面図であり、(c)は(a)のc−c線における断面図である。なお、同図では、これらの配置態様の簡明のため放熱板20を透視して示している。
These arrangement modes will be further described with reference to FIG. FIG. 2 is a top view and a cross-sectional view showing the heat dissipation structure 1 of the semiconductor integrated
図2の(a)に示すように、チップコンデンサ41、42、チップインダクタ43及び金属ポスト44は、半導体集積回路素子10を囲むように配置されている。具体的には、これらは、上面視において、半導体集積回路素子10に対して互いに異なる方向に位置するように配置されている。特に、チップコンデンサ41、42、チップインダクタ43は、上面視において、半導体集積回路素子10を中心に略均等な位置に配置されている。このような配置により、半導体集積回路素子10で発生した熱を速やかに放熱板20に導くことができる。なお、略均等とは、完全に均等であることを意味するだけでなく、実質的に均等であることも意味する。すなわち、「略」とは、数%程度の誤差を含む。以降の「略」を用いた他の表現についても、同様である。
As shown in FIG. 2A, the
なお、チップコンデンサ41、42、チップインダクタ43及び金属ポスト44の配置態様はこれに限定されず、例えば、上面視において、半導体集積回路素子10に対して略同一方向に偏って配置されていてもかまわない。
The arrangement mode of the
チップコンデンサ41、42はそれぞれ、底面から天面にわたって設けられた電極を両端部に有するチップ部品であり、本実施の形態では、天面側から見て(Z軸方向プラス側から見て)、一方の端部の電極のみが放熱板20に重なるようにプリント配線板30に実装されている。具体的には、チップコンデンサ41は、一方の端部に端面電極411を有し、他方の端部に端面電極412を有し、天面側から見て端面電極411のみが放熱板20に重なって配置されている。また、チップコンデンサ42は、一方の端部に端面電極421を有し、他方の端部に端面電極422を有し、天面側から見て端面電極421のみが放熱板20に重なって配置されている。
Each of the
これらチップコンデンサ41、42は、半田材等によってプリント配線板30に実装され、本実施の形態では、天面が放熱板20に当接し、底面がプリント配線板30に当接する。
These
チップインダクタ43は、LGA(Land Grid Array)の電極431、432を有し、プリント配線板30に実装されているチップ部品であり、本実施の形態では、天面側から見て、全体が放熱板20に重なるように実装されている。チップインダクタ43は、素体として、磁性フェライトセラミックス等の磁性体層が積層された多層基板が用いられ得る。一般的に磁性フェライトセラミックスにより構成される基板は半導体集積回路素子を構成する半導体基板よりも熱伝導率が高い。このため、このようなチップインダクタ43は放熱補助部材に好適である。
The
なお、チップインダクタ43の構成はこれに限らず、電極431、432がBGA(Ball Grid Array)であってもかまわない。また、放熱の観点からは、天面側から見てチップインダクタ43の全体(特に天面)が放熱板20に重なることが好ましいが、チップインダクタ43の一部のみが放熱板20に重なっていてもかまわない。
The configuration of the
金属ポスト44は、例えば、底面側端部441がプリント配線板30に挿入され、天面が放熱板20に当接する金属部材である。金属ポスト44の形状は、特に限定されないが、例えば、底面側端部441の径が小さく、他の部分が天面に近づくほど断面が小さくなるテーパ形状である。金属ポスト44の材質は特に限定されないが、例えば、アルミニウム等を主成分とする金属または合金が用いられ得る。
The
以上のように構成された半導体集積回路素子10の放熱構造1は、例えば、バッテリから供給された直流電圧を各種回路に適した直流電圧に変換して出力するDCDCコンバータモジュールに適用され得る。
The heat dissipation structure 1 of the semiconductor integrated
この場合、半導体集積回路素子10は、例えば、内蔵しているスイッチ素子(不図示)を所定の周波数にてスイッチングさせることにより、チップインダクタ43に電流を断続的に供給するスイッチングICチップである。また、チップコンデンサ41は、例えば、一端が入力電圧用電源ラインに接続され、他端がグランドに接続される、入力側の平滑用のコンデンサである。また、チップコンデンサ42は、例えば、一端が出力電圧用電源ラインに接続され、他端がグランドに接続される、出力側の平滑用のコンデンサである。
In this case, the semiconductor integrated
なお、放熱構造1は、このようなDCDCコンバータモジュールに限らず、別の電子回路モジュールに適用されてもかまわない。あるいは、半導体集積回路素子10、チップコンデンサ41、42及びチップインダクタ43は、少なくとも1つの回路素子が別の電子回路を構成してもかまわない。つまり、例えば、半導体集積回路素子10と、チップコンデンサ41、42及びチップインダクタ43とは、電気的に接続されていなくてもかまわない。
The heat dissipation structure 1 is not limited to such a DCDC converter module and may be applied to another electronic circuit module. Alternatively, in the semiconductor integrated
次に、半導体集積回路素子10について詳細に説明する。
Next, the semiconductor integrated
図3は、半導体集積回路素子10の断面図及びその一部拡大図である。具体的には、同図の(a)は図2のIII−III線における半導体集積回路素子10の断面図であり、(b)は(a)の一部拡大図である。
FIG. 3 is a sectional view of the semiconductor integrated
同図に示すように、半導体集積回路素子10は、半導体基板11を素体とし、半導体基板11の実装面側(底面側、すなわちZ軸方向マイナス側)に集積回路を有する。半導体集積回路素子10は、さらに、実装面側再配線層12、天面側再配線層13及び外部接続電極14を有する。
As shown in the figure, the semiconductor integrated
半導体基板11は、上記のように、実装面側に集積回路を有する。集積回路は、例えばスイッチ素子を構成するトランジスタ等の素子を含み、半導体基板11に回路領域111を形成する。つまり、回路領域111とは、半導体の内層プロセスによって形成された集積回路によって規定される領域であり、例えば、半導体基板11の厚み方向において中央より実装面側に形成される。
As described above, the
回路領域111は、半導体の内層プロセスにおいて、半導体基板11の例えば実装面側から不純物をドーピングすることにより形成される。このため、回路領域111は、半導体基板11の天面には形成されない。つまり、半導体基板11は、天面と回路領域111との間に集積回路が形成されない中間領域112を有する。例えば、この中間領域112には、ビア導体及び配線導体等のいずれの導体も形成されない。
The
半導体基板11は、一般的な半導体集積回路素子に用いられる半導体基板であればよく、材質は特に限定されないが、例えばシリコン基板等が用いられ得る。
The
実装面側再配線層12は、半導体基板11の実装面側に設けられる配線層であり、回路領域111が形成された半導体基板11の実装面側の略全体に設けられる。実装面側再配線層12は、例えば、絶縁層121と各種導体とを有する。この各種導体には、半導体基板11の主面に沿って設けられた面内導体である配線導体122と、当該主面に垂直な方向(Z軸方向)に設けられたビア導体123とが含まれる。この各種導体によって、集積回路と外部接続電極14とが接続されることにより、半導体集積回路素子10の回路構成(例えばスイッチングICチップの回路構成)が実現される。
The mounting surface
実装面側再配線層12は、本実施の形態では、半導体の再配線プロセスによって形成される。実装面側再配線層12の材質については特に限定されないが、例えば、絶縁層121としてはエポキシ系の樹脂が用いられ、各種導体としては銀または銅等が用いられ得る。
The mounting surface
天面側再配線層13は、半導体基板11の天面側に設けられる配線層であり、半導体基板11の天面側の略全体に設けられる。つまり、天面側再配線層13は、半導体基板11の回路領域111と反対側に設けられる。天面側再配線層13は、本実施の形態では、絶縁層131と、複数のビア導体133とを有する。
The top surface
絶縁層131は、半導体基板11の天面側に設けられ、本実施の形態では、磁性体粉を含有した樹脂層である。磁性体粉としては、例えば、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも1つ以上を含むフェライトが用いられる。また、樹脂の材質については特に限定されないが、例えば、実装面側再配線層12の絶縁層121と同様にエポキシ系の樹脂が用いられ得る。
The insulating
複数のビア導体133は、半導体基板11の天面側に設けられ、一端(ここではZ軸方向マイナス側の端)が半導体基板11に接した複数の柱状導体である。本実施の形態では、ビア導体133の一端は半導体基板11に直接的に接しており、他端(ここではZ軸方向プラス側の端)は放熱板20に直接的に接しており、絶縁層131を厚み方向に貫通している。また、複数のビア導体133はそれぞれ、半導体基板11に近づくにつれて断面が小さくなる逆テーパ形状を有する。
The plurality of via
ビア導体133は、例えば、天面133aの径(図中のw)が50〜500μmの略円形であり、高さ(図中のha)が30〜200μmの、逆テーパ形状の円柱形状である。なお、ビア導体の133の形状はこれに限定されず、例えば、半導体基板11の主面に沿った仮想平面におけるビア導体133の断面形状が略矩形形状の柱状であってもかまわない。
The via
また、ビア導体133の天面133aは放熱板20に向かって高さhb分、突出している。つまり、ビア導体133の底面133bと半導体基板11の天面とが当接している場合、ビア導体133の高さhaは絶縁層131の厚みより高くなっている。なお、ビア導体133は放熱板20に向かって突出していなくてもよく、例えば、ビア導体133の高さが絶縁層131の厚みより低くてもかまわない。ただし、ビア導体133から放熱板20への熱伝導の観点からはビア導体133と放熱板20との隙間が小さいことが好ましく、このためにはビア導体133の高さが絶縁層131の厚み以上であることが好ましい。
The
また、例えば、複数のビア導体133は、天面側再配線層13に一様に点在しており、隣り合うビア導体133間のギャップpが100〜300μmで等間隔に配置されている。また、Z軸方向プラス側から見て、複数のビア導体133の少なくとも1つは、回路領域111(すなわち集積回路)に重なって配置される。
Further, for example, the plurality of via
また、例えば、複数のビア導体133の天面133aは、同一平面を形成する。つまり、本実施の形態では、放熱板20の底面と複数のビア導体133との隙間が略一定(ここでは隙間なし)となるように設けられる。
Further, for example, the
このように天面側再配線層13に設けられたビア導体133は、実装面側再配線層12に設けられたビア導体123に比べて、集積回路(回路領域111)と電気的には接続されずに熱的に接続される点が異なる。つまり、ビア導体133は、集積回路と外部接続電極14との電気的接続を図るための導体ではなく、集積回路で発生した熱を放熱させるための導体である。このため、ビア導体133は、半導体基板11を貫通しないように設けられている。つまり、半導体基板11の天面と底面とは絶縁されており、さらには、半導体集積回路素子10の天面と底面とも絶縁されている。なお、半導体基板11は少なくとも回路領域111において絶縁されていればよく、回路領域111と異なる領域に設けられた導体によって天面と底面とが電気的に接続されていてもかまわない。
As described above, the via
ビア導体133の材質については特に限定されないが、例えば、実装面側再配線層12の各種導体と同様に、熱伝導性の高い銀または銅等が用いられ得る。
The material of the via
このような天面側再配線層13は、本実施の形態では、実装面側再配線層12と同様に、半導体の再配線プロセスによって形成される。
In the present embodiment, such a top surface
外部接続電極14は、半導体集積回路素子10をプリント配線板30に実装するための電極であり、実装面側再配線層12の底面に設けられる、例えば半田バンプである。
The
このように、半導体集積回路素子10は、当該半導体集積回路素子10の素体であって、実装面側に集積回路(すなわち回路領域111)を有する半導体基板11と、半導体基板11の天面側に設けられ、一端が半導体基板11に接した複数のビア導体133と、を有する。そして、集積回路は、半導体基板11及びビア導体133を介して、放熱板20に熱的に接続されている。このため、集積回路で発生した熱を半導体基板11及びビア導体133を介して放熱板20から放熱することができる。
As described above, the semiconductor integrated
したがって、半導体集積回路素子10は、集積回路として発熱量の大きな回路が設けられている場合であっても、集積回路で発生する熱による不具合を低減することができる。よって、半導体集積回路素子10は、DCDCコンバータモジュールのように比較的大きな電流が流れるパワー系のモジュールに用いられるパワー系のICチップとして、特に好適である。
Therefore, the semiconductor integrated
次に、半導体集積回路素子10の製造プロセス(製造方法)について説明する。
Next, a manufacturing process (manufacturing method) of the semiconductor integrated
本実施の形態に係る半導体集積回路素子10の製造プロセスでは、ビア導体133が半導体の再配線プロセスによって形成される。これにより、放熱効果を改善することができる半導体集積回路素子10を容易に製造することができる。
In the manufacturing process of the semiconductor integrated
図4A〜図4Dは、本実施の形態に係る半導体集積回路素子10の製造プロセスを示す断面図である。なお、ここでは、半導体集積回路素子10のうち外部接続電極14を形成する前までのプロセスが示されている。
4A to 4D are cross-sectional views showing the manufacturing process of the semiconductor integrated
まず、半導体集積回路素子10の素体であり、実装面側に集積回路(すなわち回路領域111)を有する半導体基板11を準備する。つまり、内層プロセス後の半導体基板11を準備する。本実施の形態では、図4Aに示すように、実装面側に実装面側再配線層12が形成された半導体基板11を準備する。次いで、例えば、この半導体基板11の天面側を研磨(ミラーポリッシュ)する。
First, a
次いで、図4Bに示すように、半導体基板11の天面側に、絶縁層131Aを形成する。具体的には、本実施の形態では、半導体基板11の天面側に、スピンコート塗布等により硬化前の絶縁性樹脂を塗布することにより絶縁層131Aを形成する。これにより、半導体基板11の天面側の全面が絶縁層131Aによって覆われる。なお、絶縁層131Aを形成する工程はこれに限らない。
Next, as shown in FIG. 4B, the insulating
次いで、図4Cに示すように、絶縁層(ここでは絶縁層131A)を貫通して半導体基板11を露出させる複数の貫通孔131Bを形成する。具体的には、本実施の形態では、絶縁層131A上にレジスト(不図示)を塗布しフォトリソグラフィまたはエッチングすることにより、複数の貫通孔131Bを形成する。なお、絶縁層131を形成する工程はこれに限らず、例えば、絶縁層131Aに対して天面側からレーザで穴開け加工することにより複数の貫通孔131Bを形成してもかまわない。
Next, as illustrated in FIG. 4C, a plurality of through
次いで、図4Dに示すように、複数の貫通孔131Bに導体を充填することにより、半導体基板11の天面側に設けられ、一端が半導体基板11に接した複数のビア導体133を形成する。具体的には、本実施の形態では、ビア導体133を形成するペースト状の導体を貫通孔131Bに充填して上記のレジストを除去することにより、絶縁層131を貫通するビア導体133を形成する。なお、貫通孔131Bに導体を充填する工程はこれに限らず、例えば、めっき等によって充填してもかまわない。また、必要に応じて絶縁層131を例えばエッチングにより除去してもかまわない。
Next, as shown in FIG. 4D, the plurality of through
最後に、実装面側再配線層12の底面に外部接続電極14を形成することにより、上述した半導体集積回路素子10が形成される。
Finally, by forming the
このように、本実施の形態では、複数のビア導体133は、半導体の内層プロセス後の再配線プロセスによって形成される。なお、上記説明では、ビア導体133を形成する天面側再配線プロセスは、実装面側再配線層12を形成する実装面側再配線プロセス後に行われるとした。しかし、この順序は特に限定されず、例えば、天面側再配線プロセスは、実装面側再配線プロセスの前に行われてもかまわない。
Thus, in the present embodiment, the plurality of via
以上説明した本実施の形態に係る半導体集積回路素子10の放熱構造1の効果等について、図5を用いて説明する。
Effects and the like of the heat dissipation structure 1 of the semiconductor integrated
図5は、本実施の形態に係る放熱構造1において、半導体集積回路素子10からの熱が伝わる様子を模式的に示す断面図である。具体的には、同図は図1AのV−V線における放熱構造1の断面図において、この熱の伝わる様子が矢印で示されている。なお、矢印の太さは、伝わる熱の大きさの一例を示し、例えば、矢印が太いほど伝わる熱が大きいことを示す。
FIG. 5 is a cross-sectional view schematically showing how heat from semiconductor integrated
本実施の形態に係る放熱構造1では、半導体基板11の天面側に柱状導体(本実施の形態ではビア導体133)が設けられていることにより、集積回路で発生した熱を半導体基板11及び柱状導体を介して速やかに放熱板20から放熱させることができる。したがって、放熱経路を短縮することができるため、放熱効果を改善することができる。
In the heat dissipation structure 1 according to the present embodiment, the columnar conductor (via
また、本実施の形態に係る放熱構造1では、放熱補助部材(本実施の形態では、チップコンデンサ41、42、チップインダクタ43及び金属ポスト44)が実装されていることにより、集積回路はプリント配線板30及び放熱補助部材を介して放熱板20に熱的に接続されていることになる。このため、集積回路で発生した熱を、放熱補助部材を介して放熱板20から放熱させることができる。したがって、放熱経路の増加により、放熱効果をさらに改善することができる。
Further, in the heat dissipation structure 1 according to the present embodiment, the heat dissipation auxiliary member (in the present embodiment, the
また、本実施の形態に係る放熱構造1では、放熱補助部材がLGAまたはBGAの電極によって実装されるチップ部品(ここではチップインダクタ43)であることにより、半導体集積回路素子10の集積回路で発生した熱を、当該半導体集積回路素子10の周囲に実装される当該チップ部品を介して放熱板20から放熱させることができる。また、当該チップ部品は、プリント配線板30への実装面に電極が配置されている。このため、放熱効果の高い導電性部材を放熱板20として用いた場合であっても、チップ部品の電極間のショートを防止しつつチップ部品と放熱板20とを直接接触させることができる。したがって、チップ部品を経由する放熱経路の熱伝導性及び放熱効果を向上させることができる。
Further, in the heat dissipation structure 1 according to the present embodiment, since the heat dissipation auxiliary member is the chip component (here, the chip inductor 43) mounted by the electrode of the LGA or BGA, the heat dissipation auxiliary member is generated in the integrated circuit of the semiconductor integrated
また、本実施の形態に係る放熱構造1では、放熱補助部材が、一方の電極のみが放熱板20に重なるチップ部品(ここではチップコンデンサ41、42)であることにより、半導体集積回路素子10の集積回路で発生した熱を、当該半導体集積回路素子10の周囲に実装される当該チップ部品を経由して放熱板20から放熱させることができる。また、当該チップ部品の電極(ここでは端面電極411、412、421、422)は、底面から天面にわたって設けられている。このため、放熱板20の比較的近い位置まで電極が位置することになるので、当該電極から放熱板20への熱伝導性を高めることができる。さらに、一方の電極(ここでは、チップコンデンサ41の端面電極411、及び、チップコンデンサ42の端面電極421)のみが放熱板20に重なることにより、放熱効果の高い導電性部材を放熱板20として用いた場合であっても、チップ部品の電極間のショートを防止しつつチップ部品と放熱板20とを直接接触させることができる。したがって、チップ部品を経由する放熱経路の熱伝導性及び放熱効果を向上させることができる。
Further, in the heat dissipation structure 1 according to the present embodiment, the heat dissipation auxiliary member is the chip component (here, the
また、本実施の形態に係る放熱構造1では、柱状導体が半導体基板11及び放熱板20に直接的に接していることにより、熱伝導性を有する接着剤等を介して接している場合に比べて、熱伝導性を高めることができる。具体的には、接着剤は、一般的に導電性粉末を樹脂中に分散させた構成が用いられる。このため、これらの熱伝導性は導電性粉末同士の点接触による。これに対し、本態様によれば、柱状導体と半導体基板11、及び、柱状導体と放熱板20は、それぞれ、点接触に比べてはるかに熱伝導性の高い面接触となる。したがって、放熱経路の熱伝導性を高めることができるので、放熱効果をさらに改善することができる。
Further, in the heat dissipation structure 1 according to the present embodiment, since the columnar conductors are in direct contact with the
また、本実施の形態に係る半導体集積回路素子10によれば、半導体基板11の天面側に柱状導体が設けられていることにより、集積回路で発生した熱が半導体基板11及び柱状導体を介して、半導体集積回路素子10の天面側に速やかに導かれて放熱され得る。つまり、放熱経路を短縮することができるため、放熱効果を改善することができる。
Further, according to the semiconductor integrated
また、本実施の形態に係る半導体集積回路素子10では、複数の柱状導体のそれぞれが逆テーパ形状であることにより、柱状導体における熱拡散性が向上する。したがって、放熱効果をさらに改善することができる。
Further, in the semiconductor integrated
また、本実施の形態に係る半導体集積回路素子10では、複数の柱状導体が絶縁層131を貫通しているビア導体133であることより、当該柱状導体の強度を高めることができる。
Further, in the semiconductor integrated
また、本実施の形態に係る半導体集積回路素子10では、磁性体粉を含有する絶縁層131が磁気シールドとして機能する。このため、集積回路で発生したノイズの半導体集積回路素子10外部への漏れを抑制することができる。
Further, in the semiconductor integrated
また、本実施の形態では、複数の柱状導体が点在していることにより、柱状導体と半導体基板11との熱膨張係数の違いによるクラック等の発生を抑制できる。
In addition, in the present embodiment, since a plurality of columnar conductors are scattered, it is possible to suppress the occurrence of cracks or the like due to the difference in thermal expansion coefficient between the columnar conductor and the
また、本実施の形態では、上面視において、複数の柱状導体と回路領域111とが重なって配置される。これにより、集積回路で発生した熱を、柱状導体を経由し放熱板20に速やかに伝導して放熱させることができる。
Further, in the present embodiment, the plurality of columnar conductors and the
また、例えば、本実施の形態の柱状導体に代わり半導体基板11を貫通する放熱用の貫通ビアを設けると、回路領域111内に貫通ビアが位置した場合に集積回路が損傷する虞がある。一方、集積回路に損傷を与えることなく貫通ビアを設けようとすると、貫通ビアを避けて集積回路を形成することが必要となり、回路領域111の大面積化に伴うチップサイズの大型化を招く虞がある。これに対し、本実施の形態では、複数の柱状導体が半導体基板11を貫通しないように設けられている。これにより、集積回路を損傷することなくチップサイズ(半導体集積回路素子10のサイズ)の小型化を実現できる。
Further, for example, if a through-hole via for heat radiation that penetrates the
また、本実施の半導体集積回路素子10の製造方法によれば、柱状導体を半導体集積回路素子10の再配線プロセスによって作製することにより、放熱効果を改善することができる半導体集積回路素子10を容易に製造することができる。
Further, according to the method of manufacturing the semiconductor integrated
(変形例)
上記実施の形態では、半導体集積回路素子10は、絶縁層131を貫通するビア導体133を有するとした。しかし、半導体集積回路素子の構成はこれに限らない。そこで、以下、実施の形態の変形例に係る半導体集積回路素子について詳細に説明する。
(Modification)
In the above embodiment, the semiconductor integrated
図6は、本変形例に係る半導体集積回路素子210の断面図及びその一部拡大図である。具体的には、同図の(a)は図2のIII−III線に相当する半導体集積回路素子210の断面図であり、(b)は(a)の一部拡大図である。
FIG. 6 is a cross-sectional view and a partially enlarged view of a semiconductor integrated
同図に示す半導体集積回路素子210は、図3に示す半導体集積回路素子10と比べて、ビア導体233の一端が半導体基板21の天面に埋め込まれている点が異なる。つまり、本変形例の半導体基板21は、天面が平坦な半導体基板11に比べて、天面にビア導体233が埋め込まれる凹部21aが設けられている。
The semiconductor integrated
このような構成により、ビア導体233は、半導体集積回路素子210において天面側に高さhc分(ここで、hc>hb)突出している。
With such a configuration, the via
また、本変形例の天面側再配線層23は、実施の形態の天面側再配線層13に比べて、絶縁層131を有さない。つまり、本変形例のビア導体233は、絶縁層を貫通することなく設けられている柱状導体である。すなわち、ビア導体233の側面は、凹部21aに埋め込まれている部分を除いて露出している。
Moreover, the top surface
以上のように構成された半導体集積回路素子210であっても、半導体基板21の天面側に柱状導体(本変形例ではビア導体233)が設けられていることにより、集積回路(ここでは回路領域111)で発生した熱を半導体基板21及び柱状導体を介して速やかに放熱板20から放熱させることができる。したがって、実施の形態と同様に、放熱経路を短縮することができるため、放熱効果を改善することができる。
Even in the semiconductor integrated
また、本変形例では、柱状導体は、一端が半導体基板21に埋め込まれていることにより半導体基板21によって固定されるため、強度を高めることができる。また、一端が半導体基板21に埋め込まれた柱状導体は、埋め込まれていない場合に比べて、半導体基板21との接触面積が増大する。このため、半導体基板21から柱状導体への熱伝導性が向上するので、半導体集積回路素子210の放熱効果をさらに改善することができる。
Further, in this modification, the columnar conductor is fixed by the
また、本変形例では、柱状導体の突出部分の側面(すなわち半導体基板21に埋め込まれていない部分の側面)が露出している。このため、柱状導体の側面でも空気との熱交換が行われることになり、柱状導体自体がヒートシンクとしても機能する。したがって、半導体集積回路素子210の放熱効果をさらに改善することができる。
Further, in this modification, the side surface of the protruding portion of the columnar conductor (that is, the side surface of the portion not embedded in the semiconductor substrate 21) is exposed. Therefore, heat exchange with air is also performed on the side surface of the columnar conductor, and the columnar conductor itself also functions as a heat sink. Therefore, the heat dissipation effect of the semiconductor integrated
このような半導体集積回路素子210は、次のような製造プロセスによって製造することができる。
Such a semiconductor integrated
図7A〜図7Dは、本変形例に係る半導体集積回路素子210の製造プロセスを示す断面図である。なお、ここでは、半導体集積回路素子210のうち外部接続電極14を形成する前までのプロセスが示されている。
7A to 7D are cross-sectional views showing the manufacturing process of the semiconductor integrated
まず、図7Aに示すように、スピンコート塗布等により、半導体基板21となる半導体基板21Aの天面側にレジスト231を塗布する。
First, as shown in FIG. 7A, a resist 231 is applied on the top surface side of the
次いで、図7Bに示すように、エッチング等によりレジスト231を貫通して半導体基板21Aを露出させる複数の貫通孔231Bを形成する。このとき、本変形例では、例えばオーバーエッチングにより、半導体基板21Aに凹部21aを形成する。これにより、天面に凹部21aが形成された半導体基板21が形成される。
Next, as shown in FIG. 7B, a plurality of through
次いで、図7Cに示すように、複数の貫通孔231B及び複数の凹部21aに導体を充填することにより、半導体基板21の天面側に設けられ、一端が半導体基板21に接した複数のビア導体233を形成する。
Next, as shown in FIG. 7C, a plurality of via conductors, which are provided on the top surface side of the
次いで、レジスト231を除去することにより、ビア導体233の側面を露出させる。
Then, the resist 231 is removed to expose the side surface of the via
最後に、実装面側再配線層12の底面に外部接続電極14を形成することにより、上述した半導体集積回路素子210が形成される。
Finally, by forming the
このように、本変形例でも、複数のビア導体233は、半導体の内層プロセス後の再配線プロセスによって形成される。これにより、放熱効果を改善することができる半導体集積回路素子210を容易に製造することができる。
As described above, also in this modification, the plurality of via
(その他の変形例)
以上、本発明の実施の形態及び変形例に係る半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法について説明したが、本発明は、個々の実施の形態及び変形例には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態及びその変形例に施したものや、異なる実施の形態及びその変形例における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。
(Other modifications)
As described above, the heat dissipation structure of the semiconductor integrated circuit element according to the embodiment and the modified example of the present invention, and the semiconductor integrated circuit element and the manufacturing method thereof have been described. However, the present invention is not limited to the individual embodiments and the modified examples. Not limited. Unless departing from the gist of the present invention, various modifications that those skilled in the art can think of are applied to the present embodiment and its modifications, and also an embodiment constructed by combining the components in different embodiments and its modifications, It may fall within the scope of one or more aspects of the invention.
例えば、上記説明では、半導体基板の天面に設けられた柱状導体として、半導体の再配線プロセスによって形成されるビア導体を例に説明した。しかし、柱状導体の例はこれに限定されず、例えば、板金加工によって形成された導体部材であってかまわない。 For example, in the above description, as the columnar conductor provided on the top surface of the semiconductor substrate, a via conductor formed by a semiconductor rewiring process has been described as an example. However, the example of the columnar conductor is not limited to this, and may be, for example, a conductor member formed by sheet metal working.
また、上記説明では、柱状導体は、半導体基板及び放熱板20に直接的に接しているとした。しかし、柱状導体は、半導体基板及び放熱板20の少なくとも一方と、例えば放熱シート等を介して接していてもかまわない。
In the above description, the columnar conductor is in direct contact with the semiconductor substrate and the
また、上記説明では、放熱板20の材質としては、金属または合金が用いられ得るとしたが、これに限定されない。例えば、放熱板20の材質として、導電性を有さない樹脂等を用いてもかまわない。このような構成にすることにより、放熱板20とチップコンデンサ41とが直接的に接する場合であっても、上面視において放熱板20とチップコンデンサ41の端面電極411、412の双方とが重なるように実装することができる。これについては、チップコンデンサ42の端面電極421、422についても同様である。
In the above description, the material of the
また、上記説明では、プリント配線板30には放熱補助部材が実装されているとしたが、実装されていなくてもかまわない。
Further, in the above description, the heat dissipation auxiliary member is mounted on the printed
また、上記説明では、柱状導体(上記説明ではビア導体)は、逆テーパ形状であるとしたが、これに限らず、例えば、底面から上面までの断面形状が略一定の柱状であってもかまわない。 Further, in the above description, the columnar conductor (via conductor in the above description) is assumed to have an inverse taper shape, but the present invention is not limited to this, and for example, it may be a columnar shape whose cross-sectional shape from the bottom surface to the top surface is substantially constant. Absent.
本発明は、放熱効果を改善することにより不具合を低減できる半導体集積回路素子の放熱構造として、DCDCコンバータモジュールなどの大電流が流れる電子部品に広く利用できる。 INDUSTRIAL APPLICABILITY The present invention can be widely used as a heat dissipation structure of a semiconductor integrated circuit element capable of reducing defects by improving a heat dissipation effect, for electronic components such as a DCDC converter module through which a large current flows.
1 放熱構造
10、210 半導体集積回路素子
11、21、21A 半導体基板
12 実装面側再配線層
13、23 天面側再配線層
14 外部接続電極
20 放熱板
20a 突起部
21a 凹部
30 プリント配線板
41、42 チップコンデンサ
43 チップインダクタ
44 金属ポスト
111 回路領域
112 中間領域
121、131、131A 絶縁層
122 配線導体
123、133、233 ビア導体
131B、231B 貫通孔
133a 天面
133b 底面
411、412、421、422 端面電極
431、432 電極
441 底面側端部
DESCRIPTION OF SYMBOLS 1
Claims (10)
前記プリント配線板に実装されていて、半導体基板を素体とし、前記半導体基板の実装面側に集積回路を有する半導体集積回路素子と、
前記半導体基板の天面側に搭載された放熱板と、
を有する、半導体集積回路素子の放熱構造であって、
前記半導体集積回路素子は、前記半導体基板の天面側に、一端が前記半導体基板に接した複数の柱状導体を有し、
前記集積回路は、前記半導体基板および前記柱状導体を介して、前記放熱板に熱的に接続されており、
前記複数の柱状導体はそれぞれ、前記半導体基板に近づくにつれて断面が小さくなる逆テーパ形状を有する、
半導体集積回路素子の放熱構造。 A printed wiring board,
A semiconductor integrated circuit element mounted on the printed wiring board, having a semiconductor substrate as an element body, and having an integrated circuit on a mounting surface side of the semiconductor substrate,
A heat sink mounted on the top side of the semiconductor substrate,
A heat dissipation structure of a semiconductor integrated circuit device having:
The semiconductor integrated circuit element has a plurality of columnar conductors, one end of which is in contact with the semiconductor substrate, on the top surface side of the semiconductor substrate.
Said integrated circuit via said semiconductor substrate and said columnar conductors are thermally coupled to the heat radiating plate,
Each of the plurality of columnar conductors has an inverse taper shape whose cross section becomes smaller as it approaches the semiconductor substrate,
Heat dissipation structure for semiconductor integrated circuit devices.
請求項1に記載の半導体集積回路素子の放熱構造。 On the printed wiring board, a heat dissipation auxiliary member that thermally connects the printed wiring board and the heat dissipation plate is further mounted.
A heat dissipation structure for a semiconductor integrated circuit device according to claim 1.
請求項2に記載の半導体集積回路素子の放熱構造。 The heat dissipation auxiliary member is a chip component mounted on the printed wiring board, having an LGA (Land Grid Array) or BGA (Ball Grid Array) electrode.
The heat dissipation structure for a semiconductor integrated circuit device according to claim 2.
請求項2に記載の半導体集積回路素子の放熱構造。 The heat dissipation auxiliary member has electrodes provided at both ends from the bottom surface to the top surface, and is mounted on the printed wiring board so that only the electrode at one end when viewed from the top surface side overlaps with the heat dissipation plate. Is a chip component that is
The heat dissipation structure for a semiconductor integrated circuit device according to claim 2.
請求項1〜4のいずれか1項に記載の半導体集積回路素子の放熱構造。 One end of the columnar conductor is in direct contact with the semiconductor substrate and the other end is in direct contact with the heat dissipation plate,
A heat dissipation structure for a semiconductor integrated circuit element according to claim 1.
前記半導体基板の天面側に設けられ、一端が前記半導体基板に接した複数の柱状導体と、
を有し、
前記複数の柱状導体はそれぞれ、前記半導体基板に近づくにつれて断面が小さくなる逆テーパ形状を有する、
半導体集積回路素子。 A body of a semiconductor integrated circuit device, a semiconductor substrate having an integrated circuit on the mounting surface side,
A plurality of columnar conductors provided on the top surface side of the semiconductor substrate and having one end in contact with the semiconductor substrate,
Have a,
Each of the plurality of columnar conductors has an inverse taper shape whose cross section becomes smaller as it approaches the semiconductor substrate,
Semiconductor integrated circuit device.
前記複数の柱状導体は、前記絶縁層を厚み方向に貫通しているビア導体である、
請求項6に記載の半導体集積回路素子。 The semiconductor integrated circuit element further has an insulating layer provided on the top surface side of the semiconductor substrate,
The plurality of columnar conductors are via conductors that penetrate the insulating layer in the thickness direction,
The semiconductor integrated circuit device according to claim 6 .
請求項7に記載の半導体集積回路素子。 The insulating layer is a resin layer containing magnetic powder,
The semiconductor integrated circuit device according to claim 7 .
請求項6〜8のいずれか1項に記載の半導体集積回路素子。 One end of the columnar conductor is embedded in the top surface of the semiconductor substrate,
The semiconductor integrated circuit device according to any one of claims 6-8.
前記半導体集積回路素子の素体であり、実装面側に集積回路を有する半導体基板の天面側に、絶縁層を形成する工程と、
前記絶縁層を貫通して前記半導体基板を露出させる複数の貫通孔を形成する工程と、
前記複数の貫通孔に導体を充填することにより、前記半導体基板の天面側に設けられ、一端が前記半導体基板に接した複数の柱状導体であってそれぞれ前記半導体基板に近づくにつれて断面が小さくなる逆テーパ形状を有する複数の柱状導体を形成する工程と、
を含む、半導体集積回路素子の製造方法。
A method of manufacturing a semiconductor integrated circuit device, comprising:
A step of forming an insulating layer on the top surface side of a semiconductor substrate having an integrated circuit on the mounting surface side, which is an element body of the semiconductor integrated circuit element;
Forming a plurality of through holes that penetrate the insulating layer and expose the semiconductor substrate;
By filling the plurality of through-holes with a conductor, the columnar conductor is provided on the top surface side of the semiconductor substrate and has one end in contact with the semiconductor substrate, and the cross-section becomes smaller as approaching the semiconductor substrate. A step of forming a plurality of columnar conductors having an inverse taper shape ,
A method of manufacturing a semiconductor integrated circuit device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016025152A JP6686499B2 (en) | 2016-02-12 | 2016-02-12 | Heat dissipation structure of semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016025152A JP6686499B2 (en) | 2016-02-12 | 2016-02-12 | Heat dissipation structure of semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017143227A JP2017143227A (en) | 2017-08-17 |
JP6686499B2 true JP6686499B2 (en) | 2020-04-22 |
Family
ID=59627466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016025152A Active JP6686499B2 (en) | 2016-02-12 | 2016-02-12 | Heat dissipation structure of semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6686499B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7547199B2 (en) * | 2017-09-21 | 2024-09-09 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | Electrically insulating thermal connector having low thermal resistivity |
JP7155556B2 (en) * | 2018-03-19 | 2022-10-19 | 株式会社Ihi | capacitors and printed circuit boards |
JP7124795B2 (en) * | 2019-06-27 | 2022-08-24 | 株式会社村田製作所 | Electronic component module, electronic component unit, and electronic component module manufacturing method |
JP2021052082A (en) * | 2019-09-25 | 2021-04-01 | キオクシア株式会社 | Module substrate and printed-circuit board |
JP7456304B2 (en) | 2020-06-19 | 2024-03-27 | 日本電気株式会社 | quantum device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0655297U (en) * | 1993-01-11 | 1994-07-26 | 横河電機株式会社 | Module heat dissipation structure |
JP2570645B2 (en) * | 1994-12-28 | 1997-01-08 | 日本電気株式会社 | Semiconductor device |
JPH09232482A (en) * | 1996-02-23 | 1997-09-05 | Denso Corp | Surface processing of semiconductor and semiconductor device |
JP2003110069A (en) * | 2001-09-28 | 2003-04-11 | Kyocera Chemical Corp | Thermal conduction sheet and composite member using it |
JP3934565B2 (en) * | 2003-02-21 | 2007-06-20 | 富士通株式会社 | Semiconductor device |
US7049695B1 (en) * | 2005-01-14 | 2006-05-23 | International Business Machines Corporation | Method and device for heat dissipation in semiconductor modules |
JP2009123785A (en) * | 2007-11-12 | 2009-06-04 | Kitagawa Ind Co Ltd | Heat-transfer-emission material |
TWI356476B (en) * | 2008-01-30 | 2012-01-11 | Advanced Semiconductor Eng | Wafer having heat dissipation structure and method |
US7960827B1 (en) * | 2009-04-09 | 2011-06-14 | Amkor Technology, Inc. | Thermal via heat spreader package and method |
JP5365861B2 (en) * | 2009-08-04 | 2013-12-11 | Jsr株式会社 | Heat transfer sheet and manufacturing method thereof |
JP5573645B2 (en) * | 2010-12-15 | 2014-08-20 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP5915350B2 (en) * | 2012-04-19 | 2016-05-11 | 富士電機株式会社 | Power semiconductor module |
JP2014220451A (en) * | 2013-05-10 | 2014-11-20 | Fdk株式会社 | Electronic module |
JP2015177157A (en) * | 2014-03-18 | 2015-10-05 | 三菱電機株式会社 | Electronic apparatus |
TW201601358A (en) * | 2014-06-19 | 2016-01-01 | 道康寧公司 | Photopatternable silicones for wafer level Z-axis thermal interposer |
-
2016
- 2016-02-12 JP JP2016025152A patent/JP6686499B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017143227A (en) | 2017-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10638633B2 (en) | Power module, power converter and manufacturing method of power module | |
JP6686499B2 (en) | Heat dissipation structure of semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof | |
CN107452694B (en) | Embedded packaging structure | |
US10096562B2 (en) | Power module package | |
CN111261598B (en) | Packaging structure and power module applicable to same | |
JP3804861B2 (en) | Electrical device and wiring board | |
TW201735293A (en) | Chip-embedded printed circuit board and semiconductor package using the PCB, and manufacturing method of the PCB | |
JP2014036085A (en) | Printed wiring board, printed circuit board and printed circuit board manufacturing method | |
JP2015005681A (en) | Semiconductor device and method of manufacturing the same | |
JP2010129877A (en) | Electronic component module | |
JP2016207910A (en) | Semiconductor device | |
JP2020047651A (en) | Semiconductor device | |
US20180027645A1 (en) | Substrate unit | |
US9093277B2 (en) | Semiconductor device and method of manufacturing the same | |
US20180308833A1 (en) | Semiconductor device | |
JP2016529729A (en) | Semiconductor die and package jigsaw submount | |
US9362200B2 (en) | Heat sink in the aperture of substrate | |
JP2011258701A (en) | Semiconductor module and semiconductor device | |
JP2011035352A (en) | Semiconductor device | |
US20200303112A1 (en) | MAGNETIC DEVICE and STACKED ELECTRONIC STRUCTURE | |
US9655265B2 (en) | Electronic module | |
JP6381488B2 (en) | Circuit board | |
TW201644328A (en) | Chip package structure | |
JP2010251582A (en) | Dc-dc converter | |
JP6477105B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6686499 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |