JP6677034B2 - Gate drive circuit, semiconductor device - Google Patents
Gate drive circuit, semiconductor device Download PDFInfo
- Publication number
- JP6677034B2 JP6677034B2 JP2016055534A JP2016055534A JP6677034B2 JP 6677034 B2 JP6677034 B2 JP 6677034B2 JP 2016055534 A JP2016055534 A JP 2016055534A JP 2016055534 A JP2016055534 A JP 2016055534A JP 6677034 B2 JP6677034 B2 JP 6677034B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- output
- current
- circuit
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000010586 diagram Methods 0.000 description 32
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本発明は、スイッチング素子にゲート駆動信号を供給するゲート駆動回路と、ゲート駆動回路を備えた半導体装置に関する。 The present invention relates to a gate drive circuit for supplying a gate drive signal to a switching element, and a semiconductor device including the gate drive circuit.
特許文献1には、大電流動作時でのチップの発熱による温度上昇に対応してパワーMOSFETの駆動電圧レベルを大きくしてオン抵抗値Ronの増加による導通損失を防いで効率向上を図ることができる技術が開示されている。 Japanese Patent Application Laid-Open No. H11-163873 discloses that a drive voltage level of a power MOSFET is increased in response to a temperature rise due to heat generation of a chip during a large current operation, thereby preventing conduction loss due to an increase in on-resistance Ron and improving efficiency. Possible techniques are disclosed.
電力損失を低減したパワーモジュールが求められているにも関わらず、IGBTの世代毎のDC損失の低減量は飽和傾向にある。そこで、スイッチング損失を低減するためにパワーデバイスのゲート抵抗を下げることがある。しかし、ゲート抵抗は温度が上がるほど抵抗値が大きくなる「正の温度特性」があるので、高温において、ゲート抵抗が高くなりゲートにチャージされる電流が低下する。そうすると、パワーデバイスのスイッチングスピードが低下し、スイッチング時の電力損失が増大してしまう。 Despite the need for a power module with reduced power loss, the amount of reduction in DC loss for each generation of IGBT tends to saturate. Therefore, the gate resistance of the power device may be reduced in order to reduce the switching loss. However, the gate resistance has a "positive temperature characteristic" in which the resistance value increases as the temperature rises. Therefore, at a high temperature, the gate resistance increases and the current charged in the gate decreases. Then, the switching speed of the power device decreases, and the power loss during switching increases.
この問題を改善するために、ゲート抵抗を更に下げて供給電流を増やそうとすると、低温におけるゲート抵抗が不十分となり、パワーデバイスのスイッチング時のdV/dtが急峻となる。そうするとオフ状態のパワーデバイスのゲートに帰還容量を通してdV/dt電流が流れ込み、ゲート電圧が持ち上がることでパワーデバイスがオンしてしまうことがある。また、ゲート抵抗を下げてスイッチングが高速化すると、電圧変化及び電流変化が急峻となり、パワーデバイスのエミッションノイズが増加するという問題もあった。 If the supply current is increased by further reducing the gate resistance in order to improve this problem, the gate resistance at low temperatures becomes insufficient, and the dV / dt during switching of the power device becomes steep. Then, a dV / dt current flows into the gate of the power device in the off state through the feedback capacitance, and the power device may be turned on by raising the gate voltage. In addition, when the switching speed is increased by lowering the gate resistance, the voltage change and the current change become steep, and the emission noise of the power device increases.
このように、単にゲート抵抗の抵抗値を下げただけでは様々な弊害が生じる。高温にてパワーデバイスの駆動能力を増加させスイッチング損失を低減しつつ、低温では駆動能力を減少させdV/dtの高速化を抑えてゲート浮き及びノイズの増加を抑制する必要があった。 As described above, simply lowering the resistance value of the gate resistor causes various adverse effects. At a high temperature, it is necessary to increase the driving capability of the power device to reduce switching loss, and at a low temperature, to reduce the driving capability, suppress the speeding up of dV / dt, and suppress the gate floating and the increase in noise.
本発明は、上述のような課題を解決するためになされたもので、弊害なくスイッチング損失を低減できるゲート駆動回路と半導体装置を提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is to provide a gate drive circuit and a semiconductor device that can reduce switching loss without any adverse effect.
本願の発明に係るゲート駆動回路は、ドレインが電源用端子に接続された第1スイッチング素子と、ドレインが該第1スイッチング素子のソースに接続された第2スイッチング素子と、該第1スイッチング素子のゲートと該第2スイッチング素子のゲートに接続された入力端子と、該第1スイッチング素子と該第2スイッチング素子の接続部分に接続された出力端子と、温度に比例した電圧を出力するアナログ温度出力回路と、該第1スイッチング素子をオンさせる信号と同期して、該アナログ温度出力回路の出力に比例して該出力端子への供給電流を増加させる電流増加スイッチング素子と、を備えたことを特徴とする。 The gate drive circuit according to the present invention includes a first switching element having a drain connected to a power supply terminal, a second switching element having a drain connected to a source of the first switching element, and a first switching element having a drain connected to a source of the first switching element. An input terminal connected to the gate and the gate of the second switching element; an output terminal connected to the connection between the first switching element and the second switching element; and an analog temperature output for outputting a voltage proportional to temperature. Circuit, and a current increasing switching element for increasing a supply current to the output terminal in proportion to an output of the analog temperature output circuit in synchronization with a signal for turning on the first switching element. And
本願の発明に係る他のゲート駆動回路は、ドレインが電源用端子に接続された第1スイッチング素子と、ドレインが該第1スイッチング素子のソースに接続された第2スイッチング素子と、該第1スイッチング素子のゲートと該第2スイッチング素子のゲートに接続された入力端子と、該第1スイッチング素子と該第2スイッチング素子の接続部分に接続された出力端子と、温度に比例した電圧を出力するアナログ温度出力回路と、該第2スイッチング素子をオンさせる信号と同期して、該アナログ温度出力回路の出力に比例して該出力端子からの吸い込み電流を増加させる電流吸い込みスイッチング素子と、を備えたことを特徴とする。 Another gate drive circuit according to the present invention includes a first switching element having a drain connected to a power supply terminal, a second switching element having a drain connected to a source of the first switching element, and a first switching element having a drain connected to a source of the first switching element. An input terminal connected to the gate of the element and the gate of the second switching element; an output terminal connected to the connection between the first switching element and the second switching element; and an analog that outputs a voltage proportional to temperature. A temperature output circuit, and a current sink switching element for increasing a sink current from the output terminal in proportion to an output of the analog temperature output circuit in synchronization with a signal for turning on the second switching element. It is characterized by.
本願の発明に係る半導体装置は、ゲート駆動回路が形成された第1チップと、該ゲート駆動回路とは異なるゲート駆動回路が形成された第2チップと、該第2チップに電源供給する電源と、該電源の電圧を昇圧して該第1チップに供給するブートストラップ回路と、温度に比例した電圧を出力するアナログ温度出力回路と、該電源と該ブートストラップ回路の間に設けられ、該アナログ温度出力回路の出力電圧によってオンオフが制御されるスイッチング素子と、を備え、該ブートストラップ回路に流れる電流を該アナログ温度出力回路の出力電圧に比例させたことを特徴とする。
A semiconductor device according to the present invention includes a first chip on which a gate drive circuit is formed, a second chip on which a gate drive circuit different from the gate drive circuit is formed, and a power supply for supplying power to the second chip. A bootstrap circuit for boosting the voltage of the power supply and supplying the boosted voltage to the first chip, an analog temperature output circuit for outputting a voltage proportional to the temperature , and A switching element whose ON / OFF is controlled by an output voltage of the temperature output circuit , wherein a current flowing through the bootstrap circuit is made proportional to an output voltage of the analog temperature output circuit.
本発明によれば、マイコンから出力されるパワーデバイスをオンする信号に同期して、パワーデバイスのゲートに、温度に比例した電流を付加するので、弊害なくスイッチング損失を低減できる。 According to the present invention, since a current proportional to the temperature is added to the gate of the power device in synchronization with the signal for turning on the power device output from the microcomputer, the switching loss can be reduced without any adverse effect.
本発明の実施の形態に係るゲート駆動回路と半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A gate drive circuit and a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and description thereof may not be repeated.
実施の形態1.
図1は、実施の形態1に係るゲート駆動回路12を含むシステムを示す図である。パワーデバイス14をオンオフさせる信号はマイコン10からゲート駆動回路12へ出力される。この信号はゲート駆動回路12で電圧出力に変換され、ゲート抵抗13を経由してパワーデバイス14へ伝達される。パワーデバイス14のセンス電流が信号16としてゲート駆動回路12へ伝達される。
Embodiment 1 FIG.
FIG. 1 is a diagram illustrating a system including the
図2は、ゲート駆動回路12の回路図である。ゲート駆動回路12は、第1スイッチング素子20と第2スイッチング素子22で構成されるCMOSインバータを備えている。第1スイッチング素子20のドレインは電源用端子25に接続されている。第2スイッチング素子22のドレインは第1スイッチング素子20のソースに接続されている。第1スイッチング素子20はp-channel MOSFETであり、第2スイッチング素子22はn-channel MOSFETである。
FIG. 2 is a circuit diagram of the
第1スイッチング素子20のゲートと第2スイッチング素子22のゲートに入力端子23が接続されている。第1スイッチング素子20と第2スイッチング素子22の接続部分に出力端子24が接続されている。前述のマイコン10からの入力信号が入力端子23に入力され、出力端子24からの出力がパワーデバイス14に出力される。パワーデバイス14をオンする場合、マイコン10からの入力信号により第1スイッチング素子20をオンし駆動電源Vccからの電流でパワーデバイス14のゲートをチャージする。一方、パワーデバイス14をオフする場合、マイコン10からの入力信号により第2スイッチング素子22をオンしパワーデバイス14のゲートをディスチャージする。チャージ及びディスチャージを行う電流の値はゲート抵抗13に依存する。そのため、ゲート抵抗13は仕様等に応じて適切な値となるように設計する。
The
ゲート駆動回路12は、ゲート駆動回路12の温度に比例した電圧を出力するアナログ温度出力回路30を備えている。図3は、アナログ温度出力回路30の特性を示す図である。アナログ温度出力回路30は、温度が高いほど高い電圧を出力する。
The
図2の説明に戻る。アナログ温度出力回路30には、アナログスイッチ32が接続されている。アナログスイッチ32には、入力端子23に印加された入力信号を反転させるNOT回路31の出力が接続されている。アナログスイッチ32には、アナログ温度出力回路30の出力とNOT回路31の出力が入力される。アナログスイッチ32は、第1スイッチング素子20をオンさせる信号がNOT回路31に入力されたときに、アナログ温度出力回路30の出力電圧を出力する。
Returning to the description of FIG. An
アナログスイッチ32の出力にはアンプ34が接続されている。アンプ34の出力はスイッチング素子36のゲートに接続されている。スイッチング素子36のドレインは抵抗を介して電源用端子25に接続され、スイッチング素子36のソースはGNDに接続されている。
An
ゲート駆動回路12は、p-channel MOSFETで形成された電流増加スイッチング素子38を備えている。電流増加スイッチング素子38のドレインは電源用端子25に接続され、電流増加スイッチング素子38のソースは出力端子24に接続されている。電流増加スイッチング素子38は、第1スイッチング素子20と並列に接続されている。電流増加スイッチング素子38のゲートは、スイッチング素子36のドレインに接続されている。
The
ゲート駆動回路12の動作を説明する。パワーデバイス14をオンさせる場合、入力端子23から第1スイッチング素子20へ、第1スイッチング素子20をオンさせる信号(以後、第1オン信号と称することがある)が印加される。これにより駆動電源Vccからの電流が出力端子24を経由してパワーデバイス14のゲートに印加される。
The operation of the
このとき、第1オン信号がNOT回路31を経由してアナログスイッチ32に伝達される。そうすると、アナログスイッチ32はアナログ温度出力回路30の出力電圧をアンプ34に伝達する。アンプ34で増幅された電圧がスイッチング素子36に印加されることで、電流増加スイッチング素子38がオンする。すなわち、電流増加スイッチング素子38のゲートには、アナログ温度出力回路30の出力に比例した電圧が印加される。
At this time, the first ON signal is transmitted to the
図4は、電流増加スイッチング素子38の特性を示す図である。電流増加スイッチング素子38のゲートに印加される電圧(Vgs)が高いほど、電流増加スイッチング素子38の電流(Ids)が増加する。温度が高いほどVgsが大きくなるので、温度が高いとIdsが大きくなり、温度が低いとIdsが小さくなる。このIdsは、第1スイッチング素子20をとおって出力端子24に流れる電流に加算される。
FIG. 4 is a diagram illustrating characteristics of the current increasing switching
したがって、高温下でパワーデバイス14をオンするときにパワーデバイス14のゲートに大きな電流を供給できるのでオン損失を低減することができる。これにより、高温でゲート抵抗13が高くなることによる弊害を解消できる。また、低温下でパワーデバイス14をオンするときには、電流増加スイッチング素子38の電流Idsは小さいので、パワーデバイス14の出力能力が低くなる。これにより、パワーデバイス14のスイッチングのdV/dtが高速化することを抑えてゲート浮きの発生及びデバイスのエミッションノイズの増加を抑制することができる。
Therefore, when the
さらに、アナログスイッチ32は、第1スイッチング素子20をオンさせる第1オン信号が入力端子23に伝達されているときだけ、アナログ温度出力回路30の出力をアンプ34に伝達する。このように第1スイッチング素子20をオンさせる信号と同期して、電流増加スイッチング素子38をオンすることで、第1スイッチング素子20がオフ状態の期間に電流増加スイッチング素子38から出力端子24に電流が流れることを防止できる。
Further, the
本発明の実施の形態1に係るゲート駆動回路12の重要な特徴は、アナログ温度出力回路30の出力に比例して出力端子24への供給電流を増加させる電流増加スイッチング素子38を備えたことである。その特徴を失わない範囲でゲート駆動回路12の構成を変形することができる。例えば、アナログ温度出力回路30に、ゲート駆動回路12以外の部分の温度に比例した電圧を出力させてもよい。例えばゲート抵抗13の温度に比例した電圧を出力させることが好ましい。スイッチング素子のタイプは適宜変更することができる。アナログ温度出力回路30から電流増加スイッチング素子38への信号の伝達方法は、適宜変更することができる。
An important feature of the
これらの変形は以下の実施の形態に係るゲート駆動回路と半導体装置に適宜応用することができる。なお、以下の実施の形態に係るゲート駆動回路と半導体装置は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。 These modifications can be appropriately applied to the gate drive circuit and the semiconductor device according to the following embodiments. Note that the gate driver circuit and the semiconductor device according to the following embodiments have many points in common with the first embodiment, and therefore, the description will focus on the differences from the first embodiment.
実施の形態2.
図5は、実施の形態2に係るゲート駆動回路の回路図である。このゲート駆動回路にはコンパレータ40とAND回路42が設けられている。コンパレータ40には、アナログ温度出力回路30の出力電圧と、予め定められた基準電圧Vrefが入力される。そして、コンパレータ40は、出力電圧が基準電圧より大きい場合だけ信号を出力する。出力される信号はデジタル信号である。
FIG. 5 is a circuit diagram of the gate drive circuit according to the second embodiment. This gate drive circuit includes a
AND回路42には、コンパレータ40の出力とNOT回路31の出力が入力される。AND回路42はこれらの論理積を出力する。AND回路42から出力があるのは、アナログ温度出力回路30の出力電圧が基準電圧Vrefより高く、しかも第1スイッチング素子20をオンさせる第1オン信号が出されているときだけである。AND回路42からアナログスイッチ32へ出力信号が出ているとき、アナログスイッチ32は、アナログ温度出力回路30の出力電圧をアンプ34に伝達する。
The output of the
このように、コンパレータ40が信号を出力するときだけ、電流増加スイッチング素子38で出力端子24への供給電流を増加させる。そのため、アナログ温度出力回路30によって基準電圧Vrefより高い電圧が生成された場合のみ、電流増加スイッチング素子38をオンさせることができる。これにより、設計自由度の幅を広げることができる。
As described above, the current supplied to the
図6は、変形例に係るゲート駆動回路の回路図である。アナログ温度出力回路30の出力電圧と予め定められた基準電圧Vref1とを入力とするコンパレータ50が設けられている。コンパレータ50の出力は、アナログ温度出力回路30の出力が基準電圧Vref1より大きいときにHighとなる。コンパレータ50の出力がHighとなるのは、例えば温度が70℃よりも高いときである。
FIG. 6 is a circuit diagram of a gate drive circuit according to a modification. A
アナログ温度出力回路30の出力電圧と予め定められた基準電圧Vref2とを入力とするコンパレータ52が設けられている。コンパレータ52の出力はNOT回路54によって反転させられる。NOT回路54の出力がHighとなるのは、アナログ温度出力回路30の出力が基準電圧Vref2より小さいときである。NOT回路54の出力がHighとなるのは、例えば温度が150℃より低いときである。
A
コンパレータ50の出力とNOT回路54の出力は、AND回路56に入力し、それらの論理積がAND回路58へ出力される。ゲート駆動回路12の温度が70℃より高く150℃より低いとき、AND回路56の出力がHighとなる。したがって、AND回路58は、ゲート駆動回路の温度が70℃より高く150℃より低く、しかも第1オン信号が出されているときアナログスイッチ32にHigh信号を出す。
The output of the
このように構成することで、ゲート駆動回路の温度が70℃より高く150℃より低いときに、電流増加スイッチング素子38をオンすることができる。これにより、スイッチング時のdV/dtの高速化を抑えてエミッションノイズの増加を抑制することができる。図7は、電流増加スイッチング素子のゲート電圧がVgs1とVgs2の間にあるときにだけ、電流増加スイッチング素子38をオンすることを示す図である。Vgs1は例えば温度が70℃のときのVgsであり、Vgs2は例えば温度が150℃のときのVgsである。
With this configuration, when the temperature of the gate drive circuit is higher than 70 ° C. and lower than 150 ° C., the current increasing switching
このように、変形例に係るゲート駆動回路は、アナログ温度出力回路30の出力電圧が予め定められた下限値と予め定められた上限値の間にある場合にだけ、電流増加スイッチング素子38が出力端子24への供給電流を増加させるものである。この特徴を失わない範囲で変形例に係るゲート駆動回路を変形することができる。例えば、上述の温度範囲は例示であり、例えば検出温度が−40℃〜0℃の範囲において電流増加スイッチング素子38をオンにしてもよい。
As described above, the gate drive circuit according to the modified example is configured such that the current increasing switching
実施の形態3.
図8は、実施の形態3に係るゲート駆動回路の回路図である。図8には、説明の便宜上パワーデバイス14を記載した。この回路は、図5の回路に、コンパレータ60とAND回路62を加えたものである。コンパレータ60には、パワーデバイス14を流れる電流と基準電流Irefが入力される。コンパレータ60は、パワーデバイス14の電流が基準電流Irefより大きいときだけ、High信号を出力する。
Embodiment 3 FIG.
FIG. 8 is a circuit diagram of the gate drive circuit according to the third embodiment. FIG. 8 illustrates the
コンパレータ60の出力とコンパレータ40の出力の論理積がAND回路62からAND回路42へ出力される。したがって、パワーデバイス14に一定以上の電流が流れているときにだけ、電流増加スイッチング素子38をオンすることができる。電流増加スイッチング素子38は、パワーデバイス14の電流が予め定められた値よりも大きいときだけ、出力端子24に流れる電流を増加させる。
The logical product of the output of the
実施の形態3に係るゲート駆動回路は、温度と、パワーデバイス14の電流に応じて電流増加スイッチング素子38のオンオフを制御するものである。これにより、設計自由度を向上させることができる。
The gate drive circuit according to the third embodiment controls on / off of the current increasing switching
図9は、変形例に係るゲート駆動回路の回路図である。パワーデバイス14の電流が電流信号出力回路70に印加される。電流信号出力回路70は、パワーデバイス14の電流をアナログ信号としてアナログ温度出力回路30の出力に加算する。こうすることで、電流増加スイッチング素子38は、アナログ温度出力回路30の出力と、パワーデバイス14の電流に比例した電圧との和に比例して、出力端子24に流れる電流を増加させる。パワーデバイス14の主電流が高くなるとパワーデバイス14の損失が高くなる。そこで、この変形例のように、パワーデバイス14を流れる主電流が高いときのゲート駆動回路12の出力能力を増加させることで、当該損失を抑制できる。
FIG. 9 is a circuit diagram of a gate drive circuit according to a modification. The current of the
実施の形態4.
図10は、実施の形態4に係るゲート駆動回路の回路図である。このゲート駆動回路は、電流吸い込みスイッチング素子80を備えている。アナログ温度出力回路30の出力が、アナログスイッチ82とアンプ84を経由して電流吸い込みスイッチング素子80のゲートに伝達される。電流吸い込みスイッチング素子80のドレインは出力端子24に接続され、ソースはGNDに接続されている。電流吸い込みスイッチング素子80は、第2スイッチング素子22と並列に接続されている。
Embodiment 4 FIG.
FIG. 10 is a circuit diagram of the gate drive circuit according to the fourth embodiment. This gate drive circuit includes a current
アナログスイッチ82は、第2スイッチング素子22をオンさせる信号(第2オン信号と称する)が入力端子23に伝達されたときに、アナログ温度出力回路30の出力をアンプ84に伝達する。アナログ温度出力回路30からアンプ84に伝達された信号は、電流吸い込みスイッチング素子80をオンさせる。したがって、第2スイッチング素子22をオンさせる信号と同期して、アナログ温度出力回路30の出力に比例して出力端子24からの吸い込み電流を増加させることができる。上記のとおり動作する電流吸い込みスイッチング素子80を設けることで、高温時には出力端子24からの吸い込み電流が大きくなるのでパワーデバイス14のオフ時のスイッチングスピードが速くなり、オフ時のロスを低減できる。一方、低温時には出力端子24からの吸い込み電流が小さくなるのでdi/dtの高速化を抑制し、オフサージを抑制することができる。
The
実施の形態5.
図11は、実施の形態5に係るゲート駆動回路の回路図である。このゲート駆動回路は、実施の形態4で説明した電流吸い込みスイッチング素子80を備える構成に、実施の形態1で説明した電流増加スイッチング素子38を備える構成を組み入れたものである。第1スイッチング素子20をオンさせる信号と同期して電流増加スイッチング素子38がオンし、第2スイッチング素子22をオンさせる信号と同期して電流吸い込みスイッチング素子80がオンする。
FIG. 11 is a circuit diagram of the gate drive circuit according to the fifth embodiment. This gate drive circuit is obtained by incorporating the configuration including the current increasing switching
このように、パワーデバイス14のオンオフ時のゲート電流を温度に連動させることで、低温ではパワーデバイス14の駆動能力が下がりゲート浮きとノイズを抑制することができ、高温ではパワーデバイスの駆動能力が上がりスイッチングトータルのロスを改善することができる。また、電流増加スイッチング素子38と電流吸い込みスイッチング素子80を両方とも備えることで、デットタイムのマージンが減少することを抑制できる。
As described above, by linking the gate current at the time of turning on and off the
実施の形態6.
図12は、実施の形態6に係るゲート駆動回路の回路図である。このゲート駆動回路はスイッチ90を備えている。スイッチ90は、入力端子23に接続されている。スイッチ90は、電流増加スイッチング素子38のゲート、出力端子24及び電流吸い込みスイッチング素子80のドレインに接続されている。
Embodiment 6 FIG.
FIG. 12 is a circuit diagram of the gate drive circuit according to the sixth embodiment. This gate drive circuit has a
スイッチ90は、入力端子23の電圧に応じて、電流増加スイッチング素子38と電流吸い込みスイッチング素子80のいずれか一方をオンするものである。具体的には、スイッチ90は、入力端子23に第1スイッチング素子20をオンさせる第1オン信号が伝達されたとき、電流増加スイッチング素子38のゲートと電流吸い込みスイッチング素子80を接続する。そうすると、電流吸い込みスイッチング素子80は図2のスイッチング素子36と同様に機能するので、電流増加スイッチング素子38をオンすることができる。他方、スイッチ90は、入力端子23に第2スイッチング素子22をオンさせる第2オン信号が伝達されたとき、電流吸い込みスイッチング素子80を出力端子24に接続する。
The
機能的に言えば、スイッチ90は図11のアナログスイッチ32、82を1つに集約したものである。したがって、簡素な回路構成で、図11のゲート駆動回路と同じ効果を得ることができる。
Functionally, the
実施の形態7.
図13は、実施の形態7に係るゲート駆動回路等を示す図である。パワーデバイス14a、14bがトーテムポール接続されている。パワーデバイス14aはゲート駆動回路が形成された第1チップ102で制御され、パワーデバイス14bはゲート駆動回路が形成された第2チップ103で制御される。第1チップ102は、ここまでの実施の形態で説明したゲート駆動回路からアナログ温度出力回路30を除いた要素を組み込んだ1つのチップとして構成される。第2チップ103も同様である。アナログ温度出力回路30はそのチップの外部に設けられる。
Embodiment 7 FIG.
FIG. 13 is a diagram illustrating a gate drive circuit and the like according to the seventh embodiment.
例えばアナログ温度出力回路30は、第2チップ103の上に設けられている。この場合、第2チップ103にパッドを設ける。そしてフレーム又は金線等を用いて、そのパッドとアナログ温度出力回路30の出力を接続する。実施の形態7の構成によれば、ゲート駆動回路が形成されたチップ内にアナログ温度出力回路30を組み込む必要がないので、当該チップのサイズが大きくなることを防止できる。
For example, the analog
実施の形態8.
図14は、実施の形態8に係るゲート駆動回路等を示す図である。ゲート駆動回路の温度に比例した電圧を出力するアナログ温度出力回路30の出力は、アンプ110を介して第1スイッチング素子20のドレインに接続されている。第2スイッチング素子22のドレインは、第1スイッチング素子20のソースに接続されている。
Embodiment 8 FIG.
FIG. 14 is a diagram illustrating a gate drive circuit and the like according to the eighth embodiment. The output of the analog
アンプ110で増幅したアナログ温度出力回路30の出力を、第1スイッチング素子20と第2スイッチング素子22で構成されるCMOSインバータの電源として用いる。そのため、ゲート駆動回路が高温であればパワーデバイス14のゲート電圧が上がりスイッチング時のロスを改善でき、ゲート駆動回路が低温であればパワーデバイス14のゲート電圧が下がりゲート浮きとノイズを抑制することができる。
The output of the analog
実施の形態9.
図15は、実施の形態9に係る半導体装置の回路図である。パワーデバイス14aを駆動するためのゲート駆動回路が形成された第1チップ102と、パワーデバイス14bを駆動するためのゲート駆動回路が形成された第2チップ103とが設けられている。第1チップ102と第2チップ103に電源供給する電源120が設けられている。電源120の電圧を昇圧して第1チップ102に供給するブートストラップ回路として、ブートストラップダイオードBSDとブートストラップキャパシタBSCが設けられている。
Embodiment 9 FIG.
FIG. 15 is a circuit diagram of a semiconductor device according to the ninth embodiment. A
電源120とブートストラップダイオードBSDの間にスイッチング素子124が設けられている。スイッチング素子124は例えばpMOSである。このスイッチング素子124のオンオフは、温度に比例した電圧を出力するアナログ温度出力回路30の出力電圧によって制御される。したがって、高温であればブートストラップダイオードBSDに供給される電流が大きくなり、低温であればブートストラップダイオードBSDに供給される電流が小さくなる。ブートストラップダイオードBSDに流れる電流は、アナログ温度出力回路30の出力電圧に比例する。したがって、第1チップ102に供給される電圧を温度に依存させることができる。
A switching
この回路構成により、高温ではパワーデバイス14aへの電流供給能力を上昇させスイッチングを高速にすることで損失を低減することができる。他方、低温ではパワーデバイス14aへの電源供給能力を低下させパワーデバイス14aのスイッチング時のdV/dtの高速化を抑えるとともに、ゲート浮き及びノイズの増加を抑制できる。
With this circuit configuration, the loss can be reduced by increasing the current supply capability to the
図16は、変形例に係る半導体装置の回路図である。スイッチング素子122、124を第2チップ103の中に設けた。これによりスイッチング素子122、124を設けたことによる部品点数の増加を防止できる。スイッチング素子122、124のどちらか一方だけを第2チップ103に組み込んでもよい。
FIG. 16 is a circuit diagram of a semiconductor device according to a modification. Switching
本実施形態では、ブートストラップ回路を有する半導体装置について説明したが、上記の技術は、電源電圧を昇圧又は降圧してチップに供給する回路において広く応用できるものである。 In the present embodiment, a semiconductor device having a bootstrap circuit has been described. However, the above technique can be widely applied to a circuit that boosts or steps down a power supply voltage and supplies it to a chip.
ここまでの各実施形態で説明したゲート駆動回路又は半導体装置を、三相ブリッジインバータを構成するパワーデバイスの駆動に用いることができる。それによりインバータシステムの損失を低減することができる。なお、ここまでで説明した各実施の形態に係るゲート駆動回路と半導体装置の特徴は適宜に組み合わせて用いてもよい。 The gate drive circuit or the semiconductor device described in each of the embodiments described above can be used for driving a power device forming a three-phase bridge inverter. Thereby, the loss of the inverter system can be reduced. Note that the features of the gate drive circuit and the semiconductor device according to each embodiment described above may be combined as appropriate.
12 ゲート駆動回路、 13 ゲート抵抗、 14 パワーデバイス、 20 第1スイッチング素子、 22 第2スイッチング素子、 23 入力端子、 24 出力端子、 25 電源用端子、 30 アナログ温度出力回路、 38 電流増加スイッチング素子、 40 コンパレータ、 80 電流吸い込みスイッチング素子 12 gate drive circuit, 13 gate resistance, 14 power device, 20 first switching element, 22 second switching element, 23 input terminal, 24 output terminal, 25 power supply terminal, 30 analog temperature output circuit, 38 current increasing switching element, 40 comparator, 80 current sink switching element
Claims (13)
ドレインが前記第1スイッチング素子のソースに接続された第2スイッチング素子と、
前記第1スイッチング素子のゲートと前記第2スイッチング素子のゲートに接続された入力端子と、
前記第1スイッチング素子と前記第2スイッチング素子の接続部分に接続された出力端子と、
温度に比例した電圧を出力するアナログ温度出力回路と、
前記第1スイッチング素子をオンさせる信号と同期して、前記アナログ温度出力回路の出力に比例して前記出力端子への供給電流を増加させる電流増加スイッチング素子と、を備えたことを特徴とするゲート駆動回路。 A first switching element having a drain connected to the power supply terminal,
A second switching element having a drain connected to a source of the first switching element;
An input terminal connected to the gate of the first switching element and the gate of the second switching element;
An output terminal connected to a connection portion between the first switching element and the second switching element;
An analog temperature output circuit that outputs a voltage proportional to temperature,
A current increasing switching element for increasing a supply current to the output terminal in proportion to an output of the analog temperature output circuit in synchronization with a signal for turning on the first switching element. Drive circuit.
前記電流増加スイッチング素子は、前記コンパレータが信号を出力するときだけ、前記出力端子への供給電流を増加させることを特徴とする請求項2に記載のゲート駆動回路。 An output voltage of the analog temperature output circuit, and a predetermined reference voltage as an input, comprising a comparator that outputs a signal only when the output voltage is greater than the reference voltage,
3. The gate drive circuit according to claim 2, wherein the current increasing switching element increases a supply current to the output terminal only when the comparator outputs a signal.
前記2つのコンパレータにより、前記出力電圧が予め定められた下限値と予め定められた上限値の間にある場合にだけ、前記電流増加スイッチング素子が前記出力端子への供給電流を増加させることを特徴とする請求項2に記載のゲート駆動回路。 An output voltage of the analog temperature output circuit and two comparators that receive a predetermined reference voltage as input,
The two comparators may be configured such that the current increasing switching element increases a supply current to the output terminal only when the output voltage is between a predetermined lower limit and a predetermined upper limit. The gate drive circuit according to claim 2, wherein
前記アナログ温度出力回路は、前記チップの外部に設けられたことを特徴とする請求項1〜6のいずれか1項に記載のゲート駆動回路。 The first switching element, the second switching element, the input terminal, the output terminal, and the current increasing switching element are formed in one chip,
7. The gate drive circuit according to claim 1, wherein the analog temperature output circuit is provided outside the chip.
ドレインが前記第1スイッチング素子のソースに接続された第2スイッチング素子と、
前記第1スイッチング素子のゲートと前記第2スイッチング素子のゲートに接続された入力端子と、
前記第1スイッチング素子と前記第2スイッチング素子の接続部分に接続された出力端子と、
温度に比例した電圧を出力するアナログ温度出力回路と、
前記第2スイッチング素子をオンさせる信号と同期して、前記アナログ温度出力回路の出力に比例して前記出力端子からの吸い込み電流を増加させる電流吸い込みスイッチング素子と、を備えたことを特徴とするゲート駆動回路。 A first switching element having a drain connected to the power supply terminal,
A second switching element having a drain connected to a source of the first switching element;
An input terminal connected to the gate of the first switching element and the gate of the second switching element;
An output terminal connected to a connection portion between the first switching element and the second switching element;
An analog temperature output circuit that outputs a voltage proportional to temperature,
A current sink switching element for increasing a sink current from the output terminal in proportion to an output of the analog temperature output circuit in synchronization with a signal for turning on the second switching element. Drive circuit.
前記アナログ温度出力回路は、前記チップの外部に設けられたことを特徴とする請求項8に記載のゲート駆動回路。 The first switching element, the second switching element, the input terminal, the output terminal, and the current sink switching element are formed in one chip,
9. The gate drive circuit according to claim 8, wherein the analog temperature output circuit is provided outside the chip.
前記ゲート駆動回路とは異なるゲート駆動回路が形成された第2チップと、 A second chip on which a gate drive circuit different from the gate drive circuit is formed;
前記第2チップに電源供給する電源と、 A power supply for supplying power to the second chip;
前記電源の電圧を昇圧して前記第1チップに供給するブートストラップ回路と、 A bootstrap circuit that boosts the voltage of the power supply and supplies the boosted voltage to the first chip;
温度に比例した電圧を出力するアナログ温度出力回路と、 An analog temperature output circuit that outputs a voltage proportional to temperature,
前記電源と前記ブートストラップ回路の間に設けられ、前記アナログ温度出力回路の出力電圧によってオンオフが制御されるスイッチング素子と、を備え、 A switching element that is provided between the power supply and the bootstrap circuit and that is turned on and off by an output voltage of the analog temperature output circuit;
前記ブートストラップ回路に流れる電流を前記アナログ温度出力回路の出力電圧に比例させたことを特徴とする半導体装置。 A semiconductor device, wherein a current flowing through the bootstrap circuit is made proportional to an output voltage of the analog temperature output circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016055534A JP6677034B2 (en) | 2016-03-18 | 2016-03-18 | Gate drive circuit, semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016055534A JP6677034B2 (en) | 2016-03-18 | 2016-03-18 | Gate drive circuit, semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017175178A JP2017175178A (en) | 2017-09-28 |
JP6677034B2 true JP6677034B2 (en) | 2020-04-08 |
Family
ID=59971479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016055534A Active JP6677034B2 (en) | 2016-03-18 | 2016-03-18 | Gate drive circuit, semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6677034B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018004716T5 (en) * | 2017-08-24 | 2020-06-25 | Mitsubishi Electric Corporation | Control circuit and power conversion device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007274422A (en) * | 2006-03-31 | 2007-10-18 | Oki Electric Ind Co Ltd | Drive circuit |
JP2008017625A (en) * | 2006-07-06 | 2008-01-24 | Renesas Technology Corp | Semiconductor device and switching power supply device |
JP5221268B2 (en) * | 2007-11-07 | 2013-06-26 | パナソニック株式会社 | Power switching element driving circuit, driving method thereof, and switching power supply device |
JP2009296721A (en) * | 2008-06-03 | 2009-12-17 | Denso Corp | Voltage boosting power supply and drive device |
JP5359264B2 (en) * | 2008-12-26 | 2013-12-04 | 富士電機株式会社 | Semiconductor device |
JP2013070530A (en) * | 2011-09-22 | 2013-04-18 | Renesas Electronics Corp | Gate drive circuit, power conversion circuit, three-phase inverter and gate drive method |
KR101874414B1 (en) * | 2012-04-05 | 2018-07-04 | 삼성전자주식회사 | High side gate driver, switching chip, and power device |
CN105940453B (en) * | 2014-01-28 | 2019-08-23 | 施耐德电气It公司 | Bipolar gate drivers |
-
2016
- 2016-03-18 JP JP2016055534A patent/JP6677034B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017175178A (en) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6483997B2 (en) | Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device | |
JP5516825B2 (en) | Insulated gate switching element drive circuit | |
JP5315026B2 (en) | Semiconductor device | |
JP6045611B2 (en) | Gate drive circuit | |
JP6349855B2 (en) | Drive device | |
JP2008306618A (en) | Drive circuit for driving voltage driven element | |
JP2013115931A (en) | Switching element driving circuit | |
JP6596948B2 (en) | Semiconductor device | |
JP4991446B2 (en) | Power converter | |
JP2017055542A (en) | Bootstrapping compensation circuit and power module | |
JP5582123B2 (en) | Semiconductor device | |
JP6234131B2 (en) | Power module | |
JP5034919B2 (en) | Temperature sensor circuit | |
JP2010028522A (en) | Semiconductor device | |
JP6677034B2 (en) | Gate drive circuit, semiconductor device | |
US9318973B2 (en) | Driving device | |
WO2016003823A1 (en) | Glitch suppression in an amplifier | |
JP5611118B2 (en) | Semiconductor integrated circuit | |
JP5133648B2 (en) | Gate drive device for voltage controlled switching device | |
JP5563050B2 (en) | Gate drive circuit and power semiconductor module | |
JP2007259067A (en) | Semiconductor element drive circuit | |
JP2006129643A (en) | Switching control unit and semiconductor integrated circuit device | |
JP6731885B2 (en) | Semiconductor device | |
JP2021082879A (en) | Logic circuit and circuit chip | |
JP5354044B2 (en) | Driving circuit for driving a voltage driven element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6677034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |