[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6665889B2 - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP6665889B2
JP6665889B2 JP2018118762A JP2018118762A JP6665889B2 JP 6665889 B2 JP6665889 B2 JP 6665889B2 JP 2018118762 A JP2018118762 A JP 2018118762A JP 2018118762 A JP2018118762 A JP 2018118762A JP 6665889 B2 JP6665889 B2 JP 6665889B2
Authority
JP
Japan
Prior art keywords
layer
disposed
electro
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018118762A
Other languages
English (en)
Other versions
JP2019219608A (ja
Inventor
彰太郎 井澤
彰太郎 井澤
伊藤　智
智 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018118762A priority Critical patent/JP6665889B2/ja
Priority to US16/448,407 priority patent/US10754215B2/en
Publication of JP2019219608A publication Critical patent/JP2019219608A/ja
Application granted granted Critical
Publication of JP6665889B2 publication Critical patent/JP6665889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電気光学装置および電子機器に関する。
プロジェクター等の電子機器に用いられる液晶装置等の電気光学装置が知られている。例えば、特許文献１に記載の電気光学装置は、基板と、データ線および走査線と、データ線および走査線の交差に対応して設けられる画素電極と、走査線より第１絶縁膜を介して上層側に配置される薄膜トランジスターと、を備える。ここで、薄膜トランジスターは、チャネル領域、データ線に電気的に接続されるデータ線側ソースドレイン領域、および画素電極に電気的に接続される画素電極側ソースドレイン領域を有する半導体膜と、半導体膜より上層側に形成されており、基板上で平面的に見て、チャネル領域に重なるように配置されるゲート電極とを有する。走査線は、基板上で平面的に見て半導体膜に重なるように配置され、半導体膜に対して上層側から進行してくる光を遮光する。
特開２０１０−１１７３９９号公報
しかし、特許文献１に記載の電気光学装置では、走査線をトランジスターに近づけて前述の遮光の効果を高めると、走査線からの電界によりトランジスターのリークが増加するという課題がある。
本発明に係る電気光学装置の一態様は、基材と、信号線と、走査線と、画素電極と、前記走査線に電気的に接続されるゲート電極、前記信号線に電気的に接続されるソース電極、および前記画素電極に電気的に接続されるドレイン電極を含むトランジスターと、前記画素電極と前記ゲート電極との間に配置される絶縁性の第１層と、前記画素電極と前記第１層との間に配置される絶縁性の第２層と、前記画素電極と前記第２層との間に配置される絶縁性の第３層と、前記第２層と前記第３層との間に配置され、前記基材の厚さ方向からの平面視で前記ゲート電極に重なる第１部分、および前記第１部分よりも前記第１層の近くに配置され、前記平面視で前記ゲート電極と前記ソース電極または前記ドレイン電極との間の領域に重なる第２部分を含む配線と、を有する。
第１実施形態に係る電気光学装置の平面図である。 第１実施形態に係る電気光学装置の断面図である。 第１実施形態における素子基板の電気的な構成を示す等価回路図である。 第１実施形態における素子基板の一部を示す平面図である。 第１実施形態におけるトランジスター、走査線および容量線を示す平面図である。 図５中のＣ−Ｃ線断面図である。 図５中のＤ−Ｄ線断面図である。 図５中のＥ−Ｅ線断面図である。 第２実施形態におけるトランジスター、走査線および容量線を示す断面図である。 電子機器の一例であるパーソナルコンピューターを示す斜視図である。 電子機器の一例であるスマートフォンを示す斜視図である。 電子機器の一例であるプロジェクターを示す模式図である。
以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法や縮尺は実際とは適宜異なり、理解を容易にするために模式的に示している部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。
１．電気光学装置
１−１．第１実施形態
１−１ａ．基本構成
図１は、第１実施形態に係る電気光学装置１の平面図である。図２は、第１実施形態に係る電気光学装置１の断面図である。図１および図２に示す電気光学装置１は、ＴＦＴ（Thin Film Transistor）をスイッチング素子として用いるアクティブマトリックス方式の透過型液晶装置である。以下、図１および図２に基づいて、電気光学装置１の基本構成を説明する。なお、以下では、説明の便宜上、図１および図２のそれぞれに示す互いに直交するｘ軸、ｙ軸、およびｚ軸を適宜用いて説明する。また、図２は、図１中のＡ−Ａ線断面図である。
図１および図２に示す電気光学装置１は、透光性を有する素子基板２と、素子基板２に対向して配置される透光性を有する対向基板３と、素子基板２と対向基板３との間に配置される枠状のシール部材４と、素子基板２、対向基板３およびシール部材４で囲まれる液晶層５と、を有する。
なお、図１に示すように、電気光学装置１は、素子基板２の厚さ方向に平行なｚ軸方向からの平面視で、四角形状をなすが、電気光学装置１の平面視形状は、これに限定されず、例えば、円形等であってもよい。また、以下では、素子基板２の厚さ方向に平行なｚ軸方向からの平面視を単に「平面視」と言う。
図１に示すように、素子基板２は、平面視で対向基板３を包含する大きさである。図２に示すように、素子基板２は、基材２１と、複数の画素電極２８と、配向膜２９とを有する。基材２１は、透光性および絶縁性を有する平板で構成される。画素電極２８は、例えばＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）等の透明導電材料で構成される。配向膜２９は、素子基板２において最も液晶層５側に位置しており、液晶層５の液晶分子を配向させる。配向膜２９の構成材料としては、例えばポリイミドおよび酸化ケイ素等が挙げられる。
また、図１および図２では図示しないが、基材２１と画素電極２８との間には、トランジスター２３および蓄積容量２０等が配置される。なお、トランジスター２３および蓄積容量２０等については、１−１ｃ．素子基板２の詳細な説明において後に詳述する。
図２に示すように、対向基板３は、基材３１と、絶縁層３２と、共通電極３３と、配向膜３４と、を有する。基材３１、絶縁層３２、共通電極３３および配向膜３４は、この順に並ぶ。配向膜３４が最も液晶層５側に位置する。
基材３１は、透光性および絶縁性を有する平板で構成される。基材３１は、例えば、ガラスまたは石英等で構成される。共通電極３３は、透光性の絶縁材料を用いて形成される絶縁層３２を介して基材３１に積層される。共通電極３３は、例えばＩＴＯまたはＩＺＯ等の透明導電材料で構成される。また、配向膜３４は、液晶層５の液晶分子を配向させる。配向膜３４の構成材料としては、例えばポリイミドおよび酸化ケイ素等が挙げられる。
シール部材４は、例えばエポキシ樹脂等の各種硬化性樹脂を含む接着剤等を用いて形成される。シール部材４は、素子基板２および対向基板３のそれぞれに対して固着される。シール部材４、素子基板２および対向基板３によって囲まれる領域内には、液晶層５が配置される。なお、シール部材４の一部には、液晶分子を含む液晶材を注入するための注入口４１が形成されており、注入口４１は各種樹脂材料を用いて形成される封止材４０により封止される。
液晶層５は、正または負の誘電異方性を有する液晶分子を含む。液晶層５は、液晶分子が配向膜２９および配向膜３４の双方に接するように素子基板２および対向基板３によって挟持される。液晶層５に印加される電圧に応じて液晶分子の配向が変化する。液晶層５は、印加される電圧に応じ光を変調することで階調表示を可能とする。
また、図１に示すように、素子基板２の対向基板３側の面には、２つの走査線駆動回路６１と１つの信号線駆動回路６２とが配置される。また、素子基板２の対向基板３側の面には、複数の外部端子６４が配置される。外部端子６４には、走査線駆動回路６１および信号線駆動回路６２のそれぞれから引き回される配線６５が接続される。
かかる電気光学装置１は、平面視で液晶層５と重なり、画像等を表示する表示領域Ａ１０と、表示領域Ａ１０を平面視で囲む周辺領域Ａ２０と有する。表示領域Ａ１０は、行列状に配列される複数の画素Ｐを含む。１つの画素Ｐに対して１つの画素電極２８が配置される。周辺領域Ａ２０には、前述の走査線駆動回路６１および信号線駆動回路６２等が配置される。
また、電気光学装置１の駆動方式としては、特に限定されないが、例えばＴＮ（Twisted Nematic）モードおよびＶＡ（Vertical Alignment）モード等が挙げられる。
１−１ｂ．電気的な構成
図３は、第１実施形態における素子基板２の電気的な構成を示す等価回路図である。図３に示すように、素子基板２には、ｎ本の走査線２４４とｍ本の信号線２４６とｎ本の容量線２４５とが形成される。ただし、ｎおよびｍは２以上の整数である。ｎ本の走査線２４４とｍ本の信号線２４６との各交差に対応してスイッチング素子であるトランジスター２３が配置される。
図３に示すｎ本の走査線２４４は、ｙ軸方向に等間隔で並び、ｘ軸方向に延在する。走査線２４４は、トランジスター２３に電気的に接続される。また、ｎ本の走査線２４４は、図１に示す走査線駆動回路６１に電気的に接続される。ｎ本の走査線２４４には、走査線駆動回路６１から走査信号Ｇ１、Ｇ２、…、およびＧｎが走査線２４４に線順次で供給される。
図３に示すｍ本の信号線２４６は、ｘ軸方向に等間隔で並び、ｙ軸方向に延在する。信号線２４６は、トランジスター２３に電気的に接続される。また、ｍ本の信号線２４６は、図１に示す信号線駆動回路６２に電気的に接続される。ｍ本の信号線２４６には、図１に示す信号線駆動回路６２から画像信号Ｓ１、Ｓ２、…、およびＳｍが信号線２４６に線順次で供給される。
ｎ本の走査線２４４とｍ本の信号線２４６とは、互いに絶縁され、平面視で格子状をなす。隣り合う２つの走査線２４４と隣り合う２つの信号線２４６とで囲まれる領域が画素Ｐに対応する。１つの画素Ｐには、１つの画素電極２８が形成される。なお、画素電極２８には、トランジスター２３が電気的に接続される。
ｎ本の容量線２４５は、ｙ軸方向に等間隔で並び、ｘ軸方向に延在する。また、ｎ本の容量線２４５は、複数の信号線２４６および複数の走査線２４４と絶縁され、これらに対して離間して形成される。容量線２４５には、例えばグランド電位等の固定電位が基準電位として印加される。また、容量線２４５と画素電極２８との間には、液晶容量に保持される電荷のリークを防止するために蓄積容量２０が液晶容量と並列に配置される。
走査信号Ｇ１、Ｇ２、…、およびＧｎが順次アクティブとなり、ｎ本の走査線２４４が順次選択されると、選択される走査線２４４に接続されるトランジスター２３がオン状態となる。すると、ｍ本の信号線２４６を介して表示すべき階調に応じた大きさの画像信号Ｓ１、Ｓ２、…、およびＳｍが、選択される走査線２４４に対応する画素Ｐに取り込まれ、画素電極２８に印加される。これにより、画素電極２８と図２に示す対向基板３が有する共通電極３３との間に形成される液晶容量に表示すべき階調に応じた電圧が印加され、印加される電圧に応じて液晶分子の配向が変化する。また、蓄積容量２０によって、印加される電圧が保持される。このような液晶分子の配向の変化によって光が変調され階調表示が可能となる。
１−１ｃ．素子基板の詳細な説明
図４は、第１実施形態における素子基板２の一部を示す平面図である。図４に示すように、素子基板２において、トランジスター２３は、平面視で信号線２４６と走査線２４４とが交差する交差部に重なって配置される。なお、図４では図示を省略するが、平面視で当該交差部には、蓄積容量２０も重なって配置される。
図５は、第１実施形態におけるトランジスター２３、走査線２４４および容量線２４５を示す平面図である。図６は、図５中のＣ−Ｃ線断面図である。図７は、図５中のＤ−Ｄ線断面図である。図８は、図５中のＥ−Ｅ線断面図である。これらの図に示す素子基板２は、基材２１、誘電体２２、複数のトランジスター２３、遮光体２４１、複数の走査線２４４、複数の容量線２４５、複数の信号線２４６、および複数の画素電極２８を備える。以下、素子基板２が有する各部を順次説明する。なお、素子基板２は、前述のように、複数の蓄積容量２０および配向膜２９も備えるが、図６〜図８では、これらの図示を省略する。また、図６〜図８では、容量線２４５よりも画素電極２８側の構成の図示を適宜省略し、信号線２４６および画素電極２８を簡易的に図示する。
図６〜図８に示す基材２１は、例えばガラスまたは石英を用いて構成される平板である。基材２１の画素電極２８側の面上には、複数の遮光体２４１が配置される。複数の遮光体２４１は、平面視でトランジスター２３に重なって行列状に配置される。本実施形態では、遮光体２４１は、遮光性だけでなく、導電性を有する。遮光体２４１は、後述するように走査線２４４に接続され、後述するトランジスター２３のゲート電極２３２と協働してゲート電極としても機能する。遮光体２４１の構成材料としては、それぞれ、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）およびアルミニウム（Ａｌ）等の金属、合金、ならびに金属シリサイド等が挙げられる。
なお、遮光体２４１がゲート電極として機能しなくてもよい。この場合、遮光体２４１は、絶縁性の材料で構成されてもよい。また、遮光体２４１は、基材２１に設けられる凹部内に配置してもよい。当該凹部は、例えばダマシン法により形成される。また、本明細書において、遮光性とは、可視光に対する遮光性を意味し、具体的には、可視光の透過率が１０％以下であること、好ましくは５％以下であることをいう。
また、基材２１の画素電極２８側の面上には、複数の遮光体２４１を覆って誘電体２２が配置される。ここで、誘電体２２は、基材２１と複数の画素電極２８との間に配置される。誘電体２２は、複数の絶縁層２２１、２２２、２２３および２２４を有し、これらの層がこの順で基材２１側から画素電極２８側に向けて並んで配置される。これらの層は、それぞれ、例えば、熱酸化またはＣＶＤ（chemical vapor deposition）法等で成膜される酸化ケイ素膜で構成される。ここで、絶縁層２２２は、画素電極２８と後述するトランジスター２３のゲート電極２３２との間に配置される絶縁性の第１層である。絶縁層２２３は、画素電極２８と絶縁層２２２との間に配置される絶縁性の第２層である。絶縁層２２４は、画素電極２８と絶縁層２２３との間に配置される絶縁性の第３層である。
絶縁層２２１と絶縁層２２２との間には、複数のトランジスター２３が配置される。絶縁層２２２と絶縁層２２３との間には、複数の走査線２４４が配置される。絶縁層２２３と絶縁層２２４との間には、複数の容量線２４５が配置される。図示しないが、誘電体２２は、絶縁層２２４よりも画素電極２８側にも複数の絶縁層が配置されており、これらの層間に前述の蓄積容量２０および信号線２４６が適宜配置される。
図６〜８に示すように、トランジスター２３は、半導体層２３１と、ゲート電極２３２と、ゲート絶縁膜２３３と、を有する。
半導体層２３１は、絶縁層２２１上に配置される。半導体層２３１は、ソース領域２３１ａ、ドレイン領域２３１ｂ、チャネル領域２３１ｃ、第１ＬＤＤ（Lightly Doped Drain）領域２３１ｄ、および第２ＬＤＤ領域２３１ｅを有する。ソース領域２３１ａは、ソース電極として機能する。ドレイン領域２３１ｂは、ドレイン電極として機能する。チャネル領域２３１ｃは、ソース領域２３１ａとドレイン領域２３１ｂとの間に位置する。第１ＬＤＤ領域２３１ｄは、チャネル領域２３１ｃとソース領域２３１ａとの間に位置する。第２ＬＤＤ領域２３１ｅは、チャネル領域２３１ｃとドレイン領域２３１ｂとの間に位置する。半導体層２３１は、例えば、ポリシリコンを成膜して形成され、チャネル領域２３１ｃを除く領域には、導電性を高める不純物がドープされる。ここで、第１ＬＤＤ領域２３１ｄおよび第２ＬＤＤ領域２３１ｅ中の不純物濃度は、ソース領域２３１ａおよびドレイン領域２３１ｂ中の不純物濃度よりも低い。なお、第１ＬＤＤ領域２３１ｄおよび第２ＬＤＤ領域２３１ｅのうちの少なくとも一方、特に、第１ＬＤＤ領域２３１ｄは、省略してもよい。また、後述するコンタクト部２７１を「ソース電極」、コンタクト部２７２を「ドレイン電極」と捉えてもよい。
ゲート電極２３２は、平面視で前述の半導体層２３１のチャネル領域２３１ｃに重なる。ゲート電極２３２は、例えば、ポリシリコンを成膜して形成され、導電性を高める不純物がドープされる。ゲート電極２３２とチャネル領域２３１ｃとの間には、ゲート絶縁膜２３３が介在する。ゲート絶縁膜２３３は、誘電体２２を構成する層と同様、例えば、熱酸化またはＣＶＤ法等で成膜される酸化ケイ素膜で構成される。なお、ゲート電極２３２の構成材料は、例えばアルミニウムまたはチタン等の金属材料でもよい。
以上のトランジスター２３のソース領域２３１ａは、信号線２４６に電気的に接続されるコンタクト部２７１に接続される。ドレイン領域２３１ｂは、蓄積容量２０および画素電極２８に電気的に接続されるコンタクト部２７２に接続される。ゲート電極２３２は、走査線２４４に接続される。
走査線２４４は、配線部２４４ａと、壁部２４４ｂと、を有する。配線部２４４ａは、絶縁層２２２と絶縁層２２３との間に配置され、前述のようにｘ軸方向に延びる。ここで、配線部２４４ａは、図５に示すように、平面視でゲート電極２３２に重なる。また、配線部２４４ａは、平面視で前述の第２ＬＤＤ領域２３１ｅに重ならない。このため、配線部２４４ａとトランジスター２３との間の距離を小さくしても、配線部２４４ａからの漏れ電界Ｅ１が第２ＬＤＤ領域２３１ｅに作用することを低減できる。なお、配線部２４４ａとトランジスター２３との間の距離を小さくすると、後述する走査線２４４の遮光機能を高めることができる。
図６および図７に示すように、壁部２４４ｂは、絶縁層２２２を貫通して配線部２４４ａとゲート電極２３２とを接続する。このため、壁部２４４ｂは、走査線２４４とゲート電極２３２とを電気的に接続するコンタクト部として機能する。また、壁部２４４ｂは、絶縁層２２１および２２２を貫通して配線部２４４ａと遮光体２４１とを接続する。このため、壁部２４４ｂは、走査線２４４と遮光体２４１とを電気的に接続するコンタクト部としても機能する。さらに、壁部２４４ｂは、図５に示すように、平面視でドレイン領域２３１ｂ側を向く一方向を除いて第２ＬＤＤ領域２３１ｅの周囲を囲む形状をなす。
ここで、走査線２４４は、遮光性を有する。このため、走査線２４４は、素子基板２の外部からトランジスター２３への光の入射を阻止する機能を有する。この機能を「走査線２４４の遮光機能」とも言う。本実施形態では、前述のように壁部２４４ｂが平面視で第２ＬＤＤ領域２３１ｅを囲む形状をなすことにより、壁部２４４ｂを有しない場合に比べて、第２ＬＤＤ領域２３１ｅへの光の入射を低減できる。
走査線２４４の構成材料としては、導電性および遮光性を有する材料であればよく、特に限定されないが、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）およびアルミニウム（Ａｌ）等の金属、合金、または金属シリサイド等が挙げられる。特に、走査線２４４は、金属で構成されることが好ましい。この場合、走査線２４４をポリシリコン等の非金属で構成する場合に比べて、走査線２４４の遮光性および導電性を高めることができる。
前述のように、走査線２４４の配線部２４４ａは、配線部２４４ａからの漏れ電界Ｅ１が第２ＬＤＤ領域２３１ｅに作用することを低減すべく、平面視で前述の第２ＬＤＤ領域２３１ｅに重ならない。このため、走査線２４４のみでは、素子基板２の画素電極２８側からトランジスター２３への光を十分に阻止することができないという第１の課題がある。また、前述の壁部２４４ｂとトランジスター２３との間の距離を小さくするほど、第２ＬＤＤ領域２３１ｅへの光の入射を低減する効果が高くなる。しかし、当該距離を単に小さくすると、壁部２４４ｂからの漏れ電界Ｅ１がトランジスター２３に作用しやすくなるという第２の課題がある。
そこで、配線の一例である容量線２４５は、これらの課題を解決すべく、以下に述べるような第１部分２４５ａおよび第２部分２４５ｂを有する。第１部分２４５ａは、絶縁層２２３と絶縁層２２４との間に配置され、前述のようにｘ軸方向に延びる。ここで、第１部分２４５ａは、平面視で前述のトランジスター２３のゲート電極２３２に重なる部分を有する。本実施形態では、第１部分２４５ａは、平面視で前述の走査線２４４と略同一形状をなし、走査線２４４と重なる。
図７および図８に示すように、第２部分２４５ｂは、第１部分２４５ａよりも絶縁層２２２の近くに配置される。より具体的には、第２部分２４５ｂは、絶縁層２２３を貫通しており、誘電体２２における絶縁層２２２上に配置されている。なお、絶縁層２２２に凹部を形成して、第２部分２４５ｂをより走査線２４４よりもトランジスター２３側の層間に配置してもよい。さらに、第２部分２４５は、絶縁層２２２に形成された凹部の底に配置してもよい。また、第２部分２４５ｂは、平面視でゲート電極２３２とドレイン領域２３１ｂとの間の領域に重なる部分を有する。より具体的には、第２部分２４５ｂは、平面視で第２ＬＤＤ２３１ｅに重なる。このように、第２部分２４５ｂとトランジスター２３との間の距離を小さくできる。
また、前述のように、誘電体２２における第２部分２４５ｂと同一の層間には、走査線２４４が配置される。すなわち、走査線２４４は、絶縁層２２２と絶縁層２２３との間に配置される。ここで、第２部分２４５ｂは、平面視で走査線２４４と離間する。このため、容量線２４５が走査線２４４と異なる電位の配線であっても、第２部分２４５ｂを走査線２４４と同一の層間に配置することができる。また、走査線２４４を誘電体２２における第２部分２４５ｂと同一層間に配置することにより、走査線２４４をゲート電極２３２に近づけることができる。このため、走査線２４４を用いてトランジスター２３を遮光する効果を高めることができる。
ここで、容量線２４５は、遮光性を有する。このため、容量線２４５は、素子基板２の外部からトランジスター２３への光の入射を阻止する機能を有する。この機能を「容量線２４５の遮光機能」とも言う。本実施形態では、容量線２４５の第２部分２４５ｂが走査線２４４と同一の層間に位置しているため、容量線２４５の遮光機能を高めることができる。また、第２部分２４５ｂが平面視で第２ＬＤＤ領域２３１ｅに重なるため、前述の第１の課題を解決できる。
また、容量線２４５は、前述のように、例えばグランド電位等の固定電位が基準電位として印加される。したがって、第２部分２４５ｂは、基準電位に接続される。このため、第２部分２４５ｂをトランジスター２３に近づけても、走査線２４４をトランジスター２３に近づける場合のような問題は生じない。また、第２部分２４５ｂは、前述の走査線２４４の壁部２４４ｂの間に入り込むように配置される。このため、第２部分２４５ｂが電磁シールドとして機能することにより、前述の第２の課題を解決できる。
容量線２４５の構成材料としては、前述の走査線２４４の構成材料と同様、導電性および遮光性を有する材料であればよく、特に限定されないが、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）およびアルミニウム（Ａｌ）等の金属、合金、または金属シリサイド等が挙げられる。特に、容量線２４５は、金属で構成されることが好ましい。この場合、容量線２４５をポリシリコン等の非金属で構成する場合に比べて、容量線２４５の遮光性および導電性を高めることができる。
以上の電気光学装置１は、前述のように、基材２１と、信号線２４６と、走査線２４４と、画素電極２８と、トランジスター２３と、絶縁性の第１層である絶縁層２２２と、絶縁性の第２層である絶縁層２２３と、絶縁性の第３層である絶縁層２２４と、第１部分２４５ａおよび第２部分２４５ｂを含む配線である容量線２４５と、を有する。
ここで、トランジスター２３は、走査線２４４に電気的に接続されるゲート電極２３２、信号線２４６に電気的に接続されるソース電極であるソース領域２３１ａ、および画素電極２８に電気的に接続されるドレイン電極であるドレイン領域２３１ｂを含む。絶縁層２２２は、画素電極２８とゲート電極２３２との間に配置される。絶縁層２２３は、画素電極２８と絶縁層２２２との間に配置される。絶縁層２２４は、画素電極２８と絶縁層２２３との間に配置される。
特に、容量線２４５の第１部分２４５ａは、絶縁層２２３と絶縁層２２４との間に配置され、基材２１の厚さ方向からの平面視でゲート電極２３２に重なる。このため、容量線２４５を走査線２４４とは異なる安定した電位とすることができる。一方、容量線２４５の第２部分２４５ｂは、第１部分２４５ａよりも絶縁層２２２の近くに配置され、平面視でゲート電極２３２とドレイン領域２３１ｂの間の領域に重なる。このため、第２部分２４５ｂを用いて、トランジスター２３へ光が入射することを低減することができる。また、第２部分２４５ｂの電位も第１部分２４５ａと同様に安定した電位となるため、第２部分２４５ｂをトランジスター２３に近づけても、第２部分２４５ｂからの電界Ｅ１がトランジスター２３の動作に影響を与えることもない。
本実施形態では、容量線２４５は、基準電位に接続される。このため、容量線２４５をトランジスター２３に対する電磁シールドとして用いることができる。
また、前述のように、トランジスター２３は、半導体を用いて構成される半導体層２３１を有する。半導体層２３１は、ソース電極を構成するソース領域２３１ａ、ドレイン電極を構成するドレイン領域２３１ｂ、ソース領域２３１ａとドレイン領域２３１ｂとの間に配置されるチャネル領域２３１ｃ、およびドレイン領域２３１ｂとチャネル領域２３１ｃとの間に配置されるＬＤＤ領域である第２ＬＤＤ領域２３１ｅを有する。第２部分２４５ｂは、平面視で第２ＬＤＤ領域２３１ｅに重なる。このように第２部分２４５ｂを配置することにより、第２ＬＤＤ領域２３１ｅを第２部分２４５ｂにより遮光することができる。このため、第２ＬＤＤ領域２３１ｅにおける光リークを低減することができる。
なお、第２部分２４５ｂは、平面視でゲート電極２３２とソース領域２３１ａとの間の領域に重なる部分を有してもよい。すなわち、本実施形態では、第２部分２４５ｂが平面視で第２ＬＤＤ２３１ｅに重なるが、第２部分２４５ｂが平面視で第１ＬＤＤ領域２３１ｄに重なっても、前述の効果が得られる。ただし、第２ＬＤＤ領域２３１ｅを遮光するほうが第１ＬＤＤ領域２３１ｄを遮光するよりも高い効果が得られやすい。
１−２．第２実施形態
次に、本発明の第２実施形態について説明する。本実施形態は、第１部分および第２部分を有する配線の電位が異なる以外は、第１実施形態と同様である。なお、以下の説明では、第２実施形態に関し、第１実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図９において、第１実施形態と同様の構成については、同一符号を付す。
図９は、第２実施形態におけるトランジスター、走査線および容量線を示す断面図である。図９に示す素子基板２Ａは、コンタクト部２７２を介してドレイン領域２３１ｂに電気的に接続される配線２４７を有する。なお、図９では図示を省略するが、素子基板２Ａは、配線２４７とは異なる層間に配置される容量線を有する。
配線２４７は、第１部分２４７ａおよび第２部分２４７ｂを有する。第１部分２４７ａは、前述の第１実施形態の第１部分２４５ａと同様、絶縁層２２３と絶縁層２２４との間に配置され、平面視で前述のトランジスター２３のゲート電極２３２に重なる部分を有する。第２部分２４７ｂは、前述の第１実施形態の第２部分２４５ｂと同様、絶縁層２２２と絶縁層２２３が配置される層との間に配置され、平面視でゲート電極２３２とドレイン領域２３１ｂとの間の領域に重なる部分を有する。なお、配線２４７は、コンタクト部２７２と同一層で形成してもよい。
以上の第２実施形態によっても、前述の第１実施形態と同様の効果を得ることができる。また、本実施形態では、配線２４７は、ドレイン領域２３１ｂと同電位である。このため、配線２４７を基準電位に接続する場合に比べて、当該配線の引き回し等の構成を簡単化することができる。
２．電子機器
電気光学装置１は、各種電子機器に用いることができる。
図１０は、電子機器の一例であるパーソナルコンピューターを示す斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを有する。
図１１は、電子機器の一例であるスマートフォンを示す斜視図である。スマートフォン３０００は、操作ボタン３００１と、各種の画像を表示する電気光学装置１とを有する。操作ボタン３００１の操作に応じて電気光学装置１に表示される画面内容が変更される。
図１２は、電子機器の一例であるプロジェクターを示す模式図である。投射型表示装置４０００は、例えば、３板式のプロジェクターである。電気光学装置１Ｒは、赤色の表示色に対応する電気光学装置１であり、電気光学装置１Ｇは、緑の表示色に対応する電気光学装置１であり、電気光学装置１Ｂは、青色の表示色に対応する電気光学装置１である。すなわち、投射型表示装置４０００は、赤、緑および青の表示色に各々対応する３個の電気光学装置１Ｒ、１Ｇ、１Ｂを有する。
照明光学系４００１は、光源である照明装置４００２からの出射光のうち赤色成分ｒを電気光学装置１Ｒに供給し、緑色成分ｇを電気光学装置１Ｇに供給し、青色成分ｂを電気光学装置１Ｂに供給する。各電気光学装置１Ｒ、１Ｇ、１Ｂは、照明光学系４００１から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系４００３は、各電気光学装置１Ｒ、１Ｇ、１Ｂからの出射光を合成して投射面４００４に投射する。
以上のパーソナルコンピューター２０００、スマートフォン３０００、および投射型表示装置４０００は、それぞれ、前述の電気光学装置１を備える。このため、パーソナルコンピューター２０００、スマートフォン３０００、および投射型表示装置４０００の表示品質を高めることができる。
なお、本発明が適用される電子機器としては、例示した機器に限定されず、例えば、ＰＤＡ（Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、車載用の表示器、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、およびＰＯＳ（Point of sale）端末等が挙げられる。さらに、本発明が適用される電子機器としては、プリンター、スキャナー、複写機、ビデオプレーヤー、またはタッチパネルを備えた機器等が挙げられる。
以上、本発明の電気光学装置および電子機器は、好適な実施形態に基づいて説明したが、本発明は前述の各実施形態に限定されない。また、本発明の各部の構成は、前述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。
また、前述した説明では、本発明の電気光学装置の一例として液晶装置について説明したが、本発明の電気光学装置はこれに限定されない。すなわち、電気エネルギーによって光学特性が変化する電気光学装置であればよい。例えば、有機ＥＬ（electro luminescence）、無機ＥＬまたは発光ポリマー等の発光素子を用いた表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。
また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを用いた電気泳動表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。
また、前述の説明では、トランジスターの一例はＴＦＴであるが、トランジスターは、これに限定されず、例えば、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等であってもよい。
また、本発明の電気光学装置は、透過型に限定されず、反射型であってもよい。
１…電気光学装置、１Ｂ…電気光学装置、１Ｇ…電気光学装置、１Ｒ…電気光学装置、２１…基材、２３…トランジスター、２８…画素電極、１４４…走査線、２２２…絶縁層、２２３…絶縁層、２２４…絶縁層、２２５…絶縁層、２３１ａ…ソース領域、２３１ｂ…ドレイン領域、２３１ｃ…チャネル領域、２３１ｄ…第１ＬＤＤ領域、２３１ｅ…第２ＬＤＤ領域、２３２…ゲート電極、２４４…走査線、２４５…容量線、２４５ａ…第１部分、２４５ｂ…第２部分、２４６…信号線、２４７…配線、２４７ａ…第１部分、２４７ｂ…第２部分、２０００…パーソナルコンピューター、３０００…スマートフォン、４０００…投射型表示装置。

Claims (8)

  1. 基材と、
    画素電極と、
    ゲート電極と半導体層とを含むトランジスターと、
    前記画素電極と前記トランジスターとの間に配置される絶縁性の第１層と、
    前記画素電極と前記第１層との間に配置される配線部と、前記第１層を貫通して前記ゲート電極と電気的に接続されるとともに、平面視で前記半導体層の両側にそれぞれ配置される壁部と、を含む走査線と、
    前記画素電極と前記走査線との間に配置される絶縁性の第２層と、
    前記画素電極と前記第２層との間に配置される絶縁性の第３層と、
    前記第２層と前記第３層との間に配置され、平面視で前記ゲート電極に重なる第１部分と、平面視で前記半導体層の両側にそれぞれ配置された前記壁部の間において、前記第２層を貫通して設けられた開口内に配置される第２部分と、を含み、遮光性を有するとともに固定電位が印加される配線と、を有する、電気光学装置。
  2. 基材と、
    画素電極と、
    ゲート電極と半導体層とを含むトランジスターと、
    前記画素電極と前記トランジスターとの間に配置される絶縁性の第１層と、
    前記画素電極と前記第１層との間に配置される配線部と、前記第１層を貫通して前記ゲート電極と電気的に接続されるとともに、平面視で前記半導体層の両側にそれぞれ配置される壁部と、を含む走査線と、
    前記画素電極と前記走査線との間に配置される絶縁性の第２層と、
    前記画素電極と前記第２層との間に配置される絶縁性の第３層と、
    前記第２層と前記第３層との間に配置され、平面視で前記ゲート電極に重なる第１部分と、平面視で前記半導体層の両側にそれぞれ配置された前記壁部の間において、前記第２層を貫通して設けられた開口内に配置される第２部分と、を含み、遮光性を有するとともに前記トランジスターのドレイン領域に電気的に接続される配線と、を有する、電気光学装置。
  3. 前記基材と前記トランジスターとの間に、前記走査線の壁部と電気的に接続される遮光体を備える、請求項１または２に記載の電気光学装置。
  4. 前記第２部分は、平面視で前記走査線と離間して配置される、請求項１ないし３のいずれか１項に記載の電気光学装置。
  5. 前記半導体層は、ソース領域、ドレイン領域、前記ソース領域と前記ドレイン領域との間に配置されるチャネル領域、および前記ドレイン領域と前記チャネル領域との間に配置されるＬＤＤ領域を有し、
    前記第２部分は、平面視で前記ＬＤＤ領域に重なる、請求項１に記載の電気光学装置。
  6. 前記配線は、金属で構成される、請求項１ないし５のいずれか１項に記載の電気光学装置。
  7. 前記走査線は、金属で構成される、請求項１ないし６のいずれか１項に記載の電気光学装置。
  8. 請求項１ないし７のいずれか１項に電気光学装置を有する、電子機器。
JP2018118762A 2018-06-22 2018-06-22 電気光学装置および電子機器 Active JP6665889B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018118762A JP6665889B2 (ja) 2018-06-22 2018-06-22 電気光学装置および電子機器
US16/448,407 US10754215B2 (en) 2018-06-22 2019-06-21 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018118762A JP6665889B2 (ja) 2018-06-22 2018-06-22 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2019219608A JP2019219608A (ja) 2019-12-26
JP6665889B2 true JP6665889B2 (ja) 2020-03-13

Family

ID=68980642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018118762A Active JP6665889B2 (ja) 2018-06-22 2018-06-22 電気光学装置および電子機器

Country Status (2)

Country Link
US (1) US10754215B2 (ja)
JP (1) JP6665889B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7435087B2 (ja) * 2020-03-17 2024-02-21 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP7028281B2 (ja) 2020-06-16 2022-03-02 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP7484632B2 (ja) * 2020-09-30 2024-05-16 セイコーエプソン株式会社 電気光学装置、および電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004170656A (ja) 2002-11-20 2004-06-17 Sharp Corp 液晶表示装置及びその製造方法
JP5360673B2 (ja) * 2007-08-09 2013-12-04 セイコーエプソン株式会社 電気光学装置及び電子機器
US8144281B2 (en) 2007-08-09 2012-03-27 Seiko Epson Corporation Electro-optical device having a light shielding film with first, second, and third portions
JP2010008635A (ja) * 2008-06-26 2010-01-14 Seiko Epson Corp 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP5217752B2 (ja) 2008-08-05 2013-06-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2010039209A (ja) 2008-08-05 2010-02-18 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP5381031B2 (ja) 2008-11-11 2014-01-08 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2011146620A (ja) 2010-01-18 2011-07-28 Seiko Epson Corp 表示装置及び電子機器
CN103779360B (zh) * 2014-02-12 2017-02-15 鄂尔多斯市源盛光电有限责任公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
JP2019219608A (ja) 2019-12-26
US20190391455A1 (en) 2019-12-26
US10754215B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
US11126039B2 (en) Electro-optical device and electronic apparatus
JP6665889B2 (ja) 電気光学装置および電子機器
US20240361651A1 (en) Electro-optical device and electronic apparatus
JP6662414B2 (ja) 電気光学装置および電子機器
US11092862B2 (en) Electro-optical device and electronic apparatus
JP7052844B2 (ja) 電気光学装置および電子機器
JP2021033073A (ja) 電気光学装置、および電子機器
JP7140296B2 (ja) 電気光学装置および電子機器
JP2021092680A (ja) 電気光学装置および電子機器
US20250068018A1 (en) Electro-optical device and electronic device
JP7367414B2 (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP7124837B2 (ja) 電気光学装置および電子機器
US20230319242A1 (en) Electro-optical device and electronic apparatus
JP7207387B2 (ja) 電気光学装置および電子機器
US20240142834A1 (en) Electro-optical device and electronic apparatus
US11221528B2 (en) Electro-optical device and electronic apparatus
JP2020126250A (ja) 電気光学装置および電子機器
JP2023147679A (ja) 電気光学装置および電子機器
JP2023147678A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190807

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190807

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R150 Certificate of patent or registration of utility model

Ref document number: 6665889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150