[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6659283B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6659283B2
JP6659283B2 JP2015181270A JP2015181270A JP6659283B2 JP 6659283 B2 JP6659283 B2 JP 6659283B2 JP 2015181270 A JP2015181270 A JP 2015181270A JP 2015181270 A JP2015181270 A JP 2015181270A JP 6659283 B2 JP6659283 B2 JP 6659283B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
semiconductor layer
nitride
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015181270A
Other languages
English (en)
Other versions
JP2017059599A (ja
Inventor
尚史 齋藤
尚史 齋藤
雅彦 蔵口
雅彦 蔵口
清水　達雄
達雄 清水
慎太郎 中野
慎太郎 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015181270A priority Critical patent/JP6659283B2/ja
Priority to US15/235,391 priority patent/US9818855B2/en
Priority to CN201610772518.6A priority patent/CN106531807B/zh
Publication of JP2017059599A publication Critical patent/JP2017059599A/ja
Application granted granted Critical
Publication of JP6659283B2 publication Critical patent/JP6659283B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明の実施形態は、半導体装置に関する。
例えば、スイッチング電源やインバータなどの回路には、スイッチング素子やダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧及び低オン抵抗が求められる。そして、耐圧とオン抵抗の関係は、半導体材料で決まるトレードオフの関係がある。
技術開発の進歩により、半導体素子は、主な半導体材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、半導体材料の変更が必要である。ＧａＮやＡｌＧａＮなどのＧａＮ系半導体や炭化珪素（ＳｉＣ）などのワイドバンドギャップ半導体をスイッチング素子の半導体材料として用いることで、半導体材料で決まるトレードオフの関係を改善でき、高耐圧や低オン抵抗の実現が可能である。
特開２０１２−１７５０１８号公報
本発明が解決しようとする課題は、閾値変動が抑制された半導体装置を提供することにある。
実施形態の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層上に設けられたソース電極と、第１の窒化物半導体層上に設けられたドレイン電極と、ソース電極とドレイン電極の間に設けられたゲート電極と、第１の窒化物半導体層上の、ソース電極とゲート電極の間及びゲート電極とドレイン電極の間に設けられ、水素拡散係数がシリコン酸化膜の水素拡散係数より低く、シリコンとアルミニウムと酸素と窒素の混ざった単一の層である第１の膜と、第１の膜上に設けられた第２の膜と、を備える。
第１の実施形態の半導体装置の模式断面図である。 第１の実施形態の半導体装置の作用効果を説明する図である。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。 第２の実施形態の半導体装置の模式断面図である。 第３の実施形態の半導体装置の模式断面図である。 第４の実施形態の半導体装置の模式断面図である。 第５の実施形態の半導体装置の模式断面図である。 第６の実施形態の半導体装置の模式断面図である。 第７の実施形態の半導体装置の模式断面図である。 第８の実施形態の半導体装置の模式断面図である。 第９の実施形態の半導体装置の模式断面図である。 第１０の実施形態の半導体装置の模式断面図である。 第１１の実施形態の半導体装置の模式断面図である。 第１１の実施形態の第１の変形例の半導体装置の模式断面図である。 第１１の実施形態の第２の変形例の半導体装置の模式断面図である。 第１２の実施形態の半導体装置の模式断面図である。 第１３の実施形態の半導体装置の模式断面図である。 第１４の実施形態の半導体装置の模式断面図である。 第１５の実施形態の半導体装置の模式断面図である。 第１６の実施形態の半導体装置の模式断面図である。
以下、図面を用いて本発明の実施形態を説明する。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１７ｃｍ−３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層上に設けられたソース電極と、第１の窒化物半導体層上に設けられたドレイン電極と、ソース電極とドレイン電極の間に設けられたゲート電極と、第１の窒化物半導体層上の、ソース電極とゲート電極の間及びゲート電極とドレイン電極の間に設けられ、水素拡散係数はシリコン酸化膜より低い第１の膜と、第１の膜上に設けられた第２の膜と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。
半導体装置１００は、基板１０と、第３の半導体層１２と、第１の窒化物半導体層１４と、第１の膜２０と、第２の膜２２と、第１の窒化膜２４と、第１の酸化膜３０と、ソース電極４０と、ゲート電極５０と、ドレイン電極６０と、を備える。
基板１０は、例えばシリコン（Ｓｉ）基板、炭化珪素（ＳｉＣ）基板又はサファイヤ（Ａｌ２Ｏ３）基板が好ましく用いられる。
第１の窒化物半導体層１４は、基板１０上に設けられている。第１の窒化物半導体層１４は、第１の半導体層１４ａと、第１の半導体層１４ａ上に設けられ第１の半導体層１４ａよりバンドギャップの大きい第２の半導体層１４ｂと、を有することが、移動度の高いＨＥＭＴ構造のトランジスタとなるため好ましい。第１の半導体層１４ａは、たとえば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープのＧａＮである。第１の半導体層１４ａの膜厚は、例えば、０．５μｍ以上３μｍ以下である。第２の半導体層１４ｂは、たとえば、アンドープのＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。より具体的には、たとえば、アンドープのＡｌ０．２Ｇａ０．８Ｎである。第２の半導体層１４ｂの膜厚は、例えば、１５ｎｍ以上５０ｎｍ以下である。
第１の半導体層１４ａと第２の半導体層１４ｂの間にはヘテロ接合界面が形成される。半導体装置１００のオン動作時は、ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されキャリアとなる。
第３の半導体層１２は、基板１０と第１の窒化物半導体層１４の間に設けられていることが好ましい。第３の半導体層１２はバッファ層であり、基板１０と第１の窒化物半導体層１４の間の格子不整合を緩和する機能を備える。第３の半導体層１２は、例えば窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造を有する。
ソース電極４０とドレイン電極６０は、第１の窒化物半導体層１４上に設けられている。ゲート電極５０は、第１の窒化物半導体層１４上の、ソース電極４０とドレイン電極６０の間に設けられている。ソース電極４０とゲート電極５０とドレイン電極６０は、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造またはニッケル（Ｎｉ）と金（Ａｕ）の積層構造を有する金属電極である。ソース電極４０及びドレイン電極６０と、第１の窒化物半導体層１４又は第２の半導体層１４ｂは、オーミック接合されていることが好ましい。ソース電極４０とドレイン電極６０の距離は、例えば５μｍ以上３０μｍ以下である。
第１の窒化物半導体層１４は、例えば、第１の半導体層１４ａ上及び第２の半導体層１４ｂ上に設けられ、第１の半導体層１４ａ内に設けられた底部１６ａと側面１６ｂを有する溝１６を有する。ゲート電極５０は、例えば溝１６内に設けられた第１の電極部５１ａと、第２の半導体層１４ｂ上に設けられ第１の電極部と電気的に接続された第２の電極部５１ｂを有する。これにより、半導体装置１００はノーマリーオフのＨＥＭＴとなる。
第１の膜２０は、第１の窒化物半導体層上の、ソース電極４０とゲート電極５０の間及びゲート電極５０とドレイン電極６０の間に設けられている。第１の膜の水素拡散係数は、シリコン酸化膜の水素拡散係数より低い。シリコン酸化膜は、例えばＳｉＯ２である。
第１の膜２０は、例えばシリコン（Ｓｉ）とアルミニウム（Ａｌ）と酸素（Ｏ）と窒素（Ｎ）を含むＳｉＡｌＯＮである。これにより、シリコン酸化膜より低い水素拡散係数を有する膜を実現することができる。
また、第１の膜２０は、例えば水素吸蔵合金を含む。これにより、シリコン酸化膜より低い水素拡散係数を有する膜を実現することができる。
第１の膜２０の水素拡散係数とシリコン酸化膜の水素拡散係数の測定は、例えば電気化学的に水素を放出させて、水素の放出速度に対応する電流の時間積分を行う等、公知の方法により測定することができる。
水素吸蔵合金の第１の例として、化学式ＡＢ２で表される水素吸蔵合金が挙げられる。ここで、サイトＡはチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）より選択される１つの元素を表し、サイトＢはマンガン（Ｍｎ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、バナジウム（Ｖ）、鉄（Ｆｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）から選択される少なくとも１つの元素を表す。
水素吸蔵合金の第２の例として、化学式ＡＢ５で表される水素吸蔵合金が挙げられる。この水素吸蔵合金は、水素化物を作るＡと水素化物を作らない金属元素Ｂを組み合わせたものであって、サイトＡはイットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）の群から選択される少なくとも１つの元素を表し、サイトＢはニッケル（Ｎｉ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）の元素を表す。水素吸蔵合金の第２の例は、例えばＬａＮｉ５又はＲｅＮｉ５である。
水素吸蔵合金の第３の例として、バナジウム（Ｖ）をベースとした体心立方晶の水素吸蔵合金が挙げられる。
水素吸蔵合金の第４の例として、ＭｇＮｉ２等のマグネシウム（Ｍｇ）を含む水素吸蔵合金が挙げられる。
水素吸蔵合金の第５の例として、カルシウム（Ｃａ）と、ニッケル（Ｎｉ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、ジルコニウム（Ｚｒ）、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）から選択される少なくとも１つの元素を含む水素吸蔵合金が挙げられる。
水素吸蔵合金の第６の例として、パラジウム（Ｐｄ）、白金（Ｐｔ）から選択される少なくとも１つの元素を含む水素吸蔵合金が挙げられる。
第２の膜２２は、第１の膜２０上に設けられている。第２の膜２２は層間絶縁膜であり、例えばＳｉＯ２等のシリコン酸化物又はＳｉＮ等のシリコン窒化物を含む。
第１の酸化膜３０は、第１の膜２０と第２の膜２２の間及び溝１６内の第２の半導体層１４ｂと第１の電極部５１ａの間及び溝１６内の第１の半導体層１４ａと第１の電極部５１ａの間に設けられている。第１の酸化膜３０はゲート絶縁膜である。第１の酸化膜３０の膜厚は、例えば１０ｎｍ以上１００ｎｍ以下である。第１の酸化膜３０は、例えばＳｉＯ２等のシリコン酸化物又はＡｌ２Ｏ３等のアルミニウム酸化物を含む。
第１の窒化膜２４は、第１の膜２０と第１の酸化膜３０の間及び溝１６内の第２の半導体層１４ｂと第１の酸化膜３０の間及び溝１６内の第１の半導体層１４ａと第１の酸化膜３０の間に設けられていることが好ましい。第１の窒化膜２４は、第１の窒化物半導体層１４の表面にガリウム酸化物（ＧａＯｘ）が形成され界面準位密度が増加することにより、電流コラプス等のため半導体装置１００の信頼性が低下することを抑制する。第１の窒化膜２４は、例えばＳｉＮ等のシリコン窒化物やＡｌＮ等のアルミニウム窒化物を含む。
第１の窒化膜２４の膜厚は、バルクとしての性質を有しないようにするため、第１の酸化膜３０の膜厚より小さく、０．２ｎｍ以上２ｎｍ未満であることが好ましい。
第１の窒化膜２４の等価酸化膜厚と第１の酸化膜３０の等価酸化膜厚の和は、半導体装置１００を電圧１０Ｖで駆動する場合に好ましい２０ｎｍ以上であり、かつ半導体装置１００を電圧２０Ｖで駆動する場合に好ましい１００ｎｍ以下であることが好ましい。
第１の窒化膜２４は単結晶の窒化アルミニウムＡｌＮを含むことが、第１の窒化物半導体層１４と第１の窒化膜２４の界面に電子のトラップが形成されにくくなることにより、良好な特性の半導体装置１００を得ることができるため、好ましい。単結晶のＡｌＮは、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：有機金属気相成長法）により好ましく形成することが可能である。また、形成されたＡｌＮが単結晶であるか否かは、分光エリプソメトリや、ＸＲＤ（Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ：Ｘ線回折）や、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｏｐｅ：透過型電子顕微鏡）により半導体装置１００の断面写真を用いてＡｌＮの格子像を観察すること等により評価することが出来る。
次に本実施形態の半導体装置１００の作用効果を説明する。図２は、本実施形態の半導体装置１００の作用効果を説明する図である。
図２（ａ）は、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により第２の膜２２であるＳｉＮを形成した半導体装置と、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ：電子サイクロトロン共鳴）プラズマを用いたスパッタ法により第２の膜２２であるＳｉＮを形成した半導体装置で、第２の膜２２中の水素濃度と閾値電圧の関係を示した図である。なお、いずれの半導体装置においても、第１の膜２０は設けられていない。
ＰＥＣＶＤ法により形成されたＳｉＮ中の水素濃度は１×１０２２ｃｍ−３より大きい。ＰＥＣＶＤ法により形成されたＳｉＮを用いた半導体装置１００における閾値電圧の平均は、０．５Ｖ程度である。これに対して、ＥＣＲプラズマを用いたスパッタ法により形成されたＳｉＮ中の水素濃度は１×１０２１ｃｍ−３より小さい。ＰＥＣＶＤ法により形成されたＳｉＮを用いた半導体装置１００における閾値電圧の平均は０．８Ｖ程度で、ＰＥＣＶＤ法により形成されたＳｉＮを用いた半導体装置１００の閾値より大きい。
図２（ｂ）は、第２の膜２２中における水素濃度と閾値電圧の関係を示したグラフである。なおここでの第２の膜２２は、シリコン酸化膜又は窒化シリコン膜である。いずれのゲート長を有する半導体装置においても、閾値電圧は水素濃度増加と共に低下する。特に水素濃度が１０２２ｃｍ−３以上の第２の膜２２を用いた半導体装置における閾値電圧の低下は大きい。
図２（ｃ）は、モデル膜の表面に何も膜を成膜しなかった膜（なし）、ＳｉＯを成膜した膜（ＳｉＯ）、ＡｌＯを成膜した膜（ＡｌＯ）、ＳｉＮを成膜した膜（ＳｉＮ）及びＳｉＮとＡｌＯとＳｉＯを成膜した膜（ＳｉＮ／ＡｌＯ／ＳｉＯ）の、窒化物半導体層が有する単位面積あたりの重水素量を示したものである。ＳｉＮとＡｌＯとＳｉＯを成膜した膜における重水素量は、他の膜より大幅に小さくなっている。ＳｉＮとＡｌＯとＳｉＯを成膜することにより、水素拡散係数が小さいＳｉＡｌＯＮが形成されているものである。なお、図２（ｃ）は重水素を用いて得られた結果であるが、水素についても同様の結果が得られると考えられる。
図２（ｄ）は、Ｓｉ基板上にＳｉＯ、ＩｎＧａＺｎＯ、ＳｉＯ、ＡｌＯ及びＳｉＮを順に成膜した膜について、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｏｒｙ：２次イオン質量分析法）により膜の深さ方向における重水素濃度を測定した結果である。ＳｉＮとＡｌＯが成膜された部分では重水素濃度が高いが、ＡｌＯとＩｎＧａＺｎＯの間に設けられたＳｉＯの部分においては重水素濃度が低い。この結果は、ＳｉＮとＡｌＯが成膜された部分でＳｉＡｌＯＮが形成されて重水素のＳｉ基板への拡散を抑制していることを示している。なお、図２（ｄ）は重水素を用いて得られた結果であるが、水素についても同様の結果が得られると考えられる。
上述のとおり、水素濃度が１０２２ｃｍ−３以上の第２の膜２２を用いた半導体装置に対して、ＳｉとＡｌとＯとＮを含む膜等の水素拡散係数が小さい膜を第１の膜２０として用いることにより、閾値変動を抑制することが可能になる。層間絶縁膜として一般的に用いられるシリコン酸化膜より水素拡散係数が小さい膜であれば、第１の膜２０として好ましく用いることができる。
水素吸蔵合金は水素を合金内に吸蔵することができるため水素拡散係数が低い。よって水素吸蔵合金は第１の膜２０として好ましく用いることができる。
次に、本実施形態の半導体装置１００の製造方法を説明する。図３ないし図７は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
本実施形態の半導体装置１００の製造方法は、基板１０上にエピタキシャル成長法により第３の半導体層１２を形成し、第３の半導体層１２上にエピタキシャル成長法により第１の半導体層１４ａを形成し、第１の半導体層１４ａ上にエピタキシャル成長法により第２の半導体層１４ｂを形成し、第２の半導体層１４ｂ上に水素拡散係数はシリコン酸化膜より低い第１の膜２０を形成し、第１の膜２０上（第１の半導体層１４ａ上及び第２の半導体層１４ｂ上）に、底部を第１の半導体層内に有する溝１６を形成し、第１の膜２０上及び溝の底部１６ａ上及び溝の側面１６ｂに接して第１の窒化膜２４を形成し、第１の窒化膜２４上に第１の酸化膜３０を形成し、第２の半導体層１４ｂ上にソース電極４０を形成し、第２の半導体層１４ｂ上にドレイン電極６０を形成し、第１の半導体層１４ａ上及び第２の半導体層１４ｂ上に設けられた溝上及び第２の半導体層１４ｂ上にゲート電極５０を形成し、ソース電極４０上及び第１の酸化膜３０上及びゲート電極５０上及びドレイン電極６０上に水素濃度は１０２２ｃｍ−３以上である第２の膜２２を形成する。
まず、図３に示すように、基板１０上にエピタキシャル成長法により第３の半導体層１２を形成する。
次に、図４に示すように、第３の半導体層１２上にエピタキシャル成長法により第１の半導体層１４ａを形成し、第１の半導体層１４ａ上にエピタキシャル成長法により第２の半導体層１４ｂを形成する。
次に、図５に示すように、第２の半導体層１４ｂ上に、第１の膜２０を形成する。ここで第１の膜２０がＳｉとＡｌとＯとＮを含む膜である場合は、Ｏ２ガス及びＮ２ガス雰囲気中でＳｉとＡｌを例えばスパッタリングして第２の半導体層１４ｂ上に第１の膜２０を形成することが出来る。また、第１の膜２０が水素吸蔵合金である場合は、例えば形成の対象である水素吸蔵合金の元素比を有する合金ターゲットを用いたスパッタリング法により第１の膜２０を形成することが出来る。
次に、図６に示すように、第１の膜２０上（第１の半導体層１４ａ上及び第２の半導体層１４ｂ上）に、底部を第１の半導体層内に有する溝１６を形成する。
次に、図７に示すように、第１の膜２０上及び溝の底部１６ａ上及び溝の側面１６ｂに接して第１の窒化膜２４を形成し、第１の窒化膜２４上に第１の酸化膜３０を形成する。
次に、第２の半導体層１４ｂ上にソース電極４０を形成し、第２の半導体層１４ｂ上にドレイン電極６０を形成し、第１の半導体層１４ａ上及び第２の半導体層１４ｂ上に設けられた溝上及び第２の半導体層１４ｂ上にゲート電極５０を形成し、ソース電極４０上及び第１の酸化膜３０上及びゲート電極５０上及びドレイン電極６０上に水素濃度は１０２２ｃｍ−３以上である第２の膜２２を例えばスパッタ法により形成することにより、半導体装置１００を得る。
以上のように、本実施形態の半導体装置１００によれば、閾値変動が抑制された半導体装置の提供が可能になる。
（第２の実施形態）
本実施形態の半導体装置２００は、第２の半導体層１４ｂと第１の膜２０の間に第２の窒化膜２６が設けられており、また、第１の膜２０と第１の窒化膜２４の間に第２の酸化膜３２が設けられている点で、第１の実施形態の半導体装置１００と異なっている。ここで、第１の実施形態と重複する内容については、記載を省略する。
図８は、本実施形態の半導体装置２００の模式断面図である。
図８に示した半導体装置２００においては、第２の半導体層１４ｂ上に第２の窒化膜２６を形成し、第２の窒化膜２６上に第２の酸化膜３２を形成し、熱処理により第２の窒化膜２６と第２の酸化膜３２を反応させて、第２の窒化膜２６と第２の酸化膜３２の間にシリコンとアルミニウムと酸素と窒素を含むＳｉＡｌＯＮ等の第１の膜２０を形成する。第２の窒化膜２６がＳｉＮ等を含む窒化シリコン膜である場合には、第２の酸化膜３２はＡｌ２Ｏ３等を含むアルミニウム酸化膜であることが好ましい。また、第２の窒化膜２６がＡｌＮ等を含む窒化アルミニウム膜である場合には、第２の酸化膜３２はＳｉＯ２等を含むシリコン酸化膜であることが好ましい。なお、熱処理の反応の仕方によっては、第２の窒化膜２６と第２の酸化膜３２のいずれか一方又は両方が消失している場合がある。
本実施形態の半導体装置２００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第３の実施形態）
本実施形態の半導体装置３００は、第１の膜２０は第１の酸化膜３０上に設けられている点で、第１の実施形態及び第２の実施形態の半導体装置と異なっている。ここで、第１の実施形態及び第２の実施形態と重複する内容については、記載を省略する。
図９は、本実施形態の半導体装置３００の模式断面図である。本実施形態の半導体装置３００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第４の実施形態）
本実施形態の半導体装置４００は、第２の窒化膜２６が第１の膜上２０上に設けられている点で、第３の実施形態の半導体装置３００と異なっている。ここで、第１乃至第３の実施形態の半導体装置と重複する内容については、記載を省略する。
図１０は、本実施形態の半導体装置４００の模式断面図である。
図１０に示した半導体装置４００においては、第１の酸化膜３０と第２の窒化膜２６を
熱処理により反応させ、第１の酸化膜３０と第２の窒化膜２６の間にシリコンとアルミニウムと酸素と窒素を含むＳｉＡｌＯＮ等の第１の膜２０を形成する。第２の窒化膜２６がＳｉＮ等を含む窒化シリコン膜である場合には、第１の酸化膜３０はＡｌ２Ｏ３等を含むアルミニウム酸化膜であることが好ましい。また、第２の窒化膜２６がＡｌＮ等を含む窒化アルミニウム膜である場合には、第１の酸化膜３０はＳｉＯ２等を含むシリコン酸化膜であることが好ましい。なお、熱処理の反応の仕方によっては、第２の窒化膜２６が消失している場合がある。
本実施形態の半導体装置４００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第５の実施形態）
本実施形態の半導体装置５００は、第１の膜２０が第２の半導体層１４ｂ上及び溝１６内の第２の半導体層１４ｂと第１の電極部５１ａの間及び溝１６内の第１の半導体層１４ａと第１の電極部５１ａの間に設けられており、第１の窒化膜２４が第２の半導体層１４ｂと第１の膜２０の間及び溝１６内の第２の半導体層１４ｂと第１の膜の間及び溝１６内の第１の半導体層１４ａと第１の膜２０の間に設けられている点で、第１乃至第４の実施形態の半導体装置と異なっている。ここで第１乃至第４の実施形態と重複する内容については、記載を省略する。
図１１は、本実施形態の半導体装置５００の模式断面図である。本実施形態の半導体装置５００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第６の実施形態）
本実施形態の半導体装置６００は、第１の窒化膜２４と第１の膜２０の間に第２の窒化膜２６が設けられている点で、第５の実施形態の半導体装置５００と異なっている。ここで、第１乃至第５の実施形態の半導体装置と重複する内容については、記載を省略する。
図１２は、本実施形態の半導体装置６００の模式断面図である。
本実施形態の半導体装置６００においては、第１の酸化膜３０と第２の窒化膜２６を熱処理により反応させ、第１の酸化膜３０と第２の窒化膜２６の間にシリコンとアルミニウムと酸素と窒素を含むＳｉＡｌＯＮ等の第１の膜２０を形成する。なお、熱処理の反応の仕方によっては、第２の窒化膜２６が消失している場合がある。
本実施形態の半導体装置６００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第７の実施形態）
本実施形態の半導体装置７００は、第１の膜２０と第１の酸化膜３０の間に第２の酸化膜３２がさらに設けられている点で、第５の実施形態の半導体装置５００と異なっている。ここで、第１乃至第６の実施形態の半導体装置と重複する内容については、記載を省略する。
図１３は、本実施形態の半導体装置７００の模式断面図である。
本実施形態の半導体装置７００においては、熱処理により第１の窒化膜２４と第２の酸化膜３２を反応させて、第１の窒化膜２４と第２の酸化膜３２の間にシリコンとアルミニウムと酸素と窒素を含むＳｉＡｌＯＮ等の第１の膜２０を形成する。第１の窒化膜２４はＳｉＮ等を含む窒化シリコン膜であること、及び第２の酸化膜３２はＡｌ２Ｏ３等を含むアルミニウム酸化膜であることが好ましい。なお、熱処理の反応の仕方によっては、第２の酸化膜３２は消失している場合がある。
本実施形態の半導体装置７００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第８の実施形態）
本実施形態の半導体装置８００は、第１の窒化膜２４と第１の膜２０の間に設けられた第２の酸化膜３２と、第１の膜２０と第１の酸化膜３０の間に設けられた第２の窒化膜２６と、をさらに備える点で、第５の実施形態の半導体装置５００と異なっている。ここで、第１乃至第７の実施形態と重複する内容については、記載を省略する。
図１４は、本実施形態の半導体装置８００の模式断面図である。
本実施形態の半導体装置８００においては、熱処理により第２の酸化膜３２と第２の窒化膜２６が反応し、第２の酸化膜３２と第２の窒化膜２６の間に第１の膜２０が形成される。第２の酸化膜３２はＡｌ２Ｏ３等を含むアルミニウム酸化膜、第２の窒化膜２６はＳｉＮ等を含む窒化シリコン膜であることが好ましい。なお、熱処理の程度によっては、第２の酸化膜３２及び第２の窒化膜２６は消失している可能性がある。
本実施形態の半導体装置８００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第９の実施形態）
本実施形態の半導体装置９００は、第１の窒化膜２４と第１の膜２０の間に設けられた第２の窒化膜２６と、第１の酸化膜３０と第１の膜２０の間に設けられた第２の酸化膜３２をさらに備える点で、第５の実施形態の半導体装置５００と異なっている。ここで、第１乃至第８の実施形態と重複する内容については、記載を省略する。
図１５は、本実施形態の半導体装置９００の模式断面図である。
本実施形態の半導体装置９００においては、熱処理により第２の窒化膜２６と第２の酸化膜３２が反応し、第２の窒化膜２６と第２の酸化膜３２の間に第１の膜２０が形成される。第２の窒化膜はＳｉＮ等を含む窒化シリコン膜、第２の酸化膜３２はＡｌ２Ｏ３等を含むアルミニウム酸化膜であることが好ましい。なお、熱処理の程度によっては、第２の窒化膜２６及び第２の酸化膜３２は消失している可能性がある。
本実施形態の半導体装置９００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第１０の実施形態）
本実施形態の半導体装置１０００は、第１の膜２０と第２の膜２２の間に設けられた第２の窒化膜２６をさらに備え、第１の酸化膜３０が第２の半導体層１４ｂと第１の膜２０の間及び溝１６内の第１の半導体層１４ａと第１の膜２０の間に設けられる点で、第５の実施形態の半導体装置と異なっている。ここで、第１乃至第９の実施形態と重複する内容については、記載を省略する。
図１６は、本実施形態の半導体装置１０００の模式断面図である。
本実施形態の半導体装置１０００においては、熱処理により第１の酸化膜３０と第２の窒化膜２６が反応し、第１の酸化膜３０と第２の窒化膜２６の間に第１の膜２０が形成される。第１の酸化膜３０がＳｉＯ２等を含むシリコン酸化膜である場合は第２の窒化膜２６はＡｌＮ等を含む窒化アルミニウム膜、また第１の酸化膜３０がＡｌ２Ｏ３等を含むアルミニウム酸化膜である場合は第２の窒化膜２６はＳｉＮ等を含む窒化シリコン膜であることが好ましい。なお、熱処理の程度によっては、第２の窒化膜２６は消失している可能性がある。
本実施形態の半導体装置１０００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第１１の実施形態）
本実施形態の半導体装置は、第１の窒化物半導体層１４と、第１の窒化物半導体層１４上に設けられたソース電極４０と、第１の窒化物半導体層１４上に設けられたドレイン電極６０と、ソース電極４０とドレイン電極６０の間に設けられたゲート電極５０と、第１の窒化物半導体層１４上の、ソース電極４０とゲート電極５０の間及びゲート電極５０とドレイン電極６０の間及びゲート電極５０上に設けられ、水素拡散係数はシリコン酸化膜より低い第１の膜２０と、第１の膜２０上に設けられ、水素濃度は１０２２ｃｍ−３以上である第２の膜と、を備える。ここで、第１乃至第１０の実施形態と重複する内容については、記載を省略する。
図１７は、本実施形態の半導体装置１１００の模式断面図である。
本実施形態の半導体装置１１００においては、ゲート電極５０上にも第１の膜２０が設けられているため、第２の膜２２に含まれる水素が第１の窒化物半導体層１４に入ることを抑制することができる。
図１８は、本実施形態の半導体装置１１００の第１の変形例の模式断面図である。図１８（ａ）においては、第１の膜２０は、第１の酸化膜３０及びゲート電極５０と接して設けられている。図１８（ｂ）においては、第１の膜２０は、ゲートフィールドプレート電極５２とソースフィールドプレート電極４２の間に設けられている。図１８（ｃ）においては、第１の膜２０は、ソースフィールドプレート電極４２の上にソースフィールドプレート電極４２と接して、設けられている。図１８（ｄ）においては、第１の膜２０は、ソースフィールドプレート電極４２の上に設けられた第２の膜２２の上に設けられている。図１８（ａ）に示した半導体装置１１００においては、第１の酸化膜３０及びゲート電極５０と第１の膜２０の間に第２の膜２２が設けられていない。そのため、第２の膜２２に含まれる水素の第１の窒化物半導体層１４への供給は、図１８に示した半導体装置１１００の中で最も抑制される。そのため、図１８（ａ）の半導体装置１１００が最も好ましく用いられる。
図１９は、本実施形態の半導体装置１１００の第２の変形例の模式断面図である。この半導体装置１１００は、溝１６を有しないノーマリーオンのＭＯＳＦＥＴである。
Ｈ２は第１の窒化物半導体層１４に入ってエネルギー準位をつくり、第１の窒化物半導体層の半導体をｎ型化する。これにより、２次元電子ガス（２ＤＥＧ）以外のリーク電流が発生するという問題がある。第１の膜２０を設けることにより、リーク電流の発生を抑制することが可能になる。
本実施形態の半導体装置１１００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第１２の実施形態）
本実施形態の半導体装置１２００は、第１の酸化膜３０と第１の膜２０の間に設けられた第２の窒化膜２６と、第１の膜２０と第２の膜２２の間に設けられた第２の酸化膜３２と、をさらに備える点で、第１１の実施形態の半導体装置と異なっている。ここで、第１乃至第１１の実施形態と重複する内容については、記載を省略する。
図２０は、本実施形態の半導体装置１２００の模式断面図である。
本実施形態の半導体装置１２００においては、熱処理により第２の窒化膜２６と第２の酸化膜３２が反応し、第２の窒化膜２６と第２の酸化膜３２の間に第１の膜２０が形成される。第２の窒化膜がＳｉＮを含む窒化シリコン膜である場合は第２の酸化膜はＡｌ２Ｏ３を含む酸化アルミニウム膜、また第２の窒化膜２６がＡｌＮを含む窒化アルミニウム膜である場合は第２の酸化膜３２はＳｉＯ２を含む酸化アルミニウム膜であることが好ましい。なお、熱処理の程度によっては、第２の窒化膜２６又は第２の酸化膜３２は消失している可能性がある。
本実施形態の半導体装置１２００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第１３の実施形態）
本実施形態の半導体装置１３００は、第１の酸化膜３０と第１の膜２０の間に設けられた第２の酸化膜３２と、第１の膜２０と第２の膜２２の間に設けられた第２の窒化膜２６と、をさらに備える点で、第１１の実施形態の半導体装置と異なっている。ここで、第１乃至第１２の実施形態と重複する内容については、記載を省略する。
図２１は、本実施形態の半導体装置１３００の模式断面図である。
本実施形態の半導体装置１３００においては、熱処理により第２の酸化膜３２と第２の窒化膜２６が反応し、第２の酸化膜３２と第２の窒化膜２６の間に第１の膜が形成される。
本実施形態の半導体装置１３００においても、閾値変動が抑制された半導体装置の提供が可能になる。
（第１４の実施形態）
本実施形態の半導体装置１４００は、第１の窒化物半導体層１４と、第１の窒化物半導体層１４上に設けられたソース電極４０と、第１の窒化物半導体層１４上に設けられたドレイン電極６０と、ソース電極４０とドレイン電極６０の間に設けられたゲート電極５０と、第１の窒化物半導体層１４とゲート電極５０の間に設けられたｐ型の第２の窒化物半導体層１８と、第１の窒化物半導体層１４上の、ソース電極４０とゲート電極５０の間及びゲート電極５０とドレイン電極６０の間及びゲート電極５０上に設けられ、水素拡散係数はシリコン酸化膜より低い第１の膜と、第１の膜上に設けられ、水素濃度は１０２２ｃｍ−３以上である第２の膜２２と、を備える。ここで、第１乃至第１３の実施形態と重複する内容については、記載を省略する。
図２２は、本実施形態の半導体装置１４００の模式断面図である。本実施形態の半導体装置１４００は、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
窒化物半導体のｐ型不純物には、例えばマグネシウム（Ｍｇ）又は炭素（Ｃ）が用いられる。マグネシウム及び炭素は水素と結合しやすい。この場合に、水素と結合したマグネシウムと炭素はドーパントとして機能せず活性化率が低下してしまうという問題がある。
本実施形態の半導体装置１４００においては、第１の膜２０が設けられているため、第２の膜２２の中の水素が第１の窒化物半導体層１４に入ることが発生しにくい。そのため、ｐ型不純物として注入されたマグネシウム及び炭素の活性化率を高くすることができる。
本実施形態の半導体装置１４００においては、閾値変動が抑制され、不純物の活性化率の高い半導体装置の提供が可能となる。
（第１５の実施形態）
本実施形態の半導体装置１５００は、第１の窒化膜２４と第１の膜２０の間に設けられた第２の窒化膜２６と、第１の膜２０と第２の膜２２の間に設けられた第２の酸化膜３２と、をさらに備える点で、第１３の実施形態の半導体装置と異なっている。ここで、第１乃至第１３の実施形態と重複する内容については、記載を省略する。
図２３は、本実施形態の半導体装置１５００の模式断面図である。
本実施形態の半導体装置１５００においては、熱処理により第２の窒化膜２６と第２の酸化膜３２が反応し、第２の窒化膜２６と第２の酸化膜３２の間に第１の膜２０が形成される。第２の窒化膜がＳｉＮを含む窒化シリコン膜である場合は第２の酸化膜はＡｌ２Ｏ３を含む酸化アルミニウム膜、また第２の窒化膜２６がＡｌＮを含む窒化アルミニウム膜である場合は第２の酸化膜３２はＳｉＯ２を含む酸化アルミニウム膜であることが好ましい。なお、熱処理の程度によっては、第２の窒化膜２６又は第２の酸化膜３２は消失している可能性がある。
本実施形態の半導体装置１５００においては、閾値変動が抑制され、不純物の活性化率の高い半導体装置の提供が可能となる。
（第１６の実施形態）
本実施形態の半導体装置１６００は、第１の窒化膜２４と第１の膜２０の間に設けられた第２の酸化膜３２と、第１の膜２０と第２の膜２２の間に設けられた第２の窒化膜２６と、をさらに備える点で、第１４の実施形態の半導体装置と異なっている。ここで、第１乃至第１５の実施形態と重複する内容については、記載を省略する。
図２４は、本実施形態の半導体装置１６００の模式断面図である。
本実施形態の半導体装置１６００においては、熱処理により第２の酸化膜３２と第２の窒化膜２６が反応し、第２の酸化膜３２と第２の窒化膜２６の間に第１の膜が形成される。
本実施形態の半導体装置１６００においても、閾値変動が抑制された半導体装置の提供が可能になる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 基板
１２ 第３の半導体層（バッファ層）
１４ 第１の窒化物半導体層
１４ａ 第１の半導体層
１４ｂ 第２の半導体層
１６ 溝
１６ａ 溝の底部
１６ｂ 溝の側面
１８ 第２の窒化物半導体層（ＪＦＥＴ）
２０ 第１の膜（水素透過抑制膜）
２２ 第２の膜（層間絶縁膜）
２４ 第１の窒化膜
２６ 第２の窒化膜
３０ 第１の酸化膜（ゲート絶縁膜）
３２ 第２の酸化膜
４０ ソース電極
４２ ソースフィールドプレート電極
５０ ゲート電極
５１ａ 第１の電極部
５１ｂ 第２の電極部
５２ ゲートフィールドプレート電極
６０ ドレイン電極
１００ 半導体装置
２００ 半導体装置
３００ 半導体装置
４００ 半導体装置
５００ 半導体装置
６００ 半導体装置
８００ 半導体装置
９００ 半導体装置
１０００ 半導体装置
１１００ 半導体装置
１２００ 半導体装置
１３００ 半導体装置
１４００ 半導体装置
１５００ 半導体装置
１６００ 半導体装置

Claims (6)

  1. 第１の半導体層と、前記第１の半導体層上に設けられ前記第１の半導体層よりバンドギャップの大きい第２の半導体層と、前記第１の半導体層上及び前記第２の半導体層上に設けられ前記第１の半導体層内に底部を有する溝と、を有する第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられたソース電極と、
    前記第１の窒化物半導体層上に設けられたドレイン電極と、
    前記溝内に設けられた第１の電極部と、前記第１の電極部上に設けられ前記第１の電極部と電気的に接続された第２の電極部と、を有し前記ソース電極と前記ドレイン電極の間に設けられたゲート電極と、
    前記第１の窒化物半導体層上の前記ソース電極と前記ゲート電極の間及び前記第１の窒化物半導体層上の前記ゲート電極と前記ドレイン電極の間及び前記溝内の前記第２の半導体層と前記第１の電極部の間及び前記溝内の前記第１の半導体層と前記第１の電極部の間に設けられ水素拡散係数はシリコン酸化膜より低く、シリコンとアルミニウムと酸素と窒素の混ざった単一の層である第１の膜と、
    前記第１の膜上に設けられた第２の膜と、
    を備える半導体装置。
  2. 前記第１の膜と前記第２の膜の間及び前記溝内の前記第１の膜と前記第１の電極部の間に設けられた第１の酸化膜をさらに備える請求項１記載の半導体装置。
  3. 前記第２の半導体層と前記第１の膜の間及び前記溝内の前記第１の半導体層と前記第１の膜の間に設けられた第１の酸化膜をさらに備える請求項１記載の半導体装置。
  4. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられたソース電極と、
    前記第１の窒化物半導体層上に設けられたドレイン電極と、
    前記ソース電極と前記ドレイン電極の間に設けられたゲート電極と、
    前記第１の窒化物半導体層上の、前記ソース電極と前記ゲート電極の間及び前記ゲート電極と前記ドレイン電極の間及び前記ゲート電極上に設けられ、水素拡散係数はシリコン酸化膜より低く、シリコンとアルミニウムと酸素と窒素を含む第１の膜と、
    前記第１の膜上に設けられた第２の膜と、
    を備える半導体装置。
  5. 前記第１の窒化物半導体層と前記ゲート電極の間に設けられたｐ型の第２の窒化物半導体層をさらに備える請求項４記載の半導体装置。
  6. 前記第２の膜は、前記ソース電極上、前記ドレイン電極上及び前記ゲート電極上に設けられている請求項１乃至請求項５いずれか一項記載の半導体装置。
JP2015181270A 2015-09-14 2015-09-14 半導体装置 Active JP6659283B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015181270A JP6659283B2 (ja) 2015-09-14 2015-09-14 半導体装置
US15/235,391 US9818855B2 (en) 2015-09-14 2016-08-12 Semiconductor device
CN201610772518.6A CN106531807B (zh) 2015-09-14 2016-08-30 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015181270A JP6659283B2 (ja) 2015-09-14 2015-09-14 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019209110A Division JP6773873B2 (ja) 2019-11-19 2019-11-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2017059599A JP2017059599A (ja) 2017-03-23
JP6659283B2 true JP6659283B2 (ja) 2020-03-04

Family

ID=58257608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181270A Active JP6659283B2 (ja) 2015-09-14 2015-09-14 半導体装置

Country Status (3)

Country Link
US (1) US9818855B2 (ja)
JP (1) JP6659283B2 (ja)
CN (1) CN106531807B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6337726B2 (ja) * 2014-09-29 2018-06-06 株式会社デンソー 半導体装置およびその製造方法
FR3050869B1 (fr) * 2016-04-29 2018-05-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction de type normalement ouvert a tension de seuil elevee
JP6685870B2 (ja) 2016-09-15 2020-04-22 株式会社東芝 半導体装置
US10204995B2 (en) * 2016-11-28 2019-02-12 Infineon Technologies Austria Ag Normally off HEMT with self aligned gate structure
WO2019008603A1 (en) * 2017-07-07 2019-01-10 Indian Institute Of Science HIGH RESURF JUNCTION ELECTRON MOBILITY TRANSISTOR (HEMT)
CN107623031A (zh) * 2017-08-02 2018-01-23 北京大学深圳研究生院 一种改善mis‑hemt耐压特性的工艺方法及mis‑hemt
JP6728123B2 (ja) 2017-11-22 2020-07-22 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US10804384B2 (en) 2017-12-27 2020-10-13 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
JP6811737B2 (ja) * 2018-03-13 2021-01-13 株式会社東芝 半導体装置
US10797152B2 (en) * 2018-06-04 2020-10-06 Semiconductor Components Industries, Llc Process of forming an electronic device including an access region
JP7071893B2 (ja) * 2018-07-23 2022-05-19 株式会社東芝 半導体装置及びその製造方法
JP7055533B2 (ja) 2018-07-23 2022-04-18 株式会社東芝 半導体装置及びその製造方法
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
KR102396978B1 (ko) 2018-11-16 2022-05-11 삼성전자주식회사 반도체 장치
US11316038B2 (en) 2018-11-20 2022-04-26 Stmicroelectronics S.R.L. HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
JP7175727B2 (ja) * 2018-11-30 2022-11-21 ローム株式会社 窒化物半導体装置
US11757027B2 (en) * 2018-12-13 2023-09-12 Intel Corporation E-D mode 2DEG FET with gate spacer to locally tune VT and improve breakdown
US10680175B1 (en) 2018-12-21 2020-06-09 Intel Corporation Memory structures having improved write endurance
JP7204491B2 (ja) 2019-01-08 2023-01-16 株式会社東芝 半導体装置
JP7175804B2 (ja) * 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
WO2020216250A1 (zh) * 2019-04-26 2020-10-29 苏州晶湛半导体有限公司 一种增强型器件及其制备方法
US20200411647A1 (en) * 2019-06-28 2020-12-31 Fuji Electric Co., Ltd. Nitride semiconductor device
JP2021136358A (ja) * 2020-02-27 2021-09-13 学校法人早稲田大学 半導体装置及びその製造方法、電界効果トランジスタ
US11888051B2 (en) * 2020-05-08 2024-01-30 Globalfoundries Singapore Pte. Ltd. Structures for a high-electron-mobility transistor and related methods
CN216354230U (zh) * 2020-12-01 2022-04-19 深圳市晶相技术有限公司 一种半导体器件及其应用
JP7500500B2 (ja) 2021-06-01 2024-06-17 株式会社東芝 半導体装置
CN115458580A (zh) * 2021-06-08 2022-12-09 株式会社东芝 半导体装置
US20240178311A1 (en) * 2022-11-30 2024-05-30 Wolfspeed, Inc. High Frequency, High Temperature Transistor Devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080003387A (ko) 2005-04-07 2008-01-07 에비자 테크놀로지, 인크. 다중층, 다중성분 높은-ｋ 막들 및 이들의 증착 방법
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
WO2008117362A1 (ja) * 2007-03-23 2008-10-02 Pioneer Corporation 有機トランジスタ及びその製造方法
JP4835658B2 (ja) * 2008-07-28 2011-12-14 日本テキサス・インスツルメンツ株式会社 Ｐｉｎフォトダイオードおよびその製造方法
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子およびその製造方法
JP5568891B2 (ja) * 2009-06-03 2014-08-13 日本電気株式会社 ヘテロ接合電界効果トランジスタ、その製造方法
WO2011039800A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
JP5212414B2 (ja) * 2010-04-05 2013-06-19 富士通株式会社 半導体装置及びその製造方法
DE102010031167A1 (de) 2010-07-09 2012-01-12 Robert Bosch Gmbh Herstellungsverfahren für einen chemosensitiven Feldeffekttransistor
KR101464909B1 (ko) 2010-11-26 2014-11-24 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP6035007B2 (ja) 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
JP5776217B2 (ja) 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP2014197565A (ja) * 2011-07-29 2014-10-16 パナソニック株式会社 半導体装置
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
JP2014072225A (ja) 2012-09-27 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6220161B2 (ja) 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6292507B2 (ja) * 2014-02-28 2018-03-14 国立研究開発法人物質・材料研究機構 水素拡散障壁を備える半導体デバイス及びその製作方法
JP6591168B2 (ja) 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2017059599A (ja) 2017-03-23
US20170077277A1 (en) 2017-03-16
CN106531807B (zh) 2020-06-26
US9818855B2 (en) 2017-11-14
CN106531807A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
JP6659283B2 (ja) 半導体装置
JP5942204B2 (ja) 半導体装置
TWI578530B (zh) Semiconductor device and manufacturing method thereof
JP5923712B2 (ja) 半導体装置及びその製造方法
CN104821340B (zh) 半导体器件
JP6534791B2 (ja) 半導体装置
JP6174874B2 (ja) 半導体装置
US9847401B2 (en) Semiconductor device and method of forming the same
US8853735B2 (en) Epitaxial substrate for semiconductor device and semiconductor device
JP4968747B2 (ja) Ｉｉｉ−ｖ族化合物半導体素子
JP6478752B2 (ja) 半導体装置及びその製造方法
JP6649208B2 (ja) 半導体装置
JP2011049488A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP2012227456A (ja) 半導体装置
US20190296138A1 (en) Semiconductor apparatus and manufacturing method thereof
CN114008792A (zh) 半导体装置和其制造方法
JP2015056627A (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
US9379102B2 (en) Nitride-based semiconductor device
JP2015106627A (ja) 半導体積層基板
JP6773873B2 (ja) 半導体装置
US10381471B2 (en) Semiconductor device and manufacturing method
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP6534993B2 (ja) 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191119

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200206

R151 Written notification of patent or utility model registration

Ref document number: 6659283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151