JP6652337B2 - 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 - Google Patents
半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 Download PDFInfo
- Publication number
- JP6652337B2 JP6652337B2 JP2015131486A JP2015131486A JP6652337B2 JP 6652337 B2 JP6652337 B2 JP 6652337B2 JP 2015131486 A JP2015131486 A JP 2015131486A JP 2015131486 A JP2015131486 A JP 2015131486A JP 6652337 B2 JP6652337 B2 JP 6652337B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat radiating
- radiating portion
- resistance
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 238000000034 method Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 title claims description 19
- 239000000523 sample Substances 0.000 claims description 38
- 238000005259 measurement Methods 0.000 claims description 19
- 239000000725 suspension Substances 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 description 22
- 238000007689 inspection Methods 0.000 description 18
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000007774 longterm Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、露出した放熱部を有する半導体装置の実装状態の検査方法に関する。
消費電力が大きく、発熱量の多い半導体装置において、その放熱構造として半導体装置の上面に放熱部を搭載する以外に、半導体装置自身に組み込まれた放熱部を有するものがある。例えば、放熱部を内蔵した樹脂封止型の半導体装置が提案されている。また、基板とのはんだ接続を介して、基板へ放熱する構造も提案されている（例えば、特許文献１参照）。
このような放熱構造において、信頼性を確保するためには接続部の良否を判定する必要がある。図５は半導体装置及びその接続部の構造を示す一例である。半導体装置５１内のＩＣチップ５７に接触するように放熱部５８が設けられ、放熱部５８がはんだ５５によって基板５２に接続されている。このように放熱部が目視確認できる場合には、直接放熱部の接続の良否を判定できる。
しかし、図６のように半導体装置５１の中央部に放熱部５８を有し、接続部が直接目視で確認できない場合、何らかの間接的な方法で実装後の放熱部の接続の良否判定を行わねばならない。このような場合、半導体装置にヒーターを接触させて基板の温度を測定することで接続部の良否を確認する方法を用いたり、半導体装置に通電して実動作させ、抵抗を測定したりして接続部の良否の確認をしていた。
しかしながら、半導体装置自身を実動作させることは、所望する放熱効果の直接的確認としては意味があるが、一般に周辺回路が必要となる。製品出荷前の検査などで周辺回路を含めて動作させることが出来る場合や一品のみの検査であるならばこの方法でも良い。しかし、対象となる半導体装置のみを評価するために周辺回路まで部品を実装していない場合や、周辺回路が実装してあっても温度サイクル試験などで周辺回路の方が先に不良になってしまった場合においては、実動作させる方法では放熱部の良否の検査ができなくなってしまう。
また、半導体装置表面にヒーターを接触させ実装基板の温度を測定する場合、ヒーターと温度計をセットする必要があるので、そのために周辺回路の高さが制約されてしまうことがある。また、熱の伝わり方を測定するので測定には電気測定よりはるかに長い時間を要する。
なお、破壊的手段として接続部を切断し断面観察する手法もあり得るが、断面以外の箇所の接続性の良否が判定できないことや、継続的な評価が出来なくなるという問題点がある。
なお、破壊的手段として接続部を切断し断面観察する手法もあり得るが、断面以外の箇所の接続性の良否が判定できないことや、継続的な評価が出来なくなるという問題点がある。
本発明は、上記課題を解決するために、半導体装置を動作させたり、試料を破壊したりする事なしに、放熱部の接続の検査を可能とする検査方法を提供するものである。
上記課題を解決のために以下の手段を用いる。
まず、封止樹脂から露出した放熱部を有し、前記放熱部を実装基板に接続して放熱する実装構造の半導体装置の実装状態の検査方法であって、
前記放熱部から延伸された吊りリード先端の外部リードに第１の抵抗測定用プローブを接触させる工程と、前記放熱部と接続された前記実装基板上のランドから延伸された端子部に第２の抵抗測定用プローブを接触させる工程と、前記第１および第２の抵抗測定用プローブ間の抵抗を測定する工程と、合否判定基準に従い良否判定する工程と、からなることを特徴とする半導体装置の実装状態の検査方法とする。
まず、封止樹脂から露出した放熱部を有し、前記放熱部を実装基板に接続して放熱する実装構造の半導体装置の実装状態の検査方法であって、
前記放熱部から延伸された吊りリード先端の外部リードに第１の抵抗測定用プローブを接触させる工程と、前記放熱部と接続された前記実装基板上のランドから延伸された端子部に第２の抵抗測定用プローブを接触させる工程と、前記第１および第２の抵抗測定用プローブ間の抵抗を測定する工程と、合否判定基準に従い良否判定する工程と、からなることを特徴とする半導体装置の実装状態の検査方法とする。
また、封止樹脂から露出した放熱部を有し、前記放熱部を実装基板に接続して放熱する実装構造の半導体装置の実装状態の検査方法であって、
前記放熱部から延伸された吊りリード先端の外部リードに第１の抵抗測定用プローブを接触させる工程と、前記放熱部と接続された前記実装基板上の複数のランドの一方から延伸された端子部に第２の抵抗測定用プローブを接触させる工程と、前記第１および第２の抵抗測定用プローブ間の抵抗を測定する工程と、合否判定基準に従い良否判定する工程と、からなることを特徴とする半導体装置の実装状態の検査方法とする。
前記放熱部から延伸された吊りリード先端の外部リードに第１の抵抗測定用プローブを接触させる工程と、前記放熱部と接続された前記実装基板上の複数のランドの一方から延伸された端子部に第２の抵抗測定用プローブを接触させる工程と、前記第１および第２の抵抗測定用プローブ間の抵抗を測定する工程と、合否判定基準に従い良否判定する工程と、からなることを特徴とする半導体装置の実装状態の検査方法とする。
また、封止樹脂から露出した放熱部を有し、前記放熱部を実装基板に接続して放熱する実装構造の半導体装置の実装状態の検査方法であって、
前記放熱部と接続された前記実装基板上の複数のランドの第１のランドから延伸された第１端子部に第１の抵抗測定用プローブを接触させる工程と、前記実装基板上の複数のランドの第２のランドから延伸された第２端子部に第２の抵抗測定用プローブを接触させる工程と、前記第１および第２の抵抗測定用プローブ間の抵抗を測定する工程と、合否判定基準に従い良否判定する工程と、からなることを特徴とする半導体装置の実装状態の検査方法とする。
前記放熱部と接続された前記実装基板上の複数のランドの第１のランドから延伸された第１端子部に第１の抵抗測定用プローブを接触させる工程と、前記実装基板上の複数のランドの第２のランドから延伸された第２端子部に第２の抵抗測定用プローブを接触させる工程と、前記第１および第２の抵抗測定用プローブ間の抵抗を測定する工程と、合否判定基準に従い良否判定する工程と、からなることを特徴とする半導体装置の実装状態の検査方法とする。
以上の本発明の検査方法によれば、半導体装置を動作させたり、試料を破壊したりする事なしに、放熱部の接続の検査を行うことが出来る。
以下に、本発明の実施の形態について、図面を参照しながら詳細に説明する。
図１は半導体装置の実装構造の断面図であり、本発明の第１の実施の形態による検査方法を示している。図１は、半導体装置１、実装基板２、吊リード３、はんだ５、封止樹脂６、ＩＣチップ７、吊リードから一方に延伸した放熱部８、放熱部８の裏面とはんだ５を介して接続する実装基板のランド９、吊リードから他方に延伸した外部リード１０、放熱部と接続する実装基板のランドから延伸した端子部１１、抵抗測定用プローブ１２を示している。ＩＣチップ７は吊りリード３から一方に延伸した放熱部８の上に載置され、封止樹脂６によって被覆されており、放熱部８の裏面は封止樹脂６から露出している。半導体装置１は、はんだ５を介して放熱部８が実装基板２の放熱部と接続する実装基板のランド９に接続されている。実装基板のランド９から延伸した端子部１１は半導体装置１の下には配置されず、抵抗測定用プローブ１２が接触できる位置に配置される。通常の動作時には、ＩＣチップ７の発熱が放熱部８とはんだ５を伝って実装基板２に放熱される。
図１は半導体装置の実装構造の断面図であり、本発明の第１の実施の形態による検査方法を示している。図１は、半導体装置１、実装基板２、吊リード３、はんだ５、封止樹脂６、ＩＣチップ７、吊リードから一方に延伸した放熱部８、放熱部８の裏面とはんだ５を介して接続する実装基板のランド９、吊リードから他方に延伸した外部リード１０、放熱部と接続する実装基板のランドから延伸した端子部１１、抵抗測定用プローブ１２を示している。ＩＣチップ７は吊りリード３から一方に延伸した放熱部８の上に載置され、封止樹脂６によって被覆されており、放熱部８の裏面は封止樹脂６から露出している。半導体装置１は、はんだ５を介して放熱部８が実装基板２の放熱部と接続する実装基板のランド９に接続されている。実装基板のランド９から延伸した端子部１１は半導体装置１の下には配置されず、抵抗測定用プローブ１２が接触できる位置に配置される。通常の動作時には、ＩＣチップ７の発熱が放熱部８とはんだ５を伝って実装基板２に放熱される。
ここで、半導体装置１の放熱部８につながる吊りリード３が他方に延伸されたプローブ接触可能な外部リード１０と、半導体装置の放熱部８にはんだ５で接続されている実装基板接続部であるランド９から延伸されて電気的に接続している端子部１１に、プローブ１２をそれぞれ接触させ、半導体装置の放熱部８と実装基板の接続部９の間の抵抗を測定する事で接続状態の検査が可能となる。
本実施例は半導体装置の構造が中央部裏面に放熱部を有するＳＯＰタイプである。一般に外部リードであるリード端子は平行する二辺にあり、放熱部は半導体装置下面中央にあるため外観目視による接続検査は不可能であるが、半導体装置１半導体装置の放熱部につながる吊りリードを延伸したプローブ接触可能な外部リード１０と、半導体装置の放熱部にはんだで接続されている実装基板接続部から延伸して電気的に接続している端子部１１にプローブを接続し、半導体装置の放熱部と実装基板の接続部の間の抵抗を測定する事で接続状態の検査が可能となる。
放熱部８のはんだ接続が十分な場合と接続が不十分な場合で抵抗には差が現れる。これは放熱部と実装基板とのはんだ接続の良否により電気抵抗に差が出るためである。また、接続の良否は接続面積すなわち抵抗の大小として現れるので、必要とされる接続面積の抵抗を試作時に把握することで検査時に合否判定する基準を明確にし、この合否判定基準に従い良否判定をすることができる。
以上のように、本発明の検査方法を用いることで、半導体装置の放熱部と実装基板との接続の良否を判定することができる。
以上のように、本発明の検査方法を用いることで、半導体装置の放熱部と実装基板との接続の良否を判定することができる。
図２は半導体装置の実装構造の断面図であり、本発明の第２の実施の形態による検査方法を示している。露出した放熱部８が実装基板２にはんだ接続して、半導体装置の放熱部と接続される実装基板の接続部（ランド）９が２個以上に分離された接続部からなり、接続部から延伸された端子部１１と、この半導体装置の放熱部８から延長された吊リード３を延伸したプローブ接触可能な外部リード１０とに抵抗測定用プローブ１２をそれぞれ接触させて抵抗を測定することで第１の実施形態と同様に放熱部の接続の良否が判定できることわかる。
図１との違いは、はんだ接続の電気抵抗が低く測定ばらつきとはんだ接続の変化が判別しにくい場合、実装基板の接続部を２個以上に分離することにより接続部の面積を小さくして接続部から延伸された端子部１１とこの半導体装置の放熱部から延長された吊リード３を延伸したプローブ接触可能な外部リード１０との抵抗値を高くして、はんだ接続の抵抗変化に対する感度を上げることができる点である。ここで、２個以上に分離された接続部はＩＣチップの直下においては相対的に大きい面積を有し、端子部１１につながる接続部は相対的に小さい面積であるという特徴を有する。これにより、高感度の検査が可能となる。
図３は半導体装置の実装構造の断面図であり、本発明の第３の実施の形態による検査方法を示している。半導体装置の放熱部と接続される実装基板の接続部が２個以上に分離された接続部からなり、２箇所の接続部からそれぞれ延伸された端子部１１に抵抗測定用プローブをそれぞれ接触させて抵抗を測定することで図１と同様に放熱部の接続の良否が判定できることわかる。
図１との違いは、半導体装置の放熱部に連なる吊リードを延伸した外部リードの大きさが抵抗測定用プローブで接触するのに必要な面積が確保できない場合、半導体装置の放熱部から延長された吊リードあるいは外部リードではなく、実装基板の接続部から延伸された端子部のみによりはんだ接続の抵抗測定が可能であり、かつ実装基板の接続部が２個以上に分離された接続部を用いるので図２と同様に抵抗値を高くしてはんだ接続の抵抗変化に対する感度を上げることができる。図では接続部が中央部と左右の３個に分離されたものが示されているが、中央部と左右のいずれかを一緒にすることでも放熱部の接続の良否を判定できる。
図４は半導体装置の実装構造の断面図であり、本発明の第４の実施の形態による検査方法を示している。半導体装置の放熱部と接続される実装基板の接続部が２個以上に分離された接続部からなり、それぞれの接続部から延伸された端子部１１を該半導体装置の放熱部から延長された吊リードとは異なるリード４に接続させている。それぞれの接続部から延伸された端子部１１に抵抗測定用プローブをそれぞれ接触させて抵抗を測定することで図１と同様に放熱部の接続の良否が判定できることがわかる。なお、抵抗測定用プローブを用いないでも、半導体装置の内部の抵抗を測定するのと同様の回路でリード４の間の抵抗を測定することで、図１と同様に放熱部の接続の良否を判定することが可能である。
半導体装置を実装基板に実装した後の実装状態の検査として、放熱部と接続する実装基板のランドから延伸した端子部１１に抵抗測定用プローブ１２を接触して抵抗測定を行なえることは図３と同様であるが、その後、半導体装置が実装状態にある製品の電気動作中にこの半導体装置自身が抵抗測定用プローブ１２を用いることなく、はんだ接続の抵抗測定を行うことが可能なので、この製品の長期使用中に、はんだ接続部の抵抗測定からはんだ接続の実装状態を検知しその結果を半導体装置内部でフィードバックを行いこの半導体装置の入出力電力（入出力電圧および入出力電流）の制御を行い、実装状態で許容できるＩＣチップの発熱になるように電力供給を制御することで、半導体装置の熱破壊の前に半導体装置ひいてはシステムの破綻を防ぐことに応用することが可能である。
本発明の検査方法による放熱部の接続の良否の判定は次のようにすればよい。実動作によって放熱性を直接的確認することやＸ線観察によりはんだ接続が確実にされていることを確認した試料と意図的にはんだ接続が不十分な試料を本発明の検査方法であらかじめ測定し、検査対象である半導体装置の実装状態の本発明の検査方法によって得られた電気抵抗値を、上記の試料の測定で得られた抵抗値と比較することで放熱部の接続の良否を判断する。はんだ接続の有無で明らかな差があるので判断は容易に行える。
また、本実施例では、裏面に放熱部を有するＳＯＰに対し説明したがＱＦＰやＢＧＡパッケージのように中央部の放熱部やはんだボールを介して基板に放熱させる実装構造においても、本発明は有効である。
本発明にかかる検査方法は、半導体装置を動作させたり試料を破壊したりする事なく放熱部の接続の検査を行うことが出来るものであり、露出した放熱部を有する半導体装置等の実装構造の検査において有用である。また、半導体装置の長期使用における実装状態の悪化に対し、その実装状態を検査、フィードバックすることで熱暴走による半導体装置ひいてはシステムの破綻を防ぐことができる。
１ 半導体装置
２ 実装基板
３ 吊リード
４ リード
５ はんだ
６ 封止樹脂
７ ＩＣチップ
８ 放熱部
９ 放熱部と接続する実装基板のランド
１０ 吊リードから延伸した外部リード
１１ 放熱部と接続する実装基板のランドから延伸した端子部
１２ 抵抗測定用プローブ
２ 実装基板
３ 吊リード
４ リード
５ はんだ
６ 封止樹脂
７ ＩＣチップ
８ 放熱部
９ 放熱部と接続する実装基板のランド
１０ 吊リードから延伸した外部リード
１１ 放熱部と接続する実装基板のランドから延伸した端子部
１２ 抵抗測定用プローブ
Claims (2)
- 封止樹脂から露出した放熱部を有し、前記放熱部を実装基板に接続して放熱する実装構造の半導体装置の実装状態の検査方法であって、
前記放熱部から延伸された吊りリード先端の、前記放熱部よりも高い位置に設けられた外部リードに第１の抵抗測定用プローブを接触させる工程と、
前記放熱部と接続された前記実装基板上のランドから延伸された端子部に第２の抵抗測定用プローブを接触させる工程と、
前記第１および第２の抵抗測定用プローブ間の抵抗を測定する工程と、
合否判定基準に従い良否判定する工程と、
からなることを特徴とする半導体装置の実装状態の検査方法。 - 封止樹脂から露出した放熱部を有し、前記放熱部を実装基板に接続して放熱する実装構造の半導体装置の実装状態の検査方法であって、
前記放熱部から延伸された吊りリード先端の、前記放熱部よりも高い位置に設けられた外部リードに第１の抵抗測定用プローブを接触させる工程と、
前記放熱部と接続された前記実装基板上の複数のランドの一方から延伸された端子部に第２の抵抗測定用プローブを接触させる工程と
前記第１および第２の抵抗測定用プローブ間の抵抗を測定する工程と、
合否判定基準に従い良否判定する工程と、
からなることを特徴とする半導体装置の実装状態の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015131486A JP6652337B2 (ja) | 2015-06-30 | 2015-06-30 | 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015131486A JP6652337B2 (ja) | 2015-06-30 | 2015-06-30 | 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017015519A JP2017015519A (ja) | 2017-01-19 |
| JP2017015519A5 JP2017015519A5 (ja) | 2018-06-21 |
| JP6652337B2 true JP6652337B2 (ja) | 2020-02-19 |
Family
ID=57830224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015131486A Expired - Fee Related JP6652337B2 (ja) | 2015-06-30 | 2015-06-30 | 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6652337B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023209856A1 (ja) * | 2022-04-27 | 2023-11-02 | 日立Astemo株式会社 | 車載制御装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594234A (en) * | 1994-11-14 | 1997-01-14 | Texas Instruments Incorporated | Downset exposed die mount pad leadframe and package |
| JP2003297965A (ja) * | 2002-03-29 | 2003-10-17 | Toyota Motor Corp | 半導体装置およびその製造方法 |
| JP2004325363A (ja) * | 2003-04-28 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 実装済みプリント基板の検査方法およびプリント基板 |
| JP2008166403A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | プリント配線板、プリント回路板、およびプリント回路板の接合部検査方法 |
| US8823407B2 (en) * | 2012-03-01 | 2014-09-02 | Integrated Device Technology, Inc. | Test assembly for verifying heat spreader grounding in a production test |
| US20150037575A1 (en) * | 2012-03-30 | 2015-02-05 | Showa Denko K.K. | Curable heat radiation composition |
| JP6121692B2 (ja) * | 2012-11-05 | 2017-04-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2015
- 2015-06-30 JP JP2015131486A patent/JP6652337B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017015519A (ja) | 2017-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7560950B2 (en) | Packaging reliability superchips | |
| US5246291A (en) | Bond inspection technique for a semiconductor chip | |
| US6564986B1 (en) | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board | |
| TWI469236B (zh) | 發光二極體封裝界面之檢測裝置及方法 | |
| JP2008034798A (ja) | 不具合検出機能を備えた半導体装置 | |
| JP2020150116A (ja) | 半導体装置およびその製造方法 | |
| US9377504B2 (en) | Integrated circuit interconnect crack monitor circuit | |
| KR101869804B1 (ko) | 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법 | |
| KR101866427B1 (ko) | 반도체 소자용 테스트 소켓의 검사장치 | |
| JP5420461B2 (ja) | 温度センサ接合部検査装置、及び、温度センサ接合部検査方法 | |
| JP6652337B2 (ja) | 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 | |
| JP2004325363A (ja) | 実装済みプリント基板の検査方法およびプリント基板 | |
| Jahn et al. | Solder defect detection for power semiconductors by adjacent temperature monitors | |
| CN203949741U (zh) | 具石英晶体温度感测器的温度感测系统及其温度感测装置 | |
| JP2009528539A (ja) | 熱電対を有する回路の蓋部 | |
| TW202339160A (zh) | 半導體裝置及半導體裝置的測試方法 | |
| JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
| EP3712591B1 (en) | System and method for multi-point thermal path assessment | |
| JP2003194755A (ja) | 半導体パッケージの試験方法 | |
| JP2011215007A (ja) | 試験装置及び試験方法 | |
| Elger et al. | Application of thermal analysis for the development of reliable high power LED modules | |
| KR102715192B1 (ko) | 반도체 패키지의 계면 고장 분석 장치 및 방법 | |
| US11906574B2 (en) | Hybrid socket warp indicator | |
| JP2015175687A (ja) | 電子装置及び電子装置の製造方法 | |
| KR102474027B1 (ko) | 인쇄 회로 기판과 전류 센서 사이의 적어도 하나의 솔더 조인트를 검사하기 위한 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180510 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6652337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |