JP6649130B2

JP6649130B2 - パターン検査装置及びパターン検査方法

Info

Publication number: JP6649130B2
Application number: JP2016044092A
Authority: JP
Inventors: 貴文井上; 菊入　信孝; 信孝菊入
Original assignee: Nuflare Technology Inc
Current assignee: Nuflare Technology Inc
Priority date: 2016-03-08
Filing date: 2016-03-08
Publication date: 2020-02-19
Anticipated expiration: 2036-03-08
Also published as: JP2017162590A

Description

本発明は、パターン検査装置及びパターン検査方法に関する。例えば、電子ビームを照射して放出されるパターン像の２次電子画像を取得してパターンを検査する検査装置に関する。

近年、大規模集積回路（ＬＳＩ）の高集積化及び大容量化に伴い、半導体素子に要求される回路線幅はますます狭くなってきている。これらの半導体素子は、回路パターンが形成された原画パターン（マスク或いはレチクルともいう。以下、マスクと総称する）を用いて、いわゆるステッパと呼ばれる縮小投影露光装置でウェハ上にパターンを露光転写して回路形成することにより製造される。よって、かかる微細な回路パターンをウェハに転写するためのマスクの製造には、微細な回路パターンを描画することができる電子ビームを用いたパターン描画装置を用いる。かかるパターン描画装置を用いてウェハに直接パターン回路を描画することもある。或いは、電子ビーム以外にもレーザビームを用いて描画するレーザビーム描画装置の開発が試みられている。

そして、多大な製造コストのかかるＬＳＩの製造にとって、歩留まりの向上は欠かせない。しかし、１ギガビット級のＤＲＡＭ（ランダムアクセスメモリ）に代表されるように、ＬＳＩを構成するパターンは、サブミクロンからナノメータのオーダーになろうとしている。歩留まりを低下させる大きな要因の一つとして、半導体ウェハ上に超微細パターンをフォトリソグラフィ技術で露光、転写する際に使用されるマスクのパターン欠陥があげられる。近年、半導体ウェハ上に形成されるＬＳＩパターン寸法の微細化に伴って、パターン欠陥として検出しなければならない寸法も極めて小さいものとなっている。そのため、ＬＳＩ製造に使用される転写用マスクの欠陥を検査するパターン検査装置の高精度化が必要とされている。

検査手法としては、拡大光学系を用いてリソグラフィマスク等の基板上に形成されているパターンを所定の倍率で撮像した光学画像と、設計データ、あるいは試料上の同一パターンを撮像した光学画像と比較することにより検査を行う方法が知られている。例えば、パターン検査方法として、同一マスク上の異なる場所の同一パターンを撮像した光学画像データ同士を比較する「ｄｉｅｔｏｄｉｅ（ダイ−ダイ）検査」や、パターン設計されたＣＡＤデータをマスクにパターンを描画する時に描画装置が入力するための装置入力フォーマットに変換した描画データ（設計パターンデータ）を検査装置に入力して、これをベースに設計画像データ（参照画像）を生成して、それとパターンを撮像した測定データとなる光学画像とを比較する「ｄｉｅｔｏｄａｔａｂａｓｅ（ダイ−データベース）検査」がある。かかる検査装置における検査方法では、試料はステージ上に載置され、ステージが動くことによって光束が試料上を走査し、検査が行われる。試料には、光源及び照明光学系によって光束が照射される。試料を透過あるいは反射した光は光学系を介して、センサ上に結像される。センサで撮像された画像は測定データとして比較回路へ送られる。比較回路では、画像同士の位置合わせの後、測定データと参照データとを適切なアルゴリズムに従って比較し、一致しない場合には、パターン欠陥有りと判定する。

上述したパターン検査装置では、レーザ光を基板に照射して、その透過像或いは反射像を撮像することにより、光学画像を取得する。これに対して、電子ビームによるマルチビームを基板に照射して、基板から放出される各ビームに対応する２次電子を検出して、パターン像を取得する検査装置の開発も進んでいる（例えば、特許文献１参照）。マルチビームを用いたパターン検査装置では、マルチビーム全体で得られた２次電子画像を参照画像と比較することになる。ここで、パターン検査装置では、パターン検査前に、試料面の画像を使った位置合わせやキャリブレーションといった事前準備が必要となる。そのため、マルチビームを含め電子ビームを用いたパターン検査装置では、検査前の段階で、画像を得るために試料面の一部に電子ビームを照射する必要がある。その結果、検査前の段階で、試料面の一部は帯電してしまう。帯電した箇所を含む試料面のパターンを検査すると、帯電の影響により高精度な画像が得られなくなり、欠陥が生じていないにも関わらず欠陥と判定されてしまう疑似欠陥が発生してしまうといった問題があった。

特開２０１１−１５５１１９号公報

そこで、本発明の一態様は、電子ビームによるマルチビームを用いたパターン検査において帯電の影響に起因する疑似欠陥を低減可能なパターン検査装置及び方法を提供する。

本発明の一態様のパターン検査装置は、
複数のチップパターンが形成された基板を載置するステージと、
複数の電子ビームにより構成されるマルチビームを用いて、基板上を走査するカラムと、
基板にマルチビームを照射することに起因して基板から放出される２次電子群を所望の検査画素サイズよりも大きい第１の画素サイズ毎に検出する第１の検出器と、
基板にマルチビームを照射することに起因して基板から放出される２次電子群を所望の画素サイズとなる第２の画素サイズ毎に検出する第２の検出器と、
基板の検査領域上に短冊状に設定される、検査領域の一部を占める複数の第１のストライプ領域を、マルチビームを用いて走査することによって得られた第１の画素サイズ毎に検出された画素データを用いて、基板の検査領域が短冊状に仮想分割された複数の第２のストライプ領域を、マルチビームを用いて走査することによって得られた第２の画素サイズ毎に検出された画素データに生じる帯電に起因する階調誤差を補正する補正部と、
を備えたことを特徴とする。

また、第１の画素サイズは、第２の画素サイズの２０倍以上であると好適である。

また、複数のチップパターンは、検査領域内に形成され、
複数のチップパターンのうち、対応するチップパターンの中央部を含む複数の第１のストライプ領域のうちの対応するチップパターン用の第１のストライプ領域を設定する設定部と、
複数のチップパターンのうち、既に設定済の第１のストライプ領域と重ならないチップパターンの有無を判定する判定部と、
をさらに備え、
設定部は、複数のチップパターンのすべてのチップパターンが複数の第１のストライプ領域のうちの既に設定済のいずれかの第１のストライプ領域と重なるまで、検査領域の所定の端部側のチップパターンから順に、複数の第１のストライプ領域のうちの当該チップパターン用の第１のストライプ領域を設定すると好適である。

また、基板に対して、複数回のパターン検査前走査が実施され、
複数回のパターン検査前走査によって帯電が予想される帯電候補領域を含む第３のストライプ領域が、マルチビームを用いて走査され、
帯電候補領域について、複数回のパターン検査前走査より後の走査により得られた第１の画素サイズ毎に検出された画素データの値から複数回のパターン検査前走査より前の走査により得られた第１の画素サイズ毎に検出された画素データに基づく値を差分した差分値を演算する差分値演算部をさらに備え、
補正部は、帯電候補領域について、差分値を用いて、第２の画素サイズ毎に検出された画素データに生じる帯電に起因する階調誤差を補正すると好適である。

本発明の一態様のパターン検査方法は、
複数の電子ビームにより構成されるマルチビームを用いて、複数のチップパターンが形成された基板上を走査する工程と、
基板にマルチビームを照射することに起因して基板から放出される２次電子群を所望の検査画素サイズよりも大きい第１の画素サイズ毎に検出する工程と、
基板にマルチビームを照射することに起因して基板から放出される２次電子群を所望の画素サイズとなる第２の画素サイズ毎に検出する工程と、
基板の検査領域上に短冊状に設定される、検査領域の一部を占める複数の第１のストライプ領域を、マルチビームを用いて走査することによって得られた第１の画素サイズ毎に検出された画素データを用いて、基板の検査領域が短冊状に仮想分割された複数の第２のストライプ領域を、マルチビームを用いて走査することによって得られた第２の画素サイズ毎に検出された画素データに生じる帯電に起因する階調誤差を補正する工程と、
を備えたことを特徴とする。

本発明の一態様によれば、電子ビームによるマルチビームを用いたパターン検査において帯電の影響に起因する疑似欠陥を低減できる。

実施の形態１におけるパターン検査装置の構成を示す構成図である。実施の形態１における成形アパーチャアレイ部材の構成を示す概念図である。実施の形態１におけるブランキングアパーチャアレイ機構の一部を示す上面概念図である。実施の形態１における検査対象基板に形成される複数のチップ領域の一例を示す図である。実施の形態１におけるマルチビームの照射領域と測定用画素との一例を示す図である。実施の形態１におけるスキャン動作の細部の一例を説明するための概念図である。実施の形態１におけるパターン検査方法の要部工程を示すフローチャート図である。実施の形態１におけるストライプ設定回路の内部構成を示す図である。実施の形態１におけるプレスキャンストライプの設定方法の一例を示すフローチャート図である。実施の形態１におけるプレスキャンを説明するための図である。実施の形態１における補正回路の内部構成の一例を示す図である。実施の形態１における階調補正の仕方を説明するための図である。実施の形態１における帯電候補領域とプレスキャンストライプ（２）領域との一例を示す図である。実施の形態１におけるスキャン動作の一例を説明するための概念図である。実施の形態１における帯電補正工程の内部工程を示すフローチャート図である。実施の形態１における帯電候補領域が存在するチップパターンのチップ領域の画素の位置を示す図である。実施の形態１における比較回路の内部構成の一例を示す図である。

実施の形態１．
図１は、実施の形態１におけるパターン検査装置の構成を示す構成図である。図１において、基板に形成されたパターンを検査する検査装置１００は、マルチ電子ビーム検査装置及びパターン検査装置の一例である。検査装置１００は、光学画像取得部１５０、及び制御系回路１６０（制御部）を備えている。光学画像取得部１５０は、電子ビームカラム１０２（電子鏡筒）、検査室１０３、検出回路１０６、ストライプパターンメモリ１２３、及びレーザ測長システム１２２を備えている。電子ビームカラム１０２内には、電子銃２０１、照明レンズ２０２、成形アパーチャアレイ部材２０３、ブランキングアパーチャアレイ機構２０４、縮小レンズ２０５、制限アパーチャ部材２０６、対物レンズ２０７、偏向器２０８、偏向器２１０、及び検出器２２２，２２４が配置されている。

検査室１０３内には、少なくともＸＹ方向に移動可能なＸＹステージ１０５が配置される。ＸＹステージ１０５上には、検査対象となる複数の図形パターンが形成された基板１０１が配置される。基板１０１には、上述したように、露光用マスクやシリコンウェハ等の半導体基板が含まれる。基板１０１は、例えば、パターン形成面を上側に向けてＸＹステージ１０５に配置される。また、ＸＹステージ１０５上には、検査室１０３の外部に配置されたレーザ測長システム１２２から照射されるレーザ測長用のレーザ光を反射するミラー２１６が配置されている。検出器２２２，２２４は、電子ビームカラム１０２の外部で検出回路１０６に接続される。検出回路１０６は、ストライプパターンメモリ１２３に接続される。

制御系回路１６０では、コンピュータとなる制御計算機１１０が、バス１２０を介して、位置回路１０７、比較回路１０８、展開回路１１１、参照回路１１２、ステージ制御回路１１４、レンズ制御回路１２４、ブランキング制御回路１２６、偏向制御回路１２８、補正回路１４０、検出器選択回路１４２、ストライプ設定回路１４４、磁気ディスク装置等の記憶装置１０９、モニタ１１７、メモリ１１８、及びプリンタ１１９に接続されている。また、ストライプパターンメモリ１２３は、補正回路１４０に接続されている。また、ＸＹステージ１０５は、制御計算機１１０の制御の下にステージ制御回路１１４により駆動される。Ｘ方向、Ｙ方向、θ方向に駆動する３軸（Ｘ−Ｙ−θ）モータの様な駆動系によって移動可能となっている。これらの、図示しないＸモータ、Ｙモータ、θモータは、例えばステップモータを用いることができる。ＸＹステージ１０５は、ＸＹθ各軸のモータによって水平方向及び回転方向に移動可能である。そして、ＸＹステージ１０５の移動位置はレーザ測長システム１２２により測定され、位置回路１０７に供給される。レーザ測長システム１２２は、ミラー２１６からの反射光を受光することによって、レーザ干渉法の原理でＸＹステージ１０５の位置を測長する。

電子銃２０１には、図示しない高圧電源回路が接続され、電子銃２０１内の図示しないカソードとアノード間への高圧電源回路からの加速電圧の印加と共に、所定のバイアス電圧の印加と所定の温度のカソードの加熱によって、カソードから放出された電子群が加速させられ、電子ビームとなって放出される。照明レンズ２０２、縮小レンズ２０５、及び対物レンズ２０７は、例えば電子レンズが用いられ、共にレンズ制御回路１２４によって制御される。ブランキングアパーチャアレイ機構２０４には、後述するように複数の個別ブランキング機構が配置され、各個別ブランキング機構への制御信号は、ブランキング制御回路１２６から出力される。偏向器２０８は、少なくとも４極の電極群により構成され、偏向制御回路１２８によって制御される。偏向器２１０は、少なくとも２極の電極群により構成され、偏向制御回路１２８によって制御される。

基板１０１が露光用マスクの場合には、例えば、電子ビーム描画装置等の図示しない描画装置で露光用マスクに複数の図形パターンを形成する際に、かかる描画装置で用いた描画データが検査装置１００の外部から入力され、記憶装置１０９に格納される。基板１０１が半導体基板の場合には、半導体基板に露光用マスクのマスクパターンを露光転写する際の基板上の露光イメージが定義された露光イメージデータが検査装置１００の外部から入力され、記憶装置１０９に格納される。露光イメージデータは、例えば、図示しない空間像撮像装置によって作成されればよい。

ここで、図１では、実施の形態１を説明する上で必要な構成を記載している。検査装置１００にとって、通常、必要なその他の構成を備えていても構わない。

図２は、実施の形態１における成形アパーチャアレイ部材の構成を示す概念図である。図２において、成形アパーチャアレイ部材２０３には、２次元状の横（ｘ方向）ｎ_３列×縦（ｙ方向）ｍ_３列（ｎ_３，ｍ_３は一方が１以上の整数、他方が２以上の整数）の穴（開口部）２２が所定の配列ピッチでマトリクス状に形成されている。図２では、例えば、横縦（ｘ，ｙ方向）に５１２×５１２列の穴２２が形成される。各穴２２は、共に同じ寸法形状の矩形で形成される。或いは、同じ外径の円形であっても構わない。これらの複数の穴２２を電子ビーム２００の一部がそれぞれ通過することで、マルチビーム２０が形成されることになる。ここでは、横縦（ｘ，ｙ方向）が共に２列以上の穴２２が配置された例を示したが、これに限るものではない。例えば、横縦（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴２２の配列の仕方は、図２のように、横縦が格子状に配置される場合に限るものではない。例えば、縦方向（ｙ方向）ｋ段目の列と、ｋ＋１段目の列の穴同士が、横方向（ｘ方向）に寸法ａだけずれて配置されてもよい。同様に、縦方向（ｙ方向）ｋ＋１段目の列と、ｋ＋２段目の列の穴同士が、横方向（ｘ方向）に寸法ｂだけずれて配置されてもよい。

図３は、実施の形態１におけるブランキングアパーチャアレイ機構の一部を示す上面概念図である。なお、図３において、電極２４，２６と制御回路４１の位置関係は一致させて記載していない。ブランキングアパーチャアレイ機構２０４の基板には、図３に示すように、図２に示した成形アパーチャアレイ部材２０３の各穴２２に対応する位置にマルチビームのそれぞれのビームの通過用の通過孔２５（開口部）が開口される。そして、ブランキングアパーチャアレイ機構２０４の基板上、各通過孔２５の近傍位置に、該当する通過孔２５を挟んでブランキング偏向用の電極２４，２６の組（ブランカー：ブランキング偏向器）がそれぞれ配置される。また、各通過孔２５の近傍には、各通過孔２５用の例えば電極２４に偏向電圧を印加する制御回路４１（ロジック回路）がブランキングアパーチャアレイ機構２０４の基板内に埋め込まれるようにして配置される。各ビーム用の２つの電極２４，２６の他方（例えば、電極２６）は、グランド接続される。また、各制御回路４１は、制御信号用の例えば１０ビットの配線が接続される。各制御回路４１は、例えば１０ビットの配線の他、クロック信号線および電源用の配線等が接続される。マルチビームを構成するそれぞれのビーム毎に、電極２４，２６と制御回路４１とによる個別ブランキング機構４７が構成される。ブランキング制御回路１２６から各制御回路４１用の制御信号が出力される。各制御回路４１内には、図示しないシフトレジストが配置され、例えば、ｎ_３×ｍ_３本のマルチビームの１列分の制御回路内のシフトレジスタが直列に接続される。そして、例えば、ｎ_３×ｍ_３本のマルチビームの１列分の制御信号がシリーズで送信され、例えば、ｎ_３回のクロック信号によって各ビームの制御信号が対応する制御回路４１に格納される。

各通過孔を通過する電子ビーム２０は、それぞれ独立に対となる２つの電極２４，２６に印加される電圧によって偏向される。かかる偏向によってブランキング制御される。マルチビームのうちの対応ビームをそれぞれブランキング偏向する。このように、複数のブランカーが、成形アパーチャアレイ部材２０３の複数の穴２２（開口部）を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う。

次に検査装置１００における光学画像取得部１５０の動作について説明する。電子銃２０１（放出部）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直に成形アパーチャアレイ部材２０３全体を照明する。成形アパーチャアレイ部材２０３には、矩形の複数の穴（開口部）が形成され、電子ビーム２００は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム２００の各一部が、かかる成形アパーチャアレイ部材２０３の複数の穴２２をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム（マルチビーム）２０ａ〜ｅが形成される。かかるマルチビーム２０ａ〜ｅは、ブランキングアパーチャアレイ機構２０４のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。

ブランキングアパーチャアレイ機構２０４を通過したマルチビーム２０ａ〜ｅは、縮小レンズ２０５によって、縮小され、制限アパーチャ部材２０６に形成された中心の穴に向かって進む。ここで、ブランキングアパーチャアレイ機構２０４のブランカーによって偏向された電子ビーム２０は、制限アパーチャ部材２０６の中心の穴から位置がはずれ、制限アパーチャ部材２０６によって遮蔽される。一方、ブランキングアパーチャアレイ機構２０４のブランカーによって偏向されなかった電子ビーム２０は、図１に示すように制限アパーチャ部材２０６の中心の穴を通過する。かかる個別ブランキング機構のＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが制御される。このように、制限アパーチャ部材２０６は、個別ブランキング機構によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビーム毎に、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ部材２０６を通過したビームにより、１回分のショットのビームが形成される。制限アパーチャ部材２０６を通過したマルチビーム２０は、対物レンズ２０７により焦点が合わされ、所望の縮小率のパターン像となり、偏向器２０８によって、制限アパーチャ部材２０６を通過した各ビーム（マルチビーム２０全体）が同方向に一括して偏向され、各ビームの基板１０１上のそれぞれの照射位置に照射される。一度に照射されるマルチビーム２０は、理想的には成形アパーチャアレイ部材２０３の複数の穴の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。このように、電子ビームカラム１０２は、一度に２次元状のｎ_３×ｍ_３本のマルチビーム２０を基板１０１に照射する。基板１０１の所望する位置にマルチビーム２０が照射されたことに起因して基板１０１から放出される、マルチビーム２０の各ビームに対応する反射電子を含む２次電子３００の束となる２次電子群３１０は、共に、偏向器２１０によって検出器２２２側或いは検出器側２２４に選択的に偏向され、検出器２２２（或いは検出器２２４）に入射することによって検出される。２次電子群３１０は、照射用のマルチビーム２０に比べて運動エネルギーが小さい。そのため、偏向器２１０は、弱い電場を生じさせることで、大きな加速電圧によって加速させられている照射用のマルチビーム２０を偏向させずに、照射用のマルチビーム２０に比べて運動エネルギーが小さい２次電子群３１０だけを偏向させることができる。検出器２２２と検出器２２４とを光軸を挟んで対称に配置し、偏向器２１０の２極の電極を、上方から見て、検出器２２２と検出器２２４と光軸とを結ぶ線上と重なる位置に配置することで、電極に印加する電圧の極性を入れ替えることで、検出器２２２側或いは検出器側２２４に選択的に２次電子群３１０を偏向できる。

図４は、実施の形態１における検査対象基板に形成される複数のチップ領域の一例を示す図である。図４において、基板１０１の検査領域３０には、複数のチップパターンが形成される。１〜６で示す各チップパターンのチップ領域３１が図４に示されている。チップ領域３１毎に、例えば、ホールパターン、ラインパターン、ラインアンドスペースパターン、或いはこれらの組み合わせといった同種の図形パターンが繰り返し形成される。異なるチップ領域３１間では、一般的に、異なるパターンが形成される。図４の例では、検査領域３０全体が複数のチップ領域３１で満たされているがこれに限るものではなく、検査領域３０上にいずれのチップ領域３１にも属さない領域があっても構わない。また、検査領域３０の外周近傍、例えば、４隅の近傍にはそれぞれアライメントマーク１１が形成される。図４の例では、アライメントマーク１１が検査領域３０外に配置されているが、これに限るものではない。検査領域３０の内側に形成されても構わない。

図５は、実施の形態１におけるマルチビームの照射領域と測定用画素との一例を示す図である。図５において、基板１０１の検査領域３０は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３２に仮想分割される。例えば、一回のマルチビーム２０全体の照射で照射可能な照射領域３４の幅の自然数倍と同じ幅で短冊状の複数のストライプ領域３２に仮想分割される。また、各ストライプ領域３２は、例えば、マルチビームのビームサイズでメッシュ状の複数のメッシュ領域に分割される。かかる各メッシュ領域が、測定用画素３６（単位照射領域）となる。図５の例では、基板１０１の検査領域が、例えばｙ方向に、１回のマルチビーム２０の照射で照射可能な照射領域３４（描画フィールド）のサイズと実質同じ幅サイズで複数のストライプ領域３２に分割された場合を示している。なお、ストライプ領域３２の幅は、これに限るものではない。照射領域３４のｎ_４倍（ｎ_４は１以上の整数）のサイズであると好適である。図５の例では、５１２×５１２列のマルチビームの場合を示している。そして、照射領域３４内に、１回のマルチビーム２０の照射で照射可能な複数の測定用画素２８（１ショット時のビームの照射位置）が示されている。言い換えれば、隣り合う測定用画素２８間のピッチがマルチビームの各ビーム間のピッチとなる。図５の例では、隣り合う４つの測定用画素２８で囲まれると共に、４つの測定用画素２８のうちの１つの測定用画素２８を含む正方形の領域で１つのグリッド２９を構成する。図５の例では、各グリッド２９は、４×４画素で構成される場合を示している。

図６は、実施の形態１におけるスキャン動作の細部の一例を説明するための概念図である。図６では、ある１つの単位検査領域３３（照射領域３４）を走査する場合の一例を示している。１つの照射領域３４内には、ｘ，ｙ方向に（２次元状に）ｎ_１×ｍ_１個のグリッド２９が配列されることになる。ｎ×ｍ個のマルチビーム２０がすべて使用される場合には、ｎ_１×ｍ_１個のグリッド２９は、ｎ×ｍ個のグリッド２９になる。１つの単位検査領域３３にマルチビーム２０が照射可能な位置にＸＹステージ１０５を移動させたら、その位置でＸＹステージ１０５を停止させ、当該単位検査領域３３を照射領域３４として当該単位検査領域３３内を走査（スキャン動作）する。マルチビーム２０を構成する各ビームは、互いに異なるいずれかのグリッド２９を担当することになる。そして、各ショット時に、各ビームは、担当グリッド２９内の同じ位置に相当する１つの測定用画素２８を照射することになる。図６の例では、各ビームは、１ショット目に担当グリッド２９内の最下段の右から１番目の測定用画素３６を照射する。そして、偏向器２０８によってマルチビーム２０全体を一括してｙ方向に１測定用画素３６分だけビーム偏向位置をシフトさせ、２ショット目に担当グリッド２９内の下から２段目の右から１番目の測定用画素３６を照射する。同様に、３ショット目に担当グリッド２９内の下から３段目の右から１番目の測定用画素３６を照射する。４ショット目に担当グリッド２９内の下から４段目の右から１番目の測定用画素３６を照射する。次に、偏向器２０８によってマルチビーム２０全体を一括して最下段の右から２番目の測定用画素３６の位置にビーム偏向位置をシフトさせ、同様に、ｙ方向に向かって、測定用画素３６を順に照射していく。かかる動作を繰り返し、１つのビームで１つのグリッド２９内のすべての測定用画素３６を順に照射していく。１回のショットでは、成形アパーチャアレイ部材２０３の各穴２２を通過することによって形成されたマルチビームによって、最大で各穴２２と同数の複数のショットに応じた２次電子３００の束による２次電子群３１０が一度に検出される。

以上のように、マルチビーム２０全体では、単位検査領域３３を照射領域３４として走査（スキャン）することになるが、各ビームは、それぞれ対応する１つのグリッド２９を走査することになる。そして、ＸＹステージ１０５が停止した状態で、１つの単位検査領域３３の走査（スキャン）が終了すると、隣接する次の単位検査領域３３にステップ動作をして、ＸＹステージ１０５が停止した状態で、かかる隣接する次の単位検査領域３３の走査（スキャン）を行う。かかるステップアンドリピート動作を繰り返し、各チップ３２の走査を進めていく。マルチビーム２０のショットにより、その都度、照射された測定用画素３６から２次電子３００が周囲上方に放出され、検出器２２２，２２４の一方にて検出される。実施の形態１では、検出器２２２の単位検出領域サイズと検出器２２４の単位検出領域サイズとを異なるサイズに設定する。例えば、検出器２２２は、各測定用画素３６から周囲上方に放出された２次電子３００を測定用画素３６毎（或いはグリッド２９毎）に検出する。検出器２２４は、各測定用画素３６から周囲上方に放出された２次電子３００を複数の測定用画素３６により構成される画素グループ毎（或いは複数のグリッド２９により構成されるグリッドグループ毎）に検出する。言い換えれば、検出器２２４は、検出器２２２よりも拡大倍率（或いは解像度）が小さい画像の画素情報を検出するように構成する。

以上のようにマルチビーム２０を用いて走査することで、シングルビームで走査する場合よりも高速にスキャン動作（測定）ができる。なお、上述した例では、ステップアンドリピート動作で各単位検査領域３３のスキャンを行う場合について説明したが、これに限るものではない。ＸＹステージ１０５を連続移動させながら各単位検査領域３３のスキャンを行う場合であってもよい。

図７は、実施の形態１におけるパターン検査方法の要部工程を示すフローチャート図である。図７において、実施の形態１におけるパターン検査方法は、キャリブレーション工程（Ｓ１０２）と、プレスキャンストライプ（１）設定工程（Ｓ１０４）と、検出器選択工程（Ｓ１０６）と、プレスキャン（１）及び画像検出工程（Ｓ１０８）と、階調値演算工程（Ｓ１１０）と、検査前スキャン工程（Ｓ１１２）と、位置ずれによる階調値補正工程（Ｓ１１４）と、判定工程（Ｓ１１６）と、階調値補正工程（Ｓ１１８）と、帯電候補領域抽出工程（Ｓ１２０）と、プレスキャンストライプ（２）設定工程（Ｓ１２２）と、プレスキャン（２）及び画像検出工程（Ｓ１２４）と、判定工程（Ｓ１２６）と、データ判定工程（Ｓ１２８）と、差分値演算工程（Ｓ１３０）と、階調値補正工程（Ｓ１３４）と、差分マップ作成工程（Ｓ１３６）と、検査スキャン及び画像検出工程（Ｓ１４０）と、帯電補正工程（Ｓ１４２）と、参照画像作成工程（Ｓ１４４）と、位置合わせ工程（Ｓ１４６）と、比較工程（Ｓ１４８）と、いう一連の工程を実施する。

ここで、検査装置１００では、パターン検査前に、基板１０１面の画像を使った位置合わせ（アライメント）作業や、例えば膜パターンが存在しない白パターンと例えば膜パターンが存在する黒パターンとの階調値を設定するキャリブレーション（光量キャリブレーション）作業といった事前準備が必要となる。また、実施の形態１では、参照画像を作成するためのフィルタ関数の係数を取得するためにもパターン検査前に画像を取得する。そのため、検査装置１００では、上述したように、検査前の段階で、画像を得るために基板１０１面の一部にマルチビーム２０（電子ビーム）を照射する必要がある。その結果、検査前の段階で、基板１０１面の一部は帯電してしまう。そのままの状態で、パターン検査を行ったのでは、帯電の影響を受けている箇所において、得られる画像の階調値に誤差が生じてしまう。そこで、実施の形態１では、検査前にプレスキャンを行って、帯電の影響を測定する。かかるプレスキャンでは、基板１０１にさらなる帯電の影響を与えることを防止或いは低減するために、検査時よりも弱いビーム強度でプレスキャンを行うと好適である。例えば、検査時のビーム強度の１／５〜１／２０程度の強度に設定すると好適である。また、プレスキャン画像を検出する場合でも演算時間を低減するために、拡大倍率（或いは解像度）を小さくすると好適である。

キャリブレーション工程（Ｓ１０２）として、光学画像取得部１５０は、検査対象基板１０１の検査領域３０内の一部のパターン有部分とパターン無部分とをマルチビームを照射することによってスキャンして、照射箇所から放出された２次電子群３１０を検出器２２２で検出する。検出されたデータは、検出回路１０６、ストライプパターンメモリ１２３を介して、制御系回路１６０に出力され、画像がモニタ１１７に表示される。そして、制御計算機１１０は、かかる画像から、例えば膜パターンが存在しない白パターンの階調値（最大階調）と例えば膜パターンが存在する黒パターンとの階調値（最小階調）を設定する（光量キャリブレーション）。階調値は、例えば２５６階調で設定すると好適である。また、パターン有部分とパターン無部分の位置は、記憶装置１０９に格納された設計データから判定すればよい。

図８は、実施の形態１におけるストライプ設定回路の内部構成を示す図である。図８において、ストライプ設定回路１４４内には、選択部６０、設定部６２、判定部６４、選択部６６、判定部６７、抽出部６８、及び設定部６９が配置される。選択部６０、設定部６２、判定部６４、選択部６６、判定部６７、抽出部６８、及び設定部６９といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。選択部６０、設定部６２、判定部６４、選択部６６、判定部６７、抽出部６８、及び設定部６９内に必要な入力データ或いは演算された結果はその都度図示しないメモリに記憶される。

プレスキャンストライプ（１）設定工程（Ｓ１０４）として、ストライプ設定回路１４４は、基板１０１の検査領域３０上に短冊状に設定される、検査領域３０の一部を占める複数のプレスキャンストライプ（１）領域（第１のストライプ領域）を設定する。具体的には、以下のように動作する。

図９は、実施の形態１におけるプレスキャンストライプの設定方法の一例を示すフローチャート図である。図９において、実施の形態１におけるプレスキャンストライプの設定方法は、選択工程（Ｓ１０）と、設定工程（Ｓ１２）と、判定工程（Ｓ１４）と、選択工程（Ｓ１６）と、いう一連の工程を実施する。

図１０は、実施の形態１におけるプレスキャンを説明するための図である。図１０では、複数のチップパターン（１〜６）の各チップ領域３１の一例と、検査領域３０の一部を占める複数のプレスキャンストライプ（１）領域３５（第１のストライプ領域）の一例とを示している。

選択工程（Ｓ１０）として、選択部６０は、複数のチップ領域３１のうち、左端（ｘ座標が小さい方向に隣接する他のチップ領域３１が無い）のチップ領域３１を選択する。図１０の例では、チップパターン１，５，６の各チップ領域３１が該当する。

設定工程（Ｓ１２）として、設定部６２は、複数のチップパターン（１〜６）のうち、選択された対応するチップパターンの中央部を含む対応するチップパターン用のプレスキャンストライプ（１）領域３５（第１のストライプ領域）を設定する。図１０の例では、チップパターン１の中央部を通るプレスキャンストライプ（１）領域３５ａ、チップパターン５の中央部を通るプレスキャンストライプ（１）領域３５ｂ、及びチップパターン６の中央部を通るプレスキャンストライプ（１）領域３５ｃを設定する。

判定工程（Ｓ１４）として、判定部６４は、複数のチップパターン（１〜６）のうち、既に設定済のプレスキャンストライプ（１）領域３５と重ならないチップパターンの有無を判定する。図１０の例では、複数のチップパターン（１〜６）のうち、チップパターン１，５，６については、プレスキャンストライプ（１）領域３５（ａ，ｂ，ｃ）が既に設定されているので、残りのチップパターン２，３，４の中にプレスキャンストライプ（１）領域３５ａ，３５ｂ，３５ｃのいずれとも重ならないチップパターンが存在するかどうかを判定する。判定部６４は、まず、プレスキャンストライプ（１）領域３５が設定済のチップパターン１，５，６の右側側（ｘ方向側）に隣接するチップパターンが既に設定済のプレスキャンストライプ（１）領域３５と重ならないかどうかを判定する。チップパターン１，５，６の右側側（ｘ方向側）に隣接するチップパターンとして、図１０の例では、チップパターン２，４が該当する。既に設定済のプレスキャンストライプ（１）領域３５と重ならない右側側（ｘ方向側）に隣接するチップパターンが有る場合には、選択工程（Ｓ１６）に進む。既に設定済のプレスキャンストライプ（１）領域３５と重ならない右側側（ｘ方向側）に隣接するチップパターンが無い場合には、判定工程（Ｓ１８）に進む。

図９の例では、チップパターン２，４のうち、チップパターン２がプレスキャンストライプ（１）領域３５ａと重なる。チップパターン４がプレスキャンストライプ（１）領域３５ｂと重なる。よって、図１０の例では、プレスキャンストライプ（１）領域３５が設定済のチップパターン１，５，６の右側側（ｘ方向側）に隣接するチップパターン２，４のうち、既に設定済のプレスキャンストライプ（１）領域３５と重ならないチップパターンは無いと判定されることになる。

選択工程（Ｓ１６）として、選択部６６は、プレスキャンストライプ（１）領域３５が設定済のチップパターン１，５，６の右側側（ｘ方向側）に隣接するチップパターン２，４のうち、既に設定済のプレスキャンストライプ（１）領域３５と重ならないチップパターンが存在する場合には、プレスキャンストライプ（１）領域３５が設定済のチップパターン１，５，６の右側側（ｘ方向側）に隣接する、既に設定済のプレスキャンストライプ（１）領域３５と重ならないチップパターンを選択する。そして、設定工程（Ｓ１２）に戻る。図１０の例では、プレスキャンストライプ（１）領域３５が設定済のチップパターン１，５，６の右側側（ｘ方向側）に隣接するチップパターン２，４のうち、既に設定済のプレスキャンストライプ（１）領域３５と重ならないチップパターンは無いので、選択されないことになる。

プレスキャンストライプ（１）領域３５が設定済のチップパターン１，５，６の右側側（ｘ方向側）に隣接するチップパターン２，４のうち、既に設定済のプレスキャンストライプ（１）領域３５と重ならないチップパターンが存在する場合には、戻った設定工程（Ｓ１２）において、設定部６２が、存在した対応するチップパターンの中央部を含む対応するチップパターン用のプレスキャンストライプ（１）領域３５（第１のストライプ領域）を設定することになる。図１０の例では、プレスキャンストライプ（１）領域３５が設定済のチップパターン１，５，６の右側側（ｘ方向側）に隣接するチップパターン２，４のうち、既に設定済のプレスキャンストライプ（１）領域３５と重ならないチップパターンが存在しないので新たにプレスキャンストライプ（１）領域３５（第１のストライプ領域）を設定しないことになる。そして、再度、判定工程（Ｓ１４）に進む。

そして、判定工程（Ｓ１４）において、上述したように、判定部６４は、プレスキャンストライプ（１）領域３５が設定済のチップパターン２，４の右側側（ｘ方向側）に隣接するチップパターンのうち、既に設定済のプレスキャンストライプ（１）領域３５と重ならないチップパターンが有るかどうかを判定する。チップパターン２，４の右側側（ｘ方向側）に隣接するチップパターンとして、図９の例では、チップパターン３が該当する。図９の例では、チップパターン３がプレスキャンストライプ（１）領域３５ａ，３５ｂと重なる。よって、図１０の例では、プレスキャンストライプ（１）領域３５が設定済のチップパターン２，４の右側側（ｘ方向側）に隣接するチップパターン３のうち、既に設定済のプレスキャンストライプ（１）領域３５と重ならないチップパターンは無いと判定されることになる。

判定工程（Ｓ１８）として、判定部６７は、すべてのチップパターンについて判定工程（Ｓ１４）での対象になったかどうかを判定する。まだ、残るチップパターンが存在する場合には、判定工程（Ｓ１４）に戻る。

以上のように、判定工程（Ｓ１８）においてすべてのチップパターンについて判定工程（Ｓ１４）での判定対象となるまで、設定工程（Ｓ１２）から判定工程（Ｓ１８）までを繰り返す。言い換えれば、設定部６２は、複数のチップパターン１〜６のすべてのチップパターンが既に設定済のいずれかのプレスキャンストライプ（１）領域３５（第１のストライプ領域）と重なるまで、検査領域３０の所定の端部側（図１０では左端）のチップパターンから順に、当該チップパターン用のプレスキャンストライプ（１）領域３５を設定する。図１０の例では、プレスキャンストライプ（１）領域３５ａ，３５ｂ，３５ｃの３本によって、すべてのチップパターンがいずれかのプレスキャンストライプ（１）領域３５と重なることになる。以上により、すべてのチップパターンをプレスキャンするためのプレスキャンストライプ（１）領域３５を設定できる。かかる手法を用いることで、各チップパターンを確実に通りながら、プレスキャンストライプ（１）領域３５の本数を低減できる。なお、プレスキャンストライプ（１）領域３５の幅（ｙ方向）のサイズは、照射領域３４のサイズの整数倍に設定すると好適である。図１０の例では、照射領域３４のｙ方向サイズと同じサイズに設定されている。

検出器選択工程（Ｓ１０６）として、検出器選択回路１４２は、複数の検出器２２２，２２４の中からプレスキャン用に用いる検出器（ここでは、検出器２２４）を選択する。選択された検出器の情報は偏向制御回路１２８に出力される。そして、偏向制御回路１２８は、選択された検出器２２４が２次電子群３１０を検出するように、偏向器２１０に偏向電圧を印加する。具体的には、偏向器２１０を構成する２極の電極のうち、選択された検出器２２４側の電極が相対的に正の電位になるように電圧を印加する。例えば、偏向器２１０を構成する２極の電極のうち、選択された検出器２２４側の電極に正の電位を印加し、選択されなかった検出器２２２側の電極に負の電位（或いはグランド電位）を印加する。

プレスキャン（１）及び画像検出工程（Ｓ１０８）として、電子ビームカラム１０２は、複数の電子ビームにより構成されるマルチビーム２０を用いて、基板１０１上を走査する。ここでは、基板１０１の検査領域３０上に短冊状に設定された、検査領域３０の一部を占める複数のプレスキャンストライプ（１）領域３５（第１のストライプ領域）を、マルチビーム２０を用いてパターン検査前に順にスキャン（走査）する（プレスキャン（１））。上述したように、かかるプレスキャン（１）では、基板１０１にさらなる帯電の影響を与えることを防止或いは低減するために、検査時よりも弱いビーム強度でプレスキャンを行うと好適である。例えば、検査時のビーム強度の１／５〜１／２０程度の強度に設定すると好適である。そして、検出器２２４（第１の検出器）は、基板１０１にマルチビーム２０を照射することに起因して基板１０１から放出される２次電子群３１０を所望の検査画素サイズよりも大きい画素サイズ（第１の画素サイズ）毎に検出する。検出器２２４で検出される際のプレスキャン用画素３７のサイズ（第１の画素サイズ）は、検出器２２２で検出される際の検査用画素サイズ（第２の画素サイズ）の２０倍以上に設定すると好適である。これにより、プレスキャン画像を検出する場合の演算時間を低減できる。実施の形態１では、単位検査領域３３を、例えば２×２の領域に分け、グループ化し、プレスキャン用画素３７とする。マルチビーム２０が５１２×５１２本のビームで構成される場合、検出器２２４は、例えば、２５６×２５６のグリッド２９により構成されるグリッドグループをプレスキャン用画素３７として、プレスキャン用画素３７毎に検出する。検出器２２４によって検出されたプレスキャン用画素からの２次電子３００の検出データは、測定順に検出回路１０６に出力される。検出回路１０６内では、図示しないＡ／Ｄ変換器によって、アナログの検出データがデジタルデータに変換され、ストライプパターンメモリ１２３に格納される。デジタルデータに変換する際、検出データが示す検出強度を、例えば、０〜２５５の２５６階調で定義すると良い。そして、１つのプレスキャンストライプ（１）領域３５分の検出データが蓄積された段階で、プレスキャン（１）データとして補正回路１４０に転送される。

図１１は、実施の形態１における補正回路の内部構成の一例を示す図である。図１１において、補正回路１４０内には、磁気ディスク装置等の記憶装置７０，７２，７４，８７，８８、帯電補正マップ作成部７６、判定部３０１、判定部３０２、補正部３０３、判定部３０４、平均値演算部３０５、差分演算部３０６、判定部３０７、補正部３０８、判定部３０９、判定部３１２、及び補正部３１４が配置される。また、帯電補正マップ作成部７６内には、階調値演算部７７、位置ずれ階調補正部７８、判定部７９、階調補正部８０、判定部８１、データ判定部８２、差分演算部８３、差分マップ作成部８４、及び階調補正部８６が配置される。帯電補正マップ作成部７６（階調値演算部７７、位置ずれ階調補正部７８、判定部７９、階調補正部８０、判定部８１、データ判定部８２、差分演算部８３、差分マップ作成部８４、及び階調補正部８６）、判定部３０１、判定部３０２、補正部３０３、判定部３０４、平均値演算部３０５、差分演算部３０６、判定部３０７、補正部３０８、判定部３０９、判定部３１２、及び補正部３１４といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。帯電補正マップ作成部７６（階調値演算部７７、位置ずれ階調補正部７８、判定部７９、階調補正部８０、判定部８１、データ判定部８２、差分演算部８３、差分マップ作成部８４、及び階調補正部８６）、判定部３０１、判定部３０２、補正部３０３、判定部３０４、平均値演算部３０５、差分演算部３０６、判定部３０７、補正部３０８、判定部３０９、判定部３１２、及び補正部３１４内に必要な入力データ或いは演算された結果はその都度図示しないメモリに記憶される。

補正回路１４０に転送されたプレスキャン（１）データは、記憶装置７０に格納される。

階調値演算工程（Ｓ１１０）として、階調値演算部７７は、記憶装置７０に記憶されたプレスキャン（１）データを読み出し、プレスキャン用画素３７毎に、階調値を演算する。実際にプレスキャン（１）を行った、各プレスキャンストライプ（１）領域３５のプレスキャン用画素３７については、測定値を階調値とする。プレスキャンストライプ（１）領域３５は、検査領域３０の一部だけなので、検査領域３０には、実際にプレスキャン（１）を行っていない多くの領域が残る。階調値演算部７７は、チップ領域３１毎に、実際にプレスキャン（１）を行った、複数のプレスキャンストライプ（１）領域３５のうち、当該チップ領域３１内に位置するプレスキャン用画素３７毎の階調値の平均値（平均階調値）を演算する。そして、階調値演算部７７は、当該チップ領域３１内で実際にプレスキャン（１）を行っていないプレスキャン用画素３７の階調値は、かかる当該チップ領域３１内の平均階調値を当てはめる。これにより、検査領域３０全体について、プレスキャン用画素３７毎の階調値を演算できる。かかる段階のプレスキャン用画素３７毎の階調値を階調値（Ａ）とする。プレスキャン用画素３７をマップ用の単位メッシュとし、階調値（Ａ）をメッシュ値とするとする検査領域３０全体についての階調値マップ（Ａ）は記憶装置８７に格納される。かかる段階では、キャリブレーション動作が１回行われている段階で、まだ、検査時の階調値に誤差が生じるほどの帯電の影響は受けていないものと思われる。よって、階調値（Ａ）は帯電の影響を受ける前の段階で得られる基準データになる。

検査前スキャン工程（Ｓ１１２）として、検査前スキャンの一例として、光学画像取得部１５０は、アライメントマーク１１にマルチビーム２０を照射することによってスキャンして、照射箇所から放出された２次電子群３１０を検出器２２２で検出する。そして、得られる画像のアライメントマーク１１の位置に基づいて、基板１０１の設計位置からの位置ずれを補正する。アライメント動作は、１回の位置合わせで所望する精度が得られない場合が多いので、通常、複数回のアライメント動作が行われる。そのため、通常、１つのアライメントマーク１１に対して複数回のスキャン動作を実施する。また、その際のビーム強度は検査時と同様のビーム強度を用いる。よって、かかるスキャン動作によって、ビーム照射位置は帯電することになる。図４の例では、検査領域３０外にアライメントマーク１１が配置される場合を示したが、検査領域３０内にアライメントマーク１１が配置される場合もあり得る。

また、検査前スキャンの他の一例として、参照画像を作成するためのフィルタ関数の係数を取得するためにもパターン検査前に検査領域３０内の一部の領域の画像を取得する。そのため、光学画像取得部１５０は、かかる領域にマルチビーム２０を照射することによってスキャンして、照射箇所から放出された２次電子群３１０を検出器２２２で検出する。そして、対応する設計画像が得られる測定画像とできるだけ一致するように変換するためのフィルタ関数の係数を演算する。かかる演算には、通常、数か所の領域が用いられる。また、１つの領域について、複数回のスキャン動作を実施する。また、その際のビーム強度は検査時と同様のビーム強度を用いる。よって、かかるスキャン動作によって、ビーム照射位置は帯電することになる。

また、検査前スキャンの他の一例として、上述した光量キャリブレーション動作を再度行う場合もある。なお、検査前スキャン工程（Ｓ１１２）を実施するにあたり、検出器選択回路１４２は、複数の検出器２２２，２２４の中から検査用に用いる検出器（ここでは、検出器２２２）を選択する。選択された検出器の情報は偏向制御回路１２８に出力される。そして、偏向制御回路１２８は、選択された検出器２２２が２次電子群３１０を検出するように、偏向器２１０に偏向電圧を印加することは言うまでもない。

以上のように、基板１０１に対して、マルチビーム２０を用いた複数回のパターン検査前走査が実施される。これらの複数回のパターン検査前走査によって、検査領域３０内に帯電した領域が生じることになる。

位置ずれによる階調値補正工程（Ｓ１１４）として、上述したアライメント動作によって、基板１０１の位置が移動するため、プレスキャン用画素３７の階調値に誤差が生じることになる。そこで、位置ずれ階調補正部７８は、プレスキャン用画素３７毎に、位置ずれにより生じた階調値誤差を補正する。

図１２は、実施の形態１における階調補正の仕方を説明するための図である。位置ずれ階調補正部７８は、プレスキャン用画素３７毎に、基板１０１のアライメント動作による移動量（位置ずれ補正量）の値だけ、当該プレスキャン用画素３７内のパターン２７の画像の位置を補正する。図１２の例では、例えば、アライメント動作による移動量（位置ずれ補正量）が、ｘ方向に「−１０」であれば、当該プレスキャン用画素３７内のパターン２７の位置をｘ方向に−１０ｎｍ移動させる。これにより、プレスキャン用画素３７毎の個別歪補正ができる。その結果、当該プレスキャン用画素３７内のパターン２７の一部が隣接するプレスキャン用画素３７へと移動する場合が生じる。或いは隣接するプレスキャン用画素３７から当該プレスキャン用画素３７内にパターン２７の一部が移動する場合が生じる。これによりプレスキャン用画素３７内の階調値が変化する。位置ずれ階調補正部７８は、かかる変化した階調値を演算する。かかる段階のプレスキャン用画素３７毎の階調値を階調値（Ｂ）とする。プレスキャン用画素３７をマップ用の単位メッシュとし、階調値（Ｂ）をメッシュ値とする検査領域３０全体についての階調値マップ（Ｂ）は記憶装置８７に格納される。

判定工程（Ｓ１１６）として、判定部７９は、階調値（Ａ）を取得した以降に再度の光量キャリブレーション動作をおこなったかどうかを判定する。行った場合には階調値補正工程（Ｓ１１８）に進む。行っていない場合には帯電候補領域抽出工程（Ｓ１２０）に進む。

階調値補正工程（Ｓ１１８）として、階調補正部８０は、光量キャリブレーション動作によって、同じ検出データ強度であっても変換される階調値が変化するので、検査領域３０全体の各プレスキャン用画素３７の階調値に、変化分の階調オフセット値を加算する。かかる段階のプレスキャン用画素３７毎の階調値を階調値（Ｃ）とする。プレスキャン用画素３７をマップ用の単位メッシュとし、階調値（Ｃ）をメッシュ値とする検査領域３０全体についての階調値マップ（Ｃ）は記憶装置８７に格納される。

帯電候補領域抽出工程（Ｓ１２０）として、抽出部６８は、上述した複数回のパターン検査前走査によって帯電が予想される帯電候補領域を抽出する。どの領域に何回の検査前スキャンが実施されたかについては、制御計算機１１０側（システム側）で把握しているので、制御計算機１１０から入力すればよい。

図１３は、実施の形態１における帯電候補領域とプレスキャンストライプ（２）領域との一例を示す図である。図１３の例では、例えば、チップパターン１のチップ領域３１内から帯電候補領域１２ａが抽出される。また、例えば、チップパターン４のチップ領域３１内から帯電候補領域１２ｂが抽出される。帯電候補領域１２になる条件として、例えば、プレスキャンとは別に、検査前スキャン工程（Ｓ１１２）において、複数回のスキャン動作が行われた領域を設定する。例えば、３回以上のスキャン動作が行われた領域を設定する。

プレスキャンストライプ（２）設定工程（Ｓ１２２）として、設定部６９は、複数回のパターン検査前走査によって帯電が予想される帯電候補領域１２を含むプレスキャンストライプ（２）領域１４（第３のストライプ領域）を設定する。図１３の例では、チップパターン１の帯電候補領域１２ａが中央部を通るプレスキャンストライプ（２）領域１４ａ、及びチップパターン４の帯電候補領域１２ｂが中央部を通るプレスキャンストライプ（２）領域１４ｂを設定する。プレスキャンストライプ（２）領域１４の幅は、プレスキャンストライプ（１）領域３５と同様で良い。また、図１３の例では、帯電候補領域１２がプレスキャンストライプ（２）領域１４の幅よりも小さい場合を示しているが、同じサイズに帯電候補領域を設定してもよい。

プレスキャン（２）及び画像検出工程（Ｓ１２４）として、電子ビームカラム１０２は、複数の電子ビームにより構成されるマルチビーム２０を用いて、基板１０１上を走査する。ここでは、基板１０１の検査領域３０上に短冊状に設定された、検査領域３０の一部を占める複数のプレスキャンストライプ（２）領域１４（第３のストライプ領域）を、マルチビーム２０を用いてパターン検査前に順にスキャン（走査）する（プレスキャン（２））。かかるプレスキャン（２）では、上述したプレスキャン（１）と同様、基板１０１にさらなる帯電の影響を与えることを防止或いは低減するために、検査時よりも弱いビーム強度でプレスキャンを行うと好適である。プレスキャン（１）と同様、例えば、検査時のビーム強度の１／５〜１／２０程度の強度に設定すると好適である。そして、検出器２２４（第１の検出器）は、基板１０１にマルチビーム２０を照射することに起因して基板１０１から放出される２次電子群３１０を所望の検査画素サイズよりも大きい画素サイズ（第１の画素サイズ）毎に検出する。検出器２２４は、プレスキャン用画素３７毎に２次電子群３１０を検出する。検出器２２４によって検出されたプレスキャン用画素３７からの２次電子３００の検出データは、測定順に検出回路１０６に出力される。検出回路１０６内では、アナログの検出データがデジタルデータに変換され、ストライプパターンメモリ１２３に格納される。そして、同様に、検出強度を、例えば、０〜２５５の２５６階調で定義すると良い。そして、１つのプレスキャンストライプ（２）領域１４分の検出データが蓄積された段階で、プレスキャン（２）データとして補正回路１４０に転送される。

なお、プレスキャン（２）及び画像検出工程（Ｓ１２４）を実施するにあたり、検出器選択回路１４２は、複数の検出器２２２，２２４の中からプレスキャン用に用いる検出器（ここでは、検出器２２４）を選択する。選択された検出器の情報は偏向制御回路１２８に出力される。そして、偏向制御回路１２８は、選択された検出器２２４が２次電子群３１０を検出するように、偏向器２１０に偏向電圧を印加することは言うまでもない。

判定工程（Ｓ１２６）として、判定部８１は、チップパターン毎に、チップ領域３１内に帯電候補領域１２が存在するかどうかを判定する。帯電候補領域１２が１つも存在しないチップパターンについては、当該チップ領域３１のパターン検査において帯電の影響を考慮する（補正する）必要はない。よって、帯電候補領域１２が存在するチップパターンについては、データ判定工程（Ｓ１２８）に進む。

データ判定工程（Ｓ１２８）として、データ判定部８２は、帯電候補領域１２が存在するチップパターン毎に、かつ、当該チップ領域３１内のプレスキャン用画素３７毎に、当該プレスキャン用画素３７が帯電候補領域１２と重なるかどうかを判定する。また、データ判定部８２は、帯電候補領域１２が存在するチップパターン毎に、かつ、当該チップ領域３１内のプレスキャン用画素３７毎に、プレスキャン（２）より前の階調値の最新の値が、プレスキャン（１）で実際に測定された値に基づいた階調値（Ａ）、階調値（Ｂ）、或いは階調値（Ｃ）の値なのか、プレスキャン（１）で実際には測定されていない平均値に基づいた階調値（Ａ）、階調値（Ｂ）、或いは階調値（Ｃ）の値なのか、を判定する。

ここで、プレスキャン（２）より前の各プレスキャン用画素３７の階調値の最新の値は、再度の光量キャリブレーション動作が行われていれば、階調値マップ（Ｃ）の値となる。或いは、再度の光量キャリブレーション動作が行われておらず、かつアライメント動作で基板１０１の移動があれば、階調値マップ（Ｂ）の値となる。或いは、再度の光量キャリブレーション動作が行われておらず、かつアライメント動作で基板１０１の移動がなければ、階調値マップ（Ａ）の値となる。

差分値演算工程（Ｓ１３０）として、差分演算部８３（差分値演算部）は、帯電候補領域１２について、検査前スキャン工程（Ｓ１１２）における複数回のパターン検査前走査より前のプレスキャン（１）（走査）により得られたプレスキャン用画素３７（第１の画素サイズの画素）毎に検出された画素データに基づく階調値から、検査前スキャン工程（Ｓ１１２）における複数回のパターン検査前走査より後のプレスキャン（２）（走査）により得られたプレスキャン用画素３７（第１の画素サイズの画素）毎に検出された階調値（画素データの値）を差分した差分値を演算する。具体的には、差分演算部８３は、帯電候補領域１２が存在するチップパターン毎に、かつ、当該チップ領域３１内の帯電候補領域１２と重なるプレスキャン用画素３７毎に、階調値の最新の値（階調値（Ａ）、階調値（Ｂ）、或いは階調値（Ｃ））からプレスキャン（２）によって得られた階調値を差し引いた差分値を演算する。

階調値補正工程（Ｓ１３４）として、階調補正部８６は、各プレスキャンストライプ（２）領域１４のプレスキャン用画素３７毎に、プレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値から、プレスキャン（２）より得られた当該プレスキャン用画素３７の階調値を差し引いた差分値が所定の誤差範囲よりも外れていない場合であって、プレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値がプレスキャン（１）で実際には測定されていない平均値に基づいた階調値（Ａ）、階調値（Ｂ）、或いは階調値（Ｃ）の値である場合に、当該プレスキャン用画素３７の最新の階調値をプレスキャン（２）より得られた当該プレスキャン用画素３７の階調値に補正する。

ここで、プレスキャンストライプ（２）領域１４には、帯電候補領域１２と重なるプレスキャン用画素３７と帯電候補領域１２と重ならないプレスキャン用画素３７とが混在する。帯電候補領域１２と重なるプレスキャン用画素３７については、帯電の影響を受けて階調値がずれている可能性が高いので、プレスキャン（２）で検出された値は使用しない。プレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値を引き継ぐと良い。

一方、帯電候補領域１２と重ならないプレスキャン用画素３７について、プレスキャン（２）で検出された階調値がプレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値と若干違う程度（差分値が所定の誤差範囲）である場合には、以下のように対処する。

プレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値がプレスキャン（１）で実際に測定された値に基づいた階調値（Ａ）、階調値（Ｂ）、或いは階調値（Ｃ）の値である場合、プレスキャン（１）で実際に測定された値に基づいているので正しい可能性が高い。よって、プレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値を引き継ぐと良い。

プレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値がプレスキャン（１）で実際には測定されておらず平均値に基づいた階調値（Ａ）、階調値（Ｂ）、或いは階調値（Ｃ）の値である場合、プレスキャン（２）で得られた値が実測値なので、平均値よりも正しい可能性が高い。よって、当該プレスキャン用画素３７の最新の階調値をプレスキャン（２）より得られた当該プレスキャン用画素３７の階調値に補正すると良い。

他方、帯電候補領域１２と重ならないプレスキャン用画素３７について、プレスキャン（２）で検出された階調値がプレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値と大きく違う（差分値が上述した所定の誤差範囲外）である場合、プレスキャン（２）において何らかの誤差影響を受けたと想定されるので、プレスキャン（２）で検出された値は誤差を含んでいる可能性が高い。よって、プレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値を引き継ぐと良い。

以上のように得られたかかる段階のプレスキャン用画素３７毎の階調値を階調値（Ｄ）とする。プレスキャン用画素３７をマップ用の単位メッシュとし、階調値（Ｄ）をメッシュ値とする検査領域３０全体についての階調値マップ（Ｄ）は記憶装置８７に格納される。

よって、階調値補正工程（Ｓ１３４）後の各プレスキャン用画素３７の階調値の最新の値は、階調値マップ（Ｄ）の値となる。階調値マップ（Ｄ）に定義される各プレスキャン用画素３７の階調値は、階調値補正工程（Ｓ１３４）によって補正されたプレスキャン用画素３７についてはかかる補正値が定義される。階調値補正工程（Ｓ１３４）によって補正されていない場合には、次の階調値マップの値を引き継ぐことになる。再度の光量キャリブレーション動作が行われていれば、階調値マップ（Ｃ）の値となる。或いは、再度の光量キャリブレーション動作が行われておらず、かつアライメント動作で基板１０１の移動があれば、階調値マップ（Ｂ）の値となる。或いは、再度の光量キャリブレーション動作が行われておらず、かつアライメント動作で基板１０１の移動がなければ、階調値マップ（Ａ）の値となる。

差分マップ作成工程（Ｓ１３６）として、差分マップ作成部８４は、プレスキャン（２）領域１４内であって、階調値マップ（Ｄ）に対してプレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値を引き継いだプレスキャン用画素３７毎に、当該プレスキャン用画素３７の最新の階調値から、プレスキャン（２）により得られた階調値を差分した差分値（１）を演算する。なお、帯電候補領域１２と重なるプレスキャン用画素３７の差分値（１）は、差分値演算工程（Ｓ１３０）において既に演算された値を流用すればよい。プレスキャン用画素３７をマップのメッシュ単位として、かかる差分値（１）をマップ値とする差分（１）マップを作成する。作成された差分（１）マップは記憶装置８８に格納される。プレスキャン（２）によって得られた階調値のうち、階調値補正工程（Ｓ１３４）によって補正されずにプレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値を引き継いだプレスキャン用画素３７は、帯電の影響を受けているためにプレスキャン（２）によって得られた階調値が用いられていないことになる。

以上のようにして、帯電補正マップとして、差分マップと階調値マップ（Ｄ）とを得ることができる。実施の形態１では、かかる帯電補正マップを用いて、以下、パターン検査時に取得される階調値を補正する。

検査スキャン及び画像検出工程（Ｓ１４０）として、まず、検出器選択回路１４２は、複数の検出器２２２，２２４の中から検査用に用いる検出器（ここでは、検出器２２２）を選択する。選択された検出器の情報は偏向制御回路１２８に出力される。そして、偏向制御回路１２８は、選択された検出器２２２が２次電子群３１０を検出するように、偏向器２１０に偏向電圧を印加する。

そして、電子ビームカラム１０２は、複数の電子ビームにより構成されるマルチビーム２０を用いて、基板１０１上を走査する。ここでは、基板１０１の検査領域３０を仮想分割した、短冊状に設定された、検査領域３０の全体を占める複数のストライプ領域３２（第２のストライプ領域）を、マルチビーム２０を用いて順にスキャン（走査）する。図４の例では、１〜６のチップパターンにより検査領域３０全体が占められているので、検査用の複数のストライプ領域３２は、検査領域３０の全体を占めるが、これに限るものではない。配置されるチップパターンにより検査領域３０全体が占められていない場合には、チップパターンが配置される部分だけを複数のストライプ領域３２に分割しても良い。

図１４は、実施の形態１におけるスキャン動作の一例を説明するための概念図である。図１４において、基板１０１の検査領域３０は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３２に仮想分割される。例えば、一回のマルチビーム２０全体の照射で照射可能な照射領域３４の幅の自然数倍と同じ幅で短冊状の複数のストライプ領域３２に仮想分割される。図１４の例では、照射領域３４と同じ幅で短冊状の複数のストライプ領域３２に仮想分割される。また、各ストライプ領域３２は、照射領域３４と同じサイズで複数の単位検査領域３３に分割される。図１４に示すように、まず、ＸＹステージ１０５を移動させて、第１番目のストライプ領域３２の左端の単位検査領域３３の位置に一回のマルチビーム２０の照射で照射可能な照射領域３４が位置するように調整し、スキャン動作が開始される。実施の形態１では、例えば、ステップアンドリピート動作を繰り返すことで、照射領域３４をｘ方向に照射領域３４の幅で順次ずらしながら当該単位検査領域３３を走査していく。第１番目のストライプ領域３２をスキャンする際には、ＸＹステージ１０５を例えば−ｘ方向に移動させることにより、相対的にｘ方向へとスキャン動作を進めていく。第１番目のストライプ領域３２の検査用のマルチビーム照射が終了したら、ステージ位置を−ｙ方向に移動させて、第２番目のストライプ領域３２の右端、或いはさらに右側の位置に照射領域３４が相対的にｙ方向に位置するように調整し、今度は、ＸＹステージ１０５を例えばｘ方向に移動させることにより、−ｘ方向に向かって同様にマルチビーム照射を行う。第３番目のストライプ領域３２では、ｘ方向に向かってマルチビーム照射し、第４番目のストライプ領域３２では、−ｘ方向に向かってマルチビーム照射するといったように、交互に向きを変えながら走査することで検査時間を短縮できる。但し、かかる交互に向きを変えながら走査する場合に限らず、各ストライプ領域３２を描画する際、同じ方向に向かって走査を進めるようにしても構わない。１回のショットでは、成形アパーチャアレイ部材２０３の各穴２２を通過することによって形成されたマルチビームによって、最大で各穴２２と同数の複数のショットに応じた２次電子の束による２次電子群３１０が一度に検出される。

なお、今回は検査用なので、通常の検査時のビーム強度でスキャンを行う。そして、各ストライプ領域３２のスキャンにおいて、検出器２２２（第２の検出器）は、基板１０１にマルチビーム２０を照射することに起因して基板１０１から放出される２次電子群３１０を所望の検査画素サイズ（第２の画素サイズ）毎に検出する。検出器２２２は、画素３６毎に２次電子群３１０を検出する。検出器２２２によって検出された画素３６からの２次電子３００の検出データは、測定順に検出回路１０６に出力される。検出回路１０６内では、アナログの検出データがデジタルデータに変換され、ストライプパターンメモリ１２３に格納される。そして、同様に、検出強度を、例えば、０〜２５５の２５６階調で定義すると良い。そして、１つのストライプ領域３２分の検出データが蓄積された段階で、検査用の測定データとして補正回路１４０に転送される。なお、測定データの画素サイズは、測定用画素３６の代わりに、グリッド２９を単位としても良い。かかる場合には、同じグリッド２９内の画素３６の階調平均値を当該グリッド２９の階調値にすればよい。或いは、検出器２２２の検出画素サイズを予めグリッド２９単位にしても良い。

帯電補正工程（Ｓ１４２）として、補正回路１４０（補正部）は、上述したプレスキャンによってプレスキャン用画素３７毎に得られた画素データを用いて、検査時のスキャンによって得られた画素データに生じる帯電に起因する階調誤差を補正する。上述したプレスキャンによってプレスキャン用画素３７毎に得られた画素データは、上述したように、基板１０１の検査領域３０上に短冊状に設定される、検査領域３０の一部を占める複数のストライプ領域３５（第１のストライプ領域）或いは複数のストライプ領域１４（第３のストライプ領域）を、マルチビーム２０を用いて走査することによって得られたプレスキャン用画素３７毎に検出された画素データとなる。言い換えれば、差分マップと階調値マップ（Ｄ）といった帯電補正マップが該当する。検査時のスキャンによって得られた画素データは、上述したように、基板１０１の検査領域３０が短冊状に仮想分割された複数のストライプ領域３２（第２のストライプ領域）を、マルチビーム２０を用いて走査することによって得られた検査用の所望の画素サイズの画素３６（或いはグリッド２９）（第２の画素サイズ）毎に検出された画素データが該当する。

図１５は、実施の形態１における帯電補正工程の内部工程を示すフローチャート図である。図１５において、実施の形態１における帯電補正工程（Ｓ１４２）は、その内部工程として、判定工程（Ｓ２０２）と、判定工程（Ｓ２０４）と、補正工程（Ｓ２０６）と、判定工程（Ｓ２１０）と、平均値演算工程（Ｓ２１２）と、差分値（２）演算工程（Ｓ２１４）と、判定工程（Ｓ２１６）と、補正工程（Ｓ２１８）と、判定工程（Ｓ２２０）と、判定工程（Ｓ２２２）と、補正工程（Ｓ２２４）と、いう、一連の工程を実施する。

判定工程（Ｓ２０２）として、判定部３０１は、チップパターン毎に、当該チップパターンのチップ領域３１内に帯電候補領域１２が存在するかどうかを判定する。帯電候補領域１２が存在しない場合には、補正回路１４０は、当該チップパターンのチップ領域３１内の画素３６（或いはグリッド２９）の階調値の補正を行わないで終了し、当該画素３６（或いはグリッド２９）の階調値を比較回路１０８に出力する。帯電候補領域１２が存在する場合には、判定工程（Ｓ２０４）に進む。

図１６は、実施の形態１における帯電候補領域が存在するチップパターンのチップ領域の画素の位置を示す図である。図１６の例では、帯電候補領域１２が存在するチップパターン１のチップ領域３１を示している。チップパターン１のチップ領域３１内には、帯電候補領域１２内に位置する画素３６ａと、帯電候補領域１２内ではないが、プレスキャン（１）領域３５内に位置する画素３６ｂと、帯電候補領域１２内ではないが、プレスキャン（２）領域１４内に位置する画素３６ｃと、その他の部分に位置する画素３６ｄ，３６ｅ，３６ｆとが存在する。これらの各条件について、それぞれ、以下のように補正する。

判定工程（Ｓ２０４）として、判定部３０２は、帯電候補領域１２が存在するチップ領域３１内の画素３６（或いはグリッド２９）毎に、当該画素３６（或いはグリッド２９）が帯電候補領域１２と重なるかどうかを判定する。帯電候補領域１２と重ならない場合は判定工程（Ｓ２１０）に進む。帯電候補領域１２と重なる場合は補正工程（Ｓ２０６）に進む。

補正工程（Ｓ２０６）として、補正部３０３は、帯電候補領域１２について、差分値（１）を用いて、画素３６ａ（或いはグリッド２９）（第２の画素サイズの画素）毎に検出された画素データに生じる帯電に起因する階調誤差を補正する。具体的には、補正部３０３は、帯電候補領域１２が存在するチップ領域３１内であって、帯電候補領域１２と重なる画素３６ａ（或いはグリッド２９）毎に、帯電候補領域１２と重なる画素３６ａ（或いはグリッド２９）の検査用測定データとして得られた階調値に、記憶装置８８に格納された差分（１）マップの対応するプレスキャン用画素３７の差分値（１）を加算することによって、階調値を補正する。帯電候補領域１２と重なる画素３６（或いはグリッド２９）の測定データは帯電の影響を受けているので、差分（１）マップの対応する差分値を加算することで帯電の影響を排除できる。差分（１）マップに定義される差分値は、帯電前に得られた階調値から帯電後に得られた階調値を差し引いた差分値なので加算することになるが、帯電後に得られた階調値から帯電前に得られた階調値を差し引いた差分値として求めた場合には、減算すればよいことは言うまでもない。画素３６（或いはグリッド２９）の補正後の階調値データは比較回路１０８に出力される。

判定工程（Ｓ２１０）として、判定部３０４は、帯電候補領域１２が存在するチップ領域３１内であって、帯電候補領域１２と重ならない画素３６（或いはグリッド２９）毎に、かかる帯電候補領域１２と重ならない画素３６（或いはグリッド２９）が、プレスキャン（１）領域３５内に位置するかどうかを判定する。プレスキャン（１）領域３５内ではない場合には、判定工程（Ｓ２２０）に進む。プレスキャン（１）領域３５内の場合には、平均値演算工程（Ｓ２１２）に進む。

平均値演算工程（Ｓ２１２）として、平均値演算部３０５は、帯電候補領域１２が存在するチップ領域３１内であって、帯電候補領域１２と重ならず、かつプレスキャン（１）領域３５内に位置する画素３６ｂ（或いはグリッド２９）毎に、当該画素３６ｂ（或いはグリッド２９）及び隣接する周囲の複数の画素３６（或いはグリッド２９）の検査用測定データとして得られた階調値の平均値を演算する。隣接する周囲の複数の画素３６（或いはグリッド２９）は、同じチップ領域３１内の画素３６（或いはグリッド２９）を用いる。例えば、当該画素３６ｂと、ｘ方向に隣接する画素３６と、ｙ方向に隣接する画素３６と、ｘ，ｙ方向に隣接する画素３６と、の２×２の画素３６の平均階調値を演算する。

差分値（２）演算工程（Ｓ２１４）として、差分演算部３０６は、記憶装置８８に格納された階調値（Ｄ）マップを読み出し、階調値（Ｄ）マップに定義された当該画素３６ｂ（或いはグリッド２９）と重なるプレスキャン用画素３７の階調値から、当該画素３６ｂ（或いはグリッド２９）及び隣接する周囲の複数の画素３６（或いはグリッド２９）の検査用測定データとして得られた階調値の平均値（平均階調値）を差し引いた差分値（２）を演算する。

判定工程（Ｓ２１６）として、判定部３０７は、演算された差分値（２）の絶対値が閾値Δ’よりも大きいかどうかを演算する。大きい場合には補正工程（Ｓ２１８）に進む。大きくない場合には当該画素３６ｂ（或いはグリッド２９）の階調値の補正を行わないで終了し、当該画素３６（或いはグリッド２９）の階調値を比較回路１０８に出力する。

補正工程（Ｓ２１８）として、補正部３０８は、差分値（２）の絶対値が閾値Δ’よりも大きい画素３６ｂ（或いはグリッド２９）について、当該画素３６ｂ（或いはグリッド２９）の検査用測定データとして得られた階調値に、差分値（２）を加算することによって、階調値を補正する。検査用に測定された複数画素の平均階調値は、通常、プレスキャン（１）で測定された値に基づく階調値と近い値になることが想定される。しかし、差分値（２）の絶対値が閾値Δ’（例えば、３０階調）よりも大きくずれた場合に帯電の影響があったものとして補正する。補正後の当該画素３６ｂ（或いはグリッド２９）の階調値は比較回路１０８に出力される。

判定工程（Ｓ２２０）として、判定部３０９は、帯電候補領域１２が存在するチップ領域３１内であって、帯電候補領域１２と重ならず、プレスキャン（１）領域３５内に位置しない画素３６（或いはグリッド２９）毎に、当該画素３６（或いはグリッド２９）が、プレスキャン（２）領域１４内に位置するかどうかを判定する。当該画素３６（或いはグリッド２９）が、プレスキャン（２）領域１４内に位置しない場合（図１６の画素３６ｄ，３６ｅ，３６ｆのいずれかの場合）には、当該画素３６（図１６の画素３６ｄ，３６ｅ，３６ｆのいずれか）（或いはグリッド２９）の階調値の補正を行わないで終了し、当該画素３６（或いはグリッド２９）の階調値を比較回路１０８に出力する。当該画素３６（或いはグリッド２９）が、プレスキャン（２）領域１４内に位置する場合（図１６の画素３６ｃ）には、判定工程（Ｓ２２２）に進む。

判定工程（Ｓ２２２）として、判定部３１２は、帯電候補領域１２が存在するチップ領域３１内であって、帯電候補領域１２と重ならず、プレスキャン（２）領域１４内に位置する画素３６ｃ（或いはグリッド２９）毎に、当該画素３６ｃ（或いはグリッド２９）に対応するプレスキャン用画素３７の階調値（Ｄ）がプレスキャン（２）で得られた階調値かどうかを判定する。プレスキャン（２）で得られた階調値の場合には当該画素３６ｃ（或いはグリッド２９）の階調値の補正を行わないで終了し、当該画素３６ｃ（或いはグリッド２９）の階調値を比較回路１０８に出力する。プレスキャン（２）で得られた階調値ではない場合には補正工程（Ｓ２２４）に進む。

補正工程（Ｓ２２４）として、補正部３１４は、帯電候補領域１２が存在するチップ領域３１内であって、帯電候補領域１２と重ならず、プレスキャン（２）領域１４内に位置し、プレスキャン（２）で得られた階調値ではない画素３６ｃ（或いはグリッド２９）毎に、当該画素３６ｃ（或いはグリッド２９）の検査用測定データとして得られた階調値に、記憶装置８８に格納された差分（１）マップの対応するプレスキャン用画素３７の差分値（１）を加算することによって、階調値を補正する。プレスキャン（２）で得られた階調値を用いずに、プレスキャン（２）より前の当該プレスキャン用画素３７の最新の階調値を引き継いだプレスキャン用画素３７は、帯電の影響を受けている可能性が高い。よって、検査用測定データとして得られた階調値を補正する。

以上のように、実施の形態１によれば、帯電の影響を受けている（及び帯電の影響を受けている可能性が高い）画素３６（或いはグリッド２９）の検査用測定データとして得られた階調値を補正できる。

以上のように、実施の形態１によれば、電子ビームによるマルチビームを用いたパターン検査において、測定された階調値から帯電の影響を排除或いは低減できる。

参照画像作成工程（Ｓ１４４）として、展開回路１１１及び参照回路１１２といった参照画像作成部は、基板１０１が露光用マスクの場合には、複数の図形パターンを基板１０１に形成するための元になる描画データ（設計データ）に基づいて、単位検査領域３３に対応する領域の参照画像を作成する。展開回路１１１及び参照回路１１２といった参照画像作成部は、基板１０１が半導体基板の場合には、半導体基板に露光用マスクのマスクパターンを露光転写する際の基板上の露光イメージが定義された露光イメージデータに基づいて、単位検査領域３３に対応する領域の参照画像を作成する。具体的には、以下のように動作する。まず、展開回路１１１は、記憶装置１０９から制御計算機１１０を通して描画データ（或いは露光イメージデータ）を読み出し、読み出された描画データ（或いは露光イメージデータ）に定義された各単位検査領域３３内の各図形パターンを２値ないしは多値のイメージデータに変換して、このイメージデータが参照回路１１２に送られる。

ここで、描画データ（或いは露光イメージデータ）に定義される図形は、例えば長方形や三角形を基本図形としたもので、例えば、図形の基準位置における座標（ｘ、ｙ）、辺の長さ、長方形や三角形等の図形種を区別する識別子となる図形コードといった情報で各パターン図形の形、大きさ、位置等を定義した図形データが格納されている。

かかる図形データとなる描画データ（或いは露光イメージデータ）が展開回路１１１に入力されると図形ごとのデータにまで展開し、その図形データの図形形状を示す図形コード、図形寸法などを解釈する。そして、所定の量子化寸法のグリッドを単位とするマス目内に配置されるパターンとして２値ないしは多値の設計画像データを展開し、出力する。言い換えれば、設計データを読み込み、検査領域を所定の寸法を単位とするマス目として仮想分割してできたマス目毎に設計パターンにおける図形が占める占有率を演算し、ｎビットの占有率データを出力する。例えば、１つのマス目を１画素として設定すると好適である。そして、１画素に１／２^８（＝１／２５６）の分解能を持たせるとすると、画素内に配置されている図形の領域分だけ１／２５６の小領域を割り付けて画素内の占有率を演算する。そして、８ビットの占有率データとして参照回路１１２に出力する。かかるマス目は、測定データに合わせて、測定用画素３６（或いはグリッド２９）と同サイズにすればよい。

次に、参照回路１１２は、送られてきた図形のイメージデータである設計画像データに適切なフィルタ処理を施す。検出回路１０６から得られる光学画像としての測定データは、電子光学系によってフィルタが作用した状態、言い換えれば連続変化するアナログ状態にあるため、画像強度（濃淡値）がデジタル値の設計側のイメージデータである設計画像データにもフィルタ処理を施すことにより、測定データに合わせることができる。このようにして単位検査領域３３の測定画像（光学画像）と比較する設計画像（参照画像）を作成する。作成された参照画像の画像データは比較回路１０８に出力され、比較回路１０８内に出力された参照画像は、それぞれメモリに格納される。

以上のようにして、複数のチップパターンが定義された設計データ等に基づく、複数の単位検査領域３３に応じた、複数の図形パターンの複数の参照画像を作成する。これにより、基板１０１から検出された各検査ストライプ３２の複数の単位検査領域３３の測定画像に対応する、複数の参照画像が作成される。

図１７は、実施の形態１における比較回路の内部構成の一例を示す図である。図１７において、比較回路１０８内には、磁気ディスク装置等の記憶装置５０，５２、位置合わせ部５６、及び比較部５８が配置される。位置合わせ部５６、及び比較部５８といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。位置合わせ部５６、及び比較部５８内に必要な入力データ或いは演算された結果はその都度図示しないメモリに記憶される。補正回路１４０から出力された画素３６（或いはグリッド２９）の検査用測定データは記憶装置５０に格納される。参照回路１１２から出力された参照画像の画像データは記憶装置５２に格納される。

位置合わせ工程（Ｓ１４６）として、位置合わせ部５６は、単位検査領域３３毎に、当該単位検査領域３３の光学画像を構成する複数の画素３６（或いはグリッド２９）の検査用測定データと、対応する参照画像の画像データとを読み出し、当該単位検査領域３３の光学画像と、対応する参照画像との位置合わせを行う。位置合わせは、画素３６（或いはグリッド２９）よりも小さいサブ画素単位で行うと良い。例えば、最小二乗法を用いて位置合わせする。

比較工程（Ｓ１４８）として、比較部５８は、位置合わせされた当該測定画像（光学画像）と参照画像とを画素３６（或いはグリッド２９）毎に比較する。比較部５８は、所定の判定条件に従って画素３６（或いはグリッド２９）毎に両者を比較し、例えば形状欠陥といった欠陥の有無を判定する。例えば、画素３６（或いはグリッド２９）毎の階調値差が判定閾値Ｔｈよりも大きければ欠陥と判定する。そして、比較結果が出力される。比較結果は、記憶装置１０９、モニタ１１７、メモリ１１８、或いはプリンタ１１９より出力されればよい。

以上のように、実施の形態１によれば、電子ビームによるマルチビームを用いたパターン検査において帯電の影響に起因する疑似欠陥を低減できる。

以上の説明において、一連の「〜回路」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜回路」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。プロセッサ等を実行させるプログラムは、磁気ディスク装置、磁気テープ装置、ＦＤ、或いはＲＯＭ（リードオンリメモリ）等の記録媒体に記録されればよい。例えば、位置回路１０７、比較回路１０８、展開回路１１１、参照回路１１２、補正回路１４０等は、上述した少なくとも１つの処理回路で構成されても良い。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのパターン検査方法及びパターン検査装置は、本発明の範囲に包含される。

１１アライメントマーク
１２帯電候補領域
１４プレスキャン（２）領域
２０マルチビーム
２２穴
２４，２６電極
２５通過孔
２７パターン
２８画素
２９グリッド
３０検査領域
３１チップ領域
３２ストライプ領域
３３単位検査領域
３４照射領域
３５プレスキャン（１）領域
３６画素
３７プレスキャン用画素
４１制御回路
４７個別ブランキング機構
５０，５２記憶装置
５６位置合わせ部
５８比較部
６０選択部
６２設定部
６４判定部
６６選択部
６７判定部
６８抽出部
６９設定部
７６帯電補正マップ作成部
７７階調値演算部
７８位置ずれ階調補正部
７９判定部
８０階調補正部
８１判定部
８２データ判定部
８３差分演算部
８４差分マップ作成部
８６階調補正部
１００検査装置
１０１基板
１０２電子ビームカラム
１０３検査室
１０６検出回路
１０７位置回路
１０８比較回路
１０９記憶装置
１１０制御計算機
１１１展開回路
１１２参照回路
１１４ステージ制御回路
１１７モニタ
１１８メモリ
１１９プリンタ
１２０バス
１２２レーザ測長システム
１２３ストライプパターンメモリ
１２４レンズ制御回路
１２６ブランキング制御回路
１２８偏向制御回路
１４０補正回路
１４２検出器選択回路
１４４ストライプ設定回路
１５０光学画像取得部
１６０制御系回路
２００電子ビーム
２０１電子銃
２０２照明レンズ
２０３成形アパーチャアレイ部材
２０４ブランキングアパーチャアレイ機構
２０５縮小レンズ
２０６制限アパーチャ部材
２０７対物レンズ
２０８，２１０偏向器
２１６ミラー
２２２，２２４検出器
３００２次電子
３０１判定部
３０２判定部
３０３補正部
３０４判定部
３０５平均値演算部
３０６差分演算部
３０７判定部
３０８補正部
３０９判定部
３１０２次電子群
３１２判定部
３１４補正部

Claims

複数のチップパターンが形成された基板を載置するステージと、
複数の電子ビームにより構成されるマルチビームを用いて、前記基板上を走査するカラムと、
前記基板に前記マルチビームを照射することに起因して前記基板から放出される２次電子群を所望の検査画素サイズよりも大きい第１の画素サイズ毎に検出する第１の検出器と、
前記基板に前記マルチビームを照射することに起因して前記基板から放出される２次電子群を前記所望の画素サイズとなる第２の画素サイズ毎に検出する第２の検出器と、
前記基板の検査領域上に短冊状に設定される、前記検査領域の一部を占める複数の第１のストライプ領域を、前記マルチビームを用いて走査することによって得られた前記第１の画素サイズ毎に検出された画素データを用いて、前記基板の検査領域が短冊状に仮想分割された複数の第２のストライプ領域を、前記マルチビームを用いて走査することによって得られた前記第２の画素サイズ毎に検出された画素データに生じる帯電に起因する階調誤差を補正する補正部と、
を備えたことを特徴とするパターン検査装置。
前記第１の画素サイズは、前記第２の画素サイズの２０倍以上であることを特徴とする請求項１記載のパターン検査装置。
前記複数のチップパターンは、前記検査領域内に形成され、
前記複数のチップパターンのうち、対応するチップパターンの中央部を含む前記複数の第１のストライプ領域のうちの前記対応するチップパターン用の第１のストライプ領域を設定する設定部と、
前記複数のチップパターンのうち、既に設定済の第１のストライプ領域と重ならないチップパターンの有無を判定する判定部と、
をさらに備え、
前記設定部は、前記複数のチップパターンのすべてのチップパターンが前記複数の第１のストライプ領域のうちの既に設定済のいずれかの第１のストライプ領域と重なるまで、前記検査領域の所定の端部側のチップパターンから順に、前記複数の第１のストライプ領域のうちの当該チップパターン用の第１のストライプ領域を設定することを特徴とする請求項１又は２記載のパターン検査装置。
前記基板に対して、複数回のパターン検査前走査が実施され、
前記複数回のパターン検査前走査によって帯電が予想される帯電候補領域を含む第３のストライプ領域が、前記マルチビームを用いて走査され、
前記帯電候補領域について、前記複数回のパターン検査前走査より後の走査により得られた前記第１の画素サイズ毎に検出された画素データの値から前記複数回のパターン検査前走査より前の走査により得られた前記第１の画素サイズ毎に検出された画素データに基づく値を差分した差分値を演算する差分値演算部をさらに備え、
前記補正部は、前記帯電候補領域について、前記差分値を用いて、前記第２の画素サイズ毎に検出された画素データに生じる帯電に起因する階調誤差を補正することを特徴とする請求項１〜３いずれか記載のパターン検査装置。
複数の電子ビームにより構成されるマルチビームを用いて、複数のチップパターンが形成された基板上を走査する工程と、
前記基板に前記マルチビームを照射することに起因して前記基板から放出される２次電子群を所望の検査画素サイズよりも大きい第１の画素サイズ毎に検出する工程と、
前記基板に前記マルチビームを照射することに起因して前記基板から放出される２次電子群を前記所望の画素サイズとなる第２の画素サイズ毎に検出する工程と、
前記基板の検査領域上に短冊状に設定される、前記検査領域の一部を占める複数の第１のストライプ領域を、前記マルチビームを用いて走査することによって得られた前記第１の画素サイズ毎に検出された画素データを用いて、前記基板の検査領域が短冊状に仮想分割された複数の第２のストライプ領域を、前記マルチビームを用いて走査することによって得られた前記第２の画素サイズ毎に検出された画素データに生じる帯電に起因する階調誤差を補正する工程と、
を備えたことを特徴とするパターン検査方法。