JP6649076B2 - 光回路基板の製造方法 - Google Patents
光回路基板の製造方法 Download PDFInfo
- Publication number
- JP6649076B2 JP6649076B2 JP2015249208A JP2015249208A JP6649076B2 JP 6649076 B2 JP6649076 B2 JP 6649076B2 JP 2015249208 A JP2015249208 A JP 2015249208A JP 2015249208 A JP2015249208 A JP 2015249208A JP 6649076 B2 JP6649076 B2 JP 6649076B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- glass plate
- optical waveguide
- positioning
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
Description
従来の光回路基板Bは、配線基板20と、光導波路21とを備えている。
絶縁層22の下面には、配線導体23の一部から成る外部接続パッド26が形成されている。外部接続パッド26は、外部回路基板の配線導体が接続される。
光導波路21は、下部クラッド層21aおよびコア21b、ならびに上部クラッド層21cにより形成されている。光導波路21には、光信号が伝送される。
光導波路21を構成する下部クラッド層21aと上部クラッド層21cは、プレーン状の絶縁層である。コア21bは、断面が四角の細い帯状である。下部クラッド層21aおよび上部クラッド層21cは、コア21bの表面に密着してコア21bを取り囲んでいる。
さらに、コア21bは、その一端に反射面Mを有している。反射面Mは、コア21bの延在方向に直角かつ配線基板20の上面に対して所定の角度を有する切断面から成る。この反射面Mを介して、光導波路21と電子部品Dとの間で光信号の授受が行われる。
絶縁層22は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸させて熱硬化することにより形成される。
なお、反射面Mを形成する場合は、コア21bの延在方向の中心軸と、反射面Mの中心位置とを一致させておくことで光導波路21と電子部品Dとの間で光信号の授受を正確に行うことができる。ここで、反射面Mの中心位置とは、四角形状の反射面Mの1対の対角線が交わる位置を指す。
ところが、配線基板20は、製造時の熱履歴により反りが生じていることがある。このため、反射面Mを形成するためにブレードによりコア21bを切断するときに、ブレードをコア21bの所定の位置に正確に切り込ませることができない場合がある。そのため、コア21bの延在方向の中心軸と、反射面Mの中心位置とを一致させることができず、光導波路21と電子部品Dとの間で光信号の授受を正確に行うことができないという問題がある。
を有しており、平面視で光導波路の切り込み個所から全面が露出する方向を向いている反射面を形成する工程と、ガラス板側の位置決めマークに対応しており、ガラス板の下面が当接した状態が光導波路を所定の高さに位置決めする高さとなるように上面から突出する複数の基板側の位置決めマークを有する配線基板を準備する工程と、ガラス板を配線基板の上面に、それぞれ対応するガラス板側の位置決めマークおよび基板側の位置決めマークを平面透視で重畳させるとともに、基板側の位置決めマークの上面とガラス板の下面と、を互いに当接することで位置決めを行い搭載する工程と、を行うことを特徴とするものである。
絶縁層12は、複数の貫通孔14を有している。絶縁層12の上下面および貫通孔14の内側には、配線導体13が形成されている。絶縁層12の上面は、光導波路形成部11が搭載される搭載部Xを備えている。搭載部Xには、後述する複数のガラス板側の位置決めマークS1に対応する複数の基板側の位置決めマークS2が形成されている。
絶縁層12の上面には、配線導体13の一部から成る複数の電子部品接続パッド15が形成されている。電子部品接続パッド15には、電子部品Dが実装される。絶縁層12の下面には、配線導体13の一部から成る複数の外部接続パッド16が形成されている。
光導波路17は、下部クラッド層17aおよびコア17b、ならびに上部クラッド層17cにより形成されている。光導波路17は、平板状のガラス板Gの上面に沿って延在するように形成されている。光導波路17には、光信号が伝送される。
光導波路17を構成する下部クラッド層17aおよび上部クラッド層17cは、プレーン状の絶縁層である。コア17bは、断面が四角の細い帯状である。下部クラッド層17aおよび上部クラッド層17cは、コア17bの表面に密着してコア17bを取り囲んでいる。
さらに、コア17bは、その一端に反射面Mを有している。反射面Mは、コア17bの延在方向に直角かつガラス板Gの上面に対して所定の角度を有しており、コア17bの上面から下面に至る切断面から成る。なお、コア17bの延在方向の中心軸と、反射面Mの中心位置とは一致しており、この反射面Mを介して光導波路17と電子部品Dとの間で光信号の授受が正確に行われる。
下部クラッド層17aは、例えばエポキシ樹脂やポリイミド樹脂から成る感光性シートあるいは感光性ペーストを、ガラス板G上に被着あるいは塗布して露光および現像によりガラス板G上全面に被覆した後、熱硬化することで形成される。下部クラッド層17aの厚みは、およそ10〜20μm程度である。
コア17bは、例えばエポキシ樹脂やポリイミド樹脂から成る感光性シートを、真空状態で下部クラッド層17a上に被着して露光および現像により帯状に形成した後、熱硬化することで形成される。コア17b形成用の感光性シートを形成する樹脂の屈折率は、下部および上部クラッド層17a、17c形成用の感光性シートやペーストを形成する樹脂の屈折率よりも大きいものを用いる。コア17bの厚みは、およそ30〜40μm程度である。
ガラス板側の位置決めマークS1は、コア17b以外の領域における下部クラッド層17a上に、コア17bと同時に同じ材質および同じ方法で複数形成される。
上部クラッド層17cは、例えばエポキシ樹脂やポリイミド樹脂から成る感光性シートあるいは感光性ペーストを、下部クラッド層17aおよびコア17b、ならびにガラス板側の位置決めマークS1を被覆するように被着あるいは塗布して露光および現像した後、熱硬化することで形成される。上部クラッド層17cの厚みは、およそ10〜20μm程度である。
絶縁層12の上面には、配線導体13の一部から成る複数の電子部品接続パッド15が形成されている。絶縁層12の下面には、配線導体13の一部から成る複数の外部接続パッド16が形成されている。搭載部Xには、配線導体13の一部から成る複数の基板側の位置決めマークS2が形成されている。
絶縁層12は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸させて熱硬化することにより形成される。貫通孔14は、例えばドリル加工やブラスト加工により形成される。配線導体13は、例えば周知のめっき法により銅等の良導電性金属により形成される。
なお、光導波路形成部11は、コア17bと同時に形成されたガラス板側の位置決めマークS1を、基板側の位置決めマークS2に合わせて位置決めして搭載されることから、コア17bと配線基板10との位置精度は高くなる。
なお、電子部品Dを実装するには、電子部品Dの光信号の授受部Pを反射面Mに対向させた状態で電子部品Dの電極Tと電子部品接続パッド15とを半田を介して接続する方法が採用される。
これにより、反射面M形成時の精度バラツキ等によって反射面Mの中心位置が延在方向に沿ってズレが生じた場合でも、延在方向に大きな径を有する電子部品接続パッド15内において実装する電子部品Dの電極をズレに合わせて移動して接続することができる。
その結果、反射面Mの中心位置と、電子部品Dにおける光信号の授受部Pとの位置合わせを細やかに調整することが可能になり、光導波路17と電子部品Dとの間で光信号の授受をより正確に行うことが可能になる。ソルダーレジスト層を被着する場合は、延在方向における径の長さが、延在方向に垂直な方向における径の長さよりも大きな開口部を形成しておけばよい。
17 光導波路
17a 下部クラッド層
17b コア
17c 上部クラッド層
A 光回路基板
G ガラス板
M 反射面
S1 ガラス板側の位置決めマーク
S2 基板側の位置決めマーク
Claims (2)
- 平板状のガラス板の上面に、下部クラッド層および上部クラッド層間に一定の厚みのコアを挟持して成る光導波路を前記上面に沿って延在するように形成すると同時に、前記コア以外の領域における前記下部クラッド層および上部クラッド層間に前記コアと同じ材質から成るガラス板側の位置決めマークを複数形成する工程と、
前記光導波路に、延在する方向と直角方向に切り込みを入れて前記コアを分断した切断面で構成されており、前記光導波路が延在する方向における断面視で前記コアの下面に対して一定の傾斜角度を有しており、平面視で前記光導波路の切り込み個所から全面が露出する方向を向いている反射面を形成する工程と、
前記ガラス板側の位置決めマークに対応しており、前記ガラス板の下面が当接した状態が前記光導波路を所定の高さに位置決めする高さとなるように上面から突出する複数の基板側の位置決めマークを有する配線基板を準備する工程と、前記ガラス板を前記配線基板の上面に、それぞれ対応する前記ガラス板側の位置決めマークおよび前記基板側の位置決めマークを平面透視で重畳させるとともに、前記基板側の位置決めマークの上面と前記ガラス板の下面と、を互いに当接することで位置決めを行い搭載する工程と、を行うことを特徴とする光回路基板の製造方法。 - 前記コアとの間で前記反射面を介して光信号の送受信を行う電子部品を実装するために、前記延在方向における径の長さが前記延在方向に垂直な方向における径の長さよりも大きな電子部品接続パッドを前記配線基板の上面に形成しておくことを特徴とする請求項1に記載の光回路基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/332,256 US9739942B2 (en) | 2015-10-26 | 2016-10-24 | Method for manufacturing optical circuit board |
CN201610948818.5A CN106950645B (zh) | 2015-10-26 | 2016-10-26 | 光电路基板的制造方法以及光电路基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015209522 | 2015-10-26 | ||
JP2015209522 | 2015-10-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017083807A JP2017083807A (ja) | 2017-05-18 |
JP6649076B2 true JP6649076B2 (ja) | 2020-02-19 |
Family
ID=58711078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015249208A Active JP6649076B2 (ja) | 2015-10-26 | 2015-12-22 | 光回路基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6649076B2 (ja) |
CN (1) | CN106950645B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12038602B2 (en) * | 2019-03-15 | 2024-07-16 | Kyocera Corporation | Optical circuit substrate |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3285539B2 (ja) * | 1998-06-05 | 2002-05-27 | 日本電信電話株式会社 | 光モジュール実装構造 |
JP4366751B2 (ja) * | 1999-04-13 | 2009-11-18 | 凸版印刷株式会社 | 光・電気配線基板及び製造方法並びに実装基板 |
US7271461B2 (en) * | 2004-02-27 | 2007-09-18 | Banpil Photonics | Stackable optoelectronics chip-to-chip interconnects and method of manufacturing |
US20080252401A1 (en) * | 2007-04-13 | 2008-10-16 | Emag Technologies, Inc. | Evanescent Mode Resonator Including Tunable Capacitive Post |
CN101226261A (zh) * | 2008-02-18 | 2008-07-23 | 武汉电信器件有限公司 | 光纤与面型光电芯片的耦合方法及其结构 |
JP5055193B2 (ja) * | 2008-04-24 | 2012-10-24 | 日東電工株式会社 | 光電気混載基板の製造方法 |
JP2010117380A (ja) * | 2008-10-14 | 2010-05-27 | Nitto Denko Corp | 光導波路装置の製造方法 |
JP4754613B2 (ja) * | 2008-11-27 | 2011-08-24 | 日東電工株式会社 | 光電気混載基板およびその製造方法 |
US8290319B2 (en) * | 2010-08-25 | 2012-10-16 | Oracle America, Inc. | Optical communication in a ramp-stack chip package |
-
2015
- 2015-12-22 JP JP2015249208A patent/JP6649076B2/ja active Active
-
2016
- 2016-10-26 CN CN201610948818.5A patent/CN106950645B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017083807A (ja) | 2017-05-18 |
CN106950645B (zh) | 2019-11-01 |
CN106950645A (zh) | 2017-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100720854B1 (ko) | 광·전기배선기판, 실장기판 및 광전기배선기판의 제조방법 | |
US7869670B2 (en) | Substrate for mounting an optical element, optical circuit substrate, and substrate on which an optical element is mounted | |
TWI426307B (zh) | 光/電混合基板 | |
EP2096473B1 (en) | Optical / electrical hybrid circuit board and manufacturing method of the same | |
KR20090028435A (ko) | 광 도파로 탑재 기판 및 그 제조 방법 | |
US10168495B1 (en) | Optical waveguide and optical circuit board | |
US9632263B2 (en) | Opto-electric hybrid board and method of manufacturing same | |
US7801399B2 (en) | Method of forming optical waveguide | |
JP7032942B2 (ja) | 光導波路および光回路基板 | |
JP4677651B2 (ja) | 光配線層の製造方法、及び光・電気配線基板とその製造法、並びに実装基板 | |
KR102245398B1 (ko) | 광 도파로 및 광 회로 기판 | |
JP6649076B2 (ja) | 光回路基板の製造方法 | |
US9739942B2 (en) | Method for manufacturing optical circuit board | |
JP5506643B2 (ja) | 配線基板およびその製造方法 | |
JP2018164023A (ja) | キャビティ付き配線板およびその製造方法 | |
US8698007B2 (en) | Printed circuit board | |
JP7305234B2 (ja) | フレキシブル多層基板の製造方法 | |
JP7551790B2 (ja) | 光回路基板およびそれを用いた電子部品実装構造体 | |
JP2000340957A (ja) | 光・電気配線基板及び製造方法並びに実装基板 | |
JP7027091B2 (ja) | 光導波路および光回路基板 | |
JP6787716B2 (ja) | 光回路基板およびその製造方法 | |
JP2018164021A (ja) | キャビティ付き配線板 | |
JP2001004855A (ja) | 光・電気配線基板及び実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6649076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |