JP6536807B2 - Semiconductor protection device and semiconductor protection method - Google Patents
Semiconductor protection device and semiconductor protection method Download PDFInfo
- Publication number
- JP6536807B2 JP6536807B2 JP2015152268A JP2015152268A JP6536807B2 JP 6536807 B2 JP6536807 B2 JP 6536807B2 JP 2015152268 A JP2015152268 A JP 2015152268A JP 2015152268 A JP2015152268 A JP 2015152268A JP 6536807 B2 JP6536807 B2 JP 6536807B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor
- control terminal
- input terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、電力変換を行う半導体素子を保護する半導体保護装置と半導体保護方法とに関するものである。 The present invention relates to a semiconductor protection device and a semiconductor protection method for protecting a semiconductor element that performs power conversion.
半導体素子をスイッチングする電力変換装置は、リアクトルで発生するサージ電圧による素子破壊を防ぐ方法を用いている。その方法は、半導体素子の入力端子と制御端子との間に電圧クランプ素子を挿入することで、損失を軽減しつつサージ電圧を抑制するものである（特許文献１）。 A power converter that switches semiconductor elements uses a method of preventing element destruction due to a surge voltage generated in a reactor. The method is to suppress the surge voltage while reducing the loss by inserting a voltage clamp element between the input terminal of the semiconductor element and the control terminal (Patent Document 1).
しかし、特許文献１の方法では、半導体素子の入力端子に、何らかのシステム欠陥によってクランプ電圧以上の電圧が継続的に印加される場合に対処できない。その場合、意図せぬ半導体素子の導通状態が保持され、素子短絡を誘発する虞がある。
However, the method of
本発明は、上記課題に鑑みて成されたものであり、その目的は、電圧クランプ素子のクランプ電圧以上の電圧が継続的に半導体素子の入力端子に印加された場合に、半導体素子に素子短絡を生じさせない半導体保護装置と半導体保護方法とを提供することである。 The present invention has been made in view of the above problems, and its object is to short-circuit a semiconductor element when a voltage equal to or higher than the clamp voltage of the voltage clamp element is continuously applied to the input terminal of the semiconductor element. A semiconductor protection device and a semiconductor protection method that do not cause
本発明の一態様に係わる半導体保護装置は、電源から供給される主電流の入出力に関わる端子と制御端子とを備えた半導体素子を保護する半導体保護装置である。半導体素子の入力端子と制御端子との間に非直線特性を持つ電圧クランプ素子が接続され、電圧クランプ素子は、入力端子と制御端子との間を所定の電圧に留める。電圧クランプ素子と直列に遮断部が接続され、遮断部は、入力端子と制御端子との間の接続を、遮断信号の入力で遮断する。検出部は、入力端子と制御端子との間の電圧が、所定の電圧と同じ電圧になった場合に遮断信号を出力する。 A semiconductor protection device according to an aspect of the present invention is a semiconductor protection device for protecting a semiconductor element provided with a terminal related to input / output of a main current supplied from a power supply and a control terminal. A voltage clamp element having non-linear characteristics is connected between the input terminal and the control terminal of the semiconductor element, and the voltage clamp element clamps a predetermined voltage between the input terminal and the control terminal. A blocking unit is connected in series with the voltage clamp element, and the blocking unit blocks the connection between the input terminal and the control terminal at the input of the blocking signal. The detection unit outputs a shutoff signal when the voltage between the input terminal and the control terminal becomes equal to a predetermined voltage.
本発明によれば、半導体素子の入力端子と制御端子との間の電圧が、電圧クランプ素子が留める所定の電圧と同じ電圧になった場合に電圧クランプ素子と半導体素子との間の接続を遮断するので、半導体素子に素子短絡を生じさせない。 According to the present invention, the connection between the voltage clamp element and the semiconductor element is interrupted when the voltage between the input terminal and the control terminal of the semiconductor element becomes the same voltage as the predetermined voltage held by the voltage clamp element. Therefore, no short circuit occurs in the semiconductor device.
図面を参照して、実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。 Embodiments will be described with reference to the drawings. In the description of the drawings, the same parts will be denoted by the same reference numerals and the description thereof will be omitted.
（第１実施形態）
図１に、第１実施形態に係わる半導体保護装置１を用いた電力変換装置１００の機能構成例を示す。図１は、電力変換装置１００の基本的な構成を示したものである。基本的な構成とは、図１の構成が、例えば昇圧やインバータ等に特化した構成では無い事を意味する。
First Embodiment
FIG. 1 shows a functional configuration example of a
電力変換装置１００は、本実施形態の半導体保護装置１と、半導体素子４と、バイアス抵抗５と、リアクトル（以降、「コイル」と呼ぶ）６と、保護ダイオード７と、電源（以降、「バッテリ」と呼ぶ）８と、制御部９とを具備する。半導体保護装置１は、電力変換を行う半導体素子４を保護するものである。
The
半導体素子４は、バッテリ８から供給される主電流の入出力に関わる端子と、制御端子とを備える。図１において半導体素子４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の例で示す。なお、半導体素子４は、他の半導体素子であってもよい。
The semiconductor element 4 includes a terminal related to input / output of the main current supplied from the
制御部９は、半導体素子４をオンオフ制御する制御信号を、バイアス抵抗５を介して半導体素子４の制御端子に入力する。制御部９の電源は、バッテリ８とは異なる制御系の電源であり、例えばＤＣ12Ｖ（Ｖｃｃ）である。以降において、制御部９とバイアス抵抗５とが接続される端部を、半導体素子４の制御端子αと称する。
The
制御部９の出力信号によってオンオフ制御される半導体素子４のコレクタ電極は、コイル６を介してバッテリ８の正極に接続される。また、半導体素子４のエミッタ電極は、バッテリ８の負極に接続される。半導体素子４がオンになると、コイル６を経由してバッテリ８から半導体素子４に、電流が流れる。この電流は、電力変換の為の主電流であり、コイル６に磁気エネルギーとして蓄えられる。
The collector electrode of the semiconductor element 4 which is on / off controlled by the output signal of the
このように半導体素子４のコレクタ電極は、主電流が入力される入力端子として作用する。以降において、半導体素子４のコレクタ電極を入力端子βと称する。 Thus, the collector electrode of the semiconductor element 4 acts as an input terminal to which the main current is input. Hereinafter, the collector electrode of the semiconductor element 4 is referred to as an input terminal β.
コイル６に蓄えられた磁気エネルギーは、半導体素子４をオフした瞬間に、そのエネルギーに相当するサージ電圧（自己誘導起電力）を生じさせる。保護ダイオード７は、このサージ電圧で半導体素子４が破壊しないように、そのサージ電圧をショートさせるものである。
The magnetic energy stored in the
半導体保護装置１は、電圧クランプ素子１０と、ダイオード２０と、検出部３０と、遮断部４０とを具備する。半導体保護装置１は、制御端子αと入力端子βとの間に接続される。
The
入力端子βに、電圧クランプ素子１０のカソード電極と検出部３０とが接続される。検出部３０の出力端子が、遮断部４０に接続される。電圧クランプ素子１０のアノード電極には、ダイオード２０のアノード電極が接続され、ダイオード２０のカソード電極と制御端子αとの間に遮断部４０が接続される。
The cathode electrode of the
電圧クランプ素子１０は、入力端子βと制御端子αとの間の電圧を所定の電圧に留める。電圧クランプ素子１０は、例えばツェナーダイオードである。ここで所定の電圧とは、ツェナーダイオードのツェナー電圧Ｖｚであり、入力端子βと制御端子αとの間の電圧をクランプする電圧である。
The
ダイオード２０は、制御部９から入力端子βに流れる電流を阻止する為のダイオードであり、逆流防止ダイオードとして作用する。ダイオード２０は、入力端子βと電圧クランプ素子１０との間に有ってもよい。また、ダイオード２０は、遮断部４０と制御端子αとの間に有ってもよい。
The
なお、ダイオード２０も順方向電圧ＶＦ（以降ＶＦ）を持つので、入力端子βと制御端子αとの間の電圧は、その電圧降下分も含む。しかし、ＶＦの値は十分に小さい（約0.6Ｖ）。よって以降の説明においては、ＶＦの電圧降下分は無視して説明する。
Since the
検出部３０は、入力端子βと制御端子αとの間の電圧が、上記の所定の電圧と同じ電圧になったことを検出した場合に、遮断信号を出力する。所定の電圧は、上記のように例えばツェナー電圧Ｖｚである。検出部３０は、入力端子βと制御端子αとの間の電圧Ｖβαが、電圧クランプ素子１０のツェナー電圧Ｖｚ（以降Ｖｚ）と等しくなった場合（Ｖβα＝Ｖｚ）に、遮断信号を出力する。以降、電圧Ｖβαは、単にＶβαと表記する場合がある。他の電圧の表記も同様である。
When detecting that the voltage between the input terminal β and the control terminal α has become the same voltage as the predetermined voltage, the
遮断部４０は、電圧クランプ素子１０と直列に接続され、入力端子βと制御端子αとの間の接続を、検出部３０が出力する遮断信号で遮断する。なお、遮断部４０は、入力端子βと電圧クランプ素子１０との間に接続されてもよい。
The
半導体素子４がオン状態の場合は、主電流Ｉｃがバッテリ８からコイル６を介して入力端子βに流れる。この場合の入力端子βの電圧Ｖβ（以降Ｖβ）は、コイル６の抵抗が極めて小さいので、ほぼバッテリ８の電圧Ｖｄｃ（以降Ｖｄｃ）と同じ電圧である。
When the semiconductor element 4 is in the on state, the main current Ic flows from the
半導体素子４をオン状態からオフ状態にターンオフした瞬間の入力端子βの電圧Ｖβは、短い時間幅でＶｄｃにサージ電圧が加算された電圧となる。その後、その加算された電圧は、コイル６のインダクタンスと抵抗値等の時定数で決まる時間で徐々に減衰してＶｄｃに至る。
The voltage Vβ of the input terminal β at the moment when the semiconductor element 4 is turned off from the on state to the off state is a voltage obtained by adding the surge voltage to Vdc in a short time width. Thereafter, the added voltage is gradually attenuated to Vdc in a time determined by a time constant such as the inductance and resistance value of the
半導体素子４がターンオフした瞬間のＶβは、電圧クランプ素子１０のＶｚよりも大きい。よって、電圧クランプ素子１０には、逆方向の降伏電流が流れる。この降伏電流は、半導体素子４のゲート入力容量を充電するので制御端子αの電圧Ｖαを上昇させる。サージ電圧が出力されている間のＶαは、半導体素子４の閾値Ｖｔ以上の大きさに保たれるので、ターンオフする時間が穏やかになる。その結果、サージ電圧が制限され、半導体素子４に素子短絡を生じさせない。
Vβ at the moment when the semiconductor element 4 is turned off is larger than the Vz of the
上記のように、電力変換装置１００が正常に動作している場合は、電圧クランプ素子１０のクランプ作用によって、半導体素子４が保護されている。しかし、何らかのシステム欠陥によって、Ｖβαが、継続的にＶｚ以上の電圧になる場合も想定できる。
As described above, when the
Ｖβαが、継続的にＶｚ以上の電圧になると、半導体素子４の制御端子αの電圧が上昇する。その結果、半導体素子４の制御端子αに電流が流れ、半導体素子４がオン状態に遷移する。引き続きＶβαが、Ｖｚ以上の電圧を維持すると、主電流Ｉｃが急激に上昇する素子短絡を誘発し、やがて半導体素子４が素子破壊に至る場合がある。 When Vβα continues to become a voltage higher than or equal to Vz, the voltage of the control terminal α of the semiconductor element 4 rises. As a result, a current flows to the control terminal α of the semiconductor element 4 and the semiconductor element 4 transitions to the on state. When Vβα continues to maintain a voltage of Vz or more, an element short circuit in which the main current Ic rises rapidly may be induced, and eventually the semiconductor element 4 may be broken.
このようなシステム欠陥が生じた場合でも、本実施形態の半導体保護装置１によれば、半導体素子４に素子短絡を生じさせない。つまり、検出部３０がＶβα＝Ｖｚを検出した場合に、遮断部４０が電圧クランプ素子１０と制御端子αとの間の接続を遮断するので、制御端子αに流れる電流を遮断できる。したがって、半導体素子４に素子短絡を生じさせない。
Even when such a system defect occurs, according to the
本実施形態の半導体保護装置１の詳しい説明をする前に、半導体保護装置１を具備しない比較例の電力変換装置９００が、上記のシステム欠陥に陥った場合の動作について説明する。図２に、電力変換装置９００の機能構成例を示す。
Before detailed description of the
電力変換装置９００は、本実施形態の電力変換装置１００に対して検出部３０と遮断部４０とを具備しない点で異なる。入力端子βに電圧クランプ素子１０のカソード電極が接続され、電圧クランプ素子１０のアノード電極にダイオード２０のアノード電極が接続され、ダイオード２０のカソード電極に制御端子αが接続される。
The power conversion device 900 is different from the
電力変換装置９００の半導体素子４が、素子破壊に至る過程を、図３を参照して説明する。図３は、その過程における電力変換装置９００の各部の電圧と電流の波形例を示したものである。図３の横軸は時間、縦軸は電圧と電流である。 The process of the semiconductor element 4 of the power conversion device 900 leading to element destruction will be described with reference to FIG. FIG. 3 shows a waveform example of the voltage and current of each part of the power conversion device 900 in the process. The horizontal axis in FIG. 3 is time, and the vertical axis is voltage and current.
図３において、Ｖｄｃを太い実線、Ｖｚを二点鎖線、半導体素子４のコレクタ−エミッタ間電圧Ｖｃｅを一点鎖線、半導体素子４の素子耐圧Ｖｃｅｓを細かな破線、及び半導体素子４のゲート電圧Ｖｇｅを破線で示す。また、半導体素子４の入力端子βに流れる主電流Ｉｃを実線で示す。なお、ゲート電圧Ｖｇｅは上記のＶαと同じ電圧である。 In FIG. 3, Vdc is a thick solid line, Vz is a two-dot chain line, collector-emitter voltage Vce of semiconductor element 4 is a one-dot chain line, element breakdown voltage Vces of semiconductor element 4 is a narrow dashed line, and gate voltage Vge of semiconductor element 4 is Indicated by a broken line. Further, the main current Ic flowing to the input terminal β of the semiconductor element 4 is indicated by a solid line. The gate voltage Vge is the same voltage as the above Vα.
時刻ｔ２の時点で、何らかのシステム欠陥によって入力端子βの電圧であるＶｄｃが、直線的に上昇を開始したと仮定する。ここでは、半導体素子４がオフ状態であるとして説明する。つまり、この場合の制御端子αの電圧は0Ｖであるので、Ｖβα＝Ｖｄｃである。そして、Ｖｄｃ（Ｖβα＝Ｖｄｃ）は、時刻ｔ３でＶｚを上回ると仮定する。 At the time of time t 2, the assumed Vdc is a voltage of the input terminal β by some system defects, began rises linearly. Here, it is assumed that the semiconductor element 4 is in the off state. That is, since the voltage of the control terminal α in this case is 0 V, Vβα = Vdc. Then, Vdc (Vβα = Vdc) is assumed to exceed Vz at time t 3.
Ｖｄｃ＞Ｖｚとなると電圧クランプ素子１０にアバランシェ降伏現象が生じ、電圧クランプ素子１０に逆方向の降伏電流が流れる。この降伏電流は、半導体素子４の制御端子α（ゲート電極）に電荷を注入する。その電荷注入によって、制御端子αの電圧Ｖｇｅ（以降Ｖｇｅ）は上昇する（時刻ｔ３の直後）。上昇したＶｇｅは、半導体素子４の閾値ＶＴを越える（時刻ｔ３の直後）。
When Vdc> Vz, an avalanche breakdown phenomenon occurs in the
Ｖｇｅ＞ＶＴとなると、半導体素子４のＭＯＳＦＥＴ部にチャンネルが形成され、半導体素子４のバイポーラ部にベース電流が流れ、半導体素子４のコレクタ−エミッタ間に主電流Ｉｃが流れ始める（時刻ｔ３〜ｔ４）。システム欠陥によって、時刻ｔ４以降もＶｄｃが上昇し続けると、Ｖｇｅも上昇し、主電流Ｉｃは指数関数的に増加する。 When the Vge> V T, is the channel is formed in the MOSFET of the semiconductor element 4, base current flows in the bipolar portion of the semiconductor element 4, the collector of the semiconductor element 4 - a main current Ic begins to flow between the emitter (time t 3 ~ T 4 ). The system defects, the time t 4 after even Vdc continues to rise, Vge also rises, the main current Ic increases exponentially.
その後も、Ｖｄｃ＞Ｖｚの状態が維持されると、過大な主電流Ｉｃが流れ、半導体素子４のコレクタ−エミッタ間電圧Ｖｃｅ（以降Ｖｃｅ）が上昇を始める（時刻ｔ６〜ｔ７）。更に、この状態が続くと、Ｖｃｅが半導体素子４の素子耐圧Ｖｃｅｓを越えて素子短絡を誘発し、やがて半導体素子４は素子破壊に至る。 After that, when the state of Vdc> Vz is maintained, an excessive main current Ic flows, and the collector-emitter voltage Vce (hereinafter Vce) of the semiconductor element 4 starts to rise (time t 6 to t 7 ). Furthermore, if this state continues, Vce exceeds the element withstand voltage Vces of the semiconductor element 4 to induce an element short circuit, and eventually the semiconductor element 4 leads to element destruction.
このように、本実施形態の半導体保護装置１を具備しない電力変換装置９００では、システム欠陥による素子短絡の発生を防ぐことができない。図４に、より具体的な半導体保護装置１の機能構成例を示して素子短絡を防ぐ動作を詳しく説明する。
As described above, in the power conversion device 900 not including the
〔半導体保護装置〕
図４に、図１に示した半導体保護装置１のより具体的な機能構成例を示す。検出部３０は、取得部３１と、比較部３２とを具備する。遮断部４０は、抵抗Ｒ５と、抵抗Ｒ６と、ＮＭＯＳＦＥＴ４０１とを具備する。
[Semiconductor Protection Device]
FIG. 4 shows a more specific functional configuration example of the
〔半導体保護装置の構成〕 [Configuration of Semiconductor Protection Device]
取得部３１は、電圧クランプ素子３１１と、ダイオード３１２と、抵抗Ｒ１と、抵抗Ｒ２とを具備する。電圧クランプ素子３１１のカソード電極は、入力端子βに接続される。
The
電圧クランプ素子３１１のアノード電極は、ダイオード３１２のアノード電極に接続される。ダイオード３１２のカソード電極には、抵抗Ｒ１の一端が接続され、抵抗Ｒ１の他端には抵抗Ｒ２の一端が接続され、抵抗Ｒ２の他端はバッテリ８の負極に接続される。
The anode electrode of the
取得部３１の電圧クランプ素子３１１は、電圧クランプ素子１０と同じツェナーダイオードである。また、そのツェナー電圧Ｖｚ′は、例えば電圧クランプ素子１０のクランプ電圧Ｖｚと同じであるとする（Ｖｚ′＝Ｖｚ）。
The
ダイオード３１２は、バッテリ８の負極から入力端子βに流れる電流を阻止するための逆流防止ダイオードとして作用する。その作用は、ダイオード２０と同じである。
The
比較部３２は、抵抗Ｒ３と、抵抗Ｒ４と、比較器３２１とを具備する。抵抗Ｒ３の一端は、制御系の電源の正極電圧（以降Ｖｃｃ）に接続され、抵抗Ｒ３の他端は抵抗Ｒ４の一端に接続され、抵抗Ｒ４の他端がバッテリ８の負極（以降0Ｖ）に接続される。抵抗Ｒ３と抵抗Ｒ４との接続点は、比較器３２１の非反転入力端子（＋）に接続される。比較器３２１は、例えばオペアンプである。比較器３２１の反転入力端子（−）には、取得部３１の抵抗Ｒ１と抵抗Ｒ２との接続点が接続される。
The
遮断部４０は、抵抗Ｒ５と、抵抗Ｒ６と、ＮＭＯＳＦＥＴ４０１とを具備する。抵抗Ｒ５の一端は、Ｖｃｃに接続される。抵抗Ｒ５の他端に抵抗Ｒ６の一端が接続され、抵抗Ｒ６の他端が0Ｖに接続される。抵抗Ｒ５と抵抗Ｒ６との接続点が、ＮＭＯＳＦＥＴ４０１のゲート電極に接続される。ＮＭＯＳＦＥＴ４０１のドレイン電極には、ダイオード２０のカソード電極が接続され、ＮＭＯＳＦＥＴ４０１のソース電極は制御端子αに接続される。
The blocking
抵抗Ｒ５と抵抗Ｒ６とは、ＮＭＯＳＦＥＴ４０１のゲートバイアス電圧を設定する抵抗である。その抵抗値は、比較器３２１の出力信号が不定の場合に、ＮＭＯＳＦＥＴ４０１を確実にオン状態にする値に設定される。
The resistor R5 and the resistor R6 are resistors for setting the gate bias voltage of the
〔半導体保護装置の動作〕
取得部３１は、入力端子βの電圧Ｖβを分圧した電圧を取得する。比較部３２は、取得部３１で取得した電圧と基準電圧とを比較して遮断信号を出力する。遮断部４０は、比較部３２から遮断信号が入力されると、入力端子βと制御端子αとの間の接続を遮断する。
[Operation of Semiconductor Protection Device]
The
上記のようにＶｚ′＝Ｖｚであるので、半導体素子４がオフ状態（Ｖｇｅ＝0Ｖ）において、ＶβαがＶｚと同じ電圧になると、電圧クランプ素子３１１にも逆方向の降伏電流が流れる。つまり、検出部３０は、Ｖβαが、所定の電圧と同じ電圧になったことを検出した場合に、遮断信号を出力する。
Since Vz '= Vz as described above, when the semiconductor element 4 is in the off state (Vge = 0 V), when Vβα becomes the same voltage as Vz, a breakdown current in the reverse direction also flows in the
Ｖβαが、電圧クランプ素子３１１のツェナー電圧Ｖｚ′（以降Ｖｚ′）よりも低い場合、電圧クランプ素子３１１に逆方向の降伏電流は流れない。よって、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧は、0Ｖである。この場合の比較器３２１の出力信号は、Ｖｃｃであり、遮断信号を出力しない。
If Vβα is lower than the Zener voltage Vz ′ (hereinafter Vz ′) of the
比較器３２１の出力信号がＶｃｃなのは、基準電圧である非反転入力端子（＋）の電圧Ｖ＋が、Ｖ＋＝Ｖｃｃ×Ｒ４/（Ｒ３＋Ｒ４）であり、反転入力端子（−）の電圧Ｖ−がＶ−＝0Ｖであるからである（Ｖ＋＞Ｖ−）。この場合、ＮＭＯＳＦＥＴ４０１は、ゲート電極にＶｃｃが入力されるので、オン状態である。
The voltage V + of the non-inverted input terminal (+) which is the reference voltage is V + = Vcc × R4 / (R3 + R4), and the voltage V − of the inverted input terminal (−) Is V − = 0 V (V + > V − ). In this case, the
Ｖβαが、電圧クランプ素子３１１のツェナー電圧Ｖｚ′と同じ電圧になると、電圧クランプ素子３１１に逆方向の降伏電流が流れ、比較器３２１の反転入力端子に分圧電圧Ｖ−＝（Ｖβ−Ｖｚ）×Ｒ２/（Ｒ１＋Ｒ２）が生じる。この電圧Ｖ−を、上記のＶ＋＝Ｖｃｃ×Ｒ４/（Ｒ３＋Ｒ４）よりも大きくなるように設定（Ｖ−＞Ｖ＋）しておくことで、比較器３２１の出力信号は0Ｖに反転する。
When Vβα becomes equal to the Zener voltage Vz ′ of the
比較器３２１の出力信号が0Ｖに反転すると、遮断部４０のＮＭＯＳＦＥＴ４０１はオフ状態になる。つまり、Ｖβα＝Ｖｚ′になると遮断信号が出力され、遮断部４０は、入力端子βと制御端子αとの間の接続を遮断する。よって、半導体保護装置１は、何らかのシステム欠陥によって、Ｖβαが長時間にわたってＶβα＞Ｖｚとなるような場合でも、半導体素子４の制御端子αへの電流供給を遮断できる。
When the output signal of the
このように半導体保護装置１によれば、Ｖβαが、所定の電圧Ｖｚと同じ電圧になった場合に、半導体素子４の入力端子βと制御端子αとの間の接続を遮断する。よって、半導体素子４が素子短絡することがない。
As described above, according to the
この素子短絡の防止は、電力変換時とシステム欠陥時とのどちらの場合においても行われる。なお、検出部３０は、所定の電圧Ｖｚよりも高い電圧Ｖｚ′を検出した場合に遮断信号を出力するようにしてもよい。Ｖｚ′＞Ｖｚとすることで、電圧クランプ素子１０による半導体素子４のターンオフする時間を穏やかにする動作と、遮断部４０による遮断動作との間に時間差を持たせることができる。
The prevention of the element short circuit is performed in both of the power conversion and the system failure. The
次に、Ｖｚ′＞Ｖｚとした半導体保護装置２の動作を説明する。なお、半導体保護装置２の機能構成は、半導体保護装置１（図４）と同じである。よって、その表記は省略する。 Next, the operation of the semiconductor protection device 2 with Vz '> Vz will be described. The functional configuration of the semiconductor protection device 2 is the same as that of the semiconductor protection device 1 (FIG. 4). Therefore, the notation is omitted.
Ｖｚ′＞Ｖｚとした半導体保護装置２が、半導体素子４の素子短絡を防止する過程を、図５を参照して説明する。図５は、その過程における電力変換装置の各部の電圧と電流の波形例を示したものである。 A process of preventing the element short circuit of the semiconductor element 4 by the semiconductor protection device 2 in which Vz '> Vz will be described with reference to FIG. FIG. 5 shows a waveform example of voltage and current of each part of the power conversion device in the process.
図５の横軸は時間、縦軸は電圧と電流であり、上記の図３と同じである。また、各部を表す線の表記の態様も上記の図３と同じである。ただし、電圧クランプ素子３１１のクランプ電圧Ｖｚ′を、一点鎖線で示す。半導体素子４のコレクタ−エミッタ間電圧Ｖｃｅの表記は省略する。
The horizontal axis of FIG. 5 is time, and the vertical axis is voltage and current, which are the same as FIG. 3 described above. In addition, the mode of notation of the lines representing each part is the same as that of FIG. 3 described above. However, clamp voltage Vz 'of the
図５に示す時刻ｔ３までの動作は、仮定も含めて図３と同じである。Ｖｇｅが、半導体素子４の閾値ＶＴを越える（時刻ｔ３の直後）。その後のＶｇｅは、電圧クランプ素子１０のクランプ作用によって、一定の電圧にクランプされる（時刻ｔ３〜ｔ４の間）。この間、Ｖｇｅが半導体素子４の閾値Ｖｔ以上に保たれるので、ターンオフする時間の変化が穏やかになり、サージ電圧が制限される。
Operation until time t 3 when shown in FIG. 5 is the same as FIG. 3, including assumptions. Vge is, exceeds the threshold value V T of the semiconductor element 4 (immediately after time t 3). Subsequent Vge, the clamping action of the
その後、何らかのシステム欠陥によってＶｄｃが更に上昇し、取得部３１の電圧クランプ素子３１１のクランプ電圧Ｖｚ′よりも大きくなる（時刻ｔ４の直後）と、検出部３０が遮断信号を出力する。遮断信号によって、入力端子βと制御端子αとの接続が遮断されるので、Ｖｇｅは0Ｖに減衰する。その後、半導体素子４のゲート電極の容量に溜まった電荷が放電するとＶｇｅは0Ｖになり、（時刻ｔ６の直後）半導体素子４は完全にオフ状態に遷移する。
Then, Vdc is increased further by some system defects, larger than the clamp voltage Vz 'of the
このように電圧クランプ素子１０のクランプ電圧Ｖｚよりも、検出部３０の電圧クランプ素子３１０のクランプ電圧Ｖｚ′を大きくすることで、遮断信号の出力を遅延させることができる。半導体保護装置２は、遮断信号の出力を遅延させるので、電圧クランプ素子１０によるサージ抑制動作を阻害しない。
By setting the clamp voltage Vz ′ of the voltage clamp element 310 of the
（変形例）
図５において、検出部３０の出力する遮断信号を遅延させる動作例を説明した。遮断信号を遅延させる方法は、他にも考えられる。図６に、検出部３０を変形した検出部２３０を含む半導体保護装置３の機能構成例を示す。
(Modification)
In FIG. 5, an operation example for delaying the cutoff signal output from the
検出部２３０の取得部２３１は、電圧クランプ素子３１１に直列に接続される遅延素子Ｃ１を具備する点で、取得部３１（図４）と異なる。遅延素子Ｃ１は、比較器３２１の反転入力端子（−）と0Ｖとの間に接続される抵抗Ｒ２の両端に接続されるコンデンサである。
The
遅延素子Ｃ１は、Ｖβαが電圧クランプ素子３１１のクランプ電圧Ｖｚ′より大きくなった場合の抵抗Ｒ２の両端電圧の上昇を遅らせる。抵抗Ｒ２の両端電圧は、比較器３２１の反転入力端子の入力電圧であるＶ−を生成する。したがって、遅延素子Ｃ１は、非反転入力端子の入力電圧であるＶ＋よりも、Ｖ−が大きくなる時間を遅らせる。よって、Ｖｚ′＝Ｖｚの場合でも、半導体保護装置３は、検出部３０の出力する遮断信号を遅延させることができる。
The delay element C1 delays the rise of the voltage across the resistor R2 when Vβα becomes larger than the clamp voltage Vz ′ of the
遮断信号を遅延させる遅延素子の構成は、他にも考えられる。例えば、抵抗Ｒ２と反転入力端子との間に、抵抗とコンデンサとによる積分回路を遅延素子として挿入してもよい。抵抗Ｒ２と反転入力端子との間に挿入された積分回路は、反転入力端子の電圧の変化を遅らせるので、検出部２３０と同様の作用効果を奏する。
Other configurations of delay elements for delaying the blocking signal are conceivable. For example, an integration circuit including a resistor and a capacitor may be inserted as a delay element between the resistor R2 and the inverting input terminal. Since the integration circuit inserted between the resistor R2 and the inverting input terminal delays the change of the voltage of the inverting input terminal, the same effect as that of the detecting
なお、検出部３０が検出する所定の電圧の電圧値を、所定の電圧Ｖｚよりも高い電圧で、且つ、半導体素子４の素子耐圧Ｖｃｅｓよりも低い電圧に設定してもよい。Ｖｃｅｓ＞Ｖｚ′＞Ｖｚとすることで、電圧クランプ素子１０による半導体素子４のターンオフする時間の変化を穏やかにする動作と、遮断部４０による遮断動作との間に時間差を持たせることができる。また、半導体素子４の破壊を確実に防止することができる。
The voltage value of the predetermined voltage detected by the
（半導体保護方法）
上記の電力変換装置１００の半導体保護装置１が行う半導体保護方法を、図７を参照して説明する。なお、上記の半導体保護装置２，３が行う半導体保護方法も、図７に示す半導体保護方法と同じである。
(Semiconductor protection method)
A semiconductor protection method performed by the
半導体保護装置１の電圧クランプ素子１０は、入力端子βと制御端子αとの間の電圧Ｖβαを所定の電圧に留める（ステップＳ１）。ステップＳ１は、半導体保護方法の電圧クランプ過程に相当する。所定の電圧とは、上記のように例えばツェナーダイオードのツェナー電圧Ｖｚである。
The
同検出部３０は、Ｖβαが、所定の電圧と同じ電圧になったことを検出した場合（Ｖβα＝Ｖｚ）に、遮断信号を出力する（ステップＳ２）。ステップＳ２は、半導体保護方法の検出過程に相当する。
When detecting that Vβα has become the same voltage as the predetermined voltage (Vβα = Vz), the
同遮断部４０は、入力端子βと制御端子αとの間の接続を、検出部３０が出力する遮断信号で遮断する（ステップＳ３）。ステップＳ３は、半導体保護方法の遮断過程に相当する。
The blocking
以上のように動作する半導体保護方法によれば、Ｖβα＝Ｖｚとなった場合に、入力端子βと制御端子αとの間の接続が遮断されるので、半導体素子４の素子短絡を生じさせない。また、この半導体保護方法によれば、電力変換時と何らかのシステム欠陥時との両方において、半導体素子４の素子短絡を生じさせない。 According to the semiconductor protection method that operates as described above, when Vβα = Vz, the connection between the input terminal β and the control terminal α is cut off, so no element short circuit of the semiconductor element 4 occurs. Further, according to this semiconductor protection method, the element short circuit of the semiconductor element 4 is not generated both at the time of power conversion and at the time of any system failure.
以上説明したように、実施形態によれば、以下の作用効果が得られる。 As described above, according to the embodiment, the following effects can be obtained.
第１実施形態の半導体保護装置１（図１）によれば、半導体素子４をターンオフした時のサージ電圧の発生時間よりも、十分に長い時間の電圧の上昇が発生しても、半導体素子の制御端子αに流れる電流を遮断できる。よって、半導体素子４は、意図せぬ短絡状態を誘発することがなく、半導体素子４の破壊を防止できる。 According to the semiconductor protection device 1 (FIG. 1) of the first embodiment, even if a rise in voltage occurs for a sufficiently longer time than the occurrence time of the surge voltage when the semiconductor element 4 is turned off, It is possible to interrupt the current flowing to the control terminal α. Therefore, the semiconductor element 4 can prevent the destruction of the semiconductor element 4 without inducing an unintended short circuit state.
また、検出部３０の取得部３１が、所定の電圧よりも高い電圧を検出した場合に遮断信号を出力する半導体保護装置２は、電圧クランプ素子１０によるサージ電圧抑制動作の後に、遮断部４０が入力端子βと制御端子αとの間の接続を遮断する。したがって、サージ電圧抑制動作を阻害することがない。
Further, in the semiconductor protection device 2 that outputs the shutoff signal when the
また、変形例の半導体保護装置３によれば、取得部２３１に遅延素子Ｃ１を具備することで、遮断部４０の遮断動作を遅らせることができる。半導体保護装置３は、所定の電圧よりも高い電圧を検出した場合に遮断信号を出力する半導体保護装置２と同様の作用効果を奏する。
Further, according to the
また、検出部３０は、所定の電圧よりも高い電圧で、且つ、半導体素子４の素子耐圧Ｖｃｅｓよりも低い電圧を検出した場合に遮断信号を出力するようにしてもよい。検出電圧をそのように設定することで、半導体素子４の破壊を確実に防止することができる。
The
以上、実施例に沿って本発明の内容を説明したが、本発明はこれらの記載に限定されるものではなく、種々の変形及び改良が可能であることは、当業者には自明である。例えば、逆流防止を目的としたダイオード２０の構成上の位置は、上記の実施例に限定されない。また、遅延素子Ｃ１の構成も図６に示したものに限定されない。また、遮断部４０の接続される位置も図１等の表記に限定されない。
Although the contents of the present invention have been described above according to the embodiments, the present invention is not limited to these descriptions, and it is obvious to those skilled in the art that various modifications and improvements are possible. For example, the structural position of the
また、上記の実施形態は、電力変換装置の基本的な構成を示したものである。図８に、昇圧を行う電力変換装置に半導体保護装置１を適用した場合の機能構成例を示す。昇圧電圧は、コンデンサ１２に蓄えられる。逆流防止ダイオード１１は、コンデンサ１２に蓄えられた昇圧電圧が、バッテリ８に逆流しないようにする。なお、昇圧する動作は周知であるので詳しい説明は省略する。このように、半導体保護装置１は、各種の電力変換装置に適用することができる。
Moreover, said embodiment shows the basic composition of a power converter device. FIG. 8 shows an example of a functional configuration when the
なお、検出部３０は、半導体素子４がオフ状態の場合に、電圧クランプ素子１０のクランプ電圧と同じ電圧を検出して、遮断信号を出力する例で説明した。しかし、検出部３０は、半導体素子４がオン状態の場合でも遮断信号を出力することができる。したがって、実施形態の半導体保護装置は、半導体素子４のオンオフの状態に関係なく、半導体素子４の破壊を防止することができる。
In addition, when the semiconductor device 4 is in the OFF state, the
以上説明した本発明の実施例は、半導体素子をスイッチングする電力変換装置に広く適用することが可能である。 The embodiments of the present invention described above can be widely applied to a power converter that switches semiconductor elements.
１，２，３ 半導体保護置
４ 半導体素子
５ バイアス抵抗
６ コイル
７ 保護ダイオード
８ バッテリ
９ 制御部
１０ 電圧クランプ素子
１１ 逆流防止ダイオード
１２ コンデンサ
２０ ダイオード
３０ 検出部
３１ 取得部
３１１ 電圧クランプ素子
３１２ ダイオード
３２ 比較部
３２１ 比較器
４０ 遮断部
４０１ ＮＭＯＳＦＥＴ
1, 2, 3 semiconductor protection device 4
Claims (7)
前記半導体素子の前記主電流が入力される入力端子と前記制御端子との間に接続され、前記入力端子と前記制御端子との間の電圧を所定の電圧に留める非直線特性を持つ電圧クランプ素子と、
前記電圧クランプ素子と直列に接続され、前記入力端子と前記制御端子との間の接続を、遮断信号の入力で遮断する遮断部と、
前記入力端子と前記制御端子との間の電圧が、前記所定の電圧と同じ電圧になったことを検出した場合に、前記遮断信号を出力する検出部と
を具備することを特徴とする半導体保護装置。 A semiconductor protection device for protecting a semiconductor element comprising a terminal related to input / output of a main current supplied from a power supply and a control terminal,
A voltage clamp element connected between an input terminal to which the main current of the semiconductor element is input and the control terminal, and having a non-linear characteristic to hold a voltage between the input terminal and the control terminal at a predetermined voltage When,
A blocking unit connected in series to the voltage clamp element and blocking a connection between the input terminal and the control terminal at the input of a blocking signal;
A detection unit for outputting the cut-off signal when it is detected that the voltage between the input terminal and the control terminal has become the same voltage as the predetermined voltage. apparatus.
前記取得部で取得した電圧と基準電圧とを比較して前記遮断信号を出力する比較部と
を具備することを特徴とする請求項１乃至３の何れかに記載した半導体保護装置。 The detection unit is an acquisition unit that acquires a voltage obtained by dividing a voltage of the input terminal.
The semiconductor protection device according to any one of claims 1 to 3, further comprising: a comparison unit that compares the voltage acquired by the acquisition unit with a reference voltage and outputs the cutoff signal.
検出部が、前記入力端子と前記制御端子との間の電圧が前記所定の電圧と同じ電圧になったことを検出した場合に、遮断信号を出力する検出過程と、
遮断部が、前記電圧クランプ素子と直列に接続され、前記入力端子と前記制御端子との間の接続を、前記遮断信号の入力で遮断する遮断過程と
を行うことを特徴とする半導体保護方法。 Between a control terminal and an input terminal to which the main current of a semiconductor device having a terminal related to input / output of a main current supplied from a power source and a control terminal having a voltage clamp element having non-linear characteristics is connected A voltage clamp process connected to the output terminal to clamp the voltage between the input terminal and the control terminal at a predetermined voltage;
A detection step of outputting a cutoff signal when the detection unit detects that the voltage between the input terminal and the control terminal has become the same voltage as the predetermined voltage;
And a shutoff unit connected in series to the voltage clamp element to shut off the connection between the input terminal and the control terminal by the input of the shutoff signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015152268A JP6536807B2 (en) | 2015-07-31 | 2015-07-31 | Semiconductor protection device and semiconductor protection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015152268A JP6536807B2 (en) | 2015-07-31 | 2015-07-31 | Semiconductor protection device and semiconductor protection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017034838A JP2017034838A (en) | 2017-02-09 |
| JP6536807B2 true JP6536807B2 (en) | 2019-07-03 |
Family
ID=57989237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015152268A Active JP6536807B2 (en) | 2015-07-31 | 2015-07-31 | Semiconductor protection device and semiconductor protection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6536807B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55100353U (en) * | 1978-12-29 | 1980-07-12 | ||
| JP3814958B2 (en) * | 1997-07-09 | 2006-08-30 | 日産自動車株式会社 | Semiconductor integrated circuit |
| JP4506276B2 (en) * | 2004-05-17 | 2010-07-21 | 富士電機システムズ株式会社 | Drive circuit for self-extinguishing semiconductor device |
| JP2009060709A (en) * | 2007-08-31 | 2009-03-19 | Fuji Electric Systems Co Ltd | Gate drive circuit |
-
2015
- 2015-07-31 JP JP2015152268A patent/JP6536807B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017034838A (en) | 2017-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6949160B2 (en) | Multi-stage gate-off switching at dynamic timing | |
| US7463079B2 (en) | Short circuit protection by gate voltage sensing | |
| JP4740320B2 (en) | Semiconductor device drive circuit | |
| KR101662471B1 (en) | Drive protection circuit, semiconductor module, and automobile | |
| JP3883925B2 (en) | Power semiconductor element drive circuit | |
| JP3886876B2 (en) | Power semiconductor element drive circuit | |
| US9257830B2 (en) | Semiconductor device | |
| JP6787348B2 (en) | Overcurrent protection device for semiconductor devices | |
| JP5729472B2 (en) | Short circuit protection circuit | |
| US9059709B2 (en) | Gate drive circuit for transistor | |
| JP6939059B2 (en) | Drive device for semiconductor elements | |
| US20150380926A1 (en) | Power converter, short circuit protection circuit, and control method | |
| US7368972B2 (en) | Power transistor control device | |
| JP6780790B2 (en) | Overcurrent detector, control device and overcurrent detection method | |
| JP2016092907A (en) | Semiconductor device | |
| CA2840440A1 (en) | Short circuit protection circuit and method for insulated gate bipolar transistor | |
| US10033370B2 (en) | Circuit and method for driving a power semiconductor switch | |
| US6687106B1 (en) | Power module | |
| JP2016059036A (en) | Short-circuit protection circuits, system, and method | |
| JP6750333B2 (en) | Semiconductor switching element protection circuit | |
| JP6536807B2 (en) | Semiconductor protection device and semiconductor protection method | |
| JP6070003B2 (en) | Semiconductor drive device | |
| JP4413482B2 (en) | Power semiconductor element drive circuit | |
| JP4230190B2 (en) | Power converter | |
| JP7183375B1 (en) | Protection circuit and power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190521 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6536807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |