JP6595217B2 - Signal amplification device - Google Patents
Signal amplification device Download PDFInfo
- Publication number
- JP6595217B2 JP6595217B2 JP2015114135A JP2015114135A JP6595217B2 JP 6595217 B2 JP6595217 B2 JP 6595217B2 JP 2015114135 A JP2015114135 A JP 2015114135A JP 2015114135 A JP2015114135 A JP 2015114135A JP 6595217 B2 JP6595217 B2 JP 6595217B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- power supply
- unit
- amplifier unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明の実施形態は、信号増幅装置に関する。 Embodiments described herein relate generally to a signal amplifying apparatus.
従来、複数の増幅器を直列に接続して高周波信号を増幅する増幅器ユニットが知られている。増幅器ユニットには、増幅器を駆動させるためにゲート電源およびドレイン電源が接続される。ここで、回路の簡素化のために、増幅器ユニットごとに複数の増幅器に接続されるゲート電源およびドレイン電源を共通化することが行われている。しかしながら、増幅器ユニットごとにゲート電源を共通化すると、複数の増幅器とゲート電源とを接続する線路を通じて増幅器に帰還する高周波信号のレベルが大きくなる。増幅器に帰還する高周波信号の利得が大きくなるほど発振を起こし、増幅器に供給されるゲートバイアス電圧の変動が大きくなり増幅器ユニットの動作が不安定になる場合があった。 Conventionally, an amplifier unit that amplifies a high-frequency signal by connecting a plurality of amplifiers in series is known. A gate power source and a drain power source are connected to the amplifier unit to drive the amplifier. Here, in order to simplify the circuit, a common gate power source and drain power source are connected to a plurality of amplifiers for each amplifier unit. However, if the gate power supply is shared by each amplifier unit, the level of the high-frequency signal that is fed back to the amplifier through a line connecting the plurality of amplifiers and the gate power supply increases. Oscillation occurs as the gain of the high-frequency signal fed back to the amplifier increases, and the fluctuation of the gate bias voltage supplied to the amplifier increases, and the operation of the amplifier unit may become unstable.
本発明が解決しようとする課題は、増幅器をより安定的に動作させることができる信号増幅装置を提供することである。 The problem to be solved by the present invention is to provide a signal amplifying device capable of operating an amplifier more stably.
実施形態の信号増幅装置は、第１の増幅器ユニットおよび第２の増幅器ユニットと、減衰部とを持つ。第１の増幅器ユニットおよび第２の増幅器ユニットは、直列に接続された２以上の増幅器を備え、互いに直列に接続される。減衰部は、前記第１の増幅器ユニットと前記第２の増幅器ユニットとの間に設けられる。実施形態の信号増幅装置は、前記第１の増幅器ユニットが有する増幅器のうち少なくとも一つの増幅器と、前記第２の増幅器ユニットが有する増幅器のうち少なくとも一つの増幅器との間でゲート電源が共通化されている。前記第１の増幅器と前記第３の増幅器には同じゲートバイアス電圧が印加される。
前記第２の増幅器と前記第４の増幅器には同じゲートバイアス電圧が印加される。前記第１の増幅器と前記第２の増幅器には同じドレインバイアス電圧が印加される。前記第３の増幅器と前記第４の増幅器には同じドレインバイアス電圧が印加される。
The signal amplifying device of the embodiment has a first amplifier unit, a second amplifier unit, and an attenuating unit. The first amplifier unit and the second amplifier unit include two or more amplifiers connected in series, and are connected to each other in series. The attenuating unit is provided between the first amplifier unit and the second amplifier unit. In the signal amplifying device of the embodiment, a gate power supply is shared between at least one amplifier of the amplifiers included in the first amplifier unit and at least one amplifier of the amplifiers included in the second amplifier unit. ing. The same gate bias voltage is applied to the first amplifier and the third amplifier.
The same gate bias voltage is applied to the second amplifier and the fourth amplifier. The same drain bias voltage is applied to the first amplifier and the second amplifier. The same drain bias voltage is applied to the third amplifier and the fourth amplifier.
以下、実施形態の信号増幅装置を、図面を参照して説明する。 Hereinafter, a signal amplification device according to an embodiment will be described with reference to the drawings.
図１は、実施形態の信号増幅装置１の構成図である。信号増幅装置１は、例えば、電磁波をアンテナ素子（不図示）により受信したことに応じて生成された高周波信号、またはアンテナ素子により電磁波を送信させるための高周波信号を増幅する装置である。
FIG. 1 is a configuration diagram of a
信号増幅装置１は、例えば、第１の増幅器ユニット１０−１と、第２の増幅器ユニット１０−２と、第１のドレイン電源接続部２０−１と、第２のドレイン電源接続部２０−２と、第１のゲート電源接続部３０−１と、第２のゲート電源接続部３０−２と、減衰部４０とを備える。信号増幅装置１は、例えば、単一の基板に各部を形成するモノリシックマイクロ波集積回路（ＭＭＩＣ（Monolithic Microwave Integrated Circuit）として構成される。なお、以下では、信号増幅装置１が第１の増幅器ユニット１０−１と第２の増幅器ユニット１０−２の２個の増幅器ユニットを備えるものとして説明するが、信号増幅装置１は３個以上の増幅器ユニットを備えていてもよい。
The
第１の増幅器ユニット１０−１と第２の増幅器ユニット１０−２とは、減衰部４０を挟んで、信号入力端子１ａと信号出力端子１ｂを両端として直列に接続される。第１の増幅器ユニット１０−１は、信号入力端子１ａを介して供給された高周波信号を増幅して第２の増幅器ユニット１０−２側に出力する。第２の増幅器ユニット１０−２は、第１の増幅器ユニット１０−１側から供給された高周波信号を増幅して信号出力端子１ｂに出力する。
The first amplifier unit 10-1 and the second amplifier unit 10-2 are connected in series with the
第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２は、それぞれ、直列に接続された２以上の増幅器を備え、２以上の増幅器を樹脂等の封止材によりパッケージに封止している。実施形態において、第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２は、それぞれ、直列に接続された２個の増幅器１０ａおよび１０ｂをそれぞれ備える。増幅器１０ａおよび１０ｂは、ドレインバイアス電圧およびゲートバイアス電圧が印加された状態で動作して、高周波信号の増幅動作を行う増幅器である。増幅器１０ａおよび１０ｂは、例えば電界効果トランジスタを有する増幅器である。増幅器１０ａおよび１０ｂは、ゲートバイアス電圧およびドレインバイアス電圧が印加された状態でゲートに高周波信号が供給されると、増幅した高周波信号をドレインから出力する。なお、以下の説明は、第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２が２個の増幅器１０ａおよび１０ｂを備える一構成例について説明するが、各増幅器ユニットは３個以上の増幅器を備えてもよい。
Each of the first amplifier unit 10-1 and the second amplifier unit 10-2 includes two or more amplifiers connected in series, and the two or more amplifiers are sealed in a package with a sealing material such as resin. ing. In the embodiment, each of the first amplifier unit 10-1 and the second amplifier unit 10-2 includes two
第１の増幅器ユニット１０−１の増幅器１０ａは、信号入力端子１ａを介して供給される高周波信号を増幅して増幅器１０ｂに出力する。第１の増幅器ユニット１０−１の増幅器１０ｂは、増幅器１０ａにより出力された高周波信号を増幅して、第２の増幅器ユニット１０−２側に出力する。第２の増幅器ユニット１０−２の増幅器１０ａは、第１の増幅器ユニット１０−１側から供給される高周波信号を増幅して増幅器１０ｂに出力する。第２の増幅器ユニット１０−２の増幅器１０ｂは、増幅器１０ａにより出力された高周波信号を増幅して、信号出力端子１ｂに出力する。
The
実施形態の信号増幅装置１において、第１の増幅器ユニット１０−１の増幅器１０ａおよび１０ｂの組は、同じドレインバイアス電圧が印加されて動作するタイプの増幅器である。また、第２の増幅器ユニット１０−２の増幅器１０ａおよび１０ｂの組は、同じドレインバイアス電圧が印加された状態で動作するタイプの増幅器である。さらに、第１の増幅器ユニット１０−１の増幅器１０ａおよび第２の増幅器ユニット１０−２の増幅器１０ａの組は、同じゲートバイアス電圧が印加された状態で動作するタイプの増幅器である。また、第１の増幅器ユニット１０−１の増幅器１０ｂおよび第２の増幅器ユニット１０−２の１０ｂの組は、同じゲートバイアス電圧が印加された状態で動作するタイプの増幅器である。
In the signal amplifying
第１のドレイン電源接続部２０−１は、第１の増幅器ユニット１０−１における２個の増幅器１０ａおよび１０ｂと、ドレイン電源（１）との間に接続される。第１のドレイン電源接続部２０−１は、ドレイン電源端子２０ａと、第１のドレイン電源線路２２ａと、第２のドレイン電源線路２２ｂとを備える。第１のドレイン電源線路２２ａおよび第２のドレイン電源線路２２ｂは、ドレイン電源端子２０ａから分岐した線路である。
The first drain power supply connection unit 20-1 is connected between the two
第１のドレイン電源線路２２ａは、一方端がドレイン電源端子２０ａに接続され、他方端が第１の増幅器ユニット１０−１の増幅器１０ａに接続される。第１のドレイン電源線路２２ａには、高周波ノイズを吸収するためのデカップリングコンデンサ２４ａが接続されていてもよい。デカップリングコンデンサ２４ａの一方端は第１のドレイン電源線路２２ａに接続され、デカップリングコンデンサ２４ａの他方端はグランド端子２６ａに接続される。
The first drain
第２のドレイン電源線路２２ｂは、一方端がドレイン電源端子２０ａに接続され、他方端が第１の増幅器ユニット１０−１の増幅器１０ｂに接続される。第２のドレイン電源線路２２ｂには、高周波ノイズを吸収するためのデカップリングコンデンサ２４ｂが接続されていてもよい。デカップリングコンデンサ２４ｂの一方端は第２のドレイン電源線路２２ｂに接続され、デカップリングコンデンサ２４ｂの他方端はグランド端子２６ｂに接続される。
The second drain
以上のように、信号増幅装置１は、第１のドレイン電源接続部２０−１を備えることにより、第１の増幅器ユニット１０−１の増幅器１０ａおよび１０ｂ間でドレイン電源（１）を共通化させる。
As described above, the
第２のドレイン電源接続部２０−２は、第２の増幅器ユニット１０−２における２個の増幅器１０ａおよび１０ｂと、ドレイン電源（２）との間に接続される。第２のドレイン電源接続部２０−２は、第１のドレイン電源接続部２０−１と同様に、ドレイン電源端子２０ａと、第１のドレイン電源線路２２ａと、第２のドレイン電源線路２２ｂとを備える。これにより、第２のドレイン電源接続部２０−２は、第２の増幅器ユニット１０−２の増幅器１０ａおよび１０ｂ間でドレイン電源（２）を共通化させる。
The second drain power supply connection unit 20-2 is connected between the two
第１のゲート電源接続部３０−１は、第１の増幅器ユニット１０−１における増幅器１０ａおよび第２の増幅器ユニット１０−２における増幅器１０ａと、ゲート電源（１）とを接続する。第１のゲート電源接続部３０−１は、ゲート電源端子３０ａと、第１のゲート電源線路３２ａと、第２のゲート電源線路３２ｂとを備える。第１のゲート電源線路３２ａおよび第２のゲート電源線路３２ｂは、ゲート電源端子３０ａから分岐した線路である。
The first gate power connection 30-1 connects the
第１のゲート電源線路３２ａは、一方端がゲート電源端子３０ａに接続され、他方端が第１の増幅器ユニット１０−１の増幅器１０ａに接続される。第１のゲート電源線路３２ａには、高周波ノイズを吸収するためのデカップリングコンデンサ３４ａが接続されていてもよい。デカップリングコンデンサ３４ａの一方端は第１のゲート電源線路３２ａに接続され、デカップリングコンデンサ３４ａの他方端はグランド端子３６ａに接続される。
The first gate
第２のゲート電源線路３２ｂは、一方端がゲート電源端子３０ａに接続され、他方端が第２の増幅器ユニット１０−２の増幅器１０ａに接続される。第２のゲート電源線路３２ｂには、高周波ノイズを吸収するためのデカップリングコンデンサ３４ｂが接続されていてもよい。デカップリングコンデンサ３４ｂの一方端は第２のゲート電源線路３２ｂに接続され、デカップリングコンデンサ３４ｂの他方端はグランド端子３６ｂに接続される。
The second gate
以上のように、信号増幅装置１は、第１のゲート電源接続部３０−１を備えることにより、第１の増幅器ユニット１０−１の増幅器１０ａおよび第２の増幅器ユニット１０−２の増幅器１０ａ間でゲート電源（１）を共通化させる。
As described above, the
第２のゲート電源接続部３０−２は、第１の増幅器ユニット１０−１における増幅器１０ｂおよび第２の増幅器ユニット１０−２における増幅器１０ｂと、ゲート電源（２）との間に接続される。第２のゲート電源接続部３０−２は、第１のゲート電源接続部３０−１と同様に、ゲート電源端子３０ａと、第１のゲート電源線路３２ａと、第２のゲート電源線路３２ｂとを備える。第２のゲート電源接続部３０−２の第１のゲート電源線路３２ａは、ゲート電源端子３０ａと第１の増幅器ユニット１０−１の増幅器１０ｂとを接続する。第２のゲート電源接続部３０−２の第２のゲート電源線路３２ｂは、ゲート電源端子３０ａと第２の増幅器ユニット１０−２の増幅器１０ｂとを接続する。これにより、第２のゲート電源接続部３０−２は、第１の増幅器ユニット１０−１の増幅器１０ｂおよび第２の増幅器ユニット１０−２の増幅器１０ｂ間でゲート電源（２）を共通化させる。
The second gate power supply connection unit 30-2 is connected between the
減衰部４０は、第１の増幅器ユニット１０−１により出力された信号のレベルを所定のレベルに減衰させるアッテネータを含む。減衰部４０は、自装置により増幅される信号成分以外の信号成分のレベルを減衰させるものであることが望ましい。減衰部４０は、例えば、第１の抵抗４２、第２の抵抗４４および第３の抵抗４６を備えるπ型減衰器である。第１の抵抗４２は、一方端が第１の増幅器ユニット１０−１の信号出力端に接続され、他方端が第２の増幅器ユニット１０−２の信号入力端に接続される。第２の抵抗４４は、一方端が第１の抵抗４２の入力側に接続され、他方端がグランド端子４４ａに接続される。第３の抵抗４６は、一方端が第１の抵抗４２の出力側に接続され、他方端がグランド端子４６ａに接続される。第１の抵抗４２、第２の抵抗４４および第３の抵抗４６は、信号レベルの減衰量を調整するように抵抗値が設定されることが望ましい。なお、減衰部４０は、リアクタンスのみならず、インダクタおよびキャパシタを備えた構成であってもよい。
The
図２は、実施形態の信号増幅装置１において第１のゲート電源接続部３０−１に発生する帰還ループＬａを説明する図である。図３は、実施形態の信号増幅装置１において第２のゲート電源接続部３０−２に発生する帰還ループＬｂを説明する図である。
信号増幅装置１は、第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２により高周波信号の増幅動作を行うと、第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２により出力された高周波信号が第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２のゲートバイアス電圧の供給線路に帰還する帰還ループが形成される。帰還ループＬａは、図２に示すように、第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２の増幅器１０ａから、第１のゲート電源接続部３０−１の第２のゲート電源線路３２ｂおよび第１のゲート電源線路３２ａを通って減衰部４０に供給される。また、帰還ループＬｂは、図３に示すように、第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２の増幅器１０ａから、第２のゲート電源接続部３０−２の第２のゲート電源線路３２ｂおよび第１のゲート電源線路３２ａを通って減衰部４０に供給される。帰還ループＬａおよびＬｂに流れる信号は、減衰部４０を通過することによって減衰される。これにより、信号増幅装置１は、帰還ループＬａおよびＬｂを形成する信号のレベルを減衰することができる。
FIG. 2 is a diagram illustrating a feedback loop La generated in the first gate power supply connection unit 30-1 in the
When the
以上説明したように、実施形態の信号増幅装置１によれば、第１の増幅器ユニット１０−１と第２の増幅器ユニット１０−２との間に減衰部４０を設け、第１の増幅器ユニット１０−１の増幅器と第２の増幅器ユニット１０−２の増幅器とでゲート電源を共通化している。具体的には、実施形態の信号増幅装置１は、第１の増幅器ユニット１０−１の増幅器および第２の増幅器ユニット１０−２の増幅器とゲート電源とを第１のゲート電源線路３２ａおよび第２のゲート電源線路３２ｂにより接続し、第１の増幅器ユニット１０−１の信号出力側と第２の増幅器ユニット１０−２の信号入力側との間に減衰部４０を設ける。これにより、実施形態の信号増幅装置１は、第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２により増幅された高周波信号が第１のゲート電源線路３２ａおよび第２のゲート電源線路３２ｂに流れて帰還ループＬａおよびＬｂが形成されても、帰還ループＬａおよびＬｂを形成する信号のレベルを減衰部４０により抑制することができる。この結果、実施形態の信号増幅装置１によれば、増幅器ユニットに供給されるゲートバイアス電圧の変動が大きくなることを抑制することができ、増幅器ユニットをより安定的に動作させることができる。
また、実施形態の信号増幅装置１によれば、パッケージ化された第１の増幅器ユニット１０−１内または第２の増幅器ユニット１０−２内に減衰部４０を設ける必要がないので、安価に増幅器ユニットに供給されるゲートバイアス電圧の変動が大きくなることを抑制することができる。
As described above, according to the
Further, according to the
図４は、実施形態の信号増幅装置１の他の構成図である。上述した実施形態の信号増幅装置１において、減衰部４０は、アッテネータに替えて抵抗器４００を備えていてもよい。抵抗器４００は、帰還ループを形成する高周波信号の利得を抑制するように信号レベルを低減できる抵抗値に設定されていることが望ましい。実施形態の信号増幅装置１によれば、抵抗器４００により帰還ループを形成する信号のレベルを減衰させることができる。
FIG. 4 is another configuration diagram of the
図５は、他の実施形態に係る信号増幅装置１Ａの構成図である。なお、図５は、他の実施形態の構成として増幅器ユニットが３つの例を示したが、２以上の増幅器ユニットを備える構成であればよいことは勿論である。信号増幅装置１Ａは、２個の増幅器１０ａおよび１０ｂを備える増幅器ユニット１０−１、１０−２および１０−３が３つ直列に接続される。また、信号増幅装置１Ａは、第１の増幅器ユニット１０−１と第２の増幅器ユニット１０−２との間に減衰部４０−１が接続され、第２の増幅器ユニット１０−２と第３の増幅器ユニット１０−３との間に減衰部４０−２が接続される。
FIG. 5 is a configuration diagram of a
信号増幅装置１Ａは、第１の増幅器ユニット１０−１の２個の増幅器１０ａおよび１０ｂの間でドレイン電源（１）を共通化する。また、信号増幅装置１Ａは、第２の増幅器ユニット１０−２の２個の増幅器１０ａおよび１０ｂの間でドレイン電源（２）を共通化する。さらに、信号増幅装置１Ａは、第３の増幅器ユニット１０−３の２個の増幅器１０ａおよび１０ｂの間でドレイン電源（３）を共通化する。
The
信号増幅装置１Ａは、ゲート電源（１）、（２）および（３）から分岐する第１のゲート電源線路３２ａおよび第２のゲート電源線路３２ｂを異なる増幅器ユニットの増幅器に接続する。信号増幅装置１Ａは、ゲート電源（１）に接続される第１のゲート電源線路３２ａを第１の増幅器ユニット１０−１の増幅器１０ａに接続し、第２のゲート電源線路３２ｂを第３の増幅器ユニット１０−３の増幅器１０ａに接続する。これにより、信号増幅装置１Ａは、第１の増幅器ユニット１０−１の増幅器１０ａと第３の増幅器ユニット１０−３の増幅器１０ａとの間でゲート電源（１）を共通化する。また、信号増幅装置１Ａは、ゲート電源（２）に接続される第１のゲート電源線路３２ａを第１の増幅器ユニット１０−１の増幅器１０ｂに接続し、第２のゲート電源線路３２ｂを第２の増幅器ユニット１０−２の増幅器１０ｂに接続する。これにより、信号増幅装置１Ａは、第１の増幅器ユニット１０−１の増幅器１０ｂと第２の増幅器ユニット１０−２の増幅器１０ｂとの間でゲート電源（２）を共通化する。さらに、信号増幅装置１Ａは、ゲート電源（３）に接続される第１のゲート電源線路３２ａを第２の増幅器ユニット１０−２の増幅器１０ａに接続し、第２のゲート電源線路３２ｂを第３の増幅器ユニット１０−３の増幅器１０ｂに接続する。これにより、信号増幅装置１Ａは、第２の増幅器ユニット１０−２の増幅器１０ａと第３の増幅器ユニット１０−３の増幅器１０ｂとの間でゲート電源（３）を共通化する。
The
この信号増幅装置１Ａによれば、第１の増幅器ユニット１０−１の増幅器１０ａおよび第３の増幅器ユニット１０−３の増幅器１０ａを含む帰還ループに流れる信号を減衰部４０−１および４０−２により減衰することができる。また、信号増幅装置１Ａによれば、第１の増幅器ユニット１０−１の増幅器１０ｂおよび第２の増幅器ユニット１０−２の増幅器１０ｂを含む帰還ループに流れる信号を減衰部４０−１により減衰することができる。さらに、信号増幅装置１Ａによれば、第１の増幅器ユニット１０−１の増幅器１０ａおよび第３の増幅器ユニット１０−３の増幅器１０ｂを含む帰還ループに流れる信号を減衰部４０−２により減衰することができる。したがって、信号増幅装置１Ａによれば、上述した信号増幅装置１と同様に、増幅器ユニットに供給される高周波信号の変動が大きくなることを抑制できすることができ、増幅器ユニットをより安定的に動作させることができる。
According to this
図５に示した増幅器ユニット１０−１、１０−２および１０−３が３つ直列に接続される構成において、ゲート電源（１）、（２）および（３）と接続される第１のゲート電源線路３２ａおよび第２のゲート電源線路３２ｂは、図６に示すように変更されてもよい。図６は、信号増幅装置１Ａの変形例に係る信号増幅装置１Ａａの構成図である。信号増幅装置１Ａａは、ゲート電源（１）と第１の増幅器ユニット１０−１の増幅器１０ａおよび第３の増幅器ユニット１０−３の増幅器１０ｂとを接続して、第１の増幅器ユニット１０−１と第３の増幅器ユニット１０−３との間でゲート電源（１）を共通化する。信号増幅装置１Ａａは、ゲート電源（２）と第１の増幅器ユニット１０−１の増幅器１０ｂおよび第２の増幅器ユニット１０−２の増幅器１０ａとを接続して、第１の増幅器ユニット１０−１と第２の増幅器ユニット１０−２との間でゲート電源（２）を共通化する。信号増幅装置１Ａａは、ゲート電源（３）と第２の増幅器ユニット１０−２の増幅器１０ｂおよび第３の増幅器ユニット１０−３の増幅器１０ａとを接続して、第２の増幅器ユニット１０−２と第３の増幅器ユニット１０−３との間でゲート電源（３）を共通化する。
In the configuration in which three amplifier units 10-1, 10-2, and 10-3 shown in FIG. 5 are connected in series, the first gate connected to the gate power supplies (1), (2), and (3) The
図７は、他の実施形態に係る信号増幅装置１Ｂの構成図である。変形例の信号増幅装置１Ｂは、第１の増幅器ユニット１０−１の増幅器と第２の増幅器ユニット１０−２の増幅器との間でドレイン電源（１）および（２）を共通化する。
FIG. 7 is a configuration diagram of a
信号増幅装置１Ｂは、ドレイン電源（１）に接続されるドレイン電源端子２０ａから分岐した第１のドレイン電源線路２２ａを第１の増幅器ユニット１０−１の増幅器１０ａに接続する。また、信号増幅装置１Ｂは、ドレイン電源（１）に接続されるドレイン電源端子２０ａから分岐した第２のドレイン電源線路２２ｂを第２の増幅器ユニット１０−２の増幅器１０ａに接続する。これにより、信号増幅装置１Ａは、第１の増幅器ユニット１０−１の増幅器１０ａおよび第２の増幅器ユニット１０−２の増幅器１０ａを含む帰還ループに流れる信号を減衰部４０により減衰することができる。
The
信号増幅装置１Ｂは、ドレイン電源（２）に接続されるドレイン電源端子２０ａから分岐した第１のドレイン電源線路２２ａを第１の増幅器ユニット１０−１の増幅器１０ｂに接続する。また、信号増幅装置１Ａは、ドレイン電源（２）に接続されるドレイン電源端子２０ａから分岐した第２のドレイン電源線路２２ｂを第２の増幅器ユニット１０−２の増幅器１０ｂに接続する。これにより、信号増幅装置１Ａは、第１の増幅器ユニット１０−１の増幅器１０ｂおよび第２の増幅器ユニット１０−２の増幅器１０ｂを含む帰還ループに流れる信号を減衰部４０により減衰することができる。
The
この信号増幅装置１Ｂによれば、上述した実施形態の効果を奏する共に、第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２により増幅された高周波信号が第１のドレイン電源線路２２ａおよび第２のドレイン電源線路２２ｂに流れて帰還ループが形成されても、増幅器のドレインに帰還する信号を減衰部４０により抑制して、増幅器により出力される高周波信号が変動することを抑制することができ、増幅器をより安定的に動作させることができる。
According to this
以上説明した少なくともひとつの実施形態によれば、直列に接続された２以上の増幅器１０ａおよび１０ｂを備え、互いに直列に接続された複数の第１の増幅器ユニット１０−１および第２の増幅器ユニット１０−２と、第１の増幅器ユニット１０−１と第２の増幅器ユニット１０−２との間に設けられた減衰部４０と、を備え、第１の増幅器ユニット１０−１が有する増幅器のうち少なくとも一つの増幅器と、第２の増幅器ユニット１０−２が有する増幅器のうち少なくとも一つの増幅器との間でゲート電源が共通化されているので、増幅器１０ａおよび１０ｂに帰還する信号を減衰部４０により減衰させることができる。この結果、実施形態の信号増幅装置１によれば、増幅器１０ａおよび１０ｂに供給されるゲートバイアス電圧の変動を抑制して、増幅器ユニットをより安定的に動作させることができる。
According to at least one embodiment described above, two or
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.
１、１Ａ…信号増幅装置、１０−１…第１の増幅器ユニット、１０−２…第２の増幅器ユニット、１０ａ…増幅器、１０ｂ…増幅器、２０−１…第１のドレイン電源接続部、２０−２…第２のドレイン電源接続部、２０ａ…ドレイン電源端子、２２ａ…第１のドレイン電源線路、２２ｂ…第２のドレイン電源線路、３０−１…第１のゲート電源接続部、３０−２…第２のゲート電源接続部、３０ａ…ゲート電源端子、３２ａ…第１のゲート電源線路、３２ｂ…第２のゲート電源線路、４０…減衰部、４２…第１の抵抗、４４…第２の抵抗、４６…第３の抵抗、４００…抵抗器
DESCRIPTION OF
Claims (6)
直列に接続された第３の増幅器と第４の増幅器とを備え、前記第３の増幅器および前記第４の増幅器が共通した第２のドレイン電源に接続された第２の増幅器ユニットと、
前記第１の増幅器ユニットと前記第２の増幅器ユニットとの間に接続された減衰部とを備え、
前記第１の増幅器と前記第３の増幅器との間で第１のゲート電源が共通化され、前記第２の増幅器と前記第４の増幅器との間で第２のゲート電源が共通化されており、
前記第１の増幅器と前記第３の増幅器には同じゲートバイアス電圧が印加され、
前記第２の増幅器と前記第４の増幅器には同じゲートバイアス電圧が印加され、
前記第１の増幅器と前記第２の増幅器には同じドレインバイアス電圧が印加され、
前記第３の増幅器と前記第４の増幅器には同じドレインバイアス電圧が印加される、
信号増幅装置。 A first amplifier unit including a first amplifier and a second amplifier connected in series, wherein the first amplifier and the second amplifier are connected to a common first drain power supply;
A second amplifier unit comprising a third amplifier and a fourth amplifier connected in series, wherein the third amplifier and the fourth amplifier are connected to a common second drain power supply;
An attenuator connected between the first amplifier unit and the second amplifier unit;
A first gate power supply is shared between the first amplifier and the third amplifier, and a second gate power supply is shared between the second amplifier and the fourth amplifier. And
The same gate bias voltage is applied to the first amplifier and the third amplifier,
The same gate bias voltage is applied to the second amplifier and the fourth amplifier,
The same drain bias voltage is applied to the first amplifier and the second amplifier,
The same drain bias voltage is applied to the third amplifier and the fourth amplifier.
Signal amplification device.
前記第２の増幅器ユニットは、前記第３の増幅器と前記第４の増幅器を第２パッケージに封止している、The second amplifier unit seals the third amplifier and the fourth amplifier in a second package.
請求項１記載の信号増幅装置。The signal amplification device according to claim 1.
請求項１または２記載の信号増幅装置。The signal amplification device according to claim 1 or 2.
前記複数の増幅器ユニットの間にそれぞれ接続された減衰部とを備え、An attenuator connected between each of the plurality of amplifier units,
前記複数の増幅器ユニットのそれぞれは、直列に接続された第１および第２の増幅器を含み、前記複数の増幅器ユニットのそれぞれにおいて、前記第１の増幅器は信号増幅装置の一端側に、前記第２の増幅器は前記信号増幅装置の他端側に設けられ、Each of the plurality of amplifier units includes first and second amplifiers connected in series, and in each of the plurality of amplifier units, the first amplifier is disposed on one end side of the signal amplifying device. Is provided on the other end side of the signal amplification device,
前記複数の増幅器ユニットのそれぞれにおける前記第１の増幅器は、他の増幅器ユニットの前記第２の増幅器とゲート電源が共通化され、The first amplifier in each of the plurality of amplifier units has a common gate power supply with the second amplifier of the other amplifier units,
前記ゲート電源が共通化された増幅器の組に対して同じゲートバイアス電圧が印加され、The same gate bias voltage is applied to a set of amplifiers that share the gate power supply,
前記第１の増幅器と前記第２の増幅器には同じドレインバイアス電圧が印加される、The same drain bias voltage is applied to the first amplifier and the second amplifier.
信号増幅装置。Signal amplification device.
請求項１から４のうちいずれか１項に記載の信号増幅装置。 The attenuation unit includes an attenuator that attenuates a signal level to a predetermined level.
The signal amplifying device according to claim 1.
請求項１から４のうちいずれか１項に記載の信号増幅装置。 The attenuation unit includes a resistor,
The signal amplifying device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015114135A JP6595217B2 (en) | 2015-06-04 | 2015-06-04 | Signal amplification device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015114135A JP6595217B2 (en) | 2015-06-04 | 2015-06-04 | Signal amplification device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017005301A JP2017005301A (en) | 2017-01-05 |
| JP6595217B2 true JP6595217B2 (en) | 2019-10-23 |
Family
ID=57754503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015114135A Active JP6595217B2 (en) | 2015-06-04 | 2015-06-04 | Signal amplification device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6595217B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207405A (en) * | 1981-06-16 | 1982-12-20 | Nec Corp | Broad band negative feedback amplifying circuit |
| JPH0832374A (en) * | 1994-07-12 | 1996-02-02 | Mitsubishi Electric Corp | Microwave amplifier circuit device |
| JP3487124B2 (en) * | 1997-03-26 | 2004-01-13 | 三菱電機株式会社 | High frequency circuit |
| JP4071549B2 (en) * | 2002-06-04 | 2008-04-02 | 三菱電機株式会社 | Multistage amplifier |
| US7843273B2 (en) * | 2008-11-06 | 2010-11-30 | Raytheon Company | Millimeter wave monolithic integrated circuits and methods of forming such integrated circuits |
| JP5768087B2 (en) * | 2013-05-16 | 2015-08-26 | 株式会社東芝 | Semiconductor power amplifier |
-
2015
- 2015-06-04 JP JP2015114135A patent/JP6595217B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017005301A (en) | 2017-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190149097A1 (en) | Doherty amplifier | |
| JP2015002538A (en) | Amplification device | |
| US3383618A (en) | Suppression of intermodulation distortion | |
| US8305142B2 (en) | Third order intermodulation cancellation by in-line generated signal | |
| US9825602B2 (en) | Amplifier | |
| JP6595217B2 (en) | Signal amplification device | |
| US20150270816A1 (en) | Performance of off-chip connection for power amplifier | |
| US9748901B2 (en) | Power amplifying apparatus | |
| WO2014083876A1 (en) | Power amplification circuit and power amplification module | |
| JP6318548B2 (en) | Amplifier circuit | |
| US9893750B2 (en) | Tunable transmit cancellation in acoustic receiver filters | |
| JP6367250B2 (en) | High frequency signal amplifier | |
| KR102564031B1 (en) | Low noise amplifier | |
| US10567014B2 (en) | High power transmission using multi-tone signals | |
| JP2019121877A (en) | amplifier | |
| US11114985B2 (en) | High frequency amplifier | |
| KR102022790B1 (en) | Wideband amplifier using dual feedback | |
| CN117837080A (en) | Doherty amplifying circuit | |
| KR101702283B1 (en) | Multi band high efficiency high power amplifier | |
| JP5521904B2 (en) | Signal amplification apparatus and method | |
| JP2015115797A (en) | Low noise oscillation circuit | |
| JP2007006436A (en) | Distortion compensating amplifier | |
| JP2013065961A (en) | Power amplification device | |
| GB2382936A (en) | Amplifier linearisation utilising amplifier return signal | |
| AU2016273977A1 (en) | Low-noise radio-frequency power amplifier and transmission and reception system comprising such an amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170912 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170912 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190827 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190926 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6595217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |