JP6578995B2 - Waveguide type optical device - Google Patents
Waveguide type optical device Download PDFInfo
- Publication number
- JP6578995B2 JP6578995B2 JP2016043484A JP2016043484A JP6578995B2 JP 6578995 B2 JP6578995 B2 JP 6578995B2 JP 2016043484 A JP2016043484 A JP 2016043484A JP 2016043484 A JP2016043484 A JP 2016043484A JP 6578995 B2 JP6578995 B2 JP 6578995B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- bias
- substrate
- bias electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
本発明は、光導波路と当該光導波路を伝搬する光波を制御するための電極とを備えた導波路型光素子の駆動方法に関し、特に、いわゆるドリフトを補償するためのバイアス電極を備えた導波路型光素子に関する。 The present invention relates to a method for driving a waveguide type optical element including an optical waveguide and an electrode for controlling a light wave propagating through the optical waveguide, and more particularly, a waveguide including a bias electrode for compensating for so-called drift. The present invention relates to a type optical element.
光通信や光計測の分野においては、光変調器などの導波路型光素子として、強誘電体結晶であるニオブ酸リチウム(LiNbO3)(「LN」とも称する)を基板に用いたマッハツェンダ型光変調器が広く用いられている。 In the fields of optical communication and optical measurement, Mach-Zehnder type light using a ferroelectric crystal lithium niobate (LiNbO 3 ) (also referred to as “LN”) as a substrate as a waveguide type optical element such as an optical modulator. Modulators are widely used.
マッハツェンダ型光変調器は、外部から光を導入するための入射導波路と、当該入射導波路により導入された光を2つの経路に分けて伝搬させるための分岐部と、分岐部の後段に分岐されたそれぞれの光を伝搬させる2本の並行導波路と、当該2本の並行導波路を伝搬した光を合波して外部へ出力するための出射導波路とにより構成されるマッハツェンダ型光導波路を備える。 The Mach-Zehnder type optical modulator includes an incident waveguide for introducing light from the outside, a branching unit for propagating the light introduced by the incident waveguide in two paths, and a branching unit after the branching unit. Mach-Zehnder type optical waveguide composed of two parallel waveguides for propagating each of the generated light and an output waveguide for combining the light propagated through the two parallel waveguides and outputting them to the outside Is provided.
また、マッハツェンダ型光変調器は、電気光学効果を利用して並行導波路内を伝搬する光波の位相を変化させて制御するための電極を備える。当該電極は、一般に、並行導波路の上部又はその近傍に形成されたRF(高周波)信号電極(以下、「RF電極」と称する)と、当該RF電極に離間して配置された接地電極とで構成されている。 The Mach-Zehnder type optical modulator includes an electrode for changing and controlling the phase of the light wave propagating in the parallel waveguide using the electro-optic effect. In general, the electrodes include an RF (high frequency) signal electrode (hereinafter referred to as an “RF electrode”) formed on or near the parallel waveguide and a ground electrode that is spaced apart from the RF electrode. It is configured.
さらに、LNを基板に用いたマッハツェンダ型光変調器では、いわゆるDCドリフトや温度ドリフト等のドリフト現象に起因した変調特性の変化を防止するため、一般に、上記RF電極のほかに、並行導波路に沿ってバイアス電極を形成し、当該バイアス電極に電圧を印加することにより並行導波路間に屈折率差を発生させることで、上記ドリフト現象による電圧シフト量を補償する(特許文献1)。 Further, in a Mach-Zehnder type optical modulator using LN as a substrate, in order to prevent changes in modulation characteristics due to drift phenomena such as so-called DC drift and temperature drift, in general, in addition to the RF electrode, a parallel waveguide is used. A bias electrode is formed along the line, and a voltage difference is generated between the parallel waveguides by applying a voltage to the bias electrode, thereby compensating for the voltage shift amount due to the drift phenomenon (Patent Document 1).
このようなドリフト補償のためのバイアス電極は、並行導波路の長さ方向に沿ってRF電極と並んで形成されるため、変調動作に要する電圧を低減すべくRF電極を長くして半波長電圧(Vπ)を小さくしようとすると、バイアス電極の長さを短くすることとなって、より高い電圧をバイアス電極に印加しなければならないこととなり得る。 Since the bias electrode for drift compensation is formed alongside the RF electrode along the length direction of the parallel waveguide, the RF electrode is lengthened to reduce the voltage required for the modulation operation, and the half-wave voltage is reduced. When trying to reduce (Vπ), the length of the bias electrode is shortened, and a higher voltage may have to be applied to the bias electrode.
その結果、バイアス電極を介したLN基板への高電界印加によって、DCドリフト量の増加が進みやすいという現象(DCドリフトの加速)が生じ得る。 As a result, a phenomenon (acceleration of DC drift) in which an increase in the amount of DC drift easily proceeds due to application of a high electric field to the LN substrate via the bias electrode may occur.
上記背景より、バイアス電極を有する導波路型光素子において、当該バイアス電極を介した基板への高電界印加により発生するDCドリフト現象の加速を効果的に防止することが望まれている。 From the above background, in a waveguide type optical element having a bias electrode, it is desired to effectively prevent acceleration of a DC drift phenomenon that occurs due to application of a high electric field to the substrate via the bias electrode.
本発明の一の態様は導波路型光素子であり、当該導波路型光素子は、電気光学効果を有する基板と、前記基板上に形成された2つの光導波路と、当該光導波路を伝搬する光波を制御するRF電極と、DC電圧を印加するためのDCバイアス電極と、を備え、前記RF電極と前記DCバイアス電極とは、動作時において前記DCバイアス電極に要する電圧が前記RF電極に要する電圧よりも高くなるよう構成され、前記基板上には非導電性材料で構成される非導電層が形成され、当該非導電層上には導電性材料で構成される電荷分散層が形成されており、前記RF電極及び前記バイアス電極は、それぞれ、前記電荷分散層上に形成された下地層と当該下地層上に形成された上部層から成り、前記バイアス電極の前記下地層は、前記RF電極の前記下地層よりも厚さが厚く形成され、且つ、前記非導電層は二酸化珪素(SiO2)を含み、前記電荷分散層はシリコンであり、前記下地層はチタンを含み、前記上部層はAuを含む。
本発明の他の態様によると、前記DCバイアス電極は、動作時において当該DCバイアス電極により前記基板内に発生させるべき電界が1V/μm以上、2V/μm以下の範囲となるよう構成される。
本発明の他の態様によると、前記バイアス電極の前記下地層の厚さは、50nm以上である。
One aspect of the present invention is a waveguide-type optical element, which propagates through the optical waveguide, a substrate having an electro-optic effect, two optical waveguides formed on the substrate, and the like. An RF electrode for controlling a light wave; and a DC bias electrode for applying a DC voltage. The RF electrode and the DC bias electrode require a voltage required for the DC bias electrode during operation. A non-conductive layer made of a non-conductive material is formed on the substrate, and a charge dispersion layer made of a conductive material is formed on the non-conductive layer. Each of the RF electrode and the bias electrode includes a base layer formed on the charge distribution layer and an upper layer formed on the base layer, and the base layer of the bias electrode includes the RF electrode. Before Underlayer thickness is formed thicker than, and, before Symbol nonconductive layer comprises silicon dioxide (SiO2), the charge distribution layer is silicon, the base layer comprises titanium, the upper layer is Au including.
According to another aspect of the present invention, the DC bias electrode is configured such that an electric field to be generated in the substrate by the DC bias electrode during operation is in a range of 1 V / μm to 2 V / μm.
According to another aspect of the invention, the thickness of the underlayer of the bias electrode is 50 nm or more.
以下、図面を参照して、本発明の実施の形態を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明の一実施形態に係る導波路型光素子の構成を示す図である。また、図2は図1に示す導波路型光素子AA断面矢視図、図3はBB断面矢視図、図4はCC断面矢視図である。
本導波路型光素子10は、基板100表面にマッハツェンダ(MZ、Mach-Zehnder)型光導波路102が形成された、マッハツェンダ型光変調器である。
FIG. 1 is a diagram showing a configuration of a waveguide optical device according to an embodiment of the present invention. 2 is a cross-sectional arrow view of the waveguide type optical element AA shown in FIG. 1, FIG. 3 is a cross-sectional arrow view of the BB, and FIG. 4 is a cross-sectional arrow view of the CC.
The waveguide
基板100は、電気光学材料であるニオブ酸リチウム(LN)から成る基板であり、例えばZカットのLN基板である。基板100表面に形成されたMZ型光導波路102は、並行導波路104、106を有する。
The
基板100の表面上には、非導電性の材料から成る非導電層120と、当該非導電層120内における空間電荷の局在を解消するための電荷分散層122と、が形成されている(図2等参照)。
On the surface of the
非導電層120は、例えば、MZ型光導波路102を伝搬する光波が後述する電極108等により吸収されて光損失を生ずるのを避けること等を目的として設けられる、いわゆるバッファ層であるものとすることができ、例えば基板100よりも誘電率の低い材料(例えば、二酸化珪素(SiO2))により構成される。また、電荷分散層122は、例えばシリコン(Si)の層とすることができる。
The
並行導波路104、106の直上部の、電荷分散層122の上には、それぞれ、当該並行導波路104、106に沿って高周波(RF)電極108、110が形成されており(図2)、RF電極108、110のそれぞれから所定の離間距離だけ離れて当該RF電極108、110を挟むように、接地電極112、114、116が形成されている。RF電極108と接地電極112、116との間、及びRF電極110と接地電極112、114との間には、並行導波路104、106を伝搬する光波を制御するための高周波信号がそれぞれ印加される。これらの高周波信号により、例えばMZ型光導波路102の図示左端から入力された光が変調(例えば、強度変調)されて、図示右端から出力される。
On the
また、電荷分散層122の上には、また、ドリフト現象を補償するためのバイアス電極150が形成されている(図3)。バイアス電極150は、並行導波路104、106の直上部に、それぞれ、当該並行導波路104、106に沿って形成された動作電極152、154と、当該動作電極152、154のそれぞれから所定の離間距離だけ離れて当該動作電極152、154を挟むように設けられた基準電極160、162、164とで構成されている。
A
基準電極160、162、164には、基準となる電位が印加され、動作電極152、154には、当該基準となる電位に対する正電圧又は負電圧が印加される。これにより、並行導波路104、106の間に屈折率差を発生させて、上述したドリフト現象により生ずる電圧シフト量(すなわち、RF電極108、110による光変調動作に必要な電圧のシフト量)が補償される。
A reference potential is applied to the
なお、上述した各電極108、110、112、114、116、152、154、160、162、164は、いずれも、電荷分散層122上に形成されており、以下に示すように、電荷分散層122上に形成された下地層と、当該下地層上に形成された上部層とで構成される。特に、本実施形態に係る導波路型光素子10では、光変調のための高周波電圧が印加されるRF電極108、110、及び接地電極112〜116と、ドリフト補償のための高電圧が印加されるバイアス電極150とで、下地層の厚さが異なるものとなっている。
Each of the
図2において、RF電極108、110及び接地電極112、114、116のそれぞれは、電荷分散層122上に形成された下地層208a、210a、212a、214a、216aと、これらの下地層の上にそれぞれ形成された上部層208b、210b、212b、214b、216bとにより構成されている。下地層208a、210a、212a、214a、216aは、例えばチタン(Ti)であり、上部層208b、210b、212b、214b、216bは、例えば金(Au)である。
In FIG. 2, each of the
同様に、図3において、バイアス電極150を構成する動作電極152、154及び基準電極160、162、164のそれぞれは、電荷分散層122上に形成された下地層252a、254a、260a、262a、264aと、これらの下地層の上にそれぞれ形成された上部層252b、254b、260b、262b、264bとにより構成されている。下地層208a、210a、212a、214a、216aは、例えばチタン(Ti)であり、上部層208b、210b、212b、214b、216bは、例えば金(Au)である。
Similarly, in FIG. 3, each of the working
上述したように、本実施形態の導波路型光素子10では、光変調のための高周波電圧が印加されるRF電極108、110、及び接地電極112〜116と、ドリフト補償のための高電圧が印加されるバイアス電極150とで、下地層の厚さが異なるものとなっている。例えば、RF電極108、110、及び接地電極112〜116の下地層208a、210a、212a、214a、216aは、当該RF電極108、110に印加する高周波の帯域に依存して、例えば当該高周波が25Gbaudの場合には、例えば25nmであり、一方、バイアス電極150の下地層252a、254a、260a、262a、264aは、バイアス電極150により並行導波路104、106に印加される電界に依存して、例えば当該電界が1〜2V/μmの場合には、例えば50μmである。
As described above, in the waveguide type
本願発明の発明者の知見によると、バイアス電極150により基板100内に誘導される電界が高い場合には、MZ型光導波路102に誘導されるDCドリフトの増加傾向(増加の速度)は、下地層252a、254a、260a、262a、264a(以下、総称して「下地層252a等」ともいう)の厚さに依存し、下地層252a等の厚さが或る閾値を下回ると、DCドリフトの増加の加速度が顕著に高まる。
According to the knowledge of the inventors of the present invention, when the electric field induced in the
図5は、実験により得られた下地層の厚さと24時間当たりのDCドリフト量(電圧シフト量)との関係を示す図である。実験は、上述した光素子10と同様に、ZカットのLN基板を用いて行った。ZカットのLN基板を用いた場合、焦電効果により、温度変化の際に発生する電荷に起因する温度ドリフトの問題が顕著であるため、電荷分散層122を非導電層120上に形成する対策をとった。電荷分散膜としてシリコンSiを主成分とする半導電性材料を用い、上部電極材として導電性と化学的安定性に優れる金(Au)を用いた。光導波路は、Ti拡散法によって形成した。非導電層120には、In2O3及びTiO2をドープしたSiO2を用いた。In2O3及びTiO2の濃度は、それぞれおよそ5mol%、6mol%、非導電層120の膜厚は0.55μmである。さらに、バッファ層上の電荷分散膜としてSi膜をスパッタ法にて形成した。下地層252a、254a、260a、264aには、付着力に優れるTiおよびNiを用いた。電極の上部層は金(Au)とし、電界メッキ法で形成した。バイアス電極と光導波路の位置関係は、図3と同等である。電極152と接地電極160,162,164との間隔は15μmである。
FIG. 5 is a diagram showing the relationship between the thickness of the underlayer obtained by experiment and the DC drift amount (voltage shift amount) per 24 hours. The experiment was performed using a Z-cut LN substrate in the same manner as the
DCドリフトの測定は、一定のバイアス状態を保つバイアス追尾法(H.Nagata, K.Kiuchi, S.Shimotsu, J.Ogiwara, and J.Minowa, "Estimation of direct current bias and drift of Ti:LiNbO3 optical modulators", J.Appl.Phys., vol.76, no.3, pp.1405-1408 (1994) )用いた。初期印可電圧は±10Vであり、測定環境温度は85℃である。バイアス電極への初期印加電圧10Vであり、24時間後のバイアス印加電圧と初期印加電圧の差をバイアス変動量として示してある。 DC drift is measured using a bias tracking method that maintains a constant bias state (H.Nagata, K.Kiuchi, S.Shimotsu, J.Ogiwara, and J.Minowa, "Estimation of direct current bias and drift of Ti: LiNbO 3 optical modulators ", J. Appl. Phys., vol. 76, no. 3, pp. 1405-1408 (1994)). The initial applied voltage is ± 10 V, and the measurement environment temperature is 85 ° C. The initial applied voltage to the bias electrode is 10 V, and the difference between the bias applied voltage after 24 hours and the initial applied voltage is shown as the amount of bias fluctuation.
図5に示す結果から、Tiを用いた場合もNiを用いた場合も、DCドリフト量は、下地層252a、254a、260a、264aのTiの膜厚に依存しており、膜厚が大きいほどDCドリフト量は小さい傾向がある。DCドリフト量を低減する効果は、厚さ50nm以上で、ほぼ飽和することがわかる。結果は示さないが、下地層としてCr、Al、TaN,TiNなどを用いた場合も同様の傾向が見られる。 From the results shown in FIG. 5, the DC drift amount depends on the Ti film thickness of the underlayers 252a, 254a, 260a, and 264a both when Ti is used and when Ni is used. The DC drift amount tends to be small. It can be seen that the effect of reducing the DC drift amount is almost saturated at a thickness of 50 nm or more. Although the results are not shown, the same tendency can be seen when Cr, Al, TaN, TiN or the like is used as the underlayer.
この現象は、次のように説明することができる。
DCドリフトは、非導電層120、基板100、あるいは光導波路104における、空間電荷の発生や移動に起因する。DCドリフト量の加速因子は、環境温度の上昇や入射光強度の増加のほかに、非導電層120、基板100、光導波路104,106へのキャリア注入や外部電界、応力・歪みなどに起因する、電荷担体の発生などが考えられる。キャリア注入は、電極の下地層の材料に依存する現象であるが、我々の試験結果では、DCドリフト変動量と電極下地層の材料の仕事関数との依存性は不明瞭であった。その一方で、下地層の膜厚に強い依存性が見られた。Ti、Cr,Niなど、いずれの下地層の材料においても、下地層の膜厚が大きい下地層を形成したものはバイアス変動量が小さい傾向があった。さらに、非導電層120、基板100、及び又は光導波路104に偏在固定された空間電荷を拡散させるべく電極間をショートさせて高温に保持した後に、再度DCドリフトバイアス追尾法で評価した。下地層の膜厚が50nm以上のデバイスは、1度目の試験結果とほぼ同じ特性を示したが、膜厚が50nm未満のデバイスでは、1度目の試験結果よりさらに悪化する傾向が見られた。
This phenomenon can be explained as follows.
The DC drift is caused by the generation and movement of space charges in the
我々は、DCドリフト変動量が15Vを超えたデバイス(つまり、印加電圧が25V以上に達したデバイス)を分解解析したところ、バイアス電極の下部の一部に金シリサイドとみられる異相が検出された。形状は、サブミクロン〜2ミクロンの粒状ないし柱状であり一部は針状であり、発生箇所はバイアス電極の下部に限定されている。膜厚が50nm以上の下地層を形成したものでは、金シリサイドの異相の検出は皆無ではないが、異相の量は厚さ50nm未満のものに比べて格段に少さく、異相の粒径も小さいことがわかった。これらの結果より、金シリサイドの異相の発生が、DCドリフトの加速を誘因している可能性が高いこと、また、下地層の膜厚が50nm以上とすれば、金シリサイドの発生のバリヤ層としての実用上の効果が得られる、と推定できる。 When we analyzed a device in which the DC drift fluctuation amount exceeded 15 V (that is, a device in which the applied voltage reached 25 V or more), a heterogeneous phase that appeared to be gold silicide was detected in part of the lower portion of the bias electrode. The shape is a granular or columnar shape of submicron to 2 microns, part of which is needle-shaped, and the generation location is limited to the lower part of the bias electrode. In the case where an underlayer having a film thickness of 50 nm or more is formed, there is no detection of a different phase of gold silicide, but the amount of the different phase is much smaller than that of a thickness less than 50 nm, and the particle size of the different phase is also small. I understood it. From these results, it is highly probable that the occurrence of heterogeneous phases of gold silicide induces acceleration of DC drift, and if the film thickness of the underlayer is 50 nm or more, it becomes a barrier layer for generating gold silicide. It can be estimated that the practical effect of the above is obtained.
なお、バイアスドリフト量が15Vを超えたデバイスの一部では、電圧を印加した電極下部の光導波路部に分極方位が反転した微小部位(マイクロドメイン)も多数観察されている。シリサイド類は金属より硬く、また靱性をあわせもつため、導電性のプローブとして用いられるほどである。観察事例から、金シリサイドが発生し、金シリサイドによるスパイク効果によりバッファ層に局所的な絶縁破壊や前駆現象であるキャリア注入が起きて、バイアスドリフトが加速した事例もあると推定される。 In some devices where the amount of bias drift exceeds 15 V, a large number of micro parts (micro domains) in which the polarization direction is inverted are observed in the optical waveguide part under the electrode to which the voltage is applied. Silicides are harder than metals and have toughness, so that they are used as conductive probes. From the observation examples, it is estimated that there are cases where gold silicide is generated, and bias drift is accelerated due to local dielectric breakdown or precursor injection of carriers in the buffer layer due to the spike effect of gold silicide.
また、下地層の厚さ50nm未満のもののデバイスであっても、試験前のものや印加電圧がおおむね20V以下のものにおいては、金シリサイドの検出は皆無ではないが、DCドリフト特性試験後のデバイスに比べてはるかに少ない。このことから、Auシリサイドはバイアス電圧の印加によって、発生、成長していると判断できる。なお、金シリサイドが大きく延伸成長して電極間にショートを起こす事例(特開1995−084228号公報参照)は見られなかった。これは、シリサイド化の固相反応を促進する水や水蒸気が、デバイスの筐体から排除されているためと考えられる。 Even if the device has an underlayer thickness of less than 50 nm, gold silicide is not detected at all before the test or when the applied voltage is approximately 20 V or less. Much less than From this, it can be determined that Au silicide is generated and grown by applying a bias voltage. In addition, a case (see Japanese Patent Application Laid-Open No. 1995-084228) in which gold silicide greatly stretches and grows to cause a short circuit between the electrodes was not found. This is presumably because water or water vapor that promotes the silicidation solid-phase reaction is excluded from the housing of the device.
今回の我々のLiNbO3結晶を基板100に用いた試験では、DCドリフト量の電極の下地層の材料への依存が不明瞭であり、また、特開2011−118438号公報で可能性が指摘されている電子注入現象の発生は確認できなかった。これは、Siの仕事関数は4前後であるためと考えられる。Ti,Ni、Cr、Al.TiN,TaNなどの金属は仕事関数が4.1以上であるため下地層とした場合でも、非導電層、基板100や光導波路104へのキャリア注入における下地層の金属の仕事関数の影響は小さいと考えられる。
In this test using our LiNbO 3 crystal for the
つまり、電荷分散層としてSiを主成分とする材料を用いた場合には、電極の下地層に誘電体結晶への電子注入が懸念されるような金属材料、つまりTiやCrなどの仕事関数が5eV未満の金属材料を使用することができる。だだし、金シリサイド粒子の発生を防ぐ必要があり、膜厚を50nm以上にする必要がある。Ti、Ni、Crなど、いずれの金属でも50nmで金シリサイドの発生を抑制できるのは、厚さ50nm程度の成膜でほぼ連続膜状態になっており、SiとAuの固相反応のバリヤ層となっているためと推定される。厚さ50nmや75nm程度のTi、Ni、Crいずれの膜でも、透過光試験を行うとピンホールは検出されることから、完全な連続膜とはいえない。しかし、ほぼ30nm程度の膜厚で、エリプソメトリ法による膜厚の計測が不可能になることから、光がほとんど透過しない連続膜状態となっていると考えられる。 In other words, when a material containing Si as a main component is used as the charge dispersion layer, there is a work material such as Ti or Cr that is a metal material that is concerned about electron injection into the dielectric crystal in the underlayer of the electrode. A metal material of less than 5 eV can be used. However, it is necessary to prevent the generation of gold silicide particles, and the film thickness must be 50 nm or more. Any metal such as Ti, Ni, Cr, etc., can suppress the generation of gold silicide at a thickness of about 50 nm because it is in a substantially continuous film state with a film thickness of about 50 nm, and a barrier layer for the solid phase reaction between Si and Au. It is estimated that In any film of Ti, Ni, and Cr having a thickness of about 50 nm or 75 nm, pinholes are detected when the transmitted light test is performed, so it cannot be said to be a complete continuous film. However, since the film thickness cannot be measured by the ellipsometry method with a film thickness of about 30 nm, it is considered that the film is in a continuous film state that hardly transmits light.
したがって、バイアス電極150における下地層252a等の厚さを、当該バイアス電極150により基板100内に誘導される電界の強度に依存する所定の厚さよりも厚くすることで、DCバイアスの増加の加速度の上昇を抑制することができる。
Therefore, by increasing the thickness of the base layer 252a and the like in the
一方で、RF電極108、110に関して言えば、これらRF電極108、110に印加される電圧は、一般に、バイアス電極150に印加される電圧に比べれば遥かに小さく、RF電極108、110により基板100内に誘導される電界に起因したDCドリフトの増加量は、バイアス電極150が基板100内に誘導する電界に起因したDCドリフトに比べれば無視し得る程度のものである。また、RF電極108、110に印加される高周波の観点からは、下地層として適するTi、Ni,Crなどの金属はAU,Ag,Cu等に比べて導電性が小さい金属であるので、下地層252aの厚さは薄いほど好ましい。
On the other hand, with respect to the
効率動作や広帯域動作を実現するにはRF電極におけるミリ波帯信号の減衰を小さくすることが必須であり、いわゆる表皮効果を考慮する必要がある。たとえば良導体Auを用いた電極においては、30GHz、50GHz、100GHzにおける表皮深さは、それぞれ、437nm、338nm、239nmであり、電流のほとんどはそれらより浅い部分(表皮に近い部分)を流れる。そのため、表皮からわずか50nm程度の電極材料が、良導体AuからTi,Ni、Crなどに置き換わるだけで、導体損失が増大し、特性の劣化が顕著となる。下地膜の厚さは、表皮深さの十分の一程度以下に抑えておくことが、ミリ波帯での動作特性を確保する上で必要である。たとえば、30GHz以上のミリ波帯で動作させる変調器においては、制御電極部の下地膜の厚さは40nm以下にし、バイアス電極部の下地電極を50nm以上にすることが望ましい。 In order to realize efficient operation and wideband operation, it is essential to reduce the attenuation of the millimeter waveband signal at the RF electrode, and so-called skin effect must be taken into consideration. For example, in an electrode using a good conductor Au, the skin depths at 30 GHz, 50 GHz, and 100 GHz are 437 nm, 338 nm, and 239 nm, respectively, and most of the current flows through shallower portions (portions close to the skin). Therefore, the electrode loss of only about 50 nm from the skin is simply replaced by the good conductor Au from Ti, Ni, Cr, etc., the conductor loss increases, and the characteristic deterioration becomes remarkable. It is necessary to keep the thickness of the base film below one-tenth or less of the skin depth in order to secure the operation characteristics in the millimeter wave band. For example, in a modulator that operates in a millimeter wave band of 30 GHz or more, it is desirable that the thickness of the base film of the control electrode portion be 40 nm or less and the base electrode of the bias electrode portion be 50 nm or more.
このため、光変調動作に要する高周波信号の振幅電圧を小さく抑えつつ、ドリフト補償動作に伴うDCドリフトの加速現象を抑制するための光導波路素子10の構成としては、下地層252a等や上部層252b等に用いる金属の種類やRF電極108等に印加する高周波信号の帯域には依存するものの、少なくともRF電極108、110における下地層208a等の厚さに対し、バイアス電極150における下地層252a等の厚さを厚くすることが効果的である。
For this reason, the configuration of the
そして、より具体的な一例としては、実用に供される一般的な光導波路デバイスにおける具体的な条件として、例えばバイアス電極150により基板100内に誘導される電界が1〜2V/μmである場合において、下地層252a等をTi、上部層252b等をAuとした場合には、下地層252a等の厚さを50nm以上とすることで、DCバイアスの増加の加速度上昇を効果的に抑制できる。
As a more specific example, as a specific condition in a general optical waveguide device that is put to practical use, for example, when the electric field induced in the
以上、説明したように、本実施形態に係る光導波路素子10では、RF電極108、110及び対応する接地電極112〜116をそれぞれ構成する下地層108a等の厚さに対し、バイアス電極150の下地層252a等の厚さが厚く形成されている。これにより、光導波路素子10では、光変調動作に必要な高周波信号振幅電圧を低減しつつ、ドリフト補償に伴う高電界印加に起因したDCドリフトの増加加速度の上昇を効果的に抑制することができる。
As described above, in the
なお、上述した実施形態においては、一例としてZカットのLN基板100を用いるものとしたが、これに限らず、XカットのLN基板を用いて構成することもできる。
In the above-described embodiment, the Z-
なお、電荷分散膜122にSiやSiを主成分とする材料以外を用いた場合や電荷分散膜122を形成しない場合には、DCドリフト量の電極の下地材料への依存性が明確になるため、電極の下地材料の選定には配慮が必要である。図6は、図7に示す電荷分散膜を形成しない構成のデバイスにおけるDCドリフト量の電極下地層の材料依存性を示したものである。
Note that when the
図7に示すデバイスでは、焦電による温度ドリフトの影響を極力排除するために、基板700としてXカットのLiNbO3を基板として用いた。光導波路702、704は、Ti拡散法によって形成した。非導電層710は、SiO2膜を真空蒸着法で形成した。非導電層710の膜厚は0.55μmであり、非導電層710上には、電荷分散膜は形成していない。バイアス電極720、730、740のそれぞれの下地層722a、732a、742aの設定膜厚は、いずれも50nmである。バイアス電極720、730、740のそれぞれの上部層722b、732b、742bの金(Au)は、電界メッキ法で形成した。図7に示す信号電極730と接地電極720との間隔d70は15μm、信号電極730と接地電極740との間隔d72は30μmであり、各導波路への電界の強さが等しくならない構造にしてある。DCドリフト量の測定方法は、前述と同様である。
In the device shown in FIG. 7, X-cut LiNbO 3 was used as the
図6から、
・仕事関数が5eV以上の材料と5eV未満の材料では、DCドリフト現象に差が見られること、
・DCドリフト量は、仕事関数が5eV以上の材料を用いた場合の方が小さいこと、
・仕事関数が5eV未満の材料を用いた場合には負の電圧を印加した場合のDCドリフト量が大きいこと、
などがわかり、キャリア注入現象、おそらくは電子注入が起きていると考えられる。なお、下地層722a、732a、742aの厚さは50nmであり、ほぼ連続膜となっていることから、仕事関数がおよそ4.9である上部電極722b、732b、742bの材料であるAuの影響は小さいと考えられる。
From FIG.
-There is a difference in the DC drift phenomenon between materials with a work function of 5 eV or more and materials with less than 5 eV.
-The amount of DC drift is smaller when a material having a work function of 5 eV or more is used,
-When a material having a work function of less than 5 eV is used, the amount of DC drift when a negative voltage is applied is large.
It can be understood that carrier injection phenomenon, probably electron injection, is occurring. In addition, since the thickness of the underlayers 722a, 732a, and 742a is 50 nm and is a substantially continuous film, the influence of Au that is a material of the
また、ここでは、下地層722a、732a、742aの膜厚をほぼ連続膜となる50nmに設定して試作したが、Ni、Ge、TiN、TaNなどの仕事関数が5eV以上の材料を下地層として用いる場合には、連続膜でなく島状に形成されていても、上記ドリフト現象の加速をある程度有効に抑制することができる、とも考えられる。しかし、Ni、Ge、TiN、TaNなどは、比較的硬い導電材料でありことから、一部にしか形成されていないと前述の金シリサイドによるスパイク効と同様な現象が起こりやすいとも考えられ、DCドリフト特性が悪化する恐れがある。Ni、Ge、TiN、TaNのスパッタ成膜の初期段階では、隙間の広い状態(つまり不連続な膜として)で柱状結晶状に成長し、20nm程度の膜厚で基板の被覆割合がほぼ50%程度に達することが知られているので、スパイク効果を回避するには、下地層の膜厚は20nm以上とするのが望ましいであろう。 In addition, here, the underlayers 722a, 732a, and 742a were prototyped by setting the film thickness to 50 nm, which is a substantially continuous film. However, a material having a work function of 5 eV or more such as Ni, Ge, TiN, and TaN is used as the underlayer. When used, it is considered that acceleration of the drift phenomenon can be effectively suppressed to some extent even if it is formed in an island shape instead of a continuous film. However, since Ni, Ge, TiN, TaN, and the like are relatively hard conductive materials, if they are only partially formed, it is considered that the same phenomenon as the above-described spike effect due to gold silicide is likely to occur. Drift characteristics may be deteriorated. At the initial stage of sputter deposition of Ni, Ge, TiN, and TaN, the crystal grows in a columnar crystal form with a wide gap (that is, as a discontinuous film), and the covering ratio of the substrate is about 50% with a film thickness of about 20 nm. In order to avoid the spike effect, it is desirable that the thickness of the underlayer be 20 nm or more.
なお、上述の実施形態ではバイアス電極10の上部層208b、210b、212b、214b、216bとしてAuを用いたが、バイアス電極は、高周波線路としての特性は不要である。このため、バイアス電極の上部層は、電気抵抗が特に小さな材料である必要はなく、また、当該上部層の厚さや断面積の設計自由度は高い。Cr,Ni,Al,Cu,Ag,Pt,Ir、Ge、Ti,Ta,TiN、TaNなどの材料を上部層の材料として用いてもよいことはいうまでもない。また、下地層を形成せずに、仕事関数が5eV以上の材料を用いて上部層を形成してもよい。しかし、電気的抵抗、電極材料の化学的安定性、形成のしやすさ、ワイヤボンディングなどの配線の容易さ、基板に与える応力歪みの影響を勘案すると、総合的には、金Auやその合金は上部層として適した材料といえる。
In the above-described embodiment, Au is used for the
また、DCドリフト特性の下地層の仕事関数への依存性や印可電圧の極性への依存性が明瞭になるDCバイアス電界の強さや環境温度は、電荷分散層、非導電層の材料や組成、膜厚、成膜方法などに依存する。電荷分散膜122にSi3N4−x系の材料を用いた場合にはDCバイアス電界が小さくとも下地層材料への依存性が比較的明瞭であるが、電荷分散膜122も非導電層120も共に形成しない場合には、それらの依存性は明瞭ではない。しかしながら、われわれの経験では、上述の電荷分散膜122を形成しない場合と類似する傾向は認められるため、下地層材料の選択は、DCドリフト特性の改善に一定の有効性があると考えられる。
In addition, the DC bias electric field strength and the environmental temperature that clarify the dependence of the DC drift characteristics on the work function of the underlayer and the polarity of the applied voltage are determined by the materials and compositions of the charge dispersion layer and the non-conductive layer, Depends on film thickness, film formation method, etc. When a Si 3 N 4-x- based material is used for the
また、DCドリフト量のバイアス電圧極性間の差異は、非導電層120、電荷分散膜120の材料組成や成膜方法、基板100の結晶方位にも依存することもわかっている。よって、差動駆動でDCバイアスを調整する場合や、両極性のDCバイアスを印可する場合には、電極下地層の選択のほか、非導電層120、電荷分散膜122の材料組成や成膜方法、基板100の結晶方位にも配慮する必要がある。
It is also known that the difference between the bias voltage polarities of the DC drift amount depends on the material composition and film forming method of the
10・・・導波路型光素子、100・・・基板、102・・・MZ型光導波路、104、106・・・並行導波路、108、110・・・RF電極、112、114、116・・・接地電極、120・・・非導電層、122・・・電荷分散層、150・・・バイアス電極、152、154・・・動作電極、160、162、164・・・基準電極、252a、254a、260a、262a、264a・・・下地層、252b、254b、260b、262b、264b・・・上部層。
DESCRIPTION OF
Claims (3)
前記基板上に形成された2つの光導波路と、
当該光導波路を伝搬する光波を制御するRF電極と、
DC電圧を印加するためのDCバイアス電極と、
を備え、
前記RF電極と前記DCバイアス電極とは、動作時において前記DCバイアス電極に要する電圧が前記RF電極に要する電圧よりも高くなるよう構成され、
前記基板上には非導電性材料で構成される非導電層が形成され、当該非導電層上には導電性材料で構成される電荷分散層が形成されており、
前記RF電極及び前記バイアス電極は、それぞれ、前記電荷分散層上に形成された下地層と当該下地層上に形成された上部層から成り、
前記バイアス電極の前記下地層は、前記RF電極の前記下地層よりも厚さが厚く形成され、且つ、
前記非導電層は二酸化珪素(SiO2)を含み、前記電荷分散層はシリコンであり、前記下地層はチタンを含み、前記上部層はAuを含む、
導波路型光素子。 A substrate having an electro-optic effect;
Two optical waveguides formed on the substrate;
An RF electrode for controlling a light wave propagating through the optical waveguide;
A DC bias electrode for applying a DC voltage;
With
The RF electrode and the DC bias electrode are configured such that a voltage required for the DC bias electrode during operation is higher than a voltage required for the RF electrode,
A non-conductive layer made of a non-conductive material is formed on the substrate, and a charge dispersion layer made of a conductive material is formed on the non-conductive layer,
Each of the RF electrode and the bias electrode is composed of a base layer formed on the charge distribution layer and an upper layer formed on the base layer,
The underlayer of the bias electrode is formed thicker than the underlayer of the RF electrode , and
The non-conductive layer includes silicon dioxide (SiO 2), the charge distribution layer is silicon, the base layer includes titanium, and the upper layer includes Au.
Waveguide type optical element.
請求項1に記載の導波路型光素子。 The DC bias electrode is configured such that an electric field to be generated in the substrate by the DC bias electrode during operation is in a range of 1 V / μm or more and 2 V / μm or less.
The waveguide type optical device according to claim 1.
請求項1または2に記載の導波路型光素子。 A thickness of the underlayer of the bias electrode is 50 nm or more;
The waveguide type optical device according to claim 1 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016043484A JP6578995B2 (en) | 2016-03-07 | 2016-03-07 | Waveguide type optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016043484A JP6578995B2 (en) | 2016-03-07 | 2016-03-07 | Waveguide type optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017161595A JP2017161595A (en) | 2017-09-14 |
JP6578995B2 true JP6578995B2 (en) | 2019-09-25 |
Family
ID=59853999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016043484A Active JP6578995B2 (en) | 2016-03-07 | 2016-03-07 | Waveguide type optical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6578995B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2581731B2 (en) * | 1988-02-18 | 1997-02-12 | 富士通株式会社 | Waveguide optical device and method of manufacturing the same |
US5153930A (en) * | 1990-01-04 | 1992-10-06 | Smiths Industries Aerospace & Defense Systems, Inc. | Device employing a substrate of a material that exhibits the pyroelectric effect |
JP3628342B2 (en) * | 1993-09-17 | 2005-03-09 | 富士通株式会社 | Dielectric optical waveguide device |
JP2873203B2 (en) * | 1996-06-14 | 1999-03-24 | 住友大阪セメント株式会社 | Waveguide type optical device |
WO2001001190A1 (en) * | 1999-06-28 | 2001-01-04 | Sumitomo Osaka Cement Co., Ltd. | Electrooptical device and method of manufacturing the same |
JP2007272122A (en) * | 2006-03-31 | 2007-10-18 | Sumitomo Osaka Cement Co Ltd | Optical control element |
JP2014160131A (en) * | 2013-02-19 | 2014-09-04 | Anritsu Corp | Optical modulator |
-
2016
- 2016-03-07 JP JP2016043484A patent/JP6578995B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017161595A (en) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2867560B2 (en) | Optical waveguide device | |
US9250455B2 (en) | Optical modulator | |
US8909001B2 (en) | Optical modulator | |
US20120099812A1 (en) | Electro-optic device | |
WO2016158650A1 (en) | Waveguide type optical element | |
JP2008249790A (en) | Optical waveguide element, method of suppressing temperature crosstalk of the same | |
JP5792702B2 (en) | Light modulator | |
CA3053333A1 (en) | Device for thz generation and/or detection and methods for manufacturing the same | |
JP2009053444A (en) | Optical waveguide element | |
JP5077480B2 (en) | Optical waveguide device | |
JP5360256B2 (en) | Optical waveguide device | |
US7627200B2 (en) | Optical device | |
US7460739B2 (en) | Lithium niobate optical modulator | |
US20160223881A1 (en) | Optical modulator that includes optical waveguide formed in ferroelectric substrate | |
JP6578995B2 (en) | Waveguide type optical device | |
JP2015014715A (en) | Electro-optic device | |
US10895765B2 (en) | Optical modulation element | |
Qiu et al. | An electro-optic polymer-cladded TiO2 waveguide modulator | |
JP2007199500A (en) | Optical modulator | |
JP2012068679A (en) | Optical waveguide element | |
JP2013246320A (en) | Semiconductor optical element and optical module | |
JP2006317550A (en) | Optical modulator | |
JPH0829745A (en) | Optical waveguide device | |
JP2006139236A (en) | Optical modulator | |
JP5666522B2 (en) | Optical waveguide device and method for suppressing temperature crosstalk of optical waveguide device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170719 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6578995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |