JP6578987B2 - Power module substrate manufacturing method - Google Patents
Power module substrate manufacturing method Download PDFInfo
- Publication number
- JP6578987B2 JP6578987B2 JP2016032696A JP2016032696A JP6578987B2 JP 6578987 B2 JP6578987 B2 JP 6578987B2 JP 2016032696 A JP2016032696 A JP 2016032696A JP 2016032696 A JP2016032696 A JP 2016032696A JP 6578987 B2 JP6578987 B2 JP 6578987B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit
- copper
- aluminum
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板の製造方法に関する。 The present invention relates to a method for manufacturing a power module substrate used in a semiconductor device that controls a large current and a high voltage.
パワーモジュールに用いられるパワーモジュール用基板の回路層は、絶縁基板であるセラミックス基板の一方の面に金属板を接合することにより形成される。なお、この種のパワーモジュール用基板としては、セラミックス基板の他方の面にも熱伝導性に優れた金属板を接合することで金属層を設け、その金属層を介して放熱板を接合することも行われる。そして、パワーモジュール用基板の回路層の上面に、パワー素子等の半導体素子が搭載されることにより、パワーモジュールが製造される。 The circuit layer of the power module substrate used in the power module is formed by bonding a metal plate to one surface of a ceramic substrate that is an insulating substrate. In addition, as this kind of power module substrate, a metal layer is provided on the other surface of the ceramic substrate by bonding a metal plate having excellent thermal conductivity, and a heat sink is bonded via the metal layer. Is also done. And a power module is manufactured by mounting semiconductor elements, such as a power element, on the upper surface of the circuit layer of the substrate for power modules.
このようなパワーモジュール用基板において、回路層にはアルミニウム又は銅が用いられている。このうち銅は、熱的特性、電気的特性がアルミニウムより優れるが、変形抵抗が高い。このため、冷熱サイクルが負荷された際に、セラミックス基板と銅の回路層との間に大きな熱応力が生じ、セラミックス基板に割れを生じやすい。 In such a power module substrate, aluminum or copper is used for the circuit layer. Of these, copper has better thermal and electrical properties than aluminum, but has high deformation resistance. For this reason, when a thermal cycle is loaded, a large thermal stress is generated between the ceramic substrate and the copper circuit layer, and the ceramic substrate is likely to be cracked.
そこで、特許文献１では、パワーモジュール用基板の絶縁層（セラミックス基板）の一方の面に形成された回路層を、絶縁層の一方の面に配設されたアルミニウム層と、このアルミニウム層の一方側（絶縁層とは接合されていない面側）に積層された銅層との二重構造とし、銅に比べて変形抵抗の小さいアルミニウム層を絶縁層との間に介在させて熱応力を緩和している。また、特許文献１には、回路層の銅層の上に半導体素子が搭載されることから、回路層を二重構造とすることで、半導体素子で発生する熱を伝熱する際に、銅層において面方向に拡げて効率的に放散できることが記載されている。 Therefore, in Patent Document 1, a circuit layer formed on one surface of an insulating layer (ceramic substrate) of a power module substrate is replaced with an aluminum layer disposed on one surface of the insulating layer and one of the aluminum layers. A double layer with a copper layer laminated on the side (surface not joined to the insulating layer), and an aluminum layer with a lower deformation resistance than copper is interposed between the insulating layer and thermal stress is alleviated is doing. Moreover, since the semiconductor element is mounted on the copper layer of the circuit layer in Patent Document 1, when the heat generated in the semiconductor element is transferred by making the circuit layer a double structure, It is described that it can spread efficiently in the plane direction in the layer.
ところで、この種の回路層が銅層とアルミニウム層との二重構造とされるパワーモジュール用基板において、セラミックス基板上に回路層を形成するには、セラミックス基板上にア銅層及びアルミニウム層を接合した後にエッチングする方法が考えられる。しかし、セラミックス基板に銅層とアルミニウム層とからなる回路層を形成した後にエッチングにより回路パターンを形成しようとする場合には、銅層よりもアルミニウム層の方がエッチングされやすいことから、銅層とアルミニウム層とのエッチングレートの違いにより、図５に示すように、銅層２２の端面がアルミニウム層２１の端面よりもせり出した鋭角形状となる。そして、このように回路層１２に鋭角形状が形成された場合には、回路層１２の鋭角形状に電界が集中しやすくなり、部分放電の開始電圧が低くなることで、耐電圧特性の悪化を招く。 By the way, in a power module substrate in which this type of circuit layer has a double structure of a copper layer and an aluminum layer, in order to form a circuit layer on a ceramic substrate, an copper layer and an aluminum layer are formed on the ceramic substrate. A method of etching after joining may be considered. However, when a circuit pattern is formed by etching after forming a circuit layer composed of a copper layer and an aluminum layer on a ceramic substrate, the aluminum layer is more easily etched than the copper layer. Due to the difference in etching rate with the aluminum layer, the end surface of the copper layer 22 has an acute angle shape protruding from the end surface of the aluminum layer 21 as shown in FIG. And when an acute-angle shape is formed in the circuit layer 12 in this way, an electric field tends to concentrate on the acute-angle shape of the circuit layer 12, and the start voltage of partial discharge becomes low, so that the withstand voltage characteristic is deteriorated. Invite.
本発明は、このような事情に鑑みてなされたもので、回路層を構成する銅層とアルミニウム層とを同時にエッチングして位置精度の高い回路パターンを形成でき、耐電圧特性に優れたパワーモジュール用基板を製造できるパワーモジュール用基板の製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and a power module that can form a circuit pattern with high positional accuracy by simultaneously etching a copper layer and an aluminum layer constituting a circuit layer, and has excellent withstand voltage characteristics. An object of the present invention is to provide a method of manufacturing a power module substrate that can manufacture a power substrate.
本発明のパワーモジュール用基板の製造方法は、絶縁層の一方の面に接合されたアルミニウム層と該アルミニウム層の前記絶縁層とは反対の面に接合された銅層とを有する回路層にエッチング液を接触させることによりエッチングを施して、前記回路層に回路パターンが形成されたパワーモジュール用基板を製造する方法であって、前記絶縁層にアルミニウム板を接合して前記アルミニウム層を形成するアルミニウム層形成工程と、前記回路パターンの形成領域を除く部分に前記形成領域の周縁に沿って溝部が形成された銅板を、該溝部の開口を前記アルミニウム層に向けて積層し、該アルミニウム層に前記銅板を固相拡散接合により接合し前記銅層を形成する銅層形成工程と、前記銅層の表面の前記回路パターンの形成領域にレジスト被膜を形成するマスキング工程と、前記レジスト被膜が形成された前記回路層をエッチングして前記回路パターンを形成するエッチング工程とを有し、前記エッチング液は、塩化鉄（ＩＩＩ）が含有された酸性溶液であることを特徴とする。 The method for manufacturing a power module substrate of the present invention comprises etching to a circuit layer having an aluminum layer bonded to one surface of an insulating layer and a copper layer bonded to the surface of the aluminum layer opposite to the insulating layer. A method of manufacturing a power module substrate in which a circuit pattern is formed on the circuit layer by etching by bringing a liquid into contact , wherein the aluminum layer is formed by bonding an aluminum plate to the insulating layer A layer forming step, a copper plate having a groove formed along the periphery of the formation region in a portion excluding the circuit pattern formation region, and laminating the opening of the groove toward the aluminum layer, and A copper layer forming step of bonding a copper plate by solid phase diffusion bonding to form the copper layer, and a resist film on the circuit pattern forming region on the surface of the copper layer A masking step of forming, and an etching step of etching the circuit layer on which the resist film is formed to form the circuit pattern, wherein the etchant is an acidic solution containing iron (III) chloride It is characterized by being.
エッチング工程では、回路層のレジスト被膜が形成されていない部分、すなわちレジスト被膜から露出した部分をエッチング液にさらすことにより銅層とアルミニウム層とをエッチングする。エッチング工程に用いるエッチング液は、塩化鉄（ＩＩＩ）が含有された酸性溶液であり、銅よりもアルミニウムに対して高い腐食性を有する。このため、銅層のエッチングレートは、アルミニウム層のエッチングレートよりも遅くなる。この点、積層基板の銅層には、回路パターンの形成領域を除く部分にその形成領域の周縁に沿って予め溝部を形成しており、その溝部の形成部分の厚さを薄く設けることで、アルミニウム層のエッチング量よりも銅層のエッチング量を減らしており、アルミニウム層のエッチングの完了とほぼ同時に、銅層のエッチングを完了することが可能となっている。
また、アルミニウム層と銅層との接合界面部分には、固相拡散接合により金属間化合物が形成されるが、回路パターン形成領域を除く部分は、銅層の溝部をアルミニウム層に向けて開口させ、溝部により銅層とアルミニウム層との間に隙間を保持しているので、金属間化合物は形成されない。金属間化合物が形成された部分はエッチングがされにくいが、回路層形成領域を除く部分には金属間化合物が形成されていないので、エッチングが阻害されることがない。したがって、銅層の溝部の厚さとアルミニウム層の厚さとの比率を調整することにより、エッチングレートを容易に制御できる。また、銅層とアルミニウム層との間の隙間にエッチング液を浸入させることができるので、内側からもエッチングを進行させることができ、回路層にアスペクト比の高い高精度な回路パターンを形成できる。
さらに、銅層形成工程では、溝部が形成された銅板を用いて、各回路パターンを分割することなく一体として取り扱うこととしているので、複数の分割された小銅板を用いて回路パターンを形成する場合と比較して、作業性を向上させることができるとともに、回路パターンの位置精度を向上させることができる。
In the etching step, the copper layer and the aluminum layer are etched by exposing a portion of the circuit layer where the resist coating is not formed, that is, a portion exposed from the resist coating, to an etching solution. The etching solution used in the etching process is an acidic solution containing iron (III) chloride and has a higher corrosiveness to aluminum than copper. For this reason, the etching rate of a copper layer becomes slower than the etching rate of an aluminum layer. In this regard, in the copper layer of the laminated substrate, a groove portion is formed in advance along the periphery of the formation region in a portion excluding the formation region of the circuit pattern, and by providing a thin thickness of the formation portion of the groove portion, The etching amount of the copper layer is reduced as compared with the etching amount of the aluminum layer, and the etching of the copper layer can be completed almost simultaneously with the completion of the etching of the aluminum layer.
In addition, an intermetallic compound is formed by solid phase diffusion bonding at the bonding interface portion between the aluminum layer and the copper layer, but in the portion other than the circuit pattern formation region, the groove portion of the copper layer is opened toward the aluminum layer. Since the gap holds the gap between the copper layer and the aluminum layer, no intermetallic compound is formed. Although the portion where the intermetallic compound is formed is difficult to etch, the intermetallic compound is not formed in the portion other than the circuit layer forming region, so that the etching is not hindered. Therefore, the etching rate can be easily controlled by adjusting the ratio between the thickness of the groove of the copper layer and the thickness of the aluminum layer. In addition, since the etchant can enter the gap between the copper layer and the aluminum layer, the etching can proceed from the inside, and a high-accuracy circuit pattern with a high aspect ratio can be formed on the circuit layer.
Furthermore, in the copper layer forming process, each circuit pattern is handled as a single unit without being divided using a copper plate in which grooves are formed. Therefore, when a circuit pattern is formed using a plurality of divided small copper plates Compared with the above, workability can be improved and the position accuracy of the circuit pattern can be improved.
本発明のパワーモジュール用基板の製造方法において、
前記アルミニウム層の厚さをｔ１とし、前記銅層の溝部の形成部分の厚さをｔ２とした場合に、前記厚さｔ１が０．２ｍｍ以上１．６ｍｍ以下であり、前記厚さｔ２が０．０５ｍｍ以上０．５ｍｍ以下で、かつ前記厚さｔ２が前記厚さｔ１の０．３５倍以下であり、前記エッチング液に含有される前記塩化鉄（ＩＩＩ）の濃度が１．４ｍｏｌ／Ｌ以上２．６ｍｏｌ／Ｌ以下とされ、ｐＨが２．０以下とされているとよい。
In the method for manufacturing a power module substrate of the present invention,
When the thickness of the aluminum layer is t1, and the thickness of the groove forming portion of the copper layer is t2, the thickness t1 is 0.2 mm or more and 1.6 mm or less, and the thickness t2 is 0. 0.05 mm or more and 0.5 mm or less, the thickness t2 is 0.35 times or less of the thickness t1, and the concentration of the iron (III) chloride contained in the etching solution is 1.4 mol / L or more. It is good that it is 2.6 mol / L or less and pH is 2.0 or less.
上記範囲の厚さｔ１のアルミニウム層と溝部の形成部分を厚さｔ２とする銅層とにおいて、溝部の形成部分の厚さｔ２をアルミニウム層の厚さｔ１の０．３５倍以下に薄く設け、塩化鉄（ＩＩＩ）の濃度、ｐＨが上記範囲で含有されたエッチング液を用いてエッチング工程を行うことで、アルミニウム層のエッチングの完了とほぼ同時に、銅層のエッチングを完了することができ、位置精度の高い所望の回路パターンを良好に形成できる。 In the aluminum layer having the thickness t1 in the above range and the copper layer having the groove forming portion as the thickness t2, the thickness t2 of the groove forming portion is set to be less than 0.35 times the thickness t1 of the aluminum layer, By performing the etching process using the etching solution containing the iron chloride (III) concentration and pH within the above range, the etching of the copper layer can be completed almost simultaneously with the completion of the etching of the aluminum layer. A desired circuit pattern with high accuracy can be formed satisfactorily.
本発明によれば、回路層を構成する銅層とアルミニウム層とを同時にエッチングして位置精度の高い回路パターンが形成でき、耐電圧特性に優れたパワーモジュール用基板を製造できる。 ADVANTAGE OF THE INVENTION According to this invention, the copper layer and aluminum layer which comprise a circuit layer can be etched simultaneously, a circuit pattern with a high positional accuracy can be formed, and the board | substrate for power modules excellent in the withstand voltage characteristic can be manufactured.
以下、本発明に係るパワーモジュール用基板の製造方法の実施形態について説明する。
図１は、本発明に係る実施形態のパワーモジュール用基板の製造方法により製造されるパワーモジュール用基板を示している。この図１に示すパワーモジュール基板１０１は、セラミックス基板１１（絶縁層）と、このセラミックス基板１１の一方の面（図１において上面）に接合された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に接合された金属層１３とを備える。そして、このパワーモジュール用基板１０１の回路層１２の表面に半導体素子６１がはんだ付けされ、金属層１３の表面にヒートシンク７１が接合されることにより、パワーモジュールが製造される。
Embodiments of a method for manufacturing a power module substrate according to the present invention will be described below.
FIG. 1 shows a power module substrate manufactured by a method for manufacturing a power module substrate according to an embodiment of the present invention. A power module substrate 101 shown in FIG. 1 includes a ceramic substrate 11 (insulating layer), a circuit layer 12 bonded to one surface (upper surface in FIG. 1) of the ceramic substrate 11, and the other surface of the ceramic substrate 11. (The lower surface in FIG. 1) and a metal layer 13 bonded thereto. Then, the semiconductor element 61 is soldered to the surface of the circuit layer 12 of the power module substrate 101, and the heat sink 71 is bonded to the surface of the metal layer 13, whereby the power module is manufactured.
そして、回路層１２は、セラミックス基板１１の一方の面に、そのセラミックス基板１１に接合されたアルミニウム層２１と、アルミニウム層２１のセラミックス基板とは反対の面に接合された銅層２２とを有し、アルミニウム層２１と銅層２２との積層構造とされている。また、金属層１３は、セラミックス基板１１の回路層１２の反対の面に接合されたアルミニウム層３１と、アルミニウム層３１のセラミックス基板１１とは反対の面に接合された銅層３２とを有し、アルミニウム層３１と銅層３２との積層構造とされている。
以下、これらの回路層１２と金属層１３とを区別するために、回路層１２を構成するアルミニウム層２１を回路層用アルミニウム層、銅層２２を回路層用銅層とし、金属層１３を構成するアルミニウム層３１を金属層用アルミニウム層、銅層３２を金属層用銅層とする。
The circuit layer 12 has an aluminum layer 21 bonded to the ceramic substrate 11 on one surface of the ceramic substrate 11 and a copper layer 22 bonded to the surface of the aluminum layer 21 opposite to the ceramic substrate. And it is set as the laminated structure of the aluminum layer 21 and the copper layer 22. As shown in FIG. The metal layer 13 includes an aluminum layer 31 bonded to the surface of the ceramic substrate 11 opposite to the circuit layer 12 and a copper layer 32 bonded to the surface of the aluminum layer 31 opposite to the ceramic substrate 11. A laminated structure of an aluminum layer 31 and a copper layer 32 is formed.
Hereinafter, in order to distinguish between the circuit layer 12 and the metal layer 13, the aluminum layer 21 constituting the circuit layer 12 is defined as an aluminum layer for a circuit layer, the copper layer 22 is defined as a copper layer for a circuit layer, and the metal layer 13 is configured. The aluminum layer 31 to be used is an aluminum layer for a metal layer, and the copper layer 32 is a copper layer for a metal layer.
パワーモジュール用基板１０１を構成するセラミックス基板１１は、例えばＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化珪素）等の窒化物系セラミックス、もしくはＡｌ２Ｏ３（アルミナ）等の酸化物系セラミックスを用いることができる。また、セラミックス基板１１の厚さは０．２ｍｍ以上１．５ｍｍ以下とされる。 The ceramic substrate 11 constituting the power module substrate 101 is made of, for example, nitride ceramics such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), or oxide ceramics such as Al 2 O 3 (alumina). Can be used. The thickness of the ceramic substrate 11 is set to 0.2 mm or more and 1.5 mm or less.
回路層用アルミニウム層２１は、純アルミニウム又はアルミニウム合金からなるアルミニウム板が、セラミックス基板１１の一方の面（図１では上面）に接合されることにより形成されており、本実施形態においては、回路層用アルミニウム層２１は、純度が９９．９９質量％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板をセラミックス基板１１に接合することにより形成されている。
また、回路層用銅層２２は、回路層用アルミニウム層２１のセラミックス基板１１とは反対の面（図１において上面）に、純銅又は銅合金からなる銅板が接合されることにより形成されており、本実施形態においては、回路層用銅層２２は、無酸素銅の圧延板からなる銅板が回路層用アルミニウム層２１に固相拡散接合されることにより形成されている。
そして、回路層用アルミニウム層２１の厚さは０．２ｍｍ以上１．６ｍｍ以下、回路層用銅層２２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲に設けられる。
The circuit layer aluminum layer 21 is formed by joining an aluminum plate made of pure aluminum or an aluminum alloy to one surface (the upper surface in FIG. 1) of the ceramic substrate 11. The layer aluminum layer 21 is formed by joining an aluminum plate made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99% by mass or more to the ceramic substrate 11.
Moreover, the copper layer 22 for circuit layers is formed by joining the copper plate which consists of pure copper or a copper alloy to the surface (upper surface in FIG. 1) opposite to the ceramic substrate 11 of the aluminum layer 21 for circuit layers. In this embodiment, the copper layer 22 for circuit layers is formed by solid-phase diffusion bonding a copper plate made of a rolled plate of oxygen-free copper to the aluminum layer 21 for circuit layers.
And the thickness of the aluminum layer 21 for circuit layers is provided in 0.2 mm or more and 1.6 mm or less, and the thickness of the copper layer 22 for circuit layers is provided in the range of 0.1 mm or more and 1.0 mm or less.
金属層用アルミニウム層３１は、純アルミニウム又はアルミニウム合金からなるアルミニウム板が、セラミックス基板１１の他方の面に接合されることにより形成されており、本実施形態においては、金属層用アルミニウム層３１は、純度９９．９９質量％以上のアルミニウムからなるアルミニウム板をセラミックス基板１１にろう付けすることにより形成されている。
また、金属層用銅層３２は、純銅又は銅合金からなる銅板が、金属層用アルミニウム層３１の他方の面（図１において下面）に接合されることにより形成されており、本実施形態においては、金属層用銅層３２は、無酸素銅からなる銅板が金属層用アルミニウム層３１に固相拡散接合されることにより形成されている。
そして、金属層用アルミニウム層３１の厚さは０．２ｍｍ以上１．６ｍｍ以下、金属層用銅層３２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲に設けられる。
The aluminum layer 31 for metal layers is formed by joining an aluminum plate made of pure aluminum or an aluminum alloy to the other surface of the ceramic substrate 11. In this embodiment, the aluminum layer 31 for metal layers is The aluminum plate made of aluminum having a purity of 99.99 mass% or more is brazed to the ceramic substrate 11.
The copper layer 32 for metal layer is formed by joining a copper plate made of pure copper or a copper alloy to the other surface (the lower surface in FIG. 1) of the aluminum layer 31 for metal layer. The copper layer 32 for metal layers is formed by solid-phase diffusion bonding a copper plate made of oxygen-free copper to the aluminum layer 31 for metal layers.
And the thickness of the aluminum layer 31 for metal layers is provided in the range of 0.2 mm or more and 1.6 mm or less, and the thickness of the copper layer 32 for metal layers is provided in the range of 0.1 mm or more and 1.0 mm or less.
このように構成されるパワーモジュール用基板１０１は、セラミックス基板１１に回路層用アルミニウム層２１と金属層用アルミニウム層３１とを接合するアルミニウム層形成工程（Ｓ１）と、回路層用アルミニウム層２１に回路層用銅層２２を接合して回路層１２を形成するとともに、金属層用アルミニウム層３１に金属層用銅層３１を接合して金属層１３を形成して、セラミックス基板１１に回路層１２と金属層１３とが接合された積層基板１０（図２（ｃ）参照）を形成する銅層形成工程（Ｓ２）と、回路層１２と金属層１３の表面に所望形状のレジスト被膜５１を形成することにより、回路層１２の回路パターン形成領域にレジスト被膜５１形成するマスキング工程（Ｓ３）と、レジスト被膜５１が形成された積層基板１０の回路層１２をエッチングすることにより回路層１２に回路パターンを形成するエッチング工程（Ｓ４）と、レジスト被膜５１を剥離するマスキング剥離工程（Ｓ５）とを行うことにより製造される。以下、パワーモジュール用基板１０１の製造方法を、この工程順に説明する。 The power module substrate 101 thus configured includes an aluminum layer forming step (S1) for joining the circuit layer aluminum layer 21 and the metal layer aluminum layer 31 to the ceramic substrate 11, and the circuit layer aluminum layer 21. The circuit layer 12 is formed by bonding the circuit layer copper layer 22, the metal layer copper layer 31 is bonded to the metal layer aluminum layer 31 to form the metal layer 13, and the circuit layer 12 is formed on the ceramic substrate 11. And a copper layer forming step (S2) for forming a laminated substrate 10 (see FIG. 2C) in which the metal layer 13 and the metal layer 13 are bonded, and a resist film 51 having a desired shape is formed on the surfaces of the circuit layer 12 and the metal layer 13 Then, a masking step (S3) for forming the resist film 51 in the circuit pattern formation region of the circuit layer 12, and the circuit layer of the multilayer substrate 10 on which the resist film 51 is formed An etching step of forming a circuit pattern on the circuit layer 12 by etching the 2 (S4), is prepared by performing a masking exfoliation step (S5) of removing the resist film 51. Hereinafter, a method for manufacturing the power module substrate 101 will be described in the order of these steps.
（アルミニウム層形成工程（Ｓ１））
図２（ａ）に示すように、セラミックス基板１１の一方の面に、回路層１２のうちの回路層用アルミニウム層２１となるアルミニウム板２１ａをろう材４１を介して積層し、他方の面に金属層１３のうちの金属層用アルミニウム層３１となるアルミニウム板３１ａをろう材４１を介して積層する。ろう材４１は、Ａｌ‐Ｓｉ系合金等のろう材を箔の形態で用いるとよい。そして、これらの積層体を積層方向に加圧した状態で加熱することにより接合して、セラミックス基板１１の一方の面（上面）に回路層用アルミニウム層２１を形成するとともに、セラミックス基板１１の他方の面（下面）に金属層用アルミニウム層３１を形成して、図２（ｂ）に示すように、セラミックス基板１１と回路層用アルミニウム層２１と金属層用アルミニウム層３１とを一体に形成する。
なお、この場合の加圧力としては例えば０．３ＭＰａ、加熱温度としては例えば６４０℃とされる。
(Aluminum layer forming step (S1))
As shown in FIG. 2 (a), an aluminum plate 21a to be the circuit layer aluminum layer 21 of the circuit layer 12 is laminated on one surface of the ceramic substrate 11 via a brazing material 41, and on the other surface. Of the metal layer 13, an aluminum plate 31 a to be a metal layer aluminum layer 31 is laminated via a brazing material 41. The brazing material 41 may be a brazing material such as an Al—Si based alloy in the form of a foil. Then, these laminated bodies are joined by heating in a state of being pressed in the laminating direction, thereby forming the circuit layer aluminum layer 21 on one surface (upper surface) of the ceramic substrate 11 and the other of the ceramic substrate 11. As shown in FIG. 2B, the ceramic substrate 11, the circuit layer aluminum layer 21, and the metal layer aluminum layer 31 are integrally formed. .
In this case, the applied pressure is, for example, 0.3 MPa, and the heating temperature is, for example, 640 ° C.
（銅層形成工程（Ｓ２））
図２（ｂ）に示すように、回路層用銅層２２となる銅板２２ａの回路パターンの形成領域を除く部分にその形成領域の周縁に沿って予め溝部２５を形成しておく。そして、この溝部２５が形成された銅板２２ａを、回路層用アルミニウム層２１のセラミックス基板１１とは反対の面（上面）に、溝部２５の開口を回路層用アルミニウム２１に向けて積層し、金属層アルミニウム層３１のセラミックス基板１１とは反対の面（下面）に、金属層用銅層３２となる銅板３２ａを積層する。そして、これらの積層体をその積層方向に加圧した状態で加熱することにより、回路層用アルミニウム層２１と銅板２２ａ、金属層用アルミニウム層３１と銅板３２ａとを固相拡散接合する。これにより、回路層用アルミニウム２１の上面に回路層用銅層２２が形成され、回路層１２が形成されるとともに、金属層用アルミニウム層３１の下面に金属層用銅層３２が形成されることにより金属層１３が形成され、図２（ｃ）に示すように、セラミックス基板１１に回路層１２と金属層１３とが接合された積層基板１０が得られる。
なお、この場合の加圧力としては例えば０．８ＭＰａ、加熱温度としては例えば５４０℃とされる。また、銅板２２ａの溝部２５は、ダイジングブレードによる切削加工によって形成されるが、エッチング等により形成することもできる。なお、銅板２２ａの溝部２５は、少なくとも銅層形成工程（Ｓ２）前に形成しておけばよい。
(Copper layer forming step (S2))
As shown in FIG. 2B, a groove 25 is formed in advance along the periphery of the formation region in a portion excluding the circuit pattern formation region of the copper plate 22a to be the copper layer 22 for circuit layers. Then, the copper plate 22a in which the groove 25 is formed is laminated on the surface (upper surface) opposite to the ceramic substrate 11 of the circuit layer aluminum layer 21, and the opening of the groove 25 is directed toward the circuit layer aluminum 21, A copper plate 32 a to be a metal layer copper layer 32 is laminated on the surface (lower surface) of the layer aluminum layer 31 opposite to the ceramic substrate 11. Then, by heating these laminated bodies in a state of being pressurized in the laminating direction, the circuit layer aluminum layer 21 and the copper plate 22a, and the metal layer aluminum layer 31 and the copper plate 32a are solid phase diffusion bonded. Thus, the circuit layer copper layer 22 is formed on the upper surface of the circuit layer aluminum 21, the circuit layer 12 is formed, and the metal layer copper layer 32 is formed on the lower surface of the metal layer aluminum layer 31. As a result, the metal layer 13 is formed, and as shown in FIG. 2C, the multilayer substrate 10 in which the circuit layer 12 and the metal layer 13 are bonded to the ceramic substrate 11 is obtained.
In this case, the applied pressure is, for example, 0.8 MPa, and the heating temperature is, for example, 540 ° C. Moreover, although the groove part 25 of the copper plate 22a is formed by cutting with a dicing blade, it can also be formed by etching or the like. In addition, what is necessary is just to form the groove part 25 of the copper plate 22a at least before a copper layer formation process (S2).
（マスキング工程（Ｓ３））
図２（ｃ）に示すように、積層基板１０の回路層１２の表面に、所望形状のレジスト被膜５１を形成するとともに、金属層１３の表面に、所望形状のレジスト被膜５１を形成する。具体的には、エッチングレジストインキを回路層１２と金属層１３との各表面に塗布し、紫外線を照射してレジスト被膜５１を形成する。この際、回路パターン形成領域の除く部分を残してエッチングレジストインキを塗布してレジスト被膜５１を形成することにより、回路パターン形成領域を除く部分にエッチング液を回路層１２に接触させるためのレジスト溝部５２を形成してパターニングを行う。
(Masking process (S3))
As shown in FIG. 2C, a resist film 51 having a desired shape is formed on the surface of the circuit layer 12 of the multilayer substrate 10, and a resist film 51 having a desired shape is formed on the surface of the metal layer 13. Specifically, an etching resist ink is applied to each surface of the circuit layer 12 and the metal layer 13 and irradiated with ultraviolet rays to form a resist film 51. At this time, a resist groove portion for bringing the etching solution into contact with the circuit layer 12 in a portion excluding the circuit pattern forming region is formed by applying an etching resist ink to form a resist film 51 except for the portion excluding the circuit pattern forming region. 52 is formed and patterned.
（エッチング工程（Ｓ４））
エッチング工程では、レジスト被膜５１が形成されていない回路層１２のレジスト被膜５１から露出した部分（レジスト溝部５２により露出した部分）をエッチング液を接触させることにより、図２（ｄ）に示すように、レジスト被膜５１に形成されたレジスト溝部５２に沿って回路層用銅層２２と回路層用アルミニウム層２１とをエッチング（除去）して、回路層１２に回路パターンを形成する。
(Etching step (S4))
In the etching step, the portion exposed from the resist coating 51 of the circuit layer 12 where the resist coating 51 is not formed (the portion exposed by the resist groove 52) is brought into contact with the etching solution, as shown in FIG. Then, the circuit layer copper layer 22 and the circuit layer aluminum layer 21 are etched (removed) along the resist groove portion 52 formed in the resist film 51 to form a circuit pattern on the circuit layer 12.
エッチング液は、塩化鉄（ＩＩＩ）が含有された酸性溶液であり、銅よりもイオン化傾向の大きいアルミニウムに対して高い腐食性を有する。つまり、アルミニウムは銅よりもエッチングされやすく、回路層用銅層２２のエッチングレートは、回路層用アルミニウム層２１のエッチングレートよりも遅くなる。この点、積層基板１０の回路層用銅層２２には、回路パターンの形成領域を除く部分にその形成領域の周縁に沿って予め溝部２５が形成されており、図２（ｃ）に示すように、その溝部２５の形成部分の厚さｔ２が、回路層用アルミニウム層２１の厚さｔ１よりも薄く設けられている。このため、回路層用アルミニウム層２１のエッチング量よりも、回路層用銅層２２のエッチング量が減らされている。 The etching solution is an acidic solution containing iron (III) chloride, and has a high corrosiveness with respect to aluminum having a higher ionization tendency than copper. That is, aluminum is more easily etched than copper, and the etching rate of the circuit layer copper layer 22 is slower than the etching rate of the circuit layer aluminum layer 21. In this regard, the circuit layer copper layer 22 of the multilayer substrate 10 is preliminarily formed with grooves 25 along the periphery of the formation region in a portion excluding the formation region of the circuit pattern, as shown in FIG. Further, the thickness t2 of the portion where the groove 25 is formed is provided to be thinner than the thickness t1 of the circuit layer aluminum layer 21. For this reason, the etching amount of the copper layer 22 for circuit layers is reduced rather than the etching amount of the aluminum layer 21 for circuit layers.
また、回路層用アルミニウム層２１と回路層用銅層２２との接合界面部分には、固相拡散接合により金属間化合物が形成されるが、回路パターン形成領域を除く部分には、回路層用銅層２２の溝部２５を回路層用アルミニウム層２１に向けて開口させることで、溝部２５により回路層用銅層２２と回路層用アルミニウム層２１との間に隙間を保持しているので金属間化合物は形成されず、金属間化合物によりエッチングが阻害されることがない。また、回路層用銅層２２と回路層用アルミニウム層２１との間の隙間にエッチング液を浸入させることができるので、回路層用銅層２２の外側だけでなく内側からもエッチングを進行させることができる。したがって、回路層用銅層２２の溝部２５の形成部分の厚さｔ２と回路層用アルミニウム層２１の厚さｔ１との比率を調整することで、回路層用アルミニウム層２１のエッチングレートと、回路層用銅層２２のエッチングレートとを制御でき、回路層用アルミニウム層２１のエッチングの完了とほぼ同時に、回路層用銅層２２のエッチングを完了させることができ、回路層用銅層２２のエッチング溝２４の溝幅と回路層用アルミニウム層２１のエッチング溝２３の溝幅との差が小さく抑えられる。また、回路層１２にアスペクト比の高い回路パターンを形成できる。 In addition, an intermetallic compound is formed by solid phase diffusion bonding at the bonding interface between the circuit layer aluminum layer 21 and the circuit layer copper layer 22, but the circuit layer forming region is not formed in the portion other than the circuit pattern formation region. By opening the groove portion 25 of the copper layer 22 toward the circuit layer aluminum layer 21, a gap is maintained between the circuit layer copper layer 22 and the circuit layer aluminum layer 21 by the groove portion 25. A compound is not formed and etching is not inhibited by the intermetallic compound. Further, since the etching solution can be infiltrated into the gap between the circuit layer copper layer 22 and the circuit layer aluminum layer 21, the etching is allowed to proceed not only from the outside of the circuit layer copper layer 22 but also from the inside. Can do. Therefore, the etching rate of the circuit layer aluminum layer 21 and the circuit are adjusted by adjusting the ratio between the thickness t2 of the groove portion 25 of the circuit layer copper layer 22 and the thickness t1 of the circuit layer aluminum layer 21. The etching rate of the copper layer 22 for layers can be controlled, and the etching of the copper layer 22 for circuit layers can be completed almost simultaneously with the completion of the etching of the aluminum layer 21 for circuit layers. A difference between the groove width of the groove 24 and the groove width of the etching groove 23 of the aluminum layer 21 for circuit layer can be suppressed small. In addition, a circuit pattern having a high aspect ratio can be formed on the circuit layer 12.
なお、エッチング液として、エッチング液に含有される塩化鉄（ＩＩＩ）の濃度が１．４ｍｏｌ／Ｌ以上２．６ｍｏｌ／Ｌ以下、ｐＨが２．０以下とされるものを好適に用いることができる。このエッチング液を用いて、回路層用アルミニウム層２１の厚さｔ１を０．２ｍｍ以上１．６ｍｍ以下とし、回路層用銅層２２の溝部２５の形成部分の厚さｔ２を０．０５ｍｍ以上０．５ｍｍ以下とし、かつ厚さｔ２を厚さｔ１の０．３５倍以下の厚さとした積層基板１０にエッチング工程（Ｓ４）を行うことで、回路層用アルミニウム層２１のエッチングの完了とほぼ同時に、回路層用銅層２２のエッチングを完了することができ、所望の回路パターンを良好に形成できる。具体的には、エッチング液は、例えば塩酸を添加することで酸性に調整できる。 In addition, as an etching solution, a solution in which the concentration of iron (III) chloride contained in the etching solution is 1.4 mol / L or more and 2.6 mol / L or less and the pH is 2.0 or less can be suitably used. . Using this etching solution, the thickness t1 of the aluminum layer 21 for circuit layers is set to 0.2 mm or more and 1.6 mm or less, and the thickness t2 of the forming portion of the groove 25 of the copper layer 22 for circuit layers is set to 0.05 mm or more and 0. By performing the etching step (S4) on the laminated substrate 10 having a thickness t2 of 0.5 mm or less and a thickness t2 of 0.35 times or less of the thickness t1, almost simultaneously with the completion of the etching of the circuit layer aluminum layer 21. Etching of the copper layer 22 for circuit layers can be completed, and a desired circuit pattern can be satisfactorily formed. Specifically, the etching solution can be adjusted to be acidic by adding hydrochloric acid, for example.
また、エッチング方法としては、エッチング液をスプレーする方法や、積層基板１０をエッチング液中に浸漬させる方法のいずれも使用できる。また、例えば、塩酸を含有するエッチング液をスプレーしてエッチングを行う場合は、エッチング液の温度を４５℃以上６０℃以下、スプレー圧を０．０５ＭＰａ以上０．１５ＭＰａ以下に保持して行うとよい。 As an etching method, any of a method of spraying an etching solution and a method of immersing the laminated substrate 10 in the etching solution can be used. Further, for example, when etching is performed by spraying an etching solution containing hydrochloric acid, the etching solution is preferably kept at a temperature of 45 ° C. to 60 ° C. and a spray pressure of 0.05 MPa to 0.15 MPa. .
（マスキング剥離工程（Ｓ５））
最後に、図２（ｅ）に示すように、回路層１２と金属層１３の表面からレジスト被膜５１を水酸化ナトリウム溶液で剥離して除去する。これにより、回路層１２に回路パターンが形成されたパワーモジュール用基板１０１が得られる。
(Masking peeling process (S5))
Finally, as shown in FIG. 2E, the resist film 51 is removed from the surfaces of the circuit layer 12 and the metal layer 13 by removing with a sodium hydroxide solution. As a result, the power module substrate 101 having the circuit pattern formed on the circuit layer 12 is obtained.
そして、このようにして製造されたパワーモジュール用基板１０１に、図１に示すように、金属層１３の下面にヒートシンク７１が接合され、回路層１２の上面に半導体素子６１がはんだ付けによって接合されて、パワーモジュールが製造される。 As shown in FIG. 1, the heat sink 71 is bonded to the lower surface of the metal layer 13 and the semiconductor element 61 is bonded to the upper surface of the circuit layer 12 by soldering to the power module substrate 101 thus manufactured. Thus, the power module is manufactured.
このようにして製造されるパワーモジュール用基板１０１では、回路層１２の回路層用銅層２２のエッチング溝２４の溝幅と、回路層用アルミニウム層２１のエッチング溝２３の溝幅とが同程度に形成されている。このように、本実施形態のパワーモジュール用基板の製造方法によれば、回路層１２の端部に、回路層用銅層２２が回路層用アルミニウム層２１よりも外方に突出した鋭角形状が形成されることを抑制できる。したがって、回路層１２の端部への電界集中を回避でき、部分放電発生の開始電圧を高くでき、耐電圧特性に優れたパワーモジュール用基板１０１を製造できる。 In the power module substrate 101 manufactured in this way, the groove width of the etching groove 24 of the circuit layer copper layer 22 of the circuit layer 12 and the groove width of the etching groove 23 of the aluminum layer 21 for circuit layer are approximately the same. Is formed. As described above, according to the method for manufacturing the power module substrate of the present embodiment, the acute angle shape in which the copper layer 22 for the circuit layer protrudes outward from the aluminum layer 21 for the circuit layer is formed at the end of the circuit layer 12. It can suppress forming. Therefore, electric field concentration at the end of the circuit layer 12 can be avoided, the starting voltage for generating partial discharge can be increased, and the power module substrate 101 having excellent withstand voltage characteristics can be manufactured.
また、本実施形態のパワーモジュール用基板の製造方法において、銅層形成工程（Ｓ２）では、溝部２５が形成された銅板２２ａを用いて、各回路パターンを分割することなく溝部２５の底部で接続した状態で一体として取り扱うこととしているので、複数の分割された小銅板を用いて回路パターンを形成する場合と比較して、作業性を向上させることができるとともに、回路パターンの位置精度を向上させることができる。 In the method for manufacturing a power module substrate according to the present embodiment, in the copper layer forming step (S2), the copper plate 22a on which the groove 25 is formed is used to connect at the bottom of the groove 25 without dividing each circuit pattern. As a result, the workability can be improved and the positional accuracy of the circuit pattern can be improved as compared with the case where the circuit pattern is formed using a plurality of divided small copper plates. be able to.
なお、上記実施形態では、回路層用銅層２２となる銅板２２ａの片面にのみ溝部２５を設けて、溝部２５の開口を回路層用アルミニウム層２１に向けて積層することとしていたが、図４に示す積層基板１５のように、回路層用銅層２２の下面側の溝部２５に加えて、上面側に開口する溝部２６を設けてもよい。この場合、溝部２６は、溝部２５と同様に回路パターンの形成領域の周縁に沿って設けられる。 In the above embodiment, the groove portion 25 is provided only on one surface of the copper plate 22a to be the circuit layer copper layer 22, and the opening of the groove portion 25 is laminated toward the circuit layer aluminum layer 21, but FIG. In addition to the groove portion 25 on the lower surface side of the circuit layer copper layer 22, a groove portion 26 opened on the upper surface side may be provided as in the laminated substrate 15 shown in FIG. In this case, the groove part 26 is provided along the periphery of the circuit pattern formation region, like the groove part 25.
次に、本発明の効果を確認するために行った実施例について説明する。
厚さ０．６３５ｍｍのＡｌＮからなるセラミックス基板と、厚さ０．４ｍｍの４Ｎ‐Ａｌからなる回路層用アルミニウム層と、厚さ０．３ｍｍの無酸素銅からなる回路層用銅層と、厚さ０．４ｍｍの４Ｎ‐Ａｌからなる金属層用アルミニウム層と、厚さ０．３ｍｍの無酸素銅からなる金属層用銅層とが積層された積層基板を用意し、発明例１〜３と比較例１のパワーモジュール用基板を作製した。なお、各部材の平面サイズは、セラミックス基板が５０ｍｍ×６０ｍｍ、回路層用アルミニウム層及び回路層用銅層が４６ｍｍ×５６ｍｍ、金属層用アルミニウム層及び金属層用銅層が４６ｍｍ×５６ｍｍとした。また、回路層用銅層となる銅板の下面（回路層用アルミニウム層に向けて積層される面）には、回路パターン形成領域を除く部分にその形成領域の周縁に沿って予め切削加工により溝幅１ｍｍの溝部を形成しておき、溝部の形成部分を表１に示す厚さｔ２に設けた。そして、セラミックス基板と回路層用アルミニウム層及び金属層用アルミニウム層とは、Ａｌ‐Ｓｉ系合金のろう材を用いて接合し（アルミニウム層形成工程）、回路層用アルミニウム層と回路層用銅層及び、金属層用アルミニウム層と金属層用銅層とは、固相拡散接合により接合した（銅層形成工程）。なお、比較例１では、溝部を形成しなかった。
Next, examples performed for confirming the effects of the present invention will be described.
A ceramic substrate made of AlN having a thickness of 0.635 mm, an aluminum layer for circuit layer made of 4N-Al having a thickness of 0.4 mm, a copper layer for circuit layer made of oxygen-free copper having a thickness of 0.3 mm, and a thickness A laminated substrate in which an aluminum layer for metal layer made of 4N-Al having a thickness of 0.4 mm and a copper layer for metal layer made of oxygen-free copper having a thickness of 0.3 mm were prepared, and Examples 1-3 A power module substrate of Comparative Example 1 was produced. The planar size of each member was 50 mm × 60 mm for the ceramic substrate, 46 mm × 56 mm for the aluminum layer for circuit layer and copper layer for circuit layer, and 46 mm × 56 mm for aluminum layer for metal layer and copper layer for metal layer. Also, on the lower surface of the copper plate that is to be the copper layer for the circuit layer (the surface laminated toward the aluminum layer for the circuit layer), a groove is previously formed by cutting along the periphery of the formation region in a portion excluding the circuit pattern formation region. A groove portion having a width of 1 mm was formed, and a portion where the groove portion was formed was provided at a thickness t2 shown in Table 1. Then, the ceramic substrate, the aluminum layer for the circuit layer and the aluminum layer for the metal layer are joined using a brazing material of an Al-Si alloy (aluminum layer forming step), and the aluminum layer for the circuit layer and the copper layer for the circuit layer And the aluminum layer for metal layers and the copper layer for metal layers were joined by solid phase diffusion bonding (copper layer formation process). In Comparative Example 1, no groove was formed.
各積層基板の回路層の表面を、エッチング液を回路層に接触させるためのレジスト溝部（溝幅１ｍｍ）を残してレジスト被膜で被覆してパターニングを行い（マスキング工程）、表１に示す条件のエッチング液をスプレーして、回路層用銅層のエッチング溝の溝幅が１ｍｍに到達するまでエッチングを行った後（エッチング工程）、レジスト被膜を水酸化ナトリウム溶液で剥離して（マスキング剥離工程）、パワーモジュール用基板を作製した。
なお、エッチング液は、塩化鉄（ＩＩＩ）濃度が２．６ｍｏｌ／Ｌ、ｐＨが１．２であるエッチング液を用いた。エッチングは、液温：５５℃、スプレー圧：０．０１ＭＰａの条件で行った。
そして、耐電特性の評価として、得られた各パワーモジュール用基板を絶縁油（３Ｍ社製、フロリナートＦＣ‐７７０）に浸漬して、５秒間で０．５ｋＶ昇圧し、その後、３０秒保持するサイクルを繰り返し、保持中に放電電荷量が１０ｐＣを超した時の電圧を部分放電開始電圧とした。
The surface of the circuit layer of each laminated substrate is patterned by covering it with a resist film leaving a resist groove (groove width of 1 mm) for bringing the etching solution into contact with the circuit layer (masking process). After spraying the etching solution and etching until the groove width of the etching groove of the copper layer for the circuit layer reaches 1 mm (etching process), the resist film is stripped with a sodium hydroxide solution (masking stripping process) A power module substrate was prepared.
As the etching solution, an etching solution having an iron (III) chloride concentration of 2.6 mol / L and a pH of 1.2 was used. Etching was performed under conditions of a liquid temperature: 55 ° C. and a spray pressure: 0.01 MPa.
Then, as an evaluation of the withstand voltage characteristics, each power module substrate obtained was immersed in insulating oil (3M, Fluorinert FC-770), boosted by 0.5 kV for 5 seconds, and then held for 30 seconds The voltage at the time when the discharge charge amount exceeded 10 pC during holding was defined as the partial discharge start voltage.
表１の結果からわかるように、回路層用銅層に予め溝部を設けて、その溝部の形成部分の厚さｔ２を回路層用アルミニウム層の厚さよりも薄く設けておくことで、塩化鉄（ＩＩＩ）を含有する酸性溶液のエッチング液を用いたエッチングにより、部分放電の開始電圧を比較例１と比べて３ｋＶ以上高くでき、耐電圧特性に優れたパワーモジュール用基板を製造できる。 As can be seen from the results in Table 1, by providing a groove portion in the copper layer for the circuit layer in advance, and forming the thickness t2 of the formation portion of the groove portion thinner than the thickness of the aluminum layer for the circuit layer, iron chloride ( Etching using an etching solution of an acidic solution containing III) can increase the partial discharge start voltage by 3 kV or more compared to Comparative Example 1, and a power module substrate having excellent withstand voltage characteristics can be manufactured.
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。 In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
１０，１５ 積層基板
１１ セラミックス基板
１２ 回路層
１３ 金属層
２１ 回路層用アルミニウム層
２１ａ，３１ａ アルミニウム板
２２ 回路層用銅層
２２ａ，３２ａ 銅板
２３，２４ エッチング溝
２５，２６ 溝部
３１ 金属層用アルミニウム層
３２ 金属層用銅層
４１ ろう材
５１ レジスト被膜
５２ レジスト溝部
６１ 半導体素子
７１ ヒートシンク
１０１ パワーモジュール用基板
10, 15 Multilayer substrate 11 Ceramic substrate 12 Circuit layer 13 Metal layer 21 Aluminum layer 21a, 31a for circuit layer Aluminum plate 22 Copper layer 22a, 32a for circuit layer Copper plate 23, 24 Etching groove 25, 26 Groove 31 Aluminum layer for metal layer 32 Copper layer 41 for metal layer Brazing material 51 Resist film 52 Resist groove 61 Semiconductor element 71 Heat sink 101 Power module substrate
Claims (2)
前記絶縁層にアルミニウム板を接合して前記アルミニウム層を形成するアルミニウム層形成工程と、
前記回路パターンの形成領域を除く部分に前記形成領域の周縁に沿って溝部が形成された銅板を、該溝部の開口を前記アルミニウム層に向けて積層し、該アルミニウム層に前記銅板を固相拡散接合により接合し前記銅層を形成する銅層形成工程と、
前記銅層の表面の前記回路パターンの形成領域にレジスト被膜を形成するマスキング工程と、
前記レジスト被膜が形成された前記回路層をエッチングして前記回路パターンを形成するエッチング工程とを有し、
前記エッチング液は、塩化鉄（ＩＩＩ）が含有された酸性溶液であることを特徴とするパワーモジュール用基板の製造方法。 Etching is performed by bringing an etchant into contact with a circuit layer having an aluminum layer bonded to one surface of the insulating layer and a copper layer bonded to the surface of the aluminum layer opposite to the insulating layer, A method of manufacturing a power module substrate having a circuit pattern formed on a circuit layer,
An aluminum layer forming step of forming an aluminum layer by bonding an aluminum plate to the insulating layer;
A copper plate in which grooves are formed along the periphery of the formation region except for the circuit pattern formation region is laminated with the opening of the groove facing the aluminum layer, and the copper plate is solid-phase diffused in the aluminum layer. A copper layer forming step of bonding and forming the copper layer by bonding;
A masking step of forming a resist film in the formation area of the circuit pattern on the surface of the copper layer;
Etching the circuit layer on which the resist film is formed to form the circuit pattern, and
The method of manufacturing a power module substrate, wherein the etching solution is an acidic solution containing iron (III) chloride.
前記厚さｔ１が０．２ｍｍ以上１．６ｍｍ以下であり、
前記厚さｔ２が０．０５ｍｍ以上０．５ｍｍ以下で、かつ前記厚さｔ２が前記厚さｔ１の０．３５倍以下であり、
前記エッチング液に含有される前記塩化鉄（ＩＩＩ）の濃度が１．４ｍｏｌ／Ｌ以上２．６ｍｏｌ／Ｌ以下とされ、ｐＨが２．０以下とされていることを特徴とする請求項１に記載のパワーモジュール用基板の製造方法。 When the thickness of the aluminum layer is t1, and the thickness of the groove forming part of the copper layer is t2,
The thickness t1 is 0.2 mm or greater and 1.6 mm or less;
The thickness t2 is 0.05 mm or more and 0.5 mm or less, and the thickness t2 is 0.35 times or less of the thickness t1;
The concentration of the iron (III) chloride contained in the etching solution is 1.4 mol / L or more and 2.6 mol / L or less, and the pH is 2.0 or less. The manufacturing method of the board | substrate for power modules of description.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016032696A JP6578987B2 (en) | 2016-02-24 | 2016-02-24 | Power module substrate manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016032696A JP6578987B2 (en) | 2016-02-24 | 2016-02-24 | Power module substrate manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017152507A JP2017152507A (en) | 2017-08-31 |
| JP6578987B2 true JP6578987B2 (en) | 2019-09-25 |
Family
ID=59741065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016032696A Active JP6578987B2 (en) | 2016-02-24 | 2016-02-24 | Power module substrate manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6578987B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101952484B (en) * | 2008-02-12 | 2014-05-07 | 三菱制纸株式会社 | Etching method |
| JP2009235438A (en) * | 2008-03-26 | 2009-10-15 | Toagosei Co Ltd | Etching liquid, etching method using the same, and substrate to be etched |
| JP2011253856A (en) * | 2010-05-31 | 2011-12-15 | Jx Nippon Mining & Metals Corp | Forming method of circuit board for printed wiring board |
| JP6149654B2 (en) * | 2013-09-27 | 2017-06-21 | 三菱マテリアル株式会社 | Power module substrate manufacturing method |
-
2016
- 2016-02-24 JP JP2016032696A patent/JP6578987B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017152507A (en) | 2017-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102446009B1 (en) | Substrate structures and methods of manufacture | |
| JP4524716B2 (en) | Power module substrate with heat sink and method for manufacturing the same, power module with heat sink, and substrate for power module | |
| US10937715B2 (en) | Substrate for power module, collective substrate for power modules, and method for manufacturing substrate for power module | |
| TWI713746B (en) | Power module substrate | |
| KR20120098575A (en) | Electronic device | |
| JP5183294B2 (en) | Sintered power semiconductor substrate and manufacturing method therefor | |
| JP2023033371A (en) | Substrate for power module and power module | |
| JP6146242B2 (en) | Power module substrate manufacturing method | |
| WO2017188273A1 (en) | Ceramic circuit board and method for manufacturing same | |
| JP2010050164A (en) | Method of manufacturing board for power module | |
| JP2010238753A (en) | Heat radiating member, and module using the same | |
| JP6149654B2 (en) | Power module substrate manufacturing method | |
| JP6904094B2 (en) | Manufacturing method of insulated circuit board | |
| JP6330951B2 (en) | Joints for manufacturing power module substrates | |
| JP2012146801A (en) | Heat sink, substrate for power module with heat sink, power module, and manufacturing method of heat sink | |
| JP6020256B2 (en) | Manufacturing method of power module substrate with heat sink | |
| JP6578987B2 (en) | Power module substrate manufacturing method | |
| JP4765110B2 (en) | Metal-ceramic bonding substrate and manufacturing method thereof | |
| JP2010050415A (en) | Substrate for power module and method of manufacturing the same | |
| JP6565735B2 (en) | Power module substrate, power module, and method of manufacturing power module substrate | |
| JP6540540B2 (en) | Method of manufacturing power module substrate | |
| JP6056446B2 (en) | Power module substrate manufacturing method | |
| US20240347417A1 (en) | Device comprising a ceramic substrate and method for producing same | |
| JP5052290B2 (en) | Manufacturing method of circuit board with metal fittings | |
| JP6561883B2 (en) | Circuit board manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190812 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6578987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |