JP6572667B2 - Electronic control unit - Google Patents
Electronic control unit Download PDFInfo
- Publication number
- JP6572667B2 JP6572667B2 JP2015155996A JP2015155996A JP6572667B2 JP 6572667 B2 JP6572667 B2 JP 6572667B2 JP 2015155996 A JP2015155996 A JP 2015155996A JP 2015155996 A JP2015155996 A JP 2015155996A JP 6572667 B2 JP6572667 B2 JP 6572667B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- conversion
- unit
- precharge
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 233
- 238000000034 method Methods 0.000 claims description 41
- 238000005070 sampling Methods 0.000 claims description 33
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 claims description 12
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 claims description 12
- 238000001914 filtration Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 47
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本発明は、複数のチャンネルのアナログ入力電圧をA/D変換処理するA/D変換部を備える電子制御装置に関する。 The present invention relates to an electronic control device including an A / D conversion unit that performs A / D conversion processing on analog input voltages of a plurality of channels.
A/D変換装置はアナログ信号をデジタル変換するが、従来各種様々な方式が提案されている(例えば、特許文献1参照)。この特許文献1記載の技術では、アナログ信号をデジタル変換するときにプリチャージ電圧を印加することを開示している。このプリチャージ電圧は、複数のMOSキャパシタ間の接続点の電圧がCMOSインバータのしきい値電圧に達するまで印加される電圧であり、CMOSインバータのしきい値電圧に一致するように設定されている。
The A / D conversion device converts an analog signal into a digital signal, and various methods have been proposed in the past (for example, see Patent Document 1). The technique described in
特許文献1記載の技術を用いるとプリチャージ電圧は固定値となる。他方、発明者らは、複数チャンネルのアナログ入力電圧についてRCフィルタ回路を通じて入力し、一のチャンネルのアナログ入力電圧をRCフィルタ回路でRCフィルタ処理して充電しているときに他のチャンネルのRCフィルタ回路に充電されたA/D変換入力電圧を保持部の保持電圧を変化させながら保持し所望のタイミングで保持電圧をA/D変換する構成を考慮している。
When the technique described in
この場合、特許文献1記載の技術を適用し、チャンネルを切り替えるときに保持部の保持電圧に固定値のプリチャージ電圧を印加したとしても、アナログ入力電圧の値によってはプリチャージ電圧が好ましいものとはならず、誤差が大きくなってしまう虞がある。このような場合、アナログ入力電圧を高精度にA/D変換するためには、例えば長時間待機しなければならず好ましくない。
In this case, even if a technique described in
本発明の目的は、A/D変換誤差を極力抑制しながら極力短時間でA/D変換できるようにした電子制御装置を提供することにある。 An object of the present invention is to provide an electronic control device capable of performing A / D conversion in a short time as much as possible while suppressing an A / D conversion error as much as possible.
請求項1記載の発明によれば、次のように作用する。RCフィルタ回路(4)は、複数のチャンネル(A,B)のアナログ入力電圧(VINA,VINB)をRCフィルタ処理しA/D変換入力電圧として出力し、切替部(3)は、複数のチャンネル(A,B)のA/D変換入力電圧(VADA,VADB;VADA1,VADA2,VADB1,VADB2)を切り替える。保持部(9)は、これらの複数のチャンネルのA/D変換入力電圧を連続して入力し保持電圧を変化させながら保持する。このとき、一のチャンネルのアナログ入力電圧をRCフィルタ回路でRCフィルタ処理して充電しているときに他のチャンネルのRCフィルタ回路に充電されたA/D変換入力電圧を保持部の保持電圧を変化させながら保持する。
According to invention of
プリチャージ回路(7)は、切替部(3)により複数のチャンネルのA/D変換入力電圧が切り替えられるときに保持部(9)の保持電圧に対し複数のチャンネルに応じて変動可能な任意のプリチャージ電圧を印加し、A/D変換部(6)はプリチャージ回路(7)により保持部(9)の保持電圧がプリチャージされた後に変化したタイミングでサンプリングしてA/D変換する。 The precharge circuit (7) is an arbitrary variable that can be changed according to the plurality of channels with respect to the holding voltage of the holding unit (9) when the A / D conversion input voltages of the plurality of channels are switched by the switching unit (3). A precharge voltage is applied, and the A / D converter (6) performs A / D conversion by sampling at a timing that changes after the holding voltage of the holding unit (9) is precharged by the precharge circuit (7).
請求項1記載の発明によれば、プリチャージ回路(7)は保持部(9)の保持電圧に対し複数のチャンネルに応じた変動可能な任意のプリチャージ電圧(VPRE)を印加するため、複数のチャンネルに合わせたプリチャージ電圧(VPRE)を印加できるようになり、A/D変換処理に係る誤差を極力抑制しながら極力短時間でA/D変換処理できる。
また、A/D変換部は、プリチャージ回路により前記保持部の保持電圧がプリチャージされた後のタイミングで前記保持部の保持電圧をサンプリングしA/D変換する。取得部は、A/D変換部の外部ステータス又は内部ステータスを取得する。プリチャージ回路は、取得部の外部ステータス又は内部ステータスに基づいて前記プリチャージ電圧を設定する。
According to the first aspect of the present invention, the precharge circuit (7) applies arbitrary variable precharge voltages (VPRE) corresponding to a plurality of channels to the holding voltage of the holding unit (9). It is possible to apply a precharge voltage (VPRE) according to the channel of the A / D conversion, and A / D conversion processing can be performed in a short time as much as possible while suppressing errors related to the A / D conversion processing.
The A / D conversion unit samples and holds an A / D conversion of the holding voltage of the holding unit at a timing after the holding voltage of the holding unit is precharged by the precharge circuit. The acquisition unit acquires an external status or an internal status of the A / D conversion unit. The precharge circuit sets the precharge voltage based on an external status or an internal status of the acquisition unit.
以下、電子制御装置の幾つかの実施形態について図面を参照しながら説明する。以下に説明する各実施形態において、同一又は類似の動作を行う構成については、同一又は類似の符号を付して必要に応じて説明を省略する。 Hereinafter, some embodiments of the electronic control device will be described with reference to the drawings. In each embodiment described below, configurations that perform the same or similar operations are denoted by the same or similar reference numerals, and description thereof is omitted as necessary.
(第1実施形態)
図1から図4は第1実施形態の説明図を示す。図1は電子制御装置の電気的構成例を概略的に示している。電子制御装置(電子制御装置本体相当)101は、マイクロコンピュータ(以下、マイコンと略す)2、切替部としてのマルチプレクサ3、及び、RCフィルタ回路4を備える。マイコン2は、制御部5、A/D変換部6、プリチャージ回路7、スイッチ8、及び、保持部としてのコンデンサ9を備える。制御部5は、例えばCPU、ROM、RAMなどの非遷移的実体的記録媒体となるメモリ(記憶部相当)10を備えて構成され、メモリ10に記憶されたプログラムに基づいてプログラムに対応する方法を実行する。ここで、A/D変換装置Z1は、マルチプレクサ3、制御部5、A/D変換部6、プリチャージ回路7、及び、コンデンサ9を備えて構成される。
(First embodiment)
1 to 4 are explanatory views of the first embodiment. FIG. 1 schematically shows an electrical configuration example of an electronic control unit. An electronic control device (equivalent to an electronic control device main body) 101 includes a microcomputer (hereinafter abbreviated as a microcomputer) 2, a
この電子制御装置101は、複数チャンネルA、Bのアナログ入力電圧VINA、VINBをA/D変換装置Z1に入力してA/D変換し、このA/D変換結果を用いて各種電子制御処理を行うように構成される。以下、「チャンネルA」、「チャンネルB」の2チャンネルの形態について説明するが、3チャンネル以上の形態にも適用可能であり、すなわち少なくとも2以上のチャンネルを備えていれば適用可能である。
The
これら複数のチャンネルA、Bのアナログ入力電圧VINA、VINBは、それぞれRCフィルタ回路4を通じて電子制御装置101に入力される。RCフィルタ回路4は、抵抗11、12及びコンデンサ13、14をそれぞれ入力端子15、16とグランド17との間に接続して構成され、高周波ノイズを除去すると共に、A/D変換処理用の電圧をコンデンサ13、14に充電して保持する。このRCフィルタ回路4は、これらのコンデンサ13、14の充電電圧をA/D変換入力電圧VADA、VADBとしてマルチプレクサ3の入力端子に出力する。
The analog input voltages VINA and VINB of the plurality of channels A and B are input to the
マルチプレクサ3は、制御部5の制御に応じてA/D変換入力電圧VADA、VADBを切替出力可能になっていると共に入出力を切断可能になっている。このマルチプレクサ3の出力電圧Vnは、コンデンサ9に入力されると共にA/D変換部6に入力される。マルチプレクサ3の出力電圧Vnの出力ノードをNnとすると、コンデンサ9はこのノードNnの電圧Vnを保持する。この電圧VnはA/D変換部6に入力される。A/D変換部6は、制御部5による制御に応じて所望のタイミングで電圧VnをA/D変換しメモリ10に記憶させる。メモリ10にはプリチャージ回路7が接続されており、プリチャージ回路7が制御部5の制御に応じてメモリ10の記憶内容であるA/D変換結果を参照してプリチャージ電圧VPREを生成可能になっている。
The
また、プリチャージ回路7はスイッチ8を介してノードNnに接続されている。プリチャージ回路7は、例えば可変電圧源を備えて構成され、制御部5の制御に応じて、例えば最大電圧Vmaxから0Vまでの変動可能な任意のプリチャージ電圧VPREを出力可能になっている。スイッチ8は、制御部5による制御に応じてオンオフ切替えされ、当該スイッチ8がオン切替えされると、プリチャージ回路7のプリチャージ電圧VPREをノードNnに印加する。ここで、スイッチ8の内部抵抗値は抵抗11、12の抵抗値よりも小さく構成されている。またA/D変換装置Z1の外部に設けられるコンデンサ13、14の容量値は、それぞれ、A/D変換装置Z1の内部に設けられるコンデンサ9の容量値に比較して大きく設定されている。したがって、スイッチ8のオン抵抗とコンデンサ9とを直列接続したときの時定数は、抵抗11、12とコンデンサ13、14とをそれぞれ直列接続したときの時定数よりも小さくなる。
The
抵抗11、12やコンデンサ9、13、14などの各値の一例を挙げる。抵抗11、12は例えば数十kΩ程度に設定されており、コンデンサ13、14はその容量値が例えば0.数μF程度に構成される。そして、マルチプレクサ3の内部インピーダンスは、例えば数kΩ程度に構成され、スイッチ8のオン抵抗もまた例えば数kΩ程度に設定される。そして、コンデンサ9はその容量値が例えば数pF程度で構成される。
An example of each value of the
図2(a)〜図2(d)は、アナログ入力電圧VINA、VINBの内容の一例を示している。この図2(a)〜図2(d)に示すように、各チャンネルA、Bのアナログ入力電圧VINA、VINBは、(a)単調増加の特性T1、(b)単調減少の特性T2、(c)変動関数(例えば三角関数)の特性T3、(d)所定電圧範囲に収まる一定電圧の特性T4、等のように、時間tに応じて各チャンネルA、B毎に例えば規則的又は非規則的に変動する特性を示す。 FIGS. 2A to 2D show examples of the contents of the analog input voltages VINA and VINB. As shown in FIGS. 2A to 2D, the analog input voltages VINA and VINB of the channels A and B are expressed as follows: (a) a monotonically increasing characteristic T1, (b) a monotonically decreasing characteristic T2, ( c) For example, regular or irregular for each channel A or B according to time t, such as a characteristic T3 of a variation function (for example, a trigonometric function), (d) a characteristic T4 of a constant voltage within a predetermined voltage range, etc. The characteristic which fluctuates automatically.
前記の構成における作用を説明する。電子制御装置101は、それぞれのサンプリングポイントS1、S2、S3、S4において、A/D変換装置Z1によりA/D変換入力電圧VADA、VADBを入力してサンプリングしA/D変換処理する。
The operation of the above configuration will be described. The
マルチプレクサ3は制御部5の制御に応じて、チャンネルAのA/D変換入力電圧VADAをコンデンサ9に充電するときには、チャンネルBのA/D変換入力端子と出力端子との間を切断する。すなわち、マルチプレクサ3がチャンネルA側に入力を切り替えて当該チャンネルAのA/D変換入力電圧VADAをコンデンサ9に充電するときには、RCフィルタ回路4はチャンネルBのアナログ入力電圧VINBを抵抗12及びコンデンサ14によりRCフィルタ処理しつつ独立して充電する。
The
その後、マルチプレクサ3がチャンネルB側に入力を切り替えて当該チャンネルBのA/D変換入力電圧VADBをコンデンサ9に充電するときには、RCフィルタ回路4はチャンネルAのアナログ入力電圧VINAを抵抗11及びコンデンサ13によりRCフィルタ処理しつつ独立して充電する。これにより、一のチャンネルのアナログ入力電圧VINA、VINBを充電しつつ、他のチャンネルのA/D変換入力電圧VADA,VADBをコンデンサ9に充電できる。
Thereafter, when the
図2(a)〜図2(d)に示すように、複数のチャンネルA、Bのアナログ入力電圧VINA、VINBは、独立した時間変化特性を示す。このため、例えばA/D変換装置Z1が、チャンネルA→B→A→B→…の順にA/D変換処理を入れ替えて行うときには、連続したチャンネルA,Bのサンプリング電圧が大きく異なったり逆に概ね同じ電圧となったりすることがある。そこで本実施形態では、プリチャージ回路7はマルチプレクサ3がチャンネルを切り替えるときに複数のチャンネル毎に変動可能な任意のプリチャージ電圧VPREをノードNnに印加することを特徴の一つとしている。
As shown in FIGS. 2A to 2D, the analog input voltages VINA and VINB of the plurality of channels A and B exhibit independent time change characteristics. For this reason, for example, when the A / D conversion device Z1 performs the A / D conversion process in the order of channels A → B → A → B →. The voltage may be almost the same. Therefore, in the present embodiment, the
図3(a)及び図3(b)はノードNnにおける電圧Vnの時間変化特性についてタイミングチャートを用いて示し、さらにプリチャージ電圧VPREの変化の一例を示す。図3(a)に示す期間TA1、TA2は、チャンネルAのA/D変換入力電圧VADAをコンデンサ9に充電するための時間を示す。これらの期間TA1、TA2の最終タイミングとなるサンプリングポイントSA1、SA2において、A/D変換部6がコンデンサ9の充電電圧をA/D変換しA/D変換結果をメモリ10に記憶させる。
FIG. 3A and FIG. 3B show the time change characteristics of the voltage Vn at the node Nn using a timing chart, and further show an example of the change of the precharge voltage VPRE. Periods TA1 and TA2 shown in FIG. 3A indicate times for charging the capacitor 9 with the A / D conversion input voltage VADA of the channel A. At the sampling points SA1 and SA2, which are the final timings of these periods TA1 and TA2, the A / D converter 6 A / D converts the charging voltage of the capacitor 9 and stores the A / D conversion result in the
また、期間TB1、TB2は、チャンネルBのA/D変換入力電圧VADBをコンデンサ9に充電するための時間を示しており、これらの期間TB1、TB2の最終タイミングとなるサンプリングポイントSB1、SB2において、A/D変換部6がコンデンサ9の充電電圧をA/D変換しA/D変換結果をメモリ10に記憶させる。
The periods TB1 and TB2 indicate the time for charging the capacitor 9 with the A / D conversion input voltage VADB of the channel B. At the sampling points SB1 and SB2, which are the final timings of these periods TB1 and TB2, The A / D conversion unit 6 A / D converts the charging voltage of the capacitor 9 and stores the A / D conversion result in the
図3(a)は、連続してサンプリングされるアナログ入力電圧VINA、VINB(≒A/D変換入力電圧VADA、VADB)が互いに近接した電圧となるときの特性を示している。また図3(b)は、連続するアナログ入力電圧VINA、VINB(≒A/D変換入力電圧VADA、VADB)が互いに大きく異なる電圧となるときの特性を示している。また、説明の簡単化のため、図3(a)及び図3(b)に示すアナログ入力電圧VINA、VINBは、図2(d)に示すように時間tに応じて概ね一定となる電圧となるときの例を示している。 FIG. 3A shows characteristics when the analog input voltages VINA and VINB (≈A / D conversion input voltages VADA and VADB) sampled continuously become voltages close to each other. FIG. 3B shows characteristics when the continuous analog input voltages VINA and VINB (≈A / D conversion input voltages VADA and VADB) are greatly different from each other. For simplification of explanation, the analog input voltages VINA and VINB shown in FIGS. 3A and 3B are substantially constant with time t as shown in FIG. 2D. An example is shown.
以下、A/D変換処理がサンプリングポイントSA1にて行われた後の動作について説明する。サンプリングポイントSA1にてA/D変換部6によりA/D変換が行われた後、制御部5はマルチプレクサ3の入出力接続を一旦切断する。そして、プリチャージ回路7がチャンネルA,Bに応じたプリチャージ電圧VPREを調整した後、制御部5が、スイッチ8をオン制御してプリチャージ回路7を用いてノードNnにプリチャージ電圧VPREを印加し、ノードNnの電圧Vnをプリチャージ電圧VPREに調整する(サンプリングポイントSA1の後の期間TP後のタイミングTAa)。
Hereinafter, an operation after the A / D conversion process is performed at the sampling point SA1 will be described. After A / D conversion is performed by the A /
このとき、A/D変換装置Z1の内部のスイッチ8とコンデンサ9との直列回路の時定数が、RCフィルタ回路4の時定数に比較して小さいため、プリチャージ回路7がプリチャージ電圧VPREをノードNnに印加したとしても、設定されたプリチャージ電圧VPREに素早く調整できる。
At this time, since the time constant of the series circuit of the
この場合、プリチャージ回路7は、メモリ10に記憶されているA/D変換結果に基づいて例えばチャンネルA,B毎にプリチャージ電圧VPREを調整する。一例を挙げて説明すると、プリチャージ回路7は、例えば今回A/D変換処理するチャンネルBのA/D変換入力電圧VADBの想定電圧と、例えば直前に実行されたチャンネルAにおける直前のA/D変換結果との間の所定電圧にプリチャージ電圧VPREを変更する。この想定電圧と直前のA/D変換結果との間に想定電圧側に大きな重みづけを設けて所定電圧を設定しプリチャージ電圧VPREを変更しても良い。すると、プリチャージ電圧VPREを想定電圧側に設定できる。
In this case, the
ここで、制御部5は、前記の「想定電圧」として、A/D変換部6が今回A/D変換処理を実行するチャンネルBにおける今回より前のA/D変換部6によるA/D変換結果と例えば同一電圧に設定する。このため、プリチャージ電圧VPREを適切に調整できるようになり、A/D変換処理前に予めコンデンサ9の保持電圧を調整できる。
Here, the
この後、制御部5はスイッチ8をオフ制御しマルチプレクサ3の入出力接続をチャンネルB側に切替えて時間TB1だけ待機してA/D変換部6がサンプリングポイントSB1にてコンデンサ9の保持電圧をサンプリングしてA/D変換する。タイミングTAaの時点では、コンデンサ9の保持電圧がチャンネルBのA/D変換入力電圧VADBの想定電圧側に予め調整されているため、チャンネルBのA/D変換入力電圧VADBに素早く収束させることができる。
Thereafter, the
この後、チャンネルAのA/D変換入力電圧VADAを入力してA/D変換処理するときも同様である。図3のサンプリングポイントSA2にてA/D変換処理する例を説明する。サンプリングポイントSB1にてA/D変換部6によりA/D変換が行われた後、制御部5はマルチプレクサ3の入出力接続を一旦切断する。そして、プリチャージ回路7がプリチャージ電圧VPREを調整した後、制御部5がスイッチ8をオン制御してプリチャージ回路7を用いてノードNnにプリチャージ電圧VPREを印加し、ノードNnの電圧Vnをプリチャージ電圧VPREに調整する(サンプリングポイントSB1の後の期間TP後のタイミングTBa)。
Thereafter, the same applies when the A / D conversion input voltage VADA of channel A is input and A / D conversion processing is performed. An example of A / D conversion processing at the sampling point SA2 in FIG. 3 will be described. After A / D conversion is performed by the A /
このときプリチャージ回路7は、例えば今回A/D変換処理するチャンネルAのA/D変換入力電圧VADAの想定電圧と、例えば直前に実行されたチャンネルBにおける直前のA/D変換結果との間の所定電圧にプリチャージ電圧VPREを変更した後、制御部5がスイッチ8をオン制御する。
At this time, the
ここで、前記の「想定電圧」は、A/D変換部6が今回A/D変換処理を実行するチャンネルAにおける今回より前のA/D変換部6によるA/D変換結果と例えば同一の電圧に設定される電圧である。この場合、サンプリングポイントSA1のA/D変換結果と同一電圧である。このため、プリチャージ電圧VPREを適切に調整しながらA/D変換処理前に予めコンデンサ9の保持電圧を調整できる。
Here, the “assumed voltage” is, for example, the same as the A / D conversion result by the A /
この後、制御部5はスイッチ8をオフ制御しマルチプレクサ3の入出力接続をチャンネルA側に切替えて期間TA2だけ待機し、A/D変換部6がサンプリングポイントSA2にてコンデンサ9の保持電圧をサンプリングしてA/D変換する。タイミングTBaの時点では、コンデンサ9の保持電圧がチャンネルAのA/D変換入力電圧VADAの想定電圧側に予め調整されているため、チャンネルAのA/D変換入力電圧VADAに素早く収束させることができる。
Thereafter, the
図4は、図3に対応した比較対象例(従来相当例)についてタイミングチャートを示している。この図4に示すように、プリチャージ電圧VPREが例えば最大電圧Vmaxの2分の1として一定に設定されていると、図3(a)と同様のA/D変換入力電圧VADA、VADBの特性を備えていたとしても、一旦最大電圧Vmaxの2分の1にまでプリチャージされてしまう。このため、その後、図3(a)及び図3(b)と同一の充電時間を設けたときには、実際のA/D変換入力電圧VADBとサンプリングポイントSBのサンプリング電圧との間に誤差ΔVを生じてしまう。このとき例えば、RCフィルタ回路4による時定数が大きくなればなるほど、または/および、A/D変換処理に要するサンプリング周期が短くなればなるほど、外部のコンデンサ13、14の電荷充電量よりも、当該外部のコンデンサ13、14から内部のコンデンサ9への電荷の供給量が多くなってしまうことになる。この場合、A/D変換装置Z1が複数のチャンネルA,Bを切り替えてA/D変換処理を繰り返したときには、外部のコンデンサ13、14への電荷供給量が追い付かず、サンプリング回数が多くなればなるほどA/D変換精度が悪化してしまう。また、プリチャージ回路7を設けていない場合には、A/D変換入力電圧VADA、VADBが互いに大きく異なると誤差ΔVがさらに大きくなってしまう。
FIG. 4 shows a timing chart for a comparative example (conventional equivalent example) corresponding to FIG. As shown in FIG. 4, when the precharge voltage VPRE is set constant as, for example, one half of the maximum voltage Vmax, the characteristics of the A / D conversion input voltages VADA and VADB similar to those in FIG. Even if it is provided, it is once precharged to half of the maximum voltage Vmax. Therefore, when the same charging time as that shown in FIGS. 3A and 3B is provided thereafter, an error ΔV is generated between the actual A / D conversion input voltage VADB and the sampling voltage at the sampling point SB. End up. At this time, for example, as the time constant by the
本実施形態によれば、プリチャージ回路7がプリチャージ電圧VPREを変動可能に設けており、プリチャージ回路7がチャンネルA、Bに応じた変動可能な任意のプリチャージ電圧VPREをコンデンサ9の保持電圧に印加し、その後、A/D変換入力電圧VADA、VADBをコンデンサ9に充電する期間TA1、TB1、TA2、TB2だけ待機し、A/D変換部6がA/D変換するようになっている。このため誤差ΔVを極力低減できる。また、サンプリング間隔を削減しつつ素早く所望の電圧に収束させることが可能になる。
According to the present embodiment, the
プリチャージ回路7がコンデンサ9にプリチャージするときの時定数が、RCフィルタ回路4がアナログ入力電圧VINA、VINBをRCフィルタ処理するときの時定数よりも低くなるように構成されている。このためプリチャージ回路7がプリチャージ電圧VPREを素早くコンデンサ9に充電できる。
The time constant when the
例えば具体的には、スイッチ8及びコンデンサ9の直列回路の時定数が、RCフィルタ回路4の時定数よりも小さく、また、プリチャージ回路7がプリチャージ電圧VPREを充電するときにはマルチプレクサ3がRCフィルタ回路4とコンデンサ9との間の入出力接続を切断している。このため、プリチャージ回路7がプリチャージ電圧VPREを素早くコンデンサ9に充電できる。
For example, specifically, the time constant of the series circuit of the
また本実施形態によれば、プリチャージ回路7は、今回A/D変換処理するチャンネルBのA/D変換入力電圧VADBの想定電圧と、例えば直前に実行されたチャンネルAにおける直前のA/D変換結果と、の間の所定電圧にプリチャージ電圧VPREを変更している。したがって、チャンネルBのA/D変換処理をするときに直前に行われたチャンネルAのA/D変換結果を反映してプリチャージ電圧VPREを設定することができ、誤差ΔVを極力低減できる。
In addition, according to the present embodiment, the
(変形例)
第1実施形態で説明した「想定電圧」は、A/D変換部6が今回A/D変換するチャンネル(例えばB)と同一のチャンネル(例えばB)における今回より前のA/D変換部6によるA/D変換結果と同一電圧に設定される例を示した。これは、当該チャンネル(例えばB)の電圧変動特性が図2(d)に示す特性であることが予め把握されている場合について示しているものであり、例えば図2(a)〜図2(c)に示すような特性となることが予め想定される場合には、この同一チャンネルにおける想定電圧に基づいてプリチャージ電圧VPREを設定するようにしても良い。
(Modification)
The “assumed voltage” described in the first embodiment is equal to the A /
また、チャンネルBをA/D変換処理するときに直前のチャンネルAのA/D変換結果に基づいてプリチャージ電圧VPREを設定して印加する形態を示したが、チャンネルAの直前より前のA/D変換結果に基づいてプリチャージ電圧VPREを設定して印加する形態に適用しても良い。これは、直前のチャンネルAのA/D変換結果を参照して、その直後のチャンネルBのプリチャージ電圧VPREを設定しようとすると、制御部5の内部処理時間を多く必要とする懸念を生じるためであり、この処理時間の増加に伴いA/D変換処理を周期的、定期的に実行不能となることを回避するためである。すなわち、チャンネルAにおける直前より前(すなわち2点以上前)のA/D変換結果に基づいてプリチャージ電圧VPREを設定して印加するときには、プリチャージ回路7はメモリ10に予め記憶されているA/D変換結果を参照してプリチャージ電圧VPREを簡便に設定できるようになり、A/D変換装置Z1の内部処理時間を短縮できる。
In addition, a mode in which the precharge voltage VPRE is set and applied based on the A / D conversion result of the immediately preceding channel A when performing the A / D conversion process on the channel B is shown. The present invention may be applied to a mode in which the precharge voltage VPRE is set and applied based on the / D conversion result. This is because if the A / D conversion result of the immediately preceding channel A is referred to and the precharge voltage VPRE of the immediately following channel B is set, there is a concern that a long internal processing time of the
なお、内部処理時間の長期化の影響を考慮に入れなくても良いのであれば、制御部5は例えば直前のチャンネルAのA/D変換結果と、直前より前のチャンネルAのA/D変換結果との相関関係を推定(例えば線形近似)し、プリチャージ回路7は例えばこれらの延長上の電圧又はこの電圧に基づいてプリチャージ電圧VPREを設定して印加するようにしても良い。つまり、プリチャージ回路7は、直前に実行されたチャンネル(例えばA)における直前以前のA/D変換結果に基づいてプリチャージ電圧VPREを設定して印加するようにしても良い。なお、第1実施形態及びその変形例で説明した処理内容を選択的に組み合わせて適用できることは言うまでもない。
If it is not necessary to take into account the effect of the prolonged internal processing time, the
(第2実施形態)
図5は第2実施形態に係る追加説明図を示す。第1実施形態における電子制御装置101のA/D変換装置Z1は制御部5がメモリ10に記憶された内容を参照してプリチャージ電圧VPREを設定したが、第2実施形態における電子制御装置(電子制御装置本体相当)201のA/D変換装置Z2では、プリチャージ回路7は、メモリ10に記憶されたA/D変換結果を参照することなく予め定められたチャンネルA、B毎のプリチャージ電圧VPREを印加する形態を示す。
(Second Embodiment)
FIG. 5 shows an additional explanatory diagram according to the second embodiment. In the A / D conversion device Z1 of the
図5に示すように、A/D変換装置Z2におけるプリチャージ回路7にはメモリ10が接続されておらず、プリチャージ回路7はメモリ10に記憶されたA/D変換結果を参照することなくプリチャージ電圧VPREをノードNnに印加可能になっている。この場合、プリチャージ回路7は予め定められた規則に基づいてプリチャージ電圧VPREを変動させ、例えば第1実施形態で説明したように制御部5によるマルチプレクサ3の入出力切断処理、及び、スイッチ8のオン切替処理に同期してノードNnにプリチャージ電圧VPREを印加する。このような場合であっても、プリチャージ回路7は、チャンネルA、Bに応じて変動可能な任意の電圧をノードNnに印加できる。これにより前述実施形態と同様の作用効果が得られる。
As shown in FIG. 5, the
(第3実施形態)
図6は第3実施形態の追加説明図を示す。図6に示すように、電子制御装置301(電子制御装置本体相当)はA/D変換装置Z1に代わるA/D変換装置Z3を備える。A/D変換装置Z3は、内部ステータス取得部18、及び、外部ステータス取得部19を備える。内部ステータス取得部18は、例えば温度センサ(図示せず)等を接続して構成され、例えばマイコン2の本体の温度を計測した温度計測結果などを取得する。この内部ステータス取得部18は、この内部ステータスをプリチャージ回路7に出力する。プリチャージ回路7は、この内部ステータス取得部18により取得された内部ステータスを用いてプリチャージ電圧VPREを変動可能にしている。
(Third embodiment)
FIG. 6 shows an additional explanatory diagram of the third embodiment. As shown in FIG. 6, the electronic control device 301 (equivalent to the electronic control device main body) includes an A / D conversion device Z3 instead of the A / D conversion device Z1. The A / D conversion device Z3 includes an internal
また、外部ステータス取得部19は、例えば温度センサ、電流/電圧センサ、車速センサなど(何れも図示せず)を接続して構成され、車両の外気温、図示しないエンジンECU(Electronic Control Unit)による負荷の駆動状態(例えば駆動電流)、エンジンの動作状態、車両の速度などの外部ステータスを取得する。なおエンジンECUにはエンジンを駆動制御するための各種回路が構成されている。プリチャージ回路7は、この外部ステータス取得部19により取得された外部ステータスを用いてプリチャージ電圧VPREを変動可能に構成される。
In addition, the external
したがって、プリチャージ回路7が、これらの内部ステータス取得部18又は/及び外部ステータス取得部19により取得された内部ステータス又は/及び外部ステータスを用いて、プリチャージ電圧VPREをA/D変換処理前に印加することで、電子制御装置301(例えばA/D変換装置Z3)の内部状態、電子制御装置301の外部状態の影響をプリチャージ電圧VPREに反映させることができ、プリチャージ電圧VPREをより適切に印加できる。
Therefore, the
なお、第3実施形態の説明を示す図6には、メモリ10がプリチャージ回路7に接続されておらず、プリチャージ回路7がメモリ10に記憶されたA/D変換結果を参照不能な形態を図示しているが、第1実施形態の構成を組み合わせてA/D変換結果を参照可能にした形態に適用可能であることは説明するまでもない。
In FIG. 6 illustrating the description of the third embodiment, the
(第4実施形態)
図7は第4実施形態の追加説明図を示す。第4実施形態では、プリチャージ回路7がプリチャージ電圧VPREを印加するか否かを判定する判定部を備え、判定部によりプリチャージ電圧を印加しないことが判定されたときには、プリチャージ回路7によるプリチャージ電圧の印加処理を省略し、A/D変換部6がA/D変換処理を行うようにしていることを特徴としている。
(Fourth embodiment)
FIG. 7 shows an additional explanatory diagram of the fourth embodiment. In the fourth embodiment, the
第1実施形態又は第2実施形態で説明した構成では、例えば図3(a)、図3(b)のタイミングチャートを用いて説明したように、A/D変換部6によるA/D変換処理前にプリチャージ回路7がプリチャージ電圧VPREを印加するようにしているが、例えば、図3(a)に示すように、プリチャージ電圧VPREを印加する効果が低い場合には、プリチャージ回路7によるプリチャージ電圧VPREの印加処理を省略すると良い。
In the configuration described in the first embodiment or the second embodiment, an A / D conversion process by the A /
この場合、制御部5を前記した判定部として機能させ、メモリ10に記憶されたA/D変換結果を参照してプリチャージ電圧VPREを印加するか否かを判定すると良い。このとき、制御部5はA/D変換部6が今回A/D変換処理を実行するチャンネル(例えばA)と同一のチャンネル(例えばA)における今回より前のA/D変換結果に基づいてプリチャージ電圧VPREを印加するか否かを判定すると良い。
In this case, it is preferable to determine whether or not to apply the precharge voltage VPRE by referring to the A / D conversion result stored in the
この内容の具体例について図7を用いて説明する。図7に示すサンプリングポイントSB2では、A/D変換部6はチャンネルBのA/D変換入力電圧VADBをA/D変換処理するが、制御部5は、サンプリングポイントSB1におけるチャンネルBのA/D変換結果、又は/及び、これより前におけるチャンネルBのA/D変換結果、を参照して、プリチャージ回路7によりプリチャージ電圧VPREを印加するか否かを判定する。このように設定することで、制御部5はプリチャージ効果が所定より低いか否かを判定でき、プリチャージの効果が所定より低いときにはプリチャージ回路7によるプリチャージ処理のシーケンス自体を省略し、A/D変換部6にA/D変換処理をさせる。これによりA/D変換処理時間を短縮できる。
A specific example of this content will be described with reference to FIG. At the sampling point SB2 shown in FIG. 7, the A /
また、制御部5は、A/D変換部6により直前に実行されたチャンネルにおける直前以前のA/D変換部のA/D変換結果に基づいてプリチャージ電圧VPREを印加するか否かを判定するようにしても良い。
Further, the
この内容の具体例について図7を用いて説明する。図7に示すサンプリングポイントSB2では、A/D変換部6はA/D変換入力電圧VADBをA/D変換処理するが、このとき制御部5はサンプリングポイントSA2におけるA/D変換入力電圧VADAのA/D変換結果、又は/及び、これより前のサンプリングポイントSA1…におけるチャンネルAのA/D変換結果、を参照して、プリチャージ回路7によりプリチャージ電圧VPREを印加するか否かを判定する。このように設定することで、制御部5はプリチャージ効果が所定より低いか否かを判定でき、プリチャージの効果が所定より低いときにはプリチャージ回路7によるプリチャージ処理のシーケンス自体を省略して、A/D変換部6にA/D変換処理をさせる。これによりA/D変換処理時間を短縮できる。
A specific example of this content will be described with reference to FIG. At the sampling point SB2 shown in FIG. 7, the A /
特に、チャンネルA、BのA/D変換結果を参照してプリチャージ回路7によりプリチャージ電圧VPREを印加するか否かを判定すれば、プリチャージ効果が所定より低いか否かをより正確に判定でき、この場合も同様に、プリチャージ回路7によるプリチャージ処理のシーケンス自体を省略でき、A/D変換処理時間を短縮できる。
In particular, if the
なお、A/D変換タイミングを同期させるなどの理由からプリチャージ電圧VPREの印加時間を設けたほうが良い場合もあるが、この場合、プリチャージ電圧VPREの印加時間だけ何も処理をしないダミー時間として設けても良い。 In some cases, it is better to provide the application time of the precharge voltage VPRE for reasons such as synchronizing the A / D conversion timing. In this case, as a dummy time in which no processing is performed for the application time of the precharge voltage VPRE. It may be provided.
また、プリチャージ回路7は予め定められた規則に基づいてプリチャージ電圧VPREを印加するか否かを判定するようにしても良い。このような場合には、メモリ10に記憶されたA/D変換結果を参照しなくても良くなり、例えば第2実施形態に示した構成を適用できる。
Further, the
この場合、プリチャージ回路7が判定部として機能し、プリチャージ回路7は予め定められた規則に基づいてプリチャージ電圧VPREを印加するか否かを判定し、プリチャージ電圧VPREを印加する場合には例えば予め定められた規則に基づいてプリチャージ電圧VPREを変動させる。このとき、プリチャージ回路7は予め定められた規則に基づいてプリチャージ電圧VPREを印加するタイミングを決定し、印加するタイミングであるときには制御部5によるマルチプレクサ3の入出力切断処理、及び、スイッチ8のオン切替処理に同期してノードNnにプリチャージ電圧VPREを印加し、印加しないタイミングであるときにはプリチャージ電圧VPREの印加処理を省略する。この結果、A/D変換処理時間を短縮できる。
In this case, the
(第5実施形態)
図8及び図9は第5実施形態の追加説明図を示す。第5実施形態においては、プリチャージ回路が、電子制御装置本体の内部で使用される規定電圧から選択してプリチャージ電圧VPREを設定するところに特徴を備える。
(Fifth embodiment)
8 and 9 show additional explanatory views of the fifth embodiment. The fifth embodiment is characterized in that the precharge circuit sets the precharge voltage VPRE by selecting from a prescribed voltage used inside the electronic control device main body.
図8に示すように、電子制御装置(電子制御装置本体相当)501はA/D変換装置Z5を備える。A/D変換装置Z5はプリチャージ回路7に代わるプリチャージ回路20を備える。プリチャージ回路20はスイッチ21を備え、電子制御装置501の内部で使用される規定電圧VDD1、VDD2、VDD3、VDD4について、スイッチ21により切替選択されることによりスイッチ8を介してノードNnに供給可能に構成される。
As shown in FIG. 8, the electronic control device (equivalent to the electronic control device main body) 501 includes an A / D conversion device Z5. The A / D converter Z5 includes a
電子制御装置501の内部には安定化電源回路(図示せず)が構成されている。この安定化電源回路は、前述の規定電圧VDD1〜VDD4を生成する。これらの規定電圧VDD1〜VDD4は、例えば電子制御装置501内の他の回路に供給される電源電圧であり、例えば、1.3V、2.5V、3.3V、5.0Vなど直流電源電圧である。このA/D変換装置Z5の内部においては、規定電圧VDD1〜VDD4はプリチャージ回路20のプリチャージ電圧VPREとして共用される。
A stabilized power supply circuit (not shown) is configured inside the
図9にタイミングチャートを示す。この図9においては、チャンネルAのA/D変換入力電圧がVADA1、VADA2…のように上昇変化し、チャンネルBのA/D変換入力電圧がVADB1、VADB2…のように下降変化することを前提としてタイミングチャートを記載している。規定電圧VDD1〜VDD4の関係はVDD1>VDD2>VDD3>VDD4に設定されている。 FIG. 9 shows a timing chart. In FIG. 9, it is assumed that the A / D conversion input voltage of channel A rises like VADA1, VADA2,..., And the A / D conversion input voltage of channel B falls like VADB1, VADB2,. As a timing chart. The relationship between the specified voltages VDD1 to VDD4 is set to VDD1> VDD2> VDD3> VDD4.
なお、ここで例えばA/D変換入力電圧VADA1は規定電圧VDD2に近接した電圧であり、A/D変換入力電圧VADA2は規定電圧VDD1に近接した電圧であり、A/D変換入力電圧VADB1は規定電圧VDD3に近接した電圧であり、A/D変換入力電圧VADB2は規定電圧VDD4に近接した電圧である。 Here, for example, the A / D conversion input voltage VADA1 is a voltage close to the specified voltage VDD2, the A / D conversion input voltage VADA2 is a voltage close to the specified voltage VDD1, and the A / D conversion input voltage VADB1 is specified. The voltage is close to the voltage VDD3, and the A / D conversion input voltage VADB2 is close to the specified voltage VDD4.
プリチャージ回路20は、メモリ10に記憶されているA/D変換結果に基づいてチャンネルA,B毎にプリチャージ電圧VPREを調整する。一例を挙げると、プリチャージ回路20は、例えば今回A/D変換処理するチャンネルBのA/D変換入力電圧VADB1の想定電圧と、例えば直前に実行されたチャンネルAにおけるサンプリングポイントSA1のA/D変換結果との間の所定電圧にプリチャージ電圧VPREを変更するが、この所定電圧を算出した後、規定電圧VDD1〜VDD4のうち所定電圧に最も近い規定電圧VDD3に切替える。この想定電圧と直前のA/D変換結果との間に想定電圧側に強い重みづけを設けて所定電圧を設定して規定電圧を切替えても良い。すると、プリチャージ電圧VPREを想定電圧側に設定できる。
The
ここで、制御部5は、前記の「想定電圧」として、A/D変換部6が今回A/D変換処理を実行するチャンネルBにおける今回より前のA/D変換部6によるA/D変換結果よりも例えば低い電圧に設定する。これは、制御部5はチャンネルBのアナログ入力電圧VINBが徐々に下降変化することを予め把握しているためである。このときプリチャージ電圧VPREを適切に調整できるようになり、A/D変換処理前に予めコンデンサ9の保持電圧を調整できる。この結果、チャンネルBのA/D変換入力電圧VADB1を素早く収束させることができる。
Here, the
この後、チャンネルAのA/D変換入力電圧VADA2を入力してA/D変換処理するときも同様である。サンプリングポイントSA2にてA/D変換処理する内容を説明する。プリチャージ回路20は、例えば今回A/D変換処理するチャンネルAのA/D変換入力電圧VADA2の想定電圧と、例えば直前に実行されたチャンネルBにおける直前のA/D変換結果との間の所定電圧にプリチャージ電圧VPREを変更するが、この所定電圧を算出した後、規定電圧VDD1〜VDD4のうち所定電圧に最も近い規定電圧VDD1に切替える。この想定電圧と直前のA/D変換結果との間に想定電圧側に強い重みづけを設けて所定電圧を設定し規定電圧を切替えても良い。すると、プリチャージ電圧VPREを想定電圧側に設定できる。
Thereafter, the same applies when the A / D conversion input voltage VADA2 of channel A is input and A / D conversion processing is performed. The contents of A / D conversion processing at the sampling point SA2 will be described. The
ここで、制御部5は、前記の「想定電圧」として、A/D変換部6が今回A/D変換処理を実行するチャンネルAにおける今回より前のA/D変換部6によるA/D変換結果よりも例えば高い電圧に設定する。これは、制御部5がチャンネルAのアナログ入力電圧VINAが徐々に上昇変化することを予め把握しているためである。このため、プリチャージ電圧VPREを適切に調整できるようになり、A/D変換処理前に予めコンデンサ9の保持電圧を調整できる。この結果、チャンネルAのA/D変換入力電圧VADAを素早く収束させることができる。
Here, the
その他、A/D変換入力電圧VADA1、VADB2をサンプリングポイントSA1、SB2においてA/D変換処理するときも同様の作用効果を奏する。
なお第5実施形態の説明を示す図8には、メモリ10がプリチャージ回路7に接続されており、プリチャージ回路7がメモリ10に記憶されたA/D変換結果を参照可能な形態を図示しているが、第2実施形態に示すようにA/D変換結果を参照不能にした形態にも適用可能である。
In addition, the same effects can be obtained when the A / D conversion input voltages VADA1 and VADB2 are subjected to A / D conversion processing at the sampling points SA1 and SB2.
FIG. 8 showing the description of the fifth embodiment shows a form in which the
この場合、プリチャージ回路20は予め定められた規則に基づいて規定電圧VDD1〜VDD4を切替えてプリチャージ電圧VPREを印加すると良い。このとき、制御部5によるマルチプレクサ3の入出力切断処理、及び、スイッチ8のオン切替処理に、規定電圧VDD1〜VDD4のスイッチ21による切替処理を同期させ、プリチャージ回路20がプリチャージ電圧VPREをノードNnに印加する。したがって、プリチャージ回路20がメモリ10に記憶されるA/D変換結果を参照不能であっても同様に適用可能になる。
In this case, the
(他の実施形態)
本発明は、前述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。第1から第5の実施形態の構成は適宜組み合わせて構成することができる。また、切替部はマルチプレクサ3に限られるものではない。保持部はコンデンサ9に限られるものではない。チャンネルは複数であれば2チャンネルに限られず3チャンネル以上でも良い。
(Other embodiments)
The present invention is not limited to the above-described embodiments, and can be applied to various embodiments without departing from the scope of the invention. The configurations of the first to fifth embodiments can be combined as appropriate. Further, the switching unit is not limited to the
図面中、101、201、301、501は電子制御装置(電子制御装置本体)、3はマルチプレクサ(切替部)、4はRCフィルタ回路、5は制御部(判定部)、6はA/D変換部、7、20はプリチャージ回路(判定部)、9はコンデンサ(保持部)、10はメモリ(記憶部)、18は内部ステータス取得部(取得部)、19は外部ステータス取得部(取得部)、を示す。 In the drawings, 101, 201, 301, and 501 are electronic control devices (electronic control device main body), 3 is a multiplexer (switching unit), 4 is an RC filter circuit, 5 is a control unit (determination unit), and 6 is A / D conversion. , 7 and 20 are precharge circuits (determination units), 9 is a capacitor (holding unit), 10 is a memory (storage unit), 18 is an internal status acquisition unit (acquisition unit), and 19 is an external status acquisition unit (acquisition unit). ).
Claims (8)
前記複数のチャンネルのA/D変換入力電圧(VADA,VADB;VADA1,VADA2,VADB1,VADB2)を切り替える切替部(3)と、
前記切替部により切替えられた複数のチャンネルのA/D変換入力電圧を連続して入力し保持電圧を変化させながら保持する保持部(9)と、
前記切替部により複数のチャンネルのA/D変換入力電圧が切り替えられるときに前記保持部の保持電圧に対し前記複数のチャンネルに応じて変動可能なプリチャージ電圧(VPRE)を印加するプリチャージ回路(7、20)と、
前記プリチャージ回路により前記保持部の保持電圧がプリチャージされた後のタイミングで前記保持部の保持電圧をサンプリングしA/D変換するA/D変換部(6)と、
前記A/D変換部の外部ステータス又は内部ステータスを取得する取得部(18、19)と、を備え、
前記プリチャージ回路は、前記取得部の外部ステータス又は内部ステータスに基づいて前記プリチャージ電圧を設定することを特徴とする電子制御装置。 RC filter circuit (4) for performing RC filter processing on analog input voltages (VINA, VINB) of a plurality of channels (A, B) and outputting them as A / D conversion input voltages;
A switching unit (3) for switching A / D conversion input voltages (VADA, VADB; VADA1, VADA2, VADB1, VADB2) of the plurality of channels;
A holding unit (9) for continuously inputting A / D conversion input voltages of a plurality of channels switched by the switching unit and holding the voltage while changing a holding voltage;
A precharge circuit that applies a precharge voltage (VPRE) that can be changed according to the plurality of channels to the holding voltage of the holding unit when the A / D conversion input voltages of the plurality of channels are switched by the switching unit. 7, 20)
An A / D converter (6) for sampling and A / D converting the holding voltage of the holding unit at a timing after the holding voltage of the holding unit is precharged by the precharge circuit;
An acquisition unit (18, 19) for acquiring an external status or an internal status of the A / D conversion unit,
The electronic control apparatus, wherein the precharge circuit sets the precharge voltage based on an external status or an internal status of the acquisition unit.
前記複数のチャンネルのA/D変換入力電圧(VADA,VADB;VADA1,VADA2,VADB1,VADB2)を切り替える切替部(3)と、
前記切替部により切替えられた複数のチャンネルのA/D変換入力電圧を連続して入力し保持電圧を変化させながら保持する保持部(9)と、
前記切替部により複数のチャンネルのA/D変換入力電圧が切り替えられるときに前記保持部の保持電圧に対し前記複数のチャンネルに応じて変動可能なプリチャージ電圧(VPRE)を印加するプリチャージ回路(7、20)と、
前記プリチャージ回路により前記保持部の保持電圧がプリチャージされた後のタイミングで前記保持部の保持電圧をサンプリングしA/D変換するA/D変換部(6)と、
前記プリチャージ回路が前記プリチャージ電圧を印加するか否かを判定する判定部(5、7)を備え、
前記プリチャージ回路は、前記判定部によりプリチャージ電圧を印加しないことが判定されたときには前記プリチャージ電圧の印加処理を省略し、前記A/D変換部がA/D変換処理をするものであり、
前記A/D変換部によるA/D変換結果を記憶する記憶部(10)を備え、
前記判定部は、前記A/D変換部が今回A/D変換処理を実行するチャンネルと同一のチャンネルにおける今回より前の前記A/D変換部によるA/D変換結果に基づいて前記プリチャージ電圧を印加するか否かを判定することを特徴とする電子制御装置。 RC filter circuit (4) for performing RC filter processing on analog input voltages (VINA, VINB) of a plurality of channels (A, B) and outputting them as A / D conversion input voltages;
A switching unit (3) for switching A / D conversion input voltages (VADA, VADB; VADA1, VADA2, VADB1, VADB2) of the plurality of channels;
A holding unit (9) for continuously inputting A / D conversion input voltages of a plurality of channels switched by the switching unit and holding the voltage while changing a holding voltage;
A precharge circuit that applies a precharge voltage (VPRE) that can be changed according to the plurality of channels to the holding voltage of the holding unit when the A / D conversion input voltages of the plurality of channels are switched by the switching unit. 7, 20)
An A / D converter (6) for sampling and A / D converting the holding voltage of the holding unit at a timing after the holding voltage of the holding unit is precharged by the precharge circuit;
A determination unit (5, 7) for determining whether the precharge circuit applies the precharge voltage;
The precharge circuit omits the application process of the precharge voltage when the determination unit determines not to apply the precharge voltage, and the A / D conversion unit performs the A / D conversion process . ,
A storage unit (10) for storing an A / D conversion result by the A / D conversion unit;
The determination unit includes the precharge voltage based on an A / D conversion result by the A / D conversion unit before this time in the same channel as the channel on which the A / D conversion unit performs the current A / D conversion process. It is determined whether or not to apply an electronic control device.
前記複数のチャンネルのA/D変換入力電圧(VADA,VADB;VADA1,VADA2,VADB1,VADB2)を切り替える切替部(3)と、
前記切替部により切替えられた複数のチャンネルのA/D変換入力電圧を連続して入力し保持電圧を変化させながら保持する保持部(9)と、
前記切替部により複数のチャンネルのA/D変換入力電圧が切り替えられるときに前記保持部の保持電圧に対し前記複数のチャンネルに応じて変動可能なプリチャージ電圧(VPRE)を印加するプリチャージ回路(7、20)と、
前記プリチャージ回路により前記保持部の保持電圧がプリチャージされた後のタイミングで前記保持部の保持電圧をサンプリングしA/D変換するA/D変換部(6)と、
前記プリチャージ回路が前記プリチャージ電圧を印加するか否かを判定する判定部(5、7)を備え、
前記プリチャージ回路は、前記判定部によりプリチャージ電圧を印加しないことが判定されたときには前記プリチャージ電圧の印加処理を省略し、前記A/D変換部がA/D変換処理をするものであり、
前記A/D変換部によるA/D変換結果を記憶する記憶部(10)を備え、
前記判定部は、前記A/D変換部により直前に実行されたチャンネルにおける当該直前以前の前記A/D変換部によるA/D変換結果に基づいて前記プリチャージ電圧を印加するか否かを判定することを特徴とする電子制御装置。 RC filter circuit (4) for performing RC filter processing on analog input voltages (VINA, VINB) of a plurality of channels (A, B) and outputting them as A / D conversion input voltages;
A switching unit (3) for switching A / D conversion input voltages (VADA, VADB; VADA1, VADA2, VADB1, VADB2) of the plurality of channels;
A holding unit (9) for continuously inputting A / D conversion input voltages of a plurality of channels switched by the switching unit and holding the voltage while changing a holding voltage;
A precharge circuit that applies a precharge voltage (VPRE) that can be changed according to the plurality of channels to the holding voltage of the holding unit when the A / D conversion input voltages of the plurality of channels are switched by the switching unit. 7, 20)
An A / D converter (6) for sampling and A / D converting the holding voltage of the holding unit at a timing after the holding voltage of the holding unit is precharged by the precharge circuit;
A determination unit (5, 7) for determining whether the precharge circuit applies the precharge voltage;
The precharge circuit omits the application process of the precharge voltage when the determination unit determines not to apply the precharge voltage, and the A / D conversion unit performs the A / D conversion process. ,
A storage unit (10) for storing an A / D conversion result by the A / D conversion unit;
The determination unit determines whether to apply the precharge voltage based on an A / D conversion result by the A / D conversion unit immediately before and immediately before the channel executed immediately before by the A / D conversion unit. An electronic control device.
前記複数のチャンネルのA/D変換入力電圧(VADA,VADB;VADA1,VADA2,VADB1,VADB2)を切り替える切替部(3)と、
前記切替部により切替えられた複数のチャンネルのA/D変換入力電圧を連続して入力し保持電圧を変化させながら保持する保持部(9)と、
前記切替部により複数のチャンネルのA/D変換入力電圧が切り替えられるときに前記保持部の保持電圧に対し前記複数のチャンネルに応じて変動可能なプリチャージ電圧(VPRE)を印加するプリチャージ回路(7、20)と、
前記プリチャージ回路により前記保持部の保持電圧がプリチャージされた後のタイミングで前記保持部の保持電圧をサンプリングしA/D変換するA/D変換部(6)と、を備え、
前記プリチャージ回路(20)は、電子制御装置本体(501)の内部で使用される複数の規定電圧(VDD1〜VDD4)から選択して前記プリチャージ電圧として設定することを特徴とする電子制御装置。 RC filter circuit (4) for performing RC filter processing on analog input voltages (VINA, VINB) of a plurality of channels (A, B) and outputting them as A / D conversion input voltages;
A switching unit (3) for switching A / D conversion input voltages (VADA, VADB; VADA1, VADA2, VADB1, VADB2) of the plurality of channels;
A holding unit (9) for continuously inputting A / D conversion input voltages of a plurality of channels switched by the switching unit and holding the voltage while changing a holding voltage;
A precharge circuit that applies a precharge voltage (VPRE) that can be changed according to the plurality of channels to the holding voltage of the holding unit when the A / D conversion input voltages of the plurality of channels are switched by the switching unit. 7, 20)
An A / D converter (6) for sampling and A / D converting the holding voltage of the holding unit at a timing after the holding voltage of the holding unit is precharged by the precharge circuit;
The precharge circuit (20) is selected from a plurality of specified voltages (VDD1 to VDD4) used in the electronic control device main body (501) and set as the precharge voltage. .
前記プリチャージ回路が前記保持部の保持電圧にプリチャージするときの時定数が、前記RCフィルタ回路が前記アナログ入力電圧をRCフィルタ処理するときの時定数よりも低くなるように構成されていることを特徴とする電子制御装置。 The electronic control device according to any one of claims 1 to 4,
The time constant when the precharge circuit precharges to the holding voltage of the holding unit is configured to be lower than the time constant when the RC filter circuit performs RC filtering on the analog input voltage. An electronic control device.
前記プリチャージ回路が前記保持部の保持電圧をプリチャージするときには、
前記切替部は、前記RCフィルタ回路と前記保持部との間の接続を切断することを特徴とする電子制御装置。 The electronic control device according to claim 1, any one of 5,
When the precharge circuit precharges the holding voltage of the holding unit,
The switching unit disconnects the connection between the RC filter circuit and the holding unit.
前記A/D変換部によるA/D変換結果を記憶する記憶部(10)を備え、
前記プリチャージ回路は、前記A/D変換部が今回A/D変換処理を実行するチャンネルと同一のチャンネルにおける今回より前の前記A/D変換部によるA/D変換結果に基づいて前記プリチャージ電圧を印加することを特徴とする電子制御装置。 The electronic control device according to any one of claims 1 to 4,
A storage unit (10) for storing an A / D conversion result by the A / D conversion unit;
The precharge circuit is configured to perform the precharge based on an A / D conversion result by the A / D conversion unit before this time in the same channel as the channel on which the A / D conversion unit performs the current A / D conversion process. An electronic control device characterized by applying a voltage.
前記A/D変換部と前記プリチャージ回路とはマイクロコンピュータ(2)を用いて構成されることを特徴とする電子制御装置。 The electronic control device according to any one of claims 1 to 7,
The A / D converter and the precharge circuit are configured using a microcomputer (2).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015155996A JP6572667B2 (en) | 2015-08-06 | 2015-08-06 | Electronic control unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015155996A JP6572667B2 (en) | 2015-08-06 | 2015-08-06 | Electronic control unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017034626A JP2017034626A (en) | 2017-02-09 |
JP6572667B2 true JP6572667B2 (en) | 2019-09-11 |
Family
ID=57989050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015155996A Active JP6572667B2 (en) | 2015-08-06 | 2015-08-06 | Electronic control unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6572667B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02280530A (en) * | 1989-04-21 | 1990-11-16 | Nec Corp | Multi-channel a/d conversion circuit |
JPH11205145A (en) * | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | A/d converter |
JP2001223586A (en) * | 2000-02-08 | 2001-08-17 | Denso Corp | Multi-channel analog/digital conversion method and device |
JP4181058B2 (en) * | 2004-01-20 | 2008-11-12 | 株式会社東芝 | Analog / digital converter and microcomputer equipped with the same |
-
2015
- 2015-08-06 JP JP2015155996A patent/JP6572667B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017034626A (en) | 2017-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102570837B (en) | Constant voltage constant current control circuit and control method thereof | |
TWI493852B (en) | Image sensor, step-up converter, and method of regulating a power supply | |
JP2007020247A (en) | Power supply circuit | |
JP6479619B2 (en) | Impedance measurement circuit | |
US20150160677A1 (en) | Single to differential conversion circuit and analog front-end circuit | |
TWI581549B (en) | Power output circuit and related control method | |
JP6293516B2 (en) | Double integral type A / D converter | |
JP2015184208A5 (en) | ||
US9461635B2 (en) | Signal processing circuit | |
US20140354460A1 (en) | Pulse generator and analog-digital converter including the same | |
JP2018098794A (en) | Precharge circuit for multiplexer | |
US9355283B2 (en) | Integration circuit | |
JP6572667B2 (en) | Electronic control unit | |
US8884204B2 (en) | Light-emitting element driving circuit having a potential control unit and an auxiliary potential control unit | |
JP4745734B2 (en) | System power supply device and operation control method thereof | |
KR101997519B1 (en) | A touch sensing device for removing sensing errors occurred by noise from a display panel and fabrication variation | |
KR20150001386A (en) | Sensor signal processing device and readout integrated circuit comprising the sensor signal processing device | |
US11290013B2 (en) | Integrated circuit apparatus including regulator circuits | |
WO2010038575A1 (en) | Successive approximation type a/d converter circuit and semiconductor integrated circuit for control | |
CN114356020A (en) | Circuit for eliminating parasitic resistance of far-end temperature sensor and control method thereof | |
US7852143B2 (en) | Method for providing a very low reference current | |
JP2017118179A (en) | A/d converter | |
US9647651B2 (en) | Delay circuit and semiconductor device | |
JP6847311B2 (en) | Reflected wave detector | |
CN105703775B (en) | A kind of conversion method of integrating analog to digital converter and integral modulus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171103 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190729 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6572667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |