JP6435544B2 - Integrated circuit device - Google Patents
Integrated circuit device Download PDFInfo
- Publication number
- JP6435544B2 JP6435544B2 JP2014123928A JP2014123928A JP6435544B2 JP 6435544 B2 JP6435544 B2 JP 6435544B2 JP 2014123928 A JP2014123928 A JP 2014123928A JP 2014123928 A JP2014123928 A JP 2014123928A JP 6435544 B2 JP6435544 B2 JP 6435544B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- controller
- event
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006870 function Effects 0.000 claims description 16
- 238000012546 transfer Methods 0.000 claims description 11
- 238000005259 measurement Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 42
- 230000007246 mechanism Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
- Information Transfer Systems (AREA)
Description
本発明は、複数のインターフェイスコントローラが集積された集積回路装置に関するものである。 The present invention relates to an integrated circuit device in which a plurality of interface controllers are integrated.
特許文献1には、画像形成装置における制御系の接続を簡素化するとともに、その消費電力を低減することが記載されている。特許文献1では、多機能複写機は、多機能複写機全体の動作を制御するメインコントローラと、メインコントローラによる制御の下でスキャナの動作を制御するスキャンコントローラと、メインコントローラによる制御の下でプリントエンジンの動作を制御するプリントコントローラと、メインコントローラによる制御の下でタッチパネルディスプレイの動作を制御するUIコントローラとを備える。そして、スキャンコントローラ、メインコントローラ、UIコントローラおよびプリンタコントローラを、この順番で、Thunderbolt(登録商標)インタフェース(コントローラおよびケーブル)を用いてデイジーチェーン接続する。 Japanese Patent Application Laid-Open No. H10-33095 describes simplifying connection of a control system in an image forming apparatus and reducing power consumption. In Patent Document 1, the multi-function copier is a main controller that controls the operation of the entire multi-function copier, a scan controller that controls the operation of the scanner under the control of the main controller, and a print under the control of the main controller. A print controller that controls the operation of the engine and a UI controller that controls the operation of the touch panel display under the control of the main controller. Then, the scan controller, the main controller, the UI controller, and the printer controller are daisy chain-connected in this order using a Thunderbolt (registered trademark) interface (controller and cable).
多機能複写機(MFP)などのように複数の機能が連動して処理を行うシステムにおいてメインコントローラが各コントローラを協調制御する必要がある。そのために、高性能で処理速度の速いプロセッサあるいはマイクロコンピュータがメインコントローラとして使用され、さらに、メインコントローラと各コントローラとが高速で広帯域のバスで接続される。 In a system such as a multi-function copying machine (MFP) in which a plurality of functions are linked to perform processing, the main controller needs to control each controller in a coordinated manner. For this purpose, a processor or microcomputer having a high performance and a high processing speed is used as a main controller, and the main controller and each controller are connected by a high-speed and wide-band bus.
本発明の一態様は、外部のメインコントローラと複数のデバイスとの間のデータの転送をそれぞれ制御する複数のインターフェイスコントローラを有する集積回路装置である。複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、集積回路装置は、さらに、複数のインターフェイスコントローラの少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、イベントを検出すると、レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、検出されたイベントに関連付された設定値に更新するレジスタコントローラと、レジスタコントローラがレジスタ群の各レジスタに設定値を並列に供給する専用バスとを有する。 One embodiment of the present invention is an integrated circuit device including a plurality of interface controllers that respectively control data transfer between an external main controller and a plurality of devices. Each of the plurality of interface controllers includes at least one register, and the integrated circuit device further detects an event and an internal memory in which setting values set in a register group including at least one register of the plurality of interface controllers are stored. A register controller that updates a register value associated with the detected event in the register group to a setting value associated with the detected event, and the register controller sets the setting value to each register of the register group. And a dedicated bus for supplying in parallel.
この集積回路装置は、多機能な装置において、その装置の全体を制御するメインコントローラと、複数のデバイスとの間に設置されるワンチップ化された集積回路装置、たとえば、LSIあるいはASICと称されるものである。多機能プリンタ(MFP)であれば、集積回路装置は、メインコントローラと、スキャナ、プリンタ、ディスプレイなどの複数のデバイスとの間に配置され、これらの間のデータ転送を制御する。 This integrated circuit device is called a one-chip integrated circuit device, such as an LSI or an ASIC, which is installed between a main controller that controls the entire device and a plurality of devices in a multifunctional device. Is. In the case of a multifunction printer (MFP), the integrated circuit device is arranged between the main controller and a plurality of devices such as a scanner, a printer, and a display, and controls data transfer between them.
メインコントローラが複数のデバイスを協調制御する際の1つの処理は、複数のデバイスのコントロールに要する複数のレジスタの設定値を更新することである。この集積回路装置においては、集積回路装置内のレジスタコントローラがレジスタ群の各レジスタの設定値を更新する。したがって、メインコントローラが協調制御に要する処理と処理時間とを省略できる。このため、メインコントローラの処理能力を他の制御に用いたり、メインコントローラを汎用の比較的処理能力の低いマイクロコンピュータ(マイコン)で実現することが可能となる。 One process when the main controller performs coordinated control of a plurality of devices is to update setting values of a plurality of registers required for controlling the plurality of devices. In this integrated circuit device, the register controller in the integrated circuit device updates the set value of each register of the register group. Therefore, it is possible to omit processing and processing time required for cooperative control by the main controller. For this reason, the processing capability of the main controller can be used for other controls, or the main controller can be realized by a general-purpose microcomputer having a relatively low processing capability.
さらに、ワンチップ化された集積回路内にレジスタコントローラとレジスタ群とを配置できるのでレジスタコントローラとレジスタ群の各レジスタとを専用バスにより並列に接続できる。このため、数クロックサイクルで協調制御に必要なレジスタの値を同期して更新できる。したがって、複数のデバイスが関与する処理の速度を向上できる。また、メインコントローラと各デバイスのコントローラとを接続する広帯域のバスを省略することも可能となるので低コストで、処理速度の速い装置を提供できる。 Furthermore, since the register controller and the register group can be arranged in the integrated circuit made into one chip, the register controller and each register of the register group can be connected in parallel by a dedicated bus. Therefore, register values necessary for cooperative control can be updated synchronously in several clock cycles. Therefore, the speed of processing involving a plurality of devices can be improved. In addition, since it is possible to omit a broadband bus that connects the main controller and the controller of each device, it is possible to provide an apparatus with low cost and high processing speed.
レジスタコントローラは、リセットの際に、外部メモリからレジスタ群に設定する設定値を内部メモリにロードする機能を含むことが望ましい。レジスタ群の設定値を更新するために要する処理時間をさらに短縮できる。 The register controller preferably includes a function of loading a set value set in the register group from the external memory to the internal memory at the time of reset. The processing time required for updating the set value of the register group can be further shortened.
集積回路装置は、メインコントローラとデータを入出力するメインインターフェイスコントローラと、メインインターフェイスコントローラと複数のインターフェイスコントローラとを接続する内部バスとを有し、複数のインターフェイスコントローラのそれぞれは、少なくとも1つのレジスタに対するアクセスを内部バスと専用バスとに切り替えるセレクタ回路を含む。メインコントローラが各レジスタにアクセスすることができ、メインコントローラが各レジスタの値を更新したり、デバッグのために参照したりすることができる。 The integrated circuit device includes a main interface controller that inputs and outputs data to and from the main controller, and an internal bus that connects the main interface controller and the plurality of interface controllers, each of the plurality of interface controllers corresponding to at least one register. A selector circuit for switching access between an internal bus and a dedicated bus is included . The main controller can access each register, and the main controller can update the value of each register or refer to it for debugging.
集積回路装置は、定期的にイベントを生成してレジスタコントローラに供給するタイマを有していてもよい。集積回路装置は、外部デバイスからのトリガ信号によりイベントを生成してレジスタコントローラに供給する第1のユニットを有していてもよい。集積回路装置は、外部センサーの測定値によりイベントを生成してレジスタコントローラに供給する第2のユニットを有していてもよい。レジスタコントローラが、メインコントローラからの更新コマンドをイベントとして認識する機能を含んでいてもよい。レジスタコントローラは、検出されたイベントに関連付されたレジスタの値を更新すると、メインコントローラに更新済みを連絡する機能を含んでいてもよい。 The integrated circuit device may include a timer that periodically generates an event and supplies the event to the register controller. The integrated circuit device may include a first unit that generates an event according to a trigger signal from an external device and supplies the event to the register controller. The integrated circuit device may include a second unit that generates an event based on the measurement value of the external sensor and supplies the event to the register controller. The register controller may include a function of recognizing an update command from the main controller as an event. The register controller may include a function of notifying the main controller of the update when the value of the register associated with the detected event is updated.
本発明の他の態様の1つは、上記の集積回路装置と、メインコントローラとを有する制御ボードである。また、本発明の他の態様の1つは、制御ボードと、複数のデバイスとを有する装置(システム)である。装置の一形態は、複数のデバイスとして、スキャナと、プリンタとを含む多機能プリンタ(MFP)である。MFPは、スキャナに原稿を供給する原稿自動送り装置を有するものも含まれる。 Another aspect of the present invention is a control board having the above integrated circuit device and a main controller. Another aspect of the present invention is an apparatus (system) having a control board and a plurality of devices. One form of the apparatus is a multifunction printer (MFP) including a scanner and a printer as a plurality of devices. The MFP includes one having an automatic document feeder that supplies a document to a scanner.
異なる他の態様の1つは、外部のメインコントローラと複数のデバイスとの間のデータの転送をそれぞれ制御する複数のインターフェイスコントローラを有する集積回路装置の制御方法である。複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、集積回路装置は、さらに、複数のインターフェイスコントローラの少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、レジスタ群の各レジスタに設定値を並列に供給する専用バスにより各レジスタと接続されたレジスタコントローラとを含む。 Another different aspect is a method for controlling an integrated circuit device having a plurality of interface controllers that respectively control data transfer between an external main controller and a plurality of devices. Each of the plurality of interface controllers includes at least one register, and the integrated circuit device further includes an internal memory in which setting values to be set in a register group including at least one register of the plurality of interface controllers are stored, and each of the register groups It includes a register controller connected to each register by a dedicated bus that supplies setting values to the registers in parallel.
当該制御方法は、レジスタコントローラがイベントを検出すると、レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、専用バスを介して検出されたイベントに関連付された設定値に更新するステップを含む。 When the register controller detects an event, the control method updates the value of the register associated with the detected event in the register group to the set value associated with the event detected via the dedicated bus. Including the steps of:
制御方法は、さらに、レジスタコントローラがリセットを検出すると、外部メモリからレジスタ群に設定する設定値を内部メモリにロードするステップを含んでいてもよい。 The control method may further include a step of loading a set value set in the register group from the external memory to the internal memory when the register controller detects reset.
図1に、多機能プリンタ(多機能複写機、Multi-Function Printer、MFP)の概略構成をブロック図により示している。このMFP1は、MFP1の全体的な制御を行うメインコントローラである汎用マイコン3と、原稿からデータを入力するスキャナ機構(スキャナメカ)5と、データを出力するプリンタ機構(プリンタメカ)6と、LCDなどの表示機能を含む操作用のパネル7と、スキャナメカ5に原稿を自動送りするドキュメントフィーダ(ADF)8と、汎用マイコン3と、スキャナメカ5、プリンタメカ6、パネル7を含む複数のデバイスとの間のデータの転送をそれぞれ制御する複数のインターフェイスコントローラを有するデバイスコントローラ10とを含む。
FIG. 1 is a block diagram showing a schematic configuration of a multi-function printer (multi-function printer, multi-function printer, MFP). The MFP 1 includes a general-
デバイスコントローラ10は、複数の回路を搭載したワンチップのLSIまたはASICと称される半導体集積回路装置(半導体集積回路)である。デバイスコントローラ10と汎用マイコン3とは制御ボード50に搭載(実装)され、外部バス51により接続されている。制御ボード50には、汎用マイコン3のプログラムの格納領域、作業領域、さらに、後述するレジスタ群の設定値情報52を格納する領域を含む不揮発メモリ(ROM)53と、スキャンデータや処理中のデータのバッファとなるDRAM58などが搭載されている。ROM53は外部バス51に接続されている。DRAM58はデバイスコントローラ10のバッファとして機能するように接続されている。
The
デバイスコントローラ10は、外部バス51を介して汎用マイコン3などとのデータ交換を処理するマイコンバスインターフェイスコントローラ(マイコンバスIFコントローラ)11と、スキャナメカ5からデータを取得するスキャナインターフェイスコントローラ(スキャナIFコントローラ)12と、プリンタメカ6にデータを出力するプリンタインターフェイスコントローラ(プリンタIFコントローラ)13と、操作パネル7との間のデータの入出力を制御するパネルインターフェイスコントローラ(パネルIFコントローラ)14と、DRAM58との間のデータの入出力を制御するDRAMIFコントローラ15と、汎用外部IFとしての機能をサポートする外部IFコントローラ16と、それぞれのIFコントローラ12〜16のレジスタの設定を制御するレジスタコントローラ20と、これらを接続する内部バス17とを含む。
The
これらのIFコントローラ12〜16は、それぞれのIFコントローラ12〜16における処理を制御したり、処理中に参照されるレジスタ群31を含む。それぞれのIFコントローラ12〜16のレジスタ群31は、少なくとも1つのレジスタを含む。さらに、それぞれのIFコントローラ12〜16は、レジスタ群31に対するアクセスを制御するセレクタユニット32を含む。デバイスコントローラ10は、レジスタコントローラ20とレジスタ群31の各レジスタとを並列に接続する専用バス29を含み、セレクタユニット32は、レジスタ群31の各レジスタに対するアクセスを専用バス29と内部バス17とに切り替える機能を含む。
These
デバイスコントローラ10は、さらに、画像処理などのデバイスコントローラ10の内部でクローズする処理を行う処理ユニット19を1または複数含んでいてもよい。処理ユニット19も、レジスタ群31と、セレクタユニット32とを含み、レジスタコントローラ20によりレジスタ群31の各レジスタの設定値が更新される。
The
デバイスコントローラ10は、さらに、イベント61を発生してレジスタコントローラ20に供給するいくつかのユニットを含む。タイマ41は、前のイベント61から予め設定された時間が経過するとイベントを発生し、その信号(イベント信号)61を、専用線45を介してレジスタコントローラ20に供給する。内部バス17を介してイベント信号61を供給してもよい。また、イベントは割り込み信号としてレジスタコントローラ20に供給されてもよい。以下においても同様である。
The
ADC(アナログデジタルコンバータ)42は、外部センサー49からの測定値を評価し、予め設定された範囲または閾値に達するとイベントを発生し、専用線45を介してレジスタコントローラ20に供給する。
The ADC (analog / digital converter) 42 evaluates the measurement value from the external sensor 49, generates an event when it reaches a preset range or threshold value, and supplies the event to the register controller 20 via the
割り込みコントローラ43は外部デバイスからの割り込み信号あるいは外部トリガ信号を検出するとイベントを発生し、その信号61をレジスタコントローラ20に供給する。外部デバイスの一例はADF8であり、ADF8から用紙検出の割り込み信号を取得するとイベントを発生してレジスタコントローラ20に供給する。
When the interrupt
デバイスコントローラ10は、さらに、これらのイベント61の発生を記憶するステータスレジスタ46を有する。レジスタコントローラ20はステータスレジスタ46に格納されたイベントの履歴により、次に処理する内容を判断することができる。
The
レジスタコントローラ20は、供給されたイベントの種類を判断するイベント認識ユニット22と、専用バス29を介してレジスタ群31の中の所定のレジスタの値を更新するレジスタ設定値更新ユニット(更新ユニット)24とを含む。更新ユニット24は、イベント認識ユニット22がイベントを検出すると、それをトリガとしてレジスタ群31の中の検出されたイベントに関連付されたレジスタの値(設定値)65を、専用バス29を介して、検出されたイベントに関連付された設定値に更新する。イベント認識ユニット22は、デバイスコントローラ10の内部で生成されたイベントを認識する機能の他に、マイコン3からのレジスタ更新コマンドを、デバイスコントローラ10のレジスタ群31を更新するイベントとして認識する機能22aを含む。
The register controller 20 includes an
レジスタコントローラ20は、さらに、レジスタの設定値情報を格納する内部メモリ(SRAM)25と、リセット(電源投入、初期化)を検出すると、外部メモリ(ROM)53に格納されたレジスタの設定値情報52をSRAM25にダウンロードするロードユニット21とを含む。ロードユニット21は、初期設定として設定値情報52をロードする機能に加え、マイコン3からのロードコマンドにより、ROM53に格納された設定値情報52から、その後、レジスタ群31の更新に必要となる設定値情報52をSRAM25にロードする機能を含む。更新ユニット24は、SRAM25にロードされた設定値情報52に含まれている所定の設定値65を、イベントの発生をトリガとして、イベントに関連付けられたレジスタ群31の各レジスタに並列に供給して更新する。
When the register controller 20 further detects an internal memory (SRAM) 25 for storing register setting value information and a reset (power-on, initialization), the register setting value information stored in the external memory (ROM) 53 And a load unit 21 for downloading 52 to the SRAM 25. In addition to the function of loading the setting
レジスタコントローラ20は、さらに、あるイベントの発生によりレジスタに設定値65を供給してレジスタを更新すると、汎用マイコン3に更新済みの信号67を供給するフィードバックユニット23を含む。更新済みの信号67は、デバイスコントローラ10から割り込み信号として汎用マイコン3に供給される。
The register controller 20 further includes a
図2に、IFコントローラの一例としてプリンタIFコントローラ13のさらに詳しい構成を示している。プリンタIFコントローラ13は、印刷用のデータを生成してプリンタメカ6に出力する処理回路(処理ユニット)13aと、内部バス17を介したデータ転送を制御するバスコントローラ13bとを含む。処理回路13aは、レジスタ群31を含む。
FIG. 2 shows a more detailed configuration of the printer IF
レジスタ群31に含まれる複数のレジスタ33に対するアクセスは、セレクタユニット32により、専用バス29と、内部バス17とに切り替えられる。バスコントローラ13bは、内部バス17から供給されるコマンドによりセレクタユニット32を制御し、レジスタ群31の単位で、またはレジスタ33の単位で、レジスタ33に対するアクセスを専用バス29と内部バス17とに切り替える。たとえば、処理に時間を要してもよいデバッグモードにおいては、レジスタ33に対するアクセスを内部バス17に切り替えることにより、レジスタ33の内部状態の制御および監視を汎用マイコン3により行うことができる。
Access to the plurality of
通常処理モードにおいては、レジスタ33に対するアクセスを専用バス29に切り替えることにより、レジスタ33の更新をレジスタコントローラ20が行い、汎用マイコン3の負荷を低減できる。それとともに、デバイスコントローラ10の内部で、専用バス29を用いて複数のレジスタ33を並列に更新できるので、レジスタ33の更新に要する時間を大幅に短縮でき、デバイスコントローラ10に接続されている各デバイス5〜7による処理時間を短縮できる。また、デバイス5〜7が協調して処理する場合に、各IFコントローラ12〜14のレジスタが順次更新するのを待つ必要がなくなり、各デバイス5〜7の待ち時間を短縮できる。このため、MFP1の動作速度を向上できる。
In the normal processing mode, the register controller 20 updates the
たとえば、プリンタIFコントローラ13の処理回路13aは、データ回転角度パラメータ(90度、180度、270度)やデータトリミングパラーメータ(余白挿入、余白削除)を格納するレジスタ33を含む。面付け印刷や両面印刷を行う場合に、スキャンデータごとにこれらのレジスタ33のパラメータを更新する必要がある。デバイスコントローラ10においては、たとえば、ADF8からの用紙検出割り込み信号によりイベントが発生し、レジスタコントローラ20が検出すると、レジスタコントローラ20はプリンタIFコントローラ13の複数のレジスタ33を並列に更新し、処理回路13aにおける処理をスタートする。それとともに、汎用マイコン3に更新済みの情報67を供給し、汎用マイコン3はプリンタメカ6をスタートする。処理回路13aは、スキャンIFコントローラ12から入力されたデータを補正し、フォーマット変換(CMYK変換)し、データ回転し、さらにトリミングすることによりプリントアウトするデータを生成する。処理回路13aは、生成したデータをプリンタメカ6に送り、プリンタメカ6は印刷を開始する。
For example, the
レジスタコントローラ20は、プリンタIFコントローラ13のレジスタ33を更新する処理と平行して、スキャナIFコントローラ12、パネルIFコントローラ14のレジスタ33も更新する。スキャナIFコントローラ12は用紙検出により更新されたレジスタ33の設定値により読み取り処理を開始する。パネルIFコントローラ14は、たとえば、レジスタ33に設定されている読み取りページ数が更新され、パネル7の表示を更新する。
In parallel with the process of updating the
MFP1においては、これらのレジスタ33を更新する処理およびそれに続く処理がデバイスコントローラ10の内部で、イベントの発生により自律的に開始される。したがって、メインコントローラである汎用マイコン3の負荷を低減できる。また、ワンチップ化されたデバイスコントローラ10の内部に、複数のレジスタ33に並列にアクセスする専用バス29を設け、レジスタコントローラ20は、専用バス29を介して自律的に複数のレジスタ33を更新する。このため、複数のレジスタ33の更新に要する処理時間を数クロック程度まで短縮でき、デバイスコントローラ10に接続されているスキャナメカ5、プリンタメカ6、パネル7の動作を、よりスムーズに、遅延が少ない状態で制御できる。
In the MFP 1, the process of updating these
MFP1においては、ADF(Auto Document Feeder)8による連続スキャンを行う場合、直前のスキャン終了から次のスキャン開始までの間(用紙間)に次のスキャンのための準備を行う必要がある。この準備には、スキャナIFコントローラ12やプリンタIFコントローラ13などのレジスタ33を更新することが含まれる。従来のMFPではMFPコントローラが持つ膨大なレジスタの更新に時間が掛かってしまい、レジスタ更新が完了するまで次のスキャンを待たせておく必要があるためMFPのコピー性能(枚/分)が低下してしまうという問題があった。
In the MFP 1, when performing continuous scanning by an ADF (Auto Document Feeder) 8, it is necessary to prepare for the next scan from the end of the previous scan to the start of the next scan (between sheets). This preparation includes updating the
このMFP1においては、ソフトウェアサイドの汎用マイコン3ではなく、ハードウェアサイドのデバイスコントローラ10が自律的にレジスタ33を高速に再設定する。このため、MFP1においては、用紙間の処理時間が大幅に削減され、コピー性能が低下するといった問題を解消できる。
In the MFP 1, not the software-side general-
図3に、デバイスコントローラ10において実行される処理をレジスタの更新を中心に示している。デバイスコントローラ10においては、レジスタコントローラ20がデバイスコントローラ10の全体の処理を制御するメインプロセッサあるいはシーケンサとしての機能を含む。レジスタの更新を中心とする以下の処理は、ハードウェアで制御されてもよく、マイクロプログラムなどのソフトウェアで制御されてもよい。
FIG. 3 shows processing executed in the
まず、デバイスコントローラ10が電源投入などによりリセットされると、ステップ71において、デバイスコントローラ10が初期設定される。この際、レジスタコントローラ20のロードユニット21は、外部のROM53から初期化後に必要とされる適当なパターン数分のレジスタ設定値情報52を内部SRAM25にロードする。
First, when the
初期設定後は、ステップ72において、ロードユニット21がマイコン3からロードコマンドを認識すると、それをトリガとして、ステップ73においてデバイスコントローラ10のレジスタ群31に設定するレジスタ設定値情報52を外部ROM53から内部SRAM25にロードする。レジスタ設定値情報52は、外部ROM53に格納されていてもよいし、適当なタイミングでマイコン3がネットワークなどにアクセスしてクラウドからダウンロードしてもよい。
After the initial setting, when the load unit 21 recognizes the load command from the
初期設定後は、ステップ74において、イベント認識ユニット22がマイコン3から更新コマンドを認識すると、ステップ78において、それをトリガとして更新ユニット24がデバイスコントローラ10の内部の所定のレジスタ群31のレジスタ33の設定値を更新する。ステップ79において、フィードバックユニット23が汎用マイコン3にレジスタの更新をフィードバックする。ステップ80において、デバイスコントローラ10の各IFコントローラ12〜16は設定値が更新されたレジスタ群31を参照して処理を開始する。
After the initial setting, when the
処理を実行中に、ステップ75においてタイマ41が一定周期で生成するイベントを生成したり、ステップ76においてADC42がセンサー値の変動によりイベントを発生させたり、ステップ77において割り込みコントローラ43が外部割込み(外部トリガ信号)を検出してイベントを発生すると、レジスタコントローラ20のイベント認識ユニット22が各イベントを認識し、それをトリガとして、更新ユニット24がデバイスコントローラ(ASIC)10の全てのレジスタ群31またはイベントに関連付けられたレジスタ群31をハードウェア的に自動で一斉に更新する。
While the process is being executed, an event generated by the
ステップ79において、レジスタ更新が完了後、汎用マイコン3の側へ割り込みを出力する。更新した内容、たとえば、更新トリガとなったイベントの種別やレジスタ設定パターン番号等が、デバイスコントローラ10の内部のステータスレジスタ46に格納される。マイコン3は割り込みを受信することで、次のジョブ、たとえばADF8によるスキャンを実行または再開する。
In
内部のタイマ41により一定周期で生成するイベントの例は、ADFスキャン時に用紙センサーの割り込みのみでは問題が発生する場合であり、内部タイマ41を使うことでレジスタ群31を更新しても問題が発生しない最速のタイミングでトリガをかけて、レジスタ群31を更新することによりスキャンスピードの低下を抑制できる。割り込み応答に問題が発生すると、次のスキャン開始が遅くなることで連続印刷の目標性能が出ないケースがあるが、内部タイマ41によりイベントを定期的に発生することにより問題を解消でき、ADF8によるスキャン動作を最速にすることが可能となる。
An example of an event generated by the
センサ49の一例は温度センサーおよび/または湿度センサーである。プリンタのタイプによっては、温度や湿度の変化により印刷した画質に影響が出ることがある。したがって、ADC42は温度や湿度が変動して閾値に達したり、所定の範囲になるとイベントを生成する。そのイベントにより、レジスタコントローラ20は、画像処理を行う処理ユニット19のレジスタ群31の設定値を自動更新し、印刷結果の濃度を微調整する。
An example of the sensor 49 is a temperature sensor and / or a humidity sensor. Depending on the type of printer, changes in temperature and humidity may affect the printed image quality. Therefore, the
割り込みコントローラ43が生成するイベントの一例はADF8からの用紙検出の割り込みであり、これについては上記において説明した通りである。また、このデバイスコントローラ10は、DRAMIFコントローラ15を含み、DRAM58をスキャンデータのバッファとして利用したり、画像処理ユニット19のバッファとして利用したりすることができる。たとえば、一旦DRAM58に格納されたスキャンデータを各モジュール19で処理させながら最終的にプリンタIFコントローラ13やパネルIFコントローラ14までデータを転送し、プリンタメカ6やパネル7に出力する。DRAMIFコントローラ15は、転送処理を制御する内部DMACとしての機能を含む。データの格納アドレスはスキャンデータごとに異なるので、レジスタコントローラ20は、ADF8からの割り込み信号や、DRAMIFコントローラ15あるいは処理ユニット19などからの転送終了の信号(不図示)をイベントとして認識し、所定のレジスタ群31のレジスタ33の設定値を自動更新する。
An example of an event generated by the interrupt
このように、本例のデバイスコントローラ10においては、全てのレジスタ33を同タイミングで更新可能な構成を含み、数クロック分の時間で全レジスタ33が更新可能である。したがって、汎用マイコン3が各レジスタ33を順次更新していた処理(数百ミリ秒〜数秒程度)を、デバイスコントローラ10のハードウェアが自律的に行うことで数クロック分の時間(数マイクロ〜数十マイクロ秒程度)に抑えることが可能となる。これによって大きな負荷となっていたレジスタ値更新処理の大幅な高速化が可能となり、デバイスコントローラ10を含む製品の性能を向上できる。MFP1においては、ADF8の用紙検出センサーによって連続スキャンの用紙間を検出することにより、デバイスコントローラ10の内部で、自律的に数クロックでレジスタの設定値が更新される。したがって、連続スキャンの処理速度をソフトウェア処理を理由に調整する必要が低下し、スキャンスピードを向上することが容易となる。
As described above, the
また、上記では、メインコントローラとして汎用マイコンを採用したシステムを例に説明しているが、メインコントローラはASICであってもよく、CPUまたはMPUであってもよい。デバイスコントローラ10の内部のレジスタの設定値の更新をデバイスコントローラ10自身が行えるので、メインコントローラ3の処理負荷を低減できる。したがって、低コストの汎用マイコン3を採用し、高速なバスを用意しなくても十分な処理速度を備えたMFPなどの多機能な装置を提供できる。
In the above description, a system using a general-purpose microcomputer as the main controller is described as an example. However, the main controller may be an ASIC, or a CPU or MPU. Since the
なお、上記では、デバイスコントローラ10を採用した装置の一例としてMFPを説明しているが、多数のデバイスを制御する他の装置あるいはシステムにおいても本発明を適用できる。たとえば、多数のプリンタや表示装置を備えたPOSや、自動車あるいはロボットなどの制御システムに適用できる。
In the above description, the MFP is described as an example of an apparatus that employs the
1 MFP、 3 汎用マイコン、 10 デバイスコントローラ
20 レジスタコントローラ
1 MFP, 3 general-purpose microcomputer, 10 device controller, 20 register controller
Claims (11)
前記複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、
前記複数のインターフェイスコントローラの前記少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、
イベントを検出すると、前記レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、前記検出されたイベントに関連付された設定値に更新するレジスタコントローラと、
前記レジスタコントローラが前記レジスタ群の各レジスタに設定値を並列に供給する専用バスと、
前記メインコントローラとデータを入出力するメインインターフェイスコントローラと、
前記メインインターフェイスコントローラと前記複数のインターフェイスコントローラとを接続する内部バスとをさらに有し、
前記複数のインターフェイスコントローラのそれぞれは、前記少なくとも1つのレジスタに対するアクセスを前記内部バスと前記専用バスとに切り替えるセレクタ回路を含む、集積回路装置。 An integrated circuit device having a plurality of interface controllers that respectively control transfer of data between an external main controller and a plurality of devices,
Each of the plurality of interface controllers includes at least one register;
An internal memory storing a setting value to be set in a register group including the at least one register of the plurality of interface controllers;
Detecting an event, a register controller that updates a value of a register associated with the detected event in the group of registers to a setting value associated with the detected event;
A dedicated bus for supplying a set value to each register of the register group in parallel by the register controller ;
A main interface controller for inputting / outputting data to / from the main controller;
An internal bus connecting the main interface controller and the plurality of interface controllers;
Each of the plurality of interface controllers includes an selector circuit that switches access to the at least one register between the internal bus and the dedicated bus .
前記複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、Each of the plurality of interface controllers includes at least one register;
前記複数のインターフェイスコントローラの前記少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、An internal memory storing a setting value to be set in a register group including the at least one register of the plurality of interface controllers;
イベントを検出すると、前記レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、前記検出されたイベントに関連付された設定値に更新するレジスタコントローラと、Detecting an event, a register controller that updates a value of a register associated with the detected event in the group of registers to a setting value associated with the detected event;
前記レジスタコントローラが前記レジスタ群の各レジスタに設定値を並列に供給する専用バスとをさらに有し、The register controller further comprises a dedicated bus for supplying a set value to each register of the register group in parallel;
前記レジスタコントローラは、前記メインコントローラからの更新コマンドをイベントとして認識する機能を含む、集積回路装置。The register controller is an integrated circuit device including a function of recognizing an update command from the main controller as an event.
前記複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、Each of the plurality of interface controllers includes at least one register;
前記複数のインターフェイスコントローラの前記少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、An internal memory storing a setting value to be set in a register group including the at least one register of the plurality of interface controllers;
イベントを検出すると、前記レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、前記検出されたイベントに関連付された設定値に更新するレジスタコントローラと、Detecting an event, a register controller that updates a value of a register associated with the detected event in the group of registers to a setting value associated with the detected event;
前記レジスタコントローラが前記レジスタ群の各レジスタに設定値を並列に供給する専用バスとをさらに有し、The register controller further comprises a dedicated bus for supplying a set value to each register of the register group in parallel;
前記レジスタコントローラは、前記検出されたイベントに関連付されたレジスタの値を更新すると、前記メインコントローラに更新済みを連絡する機能を含む、集積回路装置。The integrated circuit device, wherein the register controller includes a function of notifying the main controller of an update when updating a value of a register associated with the detected event.
前記レジスタコントローラは、リセットの際に、外部メモリから前記レジスタ群に設定する設定値を前記内部メモリにロードする機能を含む、集積回路装置。 In any of claims 1 to 3 ,
The register controller includes a function of loading a set value set in the register group from an external memory to the internal memory at the time of resetting.
定期的にイベントを生成して前記レジスタコントローラに供給するタイマをさらに有する集積回路装置。 In any of claims 1 to 4 ,
An integrated circuit device further comprising a timer that periodically generates an event and supplies the event to the register controller.
外部デバイスからのトリガ信号によりイベントを生成して前記レジスタコントローラに供給する第1のユニットをさらに有する集積回路装置。 In any of claims 1 to 5 ,
An integrated circuit device further comprising a first unit that generates an event according to a trigger signal from an external device and supplies the event to the register controller.
外部センサーの測定値によりイベントを生成して前記レジスタコントローラに供給する第2のユニットをさらに有する集積回路装置。 In any one of Claims 1 thru | or 6 .
An integrated circuit device further comprising a second unit that generates an event based on a measurement value of an external sensor and supplies the event to the register controller.
前記メインコントローラとを有する制御ボード。 An integrated circuit device according to any one of claims 1 to 7 ,
A control board having the main controller.
前記複数のデバイスとを有する装置。 A control board according to claim 8 ;
An apparatus comprising the plurality of devices.
前記複数のデバイスは、スキャナと、プリンタとを含み、
さらに、前記スキャナに原稿を供給する原稿自動送り装置を有する装置。 In claim 9 ,
The plurality of devices include a scanner and a printer,
Further, an apparatus having an automatic document feeder for supplying a document to the scanner.
前記複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、Each of the plurality of interface controllers includes at least one register;
前記集積回路装置は、The integrated circuit device includes:
前記複数のインターフェイスコントローラの前記少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、An internal memory storing a setting value to be set in a register group including the at least one register of the plurality of interface controllers;
イベントを検出すると、前記レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、前記検出されたイベントに関連付された設定値に更新するレジスタコントローラと、Detecting an event, a register controller that updates a value of a register associated with the detected event in the group of registers to a setting value associated with the detected event;
前記レジスタコントローラが前記レジスタ群の各レジスタに設定値を並列に供給する専用バスとをさらに有し、さらに、The register controller further includes a dedicated bus for supplying a set value to each register of the register group in parallel;
前記集積回路装置と前記メインコントローラとを有する制御ボードと、A control board having the integrated circuit device and the main controller;
前記複数のデバイスとを有し、A plurality of devices,
前記複数のデバイスは、スキャナと、プリンタとを含み、The plurality of devices include a scanner and a printer,
さらに、前記スキャナに原稿を供給する原稿自動送り装置を有する装置。Further, an apparatus having an automatic document feeder for supplying a document to the scanner.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014123928A JP6435544B2 (en) | 2014-06-17 | 2014-06-17 | Integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014123928A JP6435544B2 (en) | 2014-06-17 | 2014-06-17 | Integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016002695A JP2016002695A (en) | 2016-01-12 |
JP6435544B2 true JP6435544B2 (en) | 2018-12-12 |
Family
ID=55222382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014123928A Active JP6435544B2 (en) | 2014-06-17 | 2014-06-17 | Integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6435544B2 (en) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002024081A (en) * | 2000-07-10 | 2002-01-25 | Hitachi Ltd | Semiconductor integrated circuit device |
JP4270796B2 (en) * | 2002-03-08 | 2009-06-03 | 株式会社リコー | Image forming apparatus and method of accessing peripheral control unit integrated circuit in image forming apparatus |
JP2003241983A (en) * | 2002-02-14 | 2003-08-29 | Canon Inc | Information processor and information processing method |
US7673177B2 (en) * | 2003-07-01 | 2010-03-02 | Samsung Electronics Co., Ltd. | Circuit and method for providing PCB power-on self test capability for peripheral devices |
JP2006256275A (en) * | 2005-03-18 | 2006-09-28 | Canon Inc | Apparatus and image forming apparatus |
JP2006285452A (en) * | 2005-03-31 | 2006-10-19 | Kyocera Mita Corp | Panel controller and display device |
JP2007306707A (en) * | 2006-05-11 | 2007-11-22 | Toshiba Corp | Stepping motor controller, image forming apparatus, and sequence controller |
JP2008011273A (en) * | 2006-06-29 | 2008-01-17 | Murata Mach Ltd | Device controller and data processing apparatus |
JP2011110801A (en) * | 2009-11-26 | 2011-06-09 | Kyocera Mita Corp | Image recorder |
JP2012027671A (en) * | 2010-07-23 | 2012-02-09 | Renesas Electronics Corp | Semiconductor integrated circuit device |
JP5542787B2 (en) * | 2011-12-08 | 2014-07-09 | シャープ株式会社 | Image forming apparatus |
JP2014027628A (en) * | 2012-07-30 | 2014-02-06 | Fuji Xerox Co Ltd | Image formation device |
-
2014
- 2014-06-17 JP JP2014123928A patent/JP6435544B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016002695A (en) | 2016-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11067932B2 (en) | Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium | |
US10466752B2 (en) | Information processing apparatus that offers chance of eliminating hang-up state, control method therefor, and storage medium | |
US8954772B2 (en) | Data processing apparatus capable of controlling power supply, control method therefor, and storage medium | |
US20130250336A1 (en) | Image forming apparatus, method for controlling the same, and program | |
US8148852B2 (en) | Electronic device and printing device | |
JP5581906B2 (en) | Image processing apparatus, control method for image processing apparatus, control program for image processing apparatus, and recording medium | |
JP6435544B2 (en) | Integrated circuit device | |
US20140362393A1 (en) | Image forming apparatus, image forming apparatus control method, and recording medium storing image forming apparatus control program | |
US20180048780A1 (en) | Image forming apparatus, control method therefor, and storage medium | |
US8537405B2 (en) | Controller, control apparatus, and image-forming apparatus | |
US20080310874A1 (en) | Image forming apparatus | |
US10277769B2 (en) | Image forming apparatus and job execution management method therefor | |
JP2014071485A (en) | Recording device | |
US11789673B2 (en) | Image forming apparatus, control method of image forming apparatus, and storage medium storing program having transition event occurring during switching process of power state | |
US11451684B2 (en) | Processor having a plurality of cores and a controller that switches power states based on cores state | |
JP5928874B2 (en) | Image forming apparatus | |
JP7523925B2 (en) | Information processing device, control method thereof, and program | |
JP7298355B2 (en) | Information processing equipment | |
JP2013154601A (en) | Image forming apparatus, control method of the image forming apparatus, and program | |
JP6071684B2 (en) | Image forming apparatus, control method therefor, and program | |
JP2022112717A (en) | Image formation apparatus, control method of image formation apparatus and program | |
JP2010130618A (en) | Device for forming images, and method and program for correcting set value of device for forming images | |
JP5575064B2 (en) | Controller and image processing device | |
JP2010042632A (en) | System, apparatus and method of printing | |
JP2013141751A (en) | Image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6435544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |