JP6433266B2

JP6433266B2 - 表示装置

Info

Publication number: JP6433266B2
Application number: JP2014242432A
Authority: JP
Inventors: 正章加邉; 山口　英将; 英将山口; 幸次朗池田; 亮境川
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2014-11-28
Filing date: 2014-11-28
Publication date: 2018-12-05
Anticipated expiration: 2034-11-28
Also published as: US9721996B2; US10147767B2; CN205194239U; US20160155777A1; US20170287983A1; JP2016102971A

Description

本発明は、表示装置に関する。

近年、携帯電話及び電子ペーパー等のモバイル機器向け等の表示装置の需要が高くなっている。表示装置では、１つの画素が複数の副画素を備え、当該複数の副画素がそれぞれ異なる色の光を出力し、当該副画素の表示のオン、オフを切り換えることで、１つの画素で種々の色を表示させている。例えば、１つの画素が３つの異なる色の副画素を備え、同じ形状の副画素が３列に配列されている。このような副画素の配列では、画素密度が高まると開口率が低下してしまう可能性がある。

特開２０１１−２４９３３４号公報

特許文献１の技術は、１つの画素が３つの異なる色の副画素を備え、異なる形状の副画素が２列に配列されている。特許文献１に記載の副画素配列では、画素密度が高まっても開口率が低下しにくいが、副画素の形状が異なるため、色のバランスが崩れてしまう可能性がある。

本発明は、副画素の形状を異ならせて画素密度を高めても、色のバランスを保持できる表示装置を提供することを目的とする。

本発明の一態様として、表示装置は、複数の画素がマトリクス状に配置される表示部を備え、各前記画素は、副画素の中で最大の面積を有する第１副画素と、前記第１副画素よりも面積が小さく、前記第１副画素に隣接する第２副画素と、前記第１副画素及び前記第２副画素に隣接し、前記第１副画素よりも面積が小さく、かつ前記第２副画素と同じ副画素の列に配列される第３副画素と、を備え、前記画素のうち、少なくとも列及び行のうちの１方向に並ぶ第１の画素、第２の画素及び第３の画素は、異なる第１色、第２色及び第３色のいずれかを表示可能な前記第１副画素、前記第２副画素及び前記第３副画素を備え、前記第１の画素、前記第２の画素及び前記第３の画素が全体で表示可能な前記第１色、前記第２色及び前記第３色は、面積が等しい。

図１は、本実施形態に係る表示装置の一例を表す説明図である。図２は、本実施形態に係る表示装置の構成の一例を示すブロック図である。図３Ａは、本実施形態に係る表示部及び表示部の駆動回路の概念図である。図３Ｂは、図３Ａの表示部の副画素を模式的に説明する説明図である。図３Ｃは、図３Ｂの表示部における各副画素が表示可能な色の例を説明する説明図である。図４は、本実施形態に係る表示部の画素の配列を示す説明図である。図５は、本実施形態に係る表示装置の駆動について説明するためのタイミングチャートである。図６は、解像度と副画素の対角長さとの関係を示す説明図である。図７は、比較例に係る画素の大きさを説明するための説明図である。図８は、本実施形態に係る画素の大きさを説明するための説明図である。図９Ａは、本実施形態の第１変形例に係る表示部及び表示部の駆動回路の概念図である。図９Ｂは、図９Ａの表示部の副画素を模式的に説明する説明図である。図９Ｃは、図９Ｂの表示部における各副画素が表示可能な色の例を説明する説明図である。図１０は、本実施形態の第１変形例に係る表示部の画素の配列を示す説明図である。図１１Ａは、本実施形態の第２変形例に係る表示部及び表示部の駆動回路の概念図である。図１１Ｂは、図１１Ａの表示部の副画素を模式的に説明する説明図である。図１１Ｃは、図１１Ｂの表示部における各副画素が表示可能な色の例を説明する説明図である。図１２は、本実施形態の第２変形例に係る表示部の画素の配列を示す説明図である。図１３は、本実施形態の第３変形例に係る表示部の画素の配列を示す説明図である。図１４は、本実施形態に係る表示装置を備えた電子機器の一例を示す図である。図１５は、本実施形態に係る表示装置を備えた電子機器の一例を示す図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

図１は、本実施形態に係る表示装置の一例を表す説明図である。図２は、本実施形態に係る表示装置の構成の一例を示すブロック図である。図１及び図２は模式的に表したものであり、実際の寸法、形状と同一とは限らない。なお、表示装置１が本発明の「表示装置」の一具体例に相当する。

表示装置１は、表示部２と、ドライバＩＣ４３と、バックライト６と、を備えている。表示装置１は、透過型、又は半透過型の表示装置であってもよく、バックライト６を備えない、反射型の表示装置であってもよい。図示しないフレキシブルプリント基板（ＦＰＣ（Flexible Printed Circuits））は、ドライバＩＣ４３への外部信号又はドライバＩＣ４３を駆動する駆動電力を伝送する。表示部２は、透光性絶縁基板、例えばガラス基板２１と、ガラス基板２１の表面にあり、画素がマトリクス状（行列状）に多数配置されてなる表示領域３０と、信号出力回路４１と、走査回路４２と、を備えている。図１において走査回路４２は、２つ備えられ、表示領域３０を挟むように配置されているが、走査回路４２が一方のみであってもよい。ガラス基板２１は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される第１基板と、この第１基板と所定の間隙をもって対向して配置される第２基板とを含む。そして、ガラス基板２１は、第１基板、第２基板の間に液晶が封入される液晶層を有する。表示装置１は、このような液晶表示装置に限られず、表示装置１が有機発光ダイオード（ＯＬＥＤ）のような自発光体を点灯する表示装置であってもよい。この場合、表示装置１は、表示部２が自発光できるので、バックライト６を不要とすることができる。信号出力回路４１と、走査回路４２とは、後述する駆動回路４０を構成するが、表示領域３０の周辺に形成されるので、周辺回路ともよばれる。

額縁領域８ｒ、８ｌは、ガラス基板２１の平面に形成され、複数の画素がマトリクス状（行列状）に多数配置されてなる表示領域３０の外側にある、非表示領域である。走査回路４２は、額縁領域８ｒ、８ｌに配置されている。本実施形態では、表示部２の平面の一方向をＸ方向とし、Ｘ方向と直交する方向をＹ方向とし、Ｘ−Ｙ平面に直交する方向をＺ方向とする。なお、走査回路４２、信号出力回路４１およびドライバＩＣ４３の配置は、図１に示す配置位置に限られない。

バックライト６は、表示部２の裏面側（Ｚ方向にみて画像を表示する面とは反対側の面）に配置されている。バックライト６は、後述する制御装置１１の制御信号に応じて表示部２に向けて光を照射し、表示領域３０に光を入射させる。バックライト６は、例えば光源と、光源から出力された光を導いて、表示部２の裏面に向けて出射させる導光板と、を含む。バックライト６は、Ｘ方向又はＹ方向に並ぶ複数の光源を備え、それぞれの光源の光量が独立制御されていてもよい。これにより、バックライト６は、一部の光源のみが発光する光によって、表示部２の一部に、光を入射させることができる。なお、本実施形態の表示装置１は、光源として、表示部２の裏面側に配置されるバックライト６で説明するが、表示部２の表面側に配置されたフロントライトであってもよい。

表示部２は、ガラス基板２１上に、表示領域３０と、インターフェース（Ｉ／Ｆ）及びタイミングジェネレータの機能を備えるドライバＩＣ４３と、第１の走査回路４２、第２の走査回路４２及び信号出力回路４１とを備えている。第１の走査回路４２、第２の走査回路４２は、１つでも良いので、以下走査回路４２として説明する。

図２に示すように、表示領域３０は、表示上の１画素がｍ行×ｎ列に配置されたマトリクス状（行列状）構造を有している。なお、本実施形態の表示装置１において、行とは、一方向に配列されるｎ個の画素４８の行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｍ個の画素４８の列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。表示領域３０は、正面に直交する方向から見た場合、走査線ＳＣＬと信号線ＤＴＬがカラーフィルタのブラックマトリクスと重なる領域に配置されている。また、表示領域３０は、ブラックマトリクスが配置されていない領域が開口部となる。

表示部２には、外部から外部信号である、マスタークロック、水平同期信号及び垂直同期信号が入力され、ドライバＩＣ４３に与えられる。ドライバＩＣ４３は、外部電源の電圧振幅のマスタークロック、水平同期信号及び垂直同期信号を、液晶の駆動に必要な内部電源の電圧振幅にレベル変換（昇圧）し、マスタークロック、水平同期信号及び垂直同期信号を生成する。ドライバＩＣ４３は、生成したマスタークロック、水平同期信号及び垂直同期信号をそれぞれ走査回路４２及び信号出力回路４１に与える。ドライバＩＣ４３は、画素４８が有する副画素毎の画素電極に対して各画素共通に与えるコモン電位（対向電極電位）を生成して表示領域３０に与える。

走査回路４２は、シフトレジスタを含み、さらにラッチ回路等を含む。走査回路４２は、ラッチ回路が、垂直クロックパルスに同期してドライバＩＣ４３から出力される表示データを１水平期間で順次サンプリングしラッチする。走査回路４２は、ラッチ回路においてラッチされた１ライン分のデジタルデータを垂直走査パルスとして順に出力し、表示領域３０の走査線ＳＣＬに与えることによって、画素４８が有する各副画素を行単位で順次選択する。走査回路４２は、走査線ＳＣＬの上から順にパルスを与え、順次走査線ＳＣＬに接続された画素のゲートを走査する。

信号出力回路４１には、例えば８ビットの赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のデジタル映像データが与えられる。信号出力回路４１は、走査回路４２による垂直走査によって選択された行の画素が有する各副画素に対して、画素毎に、もしくは複数画素毎に、あるいは全画素一斉に、信号線ＤＴＬを介して表示データを書き込む。

制御装置１１は、例えば、演算装置であるＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）と、記憶装置であるメモリとを備え、これらのハードウェア資源を用いてプログラムを実行することによって各種の機能を実現することができる。具体的には、制御装置１１は、記憶装置に記憶されているプログラムを読み出してメモリに展開し、メモリに展開されたプログラムに含まれる命令をＣＰＵに実行させる。そして、制御装置１１は、ＣＰＵによる命令の実行結果に応じて、表示領域３０に表示させる画像をドライバＩＣ４３が画像入力階調の情報として扱えるように、画像出力部１２として機能する。

図３Ａは、本実施形態に係る表示部及び表示部の駆動回路の概念図である。図４は、本実施形態に係る表示部の画素の配列を示す説明図である。図３Ｂは、図３Ａの表示部の副画素を模式的に説明する説明図である。図３Ｃは、図３Ｂの表示部における各副画素が表示可能な色の例を説明する説明図である。図３Ａ及び図３Ｃに示すように、画素４８には、表示可能な色の異なる副画素４９ｒ、副画素４９ｇ、副画素４９ｂが図３Ｂに示す第１副画素３１、第２副画素３２及び第３副画素３３に割り当てられるそれぞれの位置によって、画素４８Ａ、画素４８Ｂ及び画素４８Ｃの種類がある。表示領域３０は、画素４８Ａ、画素４８Ｂ及び画素４８Ｃのいずれかの画素４８が、Ｐ_０×Ｑ_０個（行方向にＰ_０個、列方向にＱ_０個）、２次元のマトリクス状に配列されている。図２、図３Ａ、図３Ｂ及び図３Ｃに示す例は、ＸＹの２次元座標系に複数の画素４８Ａ、画素４８Ｂ及び画素４８Ｃが行方向及び列方向に順に配列されて、画素４８がマトリクス状に配列されている例を示している。この例において、行方向がＸ方向、列方向はＹ方向である。

図３Ａ及び図３Ｂに示すように、画素４８Ａ、画素４８Ｂ及び画素４８Ｃは、いずれも、第１副画素３１、第２副画素３２及び第３副画素３３を備えている。第１副画素３１は、第１副画素３１、第２副画素３２及び第３副画素３３のうち最大の面積を有している。第２副画素３２は、第１副画素３１よりも面積が小さく、第１副画素３１に隣接する。第３副画素３３は、第１副画素３１及び第２副画素３２に隣接し、第１副画素３１よりも面積が小さい。かつ第１副画素３１、第２副画素３２及び第３副画素３３と合わせて多角形の画素となる。ここで、多角形の画素とは、矩形、正方形、長方形、平行四辺形である。多角形の画素には、矩形を構成する一対の二辺が屈曲する画素を含む。第３副画素３３は、第２副画素３２よりも大きくても、小さくてもよく、同じ面積であってもよい。第１副画素３１、第２副画素３２及び第３副画素３３を合わせた画素の外形形状は、走査線及び信号線の形状に沿って、屈曲又は湾曲してもよい。

そして、図３Ａ及び図３Ｂに示すように、第２副画素３２と第３副画素３３とは、同一列となっている。このため、同一列において、第２副画素３２と第３副画素３３とが交互に並べられている。また同一列において、画素４８毎の第１副画素３１が連続して並べられている。そして、第２副画素３２と第３副画素３３とが交互に並べられている列と、第１副画素３１が並べられる列とは交互に配置される。また、そして、第２副画素３２と第３副画素３３とは、Ｘ方向の幅が同じである。

例えば、本実施形態の表示領域３０は、上述した赤色（Ｒ）を第２色、緑色（Ｇ）を第３色、青色（Ｂ）を第１色とする異なる発色が可能なように、設計された副画素４９ｒ、副画素４９ｇ及び副画素４９ｂを、図３Ａ、図３Ｂ、図３Ｃ及び図４に示すように、第１副画素３１、第２副画素３２及び第３副画素３３の位置に配置する。例えば、副画素４９ｒの第２色は、赤色（Ｒ）のカラーフィルターを透過した光により定まる色とする。副画素４９ｇの第３色は、緑色（Ｇ）のカラーフィルターを透過した光により定まる色とする。副画素４９ｂの第１色は、青色（Ｂ）のカラーフィルターを透過した光により定まる色とする。有機発光ダイオード（ＯＬＥＤ）のような自発光体を点灯する表示装置である場合は、第２色は、赤色（Ｒ）の発光物質により発光し、第３色は、緑色（Ｇ）の発光物質により発光し、第１色は、青色（Ｂ）の発光物質により発光するようにしてもよい。例えば、赤色（Ｒ）系の発光を得たいときには、４−ジシアノメチレン−２−イソプロピル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴＩ）、４−ジシアノメチレン−２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔｅｒｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴＢ）やペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン等、６００ｎｍから６８０ｎｍに発光スペクトルのピークを有する発光を呈する発光物質を用いることができる。また緑色（Ｇ）系の発光を得たいときは、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６やクマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）等、５００ｎｍから５５０ｎｍに発光スペクトルのピークを有する発光を呈する発光物質を用いることができる。また、青色（Ｂ）系の発光を得たいときは、９，１０−ビス（２−ナフチル）−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−ガリウム（略称：ＢＧａｑ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等、４２０ｎｍから５００ｎｍに発光スペクトルのピークを有する発光を呈する発光物質を用いることができる。

本実施の形態では、図３Ａ、図３Ｂ、図３Ｃ及び図４に示すように、画素４８Ａは、第１副画素３１が第１色を表示可能な副画素４９ｂとし、第２副画素３２が第２色を表示可能な副画素４９ｒとし、第３副画素３３が第３色を表示可能な副画素４９ｇとする。画素４８Ｂは、第１副画素３１が第２色を表示可能な副画素４９ｒとし、第２副画素３２が第３色を表示可能な副画素４９ｇとし、第３副画素３３が第１色を表示可能な副画素４９ｂとする。画素４８Ｃは、第１副画素３１が第３色を表示可能な副画素４９ｇとし、第２副画素３２が第１色を表示可能な副画素４９ｂとし、第３副画素３３が第２色を表示可能な副画素４９ｒとする。このように、画素４８Ａ、画素４８Ｂ及び画素４８Ｃは、それぞれ３つの異なる色の副画素４９ｒ、副画素４９ｇ、副画素４９ｂを備える。画素４８Ａ、画素４８Ｂ及び画素４８Ｃは、第１副画素３１と、第１副画素３１の隣りの副画素の列に配列され、少なくとも第１副画素３１とは異なる形状の第２副画素３２及び第３副画素３３とを備え、第１副画素３１、第２副画素３２及び第３副画素３３が画素の１行１列に収まるように配置されている。

図４に示すように、上述した走査線ＳＣＬは、Ｘ方向に延びる走査線ＳＣＬ１、ＳＣＬ２、ＳＣＬ３、ＳＣＬ４、ＳＣＬ５、ＳＣＬ６、ＳＣＬ７、…、ＳＣＬｍ−２、ＳＣＬｍ−１、ＳＣＬｍ、ＳＣＬｍ＋１を備えている。つまり、上述した走査線ＳＣＬは、走査線ＳＣＬｐ、但し１≦ｐ≦ｍ＋１を備えている。同様に、信号線ＤＴＬは、信号線ＤＴＬ１−（１）、ＤＴＬ１−（２）、ＤＴＬ１−（３）、ＤＴＬ２−（１）、ＤＴＬ２−（２）、ＤＴＬ２−（３）、ＤＴＬ３−（１）、ＤＴＬ３−（２）、ＤＴＬ３−（３）、ＤＴＬ４−（１）、ＤＴＬ４−（２）、ＤＴＬ４−（３）、ＤＴＬ５−（１）、ＤＴＬ５−（２）、ＤＴＬ５−（３）、ＤＴＬ６−（１）、ＤＴＬ６−（２）、ＤＴＬ６−（３）、…、ＤＴＬｎ−２−（１）、ＤＴＬｎ−２−（２）、ＤＴＬｎ−２−（３）、ＤＴＬｎ−１−（１）、ＤＴＬｎ−１−（２）、ＤＴＬｎ−１−（３）、ＤＴＬｎ−（１）、ＤＴＬｎ−（２）、ＤＴＬｎ−（３）を備えている。画素４８は、画素（１，１）、…、画素（ｍ，ｎ）を備えており、任意の画素を画素（Ｐ_０，Ｑ_０）但し１≦Ｐ_０≦ｍ，１≦Ｑ_０≦ｎとする。

信号線ＤＴＬｑ−（１）、但し１≦ｑ≦ｎとした場合、信号線ＤＴＬｑ−（１）は、第２副画素３２のスイッチング素子に接続されている。信号線ＤＴＬｑ−（２）、但し１≦ｑ≦ｎとした場合、信号線ＤＴＬｑ−（２）は、第３副画素３３のスイッチング素子に接続されている。信号線ＤＴＬｑ−（３）、但し１≦ｑ≦ｎとした場合、信号線ＤＴＬｑ−（３）は、第１副画素３１のスイッチング素子に接続されている。

図４に示すように、例えば、副画素の第１列には、隣合う走査線ＳＣＬ１と走査線ＳＣＬ２の間に共に配置された第２副画素３２及び第３副画素３３がＹ方向に交互に並べられている。副画素の奇数列には、副画素の第１列と同様に、第２副画素３２及び第３副画素３３がＹ方向に交互に並べられている。副画素の第２列には、走査線ＳＣＬ１と走査線ＳＣＬ２の間に配置される第１副画素３１がＹ方向に並べられている。副画素の偶数列には、副画素の第２列と同様に、第１副画素３１がＹ方向に並べられている。なお、副画素の奇数列には、第１副画素３１がＹ方向に並べられ、副画素の偶数列には、第２副画素３２及び第３副画素３３がＹ方向に交互に並べられていてもよい。

上述した画素４８Ａ、画素４８Ｂ及び画素４８Ｃは、図４のＸ方向に沿って、画素４８Ａ、画素４８Ｂ、画素４８Ｃの順に繰り返し配置されている。画素４８Ａ、画素４８Ｂ、画素４８Ｃの順に、第２色を表示可能な副画素４９ｒ、第３色を表示可能な副画素４９ｇ、第１色を表示可能な副画素４９ｂが、各画素内の第１副画素３１、第２副画素３２、第３副画素３３の位置を右回りに回転するように配置される。

また、画素４８Ａ、画素４８Ｂ及び画素４８Ｃは、図４のＹ方向に沿って、画素４８Ｃ、画素４８Ｂ、画素４８Ａの順に繰り返し配置されている。この結果、画素４８ＡがＸ方向及びＹ方向に隣接する画素は、画素４８Ｂ及び画素４８Ｃのみになる。また、画素４８ＢがＸ方向及びＹ方向に隣接する画素は、画素４８Ｃ及び画素４８Ａのみになる。そして、画素４８ＣがＸ方向及びＹ方向に隣接する画素は、画素４８Ａ及び画素４８Ｂのみになる。

Ｘ方向又はＹ方向に隣接する画素４８Ａと、画素４８Ｂとにおいて、画素４８Ａの第１副画素３１が表示可能な色は、青色（Ｂ）であり、画素４８Ｂの第１副画素３１が表示可能な色は、赤色（Ｒ）である。Ｘ方向又はＹ方向に隣接する画素４８Ａと、画素４８Ｂとにおいて、画素４８Ａの第２副画素３２が表示可能な色は、赤色（Ｒ）であり、画素４８Ｂの第２副画素３２が表示可能な色は、緑色（Ｇ）である。Ｘ方向又はＹ方向に隣接する画素４８Ａと、画素４８Ｂとにおいて、画素４８Ａの第３副画素３３が表示可能な色は、緑色（Ｇ）であり、画素４８Ｂの第３副画素３３が表示可能な色は、青色（Ｂ）である。

Ｘ方向又はＹ方向に隣接する画素４８Ｂと、画素４８Ｃとにおいて、画素４８Ｂの第１副画素３１が表示可能な色は、赤色（Ｒ）であり、画素４８Ｃの第１副画素３１が表示可能な色は、緑色（Ｇ）である。Ｘ方向又はＹ方向に隣接する画素４８Ｂと、画素４８Ｃとにおいて、画素４８Ｂの第２副画素３２が表示可能な色は、緑色（Ｇ）であり、画素４８Ｃの第２副画素３２が表示可能な色は、青色（Ｂ）である。Ｘ方向又はＹ方向に隣接する画素４８Ｂと、画素４８Ｃとにおいて、画素４８Ｂの第３副画素３３が表示可能な色は、青色（Ｂ）であり、画素４８Ｃの第３副画素３３が表示可能な色は、赤色（Ｒ）である。

Ｘ方向又はＹ方向に隣接する画素４８Ｃと、画素４８Ａとにおいて、画素４８Ｃの第１副画素３１が表示可能な色は、緑色（Ｇ）であり、画素４８Ａの第１副画素３１が表示可能な色は、青色（Ｂ）である。Ｘ方向又はＹ方向に隣接する画素４８Ｃと、画素４８Ａとにおいて、画素４８Ｃの第２副画素３２が表示可能な色は、青色（Ｂ）であり、画素４８Ａの第２副画素３２が表示可能な色は、赤色（Ｒ）である。Ｘ方向又はＹ方向に隣接する画素４８Ｃと、画素４８Ａとにおいて、画素４８Ｃの第１副画素３３が表示可能な色は、赤色（Ｒ）であり、画素４８Ａの第１副画素３３が表示可能な色は、緑色（Ｇ）である。

以上説明したように、Ｘ方向又はＹ方向に隣接する画素４８Ａと、画素４８Ｂとを比較すると、第１副画素３１、第２副画素３２又は第３副画素３３にそれぞれ表示可能な色が異なる。Ｘ方向又はＹ方向に隣接する画素４８Ｂと、画素４８Ｃとを比較すると、第１副画素３１、第２副画素３２又は第３副画素３３のそれぞれ表示可能な色が異なる。Ｘ方向又はＹ方向に隣接する画素４８Ｃと画素４８Ａとを比較すると、第１副画素３１、第２副画素３２又は第３副画素３３にそれぞれ表示可能な色が異なる。この構造により、少なくとも列及び行のうちの１方向に連続して並ぶ画素４８Ａ、４８Ｂ及び４８Ｃが備える第１副画素３１、第２副画素３２及び第３副画素３３は、表示可能な赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のそれぞれを表示する数が同数となる。その結果、少なくとも列及び行のうちの１方向に連続して並ぶ画素４８Ａ、画素４８Ｂ及び画素４８Ｃでみたときに、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を表示する副画素の面積を揃えることができる。

また、画素４８Ａ、画素４８Ｂ及び画素４８Ｃは、図４に示す斜め右下方向へ同じ画素が並ぶようになっている。例えば、画素４８Ｂのある画素が備える第１副画素３１が第２色を表示可能であり、第２副画素３２が第３色を表示可能であり、第３副画素３３が第１色を表示可能である場合、この画素の斜め右下方向に隣接する１つの画素も画素４８Ｂとなり、第１副画素３１が第２色を表示可能であり、第２副画素３２が第３色を表示可能であり、第３副画素３３が第１色を表示可能である。この構造により、Ｘ方向又はＹ方向に同じ表示可能な色の種類が並ばないので、画素４８Ａ、画素４８Ｂ及び画素４８Ｃのそれぞれを認識しづらくなる。

図３Ａ及び図４に示すように、例えば、走査線ＳＣＬ１は、第２色を表示可能な副画素４９ｒのスイッチング素子に接続され、画素４８Ａにおける次列の第１色を表示可能な副画素４９ｂのスイッチング素子に接続されている。同じ画素４８Ａの第３色を表示可能な副画素４９ｇのスイッチング素子は、次行の走査線ＳＣＬ２に接続されている。

また、図３Ａ及び図４に示すように、走査線ＳＣＬ１は、第３色を表示可能な副画素４９ｇのスイッチング素子に接続され、画素４８Ｂにおける次列の第２色を表示可能な副画素４９ｒのスイッチング素子に接続されている。同じ画素４８Ｂの第１色を表示可能な副画素４９ｂのスイッチング素子は、次行の走査線ＳＣＬ２に接続されている。

そして、走査線ＳＣＬ１は、第１色を表示可能な副画素４９ｂのスイッチング素子に接続され、画素４８Ｂにおける次列の第３色を表示可能な副画素４９ｇのスイッチング素子に接続されている。同じ画素４８Ｃの第２色を表示可能な副画素４９ｒのスイッチング素子は、次行の走査線ＳＣＬ２に接続されている。

また、図３Ａ及び図４に示すように、走査線ＳＣＬ２は、第２色を表示可能な副画素４９ｒのスイッチング素子に接続され、画素４８Ａにおける次列の第１色を表示可能な副画素４９ｂのスイッチング素子に接続されている。同じ画素４８Ａの第３色を表示可能な副画素４９ｇのスイッチング素子は、次行の走査線ＳＣＬ３に接続されている。

また、図３Ａ及び図４に示すように、走査線ＳＣＬ２は、第３色を表示可能な副画素４９ｇのスイッチング素子に接続され、画素４８Ｃにおける次列の第２色を表示可能な副画素４９ｒのスイッチング素子に接続されている。同じ画素４８Ｃの第１色を表示可能な副画素４９ｂのスイッチング素子は、次行の走査線ＳＣＬ３に接続されている。

そして、走査線ＳＣＬ２は、第１色を表示可能な副画素４９ｂのスイッチング素子に接続され、画素４８Ｃにおける次列の第３色を表示可能な副画素４９ｇのスイッチング素子に接続されている。同じ画素４８Ｃの第２色を表示可能な副画素４９ｒのスイッチング素子は、次行の走査線ＳＣＬ３に接続されている。

すなわち、走査線ＳＣＬｐ、但し１≦ｐ≦ｍは、画素４８Ａ、画素４８Ｂ、画素４８Ｃにおける第２副画素３２のスイッチング素子に接続され、かつ第１副画素３１のスイッチング素子に接続されている。同じ画素の第３副画素３３のスイッチング素子は、次行の走査線ＳＣＬｐ＋１、但し１≦ｐ≦ｍに接続されている。なお、同じ画素の第３副画素３３のスイッチング素子は、配線の引き回しを変更して走査線ＳＣＬｐに接続してもよい。

図５は、本実施形態に係る表示装置の駆動について説明するためのタイミングチャートである。図５に示すように、画素４８Ａの第３副画素３３のスイッチング素子が、走査線ＳＣＬ２に接続されており、最初の画素（１，１）のうち第３色を表示可能な副画素４９ｇに相当するＧ（１，１）に、表示データＧ（１，１）を一時記憶するメモリＲＣの記憶容量で保持し、走査回路４２が走査線ＳＣＬ２を走査した場合に、信号出力回路４１がメモリＲＣから読み出し、信号線ＤＴＬ１−（２）へ伝送する必要がある。信号出力回路４１は、画素４８Ｂの第３副画素３３についても、表示データＢ（１，２）を一時記憶するメモリＲＣの記憶容量で保持し、走査回路４２が走査線ＳＣＬ２を走査した場合に、信号出力回路４１がメモリＲＣから読み出し、信号線ＤＴＬ２−（２）へ伝送する必要がある。信号出力回路４１は、画素４８Ｃの第３副画素３３についても、表示データＲ（１，３）を一時記憶するメモリＲＣの記憶容量で保持し、走査回路４２が走査線ＳＣＬ２を走査した場合に、信号出力回路４１がメモリＲＣから読み出し、信号線ＤＴＬ３−（２）へ伝送する必要がある。つまり、信号出力回路４１は、第３副画素３３が表示すべき、表示データは、１走査ライン分遅延させて処理する。

以上説明したように、本実施形態に係る表示装置１は、複数の画素４８がマトリクス状に配置される表示領域３０を備える。各画素４８は、第１副画素３１、第２副画素３２及び第３副画素３３を備える。第１副画素３１は、１つの画素にある副画素の中で最大の面積を有する。第２副画素３２は、第１副画素３１よりも面積が小さく、第１副画素３１に隣接する。第３副画素３３は、第１副画素３１及び第２副画素３２に隣接し、第１副画素３１よりも面積が小さく、かつ第２副画素３２と同じ副画素の列に配列される。第２副画素３２の面積と、第３副画素３３の面積とは、同じであっても、異なっていてもよい。

１つの画素４８Ａの第１副画素３１、第２副画素３２及び第３副画素３３の面積比は、それぞれの副画素が表示する第１色、第２色及び第３色のバランスに影響を与える。しかしながら、上述したように画素４８Ａ、画素４８Ｂ及び画素４８Ｃは、図４のＸ方向に沿って、画素４８Ａ、画素４８Ｂ、画素４８Ｃの順に繰り返し配置されているので、同じ行の１方向に連続して並ぶ画素４８Ａ、画素４８Ｂ及び画素４８Ｃが備える第１副画素３１、第２副画素３２及び第３副画素３３が表示可能な第１色、第２色及び第３色の比は、１つの画素４８Ａが備える第１副画素３１、第２副画素３２及び第３副画素３３の面積比と異なるため、１つの画素４８Ａが表示可能な第１色、第２色及び第３色の比と異なり、色のバランスが均衡していくようになる。例えば、画素４８Ａの全体の面積を１００として、第１副画素３１の面積比を５０、第２副画素３２の面積比を２０、第３副画素３３の面積比を３０とした場合、第１色、第２色及び第３色の面積比は、５０：２０：３０＝５：２：３となる。同じ行の１方向に連続して並ぶ３つの画素４８Ａ、画素４８Ｂ及び画素４８Ｃが備える第１副画素３１、第２副画素３２及び第３副画素３３がそれぞれ第１色、第２色及び第３色の１つを表示可能な副画素４９ｒ、副画素４９ｇ、副画素４９ｂとなるので、表示可能な第１色、第２色及び第３色の面積は、（５０＋２０＋３０）：（３０＋５０＋２０）：（２０＋３０＋５０）＝１：１：１となる。このように、第１の画素である画素４８Ａと、第２の画素である画素４８Ｂと、第３の画素である画素４８Ｃとが３つの画素全体で表示可能な第１色、第２色及び第３色は、面積が等しい。

このように、同じ行又は同じ列の１方向に連続して並ぶ画素４８Ａ、４８Ｂ及び４８Ｃの全体でみたときに、第１色、第２色及び第３色は、色のバランスが揃う。なお、上述した第１副画素３１、第２副画素３２及び第３副画素３３の面積比は、例示であって、この面積比に限定されない。

図６は、解像度と副画素の対角長さとの関係を示す説明図である。縦軸は、解像度を示し、横軸は副画素の対角長さを示し、５００ｐｐｉ（一インチあたりの画素数：pixel per inch）の領域をＡ５００として示している。図７は、比較例に係る画素の大きさを説明するための説明図である。図６において、ＶＧＡとは、表示上の１画素が６４０個×４８０個のマトリクス状に配置された状態の解像度を示している。ＷＶＧＡとは、表示上の１画素が８００個×４８０個のマトリクス状に配置された状態の解像度を示している。ｑＨＤ（quarter HD）とは、表示上の１画素が９６０個×５４０個のマトリクス状に配置された状態の解像度を示している。７２０ＨＤとは、表示上の１画素が１２８０個×７２０個のマトリクス状に配置された状態の解像度を示している。Ｆｕｌｌ−ＨＤとは、表示上の１画素が１９２０個×１０８０個のマトリクス状に配置された状態の解像度を示している。Ｆｕｌｌ−ＨＤとは、表示上の１画素が２５６０個×１６００個のマトリクス状に配置された状態の解像度を示している。

図８は、本実施形態に係る画素の大きさを説明するための説明図である。図７に示す第１副画素３１ａ、第２副画素３２ａ及び第３副画素３３ａを有する画素は、同じ形状の副画素が３列に配列されている。このような、比較例に係る画素の副画素の配列では、画素密度が高まると開口率が低下してしまう可能性がある。

図８に示すように、本実施形態に係る画素は、上述したように、第１副画素３１の開口面積がＤａ×Ｗｄ、第２副画素３２の開口面積がＤｃ×Ｗｄ、第３副画素３３の開口面積がＤｃ×Ｗｄである。図６に示す同じ５００ｐｐｉ領域で比較すると、図７に示す画素の全体の面積と、図８に示す画素の全体の面積が同じ場合、Ｗｄは、Ｗａの３／２倍になる。このため、図１に示す本実施形態の表示領域３０は、画素の画素密度が高くても、図７に示す比較例の画素に比べ開口率を確保することができる。

本実施形態に係る表示装置１は、図３Ａ、図３Ｂ、図３Ｃ及び図４に示すように、画素の同一行において、副画素の一列おきに配置される第１副画素３１同士、第２副画素３２同士又は第３副画素３３同士を比較するとそれぞれ表示可能な色が異なる。これにより、本実施形態に係る表示装置１は、Ｘ方向の各色の色のバランスを均衡させることができる。

本実施形態に係る表示装置１は、図３Ａ、図３Ｂ、図３Ｃ及び図４に示すように、画素の同一列において、副画素の一行おきに配置される第２副画素３２同士又は第３副画素３３同士を比較するとそれぞれ表示可能な色が異なる。これにより、本実施形態に係る表示装置１は、Ｙ方向の各色の色のバランスを均衡させることができる。

さらに、本実施形態に係る表示装置１は、図３Ａ、図３Ｂ、図３Ｃ及び図４に示すように、画素の同一列において、隣の画素に配置される第１副画素３１同士を比較すると表示可能な色が異なる。これにより、本実施形態に係る表示装置１は、Ｙ方向の各色の色のバランスを均衡させることができる。

以上説明したように、本実施形態に係る表示装置１は、副画素の形状を異ならせて画素密度を高めても、色のバランスを保持できる。

（第１変形例）
図９Ａは、本実施形態の第１変形例に係る表示部及び表示部の駆動回路の概念図である。図９Ｂは、図９Ａの表示部の副画素を模式的に説明する説明図である。図９Ｃは、図９Ｂの表示部における各副画素が表示可能な色の例を説明する説明図である。図１０は、本実施形態の第１変形例に係る表示部の画素の配列を示す説明図である。なお、上述した要素と同じ要素について、同じ符号を用いて詳細な説明は省略する。

図９Ａ、図９Ｂ及び図１０に示すように、画素４８Ｄ、画素４８Ｅ及び画素４８Ｆは、いずれも、第１副画素３１、第２副画素３２及び第３副画素３３を備えている。第１副画素３１は、第１副画素３１、第２副画素３２及び第３副画素３３のうち最大の面積を有している。第２副画素３２は、第１副画素３１よりも面積が小さく、第１副画素３１に隣接する。第３副画素３３は、第１副画素３１及び第２副画素３２に隣接し、第１副画素３１よりも面積が小さく、かつ第１副画素３１及び第２副画素３２の面積と合わせて多角形の画素となる面積を有している。

図９Ａ、図９Ｃ及び図１０に示すように、画素４８Ｄは、第１副画素３１が第２色を表示可能な副画素４９ｒであり、第２副画素３２が第１色を表示可能な副画素４９ｂであり、第３副画素３３が第３色を表示可能な副画素４９ｇである。画素４８Ｅは、第１副画素３１が第３色を表示可能な副画素４９ｇであり、第２副画素３２が第２色を表示可能な副画素４９ｒであり、第３副画素３３が第１色を表示可能な副画素４９ｂである。画素４８Ｆは、第１副画素３１が第１色を表示可能な副画素４９ｂであり、第２副画素３２が第３色を表示可能な副画素４９ｇであり、第３副画素３３が第２色を表示可能な副画素４９ｒである。

上述した画素４８Ｄ、画素４８Ｅ及び画素４８Ｆは、図１０のＸ方向に沿って、画素４８Ｄ、画素４８Ｅ、画素４８Ｆの順に繰り返し配置されている。画素４８Ｄ、画素４８Ｅ、画素４８Ｆの順に、第２色を表示可能な副画素４９ｒ、第３色を表示可能な副画素４９ｇ、第１色を表示可能な副画素４９ｂが、各画素内の第１副画素３１、第２副画素３２、第３副画素３３の位置を左回りに回転するように配置される。

この結果、画素４８ＤがＸ方向及びＹ方向に隣接する画素は、画素４８Ｅ及び画素４８Ｆのみになる。また、画素４８ＥがＸ方向及びＹ方向に隣接する画素は、画素４８Ｄ及び画素４８Ｆのみになる。そして、画素４８ＦがＸ方向及びＹ方向に隣接する画素は、画素４８Ｄ及び画素４８Ｅのみになる。

また、画素４８Ｄ、画素４８Ｅ及び画素４８Ｆは、図１０に示す斜め左下方向へ同じ画素が並ぶようになっている。例えば、画素４８Ｄのある画素が備える第１副画素３１が第２色を表示可能であり、第２副画素３２が第１色を表示可能であり、第３副画素３３が第３色を表示可能である場合、この画素の斜め左下方向に隣接する１つの画素も画素４８Ｄとなり、第１副画素３１が第２色を表示可能であり、第２副画素３２が第１色を表示可能であり、第３副画素３３が第３色を表示可能である。

本実施形態の第１変形例に係る表示装置１は、上述した本実施形態の表示領域３０と同様に、画素の画素密度が高くても、開口率を確保することができる。

本実施形態の第１変形例に係る表示装置１は、図９Ａ、図９Ｂ、図９Ｃ及び図１０に示すように、画素の同一行において、副画素の一列おきに配置される第１副画素３１同士、第２副画素３２同士又は第３副画素３３同士を比較すると表示可能な色が異なる。これにより、本実施形態に係る表示装置１は、Ｘ方向の各色の色のバランスを均衡させることができる。

本実施形態の第１変形例に係る表示装置１は、図９Ａ、図９Ｂ、図９Ｃ及び図１０に示すように、画素の同一列において、副画素の一行おきに配置される第２副画素３２同士又は第３副画素３３同士を比較すると表示可能な色が異なる。これにより、本実施形態に係る表示装置１は、Ｙ方向の各色の色のバランスを均衡させることができる。

さらに、本実施形態の第１変形例に係る表示装置１は、図９Ａ、図９Ｂ、図９Ｃ及び図１０に示すように、画素の同一列において、隣の画素に配置される第１副画素３１同士を比較すると表示可能な色が異なる。これにより、本実施形態に係る表示装置１は、Ｙ方向の各色の色のバランスを均衡させることができる。

以上説明したように、本実施形態の第１変形例に係る表示装置１は、副画素の形状を異ならせて画素密度を高めても、色のバランスを保持できる。

（第２変形例）
図１１Ａは、本実施形態の第２変形例に係る表示部及び表示部の駆動回路の概念図である。図１１Ｂは、図１１Ａの表示部の副画素を模式的に説明する説明図である。図１１Ｃは、図１１Ｂの表示部における各副画素が表示可能な色の例を説明する説明図である。図１２は、本実施形態の第２変形例に係る表示部の画素の配列を示す説明図である。なお、上述した要素と同じ要素について、同じ符号を用いて詳細な説明は省略する。

上述した画素４８Ａ、画素４８Ｂ及び画素４８Ｃは、図１１ＡのＸ方向に沿って、画素４８Ａ、画素４８Ｂ、画素４８Ｃの順に繰り返し配置されている。画素４８Ａ、画素４８Ｂ、画素４８Ｃの順に、第２色を表示可能な副画素４９ｒ、第３色を表示可能な副画素４９ｇ、第１色を表示可能な副画素４９ｂが、各画素内の第１副画素３１、第２副画素３２、第３副画素３３の位置を右回りに回転するように配置される。

上述した本実施形態の第２変形例に係る表示装置１は、図１２のＹ方向に沿って、同じ種類の画素４８Ａ、画素４８Ｂ、画素４８Ｃのいずれか１種類が配置されている。

この結果、画素４８ＡがＸ方向に隣接する画素は、画素４８Ｂ及び画素４８Ｃのみになる。また、画素４８ＡがＹ方向に隣接する画素は、画素４８Ａのみになる。

画素４８ＢがＸ方向に隣接する画素は、画素４８Ａ及び画素４８Ｃのみになる。また、画素４８ＢがＹ方向に隣接する画素は、画素４８Ｂのみになる。

画素４８ＣがＸ方向に隣接する画素は、画素４８Ａ及び画素４８Ｂのみになる。また、画素４８ＣがＹ方向に隣接する画素は、画素４８Ｃのみになる。

本実施形態の第２変形例に係る表示装置１は、図１１Ａ、図１１Ｂ、図１１Ｃ及び図１２に示すように、画素の同一行において、副画素の一列おきに配置される第１副画素３１同士、第２副画素３２同士又は第３副画素３３同士を比較すると表示可能な色が異なる。これにより、本実施形態の第２変形例に係る表示装置１は、Ｘ方向の各色の色のバランスを均衡させることができる。

図４又は図１０に示す表示装置１と、図１２に示した本実施形態の第２変形例に係る表示装置１とを比較した場合、図４又は図１０に示す表示装置１の方が本実施形態の第２変形例に係る表示装置１よりも、Ｙ方向の各色の色のバランスを均衡させることができる。

以上説明したように、本実施形態の第２変形例に係る表示装置１は、副画素の形状を異ならせて画素密度を高めても、色のバランスを保持できる。

（第３変形例）
図１３は、本実施形態の第３変形例に係る表示部の画素の配列を示す説明図である。
なお、上述した要素と同じ要素について、同じ符号を用いて詳細な説明は省略する。

本実施形態の第３変形例に係る表示装置１は、図１３に示すように、画素４８Ａ、画素４８Ｂ及び画素４８Ｃが、いずれも、第１副画素３１、第２副画素３２及び第３副画素３３を備えている。第１副画素３１は、第１副画素３１、第２副画素３２及び第３副画素３３のうち最大の面積を有している。第２副画素３２は、第１副画素３１よりも面積が小さく、第１副画素３１に隣接する。第３副画素３３は、第１副画素３１及び第２副画素３２に隣接し、第１副画素３１よりも面積が小さい。図１３に示すように、第１副画素３１及び、第２副画素３２及び第３副画素３３それぞれは、屈曲する信号線に沿うため、第１副画素、第２副画素３２及び第３副画素３３を合わせた画素の外形形状が平行四辺形となる。

画素の形状が平行四辺形であっても、Ｘ方向又はＹ方向に隣接する画素４８Ａと、画素４８Ｂとを比較すると、第１副画素３１、第２副画素３２又は第３副画素３３にそれぞれ表示可能な色が異なる。Ｘ方向又はＹ方向に隣接する画素４８Ｂと、画素４８Ｃとを比較すると、第１副画素３１、第２副画素３２又は第３副画素３３のそれぞれ表示可能な色が異なる。Ｘ方向又はＹ方向に隣接する画素４８Ｃと画素４８Ａとを比較すると、第１副画素３１、第２副画素３２又は第３副画素３３にそれぞれ表示可能な色が異なる。この構造により、少なくとも列及び行のうちの１方向に連続して並ぶ画素４８Ａ、４８Ｂ及び４８Ｃが備える第１副画素３１、第２副画素３２及び第３副画素３３は、表示可能する赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のそれぞれを表示する数が同数となる。その結果、少なくとも列及び行のうちの１方向に連続して並ぶ画素４８Ａ、４８Ｂ及び４８Ｃでみたときに、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を表示する副画素の面積を揃えることができる。

本実施形態の第１変形例及び第２変形例に係る表示装置１においても、画素の形状は、本実施形態の第３変形例に係る表示装置１と同様に、平行四辺形であってもよい。

（適用例）
次に、図１４及び図１５を参照して、本実施形態及び変形例で説明した表示装置１の適用例について説明する。図１４及び図１５は、本実施形態に係る表示装置を備えた電子機器の一例を示す図である。本実施形態に係る表示装置１は、図１４に示すカーナビゲーションシステム、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、図１５に示す携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、本実施形態に係る表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。電子機器は、表示装置に映像信号を供給し、表示装置の動作を制御する制御装置１１（図２参照）を備える。

図１４に示す電子機器は、本実施形態及び変形例に係る表示装置１が適用されるカーナビゲーション装置１０である。表示装置１は、自動車の車内のダッシュボード３００に設置される。具体的にはダッシュボード３００の運転席３１１と助手席３１２の間に設置される。カーナビゲーション装置１０の表示装置１は、ナビゲーション表示、音楽操作画面の表示、又は、映画再生表示等に利用される。

図１５に示す電子機器は、本実施形態及び変形例に係る表示装置１が適用される携帯型コンピュータ、多機能な携帯電話、音声通話可能な携帯コンピュータまたは通信可能な携帯コンピュータとして動作し、いわゆるスマートフォン、タブレット端末と呼ばれることもある、情報携帯端末である。この情報携帯端末は、例えば筐体５６２の表面に表示部５６１を有している。この表示部５６１は、本実施形態及び変形例に係る表示装置１と外部近接物体を検出可能なタッチ検出（いわゆるタッチパネル）機能とを備えている。

また、上述した内容により実施形態が限定されるものではない。また、上述した実施形態の構成要素には、当業者が容易に想到できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、上述の実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換及び変更を行うことができる。

以上説明した態様は、以下の構成をとることもできる。
（１）
複数の画素がマトリクス状に配置される表示部を備え、
各前記画素は、
副画素の中で最大の面積を有する第１副画素と、
前記第１副画素よりも面積が小さく、前記第１副画素に隣接する第２副画素と、
前記第１副画素及び前記第２副画素に隣接し、前記第１副画素よりも面積が小さく、かつ前記第２副画素と同じ副画素の列に配列される第３副画素と、を備え、
前記画素のうち、少なくとも列及び行のうちの１方向に並ぶ第１の画素、第２の画素及び第３の画素は、異なる第１色、第２色及び第３色のいずれかを表示可能な前記第１副画素、前記第２副画素及び前記第３副画素を備え、
前記第１の画素、前記第２の画素及び前記第３の画素が全体で表示可能な前記第１色、前記第２色及び前記第３色は、面積が等しい、表示装置。
（２）
前記第１の画素、前記第２の画素及び前記第３の画素のうち隣合う２つの画素が有するそれぞれの前記第１副画素が表示可能な色は、異なる、上記（１）に記載の表示装置。
（３）
前記第１の画素、前記第２の画素及び前記第３の画素のうち隣合う２つの画素が有するそれぞれの前記第２副画素が表示可能な色は、異なる、上記（２）に記載の表示装置。
（４）
前記第１の画素、前記第２の画素及び前記第３の画素のうち隣合う２つの画素が有するそれぞれの前記第３副画素が表示可能な色は、異なる、上記（３）に記載の表示装置。
（５）
前記第１の画素が備える前記第１副画素が前記第１色を表示可能であり、前記第２副画素が前記第２色を表示可能であり、前記第３副画素が前記第３色を表示可能である場合、
前記第２の画素が備える前記第１副画素が前記第２色を表示可能であり、前記第２副画素が前記第３色を表示可能であり、前記第３副画素が前記第１色を表示可能であり、
前記第３の画素が備える前記第１副画素が前記第３色を表示可能であり、前記第２副画素が第１色を表示可能であり、前記第３副画素が前記第２色を表示可能である、上記（１）乃至上記（４）のいずれか１つに記載の表示装置。
（６）
前記第１の画素が備える前記第１副画素が前記第１色を表示可能であり、前記第２副画素が前記第２色を表示可能であり、前記第３副画素が前記第３色を表示可能である場合、
前記第２の画素が備える前記第１副画素が前記第３色を表示可能であり、前記第２副画素が前記第１色を表示可能であり、前記第３副画素が前記第２色を表示可能であり、
前記第３の画素が備える前記第１副画素が前記第２色を表示可能であり、前記第２副画素が前記第３色を表示可能であり、前記第３副画素が前記第１色を表示可能である、上記（１）乃至上記（４）のいずれか１つに記載の表示装置。
（７）
前記第１の画素が備える前記第１副画素が前記第１色を表示可能であり、前記第２副画素が前記第２色を表示可能であり、前記第３副画素が前記第３色を表示可能である場合、
当該前記第１の画素の斜め方向に隣接する１つの画素が備える前記第１副画素が前記第１色を表示可能であり、前記第２副画素が前記第２色を表示可能であり、前記第３副画素が前記第３色を表示可能である、上記（１）乃至上記（６）のいずれか１つに記載の表示装置。

以上、本開示について説明したが、上述した内容により本開示が限定されるものではない。また、上述した本開示の構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、上述した構成要素は適宜組み合わせることが可能である。また、本開示の要旨を逸脱しない範囲で構成要素の種々の省略、置換及び変更を行うことができる。

１表示装置
２表示部
６バックライト
８ｒ、８ｌ額縁領域
１１制御装置
１２画像出力部
２１ガラス基板
３０表示領域
３１第１副画素
３２第２副画素
３３第３副画素
４０駆動回路
４１信号出力回路
４２走査回路
４８、４８Ａ、４８Ｂ、４８Ｃ、４８Ｄ、４８Ｅ、４８Ｆ画素
４９ｂ第１色を表示可能な副画素
４９ｒ第２色を表示可能な副画素
４９ｇ第３色を表示可能な副画素

Claims

複数の画素がマトリクス状に配置される表示部を備え、
各前記画素は、
副画素の中で最大の面積を有する第１副画素と、
前記第１副画素よりも面積が小さく、前記第１副画素に隣接する第２副画素と、
前記第１副画素及び前記第２副画素に隣接し、前記第１副画素よりも面積が小さく、かつ前記第２副画素と同じ副画素の列に配列される第３副画素と、を備え、
前記画素のうち、少なくとも列及び行のうちの１方向に並ぶ第１の画素、第２の画素及び第３の画素は、異なる第１色、第２色及び第３色のいずれかを表示可能な前記第１副画素、前記第２副画素及び前記第３副画素を備え、
前記第１副画素、前記第２副画素及び前記第３副画素の開口部の長さは、前記行に沿う走査線方向においてそれぞれ、略同じであり、
前記走査線と直交する方向において、前記第２副画素及び前記第３副画素の開口部の長さは、略同じであり、かつ、前記走査線と直交する方向において、前記第１副画素の開口部の長さは、前記第２副画素の開口部の長さの２倍であり、
前記第１の画素、前記第２の画素及び前記第３の画素が全体で表示可能な前記第１色、前記第２色及び前記第３色は、面積が等しい、表示装置。
前記第１の画素、前記第２の画素及び前記第３の画素のうち隣合う２つの画素が有するそれぞれの前記第１副画素が表示可能な色は、異なる、請求項１に記載の表示装置。
前記第１の画素、前記第２の画素及び前記第３の画素のうち隣合う２つの画素が有するそれぞれの前記第２副画素が表示可能な色は、異なる、請求項２に記載の表示装置。
前記第１の画素、前記第２の画素及び前記第３の画素のうち隣合う２つの画素が有するそれぞれの前記第３副画素が表示可能な色は、異なる、請求項３に記載の表示装置。
前記第１の画素が備える前記第１副画素が前記第１色を表示可能であり、前記第２副画素が前記第２色を表示可能であり、前記第３副画素が前記第３色を表示可能である場合、
前記第２の画素が備える前記第１副画素が前記第２色を表示可能であり、前記第２副画素が前記第３色を表示可能であり、前記第３副画素が前記第１色を表示可能であり、
前記第３の画素が備える前記第１副画素が前記第３色を表示可能であり、前記第２副画素が前記第１色を表示可能であり、前記第３副画素が前記第２色を表示可能である、請求項１乃至４のいずれか１項に記載の表示装置。
前記第１の画素が備える前記第１副画素が前記第１色を表示可能であり、前記第２副画素が前記第２色を表示可能であり、前記第３副画素が前記第３色を表示可能である場合、
前記第２の画素が備える前記第１副画素が前記第３色を表示可能であり、前記第２副画素が前記第１色を表示可能であり、前記第３副画素が前記第２色を表示可能であり、
前記第３の画素が備える前記第１副画素が前記第２色を表示可能であり、前記第２副画素が前記第３色を表示可能であり、前記第３副画素が前記第１色を表示可能である、請求項１乃至４のいずれか１項に記載の表示装置。
前記第１の画素が備える前記第１副画素が前記第１色を表示可能であり、前記第２副画素が前記第２色を表示可能であり、前記第３副画素が前記第３色を表示可能である場合、
当該前記第１の画素の斜め方向に隣接する１つの画素が備える前記第１副画素が前記第１色を表示可能であり、前記第２副画素が前記第２色を表示可能であり、前記第３副画素が前記第３色を表示可能である、請求項１乃至６のいずれか１項に記載の表示装置。