[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6407776B2 - Sensor drive circuit - Google Patents

Sensor drive circuit Download PDF

Info

Publication number
JP6407776B2
JP6407776B2 JP2015051818A JP2015051818A JP6407776B2 JP 6407776 B2 JP6407776 B2 JP 6407776B2 JP 2015051818 A JP2015051818 A JP 2015051818A JP 2015051818 A JP2015051818 A JP 2015051818A JP 6407776 B2 JP6407776 B2 JP 6407776B2
Authority
JP
Japan
Prior art keywords
transistor
power supply
supply voltage
node
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015051818A
Other languages
Japanese (ja)
Other versions
JP2016170152A (en
Inventor
林 宏明
宏明 林
太田 則一
則一 太田
細川 秀記
秀記 細川
徳之 間瀬
徳之 間瀬
貴紀 牧野
貴紀 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2015051818A priority Critical patent/JP6407776B2/en
Publication of JP2016170152A publication Critical patent/JP2016170152A/en
Application granted granted Critical
Publication of JP6407776B2 publication Critical patent/JP6407776B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

本明細書で開示する技術は、センサ駆動回路に関する。   The technology disclosed in this specification relates to a sensor drive circuit.

特許文献1及び特許文献2は、センサに対して電源電圧を供給するセンサ駆動回路を開示する。センサに供給される電源電圧に高周波のノイズ(1MHz〜400MHz程度)が混入すると、ノイズの影響を受けてセンサが誤動作してしまう。例えば、特許文献3は、センサを電磁シールドで囲み、外部からの放射ノイズを抑える技術を開示する。   Patent Document 1 and Patent Document 2 disclose a sensor drive circuit that supplies a power supply voltage to a sensor. When high-frequency noise (about 1 MHz to 400 MHz) is mixed in the power supply voltage supplied to the sensor, the sensor malfunctions due to the influence of the noise. For example, Patent Document 3 discloses a technique in which a sensor is surrounded by an electromagnetic shield to suppress radiation noise from the outside.

特開2003−194579号公報JP 2003-194579 A 特開2014−95656号公報JP 2014-95656 A 特開2007−258670号公報JP 2007-258670 A

このようなセンサ駆動回路では、電源電圧端子がワイヤハーネスに組み込まれている外部電線に接続されており、その外部電線を介して電源電圧が入力する。ワイヤハーネスは電磁シールドの外部に露出しているので、ワイヤハーネスの外部電線から放射ノイズが侵入し、電源電圧にノイズが混入することがある。また、ワイヤハーネスには、外部電線の他にも複数の信号線が組み込まれているので、電源電圧を入力するための外部電線に他の信号線から誘導ノイズが侵入し、電源電圧にノイズが混入することがある。このような電源電圧に混入するノイズに対策する技術が求められている。   In such a sensor drive circuit, the power supply voltage terminal is connected to an external electric wire incorporated in the wire harness, and the power supply voltage is input through the external electric wire. Since the wire harness is exposed to the outside of the electromagnetic shield, radiation noise may enter from the external wire of the wire harness, and noise may be mixed into the power supply voltage. In addition to the external wires, the wire harness incorporates multiple signal wires, so that inductive noise enters the external wires for inputting power supply voltage from other signal wires, and noise is generated in the power supply voltage. May be mixed. There is a need for a technique for dealing with noise mixed in such a power supply voltage.

本願明細書は、電源電圧にノイズが混入しても、そのようなノイズの影響が抑えられた電圧を生成することができるセンサ駆動回路を提供することを目的とする。   An object of the present specification is to provide a sensor driving circuit capable of generating a voltage in which the influence of such noise is suppressed even when noise is mixed in the power supply voltage.

本明細書で開示するセンサ駆動回路の一実施形態は、基準電圧配線、電源電圧配線、出力電圧配線、定電流源、第1及び第2トランジスタを有する差動対トランジスタ部、第3及び第4トランジスタを有する能動負荷トランジスタ部及び抵抗素子を備える。定電流源、第1トランジスタ及び第3トランジスタは、基準電圧配線と電源電圧配線の間にこの順で直列に接続されている第1直列経路を構成する。定電流源、第2トランジスタ及び第4トランジスタは、基準電圧配線と電源電圧配線の間にこの順で直列に接続されている第2直列経路を構成する。能動負荷トランジスタ部では、第3トランジスタがダイオード接続されており、第3トランジスタの制御電極と第4トランジスタの制御電極が接続されている。抵抗素子は、第1直列経路が電源電圧配線に接続する第1ノードと第2直列経路が電源電圧配線に接続する第2ノードの間に挿入されている。出力電圧配線は、第2トランジスタと第4トランジスタの間の出力ノードに接続されている。   One embodiment of the sensor drive circuit disclosed in this specification includes a reference voltage line, a power supply voltage line, an output voltage line, a constant current source, a differential pair transistor unit having first and second transistors, third and fourth An active load transistor portion having a transistor and a resistance element are provided. The constant current source, the first transistor, and the third transistor form a first series path that is connected in series between the reference voltage line and the power supply voltage line in this order. The constant current source, the second transistor, and the fourth transistor form a second series path that is connected in series between the reference voltage line and the power supply voltage line in this order. In the active load transistor portion, the third transistor is diode-connected, and the control electrode of the third transistor and the control electrode of the fourth transistor are connected. The resistance element is inserted between a first node where the first series path is connected to the power supply voltage line and a second node where the second series path is connected to the power supply voltage line. The output voltage wiring is connected to an output node between the second transistor and the fourth transistor.

抵抗素子が第1ノードと第2ノードの間に挿入されているので、抵抗素子に電流が流れることによる電圧降下によって第4トランジスタのゲート・ソース間電圧が小さくなり、第2直列経路を流れる電流は、第1直列経路を流れる電流よりも小さくなる。また、第4トランジスタは、第2トランジスタに対して能動負荷として動作し、動作点は第2トランジスタの線形領域となる。これにより、電源電圧配線の電源電圧にノイズが混入しても、出力ノードの電圧の変動が抑えられる。センサ駆動回路は、ノイズが抑えられた電圧を生成することができる。   Since the resistance element is inserted between the first node and the second node, the voltage between the gate and the source of the fourth transistor is reduced by the voltage drop caused by the current flowing through the resistance element, and the current flowing through the second series path Is smaller than the current flowing through the first series path. The fourth transistor operates as an active load with respect to the second transistor, and the operating point is a linear region of the second transistor. As a result, even if noise is mixed in the power supply voltage of the power supply voltage wiring, fluctuations in the voltage of the output node can be suppressed. The sensor driving circuit can generate a voltage with reduced noise.

センサ及びセンサ駆動回路の回路図の一例を示す。An example of the circuit diagram of a sensor and a sensor drive circuit is shown. センサ駆動回路の第2トランジスタの静特性上に、第4トランジスタの負荷線を重ね合せた図を示す。The figure which superimposed the load line of the 4th transistor on the static characteristic of the 2nd transistor of a sensor drive circuit is shown. センサ及びセンサ駆動回路の回路図の他の一例を示す。The other example of the circuit diagram of a sensor and a sensor drive circuit is shown.

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。   The technical features disclosed in this specification will be summarized below. The items described below have technical usefulness independently.

本明細書で開示するセンサ駆動回路の一実施形態は、基準電圧配線、電源電圧配線、出力電圧配線、定電流源、第1及び第2トランジスタを有する差動対トランジスタ部、第3及び第4トランジスタを有する能動負荷トランジスタ部及び抵抗素子を備えていてもよい。例えば、第1トランジスタ及び第2トランジスタがn型MOSFETであり、第3トランジスタ及び第4トランジスタがp型MOSFETであってもよい。定電流源、第1トランジスタ及び第3トランジスタは、基準電圧配線と電源電圧配線の間にこの順で直列に接続されている第1直列経路を構成する。第1直列経路は、必要に応じて、他の回路素子を含んでいてもよい。定電流源、第2トランジスタ及び第4トランジスタは、基準電圧配線と電源電圧配線の間にこの順で直列に接続されている第2直列経路を構成する。第2直列経路は、必要に応じて、他の回路素子を含んでいてもよい。能動負荷トランジスタ部では、第3トランジスタがダイオード接続されており、第3トランジスタの制御電極と第4トランジスタの制御電極が接続されていてもよい。抵抗素子は、第1直列経路が電源電圧配線に接続する第1ノードと第2直列経路が電源電圧配線に接続する第2ノードの間に挿入されていてもよい。出力電圧配線は、第2トランジスタと第4トランジスタの間の出力ノードに接続されていてもよい。   One embodiment of the sensor drive circuit disclosed in this specification includes a reference voltage line, a power supply voltage line, an output voltage line, a constant current source, a differential pair transistor unit having first and second transistors, third and fourth An active load transistor portion having a transistor and a resistance element may be provided. For example, the first transistor and the second transistor may be n-type MOSFETs, and the third transistor and the fourth transistor may be p-type MOSFETs. The constant current source, the first transistor, and the third transistor form a first series path that is connected in series between the reference voltage line and the power supply voltage line in this order. The first series path may include other circuit elements as necessary. The constant current source, the second transistor, and the fourth transistor form a second series path that is connected in series between the reference voltage line and the power supply voltage line in this order. The second series path may include other circuit elements as necessary. In the active load transistor portion, the third transistor may be diode-connected, and the control electrode of the third transistor and the control electrode of the fourth transistor may be connected. The resistance element may be inserted between a first node where the first series path is connected to the power supply voltage line and a second node where the second series path is connected to the power supply voltage line. The output voltage wiring may be connected to an output node between the second transistor and the fourth transistor.

上記実施形態のセンサ駆動回路は、次段回路をさらに備えていてもよい。次段回路は、電源電圧配線の第2ノードと出力電圧配線に接続されており、出力電圧配線の電圧が増加しようとしたときに電源電圧配線の電流を増加させ、出力電圧配線の電圧が低下しようとしたときに電源電圧配線の電流を低下させるように構成されていてもよい。例えば、次段回路は、ソースフォロア回路であってもよい。このような次段回路は、出力電圧配線の電圧が増加しようとしたときに電源電圧配線の電流を増加させ、第1ノードと第2ノードの間に接続されている抵抗による電圧降下の増加で出力電圧配線の電圧の増加を抑える。また、このような次段回路は、出力電圧配線の電圧が低下しようとしたときに電源電圧配線の電流を低下させ、第1ノードと第2ノードの間に接続されている抵抗による電圧降下の低下で出力電圧配線の電圧の低下を抑える。これにより、上記実施形態のセンサ駆動回路は、駆動能力の増加とフィードバック制御によるノイズ抑制を実現することができる。   The sensor drive circuit of the above embodiment may further include a next stage circuit. The next stage circuit is connected to the second node of the power supply voltage wiring and the output voltage wiring. When the voltage of the output voltage wiring is increased, the current of the power supply voltage wiring is increased and the voltage of the output voltage wiring is lowered. When trying to do so, the current of the power supply voltage wiring may be reduced. For example, the next stage circuit may be a source follower circuit. Such a next-stage circuit increases the current of the power supply voltage wiring when the voltage of the output voltage wiring is about to increase, and increases the voltage drop due to the resistance connected between the first node and the second node. Suppresses the increase in output voltage wiring voltage. Further, such a next-stage circuit reduces the current of the power supply voltage wiring when the voltage of the output voltage wiring is about to decrease, and the voltage drop due to the resistance connected between the first node and the second node is reduced. Reduces the voltage drop of the output voltage wiring. Thereby, the sensor drive circuit of the said embodiment can implement | achieve the noise suppression by the increase in drive capability and feedback control.

上記実施形態のセンサ駆動回路は、第1トランジスタの制御端子と第2トランジスタの制御端子に同相のバイアス電圧が入力するように構成されていてもよい。より望ましくは、上記実施形態のセンサ駆動回路は、第1トランジスタの制御端子と第2トランジスタの制御端子に固定のバイアス電圧が入力するように構成されていてもよい。この場合、第1トランジスタと第2トランジスタに入力する制御電圧に差がないので、出力ノードの電圧の変動が抑えられる。   The sensor driving circuit of the above embodiment may be configured such that a bias voltage having the same phase is input to the control terminal of the first transistor and the control terminal of the second transistor. More preferably, the sensor drive circuit of the above embodiment may be configured such that a fixed bias voltage is input to the control terminal of the first transistor and the control terminal of the second transistor. In this case, since there is no difference between the control voltages input to the first transistor and the second transistor, fluctuations in the voltage at the output node can be suppressed.

図1に示されるように、センサ駆動回路1は、センサ100に駆動電圧Voutを供給する回路であり、基準電圧配線L1、電源電圧配線L2、出力電圧配線L3、定電流源2、差動対トランジスタ部3、能動負荷トランジスタ部4、抵抗素子R1及び次段回路5を備える。センサ100は、圧力、加速度又は磁気等の物理量に依存してインピーダンスが変化する複数のインピーダンス素子を有し、それらがブリッジ接続されている。センサ駆動回路1とセンサ100は、1チップ化されている。   As shown in FIG. 1, the sensor driving circuit 1 is a circuit that supplies a driving voltage Vout to the sensor 100, and includes a reference voltage wiring L1, a power supply voltage wiring L2, an output voltage wiring L3, a constant current source 2, a differential pair. A transistor unit 3, an active load transistor unit 4, a resistance element R1, and a next stage circuit 5 are provided. The sensor 100 has a plurality of impedance elements whose impedance changes depending on a physical quantity such as pressure, acceleration, or magnetism, and these are bridge-connected. The sensor drive circuit 1 and the sensor 100 are made into one chip.

基準電圧配線L1は、基準電圧端子T1に接続されている。基準電圧端子T1には、接地電圧GNDが入力する。電源電圧配線L2は、電源電圧端子T2に接続されている。電源電圧端子T2には、電源電圧Vccが入力する。   The reference voltage line L1 is connected to the reference voltage terminal T1. The ground voltage GND is input to the reference voltage terminal T1. The power supply voltage line L2 is connected to the power supply voltage terminal T2. The power supply voltage Vcc is input to the power supply voltage terminal T2.

差動対トランジスタ部3は、第1トランジスタTr1及び第2トランジスタTr2を有する。第1トランジスタTr1及び第2トランジスタTr2は、n型MOSFETである。能動負荷トランジスタ部4は、第3トランジスタTr3及び第4トランジスタTr4を有する。第3トランジスタTr3及び第4トランジスタTr4は、p型MOSFETである。   The differential pair transistor unit 3 includes a first transistor Tr1 and a second transistor Tr2. The first transistor Tr1 and the second transistor Tr2 are n-type MOSFETs. The active load transistor unit 4 includes a third transistor Tr3 and a fourth transistor Tr4. The third transistor Tr3 and the fourth transistor Tr4 are p-type MOSFETs.

定電流源2、第1トランジスタTr1及び第3トランジスタTr3は、基準電圧配線L1と電源電圧配線L2の間にこの順で直列に接続されている。定電流源2、第2トランジスタTr2及び第4トランジスタTr4は、基準電圧配線L1と電源電圧配線L2の間にこの順で直列に接続されている。定電流源2、第1トランジスタTr1及び第3トランジスタTr3で構成される直列経路は電源電圧配線L2の相対的に上流側に接続され、定電流源2、第2トランジスタTr2及び第4トランジスタTr4で構成される直列経路は電源電圧配線L2の相対的に下流側に接続されている。   The constant current source 2, the first transistor Tr1, and the third transistor Tr3 are connected in series in this order between the reference voltage line L1 and the power supply voltage line L2. The constant current source 2, the second transistor Tr2, and the fourth transistor Tr4 are connected in series in this order between the reference voltage line L1 and the power supply voltage line L2. A series path composed of the constant current source 2, the first transistor Tr1, and the third transistor Tr3 is connected to a relatively upstream side of the power supply voltage wiring L2, and the constant current source 2, the second transistor Tr2, and the fourth transistor Tr4. The configured series path is connected to the relatively downstream side of the power supply voltage wiring L2.

定電流源2は、一端が基準電圧配線L1に接続され、他端が第1トランジスタTr1のソース及び第2トランジスタTr2のソースの双方に接続されるように構成されている。   One end of the constant current source 2 is connected to the reference voltage line L1, and the other end is connected to both the source of the first transistor Tr1 and the source of the second transistor Tr2.

第1トランジスタTr1は、ソースが定電流源2に接続され、ドレインが中間ノードNintに接続され、ゲートに固定電圧VKが入力するように構成されている。第3トランジスタTr3は、ドレインが中間ノードNintに接続され、ソースが電源電圧配線L2の第1ノードN1に接続され、ゲートが第4トランジスタTr4のゲートに接続されるように構成されている。第3トランジスタTr3は、ドレインとゲートが短絡し、ダイオード接続されている。   The first transistor Tr1 is configured such that the source is connected to the constant current source 2, the drain is connected to the intermediate node Nint, and the fixed voltage VK is input to the gate. The third transistor Tr3 is configured such that the drain is connected to the intermediate node Nint, the source is connected to the first node N1 of the power supply voltage wiring L2, and the gate is connected to the gate of the fourth transistor Tr4. The third transistor Tr3 has a drain and gate short-circuited and is diode-connected.

第2トランジスタTr2は、ソースが定電流源2に接続され、ドレインが出力ノードNoutに接続され、ゲートに固定電圧VKが入力するように構成されている。第4トランジスタTr4は、ドレインが出力ノードNoutに接続され、ソースが電源電圧配線L2の第2ノードN2に接続され、ゲートが第3トランジスタTr3のゲートに接続されるように構成されている。   The second transistor Tr2 is configured such that the source is connected to the constant current source 2, the drain is connected to the output node Nout, and the fixed voltage VK is input to the gate. The fourth transistor Tr4 is configured such that the drain is connected to the output node Nout, the source is connected to the second node N2 of the power supply voltage wiring L2, and the gate is connected to the gate of the third transistor Tr3.

抵抗素子R1は、一端が第1ノードN1に接続され、他端が第2ノードN2に接続され、第1ノードN1と第2ノードN2の間に挿入されるように構成されている。   The resistor element R1 has one end connected to the first node N1, the other end connected to the second node N2, and is configured to be inserted between the first node N1 and the second node N2.

次段回路5は、ソースフォロア回路を構成しており、n型MOSFETの第5トランジスタTr5を有する。第5トランジスタTr5は、ドレインが電源電圧配線L2の第2ノードN2に接続され、ソースがセンサ100に接続され、ゲートが出力電圧配線L3に接続されるように構成されている。   The next stage circuit 5 forms a source follower circuit and includes an n-type MOSFET fifth transistor Tr5. The fifth transistor Tr5 has a drain connected to the second node N2 of the power supply voltage wiring L2, a source connected to the sensor 100, and a gate connected to the output voltage wiring L3.

次に、センサ駆動回路1が電源電圧Vccに混入する高周波のノイズ(1MHz〜400MHz程度)を抑制する動作を説明する。センサ駆動回路1が抑制する高周波のノイズとしては、放射ノイズ及び誘導ノイズがある。電源電圧端子T2にはワイヤハーネスに組み込まれている外部電線が接続されており、その外部電線を介して電源電圧端子T2に電源電圧Vccが入力する。ワイヤハーネスの外部電線に放射ノイズが侵入すると、電源電圧Vccにノイズが混入することがある。また、ワイヤハーネスには、外部電線の他にも複数の信号線が組み込まれている。このため、電源電圧Vccを入力するための外部電線に他の信号線から誘導ノイズが侵入すると、電源電圧Vccにノイズが混入することがある。   Next, an operation for suppressing high frequency noise (about 1 MHz to 400 MHz) mixed in the power supply voltage Vcc by the sensor driving circuit 1 will be described. The high frequency noise suppressed by the sensor drive circuit 1 includes radiation noise and induction noise. An external electric wire incorporated in the wire harness is connected to the power supply voltage terminal T2, and the power supply voltage Vcc is input to the power supply voltage terminal T2 via the external electric wire. When radiation noise enters the external wire of the wire harness, the noise may be mixed into the power supply voltage Vcc. In addition to the external electric wire, a plurality of signal lines are incorporated in the wire harness. For this reason, when inductive noise enters from an external signal line to the external electric wire for inputting the power supply voltage Vcc, the noise may be mixed into the power supply voltage Vcc.

第3トランジスタTr3がダイオード接続されているので、中間ノードNintの電圧Vd1は、第3トランジスタTr3の略閾値電圧分が下がりながら、電源電圧Vccに追随する。第2ノードN2の電圧V1は、抵抗素子R1に電流が流れることにより、抵抗素子R1での電圧降下分が下がりながら、電源電圧Vccに追随する。このため、第4トランジスタTr4のゲート・ソース間電圧は、電源電圧Vccが変動しても、即ち、電源電圧Vccにノイズが混入しても、略一定となる。また、抵抗素子R1での電圧降下により、第2ノードN2の電圧V1が第1ノードN1の電源電圧Vccよりも低くなるので、定電流源2、第2トランジスタTr2及び第4トランジスタTr4の直列経路を流れる電流Id2は、定電流源2、第1トランジスタTr1及び第3トランジスタTr3の直列経路を流れる電流Id1よりも小さくなる。   Since the third transistor Tr3 is diode-connected, the voltage Vd1 at the intermediate node Nint follows the power supply voltage Vcc while the substantial threshold voltage of the third transistor Tr3 decreases. The voltage V1 at the second node N2 follows the power supply voltage Vcc while a voltage drop at the resistance element R1 is lowered due to the current flowing through the resistance element R1. For this reason, the gate-source voltage of the fourth transistor Tr4 becomes substantially constant even if the power supply voltage Vcc fluctuates, that is, even if noise is mixed in the power supply voltage Vcc. Further, the voltage drop at the resistance element R1 causes the voltage V1 at the second node N2 to be lower than the power supply voltage Vcc at the first node N1, so that the constant current source 2, the second transistor Tr2, and the fourth transistor Tr4 are connected in series. Is smaller than the current Id1 flowing through the series path of the constant current source 2, the first transistor Tr1, and the third transistor Tr3.

図2に、第2トランジスタTr2に対する第4トランジスタTr4の負荷線を示す。第2ノードN2の電圧V1は、電源電圧Vccの変動に追随して変動する。このため、電流Id2の立ち上がり電圧は、即ち、電流Id2が流れ始めるときの第4トランジスタTr4の負荷線の立ち上がり電圧は、第2ノードN2の電圧V1の変動範囲に対応して大きく変動する。一方、第4トランジスタTr4のゲート・ソース間電圧が一定となっているので、p型MOSFETである第4トランジスタTr4を流れる電流Id2は、ドレイン・ソース間電圧(V1−Vd2)の増加に対して飽和するような特性となる。このため、図2に示されるように、第2トランジスタTr2と第4トランジスタTr4の特性の交点である出力ノードNoutの出力電圧Vd2の変動が、第2ノードN2の電圧V1の変動に比して小さくなる。このように、電源電圧Vccにノイズが混入し、第2ノードN2の電圧V1が大きく変動しても、出力ノードNoutに出力される出力電圧Vd2の変動は小さい。   FIG. 2 shows a load line of the fourth transistor Tr4 with respect to the second transistor Tr2. The voltage V1 of the second node N2 varies following the variation of the power supply voltage Vcc. For this reason, the rising voltage of the current Id2, that is, the rising voltage of the load line of the fourth transistor Tr4 when the current Id2 begins to flow greatly fluctuates corresponding to the fluctuation range of the voltage V1 of the second node N2. On the other hand, since the gate-source voltage of the fourth transistor Tr4 is constant, the current Id2 flowing through the fourth transistor Tr4, which is a p-type MOSFET, is increased with respect to the increase of the drain-source voltage (V1-Vd2). The characteristic becomes saturated. Therefore, as shown in FIG. 2, the fluctuation of the output voltage Vd2 at the output node Nout, which is the intersection of the characteristics of the second transistor Tr2 and the fourth transistor Tr4, is larger than the fluctuation of the voltage V1 at the second node N2. Get smaller. Thus, even if noise is mixed in the power supply voltage Vcc and the voltage V1 of the second node N2 varies greatly, the variation of the output voltage Vd2 output to the output node Nout is small.

図1に示されるように、次段回路5のトランジスタTr5は、駆動能力を増加させるだけでなく、出力電圧Vd2の変動をさらに抑え、安定した駆動電圧Voutを生成するように動作する。次段回路5のトランジスタTr5は、出力電圧Vd2が増加しようとすると電源電圧配線L2からの引き込み電流Id3を増加させる。これにより、抵抗素子R1での電圧降下が大きくなり、第2ノードN2の電圧V1が低下し、出力電圧Vd2の増加が抑えられる。一方、次段回路5のトランジスタTr5は、出力電圧Vd2が低下しようとすると電源電圧配線L2からの引き込み電流Id3を低下させる。これにより、抵抗素子R1での電圧降下が小さくなり、第2ノードN2の電圧V1が増加し、出力電圧Vd2の低下が抑えられる。このように、次段回路5のトランジスタTr5は、抵抗素子R1が第1ノードN1と第2ノードN2の間に挿入されていることにより、出力電圧Vd2の変動を抑えるようにフィードバック制御することができる。次段回路5は、駆動能力を増加するとともに、フィードバック制御による出力電圧Vd2の変動抑制を実現することができる。この結果、センサ駆動回路1は、電源電圧Vccにノイズが混入しても、ノイズの影響が抑えられた駆動電圧Voutをセンサ100に供給することができる。   As shown in FIG. 1, the transistor Tr5 of the next-stage circuit 5 not only increases the driving capability but also operates to further suppress fluctuations in the output voltage Vd2 and generate a stable driving voltage Vout. The transistor Tr5 of the next stage circuit 5 increases the drawing current Id3 from the power supply voltage wiring L2 when the output voltage Vd2 is to increase. As a result, the voltage drop at the resistor element R1 increases, the voltage V1 at the second node N2 decreases, and an increase in the output voltage Vd2 is suppressed. On the other hand, the transistor Tr5 of the next-stage circuit 5 reduces the drawing current Id3 from the power supply voltage wiring L2 when the output voltage Vd2 tends to decrease. As a result, the voltage drop at the resistance element R1 is reduced, the voltage V1 at the second node N2 is increased, and the decrease in the output voltage Vd2 is suppressed. As described above, the transistor Tr5 of the next-stage circuit 5 can be feedback controlled so as to suppress the fluctuation of the output voltage Vd2 by inserting the resistance element R1 between the first node N1 and the second node N2. it can. The next-stage circuit 5 can increase the driving capability and can suppress fluctuations in the output voltage Vd2 by feedback control. As a result, even if noise is mixed in the power supply voltage Vcc, the sensor drive circuit 1 can supply the sensor 100 with the drive voltage Vout in which the influence of noise is suppressed.

上記したように、出力ノードNoutの出力電圧Vd2の変動を抑えるためには、第2トランジスタTr2に対する負荷抵抗を大きくするのが望ましい。例えば、第2トランジスタTr2に対する負荷抵抗を大きくするために、第4トランジスタTr4のゲート長(L)とゲート幅(W)の形状比(L/W)が、第3トランジスタTr3のゲート長(L)とゲート幅(W)の形状比(L/W)よりも大きくなるようにしてもよい。また、図3に示されるように、第2トランジスタTr2に対する負荷抵抗を大きくするために、第4トランジスタTr4のドレインと第2ノードN2の間に抵抗素子R2を挿入してもよい。あるいは、これらを組合せることで、第2トランジスタTr2に対する負荷抵抗を大きくしてもよい。   As described above, in order to suppress the fluctuation of the output voltage Vd2 of the output node Nout, it is desirable to increase the load resistance with respect to the second transistor Tr2. For example, in order to increase the load resistance with respect to the second transistor Tr2, the shape ratio (L / W) of the gate length (L) and the gate width (W) of the fourth transistor Tr4 is set to the gate length (L ) And the gate width (W) shape ratio (L / W). As shown in FIG. 3, in order to increase the load resistance for the second transistor Tr2, a resistor element R2 may be inserted between the drain of the fourth transistor Tr4 and the second node N2. Alternatively, the load resistance for the second transistor Tr2 may be increased by combining these.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

1:センサ駆動回路 2:定電流源 3:差動対トランジスタ部 4:能動負荷トランジスタ部 5:次段回路 6:内部電源 100:センサ L1:基準電圧配線 L2:電源電圧配線 L3:出力電圧配線 N1:第1ノード N2:第2ノード Nint:中間ノード Nout:出力ノード R1:抵抗素子 Tr1:第1トランジスタ Tr2:第2トランジスタ Tr3:第3トランジスタ Tr4:第4トランジスタ Tr5:第5トランジスタ 1: Sensor drive circuit 2: Constant current source 3: Differential pair transistor section 4: Active load transistor section 5: Next stage circuit 6: Internal power supply 100: Sensor L1: Reference voltage wiring L2: Power supply voltage wiring L3: Output voltage wiring N1: First node N2: Second node Nint: Intermediate node Nout: Output node R1: Resistance element Tr1: First transistor Tr2: Second transistor Tr3: Third transistor Tr4: Fourth transistor Tr5: Fifth transistor

Claims (5)

センサに駆動電圧を提供するセンサ駆動回路であって、
基準電圧配線、電源電圧配線、出力電圧配線、定電流源、第1及び第2トランジスタを有する差動対トランジスタ部、第3及び第4トランジスタを有する能動負荷トランジスタ部及び固定抵抗素子を備え、
前記定電流源、前記第1トランジスタ及び前記第3トランジスタは、前記基準電圧配線と前記電源電圧配線の間にこの順で直列に接続されている第1直列経路を構成しており、
前記定電流源、前記第2トランジスタ及び前記第4トランジスタは、前記基準電圧配線と前記電源電圧配線の間にこの順で直列に接続されている第2直列経路を構成しており、
前記能動負荷トランジスタ部では、前記第3トランジスタがダイオード接続されており、前記第3トランジスタの制御電極と前記第4トランジスタの制御電極が接続されており、
前記固定抵抗素子は、前記第1直列経路が前記電源電圧配線に接続する第1ノードと前記第2直列経路が前記電源電圧配線に接続する第2ノードの間に挿入されており、
前記出力電圧配線は、前記第2トランジスタと前記第4トランジスタの間の出力ノードに接続されており、
前記センサに提供される前記駆動電圧は、前記出力電圧配線の出力電圧に基づいて生成される、センサ駆動回路。
A sensor driving circuit for providing a driving voltage to the sensor,
A reference voltage wiring, a power supply voltage wiring, an output voltage wiring, a constant current source, a differential pair transistor section having first and second transistors, an active load transistor section having third and fourth transistors, and a fixed resistance element,
The constant current source, the first transistor, and the third transistor constitute a first series path that is connected in series between the reference voltage line and the power supply voltage line in this order,
The constant current source, the second transistor, and the fourth transistor constitute a second series path connected in series in this order between the reference voltage line and the power supply voltage line,
In the active load transistor section, the third transistor is diode-connected, and the control electrode of the third transistor and the control electrode of the fourth transistor are connected,
The fixed resistance element is inserted between a first node where the first series path is connected to the power supply voltage line and a second node where the second series path is connected to the power supply voltage line,
The output voltage wiring is connected to an output node between the second transistor and the fourth transistor ;
The sensor drive circuit, wherein the drive voltage provided to the sensor is generated based on an output voltage of the output voltage wiring .
前記電源電圧配線の前記第2ノードと前記出力電圧配線に接続されており、前記出力電圧配線の電圧が増加しようとしたときに前記電源電圧配線の電流を増加させ、前記出力電圧配線の電圧が低下しようとしたときに前記電源電圧配線の電流を低下させるように構成されている次段回路をさらに備える、請求項1に記載のセンサ駆動回路。   The output voltage wiring is connected to the second node of the power supply voltage wiring and the output voltage wiring, and when the voltage of the output voltage wiring is about to increase, the current of the power supply voltage wiring is increased. The sensor drive circuit according to claim 1, further comprising a next-stage circuit configured to reduce a current of the power supply voltage wiring when the power is to be reduced. 前記次段回路は、ソースフォロア回路である、請求項2に記載のセンサ駆動回路。   The sensor drive circuit according to claim 2, wherein the next stage circuit is a source follower circuit. 前記第1トランジスタ及び前記第2トランジスタは、n型MOSFETであり、
前記第3トランジスタ及び前記第4トランジスタは、p型MOSFETである、請求項1〜3のいずれか一項に記載のセンサ駆動回路。
The first transistor and the second transistor are n-type MOSFETs,
The sensor driving circuit according to claim 1, wherein the third transistor and the fourth transistor are p-type MOSFETs.
前記第1トランジスタの制御端子と前記第2トランジスタの制御端子に、同相のバイアス電圧が入力するように構成されている、請求項1〜4のいずれか一項に記載のセンサ駆動回路。   5. The sensor drive circuit according to claim 1, wherein a bias voltage having the same phase is input to a control terminal of the first transistor and a control terminal of the second transistor. 6.
JP2015051818A 2015-03-16 2015-03-16 Sensor drive circuit Expired - Fee Related JP6407776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015051818A JP6407776B2 (en) 2015-03-16 2015-03-16 Sensor drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015051818A JP6407776B2 (en) 2015-03-16 2015-03-16 Sensor drive circuit

Publications (2)

Publication Number Publication Date
JP2016170152A JP2016170152A (en) 2016-09-23
JP6407776B2 true JP6407776B2 (en) 2018-10-17

Family

ID=56983709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015051818A Expired - Fee Related JP6407776B2 (en) 2015-03-16 2015-03-16 Sensor drive circuit

Country Status (1)

Country Link
JP (1) JP6407776B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348469A (en) * 1986-08-19 1988-03-01 Matsushita Electric Ind Co Ltd Detection circuit
JPH0697170B2 (en) * 1988-06-30 1994-11-30 株式会社三協精機製作所 Sensor drive circuit
JP3319406B2 (en) * 1998-09-18 2002-09-03 日本電気株式会社 Comparison amplification detection circuit
JP3788616B2 (en) * 2003-04-02 2006-06-21 ローム株式会社 Voltage detection circuit

Also Published As

Publication number Publication date
JP2016170152A (en) 2016-09-23

Similar Documents

Publication Publication Date Title
US10481625B2 (en) Voltage regulator
JP4713280B2 (en) Reference voltage generation circuit and constant voltage circuit using the reference voltage generation circuit
JP4859754B2 (en) Reference voltage generation circuit and constant voltage circuit using the reference voltage generation circuit
JP4878243B2 (en) Constant current circuit
US7982537B2 (en) Operational amplifier
JP2007249712A (en) Linear regulator circuit
JP2011211444A (en) Internal power supply voltage generation circuit
JP6354720B2 (en) Regulator circuit with protection circuit
JP2016162097A (en) Power supply circuit
KR102465623B1 (en) Low-pass filter circuit and power supply device
JP6104784B2 (en) Reference voltage generation circuit
US11334102B2 (en) Power supply circuitry
JP4704860B2 (en) Reference voltage generation circuit and constant voltage circuit using the reference voltage generation circuit
JP6993243B2 (en) Backflow prevention circuit and power supply circuit
WO2016003823A1 (en) Glitch suppression in an amplifier
JP6407776B2 (en) Sensor drive circuit
JP6549008B2 (en) Voltage regulator
US11070181B2 (en) Push-pull output driver and operational amplifier using same
US6373297B1 (en) Input buffer capable of achieving quick response
JP2007315836A (en) Overheat detecting device
JP5860644B2 (en) LVDS output circuit
JP2010277192A (en) Voltage regulator
JP2009093446A (en) Voltage control circuit
JP5198971B2 (en) Oscillator circuit
JP5008846B2 (en) Electronic circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180919

R150 Certificate of patent or registration of utility model

Ref document number: 6407776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees