JP6400928B2 - 配線基板および電子装置 - Google Patents
配線基板および電子装置 Download PDFInfo
- Publication number
- JP6400928B2 JP6400928B2 JP2014063970A JP2014063970A JP6400928B2 JP 6400928 B2 JP6400928 B2 JP 6400928B2 JP 2014063970 A JP2014063970 A JP 2014063970A JP 2014063970 A JP2014063970 A JP 2014063970A JP 6400928 B2 JP6400928 B2 JP 6400928B2
- Authority
- JP
- Japan
- Prior art keywords
- wall
- hole
- insulating substrate
- region
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Led Device Packages (AREA)
Description
本発明の第1の実施形態における電子装置は、図1〜図3に示されているように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。
12の端にかけての領域であって、第1領域13の端から貫通孔12の端にかけて径が拡大しており、第1の内壁13aに対して傾斜している第2の内壁14aを有している第2領域14とを有している。第1の内壁13aと第2の内壁14aの間の角は丸くなっている。配線基板1は、絶縁基板11の表面に形成された表面金属層16を有している。配線基板1は、絶縁基板11の表面と貫通孔12の内面とに形成された薄膜層17を有している。図1〜図3において、電子装置は仮想のxyz空間におけるxy平面に実装されている。図1〜図3において、上方向とは、仮想のz軸の正方向のことをいう。
基板11中に窒化アルミニウムの質量が80質量%以上含むことをいう。好ましくは、絶縁基板11中の窒化アルミニウムは95質量%以上含有されていることが好ましい。窒化アルミニウムが95質量%以上含まれていると、絶縁基板11の熱伝導率を170W/mK以上としやす
いため、熱放散性に優れた配線基板1とすることができる。
通孔12の内面への薄膜層17の形成や貫通孔12内への充填導体15の充填を良好なものとすることができる。例えば、第1の内壁13aの端径φ1は、50μm〜200μm、第2の内壁14
aの開口径φ2は、150μm〜1000μm程度に形成される。
る。
着金属層を強固に密着させることが困難となる傾向がある。0.5μmを超える場合は密着
金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。
3との接続、あるいは外部回路基板と接合するためのものである。また、表面金属層16は、配線基板1に搭載された電子部品2と外部回路とを電気的に接続するためのものである。
ことができない傾向があり、200μmを超えると、温度サイクル信頼性が低下する傾向が
ある。
μm程度のニッケルめっき層と0.1〜3μm程度の金めっき層とが、順次被着される。こ
れによって、表面金属層16が腐食することを効果的に抑制できるとともに、表面金属層16と電子部品2との固着や表面金属層16とボンディングワイヤ等の接続部材3との接合や、表面金属層16と外部回路基板に形成された接続用の接続パッドとの接合を強固にできる。
させても構わない。また、発光素子2が搭載される表面めっき層の最表面には銀めっき層を被着させ、例えば、ボンディングワイヤが接続されるその他の表面めっき層の最表面には金めっき層を被着させても構わない。これは、金めっき層は、銀めっき層と比較して、電子部品2や接続部材3、接合材との接合性に優れており、銀めっき層は、金めっき層と比較して光に対する反射率が高いためである。また、発光素子が搭載される部位の表面めっき層の最表面を銀と金との合金めっき層として、例えば、銀と金との全率固溶の合金めっき層としてもよい。
子部品を搭載しても良い。また、電子部品2は必要に応じて、樹脂やガラス等からなる封止材4、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。
本実施形態における配線基板1は、小型で高出力の電子装置において好適に使用することができ、配線基板1における電気的接続を良好に図ることができる。例えば、電子部品2として、高発光の発光素子を搭載する発光素子搭載用の小型の配線基板として好適に用いることができる。
次に、本発明の第2の実施形態による電子装置について、図4〜図6を参照しつつ説明する。
次に、本発明の第3の実施形態による電子装置について、図7および図8を参照しつつ説明する。
動時に、絶縁基板11と充填導体15との熱膨張との違いによって、充填導体15における第1の内壁13aと第2の内壁14aの間の角に対応する部分に応力が集中するのを、放熱性を高めることによって抑制することが可能となり、充填導体15におけるクラックの発生をより効果的に抑制することができる。
次に、本発明の第4の実施形態による電子装置について、図9および図10を参照しつつ説明する。
においても、第1領域13と第2領域14とを有する貫通孔12と、貫通孔12の内側に設けられた充填導体15とに接続されていても構わない。
11・・・・絶縁基板
11a・・・絶縁層
12・・・・貫通孔
13・・・・第1領域
13a・・・第1の内壁
14・・・・第2領域
14a・・・第2の内壁
15・・・・充填導体
16・・・・表面金属層
17・・・・薄膜層
2・・・・電子部品
3・・・・接続部材
4・・・・封止材
Claims (2)
- 絶縁基板と、
該絶縁基板を厚み方向に貫通する貫通孔と、
該貫通孔内に設けられた充填導体とを備えており、
前記貫通孔は、
前記絶縁基板の厚み方向の中央部に位置しており、第1の内壁を有している第1領域と、該第1領域の端から前記貫通孔の端にかけての領域であって、
前記第1領域の端から前記貫通孔の端にかけて径が拡大しており、前記第1の内壁に対して傾斜している第2の内壁を有している第2領域とを有しており、
前記第1の内壁と前記第2の内壁との間の角は丸く、
前記絶縁基板の上面側の前記第2領域の前記第2の内壁の開口径が前記絶縁基板の下面側の前記第2領域の前記第2の内壁の開口径よりも大きく、
前記絶縁基板の上面側の前記第2領域の前記第2の内壁は縦断面視で複数の凹状となっていることを特徴とする配線基板。 - 請求項1に記載された配線基板と、該配線基板に搭載された電子部品を備えていることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014063970A JP6400928B2 (ja) | 2014-03-26 | 2014-03-26 | 配線基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014063970A JP6400928B2 (ja) | 2014-03-26 | 2014-03-26 | 配線基板および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015185820A JP2015185820A (ja) | 2015-10-22 |
JP6400928B2 true JP6400928B2 (ja) | 2018-10-03 |
Family
ID=54351997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014063970A Active JP6400928B2 (ja) | 2014-03-26 | 2014-03-26 | 配線基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6400928B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017168548A (ja) | 2016-03-15 | 2017-09-21 | ソニー株式会社 | ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板 |
JP6667184B2 (ja) * | 2016-04-19 | 2020-03-18 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP6791719B2 (ja) * | 2016-10-26 | 2020-11-25 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
JP6904551B2 (ja) * | 2016-11-29 | 2021-07-21 | 株式会社Spacewa | Ledディスプレイ装置 |
US11145587B2 (en) * | 2017-05-26 | 2021-10-12 | Kyocera Corporation | Electronic component mounting substrate, electronic device, and electronic module |
KR102393035B1 (ko) * | 2017-09-01 | 2022-05-02 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광소자 패키지 |
JP6446155B1 (ja) | 2018-07-17 | 2018-12-26 | 株式会社日立パワーソリューションズ | 両面回路非酸化物系セラミックス基板およびその製造方法 |
US11393761B2 (en) * | 2018-12-25 | 2022-07-19 | Tdk Corporation | Circuit board and its manufacturing method |
US20240304539A1 (en) * | 2023-03-10 | 2024-09-12 | Advanced Technical Ceramics Company | Metal-ceramic mixed package substrate plated with non-magnetic layer stack |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8413324B2 (en) * | 2009-06-09 | 2013-04-09 | Ibiden Co., Ltd. | Method of manufacturing double-sided circuit board |
US8595927B2 (en) * | 2011-03-17 | 2013-12-03 | Ibiden Co., Ltd. | Method for manufacturing multilayer printed wiring board |
JP5915882B2 (ja) * | 2011-09-29 | 2016-05-11 | 日立化成株式会社 | 配線板及びその製造方法 |
-
2014
- 2014-03-26 JP JP2014063970A patent/JP6400928B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015185820A (ja) | 2015-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6400928B2 (ja) | 配線基板および電子装置 | |
JP6298163B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6267803B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP5678085B2 (ja) | 配線基板、電子装置および多数個取り配線基板 | |
JP2014127678A (ja) | 配線基板および電子装置 | |
JP6133901B2 (ja) | 配線基板、電子装置および発光装置 | |
JP2005136019A (ja) | 発光素子収納用パッケージ及びその製造方法 | |
JP2022169595A (ja) | 電子素子搭載用基板および電子装置 | |
JP2018032773A (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6306474B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP5855822B2 (ja) | 多数個取り配線基板 | |
JP6271882B2 (ja) | 配線基板および電子装置 | |
JP6374293B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2008159969A (ja) | 回路基板、電子装置および回路基板の製造方法 | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6267068B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2009238976A (ja) | セラミック積層基板およびセラミック積層体の製造方法 | |
JP7143535B2 (ja) | 電子部品搭載用基体および電子装置 | |
JP7259091B2 (ja) | 電子部品搭載用パッケージおよび電子装置 | |
JP2019114754A (ja) | 電子部品搭載用パッケージ、電子装置および電子モジュール | |
JP2004281470A (ja) | 配線基板 | |
JP6514036B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
CN115152040A (zh) | 电子元件安装用封装和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6400928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |