[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6400928B2 - 配線基板および電子装置 - Google Patents

配線基板および電子装置 Download PDF

Info

Publication number
JP6400928B2
JP6400928B2 JP2014063970A JP2014063970A JP6400928B2 JP 6400928 B2 JP6400928 B2 JP 6400928B2 JP 2014063970 A JP2014063970 A JP 2014063970A JP 2014063970 A JP2014063970 A JP 2014063970A JP 6400928 B2 JP6400928 B2 JP 6400928B2
Authority
JP
Japan
Prior art keywords
wall
hole
insulating substrate
region
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014063970A
Other languages
English (en)
Other versions
JP2015185820A (ja
Inventor
慎一郎 仁田
慎一郎 仁田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014063970A priority Critical patent/JP6400928B2/ja
Publication of JP2015185820A publication Critical patent/JP2015185820A/ja
Application granted granted Critical
Publication of JP6400928B2 publication Critical patent/JP6400928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Led Device Packages (AREA)

Description

本発明は、配線基板および電子装置に関するものである。
例えば、照明分野において、近年、高出力の発光ダイオード素子が開発されるに従い、寿命が長いことや消費電力が小さいことによって発光ダイオード装置が照明用の光源に用いられるようになっている。このような、発光ダイオード装置には、セラミック基板の表面に配線導体を形成したり内部に貫通導体を形成した配線基板が用いられている。
配線基板は、例えば発光装置が小型化、高密度化または高出力化が要求されるに伴い高い放熱性や耐熱性等のセラミック基板の特徴が生かされることで需要が高まりつつある。発光装置を小型化にする方法として、配線基板に高密度に金属導体を形成し、LED素子を高密度に実装する方法がある。
その方法の1つとして、セラミック基板等の絶縁基板に貫通孔を形成した後に、電解めっき法等により貫通孔内に金属導体を設ける場合、絶縁基板と金属導体との密着性向上のために、金属導体を設ける前に、下地層として蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術により薄膜層を形成することがある(例えば、特許文献1を参照)。
特開2005-101178号公報
しかしながら、特許文献1のようにすると、小径の貫通孔を高い寸法精度で形成することはできるものの、貫通孔の高アスペクト比化に伴って、絶縁基板の厚み方向において貫通孔の中央部分で薄膜層が設けられないことがあった。そのため、薄膜層が設けられていない貫通孔の中央部分にめっき法等により金属導体を設けることができず、貫通孔の上端部から下端部にかけて連続した電気的経路を設けることが不可能なことがあった。そのため、小径でアスペクト比の高い貫通孔について安定して導通させるためには改善が必要なものであった。
本発明の一つの態様によれば、配線基板は、絶縁基板と、該絶縁基板を厚み方向に貫通する貫通孔と、該貫通孔内に設けられた充填導体とを備えており、前記貫通孔は、前記絶縁基板の厚み方向の中央部に位置しており、第1の内壁を有している第1領域と、該第1領域の端から前記貫通孔の端にかけての領域であって、前記第1領域の端から前記貫通孔の端にかけて径が拡大しており、前記第1の内壁に対して傾斜している第2の内壁を有している第2領域とを有しており、前記第1の内壁と前記第2の内壁との間の角は丸く、前記絶縁基板の上面側の前記第2領域の前記第2の内壁の開口径が前記絶縁基板の下面側の前記第2領域の前記第2の内壁の開口径よりも大きく、前記絶縁基板の上面側の前記第2領域の前記第2の内壁は縦断面視で複数の凹状となっている。
本発明の他の態様によれば、電子装置は、上記構成の配線基板と、該配線基板に搭載された電子部品とを含んでいる。
本発明の一つの態様による配線基板によれば、絶縁基板と、絶縁基板を厚み方向に貫通する貫通孔と、貫通孔内に設けられた充填導体とを備えており、貫通孔は、絶縁基板の厚み方向の中央部に位置しており、第1の内壁を有している第1領域と、第1領域の端から貫通孔の端にかけての領域であって、第1領域の端から貫通孔の端にかけて径が拡大しており、第1の内壁に対して傾斜している第2の内壁を有している第2領域とを有しており、第1の内壁と第2の内壁の間の角は丸く、絶縁基板の上面側の第2領域の第2の内壁の開口径が絶縁基板の下面側の第2領域の第2の内壁の開口径よりも大きく、絶縁基板の上面側の第2領域の第2の内壁は縦断面視で複数の凹状となっていることから、貫通孔の高アスペクト比化が進んでも、第2領域において、第1領域の端から貫通孔の端にかけて貫通孔の径が拡大しているため、第1領域における第1の内壁に薄膜層が設けられやすいものとすることができ、第1の内壁の上端部から下端部にかけて薄膜層が連続して設けられやすいものとなって、十分な電気的経路を設けることができる。また、電子装置の作動時に、絶縁基板と充填導体との熱膨張の違いによって、充填導体における第1の内壁と第2の内壁の間の角に対応する部分に応力が集中することを抑制することが可能となり、充填導体におけるクラックの発生を抑制することができる。これにより、電気的信頼性に優れた配線基板とすることができる。電子部品が発光素子の場合には、良好に発光することが可能な配線基板とすることができる。
本発明の他の態様による電子装置は、上記構成の配線基板を有していることによって、電気的信頼性および電気的特性に関して向上されている。電子部品が発光素子の場合には、長期間にわたって良好に発光することが可能な発光装置とすることができる。
(a)は、本発明の第1の実施形態における電子装置を示す上面図であり、(b)は(a)の下面図である。 図1(a)に示された電子装置のA−A線における断面図である。 (a)は、図1(a)に示された電子装置のA部における要部拡大平面図であり、(b)は、(a)のA−A線における要部拡大断面図である。 (a)は、本発明の第2の実施形態における電子装置を示す上面図であり、(b)は(a)の下面図である。 (a)は、図4(a)に示された電子装置のA−A線における断面図であり、(b)は(a)のA部における要部拡大断面図である。 第2の実施形態における電子装置の他の例における要部拡大断面図である。 (a)は、本発明の第3の実施形態における電子装置を示す上面図であり、(b)は(a)の下面図である。 (a)は、図7(a)に示された電子装置のA−A線における断面図であり、(b)は、(a)のA部における要部拡大断面図である。 (a)は、本発明の第4の実施形態における電子装置を示す上面図であり、(b)は(a)の下面図である。 (a)は、図9(a)に示された電子装置のA−A線における断面図であり、(b)は(a)のA部における要部拡大断面図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
(第1の実施形態)
本発明の第1の実施形態における電子装置は、図1〜図3に示されているように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。
配線基板1は、絶縁基板11と、絶縁基板11を厚み方向に貫通する貫通孔12と、貫通孔12内に設けられた充填導体15とを備えている。貫通孔12は、絶縁基板11の厚み方向の中央部に位置しており、第1の内壁13aを有している第1領域13と、第1領域13の端から貫通孔
12の端にかけての領域であって、第1領域13の端から貫通孔12の端にかけて径が拡大しており、第1の内壁13aに対して傾斜している第2の内壁14aを有している第2領域14とを有している。第1の内壁13aと第2の内壁14aの間の角は丸くなっている。配線基板1は、絶縁基板11の表面に形成された表面金属層16を有している。配線基板1は、絶縁基板11の表面と貫通孔12の内面とに形成された薄膜層17を有している。図1〜図3において、電子装置は仮想のxyz空間におけるxy平面に実装されている。図1〜図3において、上方向とは、仮想のz軸の正方向のことをいう。
絶縁基板11は、単層または複数の絶縁層からなり、電子部品2の搭載領域を含む上面を有しており、平面視において矩形の板状の形状を有している。絶縁基板11は、電子部品2を支持するための支持体として機能し、上面中央部の搭載領域上に電子部品2が低融点ろう材または導電性樹脂等の接合部材を介して接着され固定される。
絶縁基板11は、例えば、酸化アルミニウム質焼結体(アルミナセラミックス),窒化アルミニウム質焼結体,ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。
絶縁基板11が、例えば窒化アルミニウム質焼結体から成る場合であれば、主成分としての窒化アルミニウムと焼結助剤としてのイットリア、カルシア、エルビウム等との原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿状とし、これをドクターブレード法やカレンダーロール法等によってシート状に成形してセラミックグリーンシートを得て、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、高温(約1800℃)で焼成することによって製作される。なお、主成分の窒化アルミニウムとは、絶縁基板11全体の質量を100質量%とした際に、絶縁
基板11中に窒化アルミニウムの質量が80質量%以上含むことをいう。好ましくは、絶縁基板11中の窒化アルミニウムは95質量%以上含有されていることが好ましい。窒化アルミニウムが95質量%以上含まれていると、絶縁基板11の熱伝導率を170W/mK以上としやす
いため、熱放散性に優れた配線基板1とすることができる。
貫通孔12は、図1〜図3に示す例のように、絶縁基板11の厚み方向の中央部に位置しており、第1の内壁13aを有している第1領域13と、第1領域13の端から貫通孔12の端にかけての領域であって、第1領域13の端から貫通孔12の端にかけて径が拡大している第2の内壁14aを有している第2領域14とを有している。第2の内壁14aは、第1の内壁13aに対して傾斜している。ここで、第1の内壁13aと第2の内壁14aの間の角は丸くなっている。このような貫通孔12は、例えば、絶縁基板11に、レーザー加工を施して、絶縁基板11の厚み方向に延びる貫通孔12を形成した後、この貫通孔12の一端に、絶縁基板1の表面側の径が貫通孔12の径よりも大きく、かつ第1の内壁13aと第2の内壁14aの間の角が丸くなるようにブラスト加工を施すことで、第1の内壁13aを有する第1領域13と第2の内壁14aを有する第2領域14とを備えた貫通孔12が形成される。なお、図1〜図3に示される例においては、貫通孔12は、第1領域13の両端に第2領域14が形成、すなわち、絶縁基板11の上面側と下面側に第2領域14がそれぞれ形成されている。なお、貫通孔12は、第1領域13の両端に第2領域14が形成されていてもよいし、第1領域13の片側に第2領域14が形成されていてもよい。
第2領域14の第2の内壁14aは、第1領域13の端から貫通孔12の端にかけて径が拡大している。なお、第2の内壁14aの開口径φ2は、図1および図2に示す例のように、第1の内壁13aの端径φ1よりも大きくなっている。第2の内壁14aの開口径φ2は、第1の内壁13aの端径φ1と比較して、1.5×φ1≦φ2≦5×φ1としておくと、後述する貫
通孔12の内面への薄膜層17の形成や貫通孔12内への充填導体15の充填を良好なものとすることができる。例えば、第1の内壁13aの端径φ1は、50μm〜200μm、第2の内壁14
aの開口径φ2は、150μm〜1000μm程度に形成される。
また、第1の内壁13aと第2の内壁14aとが成す角θは、90°〜150°に形成されてい
る。
薄膜層17は、絶縁基板11の表面と貫通孔12の内面(貫通孔12の内面と充填導体15との間)とに設けられており、貫通孔12内への充填導体15の充填および絶縁基板11表面への表面金属層16の形成を良好にするためのものである。
薄膜層17は、例えば、密着金属層とバリア層とを有している。薄膜層17を構成する密着金属層は、絶縁基板11の表裏面および貫通孔12の内面に形成される。密着金属層は、例えば、窒化タンタルやニッケル−クロム、ニッケル−クロムーシリコン、タングステン−シリコン、モリブデン−シリコン、タングステン、モリブデン、チタン、クロム等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術を採用することにより、絶縁基板11の表面および貫通孔12の内面に被着される。例えば真空蒸着法を用いて形成する場合には、絶縁基板11を真空蒸着装置の成膜室内に設置して、成膜室内の蒸着源に密着金属層と成る金属片を配置し、その後、成膜室内を真空状態(10−2Pa以下の圧力)にするとともに、蒸着源に配置された金属片を加熱して蒸着させ、この蒸着した金属片の分子を絶縁基板11に被着させることにより、密着金属層と成る薄膜金属の層を形成する。そして、薄膜金属層が形成された絶縁基板11にフォトリソグラフィ法を用いてレジストパターンを形成した後、エッチングによって余分な薄膜金属層を除去することにより、密着金属層が形成される。密着金属層の上面には薄膜層17を構成するバリア層が被着され、バリア層は密着金属層と充填導体15ならびに表面金属層16と接合性、濡れ性が良く、密着金属層と充填導体15ならびに表面金属層16とを強固に接合させるとともに密着金属層と充填導体15ならびに表面金属層16との相互拡散を防止する作用をなす。バリア層は、例えば、ニッケルークロムや白金、パラジウム、ニッケル、コバルト等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術により密着金属層の表面に被着される。
密着金属層の厚さは0.01〜0.5μm程度が良い。0.01μm未満では、絶縁基板11上に密
着金属層を強固に密着させることが困難となる傾向がある。0.5μmを超える場合は密着
金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。
また、バリア層の厚さは0.05〜1μm程度が良い。0.05μm未満では、ピンホール等の欠陥が発生してバリア層としての機能を果たしにくくなる傾向がある。1μmを超える場合は、成膜時の内部応力によりバリア層の剥離が生じ易くなる。
充填導体15は、貫通孔12内に充填して設けられており、配線基板1に搭載された電子部品2と外部回路とを電気的に接続するためのものである。
充填導体15は、例えば、銅等の電気伝導性に優れた材料からなり、電解めっき法等のめっき法を採用することにより形成される。なお、充填導体15と後述する表面金属層16とを同じ材料を用いて同時に形成すると、充填導体15が貫通孔12内に充填されるとともに、表面金属層16が貫通孔12内に充填された充填導体15を覆うように絶縁基板11の表面に形成されるので良好に形成することができる。例えば、絶縁基板11の表面(上面および下面)に、表面金属層16を形成しない部分にレジスト膜を形成し、絶縁基板11の表面および貫通孔12の内面に形成された薄膜層17の表面に銅を被着することにより形成される。
表面金属層16は、絶縁基板11の上面または下面に設けられており、充填導体15の端部を覆うようにして、充填導体15と電気的に接続しており、電子部品2の搭載または接続部材
3との接続、あるいは外部回路基板と接合するためのものである。また、表面金属層16は、配線基板1に搭載された電子部品2と外部回路とを電気的に接続するためのものである。
表面金属層16は、充填導体15と同様に、例えば、銅等の電気伝導性に優れた材料からなり、電解めっき法等のめっき法を採用することにより形成される。なお、上述したように充填導体15と表面金属層16とを同じ材料を用いて同時に形成すると、充填導体15が貫通孔12内に充填されるとともに、表面金属層16が貫通孔12内に充填された充填導体15を覆うように絶縁基板11の表面に形成されるので良好に形成することができるので好ましい。
表面金属層16の厚みは、2〜200μm程度が良い。2μm未満では、十分に電流を流す
ことができない傾向があり、200μmを超えると、温度サイクル信頼性が低下する傾向が
ある。
なお、薄膜層17の最表面に、銅を形成しておくと、薄膜層17の表面に銅からなる充填導体15および表面金属層16を電解めっき法等により形成する際に、充填導体15および表面金属層16を良好に形成するとともに、電気抵抗や熱抵抗が低くなるとともに、大電流を流しやすくなる。例えば、薄膜層17の密着金属層として、チタンを用い、その上に銅をこの順で、スパッタを行うと、チタンと銅の接合部にはチタン/銅のバリア層が形成されるとともに、表面が銅の薄膜層17が形成される。
表面金属層16の露出した箇所には、表面めっき層が被着されていてもよい。表面めっき層は、ニッケル,金または銀等の耐食性や接続部材との接続性に優れる金属から成るものであり、電解めっき法または無電解めっき法によって被着される。例えば、厚さ0.5〜5
μm程度のニッケルめっき層と0.1〜3μm程度の金めっき層とが、順次被着される。こ
れによって、表面金属層16が腐食することを効果的に抑制できるとともに、表面金属層16と電子部品2との固着や表面金属層16とボンディングワイヤ等の接続部材3との接合や、表面金属層16と外部回路基板に形成された接続用の接続パッドとの接合を強固にできる。
配線基板1に、電子部品2として発光素子を搭載する場合には、発光素子の光を良好に反射するために、表面めっき層の露出した箇所に、銀めっき層を0.1μm〜10μ程度被着
させても構わない。また、発光素子2が搭載される表面めっき層の最表面には銀めっき層を被着させ、例えば、ボンディングワイヤが接続されるその他の表面めっき層の最表面には金めっき層を被着させても構わない。これは、金めっき層は、銀めっき層と比較して、電子部品2や接続部材3、接合材との接合性に優れており、銀めっき層は、金めっき層と比較して光に対する反射率が高いためである。また、発光素子が搭載される部位の表面めっき層の最表面を銀と金との合金めっき層として、例えば、銀と金との全率固溶の合金めっき層としてもよい。
配線基板1は、上面に電子部品2が搭載されることによって電子装置が作製される。配線基板1に搭載される電子部品2は、ICチップやLSIチップ等の半導体素子,発光素子,水晶振動子や圧電振動子等の圧電素子および各種センサ等である。例えば電子部品2がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、表面金属層16上に固定された後、ボンディングワイヤ等の接続部材3を介して半導体素子の電極と表面金属層16とが電気的に接続されることによって配線基板1に搭載される。また、例えば、電子部品2がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプや金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材3を介して、半導体素子の電極と表面金属層16とが電気的および機械的に接続されることによって配線基板1に搭載される。また、配線基板1には、複数の電子部品2を搭載しても良いし、必要に応じて、抵抗素子や容量素子等の小型の電
子部品を搭載しても良い。また、電子部品2は必要に応じて、樹脂やガラス等からなる封止材4、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。
本実施形態の配線基板1によれば、絶縁基板11と、絶縁基板11を厚み方向に貫通する貫通孔12と、貫通孔12内に設けられた充填導体15とを備えており、貫通孔12は、絶縁基板11の厚み方向の中央部に位置しており、第1の内壁13aを有している第1領域13と、第1領域13の端から貫通孔12の端にかけての領域であって、第1領域13の端から貫通孔12の端にかけて径が拡大しており、第1の内壁13aに対して傾斜している第2の内壁14aを有している第2領域14とを有していることから、貫通孔12の高アスペクト比化が進んでも、第2領域14において、第1領域13の端から貫通孔12の端にかけて貫通孔12の径が拡大しているため、第1領域13における第1の内壁13aに薄膜層17が設けられやすいものとすることができ、第1の内壁13aの上端部から下端部にかけて薄膜層17が連続して設けられやすいものとなって、十分な電気的経路を設けることができる。また、第1の内壁13aと第2の内壁14aの間の角は丸くなっていることから、電子装置の作動時に、絶縁基板11と充填導体15との熱膨張の違いによって、充填導体15における第1の内壁13aと第2の内壁14aの間の角に対応する部分に応力が集中することを抑制することが可能となり、充填導体15におけるクラックの発生を抑制することができる。これにより、電気的信頼性に優れた配線基板1とすることができる。電子部品2が発光素子の場合には、良好に発光することが可能な配線基板1とすることができる。
また、第2の内壁14aは、図1〜図3に示す例のように、縦断面視で凹状であると、第2領域14の第2の内壁14aが凹曲面となるので、絶縁基板11と充填導体15との熱膨張の違いによる応力が分散され、充填導体15のクラックの発生を抑制することができ、電気的信頼性に優れた配線基板1とすることができる。
また、第1領域13と第2領域14との内面に薄膜層17を良好に被着することができ、貫通孔12内に良好に充填導体15を設けることができる。
また、図1および図2に示される例のように、絶縁基板1の表面と第2領域14との間においても角部を丸くしておくと、絶縁基板11と充填導体15との熱膨張の違いが発生したとしても、充填導体15と表面金属層16との間を起点として、充填導体15へのクラックの発生を抑制することができ、電気的信頼性に優れた配線基板1とすることができる。電子部品が発光素子の場合には、良好に発光することが可能な配線基板とすることができる。この際、絶縁基板11の表面と第2貫通孔14とが成す角度は、第1の内壁13aと第2の内壁14aとが成す角θと同様に、90°〜150°に形成される。

本実施形態における配線基板1は、小型で高出力の電子装置において好適に使用することができ、配線基板1における電気的接続を良好に図ることができる。例えば、電子部品2として、高発光の発光素子を搭載する発光素子搭載用の小型の配線基板として好適に用いることができる。
本実施形態の電子装置によれば、上記構成の配線基板1と、配線基板1に搭載された電子部品2とを有していることから、電気的信頼性および電気的特性に関して向上されている。電子部品2が発光素子の場合には、長期間にわたって良好に発光することができる発光装置とすることができる。
(第2の実施形態)
次に、本発明の第2の実施形態による電子装置について、図4〜図6を参照しつつ説明する。
本発明の第2の実施形態における電子装置において、上記した第1の実施形態の電子装置と異なる点は、図4〜図6に示された例のように、絶縁基板11の上面側の第2領域14の第2の内壁14aの開口径φ2aが絶縁基板11の下面側の第2領域14の第2の内壁14aの開口径φ2bよりも大きい点である。
第2の実施形態における配線基板1によれば、絶縁基板11の上面側から貫通孔12の内面へ薄膜層17を形成することおよび貫通孔12内に充填導体15を設けることが行いやすくなるので、貫通孔12の内部に充填導体15または薄膜層17の欠損(ボイド等)が発生する可能性が低減され、ボイドを有することによって放熱性が低下するのを抑制することができる。このような配線基板は、小型の配線基板1および電子装置において好適に用いることができる。
また、平面視において、充填導体15の絶縁基板11の上面側の領域が広くなるので、電子部品2が搭載された表面金属層16の放熱性を高めることができる。これにより、発熱性の高い電子部品2を長期間にわたって良好に作動させることができる。
また、図4〜図6に示す例のように、表面金属層16は、複数の充填導体15に接続しておいても構わない。これにより、絶縁基板12の上面および下面の表面金属層16間の電気抵抗値を低減させることができるとともに、電子部品2が搭載された表面金属層16の放熱性を高めることができる。また、1つの大きな貫通孔12を形成し、この貫通孔12内に充填導体15を設ける場合と比較し、複数の小さな貫通孔12を形成し、これらの貫通孔12内に充填導体15を設けるので、それぞれの充填導体15においては、それぞれの充填導体15に伝熱する熱量が分散され、絶縁基板11と充填導体15との熱膨張差が小さくなり、充填導体15が貫通孔12の内面からの剥離する可能性を低減することができる。
また、図6に示す例のように、縦断面視において、第2の内壁14aが凹状となる箇所を複数有した形状であっても構わない。このような配線基板1は、第1領域13の端から貫通孔12の端にかけて第2の内壁14aを形成する際に、第2の内壁14aの深さを深くすることができるとともに、第2の内壁14aの径が急激に拡大することを抑制することができる。
このような貫通孔12は、第1の内壁13aの端に、第1領域13の端から貫通孔12の端にかけて径が拡大している第2の内壁14aが形成されるようにブラスト加工を施した後、平面視で大径の第2の内壁14aの中央部に位置する第1の内壁13aの端に小径の第2の内壁14aが形成されるようにブラスト加工を施すことにより形成することができる。また、これら凹状となる箇所を複数有した第2の内壁14aは、それぞれの凹状の曲率が縦断面視において異なるようにしておくことが好ましい。
(第3の実施形態)
次に、本発明の第3の実施形態による電子装置について、図7および図8を参照しつつ説明する。
本発明の第3の実施形態における電子装置において、上記した第1の実施形態の電子装置と異なる点は、図7および図8に示された例のように、絶縁基板11の下面側の第2領域14の第2の内壁14aの開口径φ2bが絶縁基板11の上面側の第2領域14の第2の内壁14aの開口径φ2aよりも大きい点である。
本発明の第3の実施形態における配線基板によれば、下面側の充填導体15と下面側の表面金属層16との当接する領域が大きくなるので、配線基板1の下面側を外部回路基板に接合する場合、配線基板1から外部回路基板への放熱性を高めることができ、電子装置の作
動時に、絶縁基板11と充填導体15との熱膨張との違いによって、充填導体15における第1の内壁13aと第2の内壁14aの間の角に対応する部分に応力が集中するのを、放熱性を高めることによって抑制することが可能となり、充填導体15におけるクラックの発生をより効果的に抑制することができる。
また、配線基板1から外部回路基板への放熱性を高めることで、配線基板1と外部回路基板との熱膨張差による応力を抑制することが可能となり、実装信頼性の高いものとすることができる。
このような配線基板は、高い放熱性が求められる配線基板1および電子装置において好適に用いることができる。
(第4の実施形態)
次に、本発明の第4の実施形態による電子装置について、図9および図10を参照しつつ説明する。
本発明の第4の実施形態における電子装置において、上記した第1の実施形態の電子装置と異なる点は、平面視において、上面側と下面側における第1の内壁13aの端径および第2の内壁14aの開口径が、絶縁基板11の厚み方向における第1の内壁13aの中央部の径よりも大きい点である。
第4の実施形態における配線基板によれば、貫通孔12内に充填導体15を設ける際に、めっき液が上面側および下面側に行き来しやすくなるので、より良好に貫通孔12の内部に充填導体15が充填され、充填導体15の欠損(ボイド等)が発生する可能性が低減されて、ボイドを有することによって放熱性が低下するのを抑制することができる。このような配線基板は、より小型の配線基板1および電子装置において好適に用いることができる。
このような貫通孔12は、例えば、絶縁基板11に、一方主面からレーザー加工を施して、絶縁基板11の厚み方向に延びる貫通孔12を形成した後、この貫通孔12に重なるように他方主面からレーザー加工を施し、この貫通孔12の両端部に、絶縁基板1の表面側の径が貫通孔12の径よりも大きくなるようにブラスト加工を施すことで形成される。
また、絶縁基板11の上面および下面の両側において、第1の内壁13aの端径および第2の内壁14aの開口径が大きくなっているので、例えば、絶縁基板11の上面側と下面側とからそれぞれ薄膜層17を形成する際に、第1の内壁13aの上端部から下端部にかけて薄膜層17が連続して設けられやすいものとなり、良好な電気的経路を設けることができる。
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。上述の例では、絶縁基板11は平板形状であるが、電子部品2または小型の電子部品が搭載されるキャビティを有した形状であっても構わない。このような場合、キャビティの底面に、表面金属層16を有していても構わない。また、図1〜図10に示す例では、絶縁基板11は、単層の絶縁層にて形成しているが、2層以上の絶縁層からなるものであっても構わない。
また、配線基板1は、電子部品搭載層や中央端子層等になる配線以外の表面金属層16(充填導体15に接続されていない表面金属層16)を有していても構わない。なお、電子部品搭載層は、例えば、電子部品2の搭載用に用いられ、中央端子層は、例えば、外部回路基板との接合に用いられる。
また、図7、図8に示す例のように、電子部品搭載層や中央端子層となる表面金属層16
においても、第1領域13と第2領域14とを有する貫通孔12と、貫通孔12の内側に設けられた充填導体15とに接続されていても構わない。
また、配線基板1は、上面側にて外部回路基板に接合する場合においても設けていても構わない。この場合、充填導体15は、絶縁基板11の上面および下面に設けられた表面導体層16間の放熱用の導体として用いられる。このような配線基板1は、例えば、配線基板1の下面側の全面に絶縁基体11よりも熱伝導率の高い部材を接合して配線基板1の放熱性をさらに向上できる。絶縁基体11よりも熱伝導率の高い材料としては、絶縁基板11が窒化アルミニウム質焼結体からなる場合、銅(Cu)、銅−タングステン(Cu−W)、銅−モリブデン(Cu−Mo)、アルミニウム(Al)等の金属材料等が挙げられる。
また、縦断面視において、隣接する貫通孔12の第2の内壁14aの開口径を異ならせても構わない。
また、上述の例では、配線基板1には、1つの電子部品2が搭載されているが、複数の電子部品2が搭載される配線基板1であっても構わない。
また、配線基板1は多数個取り配線基板の形態で製作されていてもよい。
1・・・・配線基板
11・・・・絶縁基板
11a・・・絶縁層
12・・・・貫通孔
13・・・・第1領域
13a・・・第1の内壁
14・・・・第2領域
14a・・・第2の内壁
15・・・・充填導体
16・・・・表面金属層
17・・・・薄膜層
2・・・・電子部品
3・・・・接続部材
4・・・・封止材

Claims (2)

  1. 絶縁基板と、
    該絶縁基板を厚み方向に貫通する貫通孔と、
    該貫通孔内に設けられた充填導体とを備えており、
    前記貫通孔は、
    前記絶縁基板の厚み方向の中央部に位置しており、第1の内壁を有している第1領域と、該第1領域の端から前記貫通孔の端にかけての領域であって、
    前記第1領域の端から前記貫通孔の端にかけて径が拡大しており、前記第1の内壁に対して傾斜している第2の内壁を有している第2領域とを有しており、
    前記第1の内壁と前記第2の内壁との間の角は丸く、
    前記絶縁基板の上面側の前記第2領域の前記第2の内壁の開口径が前記絶縁基板の下面側の前記第2領域の前記第2の内壁の開口径よりも大きく、
    前記絶縁基板の上面側の前記第2領域の前記第2の内壁は縦断面視で複数の凹状となっていることを特徴とする配線基板。
  2. 請求項1に記載された配線基板と、該配線基板に搭載された電子部品を備えていることを特徴とする電子装置。
JP2014063970A 2014-03-26 2014-03-26 配線基板および電子装置 Active JP6400928B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014063970A JP6400928B2 (ja) 2014-03-26 2014-03-26 配線基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014063970A JP6400928B2 (ja) 2014-03-26 2014-03-26 配線基板および電子装置

Publications (2)

Publication Number Publication Date
JP2015185820A JP2015185820A (ja) 2015-10-22
JP6400928B2 true JP6400928B2 (ja) 2018-10-03

Family

ID=54351997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014063970A Active JP6400928B2 (ja) 2014-03-26 2014-03-26 配線基板および電子装置

Country Status (1)

Country Link
JP (1) JP6400928B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168548A (ja) 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
JP6667184B2 (ja) * 2016-04-19 2020-03-18 日本特殊陶業株式会社 配線基板の製造方法
JP6791719B2 (ja) * 2016-10-26 2020-11-25 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
JP6904551B2 (ja) * 2016-11-29 2021-07-21 株式会社Spacewa Ledディスプレイ装置
US11145587B2 (en) * 2017-05-26 2021-10-12 Kyocera Corporation Electronic component mounting substrate, electronic device, and electronic module
KR102393035B1 (ko) * 2017-09-01 2022-05-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
JP6446155B1 (ja) 2018-07-17 2018-12-26 株式会社日立パワーソリューションズ 両面回路非酸化物系セラミックス基板およびその製造方法
US11393761B2 (en) * 2018-12-25 2022-07-19 Tdk Corporation Circuit board and its manufacturing method
US20240304539A1 (en) * 2023-03-10 2024-09-12 Advanced Technical Ceramics Company Metal-ceramic mixed package substrate plated with non-magnetic layer stack

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8413324B2 (en) * 2009-06-09 2013-04-09 Ibiden Co., Ltd. Method of manufacturing double-sided circuit board
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP5915882B2 (ja) * 2011-09-29 2016-05-11 日立化成株式会社 配線板及びその製造方法

Also Published As

Publication number Publication date
JP2015185820A (ja) 2015-10-22

Similar Documents

Publication Publication Date Title
JP6400928B2 (ja) 配線基板および電子装置
JP6298163B2 (ja) 配線基板、電子装置および電子モジュール
JP6267803B2 (ja) 配線基板、電子装置および電子モジュール
JP5678085B2 (ja) 配線基板、電子装置および多数個取り配線基板
JP2014127678A (ja) 配線基板および電子装置
JP6133901B2 (ja) 配線基板、電子装置および発光装置
JP2005136019A (ja) 発光素子収納用パッケージ及びその製造方法
JP2022169595A (ja) 電子素子搭載用基板および電子装置
JP2018032773A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP6306474B2 (ja) 配線基板、電子装置および電子モジュール
JP5855822B2 (ja) 多数個取り配線基板
JP6271882B2 (ja) 配線基板および電子装置
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6267068B2 (ja) 配線基板、電子装置および電子モジュール
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP7143535B2 (ja) 電子部品搭載用基体および電子装置
JP7259091B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP2019114754A (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
JP2004281470A (ja) 配線基板
JP6514036B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
CN115152040A (zh) 电子元件安装用封装和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180906

R150 Certificate of patent or registration of utility model

Ref document number: 6400928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150