JP6464935B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP6464935B2 JP6464935B2 JP2015119009A JP2015119009A JP6464935B2 JP 6464935 B2 JP6464935 B2 JP 6464935B2 JP 2015119009 A JP2015119009 A JP 2015119009A JP 2015119009 A JP2015119009 A JP 2015119009A JP 6464935 B2 JP6464935 B2 JP 6464935B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- power supply
- switching power
- supply device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、スイッチング素子を用いて電圧変換を行うスイッチング電源装置に関する。 The present invention relates to a switching power supply device that performs voltage conversion using a switching element.
スイッチング電源装置の一例として種々のDC−DCコンバータが提案され、実用に供されている(例えば、特許文献1,2)。この種のDC−DCコンバータは一般に、スイッチング素子を含むインバータ回路と、電力変換トランス(変圧素子)と、整流平滑回路とを備えている。
Various DC-DC converters have been proposed as an example of a switching power supply and are put into practical use (for example,
ところで、このようなDC−DCコンバータ等のスイッチング電源装置では一般に、電力変換効率を向上させることが望まれている。 Incidentally, in such a switching power supply device such as a DC-DC converter, it is generally desired to improve power conversion efficiency.
本発明はかかる問題点に鑑みてなされたもので、その目的は、電力変換効率を向上させ易くすることが可能なスイッチング電源装置を提供することにある。 The present invention has been made in view of such problems, and an object thereof is to provide a switching power supply device capable of easily improving power conversion efficiency.
本発明のスイッチング電源装置は、入力電圧が入力される入力端子対と、出力電圧が出力される出力端子対と、1次側巻線および2次側巻線をそれぞれ有するN個(N:2以上の整数)のトランスと、入力端子対と1次側巻線との間において互いに並列配置され、各々がスイッチング素子を含んで構成されたN個のインバータ回路と、出力端子対と2次側巻線との間に配置されると共に、{2×(N+1)}個の整流素子と、チョークコイルと、出力端子対間に配置された容量素子とを含んで構成された整流平滑回路と、N個のインバータ回路におけるスイッチング素子の動作をそれぞれ制御するスイッチング駆動を行う駆動部とを備えたものである。上記整流平滑回路では、同じ向きで互いに直列配置された2個の整流素子を各々が有する(N+1)本のアームが、出力端子間において互いに並列配置されている。(N+1)本のアームのうちの互いに隣接するアーム同士の間にそれぞれ、N個のトランスにおける2次側巻線が個別にHブリッジ接続されている。(N+1)本のアームと容量素子との間に、チョークコイルが配置されている。また、上記駆動部は、N個のインバータ回路同士が位相差を持って動作すると共に、N個のインバータ回路の各々において、スイッチング素子のオンデューティ期間の長さが略最大値となるように、スイッチング駆動を行うことにより、スイッチング素子のオフデューティ期間を、入力端子対間での複数のスイッチング素子同士のオン状態による電気的な短絡を回避するための、デッドタイムの期間のみに限定させる。
The switching power supply device according to the present invention includes N (N: 2) terminals each having an input terminal pair to which an input voltage is input, an output terminal pair to which an output voltage is output, a primary winding and a secondary winding. (An integer above), N inverter circuits arranged in parallel with each other between the input terminal pair and the primary winding, each including a switching element, an output terminal pair, and a secondary side A rectifying / smoothing circuit which is arranged between the windings and includes {2 × (N + 1)} rectifying elements, a choke coil, and a capacitive element arranged between the output terminal pairs; And a driving unit that performs switching driving for controlling the operation of the switching elements in the N inverter circuits. In the rectifying / smoothing circuit, (N + 1) arms each having two rectifying elements arranged in series in the same direction are arranged in parallel between the output terminals. The secondary windings of the N transformers are individually H-bridge connected between adjacent arms of the (N + 1) arms. A choke coil is disposed between the (N + 1) arms and the capacitive element. In addition, the drive unit operates with a phase difference between the N inverter circuits, and in each of the N inverter circuits, the length of the on-duty period of the switching element is substantially the maximum value. By performing switching driving, the off-duty period of the switching element is limited to only a dead time period for avoiding an electrical short circuit due to the ON state of the plurality of switching elements between the input terminal pairs.
本発明のスイッチング電源装置によれば、電力変換効率を向上させ易くすることが可能となる。 According to the switching power supply device of the present invention, it is possible to easily improve the power conversion efficiency.
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(各インバータ回路がハーフブリッジ回路からなる場合の例)
2.変形例
変形例1(インバータ回路,トランスが3つずつ設けられている場合の例)
変形例2(インバータ回路,トランスが4つずつ設けられている場合の例)
変形例3(各インバータ回路がフルブリッジ回路からなる場合の例)
変形例4(インバータ回路内に偏励磁防止用の容量素子を設けた場合の例)
変形例5(インバータ回路内に逆電圧クランプ用の整流素子を設けた場合の例)
変形例6(整流平滑回路内のチョークコイルの他の構成例)
3.その他の変形例
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The description will be given in the following order.
1. Embodiment (example in which each inverter circuit is a half-bridge circuit)
2. Modified example Modified example 1 (example in which three inverter circuits and three transformers are provided)
Modification 2 (example in which four inverter circuits and four transformers are provided)
Modification 3 (example when each inverter circuit is a full bridge circuit)
Modification 4 (example in which a capacitive element for preventing partial excitation is provided in the inverter circuit)
Modification 5 (example in which a rectifying element for reverse voltage clamping is provided in the inverter circuit)
Modification 6 (Another configuration example of the choke coil in the rectifying and smoothing circuit)
3. Other variations
<1.実施の形態>
[構成]
図1は、本発明の一実施の形態に係るスイッチング電源装置(スイッチング電源装置1)の概略構成例を回路図で表したものである。このスイッチング電源装置1は、バッテリ10(第1のバッテリ)から供給される直流入力電圧Vinを直流出力電圧Voutに電圧変換し、図示しない第2のバッテリに供給して負荷7を駆動する、DC−DCコンバータとして機能するものである。ここで、スイッチング電源装置1における電圧変換の態様としては、アップコンバート(昇圧)およびダウンコンバート(降圧)のいずれであってもよい。なお、直流入力電圧Vinは本発明における「入力電圧」の一具体例に対応し、直流出力電圧Voutは本発明における「出力電圧」の一具体例に対応する。
<1. Embodiment>
[Constitution]
FIG. 1 is a circuit diagram showing a schematic configuration example of a switching power supply device (switching power supply device 1) according to an embodiment of the present invention. This switching
スイッチング電源装置1は、2つの入力端子T1,T2と、2つの出力端子T3,T4と、入力平滑コンデンサCinと、2つのインバータ回路21,22と、2つのトランス31,32と、整流平滑回路4と、駆動回路5とを備えている。入力端子T1,T2間には直流入力電圧Vinが入力され、出力端子T3,T4の間からは直流出力電圧Voutが出力されるようになっている。なお、入力端子T1,T2は本発明における「入力端子対」の一具体例に対応し、出力端子T3,T4は本発明における「出力端子対」の一具体例に対応する。
The
入力平滑コンデンサCinは、入力端子T1に接続された1次側高圧ラインL1Hと、入力端子T2に接続された1次側低圧ラインL1Lとの間に配置されている。具体的には、後述する2つのインバータ回路21,22と入力端子T1,T2との間の位置において、入力平滑コンデンサCinの第1端が1次側高圧ラインL1Hに接続されると共に、入力平滑コンデンサCinの第2端が1次側低圧ラインL1Lに接続されている。この入力平滑コンデンサCinは、入力端子T1,T2から入力された直流入力電圧Vinを平滑化するためのコンデンサである。なお、図1に示した回路構成例では、後述するインバータ回路21,22内の2つのコンデンサC51,C52もそれぞれ、入力平滑コンデンサとして機能することから、この入力平滑コンデンサCinを設けないようにしてもよい。
The input smoothing capacitor Cin is disposed between the primary high-voltage line L1H connected to the input terminal T1 and the primary low-voltage line L1L connected to the input terminal T2. Specifically, a first end of the input smoothing capacitor Cin is connected to the primary high-voltage line L1H at a position between two
(インバータ回路21,22)
インバータ回路21,22は、入力端子T1,T2と、後述するトランス31,32における1次側巻線311,321との間において、互いに並列配置されている。これらのインバータ回路21,22はそれぞれ、2個のスイッチング素子を含むハーフブリッジ回路により構成されている。
(
The
具体的には、インバータ回路21は、2つのスイッチング素子S1,S2と、これらスイッチング素子S1,S2に対してそれぞれ並列接続されたコンデンサC1,C2およびダイオードD1,D2と、2つのコンデンサC51,C52とを有している。また、インバータ回路22は、2つのスイッチング素子S3,S4と、これらスイッチング素子S3,S4に対してそれぞれ並列接続されたコンデンサC3,C4およびダイオードD3,D4と、2つのコンデンサC51,C52と、共振用インダクタLrとを有している。つまり、コンデンサC51,C52はそれぞれ、インバータ回路21,22に共有された素子となっている。なお、ダイオードD1〜D4はいずれも、カソードが1次側高圧ラインL1H側に配置されると共にアノードが1次側低圧ラインL1L側に配置されており、逆方向接続状態となっている。
Specifically, the
インバータ回路21では、スイッチング素子S1,S2の第1端同士と、コンデンサC1,C2の第1端同士と、ダイオードD1のアノードと、ダイオードD2のカソードとが、接続点P1において互いに接続されている。コンデンサC51,C52の第1端同士は、接続点P3において互いに接続されている。スイッチング素子S1の第2端と、コンデンサC1の第2端と、ダイオードD1のカソードと、コンデンサC51の第2端とが、1次側高圧ラインL1H上の接続点P4において互いに接続されている。スイッチング素子S2の第2端と、コンデンサC2の第2端と、ダイオードD2のアノードと、コンデンサC52の第2端とが、1次側低圧ラインL1L上の接続点P5において互いに接続されている。接続点P1,P3間には、後述するトランス31の1次側巻線311が挿入配置されている。このような構成によりインバータ回路21では、後述する駆動回路5から供給される駆動信号SG1,SG2に従って各スイッチング素子S1,S2がオン・オフ動作を行うことにより、入力端子T1,T2間に印加される直流入力電圧Vinを交流電圧に変換してトランス31へ出力するようになっている。
In the
インバータ回路22では、スイッチング素子S3,S4の第1端同士と、コンデンサC3,C4の第1端同士と、ダイオードD3のアノードと、ダイオードD4のカソードとが、接続点P2において互いに接続されている。スイッチング素子S3の第2端と、コンデンサC3の第2端と、ダイオードD3のカソードと、コンデンサC51の第2端とが、上記した接続点P4において互いに接続されている。スイッチング素子S4の第2端と、コンデンサC4の第2端と、ダイオードD4のアノードと、コンデンサC52の第2端とが、上記した接続点P5において互いに接続されている。接続点P3,P2間には、後述するトランス32の1次側巻線321と、共振用インダクタLrとが、互いに直列接続された状態で挿入配置されている。具体的には、1次側巻線321の第1端が接続点P3に接続され、1次側巻線321の第2端と共振用インダクタLrの第1端とが接続点P6において互いに接続され、共振用インダクタLrの第2端が接続点P2に接続されている。このような構成によりインバータ回路22においても、後述する駆動回路5から供給される駆動信号SG3,SG4に従って各スイッチング素子S3,S4がオン・オフ動作を行うことにより、直流入力電圧Vinを交流電圧に変換してトランス32へ出力するようになっている。
In the
なお、スイッチング素子S1〜S4としては、例えば電界効果型トランジスタ(MOS−FET;Metal Oxide Semiconductor-Field Effect Transistor)やIGBT(Insulated Gate Bipolor Transistor)などのスイッチ素子が用いられる。スイッチング素子S1〜S4としてMOS―FETを用いた場合には、コンデンサC1〜C4およびダイオードD1〜D4をそれぞれ、このMOS―FETの寄生容量または寄生ダイオードから構成することが可能である。また、コンデンサC1〜C4をそれぞれ、ダイオードD1〜D4の接合容量で構成することも可能である。このように構成した場合、スイッチング素子S1〜S4とは別個にコンデンサC1〜C4やダイオードD1〜D4を設ける必要がなくなり、インバータ回路21,22の回路構成を簡素化することが可能となる。
As the switching elements S1 to S4, for example, a switching element such as a field effect transistor (MOS-FET) or an insulated gate bipolar transistor (IGBT) is used. When MOS-FETs are used as the switching elements S1 to S4, the capacitors C1 to C4 and the diodes D1 to D4 can be constituted by parasitic capacitances or parasitic diodes of the MOS-FETs, respectively. Also, the capacitors C1 to C4 can be configured with junction capacitances of the diodes D1 to D4, respectively. In such a configuration, it is not necessary to provide the capacitors C1 to C4 and the diodes D1 to D4 separately from the switching elements S1 to S4, and the circuit configuration of the
(トランス31,32)
トランス31は、1次側巻線311および2次側巻線312を有している。1次側巻線311は、第1端が接続点P1に接続され、第2端が接続点P3に接続されている。2次側巻線312は、第1端が後述する整流平滑回路4内の接続点P7に接続され、第2端が整流平滑回路4内の接続点P8に接続されている。このトランス31は、インバータ回路21によって生成された交流電圧(トランス31に入力される交流電圧)を電圧変換し、2次側巻線312の端部から交流電圧を出力するようになっている。なお、この場合の電圧変換の度合いは、1次側巻線311と2次側巻線312との巻数比によって定まる。
(
The
トランス32も同様に、1次側巻線321および2次側巻線322を有している。1次側巻線321は、第1端が接続点P3に接続され、第2端が接続点P6に接続されている。2次側巻線322は、第1端が後述する整流平滑回路4内の接続点P8に接続され、第2端が整流平滑回路4内の接続点P9に接続されている。このトランス32は、インバータ回路22によって生成された交流電圧(トランス32に入力される交流電圧)を電圧変換し、2次側巻線322の端部から交流電圧を出力するようになっている。なお、この場合の電圧変換の度合いも、1次側巻線321と2次側巻線322との巻数比によって定まる。
Similarly, the
(整流平滑回路4)
整流平滑回路4は、トランス31,32における2次側巻線312,322と、出力端子T3,T4との間に配置されている。この整流平滑回路4は、6個の整流ダイオード411,412,421,422,431,432と、1個のチョークコイルLchと、1個の出力平滑コンデンサCoutとを有している。なお、整流ダイオード411,412,421,422,431,432はそれぞれ、本発明における「整流素子」の一具体例に対応し、出力平滑コンデンサCoutは本発明における「容量素子」の一具体例に対応する。
(Rectifying and smoothing circuit 4)
The rectifying /
この整流平滑回路4では、同じ向きで互いに直列配置された2個ずつの整流ダイオードによって、3本のアームが形成されている。具体的には、整流ダイオード411,412によって第1のアームが形成され、整流ダイオード421,422によって第2のアームが形成され、整流ダイオード431,432によって第3のアームが形成されている。また、これら第1〜第3のアームは、出力端子T3,T4間において互いに並列配置されている。具体的には、第1〜第3のアームの第1端同士の接続点(接続点Px)が、チョークコイルLchおよび出力ラインLOを介して出力端子T3に接続され、第1〜第3のアームの第2端同士の接続点が、出力端子T4から延伸する接地ラインLGに接続されている。
In this rectifying / smoothing
第1のアームでは、整流ダイオード411,412のカソードがそれぞれ、この第1のアームの上記第1端側に配置されていると共に、整流ダイオード411,412のアノードがそれぞれ、この第1のアームの上記第2端側に配置されている。具体的には、整流ダイオード411のカソードが接続点Pxに接続され、整流ダイオード411のアノードと整流ダイオード412のカソードとが接続点P7において互いに接続され、整流ダイオード412のアノードが接地ラインLGに接続されている。
In the first arm, the cathodes of the
同様に、第2のアームでは、整流ダイオード421,422のカソードがそれぞれ、この第2のアームの上記第1端側に配置されていると共に、整流ダイオード421,422のアノードがそれぞれ、この第2のアームの上記第2端側に配置されている。具体的には、整流ダイオード421のカソードが接続点Pxに接続され、整流ダイオード421のアノードと整流ダイオード422のカソードとが接続点P8において互いに接続され、整流ダイオード422のアノードが接地ラインLGに接続されている。
Similarly, in the second arm, the cathodes of the
同様に、第3のアームでは、整流ダイオード431,432のカソードがそれぞれ、この第3のアームの上記第1端側に配置されていると共に、整流ダイオード431,432のアノードがそれぞれ、この第3のアームの上記第2端側に配置されている。具体的には、整流ダイオード431のカソードが接続点Pxに接続され、整流ダイオード431のアノードと整流ダイオード432のカソードとが接続点P9において互いに接続され、整流ダイオード432のアノードが接地ラインLGに接続されている。
Similarly, in the third arm, the cathodes of the
また、これら第1〜第3のアームのうちの互いに隣接するアーム同士の間にはそれぞれ、トランス31,32における2次側巻線312,322が、個別にHブリッジ接続されている。具体的には、互いに隣接する第1のアームと第2のアームとの間に、トランス31の2次側巻線312がHブリッジ接続されている。また、互いに隣接する第2のアームと第3のアームとの間に、トランス32の2次側巻線322がHブリッジ接続されている。より具体的には、第1のアーム上の接続点P7と第2のアーム上の接続点P8との間に、2次側巻線312が挿入配置されていると共に、第2のアーム上の接続点P8と第3のアーム上の接続点P9との間に、2次側巻線322が挿入配置されている。
In addition,
このような第1〜第3のアームと出力平滑コンデンサCoutとの間には、チョークコイルLchが配置されている。具体的には、これら第1〜第3のアームにおける上記第1端同士の接続点(接続点Px)と、出力平滑コンデンサCoutの第1端との間には、出力ラインLOを介してチョークコイルLchが挿入配置されている。また、第1〜第3のアームにおける上記第2端同士の接続点は、接地ラインLG上において、出力平滑コンデンサCoutの第2端に接続されている。 A choke coil Lch is disposed between the first to third arms and the output smoothing capacitor Cout. Specifically, a choke is connected between the connection point (connection point Px) of the first ends of the first to third arms and the first end of the output smoothing capacitor Cout via the output line LO. The coil Lch is inserted and arranged. The connection point between the second ends of the first to third arms is connected to the second end of the output smoothing capacitor Cout on the ground line LG.
このような構成の整流平滑回路4では、整流ダイオード411,412,421,422,431,432により構成される整流回路において、トランス31,32から出力される交流電圧を整流して出力するようになっている。また、チョークコイルLchおよび出力平滑コンデンサCoutにより構成される平滑回路において、上記整流回路によって整流された電圧を平滑化することで、直流出力電圧Voutを生成するようになっている。なお、このようにして生成された直流出力電圧Voutは、出力端子T3,T4から第2のバッテリ(図示せず)に出力されて給電されるようになっている。
In the rectifying /
(駆動回路5)
駆動回路5は、インバータ回路21,22内のスイッチング素子S1〜S4の動作をそれぞれ制御するスイッチング駆動を行う回路である。具体的には、駆動回路5は、スイッチング素子S1〜S4に対してそれぞれ駆動信号SG1〜SG4を供給することで、各スイッチング素子S1〜S4のオン・オフ動作を制御するようになっている。
(Drive circuit 5)
The
ここで本実施の形態では、駆動回路5は、2個のインバータ回路21,22同士が位相差(後述する位相差φ)を持って動作するように、スイッチング駆動を行う。換言すると、この駆動回路5は、スイッチング素子S1〜S4に対してスイッチング位相制御を行い、上記位相差を適切に設定することにより、直流出力電圧Voutを安定化させるようになっている。また、このとき駆動回路5は、詳細は後述するが、これらのインバータ回路21,22において、例えば、各スイッチング素子S1〜S4のオンデューティ期間の長さが略最大値(望ましくは最大値)となるように、スイッチング駆動を行う。なお、この駆動回路5は、本発明における「駆動部」の一具体例に対応する。
Here, in the present embodiment, the
[動作および作用・効果]
(A.基本動作)
このスイッチング電源装置1では、インバータ回路21,22において、入力端子T1,T2から供給される直流入力電圧Vinがスイッチングされることで、交流電圧が生成される。この交流電圧は、トランス31,32における1次側巻線311,321へ供給される。そして、トランス31,32ではこの交流電圧が変圧され、2次側巻線312,322から変圧された交流電圧が出力される。
[Operation and action / effect]
(A. Basic operation)
In the switching
整流平滑回路4では、トランス31,32から出力された交流電圧(変圧された交流電圧)が、整流ダイオード411,412,421,422,431,432によって整流された後、チョークコイルLchおよび出力平滑コンデンサCoutによって平滑化される。これにより、出力端子T3,T4から直流出力電圧Voutが出力される。そして、この直流出力電圧Voutは、図示しない第2のバッテリに給電されてその充電に供されると共に、負荷7が駆動される。
In the rectifying /
(B.詳細動作)
次に、図2〜図11を参照して、スイッチング電源装置1の詳細動作について説明する。
(B. Detailed operation)
Next, a detailed operation of the switching
図2は、スイッチング電源装置1における各部の電圧波形または電流波形を、タイミング波形図で表したものである。具体的には、図2(A),図2(B)は、駆動信号SG1〜SG4の各電圧波形を示している。図2(C)〜図2(F)は、図1中に示したように、1次側巻線311,321をそれぞれ流れる電流I311,I321と、整流ダイオード411,412,421,422,431,432をそれぞれ流れる電流I411,I412,I421,I422,I431,I432と、の各電流波形を示している。図2(G)は、図1中に示したように、前述した接続点Pxと接地ラインLGとの間に印加される電圧VPxの電圧波形を示している。図2(H)は、図1中に示したように、チョークコイルLchを流れる電流ILchと、出力電流Ioutとの各電流波形を示している。なお、各電圧および各電流の方向はそれぞれ、図1中において矢印で示した方向を正方向としている。
FIG. 2 is a timing waveform diagram showing the voltage waveform or current waveform of each part in the switching
また、図3〜図11はそれぞれ、図2中に示した各タイミング(タイミングt0〜t5)におけるスイッチング電源装置1の動作状態を、回路図で模式的に表したものである。なお、図2に示した動作は、タイミングt0〜t5(前半の半周期分)の動作と、タイミングt5〜t0(後半の半周期分)の動作とを合わせて、1周期分の動作となっている。
3 to 11 schematically show the operation states of the switching
(B−1.前半の半周期分の動作)
最初に、図2〜図11を参照して、前半の半周期分(タイミングt0〜t5)の動作について説明する。
(B-1. Operation for half cycle of first half)
First, with reference to FIG. 2 to FIG. 11, the operation for the first half cycle (timing t0 to t5) will be described.
スイッチング素子S1〜S4の駆動信号SG1〜SG4(図2(A),(B))についてみると、以下のようになっている。すなわち、これらスイッチング素子S1〜S4は、スイッチング動作のいかなる状態においても、直流入力電圧Vinが印加された入力端子T1,T2が電気的に短絡されない組み合わせおよびタイミングで駆動される。具体的には、スイッチング素子S3,S4同士は、同時にオンとなることはなく、また、スイッチング素子S1,S2同士も、同時にオンとなることはない。これらが同時にオンとなるのを回避するためにとられる時間的間隔は、「デッドタイム」と称される。また、2個のインバータ回路21,22同士は(スイッチング素子S1,S2とスイング素子S3,S4とは)、例えば図2中に示したように、位相差φを持って動作する。つまり、駆動回路5は、これらのスイッチング素子S1〜S4に対してスイッチング位相制御を行うようになっている。
The drive signals SG1 to SG4 (FIGS. 2A and 2B) of the switching elements S1 to S4 are as follows. In other words, the switching elements S1 to S4 are driven with a combination and timing at which the input terminals T1 and T2 to which the DC input voltage Vin is applied are not electrically short-circuited in any state of the switching operation. Specifically, the switching elements S3 and S4 are not simultaneously turned on, and the switching elements S1 and S2 are not simultaneously turned on. The time interval taken to avoid turning them on at the same time is called "dead time". Further, the two
(タイミングt0〜t1)
まず、タイミングt0よりも前の期間では、スイッチング素子S2,S3がオン状態になっていると共に、スイッチング素子S1,S4がオフ状態となっている(図2(A),(B))。次に、タイミングt0〜t1の期間では、まず、タイミングt0において、スイッチング素子S3がオフ状態となる(図2(B))。
(Timing t0 to t1)
First, in a period before timing t0, the switching elements S2 and S3 are in the on state, and the switching elements S1 and S4 are in the off state (FIGS. 2A and 2B). Next, in a period from timing t0 to t1, first, the switching element S3 is turned off at timing t0 (FIG. 2B).
すると、図3に示したように、トランス31,32の1次側(インバータ回路21,22)では、ループ電流Ia,Ib,Ic,Idがそれぞれ流れる。具体的には、ループ電流Iaは、バッテリ10、入力端子T2、コンデンサC52、コンデンサC51、入力端子T1およびバッテリ10の順に経由して周回するように流れる。ループ電流Ibは、1次側巻線311、スイッチング素子S2、コンデンサC52および1次側巻線311の順に経由して周回するように流れる。ループ電流Icは、共振用インダクタLr、1次側巻線321、コンデンサC51、コンデンサC3および共振用インダクタLrの順に経由して周回するように流れる。ループ電流Idは、共振用インダクタLr、1次側巻線321、コンデンサC52、コンデンサC4および共振用インダクタLrの順に経由して周回するように流れる。
Then, as shown in FIG. 3, loop currents Ia, Ib, Ic, and Id flow on the primary sides (
このうち、ループ電流Ic,Id(後述する「循環電流」に相当)は、共振用インダクタLrおよびトランス32のリーケージインダクタンス(図示せず)に蓄えられたエネルギーによって流れるものであり、これまでの電流方向が維持されるように流れる。換言すると、これらの共振用インダクタLrおよびトランス32のリーケージインダクタンスと、コンデンサC3,C4,C51,C52とが協働してLC共振回路が構成され、LC共振動作がなされることで、このようなループ電流Ic,Idが流れる。これらのループ電流Ic,Idによって、コンデンサC3が充電される一方、コンデンサC4が放電されることになる。
Among these, the loop currents Ic and Id (corresponding to “circulating current” to be described later) flow due to the energy stored in the resonance inductor Lr and the leakage inductance (not shown) of the
一方、トランス31,32の2次側(整流平滑回路4)では、図3に示したように、ループ電流Ie,Ifおよび出力電流Ioutがそれぞれ流れる。ループ電流Ieは、2次側巻線312、整流ダイオード421、チョークコイルLch、出力平滑コンデンサCout、整流ダイオード412および2次側巻線312の順に経由して周回するように流れる。ループ電流Ifは、2次側巻線322、整流ダイオード421、チョークコイルLch、出力平滑コンデンサCout、整流ダイオード432および2次側巻線322の順に経由して周回するように流れる。また、出力電流Ioutは、出力平滑コンデンサCout、出力端子T3、負荷7、出力端子T4および出力平滑コンデンサCoutの順に経由して周回するように流れることで、負荷7が駆動される。
On the other hand, on the secondary side (rectifier smoothing circuit 4) of the
このタイミングt0〜t1の期間では、その後、スイッチング素子S3の両端間の電圧=Vin、かつ、スイッチング素子S4の両端間の電圧=0Vに達する(接続点P2の電位=0Vになる)と、以下のようになる。 Thereafter, when the voltage between both ends of the switching element S3 = Vin and the voltage between both ends of the switching element S4 reaches 0V (the potential at the connection point P2 = 0V) in the period of the timing t0 to t1, become that way.
すなわち、図4に示したように、ボディダイオードとしてのダイオードD4が導通するようになる。したがって、図3に示したループ電流Ic,Idの代わりに、このダイオードD4を流れるループ電流Ihが流れるようになる。具体的には、このループ電流Ihは、共振用インダクタLr、1次側巻線321、コンデンサC52、ダイオードD4および共振用インダクタLrの順に経由して周回するように流れる。 That is, as shown in FIG. 4, the diode D4 as the body diode becomes conductive. Therefore, instead of the loop currents Ic and Id shown in FIG. 3, a loop current Ih flowing through the diode D4 flows. Specifically, the loop current Ih flows so as to circulate through the resonance inductor Lr, the primary side winding 321, the capacitor C52, the diode D4, and the resonance inductor Lr in this order.
なお、このとき、トランス31,32の1次側では、図3に示したループ電流Iaの代わりに、図4に示したようなループ電流Igが流れるようになる。具体的には、このループ電流Igは、バッテリ10、入力端子T1、コンデンサC51、コンデンサC52、入力端子T2およびバッテリ10の順に経由して周回するように流れる。また、トランス31,32の2次側では、図3に示したループ電流Ie,Ifおよび出力電流Ioutがそのまま流れ続け、負荷7が駆動される。
At this time, on the primary side of the
続いて、このようにしてダイオードD4が導通した後、図5に示したように、スイッチング素子S4がオン状態となる(図2(B))。これによりZVS(ゼロボルト・スイッチング)動作が実現され、その結果、スイッチング素子S4における損失(スイッチング損失)が低減される。このとき、図5に示したように、図4に示したループ電流Ihの代わりに、このスイッチング素子S4を流れるループ電流Iiが流れることになる。このループ電流Iiは、共振用インダクタLr、1次側巻線321、コンデンサC52、スイッチング素子S4および共振用インダクタLrの順に経由して周回するように流れる。なお、このようにして、前述した共振用インダクタLrおよびトランス32のリーケージインダクタンスに蓄えられたエネルギーが放出され切ったときが、図2中のタイミングt1に相当する。
Subsequently, after the diode D4 is turned on in this way, the switching element S4 is turned on as shown in FIG. 5 (FIG. 2B). Thereby, ZVS (zero volt switching) operation is realized, and as a result, the loss (switching loss) in the switching element S4 is reduced. At this time, as shown in FIG. 5, a loop current Ii flowing through the switching element S4 flows instead of the loop current Ih shown in FIG. The loop current Ii flows so as to circulate through the resonance inductor Lr, the primary winding 321, the capacitor C 52, the
(タイミングt1〜t2)
次に、図6に示したように、タイミングt1〜t2の期間では以下のようになる。すなわち、トランス31,32の1次側では、図4に示したループ電流Iiとは逆向きのループ電流Ijが流れる。つまり、ループ電流の向きが反転することになる。このループ電流Ijは、共振用インダクタLr、スイッチング素子S4、コンデンサC52、1次側巻線321および共振用インダクタLrの順に経由して周回するように流れる。このようなループ電流Ijが流れることで、共振用インダクタLrおよびトランス32のリーケージインダクタンスにエネルギーが蓄えられる(励磁される)ことになる。つまり、このタイミングt1〜t2の期間は、共振用インダクタLrおよびトランス32のリーケージインダクタンスへのエネルギー蓄積期間(励磁期間)に相当する。
(Timing t1 to t2)
Next, as shown in FIG. 6, during the period of timing t1 to t2, the following occurs. That is, on the primary side of the
また、このような1次側での電流反転に伴い、トランス31,32の2次側では、図6に示したように、これまでに説明したループ電流Ifの代わりに、ループ電流Ikが流れるようになる。このループ電流Ikは、2次側巻線322、整流ダイオード431、チョークコイルLch、出力平滑コンデンサCout、整流ダイオード412、2次側巻線312および2次側巻線322の順に経由して周回するように流れる。
In addition, with the current reversal on the primary side, the loop current Ik flows on the secondary side of the
ここで、共振用インダクタLrおよび1次側巻線321に流れる電流(ループ電流Ij)は、2次側巻線322に流れる電流(ループ電流Ik)と等価である。そして、トランス32における1次側巻線321の巻数および2次側巻線322の巻数をそれぞれ、Np2,Ns2とすると、共振用インダクタを流れる電流(=I321)は、(2次側巻線322を流れる電流)×(Ns2/Np2)となるまで増加することになる。
Here, the current (loop current Ij) flowing through the resonance inductor Lr and the primary winding 321 is equivalent to the current flowing through the secondary winding 322 (loop current Ik). When the number of turns of the primary side winding 321 and the number of turns of the secondary side winding 322 in the
(タイミングt2〜t3)
続いて、タイミングt2〜t3の期間は、トランス31,32の1次側から2次側への電力伝送期間となる。なお、このタイミングt2から後述するタイミングt5までの期間は、トランス32を用いた電力伝送期間となる。
(Timing t2 to t3)
Subsequently, a period from timing t2 to t3 is a power transmission period from the primary side to the secondary side of the
このタイミングt2〜t3の期間では、図7に示したようにして、各ループ電流が流れることになる。つまり、図6に示した各ループ電流のうち、ループ電流Ieが流れなくなり、トランス31,32の2次側では、ループ電流Ikおよび出力電流Ioutが流れることになる。
In the period from the timing t2 to t3, each loop current flows as shown in FIG. That is, the loop current Ie does not flow among the loop currents shown in FIG. 6, and the loop current Ik and the output current Iout flow on the secondary side of the
このとき、トランス32の1次側巻線321では、接続点P3側が「H(High)」状態、接続点P6側が「L(Low)」状態となり、2次側巻線322では、接続点P9側が「H」状態、接続点P8側が「L」状態となる。したがって、この2次側巻線322の両端間には、(Vin/2)×(Ns2/Np2)で表される電圧|V322|が発生する。
At this time, in the primary side winding 321 of the
一方、トランス31の1次側巻線311では、接続点P3側が「H」状態、接続点P1側が「L」状態となり、2次側巻線312では、接続点P8側が「H」状態、接続点P7側が「L」状態となる。したがって、トランス31における1次側巻線311の巻数および2次側巻線312の巻数をそれぞれ、Np1,Ns1とすると、この2次側巻線312の両端間には、(Vin/2)×(Ns1/Np1)で表される電圧|V312|が発生する。
On the other hand, in the primary side winding 311 of the
各2次側巻線312,322の両端における電位の高低状態(「H」状態,「L」状態)がこのようになることから、このタイミングt2〜t3の期間では、以下のようになる。すなわち、これらの2次側巻線312,322同士が、互いに直列接続された状態(後述する「2直列接続状態」)となる。換言すると、図2中に示したように、タイミングt2〜t3の期間は、2次側巻線312,322同士の直列接続状態期間ΔTsとなる。したがって、これらの2次側巻線312,322には互いに等しい電流が流れることになり、接続点Pxと接地ラインLGとの間に印加される電圧VPx(図2(G))=(|V312|+|V322|)となる。
Since the potential high and low states (“H” state and “L” state) at both ends of the
(タイミングt3〜t4)
次に、タイミングt3〜t4の期間では、まず、タイミングt3において、スイッチング素子S2がオフ状態となる(図2(A))。
(Timing t3 to t4)
Next, in a period from timing t3 to t4, first, at the timing t3, the switching element S2 is turned off (FIG. 2A).
すると、図8に示したように、トランス31,32の1次側では、これまでに説明したループ電流Ig,Ijとともに、ループ電流Il,Imがそれぞれ流れる。具体的には、ループ電流Ilは、1次側巻線311、コンデンサC1、コンデンサC51および1次側巻線311の順に経由して周回するように流れる。ループ電流Imは、1次側巻線311、コンデンサC2、コンデンサC52および1次側巻線311の順に経由して周回するように流れる。
Then, as shown in FIG. 8, on the primary side of the
これらのループ電流Il,Im(後述する「循環電流」に相当)は、トランス31のリーケージインダクタンス(図示せず)に蓄えられたエネルギーによって流れるものであり、これまでの電流方向が維持されるように流れる。換言すると、このトランス32のリーケージインダクタンスとコンデンサC1,C2,C51,C52とが協働してLC共振回路が構成され、LC共振動作がなされることで、このようなループ電流Il,Imが流れる。これらのループ電流Il,Imによって、コンデンサC2が充電される一方、コンデンサC1が放電されることになる。
These loop currents Il and Im (corresponding to “circulating current” to be described later) flow due to the energy stored in the leakage inductance (not shown) of the
一方、トランス31,32の2次側では、図8に示したように、これまでに説明したループ電流Ikおよび出力電流Ioutとともに、ループ電流Ioが流れる。このループ電流Ioは、2次側巻線322、整流ダイオード431、チョークコイルLch、出力平滑コンデンサCout、整流ダイオード422および2次側巻線322の順に経由して周回するように流れる。
On the other hand, on the secondary side of the
このタイミングt3〜t4の期間では、その後、スイッチング素子S2の両端間の電圧=Vin、かつ、スイッチング素子S1の両端間の電圧=0Vに達する(接続点P1の電位=Vinになる)と、以下のようになる。 Thereafter, when the voltage between both ends of the switching element S2 = Vin and the voltage between both ends of the switching element S1 reaches 0V (the potential at the connection point P1 = Vin) in the period from the timing t3 to t4, become that way.
すなわち、図9に示したように、ボディダイオードとしてのダイオードD1が導通するようになる。したがって、図8に示したループ電流Il,Imの代わりに、このダイオードD1を流れるループ電流Ipが流れるようになる。具体的には、このループ電流Ipは、1次側巻線311、ダイオードD1、コンデンサC51および1次側巻線311の順に経由して周回するように流れる。
That is, as shown in FIG. 9, the diode D1 as the body diode becomes conductive. Therefore, instead of the loop currents Il and Im shown in FIG. 8, the loop current Ip flowing through the diode D1 flows. Specifically, the loop current Ip flows so as to circulate through the primary side winding 311, the
なお、このとき、トランス31,32の2次側では、図8に示したループ電流Ik,Ioおよび出力電流Ioutがそのまま流れ続け、負荷7が駆動される。
At this time, on the secondary side of the
続いて、このようにしてダイオードD1が導通した後、図10に示したように、スイッチング素子S1がオン状態となる(図2(A))。これによりZVS動作が実現され、その結果、スイッチング素子S1における損失(スイッチング損失)が低減される。このとき、図10に示したように、図9に示したループ電流Ipの代わりに、このスイッチング素子S1を流れるループ電流Iqが流れることになる。このループ電流Iqは、1次側巻線311、スイッチング素子S1、コンデンサC51および1次側巻線311の順に経由して周回するように流れる。なお、このようにして、前述したトランス31のリーケージインダクタンスに蓄えられたエネルギーが放出され切ったときが、図2中のタイミングt4に相当する。
Subsequently, after the diode D1 is turned on in this way, the switching element S1 is turned on as shown in FIG. 10 (FIG. 2A). Thereby, the ZVS operation is realized, and as a result, the loss (switching loss) in the switching element S1 is reduced. At this time, as shown in FIG. 10, a loop current Iq flowing through the switching element S1 flows instead of the loop current Ip shown in FIG. This loop current Iq flows so as to circulate through the primary winding 311, the
(タイミングt4〜t5)
次に、図11に示したように、タイミングt4〜t5の期間では以下のようになる。すなわち、まず、トランス31,32の1次側では、図10に示したループ電流Iqとは逆向きのループ電流Irが流れる。つまり、ループ電流の向きが反転することになる。このループ電流Irは、1次側巻線311、スイッチング素子S1、コンデンサC51および1次側巻線311の順に経由して周回するように流れる。
(Timing t4 to t5)
Next, as shown in FIG. 11, during the period from timing t4 to t5, the following occurs. That is, first, on the primary side of the
このような1次側での電流反転に伴い、トランス31,32の2次側では、図11に示したように、これまでに説明したループ電流Ikの代わりに、ループ電流Isが流れるようになる。このループ電流Isは、2次側巻線312、整流ダイオード411、チョークコイルLch、出力平滑コンデンサCout、整流ダイオード422および2次側巻線312の順に経由して周回するように流れる。
With such current reversal on the primary side, on the secondary side of the
また、このタイミングt4〜t5の期間は、トランス31,32の1次側から2次側への電力伝送期間となる。なお、このタイミングt4から後述するタイミングt8までの期間は、トランス31を用いた電力伝送期間となる。
Further, the period from the timing t4 to t5 is a power transmission period from the primary side to the secondary side of the
このとき、トランス31の1次側巻線311では、接続点P3側が「L」状態、接続点P1側が「H」状態となり、2次側巻線312では、接続点P8側が「L」状態、接続点P7側が「H」状態となる。したがって、この2次側巻線312の両端間には、(Vin/2)×(Ns1/Np1)で表される電圧|V312|が発生する。
At this time, in the primary side winding 311 of the
一方、トランス32の1次側巻線321では、接続点P3側が「H」状態、接続点P6側が「L」状態となり、2次側巻線322では、接続点P9側が「H」状態、接続点P8側が「L」状態となる。したがって、この2次側巻線322の両端間には、(Vin/2)×(Ns2/Np2)で表される電圧|V322|が発生する。
On the other hand, in the primary side winding 321 of the
各2次側巻線312,322の両端における電位の高低状態(「H」状態,「L」状態)がこのようになることから、このタイミングt4〜t5の期間では、以下のようになる。すなわち、これらの2次側巻線312,322同士が、互いに並列接続された状態(後述する「2並列接続状態」)となる。換言すると、図2中に示したように、タイミングt4〜t5の期間は、2次側巻線312,322同士の並列接続状態期間ΔTpとなる。したがって、接続点Pxと接地ラインLGとの間に印加される電圧VPx(図2(G))=|V312|=|V322|となり、前述したタイミングt2〜t3の期間(直列接続状態期間ΔTs)と比べて電圧VPxの値が半分(1/2)となる。
Since the potential levels (“H” state, “L” state) at both ends of the
また、チョークコイルLch(インダクタ)は電流源として機能するため、流れる電流を維持しようとする。したがって、このタイミングt4〜t5の期間において2次側巻線312,322同士が互いに並列接続された状態となっても、チョークコイルLchに流れる電流は、これら2次側巻線312,322のうち、主に2次側巻線322を流れることになる。このため、図11中では、2次側巻線312を流れるループ電流Isと、対応する1次側巻線311を流れるループ電流Irとを、便宜上、破線で示している。
Further, since the choke coil Lch (inductor) functions as a current source, it tries to maintain a flowing current. Therefore, even if the
なお、その後、タイミングt5では、スイッチング素子S4がオフ状態となる(図2(B))。以上で、前半の半周期分(タイミングt0〜t5)の動作が終了する。 After that, at timing t5, the switching element S4 is turned off (FIG. 2B). Thus, the operation for the first half cycle (timing t0 to t5) is completed.
(B−2.後半の半周期分の動作)
次に、図2で示したタイミングt0〜t5以降の、後半の半周期分(タイミングt5〜t0)の動作について説明する。
(B-2. Operation for half cycle in the latter half)
Next, the operation of the latter half cycle (timing t5 to t0) after timing t0 to t5 shown in FIG. 2 will be described.
この後半の半周期分の動作も、基本的には図2〜図11で説明した、前半の半周期分(タイミングt0〜t5)の動作と同様である。すなわち、図2中に括弧にて示したように、タイミングt0とタイミングt5、タイミングt1とタイミングt6、タイミングt2とタイミングt7、タイミングt3とタイミングt8、タイミングt4とタイミングt9とはそれぞれ、基本的に等価な状態である。また、この後半の半周期分の動作は、前半の半周期分の動作におけるスイッチング素子S2(コンデンサC2,ダイオードD2)とスイッチング素子S4(コンデンサC4,ダイオードD4)との関係を、スイッチング素子S1(コンデンサC1,ダイオードD1)とスイッチング素子S3(コンデンサC3,ダイオードD3)との関係に置き換えたものとなっている。 The operation for the latter half cycle is basically the same as the operation for the first half cycle (timing t0 to t5) described with reference to FIGS. That is, as indicated by parentheses in FIG. 2, timing t0 and timing t5, timing t1 and timing t6, timing t2 and timing t7, timing t3 and timing t8, and timing t4 and timing t9 are basically It is an equivalent state. Further, the operation for the latter half cycle is the relationship between the switching element S2 (capacitor C2, diode D2) and the switching element S4 (capacitor C4, diode D4) in the operation for the first half cycle. The relationship is replaced by the relationship between the capacitor C1, the diode D1) and the switching element S3 (capacitor C3, diode D3).
したがって、この後半の半周期分の動作の詳細については、説明を省略する。以上で、図2中に示した一連の動作説明が終了となる。 Therefore, the description of the details of the operation for the latter half cycle is omitted. This is the end of the description of the series of operations shown in FIG.
(C.作用・効果)
このようにして本実施の形態のスイッチング電源装置1では、図1に示した回路構成となっていると共に、図2〜図11に示した動作がなされることで、以下の作用・効果が得られる。
(C. Action / effect)
As described above, the switching
すなわち、まず、駆動回路5は、2個のインバータ回路21,22同士が位相差φを持って動作するように、スイッチング駆動を行う。そして、このとき駆動回路5は、2個のトランス31,32に含まれる2次側巻線312,322同士の接続状態が切り替わる(所定の時比率にて切り替わる)ようにスイッチング駆動を行うことで、出力電圧Voutの大きさを制御する。
That is, first, the
ここで、図12(A)〜図12(C)に示した模式図を参照して、このような接続状態の切り替わりによる出力電圧Voutの制御について、具体的に説明する。 Here, with reference to the schematic diagrams shown in FIGS. 12A to 12C, the control of the output voltage Vout by such switching of the connection state will be specifically described.
本実施の形態では、駆動回路5は、2次側巻線312,322同士の接続状態が、前述した2並列接続状態(図12(B)参照)と2直列接続状態(図12(C)参照)との間で切り替わるように、各インバータ回路21,22に対するスイッチング駆動を行う。換言すると、2つのトランス31,32の出力同士が同一位相のときと反対位相のときとで、このような2並列接続状態あるいは2直列接続状態を切り替えていることになる。
In the present embodiment, the
なお、2並列接続状態では、図12(B)中に示したように、2次側巻線312,322にはそれぞれ、実線または破線にて示した組合せの方向にて、電流I2p1,I2p2が互いに並列的に流れる。具体的には、図12(A)に示した整流平滑回路4の構成を参照すると、実線で示した電流I2p1は、整流ダイオード412、2次側巻線312および整流ダイオード421をそれぞれ、この順序で経由するように流れる。また、破線で示した電流I2p1は、整流ダイオード422、2次側巻線312および整流ダイオード411をそれぞれ、この順序で経由するように流れる。同様に、実線で示した電流I2p2は、整流ダイオード432、2次側巻線322および整流ダイオード421をそれぞれ、この順序で経由するように流れる。また、破線で示した電流I2p2は、整流ダイオード422、2次側巻線322および整流ダイオード431をそれぞれ、この順序で経由するように流れる。
In the two parallel connection state, as shown in FIG. 12B, the
一方、2直列接続状態では、図12(C)中に示したように、2次側巻線312,322にはそれぞれ、実線または破線にて示した組合せの方向にて、電流I2sが直列的に流れる。具体的には、図12(A)に示した整流平滑回路4の構成を参照すると、実線で示した電流I2sは、整流ダイオード412、2次側巻線312、2次側巻線322および整流ダイオード431をそれぞれ、この順序で経由するように流れる。また、破線で示した電流I2sは、整流ダイオード432、2次側巻線322、2次側巻線312および整流ダイオード411をそれぞれ、この順序で経由するように流れる。
On the other hand, in the two-series connection state, as shown in FIG. 12C, the current I2s is serially applied to the
ここで、図2に示したように、インバータ回路21内の2つのスイッチング素子S1,S2同士は、180°の位相差にてスイッチング駆動がなされていると共に、インバータ回路22内の2つのスイッチング素子S3,S4同士もまた、180°の位相差にてスイッチング駆動がなされている。また、これら2つのインバータ回路21,22同士は、上記したように、たとえば図2中に示した位相差φにて動作するように駆動される。
Here, as shown in FIG. 2, the two switching elements S1 and S2 in the
したがって、この位相差φを制御することで、上記した2並列接続状態と2直列接続状態との時比率(デューティ)を変化させることができ、その結果、出力電圧Voutの大きさを調整できるようになる。具体的には、位相差φを大きくすることは、駆動信号SG1と駆動信号SG3との重畳期間、および、駆動信号SG2と駆動信号SG4との重畳期間をそれぞれ長くすること、つまり、図2中に示した直列接続状態期間ΔTsを長くすることと等価である。 Therefore, by controlling this phase difference φ, the time ratio (duty) between the two parallel connection states and the two series connection states can be changed, and as a result, the magnitude of the output voltage Vout can be adjusted. become. Specifically, increasing the phase difference φ increases the overlap period of the drive signal SG1 and the drive signal SG3 and the overlap period of the drive signal SG2 and the drive signal SG4, that is, in FIG. This is equivalent to increasing the series connection state period ΔTs shown in FIG.
また、本実施の形態では、駆動回路5は、これらのインバータ回路21,22において、例えば、各スイッチング素子S1〜S4のオンデューティ期間の長さが略最大値(望ましくは最大値)となるように、スイッチング駆動を行う。
Further, in the present embodiment, the
ここで、前述したように、トランス31,32による電力伝送が行われていないオフデューティ期間において、LC共振動作を利用して循環電流(例えば、ループ電流Ic,Id,Il,Im)を発生させることで、スイッチング素子がオン状態になる際のZVS動作が実現されるようになっている。ところが、このZVS動作に必要な循環電流がオフデューティ期間に存在することから、このオフデューティ期間が長くなるのに従って電力損失が大きくなり、電力変換効率が低下してしまうことになる。
Here, as described above, a circulating current (for example, loop currents Ic, Id, Il, Im) is generated using the LC resonance operation in the off-duty period in which power transmission by the
そこで本実施の形態では、上記したように、インバータ回路21,22において、各スイッチング素子S1〜S4のオンデューティ期間の長さが略最大値となるように、スイッチング駆動が行われる。これによりオフデューティ期間が、前述したデッドタイム(図2の例では、タイミングt0〜t1,t3〜t4,t5〜6,t8〜t9の各期間)のみの短時間に限定されることになり、ZVS動作に必要な循環電流の発生が最小限に抑えられる。その結果、この循環電流が各スイッチング素子S1〜S4のボディダイオード(ダイオードD1〜D4)を流れることによる電力損失も最小限に抑えられ、電力変換効率が向上することになる。なお、このような循環電流による損失を低減するには、各スイッチング素子S1〜S4のオンデューティ期間の長さが略最大値となっていることが望ましいが、略最大値となっていなくても動作することは可能である。
Therefore, in the present embodiment, as described above, in the
以上のように本実施の形態では、スイッチング電源装置1が図1に示した回路構成となっていると共に、図2〜図11に示した動作がなされるようにしたので、ZVS動作に必要な循環電流の発生を最小限に抑えることができる。その結果、各スイッチング素子S1〜S4において電力伝送に寄与しない導通損失が減少し、電力変換効率を向上させ易くすることが可能となる。
As described above, in the present embodiment, the switching
また、このような損失が減少することで、より定格の小さい素子を使用することが可能となり、コスト削減を図ることも可能となる。更に、損失が減少することで、各スイッチング素子S1〜S4における発熱が減少することから、放熱性と絶縁性とを両立させるために必要な放熱絶縁板に求められる性能を下げることが可能となり、この点でもコスト削減を図ることが可能となる。 In addition, by reducing such loss, it is possible to use an element with a lower rating, and it is possible to reduce costs. Furthermore, since the heat loss in each of the switching elements S1 to S4 is reduced by reducing the loss, it is possible to lower the performance required for the heat dissipation insulating plate necessary to achieve both heat dissipation and insulation, In this respect as well, cost reduction can be achieved.
加えて、本実施の形態では、トランス31,32からの出力電圧(例えば図2(G)に示した電圧VPxに対応)の波形が、2段階の階段状になる。このため、整流平滑回路4内の各整流ダイオード411,412,421,422,431,432に発生するリンギングの振幅が、従来の位相シフトフルブリッジコンバータの場合と比べ、半分となる。このように、各整流ダイオードに発生するリンギングが小さくなることから、より低い耐圧の素子を用いることが可能となる。したがって、より低い耐圧の素子を用いることが可能となることで、コスト低減を図ることや、各整流ダイオードでの損失低減を図ることが可能となる。
In addition, in the present embodiment, the waveform of the output voltage (for example, corresponding to the voltage VPx shown in FIG. 2G) from the
<2.変形例>
続いて、上記実施の形態の変形例(変形例1〜6)について説明する。なお、以下の各変形例において、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
<2. Modification>
Subsequently, modified examples (modified examples 1 to 6) of the above-described embodiment will be described. In the following modifications, the same components as those in the embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
[変形例1]
(A.構成)
図13は、変形例1に係るスイッチング電源装置(スイッチング電源装置1A)の概略構成例を、回路図で表したものである。
[Modification 1]
(A. Configuration)
FIG. 13 is a circuit diagram illustrating a schematic configuration example of the switching power supply device (switching power supply device 1A) according to the first modification.
本変形例のスイッチング電源装置1Aは、実施の形態のスイッチング電源装置1において、インバータ回路およびトランスの個数を2つから3つに変更する(これらの個数を1つずつ追加して設ける)と共に、それに伴って整流平滑回路の構成も変更したものとなっている。具体的には、このスイッチング電源装置1Aは、スイッチング電源装置1において、インバータ回路23およびトランス33を更に設けると共に、整流平滑回路4の代わりに整流平滑回路4Aを設けたものである。
In the switching power supply device 1A of the present modification, in the switching
(インバータ回路23)
インバータ回路23は、入力端子T1,T2とトランス31〜33における1次側巻線311,321,331との間において、インバータ回路21,22と互いに並列配置されている。このインバータ回路23もインバータ回路21,22と同様に、2個のスイッチング素子を含むハーフブリッジ回路により構成されている。
(Inverter circuit 23)
The
具体的には、インバータ回路23は、2つのスイッチング素子S5,S6と、これらスイッチング素子S5,S6に対してそれぞれ並列接続されたコンデンサC5,C6およびダイオードD5,D6と、2つのコンデンサC51,C52とを有している。つまり、コンデンサC51,C52はそれぞれ、インバータ回路21〜23に共有されている。なお、ダイオードD5,D6はいずれも、カソードが1次側高圧ラインL1H側に配置されると共にアノードが1次側低圧ラインL1L側に配置されており、逆方向接続状態となっている。
Specifically, the
このインバータ回路23では、スイッチング素子S5,S6の第1端同士と、コンデンサC5,C6の第1端同士と、ダイオードD5のアノードと、ダイオードD6のカソードとが、接続点P10において互いに接続されている。コンデンサC51,C52の第1端同士は、接続点P3において互いに接続されている。スイッチング素子S5の第2端と、コンデンサC5の第2端と、ダイオードD5のカソードと、コンデンサC51の第2端とが、1次側高圧ラインL1H上の接続点P4において互いに接続されている。スイッチング素子S6の第2端と、コンデンサC6の第2端と、ダイオードD6のアノードと、コンデンサC52の第2端とが、1次側低圧ラインL1L上の接続点P5において互いに接続されている。接続点P3,P10間には、後述するトランス33の1次側巻線331が挿入配置されている。
In the
このような構成によりインバータ回路23では、駆動回路5から供給される駆動信号SG5,SG6に従って各スイッチング素子S5,S6がオン・オフ動作を行うことにより、インバータ回路21,22と同様に、直流入力電圧Vinを交流電圧に変換してトランス33へ出力するようになっている。なお、図13中に示したように、これらの駆動信号SG5,SG6はそれぞれ、インバータ回路21内のスイッチング素子S1,S2へ供給される駆動信号SG1,SG2と同じ信号となっている。
With this configuration, in the
なお、スイッチング素子S5,S6もスイッチング素子S1〜S4と同様に、例えば、MOS−FETやIGBTなどのスイッチ素子により構成されている。スイッチング素子S5,S6としてMOS―FETを用いた場合には、コンデンサC5,C6およびダイオードD5,D6をそれぞれ、このMOS―FETの寄生容量または寄生ダイオードから構成することが可能である。また、コンデンサC5,C6をそれぞれ、ダイオードD5,D6の接合容量で構成することも可能である。このように構成した場合、スイッチング素子S5,S6とは別個にコンデンサC5,C6やダイオードD5,D6を設ける必要がなくなり、インバータ回路23の回路構成を簡素化することが可能となる。
In addition, switching element S5, S6 is comprised by switch elements, such as MOS-FET and IGBT similarly to switching element S1-S4. When MOS-FETs are used as the switching elements S5 and S6, the capacitors C5 and C6 and the diodes D5 and D6 can be constituted by parasitic capacitances or parasitic diodes of the MOS-FETs, respectively. Further, the capacitors C5 and C6 can be configured by junction capacitances of the diodes D5 and D6, respectively. In such a configuration, it is not necessary to provide the capacitors C5 and C6 and the diodes D5 and D6 separately from the switching elements S5 and S6, and the circuit configuration of the
(トランス33)
トランス33は、トランス31,32と同様に、1次側巻線331および2次側巻線332を有している。1次側巻線331は、第1端が接続点P3に接続され、第2端が接続点P10に接続されている。2次側巻線332は、第1端が後述する整流平滑回路4A内の接続点P9に接続され、第2端が整流平滑回路4A内の接続点P11に接続されている。このトランス33もトランス31,32と同様に、インバータ回路23によって生成された交流電圧(トランス33に入力される交流電圧)を電圧変換し、2次側巻線332の端部から交流電圧を出力するようになっている。なお、この場合の電圧変換の度合いは、1次側巻線331と2次側巻線332との巻数比によって定まる。
(Transformer 33)
The
(整流平滑回路4A)
整流平滑回路4Aは、トランス31〜33における2次側巻線312,322,332と、出力端子T3,T4との間に配置されている。この整流平滑回路4Aは、8個の整流ダイオード411,412,421,422,431,432,441,442と、1個のチョークコイルLchと、1個の出力平滑コンデンサCoutとを有している。つまり、以下説明するように、整流平滑回路4Aは、整流平滑回路4において、整流ダイオード441,442を更に設けたものとなっている。なお、これらの整流ダイオード441,442もそれぞれ、本発明における「整流素子」の一具体例に対応する。
(Rectifying /
The rectifying /
この整流平滑回路4Aでは、同じ向きで互いに直列配置された2個ずつの整流ダイオードによって、4本のアームが形成されている。具体的には、整流ダイオード411,412によって第1のアームが形成され、整流ダイオード421,422によって第2のアームが形成され、整流ダイオード431,432によって第3のアームが形成され、整流ダイオード441,442によって第4のアームが形成されている。つまり、整流平滑回路4A内に形成された第1〜第3のアームに加え、第4のアームが追加的に形成されている。また、これら第1〜第4のアームは、出力端子T3,T4間において互いに並列配置されている。具体的には、第1〜第4のアームの第1端同士の接続点(接続点Px)が、チョークコイルLchおよび出力ラインLOを介して出力端子T3に接続され、第1〜第4のアームの第2端同士の接続点が、出力端子T4から延伸する接地ラインLGに接続されている。
In this rectifying /
ここで、追加的に形成された第4のアームでは、整流ダイオード441,442のカソードがそれぞれ、この第4のアームの上記第1端側に配置されていると共に、整流ダイオード441,442のアノードがそれぞれ、この第4のアームの上記第2端側に配置されている。具体的には、整流ダイオード441のカソードが接続点Pxに接続され、整流ダイオード441のアノードと整流ダイオード442のカソードとが接続点P11において互いに接続され、整流ダイオード442のアノードが接地ラインLGに接続されている。
Here, in the additionally formed fourth arm, the cathodes of the
また、これら第1〜第4のアームのうちの互いに隣接するアーム同士の間にはそれぞれ、トランス31〜33における2次側巻線312,322,332が、個別にHブリッジ接続されている。具体的には、互いに隣接する第1のアームと第2のアームとの間に、トランス31の2次側巻線312がHブリッジ接続され、互いに隣接する第2のアームと第3のアームとの間に、トランス32の2次側巻線322がHブリッジ接続されている。また、互いに隣接する第3のアームと第4のアームとの間に、トランス33の2次側巻線332がHブリッジ接続されている。より具体的には、第1のアーム上の接続点P7と第2のアーム上の接続点P8との間に、2次側巻線312が挿入配置されていると共に、第2のアーム上の接続点P8と第3のアーム上の接続点P9との間に、2次側巻線322が挿入配置されている。また、第3のアーム上の接続点P9と第4のアーム上の接続点P11との間に、2次側巻線332が挿入配置されている。
In addition,
(B.動作および作用・効果)
このスイッチング電源装置1Aでは、基本的にはスイッチング電源装置1と同様にして動作することで、基本的には同様の作用により同様の効果を得ることが可能である。
(B. Operation and action / effect)
The switching power supply device 1A basically operates in the same manner as the switching
なお、このとき、駆動信号SG5,SG6はそれぞれ、前述したように、インバータ回路21内のスイッチング素子S1,S2へ供給される駆動信号SG1,SG2と同じ信号となっている。したがって、スイッチング電源装置1A全体において、図13中の左側から右側へと向かって、奇数番目のインバータ回路(この例ではインバータ回路21,23)同士では、互いに同じ駆動信号を用いて内部の各スイッチング素子が駆動される。また、偶数番目のインバータ回路(この例ではインバータ回路22)同士では、互いに同じ駆動信号を用いて内部の各スイッチング素子が駆動される。
At this time, the drive signals SG5 and SG6 are the same signals as the drive signals SG1 and SG2 supplied to the switching elements S1 and S2 in the
また、例えば図14(A)〜図14(C)に模式的に示したように、このスイッチング電源装置1Aでは、実施の形態のスイッチング装置1と同様に、以下のようにして接続状態が切り替わるように動作する。すなわち、本変形例の駆動回路5は、3個の2次側巻線312,322,332同士の接続状態が、3並列接続状態(図14(B)参照)と3直列接続状態(図14(C)参照)との間で切り替わるように、各インバータ回路21,22,23に対するスイッチング駆動を行う。換言すると、3つのトランス31,32,33の出力同士が同一位相のときと反対位相のときとで、このような3並列接続状態あるいは3直列接続状態を切り替えていることになる。これにより本変形例では上記実施の形態と比べ、直流入力電圧Vinから直流出力電圧Voutへの電圧変換の際の電圧範囲を、より広げることが可能となる。
Further, for example, as schematically illustrated in FIGS. 14A to 14C, in this switching
なお、3並列接続状態では、図14(B)中に示したように、2次側巻線312,322,332にはそれぞれ、実線または破線にて示した組合せの方向にて、電流I3p1,I3p2,I3p3が互いに並列的に流れる。具体的には、図14(A)に示した整流平滑回路4Aの構成を参照すると、実線で示した電流I3p1は、整流ダイオード412、2次側巻線312および整流ダイオード421をそれぞれ、この順序で経由するように流れる。また、破線で示した電流I3p1は、整流ダイオード422、2次側巻線312および整流ダイオード411をそれぞれ、この順序で経由するように流れる。同様に、実線で示した電流I3p2は、整流ダイオード432、2次側巻線322および整流ダイオード421をそれぞれ、この順序で経由するように流れる。また、破線で示した電流I3p2は、整流ダイオード422、2次側巻線322および整流ダイオード431をそれぞれ、この順序で経由するように流れる。同様に、実線で示した電流I3p3は、整流ダイオード432、2次側巻線332および整流ダイオード441をそれぞれ、この順序で経由するように流れる。また、破線で示した電流I3p3は、整流ダイオード442、2次側巻線332および整流ダイオード431をそれぞれ、この順序で経由するように流れる。
In the three parallel connection state, as shown in FIG. 14B, the
一方、3直列接続状態では、図14(C)中に示したように、2次側巻線312,322,332にはそれぞれ、実線または破線にて示した組合せの方向にて、電流I3sが直列的に流れる。具体的には、図14(A)に示した整流平滑回路4Aの構成を参照すると、実線で示した電流I3sは、整流ダイオード412、2次側巻線312、2次側巻線322、2次側巻線332および整流ダイオード441をそれぞれ、この順序で経由するように流れる。また、破線で示した電流I3sは、整流ダイオード442、2次側巻線332、2次側巻線322、2次側巻線312および整流ダイオード411をそれぞれ、この順序で経由するように流れる。
On the other hand, in the three-series connection state, as shown in FIG. 14C, the
[変形例2]
図15(A)〜図15(C)はそれぞれ、変形例2に係るスイッチング電源装置(スイッチング電源装置1B)の回路構成例および動作例を模式的に表したものである。
[Modification 2]
FIG. 15A to FIG. 15C schematically illustrate a circuit configuration example and an operation example of the switching power supply device (switching
(A.構成)
本変形例のスイッチング電源装置1Bは、実施の形態のスイッチング電源装置1において、インバータ回路およびトランスの個数を2つから4つに変更する(これらの個数を2つずつ追加して設ける)と共に、それに伴って整流平滑回路の構成も変更したものとなっている。具体的には、このスイッチング電源装置1Bは、スイッチング電源装置1において、インバータ回路23,24およびトランス33,34を更に設けると共に、整流平滑回路4の代わりに整流平滑回路4Bを設けたものである。換言すると、スイッチング電源装置1Bは、変形例1で説明したスイッチング電源装置1Aにおいて、インバータ回路24と、1次側巻線341および2次側巻線342を有するトランス34とを更に設けると共に、整流平滑回路4Aの代わりに整流平滑回路4Bを設けたものである。
(A. Configuration)
In the switching
ここで、インバータ回路24およびトランス34の構成はそれぞれ、インバータ回路21〜23およびトランス31〜33の構成と同様であるため、それらの詳細説明は省略する。また、整流平滑回路4Bは、整流平滑回路4Aにおいて2つの整流ダイオード(1本のアーム)を更に設けたものとなっており、変形例1において説明した整流平滑回路4,4A同士の関係と同様であるため、その詳細説明は省略する。なお、上記した2つの整流ダイオードもそれぞれ、本発明における「整流素子」の一具体例に対応する。
Here, since the configurations of the
(B.動作および作用・効果)
このスイッチング電源装置1Bでは、基本的にはスイッチング電源装置1,1Aと同様にして動作することで、基本的には同様の作用により同様の効果を得ることが可能である。
(B. Operation and action / effect)
The switching
なお、このとき、インバータ回路24内の各スイッチング素子に対する駆動信号はそれぞれ、変形例1において述べたように、インバータ回路22内のスイッチング素子S3,S4へ供給される駆動信号SG3,SG4と同じ信号となっている。つまり、スイッチング電源装置1B全体において、図15中の左側から右側へと向かって、奇数番目のインバータ回路(この例ではインバータ回路21,23)同士では、互いに同じ駆動信号を用いて内部の各スイッチング素子が駆動される。また、偶数番目のインバータ回路(この例ではインバータ回路22,24)同士では、互いに同じ駆動信号を用いて内部の各スイッチング素子が駆動される。
At this time, the drive signals for the switching elements in the
また、例えば図15(A)〜図15(C)に模式的に示したように、このスイッチング電源装置1Bでは、これまでに説明したスイッチング装置1,1Aと同様に、以下のようにして接続状態が切り替わるように動作する。すなわち、本変形例の駆動回路5は、4個の2次側巻線312,322,332,342同士の接続状態が、4並列接続状態(図15(A)参照)と、2直列接続および2並列接続の混合接続状態(図15(B)参照)と、4直列接続状態(図15(C)参照)との間で切り替わるように、各インバータ回路21,22,23,24に対するスイッチング駆動を行う。換言すると、3つのトランス31,32,33,34の出力同士が同一位相のときと反対位相のときとで、このような4並列接続状態、混合接続状態あるいは4直列接続状態を切り替えていることになる。これにより本変形例では、直流入力電圧Vinから直流出力電圧Voutへの電圧変換の際の電圧範囲を、上記変形例1と比べて更に広げることが可能となる。
Further, for example, as schematically shown in FIGS. 15A to 15C, the switching
なお、4並列接続状態では、図15(A)中に示したように、2次側巻線312,322,332,342にはそれぞれ、実線または破線にて示した組合せの方向にて、電流I4p1,I4p2,I4p3,I4p4が互いに並列的に流れる。一方、混合接続状態では、図15(B)中に示したように、2次側巻線312,322,332,342にはそれぞれ、実線または破線にて示した組合せの方向にて、電流I2s2p1,I2s2p2が互いに並列的に流れる。他方、4直列接続状態では、図15(C)中に示したように、2次側巻線312,322,332,342にはそれぞれ、実線または破線にて示した組合せの方向にて、電流I4sが直列的に流れる。なお、実線および破線で示した各電流I4p1,I4p2,I4p3,I4p4,I2s2p1,I2s2p2,I4sが流れる経路(経由する整流ダイオードおよび2次側巻線)の詳細については、図12および図14において説明したものと基本的に同様であるため、詳細な説明は省略する。
In the four parallel connection state, as shown in FIG. 15A, the
このようにして本変形例では、このような4並列接続状態、混合接続状態および4直列接続状態が、インバータ回路21〜24同士の位相差によってシームレスに変化することが可能となる。
In this way, in the present modification, such a 4-parallel connection state, a mixed connection state, and a 4-series connection state can be seamlessly changed by the phase difference between the
[変形例3]
(A.構成)
図16は、変形例3に係るスイッチング電源装置(スイッチング電源装置1C)の概略構成例を、回路図で表したものである。
[Modification 3]
(A. Configuration)
FIG. 16 is a circuit diagram illustrating a schematic configuration example of the switching power supply device (switching
本変形例のスイッチング電源装置1Cは、実施の形態のスイッチング電源装置1において、ハーフブリッジ回路からなるインバータ回路21,22の代わりに、フルブリッジ回路からなるインバータ回路21C,22Cを設けるようにしたものである。なお、これらのインバータ回路21C,22Cは、インバータ回路21,22と同様に、入力端子T1,T2と1次側巻線311,321との間において、互いに並列配置されている。
The switching power supply device 1C of this modification is provided with inverter circuits 21C and 22C made of full bridge circuits in place of the
(インバータ回路21C,22C)
インバータ回路21Cは、4つのスイッチング素子S1〜S4と、これらスイッチング素子S1〜S4に対してそれぞれ並列接続されたコンデンサC1〜C4およびダイオードD1〜D4とを有している。また、インバータ回路22Cは、4つのスイッチング素子S5〜S8と、これらスイッチング素子S5〜S8に対してそれぞれ並列接続されたコンデンサC5〜C8およびダイオードD5〜D8と、共振用インダクタLrとを有している。なお、ダイオードD1〜D8はいずれも、カソードが1次側高圧ラインL1H側に配置されると共にアノードが1次側低圧ラインL1L側に配置されており、逆方向接続状態となっている。
(Inverter circuits 21C, 22C)
The inverter circuit 21C includes four switching elements S1 to S4, and capacitors C1 to C4 and diodes D1 to D4 that are connected in parallel to the switching elements S1 to S4, respectively. The inverter circuit 22C includes four switching elements S5 to S8, capacitors C5 to C8 and diodes D5 to D8 connected in parallel to the switching elements S5 to S8, respectively, and a resonance inductor Lr. Yes. In addition, all of the diodes D1 to D8 have a cathode disposed on the primary high voltage line L1H side and an anode disposed on the primary low voltage line L1L side, and are in a reverse direction connection state.
インバータ回路21Cでは、スイッチング素子S1,S2の第1端同士と、コンデンサC1,C2の第1端同士と、ダイオードD1のアノードと、ダイオードD2のカソードとが、接続点P1において互いに接続されている。また、スイッチング素子S3,S4の第1端同士と、コンデンサC3,C4の第1端同士と、ダイオードD3のアノードと、ダイオードD4のカソードとが、接続点P3において互いに接続されている。スイッチング素子S1,S3の第2端同士と、コンデンサC1,C3の第2端同士と、ダイオードD1,D3のカソード同士とが、1次側高圧ラインL1H上の接続点P4において互いに接続されている。スイッチング素子S2,S4の第2端同士と、コンデンサC2,C4の第2端同士と、ダイオードD2,D4のアノード同士とが、1次側低圧ラインL1L上の接続点P5において互いに接続されている。接続点P1,P3間には、トランス31の1次側巻線311が挿入配置されている。このような構成によりインバータ回路21Cでは、駆動回路5から供給される駆動信号SG1〜SG4に従って各スイッチング素子S1〜S4がオン・オフ動作を行うことにより、直流入力電圧Vinを交流電圧に変換してトランス31へ出力するようになっている。なお、図16中に示したように、駆動信号SG1と駆動信号SG4とは互いに同じ信号となっていると共に、駆動信号SG2と駆動信号SG3とは互いに同じ信号となっている。
In the inverter circuit 21C, the first ends of the switching elements S1 and S2, the first ends of the capacitors C1 and C2, the anode of the diode D1, and the cathode of the diode D2 are connected to each other at the connection point P1. . The first ends of the switching elements S3 and S4, the first ends of the capacitors C3 and C4, the anode of the diode D3, and the cathode of the diode D4 are connected to each other at the connection point P3. The second ends of the switching elements S1, S3, the second ends of the capacitors C1, C3, and the cathodes of the diodes D1, D3 are connected to each other at a connection point P4 on the primary high-voltage line L1H. . The second ends of the switching elements S2 and S4, the second ends of the capacitors C2 and C4, and the anodes of the diodes D2 and D4 are connected to each other at a connection point P5 on the primary low-voltage line L1L. . A primary winding 311 of the
インバータ回路22Cでは、スイッチング素子S5,S6の第1端同士と、コンデンサC5,C6の第1端同士と、ダイオードD5のアノードと、ダイオードD6のカソードとが、接続点P12において互いに接続されている。また、スイッチング素子S7,S8の第1端同士と、コンデンサC7,C8の第1端同士と、ダイオードD7のアノードと、ダイオードD8のカソードとが、接続点P13において互いに接続されている。スイッチング素子S5,S7の第2端同士と、コンデンサC5,C7の第2端同士と、ダイオードD5,D7のカソード同士とが、接続点P4において互いに接続されている。スイッチング素子S6,S8の第2端同士と、コンデンサC6,C8の第2端同士と、ダイオードD6,D8のアノード同士とが、接続点P5において互いに接続されている。接続点P12,P13間には、トランス32の1次側巻線321と共振用インダクタLrとが、互いに直列接続された状態で挿入配置されている。具体的には、1次側巻線321の第1端が接続点P12に接続され、1次側巻線321の第2端と共振用インダクタLrの第1端とが互いに接続され、共振用インダクタLrの第2端が接続点P13に接続されている。このような構成によりインバータ回路22Cでは、駆動回路5から供給される駆動信号SG5〜SG8に従って各スイッチング素子S5〜S8がオン・オフ動作を行うことにより、直流入力電圧Vinを交流電圧に変換してトランス32へ出力するようになっている。なお、図16中に示したように、駆動信号SG5と駆動信号SG8とは互いに同じ信号となっていると共に、駆動信号SG6と駆動信号SG7とは互いに同じ信号となっている。
In the inverter circuit 22C, the first ends of the switching elements S5 and S6, the first ends of the capacitors C5 and C6, the anode of the diode D5, and the cathode of the diode D6 are connected to each other at the connection point P12. . The first ends of the switching elements S7 and S8, the first ends of the capacitors C7 and C8, the anode of the diode D7, and the cathode of the diode D8 are connected to each other at the connection point P13. The second ends of the switching elements S5 and S7, the second ends of the capacitors C5 and C7, and the cathodes of the diodes D5 and D7 are connected to each other at the connection point P4. The second ends of switching elements S6 and S8, the second ends of capacitors C6 and C8, and the anodes of diodes D6 and D8 are connected to each other at connection point P5. Between the connection points P12 and P13, the primary winding 321 of the
なお、スイッチング素子S1〜S8はそれぞれ、これまでの説明と同様に、例えば、MOS−FETやIGBTなどのスイッチ素子により構成されている。スイッチング素子S1〜S8としてMOS―FETを用いた場合には、コンデンサC1〜C8およびダイオードD1〜D8をそれぞれ、このMOS―FETの寄生容量または寄生ダイオードから構成することが可能である。また、コンデンサC1〜C8をそれぞれ、ダイオードD1〜D8の接合容量で構成することも可能である。このように構成した場合、スイッチング素子S1〜S8とは別個にコンデンサC1〜C8やダイオードD1〜D8を設ける必要がなくなり、インバータ回路21C,22Cの回路構成を簡素化することが可能となる。 Each of the switching elements S1 to S8 is configured by a switching element such as a MOS-FET or an IGBT, for example, as described above. When MOS-FETs are used as the switching elements S1 to S8, the capacitors C1 to C8 and the diodes D1 to D8 can be configured by parasitic capacitances or parasitic diodes of the MOS-FETs, respectively. Further, the capacitors C1 to C8 can be configured by junction capacitances of the diodes D1 to D8, respectively. In such a configuration, it is not necessary to provide the capacitors C1 to C8 and the diodes D1 to D8 separately from the switching elements S1 to S8, and the circuit configurations of the inverter circuits 21C and 22C can be simplified.
(B.動作および作用・効果)
図17は、スイッチング電源装置1Cにおける各部の電圧波形または電流波形を、前述した図2と同様に、タイミング波形図で表したものである。具体的には、図17(A),図17(B)は、駆動信号SG1〜SG8の各電圧波形を示している。図17(C)〜図17(F)は、1次側巻線311,321をそれぞれ流れる電流I311,I321と、整流ダイオード411,412,421,422,431,432をそれぞれ流れる電流I411,I412,I421,I422,I431,I432と、の各電流波形を示している。図17(G)は、前述した電圧VPxの電圧波形を示している。図17(H)は、チョークコイルLchを流れる電流ILchと、出力電流Ioutとの各電流波形を示している。なお、各電圧および各電流の方向はそれぞれ、図1中において矢印で示した方向を正方向としている。
(B. Operation and action / effect)
FIG. 17 is a timing waveform diagram showing the voltage waveform or current waveform of each part in the switching
したがってスイッチング電源装置1Cでは、基本的にはスイッチング電源装置1と同様にして動作することで、基本的には同様の作用により同様の効果を得ることが可能である。
Therefore, the switching power supply device 1C basically operates in the same manner as the switching
なお、このとき、前述したように、駆動信号SG1と駆動信号SG4とは互いに同じ信号となっていると共に、駆動信号SG2と駆動信号SG3とは互いに同じ信号となっている。同様に、駆動信号SG5と駆動信号SG8とは互いに同じ信号となっていると共に、駆動信号SG6と駆動信号SG7とは互いに同じ信号となっている。また、この図17におけるタイミングt10〜t19はそれぞれ、実施の形態の図2におけるタイミングt0〜t9に相当する。同様に、図17におけるタイミングt15〜t19はそれぞれ、図2におけるタイミングt10〜t14に対応している。したがって、図17に示した駆動信号SG1,SG4はそれぞれ図2に示した駆動信号SG1に相当し、図17に示した駆動信号SG2,SG3はそれぞれ図2に示した駆動信号SG2に相当する。同様に、図17に示した駆動信号SG6,SG7はそれぞれ図2に示した駆動信号SG3に相当し、図17に示した駆動信号SG5,SG8はそれぞれ図2に示した駆動信号SG4に相当する。 At this time, as described above, the drive signal SG1 and the drive signal SG4 are the same signal, and the drive signal SG2 and the drive signal SG3 are the same signal. Similarly, the drive signal SG5 and the drive signal SG8 are the same signal, and the drive signal SG6 and the drive signal SG7 are the same signal. Also, timings t10 to t19 in FIG. 17 correspond to timings t0 to t9 in FIG. 2 of the embodiment. Similarly, timings t15 to t19 in FIG. 17 correspond to timings t10 to t14 in FIG. Therefore, the drive signals SG1 and SG4 shown in FIG. 17 correspond to the drive signal SG1 shown in FIG. 2, respectively, and the drive signals SG2 and SG3 shown in FIG. 17 correspond to the drive signal SG2 shown in FIG. Similarly, the drive signals SG6 and SG7 shown in FIG. 17 correspond to the drive signal SG3 shown in FIG. 2, respectively, and the drive signals SG5 and SG8 shown in FIG. 17 correspond to the drive signal SG4 shown in FIG. .
また、本変形例での1次側巻線311,321の巻数をNpf、実施の形態での1次側巻線311,321の巻数をNphとすると、(Npf/Nph)=2となることから、以下のことが言える。すなわち、まず、負荷7の大きさが同じである場合、本変形例の各スイッチング素子S1〜S8に流れる電流は、実施の形態の各スイッチング素子S1〜S4に流れる電流の約半分の大きさとなる。また、トランス31,32に印加される電圧は、実施の形態では(Vin/2)となり、本変形例ではVinとなることから、2次側巻線321,322における巻数を互いに同じくすると共に、上記したように(Npf/Nph)=2とすることで、スイッチング電源装置1,1C同士は互いに等価になると言える。
Further, assuming that the number of turns of the
ちなみに、本変形例のスイッチング電源装置1Cでは、これまでに説明してきたインバータ回路間(この例ではインバータ回路21C,22C間)での位相差φを利用した出力電圧制御に加え、各インバータ回路21C,22C内でのアーム間の位相差を利用した出力電圧制御も併用することが可能である。ただしその場合、前述したZVS動作に利用される循環電流の発生期間が長くなることから、実施の形態で説明した電力損失の低減効果(電力変換効率の向上効果)が小さくなってしまうことになる。 Incidentally, in the switching power supply 1C of the present modification, in addition to the output voltage control using the phase difference φ between the inverter circuits described above (in this example, between the inverter circuits 21C and 22C), each inverter circuit 21C , 22C can also be used in combination with output voltage control utilizing the phase difference between the arms. However, in this case, since the generation period of the circulating current used for the ZVS operation described above becomes long, the power loss reduction effect (the power conversion efficiency improvement effect) described in the embodiment is reduced. .
なお、本変形例のようなフルブリッジ回路からなるインバータ回路についても、変形例1,2と同様に3つ以上のインバータ回路を設けるようにし、それに伴って3つ以上のトランスを設けると共に、整流平滑回路4の代わりに整流平滑回路4A,4Bを設けるようにしてもよい。また、本変形例のようなフルブリッジ回路からなるインバータ回路では、図1等に示したハーフブリッジ回路からなるインバータ回路とは異なり、コンデンサC51,C52が設けられていないことから、本変形例では入力平滑コンデンサCinを設ける必要がある。
In addition, for the inverter circuit composed of a full bridge circuit as in this modification, three or more inverter circuits are provided in the same manner as in
[変形例4]
図18は、変形例4に係るスイッチング電源装置(スイッチング電源装置1D)の概略構成例を回路図で表したものである。
[Modification 4]
FIG. 18 is a circuit diagram illustrating a schematic configuration example of a switching power supply device (switching power supply device 1D) according to
本変形例のスイッチング電源装置1Dは、実施の形態のスイッチング電源装置1において、インバータ回路21,22の代わりに、以下説明するインバータ回路21D,22Dを設けるようにしたものである。
The switching power supply device 1D of the present modification is provided with
これらのインバータ回路21D,22Dにはそれぞれ、偏励磁防止用の容量素子(コンデンサC61,C62)が設けられている。具体的には、インバータ回路21Dでは、接続点P1とトランス31の1次側巻線311との間に、コンデンサC61が挿入配置されている。また、インバータ回路22Dでは、接続点P6とトランス32の1次側巻線321との間に、コンデンサC62が挿入配置されている。
These
このような構成によりスイッチング電源装置1Dでは、トランス31,32における偏励磁を抑える(望ましくは防止する)ことができ、このような偏励磁に起因した各種の不具合を回避することが可能となる。
With such a configuration, the switching power supply apparatus 1D can suppress (preferably prevent) partial excitation in the
なお、変形例1〜3で説明したスイッチング電源装置1A〜1Cにおいても、本変形例と同様にして、偏励磁防止用のコンデンサC61,C62を設けるようにしてもよい。 In the switching power supply devices 1A to 1C described in the first to third modifications, capacitors C61 and C62 for preventing partial excitation may be provided in the same manner as in this modification.
[変形例5]
図19は、変形例5に係るスイッチング電源装置(スイッチング電源装置1E)の概略構成例を回路図で表したものである。
[Modification 5]
FIG. 19 is a circuit diagram illustrating a schematic configuration example of a switching power supply device (switching power supply device 1E) according to
本変形例のスイッチング電源装置1Eは、実施の形態のスイッチング電源装置1において、インバータ回路22の代わりに、以下説明するインバータ回路22Eを設けるようにしたものである。
A switching power supply device 1E according to this modification is provided with an
このインバータ回路22Eには、逆電圧クランプ用の整流素子(ダイオードD51,D52)が設けられている。具体的には、ダイオードD51は、アノードが接続点P6に接続されると共にカソードが1次側高圧ラインL1H(接続点P4)に接続されるようにして配置されている。また、ダイオードD52は、アノードが1次側低圧ラインL1L(接続点P5)に接続されると共にカソードが接続点P6に接続されるようにして配置されている。つまり、これらのダイオードD51,D52は、1次側高圧ラインL1Hと1次側低圧ラインL1Lとの間において、接続点P6を介して互いに直列接続されるようにして配置されている。
This
このような構成によりスイッチング電源装置1Eでは、各スイッチ素子S1〜S4のオン・オフ動作に伴うサージ電圧の発生が抑えられる。その結果、整流平滑回路4内の各整流ダイオード411,412,421,422,431,432における損失を低減することが可能となる。
With such a configuration, in the switching power supply device 1E, generation of a surge voltage due to the on / off operation of each switch element S1 to S4 is suppressed. As a result, it is possible to reduce the loss in each
なお、変形例1〜4で説明したスイッチング電源装置1A〜1Dにおいても、本変形例と同様にして、逆電圧クランプ用のダイオードD51,D52を設けるようにしてもよい。 In the switching power supply devices 1A to 1D described in the first to fourth modifications, reverse voltage clamping diodes D51 and D52 may be provided in the same manner as in this modification.
[変形例6]
図20(A)〜図20(C)はそれぞれ、変形例6に係る整流平滑回路(整流平滑回路4C,4D,4E)の回路構成例を表したものである。具体的には、図20(A)は整流平滑回路4Cの回路構成を、図20(B)は整流平滑回路4Dの回路構成を、図20(C)は整流平滑回路4Eの回路構成を、それぞれ示している。
[Modification 6]
20A to 20C show circuit configuration examples of the rectifying / smoothing circuits (rectifying / smoothing circuits 4C, 4D, and 4E) according to the modified example 6, respectively. Specifically, FIG. 20A shows the circuit configuration of the rectifying / smoothing circuit 4C, FIG. 20B shows the circuit configuration of the rectifying / smoothing circuit 4D, and FIG. 20C shows the circuit configuration of the rectifying / smoothing circuit 4E. Each is shown.
本変形例の整流平滑回路4C,4D,4Eではそれぞれ、これまでに説明した整流平滑回路4,4A,4Bとは、チョークコイルLchの構成(個数や配置など)が異なるものとなっている。
The rectifying / smoothing circuits 4C, 4D, 4E of the present modification are different from the rectifying /
具体的には、図20(A)に示した整流平滑回路4Cでは、前述した第1〜第3のアームにおける第1端同士の接続点(接続点Px)と、出力平滑コンデンサCoutの第1端との間に、出力ラインLOを介して、互いに直列接続された2個のチョークコイルLchが挿入配置されている。また、第1〜第3のアームにおける第2端同士の接続点は、接地ラインLG上において、出力平滑コンデンサCoutの第2端に接続されている。 Specifically, in the rectifying / smoothing circuit 4C shown in FIG. 20A, the connection point (connection point Px) between the first ends of the first to third arms described above and the first of the output smoothing capacitor Cout. Between the ends, two choke coils Lch connected in series with each other are inserted and arranged via the output line LO. The connection point between the second ends of the first to third arms is connected to the second end of the output smoothing capacitor Cout on the ground line LG.
また、図20(B)に示した整流平滑回路4Dでは、第1〜第3のアームにおける第2端同士の接続点と、出力平滑コンデンサCoutの第2端との間に、接地ラインLGを介して1個のチョークコイルLchが挿入配置されている。また、第1〜第3のアームにおける第1端同士の接続点(接続点Px)は、出力ラインLO上において、出力平滑コンデンサCoutの第1端に接続されている。 In the rectifying / smoothing circuit 4D shown in FIG. 20B, the ground line LG is connected between the connection point between the second ends of the first to third arms and the second end of the output smoothing capacitor Cout. Thus, one choke coil Lch is inserted and arranged. Further, the connection point (connection point Px) between the first ends of the first to third arms is connected to the first end of the output smoothing capacitor Cout on the output line LO.
また、図20(C)に示した整流平滑回路4Eでは、第1〜第3のアームにおける第1端同士の接続点(接続点Px)と、出力平滑コンデンサCoutの第1端との間に、出力ラインLOを介して1個のチョークコイルLchが挿入配置されている。また、第1〜第3のアームにおける第2端同士の接続点と、出力平滑コンデンサCoutの第2端との間にも、接地ラインLGを介して1個のチョークコイルLchが挿入配置されている。なお、この図20(C)に示した例において、2つのチョークコイルLchの代わりに2つの巻線をそれぞれ配置すると共に、これら2つの巻線同士が磁気的に結合されていることで、1つのチョークコイルLchが形成されるようにしてもよい。 Further, in the rectifying / smoothing circuit 4E shown in FIG. 20C, between the connection point (connection point Px) between the first ends of the first to third arms and the first end of the output smoothing capacitor Cout. A single choke coil Lch is inserted and arranged via the output line LO. In addition, a single choke coil Lch is inserted between the connection point between the second ends of the first to third arms and the second end of the output smoothing capacitor Cout via the ground line LG. Yes. In the example shown in FIG. 20C, two windings are arranged in place of the two choke coils Lch, and the two windings are magnetically coupled to each other. Two choke coils Lch may be formed.
このように、整流平滑回路内でのチョークコイルLchの構成(個数や配置など)としては、各種の態様を適用することが可能である。 As described above, various aspects can be applied to the configuration (number, arrangement, etc.) of the choke coil Lch in the rectifying / smoothing circuit.
なお、これまでに説明した整流平滑回路4A,4Bにおいても、本変形例の整流平滑回路4C,4D,4Eと同様にして、チョークコイルLchの個数や配置などを変更するようにしてもよい。
In the rectifying /
<3.その他の変形例>
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
<3. Other variations>
While the present invention has been described with reference to the embodiments and modifications, the present invention is not limited to these embodiments and the like, and various modifications can be made.
例えば、上記実施の形態等では、インバータ回路の構成を具体的に挙げて説明したが、インバータ回路の構成はこれには限られず、他の構成のものを用いるようにしてもよい。具体的には、上記実施の形態等では、インバータ回路がそれぞれ、2個のスイッチング素子を含むハーフブリッジ回路の場合、または、インバータ回路がそれぞれ、4個のスイッチング素子を含むフルブリッジ回路の場合といった、スイッチング電源装置に含まれる各インバータ回路が共通の構成を有するものについて説明した。しかしながら、これに限られず、例えば、一方のインバータ回路を2個のスイッチング素子を含むハーフブリッジ回路とし、他方のインバータ回路を4個のスイッチング素子を含むフルブリッジ回路とするように、スイッチング電源装置に含まれる各インバータ回路が異なる構成を有するものを用いるようにしてもよい。 For example, in the above-described embodiment and the like, the configuration of the inverter circuit has been specifically described. However, the configuration of the inverter circuit is not limited to this, and other configurations may be used. Specifically, in the above-described embodiment, the inverter circuit is a half-bridge circuit that includes two switching elements, or the inverter circuit is a full-bridge circuit that includes four switching elements. The inverter circuit included in the switching power supply apparatus has a common configuration. However, the present invention is not limited to this. For example, in a switching power supply device, one inverter circuit is a half-bridge circuit including two switching elements and the other inverter circuit is a full-bridge circuit including four switching elements. Each inverter circuit included may have a different configuration.
また、上記実施の形態等では、整流平滑回路の構成を具体的に挙げて説明したが、整流平滑回路の構成はこれには限られず、他の構成のものを用いるようにしてもよい。具体的には、例えば、整流平滑回路内の各整流素子を、MOS−FETの寄生ダイオードにより構成するようにしてもよい。また、その場合には、このMOS−FETの寄生ダイオードが導通する期間と同期して、MOS−FET自身もオン状態となる(同期整流を行う)ようにするのが好ましい。より少ない電圧降下で整流することができるからである。なお、この場合、MOS−FETにおけるソース側に、寄生ダイオードのアノード側が配置されると共に、MOS−FETにおけるドレイン側に、寄生ダイオードのカソード側が配置されることになる。 In the above-described embodiment and the like, the configuration of the rectifying / smoothing circuit has been specifically described. However, the configuration of the rectifying / smoothing circuit is not limited to this, and other configurations may be used. Specifically, for example, each rectifying element in the rectifying / smoothing circuit may be configured by a MOS-FET parasitic diode. In such a case, it is preferable that the MOS-FET itself is also turned on (synchronized rectification is performed) in synchronization with the period in which the parasitic diode of the MOS-FET is conducted. This is because rectification can be performed with a smaller voltage drop. In this case, the anode side of the parasitic diode is arranged on the source side in the MOS-FET, and the cathode side of the parasitic diode is arranged on the drain side in the MOS-FET.
更に、上記実施の形態等では、インバータ回路およびトランスの個数がそれぞれ、2個,3個,4個の場合(整流平滑回路内の整流素子の個数が、6個,8個,10個の場合)を例に挙げて説明したが、それらの個数は、この場合には限られない。具体的には、本発明は、インバータ回路およびトランスの個数がそれぞれ、N個(N:2以上の整数)の場合に適用することが可能である。つまり、上記実施の形態等で説明したN=2,3,4の場合だけでなく、N=5以上の任意の数の場合についても同様にして、本発明を適用することが可能である。なお、その場合、整流平滑回路内の整流素子の個数は、{2×(N+1)}個となり、整流平滑回路内のアームの本数は、(N+1)本となる。また、その場合、スイッチング電源装置の動作の際の、トランスの2次側巻線同士の接続状態の種類は、整数Nにおける約数の個数(約数の組合せ)によって定まることになる。更に、インバータ回路やトランス、整流素子およびアームの個数や本数としては、物理的な個数や本数には限られず、等価回路に存在する個数や本数を意味している。 Furthermore, in the above-described embodiment, the number of inverter circuits and transformers is 2, 3, and 4 respectively (the number of rectifying elements in the rectifying and smoothing circuit is 6, 8, and 10). ) Is taken as an example, but the number of them is not limited to this case. Specifically, the present invention can be applied to the case where the number of inverter circuits and transformers is N (N: an integer equal to or greater than 2). That is, the present invention can be similarly applied not only to the case of N = 2, 3, and 4 described in the above embodiments, but also to an arbitrary number of N = 5 or more. In this case, the number of rectifying elements in the rectifying / smoothing circuit is {2 × (N + 1)}, and the number of arms in the rectifying / smoothing circuit is (N + 1). In this case, the type of connection state between the secondary windings of the transformer during the operation of the switching power supply device is determined by the number of divisors in integer N (a combination of divisors). Furthermore, the number and number of inverter circuits, transformers, rectifying elements, and arms are not limited to the physical number or number, and mean the number or number existing in the equivalent circuit.
加えて、上記実施の形態等では、本発明に係るスイッチング電源装置の一例として、DC−DCコンバータを挙げて説明したが、本発明は、例えばAC−DCコンバータなどの他の種類のスイッチング電源装置にも適用することが可能である。 In addition, in the above-described embodiment and the like, a DC-DC converter has been described as an example of the switching power supply device according to the present invention. It is also possible to apply to.
また、これまでに説明した各構成例等を、任意の組み合わせで適用してもよい。 Moreover, you may apply each structural example etc. demonstrated so far in arbitrary combinations.
1,1A〜1E…スイッチング電源装置、10…バッテリ、21,22,23,24,21C,21D,22C,22D,22E…インバータ回路、31,32,33,34…トランス、311,321,331,341…1次側巻線、312,322,332,342…2次側巻線、4,4A〜4E…整流平滑回路、411,412,421,422,431,432,441,442…整流ダイオード、5…駆動回路、7…負荷、T1,T2…入力端子、T3,T4…出力端子、L1H…1次側高圧ライン、L1L…1次側低圧ライン、LO…出力ライン、LG…接地ライン、Vin…直流入力電圧、Vout…直流出力電圧、Iout…出力電流、Ia〜Is…電流、Cin…入力平滑コンデンサ、Cout…出力平滑コンデンサ、S1〜S8…スイッチング素子、SG1〜SG8…駆動信号、D1〜D8,D51,D52…ダイオード、C1〜C8,C51,C52,C61,C62…コンデンサ、Lr…共振用インダクタ、Lch…チョークコイル、P1〜P13…接続点、t0〜t9,t10〜t19…タイミング、φ…位相差、ΔTs…直列接続状態期間、ΔTp…並列接続状態期間。
DESCRIPTION OF
Claims (12)
出力電圧が出力される出力端子対と、
1次側巻線および2次側巻線をそれぞれ有するN個(N:2以上の整数)のトランスと、
前記入力端子対と前記1次側巻線との間において互いに並列配置され、各々がスイッチング素子を含んで構成されたN個のインバータ回路と、
前記出力端子対と前記2次側巻線との間に配置されると共に、{2×(N+1)}個の整流素子と、チョークコイルと、前記出力端子対間に配置された容量素子とを含んで構成された整流平滑回路と、
前記N個のインバータ回路における前記スイッチング素子の動作をそれぞれ制御するスイッチング駆動を行う駆動部と
を備え、
前記整流平滑回路では、
同じ向きで互いに直列配置された2個の前記整流素子を各々が有する(N+1)本のアームが、前記出力端子間において互いに並列配置されており、
前記(N+1)本のアームのうちの互いに隣接するアーム同士の間にそれぞれ、前記N個のトランスにおける前記2次側巻線が個別にHブリッジ接続されており、
前記(N+1)本のアームと前記容量素子との間に、前記チョークコイルが配置されており、
前記駆動部は、
前記N個のインバータ回路同士が位相差を持って動作すると共に、前記N個のインバータ回路の各々において、前記スイッチング素子のオンデューティ期間の長さが略最大値となるように、前記スイッチング駆動を行うことにより、
前記スイッチング素子のオフデューティ期間を、前記入力端子対間での複数の前記スイッチング素子同士のオン状態による電気的な短絡を回避するための、デッドタイムの期間のみに限定させる
スイッチング電源装置。 A pair of input terminals to which the input voltage is input;
A pair of output terminals from which output voltage is output;
N (N: an integer of 2 or more) transformers each having a primary winding and a secondary winding;
N inverter circuits arranged in parallel with each other between the input terminal pair and the primary winding, each including a switching element;
And {2 × (N + 1)} rectifier elements, a choke coil, and a capacitive element disposed between the output terminal pair, disposed between the output terminal pair and the secondary winding. A rectifying and smoothing circuit configured to include:
A driving unit that performs switching driving for controlling the operations of the switching elements in the N inverter circuits, respectively.
In the rectifying and smoothing circuit,
(N + 1) arms each having two rectifier elements arranged in series in the same direction are arranged in parallel between the output terminals,
The secondary windings of the N transformers are individually H-bridge connected between adjacent arms of the (N + 1) arms,
The choke coil is disposed between the (N + 1) arms and the capacitive element ,
The drive unit is
The switching drive is performed so that the N inverter circuits operate with a phase difference, and the length of the on-duty period of the switching element is substantially maximum in each of the N inverter circuits. By doing
A switching power supply apparatus that limits an off-duty period of the switching elements only to a dead time period for avoiding an electrical short circuit due to an ON state of the plurality of switching elements between the input terminal pairs .
請求項1に記載のスイッチング電源装置。 The connection point between the first ends of the (N + 1) arms and the first end of the capacitive element, and the connection point of the second ends of the (N + 1) arms and the first of the capacitive elements. The switching power supply device according to claim 1, wherein the choke coil is inserted and disposed in at least one of the two ends.
前記整流素子のカソードが前記第1端側に配置されると共に、
前記整流素子のアノードが前記第2端側に配置されている
請求項2に記載のスイッチング電源装置。 In each of the (N + 1) arms,
A cathode of the rectifying element is disposed on the first end side;
The switching power supply according to claim 2, wherein an anode of the rectifying element is disposed on the second end side.
請求項1ないし請求項3のいずれか1項に記載のスイッチング電源装置。 The switching power supply device according to any one of claims 1 to 3, wherein the rectifying element is configured by a parasitic diode of a field effect transistor.
請求項1ないし請求項4のいずれか1項に記載のスイッチング電源装置。 5. The N inverter circuit includes a half bridge circuit including two switching elements or a full bridge circuit including four switching elements. 6. The switching power supply device described in 1.
請求項1ないし請求項5のいずれか1項に記載のスイッチング電源装置。 The drive unit controls the magnitude of the output voltage by performing the switching drive so that the connection state of the N secondary windings included in the N transformers is switched. The switching power supply device according to any one of claims 5 to 5.
請求項1ないし請求項6のいずれか1項に記載のスイッチング電源装置。 The switching power supply device according to any one of claims 1 to 6 , wherein N is 2.
請求項7に記載のスイッチング電源装置。 The drive unit performs the switching drive so that a connection state between the two secondary windings included in the two transformers is switched between a two series connection state and a two parallel connection state. The switching power supply device according to claim 7 .
請求項1ないし請求項6のいずれか1項に記載のスイッチング電源装置。 The switching power supply device according to any one of claims 1 to 6 , wherein N is 3.
請求項9に記載のスイッチング電源装置。 The drive unit performs the switching drive so that the connection state of the three secondary windings included in the three transformers is switched between a three series connection state and a three parallel connection state. The switching power supply device according to claim 9 .
請求項1ないし請求項6のいずれか1項に記載のスイッチング電源装置。 The switching power supply device according to any one of claims 1 to 6 , wherein N is 4.
請求項11に記載のスイッチング電源装置。 In the drive unit, the connection state of the four secondary windings included in the four transformers is a mixture of a 4-series connection state, a 4-parallel connection state, a 2-series connection, and a 2-parallel connection. to switch between a connected state, the switching power supply device according to claim 1 1 for the switching drive.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015119009A JP6464935B2 (en) | 2015-06-12 | 2015-06-12 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015119009A JP6464935B2 (en) | 2015-06-12 | 2015-06-12 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017005908A JP2017005908A (en) | 2017-01-05 |
JP6464935B2 true JP6464935B2 (en) | 2019-02-06 |
Family
ID=57752014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015119009A Active JP6464935B2 (en) | 2015-06-12 | 2015-06-12 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6464935B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7275667B2 (en) | 2019-03-05 | 2023-05-18 | Tdk株式会社 | switching power supply |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4109476B2 (en) * | 2002-03-27 | 2008-07-02 | 新電元工業株式会社 | Constant power output power supply |
JP4148744B2 (en) * | 2002-10-07 | 2008-09-10 | 新電元工業株式会社 | Power supply |
JP4487199B2 (en) * | 2005-05-27 | 2010-06-23 | Tdk株式会社 | Switching power supply |
JP4355712B2 (en) * | 2005-07-29 | 2009-11-04 | Tdk株式会社 | Switching power supply |
-
2015
- 2015-06-12 JP JP2015119009A patent/JP6464935B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017005908A (en) | 2017-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6617588B2 (en) | Switching power supply | |
US8780585B2 (en) | Double phase-shifting full-bridge DC-to-DC converter | |
US7405955B2 (en) | Switching power supply unit and voltage converting method | |
JP4401418B2 (en) | Bi-directional DC / DC converter and power conditioner | |
JP6512064B2 (en) | Switching power supply | |
JP7439671B2 (en) | Switching power supplies and power supply systems | |
JP6439602B2 (en) | Switching power supply | |
JP7306316B2 (en) | Switching power supply and power supply system | |
JP4613915B2 (en) | Switching power supply | |
JP6464935B2 (en) | Switching power supply | |
JP7275667B2 (en) | switching power supply | |
JP5517361B2 (en) | DC-DC converter | |
JP3934654B2 (en) | DC-DC converter | |
JP7225930B2 (en) | switching power supply | |
CN215010058U (en) | DC-DC converter and power supply device | |
JP7434713B2 (en) | switching power supply | |
JP2024054576A (en) | Switching control device, power conversion device, and power supply system | |
JP2017005782A (en) | Resonance type bidirectional dc/dc converter | |
JP2022063977A (en) | Switching power source device and power supply system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6464935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |