[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6456238B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6456238B2
JP6456238B2 JP2015099065A JP2015099065A JP6456238B2 JP 6456238 B2 JP6456238 B2 JP 6456238B2 JP 2015099065 A JP2015099065 A JP 2015099065A JP 2015099065 A JP2015099065 A JP 2015099065A JP 6456238 B2 JP6456238 B2 JP 6456238B2
Authority
JP
Japan
Prior art keywords
manufacturing
exposure
semiconductor device
resist layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015099065A
Other languages
English (en)
Other versions
JP2016218099A (ja
Inventor
琢也 萩原
琢也 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015099065A priority Critical patent/JP6456238B2/ja
Priority to EP16166157.4A priority patent/EP3093712A1/en
Priority to US15/137,964 priority patent/US9627203B2/en
Priority to TW105112740A priority patent/TWI699821B/zh
Priority to KR1020160057451A priority patent/KR20160134515A/ko
Priority to CN201610312858.0A priority patent/CN106158598B/zh
Publication of JP2016218099A publication Critical patent/JP2016218099A/ja
Priority to US15/451,525 priority patent/US9847226B2/en
Priority to US15/811,282 priority patent/US20180068845A1/en
Application granted granted Critical
Publication of JP6456238B2 publication Critical patent/JP6456238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • G03F7/2043—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means with the production of a chemical active agent from a fluid, e.g. an etching agent; with meterial deposition from the fluid phase, e.g. contamination resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/325—Non-aqueous compositions
    • G03F7/327—Non-aqueous alkaline compositions, e.g. anhydrous quaternary ammonium salts
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、液浸露光を用いた半導体装置の製造方法に適用して有効な技術に関する。
液浸露光は、レンズと半導体ウエハとの間の微小な隙間に、水の表面張力を利用して水膜（メニスカス）を形成することにより、レンズと被照射面（半導体ウエハ）の間を高屈折率化する露光方式であり、通常のドライ露光よりも実効的なレンズ開口数（ＮＡ）を大きくすることが可能になる。レンズ開口数を大きくすることで、より微細なパターンを解像できることから、液浸露光の工業的実用化が進んでいる。
特開２００６−１０８５６４号公報（特許文献１）には、シリコン基板を活性酸素雰囲気に曝しながらレジスト膜に真空紫外光を照射することにより、レジスト膜の表層に酸化層を形成して、レジスト膜の表層を親水性化する技術が記載されている。
特開２００８−２３５５４２号公報（特許文献２）には、液浸リソグラフィにおいて、ウエハ外周部付近を露光する際にもウエハの外側へ液体が流出するのを防ぎつつ露光処理できる技術が記載されている。具体的には、ウエハの外周端面および端面周辺部に撥液剤層が設けられている。
特開２００９−１１７８７３号公報（特許文献３）には、侵液露光前にプレウェッティング液を供給して基板をあらかじめ濡らし、予め濡らされた基板と投影系との間に侵液を供給する技術が記載されている。
特表２００６−５２８８３５号公報（特許文献４）には、浸漬液体内のガス気泡の出現防止およびガス気泡の除去手段を備えた浸漬装置に関する技術が記載されている。
特開２００９−８８５５２号公報（特許文献５）には、浸漬リソグラフィの結像品質に対する浸漬液中の気泡の影響を低減するリソグラフィ装置に関する技術が記載されている。
特開２００６−１０８５６４号公報 特開２００８−２３５５４２号公報 特開２００９−１１７８７３号公報 特表２００６−５２８８３５号公報 特開２００９−８８５５２号公報
本発明者の検討によれば、次のことが分かった。
液浸露光では、一枚の半導体ウエハの処理時間を短縮するために高い撥水性を有するトップコートレスレジストが使用されているが、この高い撥水性が原因で、半導体ウエハの周辺部において、パターン不良が発生し、半導体ウエハに形成された半導体装置の信頼性が低下することが判明した。液浸露光を用いる半導体装置の製造方法において、半導体装置の信頼性を向上する技術が求められている。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、円形の半導体基板上に被加工膜を形成し、被加工膜上に表面が撥水性を有するレジスト層を形成する。次に、円形の半導体基板の外周領域に、選択的に、第１周辺露光を施して、半導体基板の外周領域におけるレジスト層の撥水性を低下させた後に、レジスト層に液浸露光を実施する。次に、円形の半導体基板の外周領域に、第２周辺露光を施した後に、第１周辺露光、液浸露光および第２周辺露光が施されたレジスト層を現像処理し、現像処理されたレジスト層を用いて、被加工膜のエッチングを実施する。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
液浸露光の説明図である。 液浸露光における気泡の巻き込みを説明する図面である。 半導体装置のプロセスフローの一部を示す工程フロー図である。 半導体装置の製造工程を示す要部断面図である。 図４に続く半導体装置の製造工程を示す要部断面図である。 図５に続く半導体装置の製造工程を示す要部断面図である。 図６に続く半導体装置の製造工程を示す要部断面図である。 図７に続く半導体装置の製造工程を示す要部断面図である。 図８に続く半導体装置の製造工程を示す要部断面図である。 図９に続く半導体装置の製造工程を示す要部断面図である。 図１０に続く半導体装置の製造工程を示す要部断面図である。 図１１に続く半導体装置の製造工程を示す要部断面図である。 図１２に続く半導体装置の製造工程を示す要部断面図である。 図１３に続く半導体装置の製造工程を示す要部断面図である。 露光領域を示す半導体ウエハの平面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
まず、本発明者が本発明に至った検討の経緯から説明する。
図１は、液浸露光の説明図である。
液浸露光には、例えば図１に示すような構造の装置が使用される。図１の液浸露光装置においては、レンズ（投影レンズ）ＬＳの上方には、光源ＬＴＳ、フォトマスク（レチクル）ＭＫ１が配置され、レンズＬＳの下方に半導体ウエハＳＷが配置され、この半導体ウエハＳＷはウエハステージＳＴ上に配置（真空吸着）されて保持されている。そして、レンズＬＳと半導体ウエハＳＷの被照射面（被露光面）の間に純水が満たされるように、純水がノズルＮＺの流入口ＮＺａから入り、吸入口ＮＺｂより排出される。この純水により、レンズＬＳと半導体ウエハＳＷの被照射面との間の微小な隙間にメニスカス（水膜）が形成される。このメニスカスが、液浸液ＭＳとして機能するが、このメニスカス形成の為に、半導体ウエハＳＷの被照射面に撥水性が必要とされる。半導体ウエハＳＷの被照射面には、微細加工用のレジスト層（レジスト膜、フォトレジスト層、感光性レジスト層）ＰＲが、単層レジスト膜または多層レジスト膜として形成されている。半導体ウエハＳＷは、半導体基板ＳＵＢとレジスト層ＰＲとを有する。光源ＬＴＳは、例えば、ＡｒＦエキシマレーザであり、その波長は、１９３ｎｍである。フォトマスクＭＫ１は、レジスト層ＰＲに所望のパターンを焼き付けるためのマスクであり、ガラスまたは石英等で形成されている。
光源ＬＴＳから発せられた光が、フォトマスクＭＫ１、レンズＬＳ、液浸液ＭＳを介して半導体ウエハＳＷに到達することで、フォトマスクＭＫ１が持つパターンとほぼ同様の縮小投影パターンが、レジスト層ＰＲに焼き付けられる。
液浸露光（液浸リソグラフィ）では、レンズＬＳに対して、半導体ウエハＳＷをスキャンさせて露光光（ＡｒＦエキシマレーザ光）を半導体ウエハＳＷ（言い換えると、レジスト層ＰＲ）に照射するスキャニング露光を実施する。この際に、高速かつスムーズで水滴を残さない液浸液の移動を可能とするため、レジスト層ＰＲには高い撥水性が必要となる。レジスト層ＰＲの撥水性が低いと、半導体ウエハＳＷをスキャンした際に、液浸液ＭＳ（液浸水）の水滴残りの発生が懸念される。水滴残りにより、残った水滴が乾燥する際に、半導体ウエハＳＷから気化熱を奪い、半導体ウエハＳＷを収縮させることで、フォトマスクＭＫ１と半導体ウエハＳＷとの重ね合わせズレの原因となる。
高い撥水性を有するレジスト層ＰＲとして、トップコートレスレジストが用いられている。トップコートレスレジストは、レジスト液中に表面自由エネルギーの低い高分子（フッ素含有ポリマー）を撥水剤として微量混入させ、塗布膜形成時に撥水剤の表面偏析効果を利用して表面のみに撥水剤を集中させることで、１回の塗布処理で高い撥水性を実現している。
しかしながら、本発明者の検討によれば、以下の課題があることが判明した。
図２は、液浸露光における気泡の巻き込みを説明する図面である。
液浸露光装置には、半導体ウエハＳＷの周囲に、半導体ウエハＳＷの全周を取り囲むように、ウエハステージガイドＷＳＧが配置されている。ウエハステージガイドＷＳＧは、レジスト層ＰＲが形成された半導体ウエハＳＷの主面とほぼ同等の高さを有し、半導体ウエハＳＷとウエハステージガイドＷＳＧ間には、数ｍｍ程度のギャップ（隙間）ＧＰが存在している。また、半導体ウエハＳＷのスキャンの際には、ウエハステージガイドＷＳＧは、ウエハステージＳＴと一体に動く機構となっている。
ウエハステージガイドＷＳＧは、液浸液ＭＳが、半導体ウエハＳＷの表面上から零れ落ちるのを防止するために設けられており、ウエハステージガイドＷＳＧの表面には、撥水性を持たせるために、例えば、フッ素系樹脂などがコーティングされている。半導体ウエハＳＷの表面に形成されたレジスト層ＰＲおよびウエハステージガイドＷＳＧが、高い撥水性を有しているため、液浸液ＭＳが、半導体ウエハＳＷの表面、ギャップＧＰおよびウエハステージガイドＷＳＧ上に跨る場合にも、液浸液ＭＳがギャップＧＰに零れ落ちることはない。言い換えると、液浸液ＭＳを、半導体ウエハＳＷの表面上に保持するためにも、レジスト層ＰＲに撥水性が必要となる。
しかしながら、本発明者の検討によれば、液浸露光における高速処理の為に、高い撥水性を有するトップコートレスレジストをレジスト層ＰＲとして使用した場合に、不具合が発生することが分かった。図２に示すように、液浸液ＭＳが、半導体ウエハＳＷの表面、ギャップＧＰおよびウエハステージガイドＷＳＧ上に跨る状態から、半導体ウエハＳＷが、レンズＬＳに対して、半導体ウエハＳＷの外側方向に移動した場合、ギャップＧＰに存在する空気が、液浸液ＭＳ内に巻き込まれることで、液浸液ＭＳ内に気泡ＶＤが発生する。気泡ＶＤは、半導体ウエハＳＷの主面の外周部に発生し、数ｍｍ程度の大きさであり、気泡ＶＤが発生した部分では、パターンが解像しておらず、パターン不良が発生している。つまり、気泡ＶＤによって、露光光の光路が乱されることによるデフォーカスとなることで、パターン不良が発生していることが判明した。また、気泡ＶＤは、レジスト層ＰＲの撥水性が高い程、発生しやすいことが分かった。
このように、半導体装置を、トップコートレスレジストを用いた液浸露光によって製造する場合、半導体装置の信頼性が低下する、製造歩留りが低下する等の課題があることが分かった。以下の実施の形態では、この課題を克服する工夫を施しており、その特徴は、液浸露光の前に、半導体ウエハの周辺領域において、レジスト膜の撥水性を制御するものである。
（実施の形態）
本実施の形態の半導体装置は、複数のＭＩＳＦＥＴ（Meta Insulator Semiconductor Field Effect Transistor）を有する。半導体装置は、矩形状のチップ領域に形成され、半導体ウエハには、複数のチップ領域が行列状に配置されている。複数の半導体装置は、一枚の半導体ウエハ上に形成される。
図３は、半導体装置のプロセスフローの一部を示す工程フロー図であり、図４〜図１４は、半導体装置の製造工程を示す要部断面図である。図１５は、露光領域を示す半導体ウエハの平面図である。
まず、図４に示すように、例えば、シリコンからなる半導体基板ＳＵＢを用意する（図３のステップＳ１）。半導体基板ＳＵＢは、平面形状が円形（略円形）の半導体ウエハＳＷである。図４では、半導体ウエハＳＷの周辺部ＰＣと中央部ＣＰの一部を示している。周辺部ＰＣとは、少なくとも、後述する、第１周辺露光領域ＷＥＥ１および第２周辺露光領域ＷＥＥ２を含んでいる。中央部ＣＰとは、周辺部ＰＣよりも半導体ウエハＳＷの中央部（内側部）を意味している。また、半導体ウエハＳＷの外周部の断面形状は、簡略化して、方形状に表しているが、実際は、図２に示したように、主面側および裏面側の角部が厚さ方向に面取りされている。
次に、半導体基板ＳＵＢ上に、例えば、酸化シリコン膜からなる絶縁膜１を介して、被加工膜（被加工層）２を形成する（図３のステップＳ２）。被加工膜２は、例えば、窒化シリコン膜からなる。次に、被加工膜２上に反射防止膜を形成する。反射防止膜には、無機膜を使用するＢＡＲＬ（Bottom Antireflective Layer)、もしくは、有機膜を使用するＢＡＲＣ（Bottom Antireflective Coating）が使用される。ＢＡＲＣの形成には、塗布と熱硬化が行われる。入射角の大きい光を用いて光を結像させる場合は、下層３と中間層４の二つの層を用いて反射防止膜とした三層レジストプロセスを用いることもある。三層レジストプロセスは、加工の面では、中間層４が下層３を加工するためのマスクとして、下層３が被加工膜２を加工するためのマスクとして働く。以下に、三層レジストプロセスを反射防止膜に用いた例を示す。下層３は、例えば、薬液ＨＭ８００５(ＪＳＲ製)を用い、この薬液をスピンコート法により２００ｎｍの膜厚で塗布した後、熱処理によりポリマーを架橋させることにより形成した。
次に、下層３上に炭素（Ｃ）及びシリコン（Ｓｉ）を主要な成分として含む中間層（中間層膜）４を形成した。中間層４は、ベースの材料（ベース樹脂）としてＳＨＢ-Ａ７５９(信越化学製)を用いた。スピンコート法により８０ｎｍの膜厚に塗布し、その後、１８０℃、９０秒の熱処理によりベースポリマーを架橋させることで、中間層４を形成した。
次に、トップコートレスレジストをスピン塗布してレジスト層（感光性レジスト層、トップコートレスレジスト層、レジスト膜）ＰＲを形成する（図３のステップＳ３）。塗布後には熱硬化を行う。レジスト層ＰＲは、化学増幅型のポジ型レジストを用いる。レジスト層ＰＲは、ベースポリマーとして、酸に感応して脱離する２−メチルアダマンチル基が結合したメタクリレート樹脂（添加量：全質量に対して７．０質量％）を用い、ＰＡＧとして、トリフェニルスルホニウムノナフレート（添加量：ベースポリマーの質量に対して５．０質量％）を用いた。クエンチャーとして、トリエタノールアミン（添加量：ベースポリマーの質量に対して５．０質量％）を用い、撥水添加剤として、アルカリ現像液に不溶なフッ素化合物（添加量：ベースポリマーの質量に対して４．０質量％）を用いた。溶媒として用いたＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）にこれらの材料（上記のベースポリマー、ＰＡＧ、クエンチャー、撥水添加剤）を溶解させて作製した材料である。レジスト層ＰＲは、スピンコート法により１００ｎｍの膜厚で塗布した後、１００℃、６０秒の熱処理により形成した。レジスト層ＰＲに添加した撥水添加剤はスピンコート時に表面偏析し、その結果、レジスト層ＰＲの後退角（Receding Contact Angle）は７５．０°と高い撥水性を示した。
次に、図５に示すように、半導体ウエハＳＷの外周ＷＦに近い領域（外周領域）において、レジスト層ＰＲの撥水性を低下させるために第１周辺露光を実施する（図３のステップＳ４）。第１周辺露光は、図５および図１５に示すように、フォトマスクＭＫ２を用いて、半導体ウエハＳＷの外周ＷＦからおよそ第１幅（例えば、１ｍｍ）を有する領域に、選択的に、露光光を照射する。露光光が照射された領域が、第１周辺露光領域ＷＥＥ１である。図１５に示すように、第１周辺露光領域ＷＥＥ１は、外周ＷＦと、第１周辺露光領域内周Ｗ１との間の領域である。第１周辺露光は、処理時間の短縮および処理コスト低減のために、液浸露光よりも長波長のＤＵＶ（Deep Ultraviolet）光によるドライ露光を用いるのが好適である。
第１周辺露光で、レジスト層ＰＲに、波長２００ｎｍの水銀キセノンランプの露光光を、例えば、露光量１００ｍＪ／ｃｍ2照射することで、化学増幅型のポジ型レジスト中の光酸発生剤より酸が発生し、発生した酸がレジストのベース樹脂の脱保護反応を一部進行させ、ベース樹脂には極性基が現れた。その結果、第１周辺露光領域ＷＥＥ１のレジスト層ＰＲの表面の後退角は７２．０°に低下した。つまり、第１周辺露光により、第１周辺露光領域ＷＥＥ１のレジスト層ＰＲの撥水性が低下した。
次に、図６および図１５に示すように液浸露光を実施する（図３のステップＳ５）。半導体ウエハＳＷの主面に形成されたレジスト層ＰＲに対して、図１および図２を用いて説明したように液浸露光を実施する。液浸露光は、フォトマスク（レチクル）ＭＫ１に形成されたパターンを、縮小投影露光により、レジスト層ＰＲ上に結像させるものであり、波長１９３ｎｍの露光光の露光量は２０ｍＪ／ｃｍ2とした。液浸露光は、レンズＬＳに対して、半導体ウエハＳＷをスキャンさせることによって、半導体ウエハＳＷの主面に順にチップ領域ＣＨを形成していくスキャニング露光である。チップ領域ＣＨは、半導体ウエハＳＷの主面上に、縦と横に行列状に配置されており、半導体ウエハＳＷの外周ＷＦにも、全周にわたって、チップ領域ＣＨが形成されている。つまり、半導体ウエハＳＷの外周ＷＦは、行列状に配置されたチップ領域ＣＨ（言い換えると、液浸露光領域ＩＬ）の内側に位置している。このように、半導体ウエハＳＷの外周ＷＦに液浸露光を実施するため、前述の気泡ＶＤの課題が発生するものである。因みに、半導体ウエハＳＷの外周ＷＦにもチップ領域ＣＨを形成するのは、半導体ウエハＳＷの中央部ＣＰに位置するチップ領域ＣＨと周辺部ＰＣに位置するチップ領域ＣＨとで、露光またはエッチング等の加工環境を揃えることにより、加工精度、歩留りを向上させるためである。また、半導体ウエハＳＷ上のチップ領域ＣＨの数を増加させる為でもある。
なお、図６では、液浸露光の露光光が、半導体ウエハＳＷの中央部ＣＰの一部部分にのみ照射される例を示している。
次に、図７に示すように、半導体ウエハＳＷの外周部において、第２周辺露光を実施する（図３のステップＳ６）。第２周辺露光は、図７および図１５に示すように、フォトマスクＭＫ３を用いて、半導体ウエハＳＷの外周ＷＦから第２幅（例えば、１．５ｍｍの幅）を有する領域に、選択的に、露光光を照射する。露光光が照射された領域が、第２周辺露光領域ＷＥＥ２である。図１５に示すように、第２周辺露光領域ＷＥＥ２は、外周ＷＦと、第２周辺露光領域内周Ｗ２との間の領域である。第２周辺露光は、処理時間の短縮および処理コスト低減のために、液浸露光よりも長波長のＤＵＶ光によるドライ露光を用いるのが好適である。
第２周辺露光は、半導体ウエハＳＷの外周ＷＦに近い部分のレジスト層ＰＲを、後述の現像工程で除去するために実施される。半導体ウエハＳＷの外周ＷＦに近い部分のレジスト層ＰＲの膜厚は、中央部ＣＰに比べて変動しやすい。これは、半導体ウエハＳＷの周囲が、厚さ方向に面取りされていること、または、レジスト層ＰＲをスピンコートにより塗布すること等に起因している。そして、この膜厚変動は、半導体ウエハＳＷの外周ＷＦに近い部分の被加工膜２のパターン不良を引き起こす。第２周辺露光は、レジスト層ＰＲの膜厚変動が発生する領域のレジスト層ＰＲを除去するために実施している。
第２周辺露光領域内周Ｗ２は、第１周辺露光領域内周Ｗ１よりも半導体ウエハＳＷの主面の内側（中心側）に位置していることが肝要である。つまり、第２周辺露光領域内周Ｗ２を、第１周辺露光領域内周Ｗ１から離すことによって、第２周辺露光領域内周Ｗ２の内側（中心側）に形成されるチップ領域ＣＨに対する、第１周辺露光の露光光の影響を防止（低減）できる。第２周辺露光領域内周Ｗ２を、外周ＷＦから２ｍｍとしても良い。第２周辺露光では、レジスト層ＰＲに、水銀キセノンランプの露光光を、例えば、露光量６０ｍＪ／ｃｍ2照射する。
次に、レジスト層ＰＲに対して、例えば、１００℃、６０秒の条件で露光後熱処理（ＰＥＢ：Post Exposure Bake）を実施する。前述の、第１周辺露光、液浸露光および第２周辺露光により、露光光（紫外光）の照射領域では、レジスト層ＰＲに含まれる酸発生剤から酸が発生する。さらに、露光後熱処理を施すことにより、照射領域のレジスト層ＰＲでは、脱保護反応が進行している。つまり、照射領域で発生した酸が、基材樹脂の酸解離性のアルカリ溶解抑制基に作用して分解させ、レジスト層ＰＲをアルカリ現像液に溶解可能な分子構造に変化させている。
次に、図８に示すように、半導体ウエハＳＷに対して現像処理を実施する（図３のステップＳ７）。現像液としては、アルカリ性の水酸化テトラメチルアンモニウムハイドロオキサイド液（以下、ＴＭＡＨ（Tetra methyl ammonium hydroxide）液と呼ぶ）等を使用し、現像処理を３０秒間実施する。現像処理により、露光光が照射された照射領域のレジスト層ＰＲが溶解して、レジストパターンＰＲａが完成し、レジスト層ＰＲの溶解部分である開口から、中間層４が露出する。液浸露光においてＡｒＦエキシマレーザ露光光が照射された領域および第２周辺露光領域ＷＥＥ２のレジスト層ＰＲが除去されている。
現像処理が完了したレジストパターンＰＲａを検査したところ、第１周辺露光を実施する前に比べ、パターン不良が低減していることが判明した。つまり、液浸露光の前に、半導体ウエハＳＷのレジスト層ＰＲに第１周辺露光を施したことで、第１周辺露光領域ＷＥＥ１のレジスト層ＰＲの撥水性を低減でき、液浸露光の際に、気泡の巻き込みを防止することができ、レジストパターンＰＲａのパターン不良を防止することができる。
次に、図９に示すように、中間層４および下層３のエッチングを実施する（図３のステップＳ８）。レジストパターンＰＲａをマスクとして、ＣＨＦ3、ＣＦ4、Ｏ2の混合ガスにより中間層４をドライエッチング加工し、レジストパターンＰＲａのパターンを中間層４に転写した。さらに、レジストパターンＰＲａと中間層４によるパターンをマスクとして、Ｏ2、Ｎ2、ＨＢｒの混合ガスにより下層３をドライエッチング加工し、レジストパターンＰＲａのパターンを転写した下層パターン３ａが完成する。下層３のエッチング時に、レジストパターンＰＲａ及び中間層４は除去されて無くなる。
次に、図１０に示すように、下層パターン３ａをマスクとして、被加工膜２をエッチングするとともに溝ＧＶを形成する（図３のステップＳ９）。ここでは、Ｃｌ、ＨＢｒ、ＳＦ6、Ｏ2の混合ガスにより、被加工膜２である窒化シリコン膜、絶縁膜１、半導体基板（シリコン基板）ＳＵＢを順次ドライエッチングする。レジスト層ＰＲのレジストパターンＰＲａが被加工膜２に転写され、被加工膜２をマスクにして半導体基板ＳＵＢに溝ＧＶが形成されるため、レジストパターンＰＲａの開口に対応する位置に溝ＧＶが形成される。
次に、図１１に示すように、半導体基板ＳＵＢ上に、例えば、酸化シリコン膜からなる素子分離絶縁膜５を、ＣＶＤ（Chemical Vapor Deposition）法により堆積し、素子分離絶縁膜５で溝ＧＶを埋める。
次に、図１２に示すように、素子分離絶縁膜５にＣＭＰ（Chemical Mechanical Polishing）処理を施すことにより、溝ＧＶ内にのみ選択的に素子分離絶縁膜５を残して、素子分離領域ＳＴＩを形成する（図３のステップＳ１０）。
次に、図１３に示すように、被加工膜２および絶縁膜１を除去した後、半導体基板ＳＵＢの主面に、ゲート絶縁膜ＧＩおよびゲート電極ＧＥを形成する。
素子分離領域ＳＴＩを形成した後、被加工膜２および絶縁膜１を除去すると、半導体基板ＳＵＢの主面には、平面視において、素子分離領域ＳＴＩで囲まれた活性領域ができる。次に、半導体基板ＳＵＢの主面上に、ゲート絶縁膜ＧＩとなる絶縁膜と、ゲート電極ＧＥとなる導体膜を形成する。そして、導体膜および絶縁膜をエッチング加工することにより、ゲート電極ＧＥとゲート絶縁膜ＧＩを形成する。この導体膜を前述の被加工膜として、図３のステップＳ３からステップＳ９までを実施してゲート電極ＧＥを形成することができる。ゲート絶縁膜ＧＩは、酸化シリコン膜または酸窒化シリコン膜等で形成できる。また、ゲート電極ＧＥは、多結晶シリコン膜または金属膜等で形成できる。
また、導体膜を半導体基板ＳＵＢに対応付けても良い。その場合、半導体基板ＳＵＢに溝ＧＶを形成するエッチング工程が、ゲート電極ＧＥを形成する導体層のエッチング工程に対応する。
次に、図１４に示すように、低濃度半導体領域ＮＭ、側壁絶縁膜ＳＰおよび高濃度半導体領域ＮＨを順次形成する。まず、ゲート電極ＧＥの両端の半導体基板ＳＵＢの表面に低濃度半導体領域ＮＭを形成する。低濃度半導体領域ＮＭは、例えば、ｎ型の半導体領域であり、リン（Ｐ）またはヒ素（Ａｓ）等の不純物をゲート電極ＧＥに対して自己整合でイオン注入して形成する。
次に、側壁絶縁膜ＳＰは、ゲート電極ＧＥの上面および側面を覆うように絶縁膜を堆積し、この絶縁膜に異方性ドライエッチングを施すことで、ゲート電極ＧＥの側壁上に、選択的に形成することができる。側壁絶縁膜ＳＰは、酸化シリコン膜、窒化シリコン膜、または、酸化シリコン膜と窒化シリコン膜の積層構造とすることができる。
次に、ゲート電極ＧＥの両端の半導体基板ＳＵＢの表面に高濃度半導体領域ＮＨを形成する。高濃度半導体領域ＮＨは、例えば、ｎ型の半導体領域であり、リン（Ｐ）またはヒ素（Ａｓ）等の不純物をゲート電極ＧＥおよび側壁絶縁膜ＳＰに対して自己整合でイオン注入して形成する。
ゲート電極ＧＥ、ゲート絶縁膜ＧＩ、低濃度半導体領域ＮＭ、および、高濃度半導体領域ＮＨで、ＭＩＳＦＥＴが構成される。低濃度半導体領域ＮＭと高濃度半導体領域ＮＨとで、ＭＩＳＦＥＴのソース、ドレインが形成される。
本実施の形態によれば、液浸露光に用いるレジスト層ＰＲに対して、液浸露光に先立って、第１周辺露光を施し、半導体ウエハＳＷの周辺に位置する第１周辺露光領域ＷＥＥ１におけるレジスト層ＰＲの撥水性を低減させたことで、液浸露光において、気泡ＶＤの巻き込みを防止でき、レジストパターンＰＲａのパターン不良を防止できる。
また、レジストパターンＰＲａのパターンが転写された、被加工膜２である窒化シリコン膜および素子分離領域ＳＴＩのパターン不良を防止でき、信頼性の高い半導体装置を提供できる。また、半導体装置の製造歩留りを向上できる。
気泡ＶＤの巻き込みが目立つ場合は、第１周辺露光の露光量を大きくする。これにより、第１周辺露光領域ＷＥＥ１の親水化をより進め、気泡ＶＤの巻き込みを抑制することができる。第１周辺露光を加えたことでギャップＧＰに水漏れが発生する場合は、第１周辺露光の露光量を小さくする。これにより、第１周辺露光を加えたことによる過度のレジスト表面親水化を改善することができる。第１周辺露光と第２周辺露光とを別工程としたことで、上記したように第１周辺露光の露光量を容易に変えることができ、液浸露光時の気泡ＶＤの巻き込みを防止することができる。
第２周辺露光領域ＷＥＥ２の幅を、第１周辺露光領域ＷＥＥ１の幅よりも大きくしたことで、第１周辺露光領域ＷＥＥ１に照射される露光光は、第１周辺露光の露光量を変化させたとしても、第２周辺露光領域ＷＥＥ２の内側（第２周辺露光領域内周Ｗ２の内側（中心側））に形成されるチップ領域ＣＨに対して、悪影響を及ぼさない。従って、第１周辺露光における露光量を充分に大きくすることもでき、レジスト層ＰＲの撥水性を充分に低減することができる。
第１周辺露光の露光光の波長を、液浸露光における露光光の波長よりも長くしたことで、例えば、第１周辺露光には、ＤＵＶ光を用いた露光装置を使用でき、第１周辺露光の処理時間を短縮でき、製造コストを低減できる。第２周辺露光についても、ＤＵＶ光を用いた露光装置を使用できるので、同様の効果が得られる。
また、同様の製法を適用したゲート電極ＧＥのパターン不良を防止できる。
＜変形例１＞
変形例１は、図３のステップＳ４の第１周辺露光の直後に、半導体ウエハＳＷ（レジスト層ＰＲ）の表面を純水により水洗処理するものである。
第１周辺露光の直後、第１周辺露光領域ＷＥＥ１のレジスト層ＰＲは、レジスト層ＰＲを構成するベース樹脂の脱保護反応が一部進行し、極性基が現れている。極性基は、水との親和性が高いので、レジスト層ＰＲの表面に水が供給されると、極性基は、レジスト層ＰＲの表面方向に配向変化するため、レジスト層ＰＲの親和性が向上する。
第１周辺露光で、レジスト層ＰＲの撥水性を、十分に低減できない場合などに特に有効である。
＜変形例２＞
変形例２は、図３のステップＳ４の第１周辺露光の直後に、半導体ウエハＳＷに熱処理を加えるものである。熱処理条件は、７０℃、１０秒程度とし、露光後熱処理よりも低温、短時間とするのが好適である。
第１周辺露光の直後に熱処理を追加することで、第１周辺露光領域ＷＥＥ１におけるレジスト層ＰＲの脱保護反応をより進行させることができ、撥水性が大きく低下する。変形例１の場合と同様に、第１周辺露光で、レジスト層ＰＲの撥水性を、十分に低減できない場合などに特に有効である。
＜変形例３＞
変形例３は、図３のプロセスフローにおいて、第２周辺露光を液浸露光の前に実施するものである。第１周辺露光と第２周辺露光の順序は、液浸露光の前であれば、どちらが先でも良いが、第１周辺露光と第２周辺露光の両方を実施することが肝要である。露光条件は、上記実施の形態と同様であり、第１周辺露光と第２周辺露光とは、それぞれ、露光領域と露光条件が異なる。つまり、第２周辺露光領域ＷＥＥ２の幅は、撥水性を制御するための第１周辺露光領域ＷＥＥ１の幅よりも広くすることが肝要である。この関係を維持することで、第１周辺露光における露光光が、第２周辺露光領域ＷＥＥ２の内側（第２周辺露光領域内周Ｗ２の内側（中心側））に形成されるチップ領域ＣＨに対して、悪影響を及ぼさない。例えば、第２周辺露光において、露光光の露光量を大きくすれば、第１周辺露光を省略できるが、図１５の第２周辺露光領域内周Ｗ２の内側のチップ領域に影響が出るため、第１周辺露光と第２周辺露光とを併用するのが好適である。
変形例３の場合、第１周辺露光と第２周辺露光を、単一の露光装置ユニットにおいて実施できるため、露光工程の処理時間を短縮できる。上記実施の形態の場合、第１周辺露光、液浸露光および第２周辺露光は、それぞれ別の露光装置ユニットにて処理されるのが一般的である。変形例３では、第１周辺露光と第２周辺露光を単一の露光装置ユニットで処理できるため、ユニット間の移動等の時間を短縮でき、スループットを短縮できる。
以上のようにして、本実施の形態の半導体装置が製造される。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、被加工膜２上に、下層３および中間層４を介して、レジスト層ＰＲを形成する例で説明したが、中間層４または下層３またはその両者を省略しても良い。
１ 絶縁膜
２ 被加工膜
３ 下層
３ａ 下層パターン
４ 中間層
５ 素子分離絶縁膜
ＣＨ チップ領域
ＣＰ 中央部
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＧＰ ギャップ
ＧＶ 溝
ＩＬ 液浸露光領域
ＬＳ レンズ
ＬＴＳ 光源
ＭＫ１、ＭＫ２、ＭＫ３ フォトマスク
ＭＳ 液浸液
ＮＭ 低濃度半導体領域
ＮＨ 高濃度半導体領域
ＮＺ ノズル
ＮＺａ 流入口
ＮＺｂ 吸入口
ＰＣ 周辺部
ＰＲ レジスト層
ＰＲａ レジストパターン
ＳＴ ウエハステージ
ＳＴＩ 素子分離領域
ＳＵＢ 半導体基板
ＳＰ 側壁絶縁膜
ＳＷ 半導体ウエハ
ＶＤ 気泡
ＷＦ 外周
Ｗ１ 第１周辺露光領域内周
Ｗ２ 第２周辺露光領域内周
ＷＥＥ１ 第１周辺露光領域
ＷＥＥ２ 第２周辺露光領域
ＷＳＧ ウエハステージガイド

Claims (13)

  1. （ａ）略円形の外周を有する半導体基板を用意する工程、
    （ｂ）前記半導体基板上に被加工膜を形成する工程、
    （ｃ）前記被加工膜上に化学増幅型レジスト層を形成する工程、
    （ｄ）前記半導体基板の前記外周から第１幅を有する領域において、前記化学増幅型レジスト層に第１露光光を照射する第１周辺露光を実施する工程、
    （ｅ）前記（ｄ）工程後、前記化学増幅型レジスト層に第２露光光を照射する液浸露光を実施する工程、
    （ｆ）前記半導体基板の前記外周から第２幅を有する領域において、前記化学増幅型レジスト層に第３露光光を照射する第２周辺露光を実施する工程、
    （ｇ）前記（ｆ）工程後、前記化学増幅型レジスト層を現像処理することにより、前記第２露光光および前記第３露光光が照射された領域の前記化学増幅型レジスト層を除去して第１パターンを有するレジストパターンを形成する工程、
    （ｈ）前記（ｇ）工程後、前記第１パターンを有するように、前記被加工膜にエッチングを実施する工程、
    を有し、
    前記第２幅は、前記第１幅よりも広い、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記化学増幅型レジスト層は、トップコートレスレジストである、半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記液浸露光は、レンズと前記化学増幅型レジスト層との間に液浸液を保持した状態で、前記半導体基板を、前記レンズに対してスキャンしながら実施する、半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    前記（ｅ）工程では、前記半導体基板の周囲を囲むように、前記半導体基板の外周から所定の距離離れて、ウエハステージガイドが配置されており、前記液浸液が、前記ウエハステージガイドと前記半導体基板に跨った状態で、前記液浸露光を実施する、半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記第１露光光および前記第３露光光の波長は、前記第２露光光の波長よりも長い、半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程と（ｅ）工程との間に、さらに、
    （ｉ）前記化学増幅型レジスト層の表面を純水により洗浄する工程、
    を有する、半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程と（ｅ）工程との間に、さらに、
    （ｊ）前記化学増幅型レジスト層に、第１温度の第１熱処理を加える工程、
    を有する、半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記（ｆ）工程と（ｇ）工程との間に、さらに、
    （ｋ）前記化学増幅型レジスト層に、第２温度の第２熱処理を加える工程、
    を有し、
    前記第１温度は、前記第２温度よりも低い、半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法において、
    前記（ｈ）工程後に、さらに、
    （ｌ）前記半導体基板に、前記第１パターンを有する溝を形成する工程、
    （ｍ）前記溝内に選択的に絶縁膜を埋め込み、素子分離領域を形成する工程、
    を有する、半導体装置の製造方法。
  10. 請求項１記載の半導体装置の製造方法において、
    前記被加工膜は、導体膜であって、
    前記（ｈ）工程後に、さらに、
    （ｎ）前記エッチングが実施された前記被加工膜の両端において、前記半導体基板の主面に一対の半導体層を形成する工程、
    を有する、半導体装置の製造方法。
  11. （ａ）略円形の外周を有する半導体基板を用意する工程、
    （ｂ）前記半導体基板上に被加工膜を形成する工程、
    （ｃ）前記被加工膜上に化学増幅型レジスト層を形成する工程、
    （ｄ）前記半導体基板の前記外周から第１幅を有する領域において、前記化学増幅型レジスト層に第１露光光を照射する第１周辺露光を実施する工程、
    （ｅ）前記半導体基板の前記外周から第２幅を有する領域において、前記化学増幅型レジスト層に第３露光光を照射する第２周辺露光を実施する工程、
    （ｆ）前記化学増幅型レジスト層に第２露光光を照射する液浸露光を実施する工程、
    （ｇ）前記（ｆ）工程後、前記化学増幅型レジスト層を現像処理することにより、前記第２露光光および前記第３露光光が照射された領域の前記化学増幅型レジスト層を除去して第１パターンを有するレジストパターンを形成する工程、
    （ｈ）前記（ｇ）工程後、前記第１パターンを有するように、前記被加工膜にエッチングを実施する工程、
    を有し、
    前記（ｄ）工程は、前記（ｆ）工程の前に実施し、
    前記第２幅は、前記第１幅よりも広い、半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記（ｄ）工程後に前記（ｅ）工程を実施する、半導体装置の製造方法。
  13. 請求項１１記載の半導体装置の製造方法において、
    前記（ｅ）工程後に前記（ｄ）工程を実施する、半導体装置の製造方法。
JP2015099065A 2015-05-14 2015-05-14 半導体装置の製造方法 Active JP6456238B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2015099065A JP6456238B2 (ja) 2015-05-14 2015-05-14 半導体装置の製造方法
EP16166157.4A EP3093712A1 (en) 2015-05-14 2016-04-20 Photolithographic process for manufacturing a semiconductor device
TW105112740A TWI699821B (zh) 2015-05-14 2016-04-25 半導體裝置之製造方法
US15/137,964 US9627203B2 (en) 2015-05-14 2016-04-25 Manufacturing method of semiconductor device
KR1020160057451A KR20160134515A (ko) 2015-05-14 2016-05-11 반도체 장치의 제조 방법
CN201610312858.0A CN106158598B (zh) 2015-05-14 2016-05-12 半导体器件的制造方法
US15/451,525 US9847226B2 (en) 2015-05-14 2017-03-07 Manufacturing method of semiconductor device
US15/811,282 US20180068845A1 (en) 2015-05-14 2017-11-13 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015099065A JP6456238B2 (ja) 2015-05-14 2015-05-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016218099A JP2016218099A (ja) 2016-12-22
JP6456238B2 true JP6456238B2 (ja) 2019-01-23

Family

ID=55806193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015099065A Active JP6456238B2 (ja) 2015-05-14 2015-05-14 半導体装置の製造方法

Country Status (6)

Country Link
US (3) US9627203B2 (ja)
EP (1) EP3093712A1 (ja)
JP (1) JP6456238B2 (ja)
KR (1) KR20160134515A (ja)
CN (1) CN106158598B (ja)
TW (1) TWI699821B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102614850B1 (ko) * 2016-10-05 2023-12-18 삼성전자주식회사 반도체 소자 제조방법
WO2018216566A1 (ja) * 2017-05-25 2018-11-29 東京エレクトロン株式会社 基板処理方法、記憶媒体及び基板処理システム
JP6938260B2 (ja) * 2017-07-20 2021-09-22 株式会社ディスコ ウエーハの研削方法
CN108319057A (zh) * 2018-03-29 2018-07-24 武汉华星光电技术有限公司 基板边缘处理方法、掩膜版
US11626285B2 (en) * 2019-09-10 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
CN113506746B (zh) * 2021-06-28 2024-03-19 华虹半导体(无锡)有限公司 解决超级结工艺打标区域高台阶差的方法
US20230187294A1 (en) * 2021-12-13 2023-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer seal ring

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162803A (ja) * 1997-12-01 1999-06-18 Seiko Epson Corp ポジレジストの処理方法
US20040067654A1 (en) * 2002-10-07 2004-04-08 Promos Technologies, Inc. Method of reducing wafer etching defect
JP2004297032A (ja) * 2003-02-03 2004-10-21 Toshiba Corp 露光方法及びこれを用いた半導体装置製造方法
KR100724478B1 (ko) * 2003-06-30 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
KR20050002359A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
WO2005015315A2 (de) 2003-07-24 2005-02-17 Carl Zeiss Smt Ag Mikrolithographische projektionsbelichtungsanlage sowie verfahren zum einbringen einer immersionsflüssigkeit in einem immersionsraum
US7050146B2 (en) * 2004-02-09 2006-05-23 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4220423B2 (ja) * 2004-03-24 2009-02-04 株式会社東芝 レジストパターン形成方法
KR20050113457A (ko) * 2004-05-29 2005-12-02 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조 방법
JP2006108564A (ja) * 2004-10-08 2006-04-20 Renesas Technology Corp 電子デバイスの製造方法および露光システム
JP4565270B2 (ja) * 2004-11-11 2010-10-20 株式会社ニコン 露光方法、デバイス製造方法
US7196770B2 (en) 2004-12-07 2007-03-27 Asml Netherlands B.V. Prewetting of substrate before immersion exposure
JP4634822B2 (ja) * 2005-02-24 2011-02-16 株式会社東芝 レジストパターン形成方法および半導体装置の製造方法
JP4654120B2 (ja) * 2005-12-08 2011-03-16 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像方法並びにコンピュータプログラム
JP4368365B2 (ja) * 2006-08-02 2009-11-18 Ｔｄｋ株式会社 液浸露光用基板およびその製造方法、ならびに液浸露光方法
JP4357514B2 (ja) * 2006-09-29 2009-11-04 株式会社東芝 液浸露光方法
JP4859229B2 (ja) * 2006-12-08 2012-01-25 東京エレクトロン株式会社 熱処理装置
JP2008235542A (ja) 2007-03-20 2008-10-02 Dainippon Printing Co Ltd 液浸リソグラフィ用ウェハおよびその製造方法
US8617794B2 (en) * 2007-06-12 2013-12-31 Fujifilm Corporation Method of forming patterns
JP5035562B2 (ja) * 2007-08-22 2012-09-26 信越化学工業株式会社 パターン形成方法
US7824846B2 (en) * 2007-09-19 2010-11-02 International Business Machines Corporation Tapered edge bead removal process for immersion lithography
US20090107519A1 (en) * 2007-10-30 2009-04-30 Sokudo Co., Ltd. Method and system for chemically enhanced laser trimming of substrate edges
JP2009295716A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法及び基板処理装置
US8197996B2 (en) * 2008-09-19 2012-06-12 Tokyo Electron Limited Dual tone development processes
JP5181306B2 (ja) * 2009-01-30 2013-04-10 セメス株式会社 基板処理システム、露光前後処理ユニット及び基板処理方法
JP2010182732A (ja) * 2009-02-03 2010-08-19 Toshiba Corp 半導体装置の製造方法
US8551566B2 (en) * 2009-02-19 2013-10-08 Massachusetts Institute Of Technology Directed material assembly
JP4853536B2 (ja) * 2009-03-13 2012-01-11 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
CN101571674A (zh) * 2009-06-09 2009-11-04 上海集成电路研发中心有限公司 一种双重曝光方法
US7845868B1 (en) * 2009-09-09 2010-12-07 Nanya Technology Corporation Apparatus for semiconductor manufacturing process
IL213195A0 (en) * 2010-05-31 2011-07-31 Rohm & Haas Elect Mat Photoresist compositions and emthods of forming photolithographic patterns
US8232198B2 (en) * 2010-08-05 2012-07-31 International Business Machines Corporation Self-aligned permanent on-chip interconnect structure formed by pitch splitting
US20120045721A1 (en) * 2010-08-18 2012-02-23 Tokyo Electron Limited Method for forming a self-aligned double pattern
JP5816488B2 (ja) * 2011-08-26 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9372406B2 (en) * 2012-04-13 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Film portion at wafer edge
US9140987B2 (en) * 2014-02-21 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for lithography patterning

Also Published As

Publication number Publication date
EP3093712A1 (en) 2016-11-16
US20180068845A1 (en) 2018-03-08
CN106158598B (zh) 2021-11-02
US20170178897A1 (en) 2017-06-22
JP2016218099A (ja) 2016-12-22
TW201709275A (zh) 2017-03-01
KR20160134515A (ko) 2016-11-23
US20160336173A1 (en) 2016-11-17
US9847226B2 (en) 2017-12-19
TWI699821B (zh) 2020-07-21
US9627203B2 (en) 2017-04-18
CN106158598A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
JP6456238B2 (ja) 半導体装置の製造方法
CN108227392B (zh) 微影图案化的方法
CN109427553B (zh) 保护晶圆免受斜面污染的半导体方法
KR101938905B1 (ko) 리소그래픽 애플리케이션에서 방사선 민감성 재료 라인을 슬림화하는 방법
TWI584083B (zh) 用於微影製程之圖案化的方法
US11387104B2 (en) Grafting design for pattern post-treatment in semiconductor manufacturing
JP2010284921A (ja) パターン形成方法及びテンプレート
US20150241776A1 (en) Method for Lithography Patterning
CN111123643A (zh) 保护组合物和形成光致抗蚀剂图案的方法
US10520821B2 (en) Lithography process with enhanced etch selectivity
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
KR100557222B1 (ko) 이머전 리소그라피 공정의 액체 제거 장치 및 방법
TWI401542B (zh) 移除上塗層而減低浸潤式微影之缺陷
US20080156346A1 (en) Method and apparatus for cleaning a substrate
US20190317406A1 (en) Substrate treating composition and method for fabricating a semiconductor device using the same
JP5817271B2 (ja) レジストパターン形成方法
US12019370B2 (en) Method and system for manufacturing a semiconductor device
US11935747B2 (en) Method of manufacturing a semiconductor device
CN116721909A (zh) 深沟槽光刻对准标记的制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181218

R150 Certificate of patent or registration of utility model

Ref document number: 6456238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150