JP6454490B2 - 半導体装置及びランプ信号の制御方法 - Google Patents

Description

本発明は半導体装置及びランプ信号の制御方法に関し、例えば、画素から得られた画素信号をデジタル値に変換する際にランプ信号を利用するアナログデジタル変換器を有する半導体装置及びランプ信号の制御方法にに関する。

画像処理により種々の制御を行う例が多くなっている。この画像処理に用いる画像を取得する際にはＣＭＯＳ（Complementary Metal Oxide Semiconductor）撮像素子等の固体撮像素子が用いられる。近年、この画像処理の精度を高めるためにＣＭＯＳ撮像素子における高画質化が要求されている。そこで、特許文献１にＣＭＯＳ撮像素子の高画質化のための技術が開示されている。
特許文献１では、ランプ波電圧を出力するランプ波発生部と、ランプ波電圧を用いて画素に入射する光の光量に対応する入力アナログ信号を出力デジタル信号に変換するＡＤ変換部と、を有する。そして、特許文献１では、ランプ波発生部が第１のデジタルデータに応じた出力電流を生成する第１電流出力ＤＡ変換回路と、第１出力電流の積分に対応する電圧をランプ波電圧として出力する積分器と、を有する。

特開２０１３−１７５９３６号公報

しかしながら、特許文献１では、ダイナミックレンジを十分に大きく取ることができない問題がある。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態では、半導体装置は、ランプ信号の傾きを設定する複数のレジスタを備え、所定のタイミングでランプ信号の傾きに反映させるレジスタの値を切り替えることで傾きが所定のタイミングで変化するランプ信号を生成し、アナログデジタル変換器において当該ランプ信号を用いて画素領域から取得した画素信号をデジタル値に変換する。

なお、上記実施の形態の装置を方法やシステムに置き換えて表現したものなども、本発明の態様としては有効である。

前記一実施の形態によれば、半導体装置は、画素から得られた情報に基づき生成される画像データのダイナミックレンジを拡大することができる。

実施の形態１にかかる半導体装置が適用されるカメラシステムの第１の例を示すブロック図である。 実施の形態１にかかる半導体装置が適用されるカメラシステムの第２の例を示すブロック図である。 実施の形態１にかかる半導体装置のブロック図である。 実施の形態１にかかる半導体装置における画素信号を取得する際のタイミングチャートである。 実施の形態１にかかる半導体装置のアナログデジタル変換器及び制御部のブロック図である。 実施の形態１にかかる半導体装置のランプ信号生成回路のブロック図である。 実施の形態１にかかる半導体装置におけるランプ信号の生成方法のフローチャートである。 実施の形態１にかかるランプ信号生成回路の動作を示すタイミングチャートである。 比較例にかかるランプ波生成回路の動作を示すタイミングチャートである。 実施の形態１にかかる半導体装置と、比較例にかかる半導体装置と、のダイナミックレンジを比較するグラフである。 実施の形態２にかかる半導体装置のランプ信号生成回路のブロック図である。 実施の形態３にかかる半導体装置における画素信号を取得する際のタイミングチャートである。 実施の形態３にかかる半導体装置のランプ信号生成回路のブロック図である。 実施の形態３にかかる半導体装置のランプ信号の変化を示すタイミングチャートである。 実施の形態３にかかる半導体装置のダイナミックレンジを説明するグラフである。 比較例にかかる半導体装置のダイナミックレンジを説明するグラフである。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

実施の形態１にかかる半導体装置は、画素が配置される画素領域と、当該画素領域に蓄積された電荷の情報（以下、画素信号と称す）をデジタル値の画素情報に変換して出力する周辺回路と、を有する。これら画素領域と周辺回路とを含む装置を撮像装置と以下では称する。そこで、この撮像装置を含むカメラシステムについて最初に説明する。

図１及び図２に実施の形態１にかかる半導体装置が適用されるカメラシステムの例のブロック図を示す。図１のカメラシステムの例は、車載用のカメラシステムである。図２のカメラシステムの例は、監視カメラのカメラシステムである。実施の形態１にかかる半導体装置は、図１及び図２に示す撮像素子となる。カメラシステムにおいて、撮像素子はレンズを介して入射される入射光に応じて画像情報を出力する。そして、カメラシステムでは、信号処理回路が撮像素子から出力された画像情報に対してして信号処理を施して後段に接続される上位システムに信号処理結果の情報を出力する。このとき、車載用途では、信号処理回路がＣＡＮ（Controller Area Network）等の車載ネットワークに接続され、監視カメラ用ではＬＡＮ（Local Area Network）等の汎用的なネットワークに接続される。

また、カメラシステムは、カメラシステム制御回路により撮影タイミング、スタンバイ等の全体の動作が制御される。ここで、車載用途では、レンズが固定焦点であることが多く、監視カメラ用途ではレンズの焦点が可変である場合が多い。そのため、監視カメラ用途では、レンズの焦点距離を制御するアクチュエータが備えられることが多い。

このような車載用途、或いは、監視カメラ用途では、カメラシステムがトンネル内、或いは、夜間の暗い環境の中に設置されている状態で、トンネルの出口付近を撮影する、或いは、暗い中で部分的に照明がある等の撮影条件においては、広いダイナミックレンジを有していなければ画像の一部が白飛び（Blown out highlights又はClipped whites）、或いは、黒つぶれ（Blocked up shadows又はCrushed shadows）してしまう状況が発生する。また、特に車載用途では、夜間の歩行者や障害物、対向車の明るいライトの間にあるナンバープレートなど、暗く移った、すなわち低照度の被写体を高精度に撮像する必要性が高い。そのため、車載用途、或いは、監視カメラ用途では、上記の用途の特徴を踏まえた上で広いダイナミックレンジで画像を取得することの要求が大きい。

続いて、図３に実施の形態１にかかる半導体装置１のブロック図を示す。図３に示すように、実施の形態１にかかる半導体装置１は、画素領域１０、アナログデジタル変換器１１、制御部１２を有する。また、制御部１２は、ランプ信号生成回路１３、参照電圧生成回路１４、制御信号生成回路１５を有する。

画素領域１０は、入射光の光量に応じた電荷を蓄積して画素信号を出力する。図３に示す例では、画素領域１０には、画素が行列上に形成される。画素は、それぞれが画像情報の１画素分の電荷を蓄積する。画素から得られる画素信号は、列毎に読み出される。

アナログデジタル変換器１１は、画素領域１０から画素信号を読み出し、ランプ信号を用いて前記画素信号の大きさに応じたデジタル値（例えば、出力信号）を出力する。アナログデジタル変換器１１は、画素領域１０の画素の列毎に設けられる。図３に示す例では、画素領域１０の奇数列に対応するアナログデジタル変換器１１が画素領域１０の図面上側に並べられ、偶数列に対応するアナログデジタル変換器１１が画素領域１０の図面下側に並べられる。アナログデジタル変換器１１の詳細な構成については後述する。

制御部１２は、アナログデジタル変換器１１を制御するランプ信号Ｓ１、参照電圧信号Ｓ２、動作制御信号Ｓ３を出力する。なお、図３では図示を省略したが、半導体装置１では、アナログデジタル変換器１１が配置される領域の上であって、アナログデジタル変換器１１が配置される領域を横切る（アナログデジタル変換器１１が並ぶ方向）に電源配線及び接地配線が配置される。図３では、制御部１２の内部の回路として、ランプ信号生成回路１３、参照電圧生成回路１４、制御信号生成回路１５を示したが、他の回路を含むことも可能である。

ランプ信号生成回路１３は、所定のタイミングでランプ信号Ｓ１を出力する。参照電圧生成回路１４は、アナログデジタル変換器１１、ランプ信号生成回路１３等で利用される参照電圧信号Ｓ２を生成する。制御信号生成回路１５は、アナログデジタル変換器１１を制御するため動作制御信号Ｓ３及びランプ信号生成回路１３の動作を制御する制御信号を生成する。ランプ信号生成回路１３について詳細については後述する。

ここで、実施の形態１にかかる半導体装置１における画素信号を取得する際の動作について説明する。そこで、図４に実施の形態１にかかる半導体装置における画素信号を取得する際のタイミングチャートを示す。図４に示すように、実施の形態１にかかる半導体装置１では、ブランキング期間Ｔｂｒ、露光期間Ｔｃｈ、読み出し期間Ｔｒｄの３つの異なる動作期間を経て１フレームの画像を取得する。ブランキング期間Ｔｂｒは、露光期間Ｔｃｈの長さを調節するとともに、画素の電荷をリセットするための期間である。露光期間Ｔｃｈは、画素を実際に入射光にさらしてその光量に応じた電荷を画素に蓄積する期間である。読み出し期間Ｔｒｄは、画素に蓄積された電荷の量を示す画素信号をアナログデジタル変換器１１に読み出す期間である。読み出し期間Ｔｒｄにおいてアナログデジタル変換器１１はアナログ値である画素信号をデジタル値である画像情報に変換する。また、図４に示すように、半導体装置１は、画素行に対して逐次処理を行うローリングシャッタ方式のため、例えば、アナログデジタル変換器１１から遠い行に対する処理が、アナログデジタル変換器１１に近い行に対する処理よりも遅いタイミングで行われる。そのため、縦軸に処理対象の画素行、横軸に時間をとった場合、各期間が菱形の処理タイミングで表されるタイミングチャートとなる。

続いて、アナログデジタル変換器１１の詳細について説明する。図５に実施の形態１にかかる半導体装置１のアナログデジタル変換器１１及び制御部１２のブロック図を示す。図５に示すように、アナログデジタル変換器１１は、増幅器ＯＰ、比較器ＣＭＰ、コンデンサＣ１〜Ｃ４、スイッチＳＷ１、ＳＷ２を有する。なお、図５に示したＰＧＡ（Programmable Gain Amplifier）ゲイン設定信号、ＡＤＣ（Analog to Digital Converter）サンプリングパルス信号、ＡＤＣオートゼロパルス信号は、動作制御信号Ｓ３に含まれる信号である。

増幅器ＯＰは、反転入力端子にコンデンサＣ１を介して画素信号が入力される。増幅器ＯＰの出力端子と出力端子との間にはコンデンサＣ２が設けられる。そして、増幅器ＯＰの正転入力端子には、参照電圧生成回路１４からＰＧＡ参照電圧が与えられる。コンデンサＣ１は、制御信号生成回路１５が出力するＰＧＡゲイン設定信号により容量値が決定される可変容量である。ここで、増幅器ＯＰ、コンデンサＣ１、Ｃ２は、プログラマブルゲインアンプとして機能する。このプログラマブルゲインアンプは、ＰＧＡゲイン設定信号によりコンデンサＣ１とコンデンサＣ２との容量比を変化させることで、画素信号の増幅率を可変する。

比較器ＣＭＰは、反転入力端子と接地配線との間にコンデンサＣ４が接続され、正転入力端子がスイッチＳＷ１を介して増幅器ＯＰの出力端子と接続される。比較器ＣＭＰの正転入力端子にはコンデンサＣ３の一端が接続される。コンデンサＣ３の他端にはランプ信号生成回路１３からランプ信号Ｓ１が入力される。また、比較器ＣＭＰの反転入力端子と出力端子との間にはスイッチＳＷ２が接続される。スイッチＳＷ１は、制御信号生成回路１５が出力するＡＤＣサンプリングパルス信号により開閉状態が制御される。スイッチＳＷ２はＡＤＣオートゼロパルス信号により開閉状態が制御される。なお、図５では図示を省略しているが、アナログデジタル変換器１１は、比較器ＣＭＰの出力値に応じて基準クロック等をカウントするカウンタを有する。

ここで、比較器ＣＭＰ、コンデンサＣ３、Ｃ４は、シングルスロープ積分型ＡＤ変換回路として機能する。シングルスロープ積分型ＡＤ変換回路は、比較器ＣＭＰの出力値をカウントするカウンタのカウント値と相関を有するランプ信号Ｓ１を参照基準電圧する。そしてシングルスロープ積分型ＡＤ変換回路は、ランプ信号Ｓ１を比較器ＣＭＰに入力し、変換対象のアナログ信号とこのランプ信号Ｓ１とを比較し、両者が一致した時点でのカウント値を保持し、これをＡＤ変換結果として出力する。なお、図５に示す例では、コンデンサＣ３、Ｃ４にプログラムゲインアンプ側から入力される画素信号のアナログレベルを保持する。そして、実施の形態１にかかるシングルスロープ積分型ＡＤ変換回路では、コンデンサＣ３の他端に与えたランプ信号Ｓ１の電圧レベルを変化させながら２つのコンデンサに蓄積された電荷により生じた電圧の比較を行う。

アナログデジタル変換器１１では、アナログデジタル変換器の性能を最大限に利用し、かつ、量子化ノイズなどによるＳ／Ｎの低下を抑えるために、比較器ＣＭＰより前の段階において、変換対象の画素信号を比較器ＣＭＰのダイナミックレンジに最適なレベルに増幅するアナログゲイン制御が必要となっている。また、実施の形態１にかかる半導体装置１ではでは、ランプ信号生成回路１３が出力するランプ信号Ｓ１の最大電圧及び傾きを変化させることで、画素信号の信号レベルに対してアナログデジタル変換器１１の分解能を変化させる。

そこで、ランプ信号生成回路１３の詳細な構成について以下で説明する。図６に実施の形態１にかかるランプ信号生成回路１３のブロック図を示す。図１４に示すように、ランプ信号生成回路１３は、ランプ波形制御部２０、ランプ波形生成回路３０を有する。

ランプ波形制御部２０は、ランプ信号Ｓ１の目標電圧、基準電圧、及び、傾きにより決定されるランプ波形を設定すると共に、ランプ信号Ｓ１の波形を変化させる掃引期間中にその設定値を切り換えるものである。より具体的には、ランプ信号生成回路１３は、掃引期間中に初期傾き期間、第１の傾き期間、及び第２の傾き期間を有し、それぞれの期間でランプ信号Ｓ１の傾きを可変させる。ランプ波形制御部２０は、オフセット設定レジスタ２１、第１の傾き変更タイミングレジスタ２２、第２の傾き変更タイミングレジスタ２３、傾き初期設定レジスタ２４、第１の傾き設定レジスタ２５、第２の傾き設定レジスタ２６、カウンタ２７、切替制御回路２８、セレクタ２９を有する。ここで、傾きとは、時間に対する電圧の比の絶対値をいう。

オフセット設定レジスタ２１は、初期傾き期間の初期のランプ信号Ｓ１の電圧値を設定するオフセット設定値を格納する。第１の傾き変更タイミングレジスタ２２は、初期傾き期間から第１の傾き期間への変更タイミングを示す第１の変更タイミング値を格納する。第２の傾き変更タイミングレジスタ２３は、第１の傾き期間から第２の傾き期間への変更タイミングを示す第２の変更タイミング値を格納する。傾き初期設定レジスタ２４は、初期傾き期間のランプ信号Ｓ１の傾きを示す初期傾き設定値を格納する。第１の傾き設定レジスタ２５は、第１の傾き期間におけるランプ信号Ｓ１の傾きを指示する第１の傾き設定値を格納する。第２の傾き設定レジスタ２６は、第２の傾き期間におけるランプ信号Ｓ１の傾きを指示する第２の傾き設定値を格納する。

初期傾き設定値、第１の傾き設定値、及び、第２の傾き設定値はｎビットの値であり、２^ｎ個の値をとる。また、オフセット設定値、第１の傾き変更タイミング値、及び、第２の傾き変更タイミング値はｋビットの値であり、２^ｋ個の値をとる。なお、ｎ及びｋは整数であり、ｎとｋとが同じ値となっていても構わない。本実施の形態では、ランプ信号の傾き変更回数を２回に設定した例を示したが、変更回数は１回或いは３回以上でもよい。

カウンタ２７は、掃引期間パルスＳＷＰが掃引期間であることを示すイネーブル状態（例えば、ハイレベル）となっている期間に入力される基準クロックＣＬＫのクロック数をカウントしてカウント値を出力する。切替制御回路２８は、カウント値と第１の変更タイミング値との比較、及び、カウント値と第２の変更タイミング値との比較、を行って期間に応じた選択信号Ｓ１１、Ｓ１２を出力する。セレクタ２９は、選択信号Ｓ１１、Ｓ１２に応じて、傾き初期値、第１の傾き設定値及び第２の傾き設定値のいずれか１つを出力する。

ランプ波形生成回路３０は、ランプ波形制御部２０から与えられた設定値に基づき、ランプ信号の生成を行う。ランプ波形生成回路３０は、オフセット電流源３１、電流デジタルアナログ変換回路３２、波形切替回路３３、積分回路３４、バッファ回路３５を有する。

オフセット電流源３１は、オフセット設定値に応じて積分回路３４にオフセット電流を出力する。オフセット電流源３１は、カレントミラー回路のミラー比をオフセット設定値に応じて切り替えることでオフセット電流の電流値を可変する。より具体的には、オフセット電流源３１は、電流源ＩＳｐ、ＰＭＯＳトランジスタＭＰｓ、ＭＰｄ、ＭＰ０〜ＭＰｋ（末尾のｋは整数であり、オフセット設定値のビット数と同じ値）、スイッチＳＷｐ００〜ＳＷｐ０ｋ、ＳＷｐ１０〜ＳＷｐ１ｋ（末尾のｋは整数であり、オフセット設定値のビット数と同じ値）を有する。

オフセット電流源３１は、ＰＭＯＳトランジスタＭＰｓがソース側トランジスタとなり、ＰＭＯＳトランジスタＭＰｄ、ＭＰ０〜ＭＰｎが枝側トランジスタとなるカレントミラー回路を有する。ＰＭＯＳトランジスタＭＰｓ、ＭＰｄ、ＭＰ０〜ＭＰｋは、ソースが電源配線に接続される。ＰＭＯＳトランジスタＭＰｓのドレインには、電流源ＩＳｐから基準電流が与えられる。ＰＭＯＳトランジスタＭＰｓ、ＭＰｄは、ゲートが共通接続される。また、ＰＭＯＳトランジスタＭＰｓのドレインは、ＰＭＯＳトランジスタＭＰｓのゲート及びＰＭＯＳトランジスタＭＰｄのゲートに接続される。ＰＭＯＳトランジスタＭＰ０〜ＭＰｋのゲートと電源配線との間にはスイッチＳＷｐ００〜ＳＷｐ０ｋが設けられる。また、ＰＭＯＳトランジスタＭＰ０〜ＭＰｋのゲートとＰＭＯＳトランジスタＭＰｓのゲートとの間にはスイッチＳＷｐ１０〜ＳＷｐ１ｋが設けられる。スイッチＳＷｐ００〜ＳＷｐ０ｋとスイッチＳＷｐ１０〜ＳＷｐ１ｋは、オフセット設定値の対応するビットの値に応じて開閉状態が制御される。また、スイッチＳＷｐ００〜ＳＷｐ０ｋとスイッチＳＷｐ１０〜ＳＷｐ１ｋは、オフセット設定値の対応するビットの値に基づき開閉状態が排他的になるように制御される。つまり、オフセット電流源３１は、オフセット設定値に応じてカレントミラー回路において出力電流を出力する枝側トランジスタの数が１〜ｋ＋１個のいずれかに制御され、２^ｋ階調でオフセット電流の電流値を切り換えることができる。

なお、電流デジタルアナログ変換回路３２の出力電流の可変幅は、基準となる出力電流を１とした場合に、例えば、１／４倍から４倍の範囲等の一定の出力電流の変化範囲内で可変できるようにカレントミラー回路のミラー比を設定する。そして、２^ｎ階調で電流デジタルアナログ変換回路３２の出力電流の可変できるように設定する。

電流デジタルアナログ変換回路３２は、セレクタ２９が出力した値に応じた大きさの出力電流を出力する。セレクタ２９から出力される設定値はｎビットの値であるため、電流デジタルアナログ変換回路３２は、２^ｎ階調で出力電流の電流値を切り換えることができる。電流デジタルアナログ変換回路３２は、電流源ＩＳｎ、ＮＭＯＳトランジスタＭＮｓ、ＭＮｄ、ＭＮ０〜ＭＮｎ（末尾のｎは整数であり、セレクタ２９から出力される設定値のビット数と同じ値）、スイッチＳＷｎ００〜ＳＷｎ０ｎ、ＳＷｎ１０〜ＳＷｎ１ｎ（末尾のｎは整数であり、セレクタ２９から出力される設定値のビット数と同じ値）を有する。

電流デジタルアナログ変換回路３２は、ＮＭＯＳトランジスタＭＮｓがソース側トランジスタとなり、ＮＭＯＳトランジスタＭＮｄ、ＭＮ０〜ＭＮｎが枝側トランジスタとなるカレントミラー回路を有する。ＮＭＯＳトランジスタＭＮｓ、ＭＮｄ、ＭＮ０〜ＭＮｎは、ソースが設置配線に接続される。ＮＭＯＳトランジスタＭＮｓのドレインには、電流源ＩＳｎから基準電流が与えられる。ＮＭＯＳトランジスタＭＮｓ、ＭＮｄは、ゲートが共通接続される。また、ＮＭＯＳトランジスタＭＮｓのドレインは、ＮＭＯＳトランジスタＭＮｓのゲート及びＮＭＯＳトランジスタＭＮｄのゲートに接続される。ＮＭＯＳトランジスタＭＮ０〜ＭＮｎのゲートと設置配線との間にはスイッチＳＷｎ００〜ＳＷｎ０ｎが設けられる。また、ＮＭＯＳトランジスタＭＮ０〜ＭＮｎのゲートとＮＭＯＳトランジスタＭＮｓのゲートとの間にはスイッチＳＷｎ１０〜ＳＷｎ１ｎが設けられる。スイッチＳＷｎ００〜ＳＷｎ０ｎとスイッチＳＷｎ１０〜ＳＷｎ１ｎは、セレクタ２９が出力する設定値の対応するビットの値に応じて開閉状態が制御される。また、スイッチＳＷｎ００〜ＳＷｎ０ｎとスイッチＳＷｎ１０〜ＳＷｎ１ｎは、セレクタ２９が出力する設定値の対応するビットの値に基づき開閉状態が排他的になるように制御される。つまり、電流デジタルアナログ変換回路３２は、セレクタ２９が出力する設定値に応じてカレントミラー回路において出力電流を出力する枝側トランジスタの数が１〜ｎ＋１個のいずれかに制御され、２^ｎ階調で出力電流の電流値を切り換えることができる。

波形切替回路３３は、積分回路３４にオフセット電流源３１が出力するオフセット電流を与えるか、電流デジタルアナログ変換回路３２が出力する出力電流を与えるかを切り換える。波形切替回路３３は、スイッチＳＷ３、ＳＷ４を有する。スイッチＳＷ３は、オフセット電流を積分回路３４側に流すか、参照電圧ＶＲＥＦが入力される側の端子に流すかを切り換える。スイッチＳＷ４は、出力電流を積分回路３４側に流すか、参照電圧ＶＲＥＦが入力される側の端子に流すかを切り換える。スイッチＳＷ３は、オフセット印加期間パルスＯＳＰにより経路の切り換えを行う。スイッチＳＷ４は、掃引期間パルスＳＷＰにより経路の切り換えを行う。なお、参照電圧ＶＲＥＦは、参照電圧生成回路１４から与えられるものである。また、オフセット印加期間パルスＯＳＰ及び掃引期間パルスＳＷＰは制御信号生成回路１５から与えられるものである。

積分回路３４は、出力電流を積分してランプ信号Ｓ１を出力する。また、積分回路３４は、オフセット電流が入力されるにおいては、当該オフセット電流を積分してランプ信号Ｓ１の電圧レベルをオフセットレベルとする。なお、積分回路３４が出力したランプ信号はバッファ回路３５を介してアナログデジタル変換器１１に与えられる。

積分回路３４は、増幅器ＯＰ１、コンデンサＣ５、スイッチＳＷ５を有する。増幅器ＯＰ１は、正転入力端子に参照電圧ＶＲＥＦが入力される。増幅器ＯＰ１は、非反転入力端子に波形切替回路３３を介してオフセット電流又は出力電流が入力される。増幅器ＯＰ１の反転入力端子と出力端子との間にはコンデンサＣ５とスイッチＳＷ５が並列接続となるように接続される。積分回路３４は、参照電圧ＶＲＥＦを基準電圧として、出力電流又はオフセット電流の積分値に基づき出力するランプ信号Ｓ１の電圧を変化させる。なお、スイッチＳＷ５は、制御信号生成回路１５から出力される積分アンプオートゼロパルスＺＰに基づき開閉状態が制御される。

続いて、実施の形態１にかかるランプ信号生成回路１３の動作について説明する。そこで、まず、実施の形態１にかかる半導体装置１におけるランプ信号Ｓ１の生成方法について説明する。図７に、実施の形態１にかかる半導体装置１におけるランプ信号Ｓ１の生成方法のフローチャートを示す。

図７に示すように、実施の形態１にかかる半導体装置１では、ランプ信号Ｓ１の掃引を開始すると、まず初期傾き設定値に従って、初期傾きでランプ信号Ｓ１を掃引する（ステップＳＴ１）。そして、この初期傾きでのランプ信号Ｓ１の掃引を第１変更トリガ信号を受信するまで継続する（ステップＳＴ２）。この第１変更トリガ信号は、カウンタ２７が出力するカウント値が第１変更タイミング値に達したことに応じて切替制御回路２８内で生成される信号であり、切替制御回路２８内で送受信されるものである。

次いで、ステップＳＴ２で第１変更トリガ信号を受信したと判断したことに応じて、実施の形態１にかかる半導体装置１は、ランプ信号Ｓ１の傾きを第１の傾き設定値に従って第１の傾きに変更する（ステップＳＴ３）。そして、この第１の傾きでのランプ信号Ｓ１の掃引を第２変更トリガ信号を受信するまで継続する（ステップＳＴ４）。この第２変更トリガ信号は、カウンタ２７が出力するカウント値が第２変更タイミング値に達したことに応じて切替制御回路２８内で生成される信号であり、切替制御回路２８内で送受信されるものである。

次いで、ステップＳＴ４で第２変更トリガ信号を受信したと判断したことに応じて、実施の形態１にかかる半導体装置１は、ランプ信号Ｓ１の傾きを第２の傾き設定値に従って第２の傾きに変更する（ステップＳＴ５）。そして、この第２の傾きでのランプ信号Ｓ１の掃引を掃引期間が終了するまで継続する（ステップＳＴ６）。

続いて、図８に実施の形態１にかかるランプ信号生成回路１３の動作を示すタイミングチャートを示す。なお、図８では、例として、カウンタ２７の内部で生成される第１分周クロックから第４分周クロックを示した。この第１分周クロックから第４分周クロックの組みにより表される値がカウント値となる。また、図８では、切替制御回路２８内で用いられる第１変更トリガ信号及び第２変更トリガ信号を示した。なお、図８に示したタイミングチャートは、ランプ信号生成回路１３の動作を簡潔に説明するために少ない基準クロックＣＬＫの数で一周期分のランプ信号Ｓ１を生成する例を示したが、実際には、１つの１画素処理期間に含まれる基準クロックはさらに多い。また、カウンタ２７の分周クロック数も実際には図８に示す例よりも多い。

図８に示すように、ランプ信号生成回路１３は、１画素分の画素信号の処理を行う期間毎に一周期分のランプ信号Ｓ１を生成する。図８では、１画素分の処理期間を１画素処理期間として示した。タイミングＴ０で１画素処理期間が開始されると、まず、タイミングＴ０〜Ｔ１において、積分アンプオートゼロパルスがロウレベルからハイレベルとなる。これにより、積分回路３４のコンデンサＣ５に蓄積されている電荷がゼロにリセットされる。

次いで、タイミングＴ２において、オフセット印加期間パルスＯＳＰがロウレベルからハイレベルに遷移する。図８に示す例では、基準クロックＣＬＫの一周期分の間オフセット印加期間パルスＯＳＰがハイレベルとなる。このオフセット印加期間パルスＯＳＰがハイレベルとなっている期間においては、積分回路３４にオフセット電流源３１からオフセット電流が印加される。これにより、ランプ信号Ｓ１の電圧レベルが上昇する。また、ランプ信号Ｓ１は、オフセット印加期間パルスＯＳＰがハイレベルとなっている期間に上昇し、オフセット印加期間パルスＯＳＰがロウレベルに遷移した後は上昇した電圧に維持される。

次いで、タイミングＴ３で掃引期間パルスＳＷＰがロウレベルからハイレベルに遷移する。これにより、カウンタ２７はカウントを開始する。また、掃引期間パルスＳＷＰがハイレベルに遷移したことに応じて、積分回路３４には出力電流が与えられる。実施の形態１にかかるランプ信号生成回路１３では、積分回路３４から電流を引き抜く方向で電流デジタルアナログ変換回路３２から出力電流が出力されるため、ランプ信号Ｓ１はタイミングＴ３から電圧が低下する。このタイミングＴ３から次のタイミングＴ４までの初期傾き期間ＴＤＤは、カウンタ２７のカウント値が第１の傾き変更タイミング値に達していないため、切替制御回路２８はセレクタ２９に初期傾き設定値を選択させる。そのため、タイミングＴ３からタイミングＴ４の初期傾き期間ＴＤＤの間、ランプ信号Ｓ１の傾きは初期傾き設定値に応じた傾きとなる。

次いで、タイミングＴ４でカウンタ２７のカウンタ値が第１の傾き変更タイミング値に達すると、切替制御回路２８内において第１変更トリガ信号がハイレベルに遷移する。切替制御回路２８は、この第１変更トリガ信号の立ち上がりに応じて選択信号Ｓ１１をハイレベルに切り換える。これにより、セレクタ２９は、選択する設定値を第１の傾き設定値に切り換える。図８に示す例では、第１の傾き設定値は初期傾き設定値よりも大きい。そのため、タイミングＴ４からランプ信号Ｓ１の傾きが初期傾き期間ＴＤＤの傾きよりも急峻になる。また、このタイミングＴ４から、次にランプ信号Ｓ１の傾きが変化するタイミングＴ５間での期間を第１の傾き期間ＴＤ１と称す。

次いで、タイミングＴ５でカウンタ２７のカウンタ値が第２の傾き変更タイミング値に達すると、切替制御回路２８内において第２変更トリガ信号がハイレベルに遷移する。切替制御回路２８は、この第２変更トリガ信号の立ち上がりに応じて選択信号Ｓ１２をハイレベルに切り換える。これにより、セレクタ２９は、選択する設定値を第２の傾き設定値に切り換える。図８に示す例では、第２の傾き設定値は第１の傾き設定値よりも大きい。そのため、タイミングＴ５からランプ信号Ｓ１の傾きが第１の傾き期間ＴＤ１の傾きよりも急峻になる。また、このタイミングＴ５から、ランプ信号Ｓ１の傾きが第２の傾き設定値に応じた傾きで維持される期間を第２の傾き期間ＴＤ２と称す。

そして、タイミングＴ６において、掃引期間パルスＳＷＰがハイレベルからロウレベルに遷移すると、電流デジタルアナログ変換回路３２による積分回路３４への出力電流の印加が停止される。これにより、ランプ信号Ｓ１の電圧変化が停止する。タイミングＴ３からタイミングＴ６までの期間を掃引期間と称す。

その後、タイミングＴ７で、積分アンプオートゼロパルスＺＰがハイレベルとなると、積分回路３４のコンデンサＣ５に蓄積された電荷がリセットされ、ランプ信号Ｓ１の電圧が初期の状態に戻る。なお、このタイミングＴ７は次の１画素処理期間の開始タイミングに相当する。また、ここで示した各パルス期間は一例であり、クロック数は任意である。

ここで、ランプ波形制御部２０を有していないランプ信号生成回路１３を用いた場合のランプ信号の遷移を比較例として説明する。図９に、比較例にかかるランプ波生成回路の動作を示すタイミングチャートを示す。図９に示すように、比較例にかかるランプ信号生成回路においても、図８のタイミングＴ０〜Ｔ３に対応するタイミングＴ１０〜Ｔ１３では、実施の形態１にかかるランプ信号生成回路１３と同様にランプ信号の電圧レベルが変化する。そして、タイミングＴ１３以降、比較例にかかるランプ信号生成回路では、傾きを変化させずに直線的に電圧が低下するようにランプ信号の電圧を遷移させる。なお、以上の説明で示した各タイミングは一例であり、パルス幅すなわちクロック数は任意に定められる。また、ランプ信号は電圧が下降する波形を元に説明したが、上昇する波形でも同様である。

続いて、実施の形態１にかかる半導体装置のダイナミックレンジについて説明する。そこで、図１０に実施の形態１にかかる半導体装置と、比較例にかかる半導体装置と、のダイナミックレンジを比較するグラフを示す。図１０に示すグラフは、縦軸をアナログデジタル変換器１１が出力する画像情報のコード（例えば、出力コード）、横軸を画素信号に対応する照度とするものである。また、画素信号の電圧レベルが低い出力コードに対応するレベルである場合、画素信号の電圧レベルは、ノイズレベルと同程度の電圧となってしまうため、この部分の出力コードは無効化（黒レベル）される。

まず、シングルスロープ積分型ＡＤ回路では、ランプ信号Ｓ１の傾きが小さなほど分解能が向上する。４０９６（＝２^１２）クロックの基準クロックＣＬＫが生成される期間（以下、単位期間と称す）にランプ信号Ｓ１の電圧が１Ｖ遷移した場合に１２ビットの分解能が得られる例を考える。この場合において、単位期間中のランプ信号Ｓ１の遷移量が０．５Ｖとなると１３ビットの分解能となり、単位期間中のランプ信号Ｓ１の遷移量が２Ｖとなると１１ビットの分解能となる。

ここで、図１０に示すグラフを参照すると、実施の形態１にかかる半導体装置１では、低照度側で分解能が高く、高照度側で分解能が低くなっている。一方、比較例にかかる半導体装置では、照度全体にわたって一定の分解能となっている。

これは、実施の形態１にかかる半導体装置１では、ランプ信号Ｓ１の電圧を遷移させる掃引期間中の第１の傾き期間ＴＤ１と第２の傾き期間ＴＤ２とでランプ信号Ｓ１の傾きを変化させているものである。より具体的には、実施の形態１では、ランプ信号Ｓ１の電圧レベルを低下させる方向で遷移させる。そのため、実施の形態１にかかる半導体装置１では、遷移期間中の第１の傾き期間ＴＤ１で低照度側の出力コードを生成し、第２の傾き期間ＴＤ２で高照度側の出力コードを生成する。そして、実施の形態１にかかる半導体装置１では、第１の傾き期間ＴＤ１の傾きを第２の傾き期間ＴＤ２の傾きよりも緩やかにする。これにより、実施の形態１にかかる半導体装置１では、低照度側の分解能を高め、高照度側の分解能を低くすることができる。

一方、図９に示すランプ信号を生成する比較例にかかる半導体装置では、ランプ信号の電圧を遷移させている期間中にランプ信号の傾きを変化させないため、照度全体にわたって一定の分解能となる。

図１０に示すように、比較例にかかる半導体装置では、最大照度で最大出力コードとなるように分解能の傾きを設定した場合、低照度側で黒つぶれが発生する照度の範囲が発生する。一方、実施の形態１にかかる半導体装置１では、低照度側で分解能を高くすることで、黒つぶれが発生する照度の領域を比較例よりも小さくすることができる。また、実施の形態１にかかる半導体装置１では、高照度側の分解能を低照度側の分解能よりも低くすることで、最大照度で最大出力コードが得られる。そして、図１０に示すように、実施の形態１にかかる半導体装置１は、黒つぶれが発生する照度ｂの領域を比較例に比べて小さくすることで、比較例よりも広いダイナミックレンジとなる。

上記説明より、実施の形態１にかかる半導体装置１は、画素領域１０と、画素領域１０から読み出された画素信号をランプ信号Ｓ１に従ってデジタルデータに変換するアナログデジタル変換回路１１と、ランプ信号Ｓ１をアナログデジタル変換回路１１に供給する制御部１２を有する半導体装置であって、ランプ信号Ｓ１が複数の傾きを有し、複数の傾きは、それぞれ対応する複数の傾き設定レジスタ（例えば、初期傾き設定レジスタ２４、第１の傾き設定レジスタ２５、第２の傾き設定レジスタ２６）の設定値によって規定される。そして、実施の形態１にかかる半導体装置１は、ランプ信号Ｓ１の複数の傾きは、それぞれ対応する複数の傾き変更トリガ信号（例えば、第１変更トリガ信号及びだし２変更トリガ信号）のパルス発生タイミングに従って変更される。また、複数の傾き変更トリガ信号のパルスは、それぞれ対応する複数の傾き変更タイミングレジスタ（例えば、第１の傾き変更タイミングレジスタ２２、第２の傾き変更タイミングレジスタ２３）の値に従って規定されるタイミングで出力される。

より具体的には、実施の形態１にかかる半導体装置１では、アナログデジタル変換器１１にランプ信号Ｓ１を与えるランプ信号生成回路１３がランプ波形制御部２０を有する。そして、ランプ信号生成回路１３は、ランプ波形制御部２０内のレジスタに格納された設定値及びその設定値の切り換えによりランプ信号Ｓ１の掃引期間中に傾きを切り換えることができる。これにより、実施の形態１にかかる半導体装置１では、アナログデジタル変換器１１の分解能を低照度側と高照度側とで切り替えることができる。そして、実施の形態１にかかる半導体装置１では、黒つぶれが発生する照度の範囲を小さくして画像情報のダイナミックレンジを拡大することができる。上記観点から、ランプ波形制御部２０内に格納される第１の傾き設定値は低照度側分解能設定値、第２の傾き設定値は高照度側分解能設定値と考えることもできる。

また、実施の形態１にかかる半導体装置１では、ランプ信号Ｓ１の傾きを変化させることでダイナミックレンジの拡大を実現することができる。例えば、ダイナミックレンジを拡大するために、低照度側の分解能を向上させると共に低照度側の分解能に合わせて最大出力コードを大きくした場合、高い分解能を実現するためにアナログデジタル変換器１１に冗長ビットに対応する回路を追加する必要がある。しかしながら、実施の形態１にかかる半導体装置１では、アナログデジタル変換器１１に特に変更を施す必要がない。従って、実施の形態１にかかる半導体装置１では、ダイナミックレンジの広さに対して回路規模を削減することができる。

また、実施の形態１にかかる半導体装置１では、ランプ信号生成回路１３が積分回路３４と、積分回路３４に印加する出力電流を出力する電流デジタルアナログ変換回路３２を有する。これにより、実施の形態１にかかる半導体装置１では、ランプ信号Ｓ１の線形性を高めることができる。ランプ信号Ｓ１の線形性を高めることで、ランプ信号Ｓ１を階段状に変化させる場合よりもアナログデジタル変換器１１の変換結果の線形性を高めることができる。

また、実施の形態１にかかる半導体装置１では、ランプ波形制御部２０のレジスタにｋビット及びｎビットの設定値を格納し、これらの設定値によりそれぞれランプ信号の傾き変更タイミング及びランプ信号の傾きを変更することができる。そのため、実施の形態１にかかる半導体装置１は、ランプ信号の再現性が高い特徴を有する。

また、実施の形態１にかかる半導体装置１では、ランプ波形制御部２０内のレジスタに格納された値のビット数に応じてオフセット電流の電流値、傾き変更タイミング、ランプ信号Ｓ１の傾きの設定階調を設定することができる。例えば、ランプ信号Ｓ１の傾きは、傾き設定値がｎビットであるため、２^ｎ階調分設定することができる。これにより、実施の形態１にかかる半導体装置１は、ランプ信号Ｓ１の傾き及び傾きの変更タイミングをより細かく設定し、ダイナミックレンジの拡大幅を大きくすることができる。

また、実施の形態１にかかる半導体装置１では、ランプ波形制御部２０内のレジスタに各種設定値を格納している。この設定値は、例えば、上位システム、或いは、カメラ制御回路等の外部のシステムから書き換えることができる。画素領域１０に配置される画素は、温度条件の変化等により、例えば、ノイズ特性等の特性が変化する。そのため、レジスタにランプ信号Ｓ１の波形設定値を格納することで、例えば、温度条件が変化する等の条件の変化に対して設定値の調整を行い、常に最適なランプ信号Ｓ１となるようにランプ信号Ｓ１を調節することができる。また、画素領域１０に配置される画素のばらつきに対してもランプ信号Ｓ１を調整して対応することができる。

また、実施の形態１にかかる半導体装置１では、電流デジタルアナログ変換回路３２の出力電流の可変幅を、一定の出力電流の変化範囲内で可変ステップを２^ｎ階調の細かさで可変できるようにカレントミラー回路のミラー比が設定される。積分回路３４は、出力電流を積分してランプ信号Ｓ１を出力する。この構成により、実施の形態１にかかる半導体装置１では、一定の傾き変化範囲内で可変ステップ２^ｎ階調でランプ信号Ｓ１の傾き調整ができるため、細かく分解能を設定することができる。

また、実施の形態１にかかる半導体装置１では、掃引期間中の初期傾き期間ＴＤＤの長さを第１の傾き変更タイミング値により設定し、初期傾き期間ＴＤＤ中のランプ信号Ｓ１の傾きを初期傾き設定値により設定することができる。また、実施の形態１にかかる半導体装置１では、オフセット電流源３１を有することで初期傾き期間ＴＤＤの開始時のランプ信号Ｓ１の電圧レベルを設定することができる。これにより、実施の形態１にかかる半導体装置１は、限られたランプ信号Ｓ１の変化幅に対して、第１の傾き期間ＴＤ１及び第２の傾き期間ＴＤ２の間のランプ信号Ｓ１の傾き設定幅を拡大することができる。実施の形態１にかかる半導体装置１では、傾き変更タイミングは、傾き変更タイミングレジスタに格納された傾き変更タイミング値によって設定されるが、外部端子から受信した傾き変更パルスによって傾きを変更する構成とすることもできる。

また、実施の形態１にかかる半導体装置１では、第１の傾き設定値を第２の傾き設定値よりも小さくすることが好ましい。つまり、第１の傾き期間ＴＤ１のランプ信号Ｓ１の傾きを第２の傾き期間ＴＤ２のランク信号Ｓ１の傾きよりも小さくすることが好ましい。このような設定とすることで、低照度側で発生する黒つぶれが発生する照度の範囲を小さくすることができるためである。

車載用途、或いは、監視カメラ用途の撮像素子では、暗い環境内で一部に明るい部分がある画像を取得する使用例が多くあり、このような場合においても、画像全体の対象物をそれぞれ明確に認識できなければならず、特に低照度側の分解能を向上させる要求がある。そのため、このようなダイナミックレンジの拡大は、車載用途及び監視カメラ用途では特に有効である。

また、取得する画像のフレームレートを高めようとする場合、アナログデジタル変換処理の分解能を落とす等の対処が必要となる。しかしながら、実施の形態１にかかる半導体装置１では、アナログデジタル変換処理の全体の分解能を一定に維持しても、照度に応じて部分的に分解能を切り替えることで、黒つぶれ或いは白飛びを抑えた画像を取得することができる。つまり、実施の形態１にかかる半導体装置１では、白飛び或いは黒つぶれを防止しながら、画像取得のフレームレートを高めることができる。特に、車載用途では、高速で走行する車体において周囲の画像を高分解能で取得することが求められるため、高フレームレートかつ広いダイナミックレンジで画像を取得することの意義が大きい。

また、実施の形態１にかかる半導体装置１を用いた場合、画像データの生成方法は次のようになる。実施の形態１にかかる半導体装置１における画像データ生成方法は、撮像素子の画素信号をデジタルデータに変換する画像データ生成方法であって、（ａ）初期の傾きでランプ信号を掃引する工程と、（ｂ）傾き変更パルスを受信した時に、傾き変更レジスタの値に従って、ランプ信号の掃引の傾きを第１の傾きに変更する工程と、（ｃ）前記ランプ信号の電圧と前記画素信号の電圧を比較することにより、画素信号のアナログ電圧をデジタル値に変換する工程と、を有する。そして、第１の傾きは、傾き変更レジスタのビット幅ｎに対し、２^ｎ通りの値から選択される。そして、このような方法により画像データを生成することで、小さな回路面積でありながら、広いダイナミックレンジで画像データを生成することができる。

また、実施の形態１にかかる半導体装置を用いたカメラシステムは、レンズと、レンズを介して入力された画像をデジタル信号に変換する撮像素子と、デジタル信号を外部伝送手段に出力する出力回路と、を有するカメラシステムであって、撮像素子は、画素領域１０と、画素領域１０から読み出された画素信号をランプ信号Ｓ１に従ってデジタルデータに変換するアナログデジタル変換回路１１を有し、ランプ信号Ｓ１は、第１及び第２の傾き設定レジスタの値に従ってそれぞれ設定される第１及び第２の傾きを有し、第２の傾きは前記第１の傾きより大きいカメラシステムとなる。これにより、実施の形態１にかかるカメラシステムでは、小さな回路面積の半導体装置を用いながら、広いダイナミックレンジの画像データを取得できる。

実施の形態２
実施の形態２では、ランプ信号生成回路１３の別の形態となるランプ信号生成回路１３ａについて説明する。そこで、実施の形態２にかかるランプ信号生成回路１３ａのブロック図を図１１に示す。なお、実施の形態２の説明において実施の形態１で説明した構成要素については実施の形態１と同じ符号を付して説明を省略する。

図１１に示すように、ランプ信号生成回路１３ａは、ランプ波形生成回路３０に代えてランプ波形生成回路４０を有する。ランプ波形生成回路４０は、オフセット電流源３１をオフセット電流源４１に置き換え、抵抗選択デコーダ４２、基準電圧生成回路４３を追加したものである。また、実施の形態１にかかるランプ信号生成回路１３ａでは、オフセット設定レジスタ２１に積分回路に与える基準電圧の値を設定する基準電圧設定値を格納する。

オフセット電流源４１は、オフセット電流源３１のオフセット電流源３１のＰＭＯＳトランジスタＭＰｓ、ＭＰｄ及び電流源ＩＳｐを有する。つまり、オフセット電流源４１は、予め決められた電流値のオフセット電流を出力する。

抵抗選択デコーダ４２は、オフセット設定レジスタ２１に格納された基準電圧設定値をデコードして抵抗選択信号を出力する。基準電圧生成回路４３は、抵抗Ｒ、セレクタＳＥＬ、バッファ回路を有する。抵抗Ｒの一端には、参照電圧生成回路１４で生成される参照信号ＶＲＴが印加され、他端には、参照電圧生成回路１４で生成される参照信号ＶＲＢが印加される。そして、抵抗Ｒには、複数のタップが設けられており、当該タップからタップの参照電圧ＶＲＴ側に配置される抵抗の抵抗値と、タップの参照電圧ＶＲＢ側に配置される抵抗の抵抗値と、の抵抗比に応じた候補基準電圧を出力する。セレクタＳＥＬは、抵抗選択デコーダ４２から出力される抵抗選択信号に応じて、抵抗Ｒのタップの１つを選択して、選択したタップから出力される候補基準電圧をバッファ回路に伝達する。バッファ回路は、セレクタＳＥＬから与えられた候補基準電圧を基準電圧として出力する。この基準電圧は、積分回路３４の増幅器ＯＰ１の正転入力端子に与えられる。

ここで、ランプ波形生成回路４０の動作について説明する。ランプ波形生成回路４０は、図８のタイミングＴ２から開始されるオフセット印加期間（図８のオフセット印加期間パルスＯＳＰがハイレベルとなる期間）の動作が実施の形態１とは異なる。より具体的には、ランプ波形生成回路４０では、オフセット設定レジスタ２１に格納された基準電圧設定値に応じて積分回路３４に与えられる基準電圧が設定される。そして、オフセット印加期間では、一定期間の間一定の電流量のオフセット電流が積分回路３４に与えられる。つまり、ランプ波形生成回路４０では、オフセット印加期間中のランプ信号Ｓ１の電圧変化を一定とし、ランプ信号Ｓ１の基準となる電圧を可変させることで、ランプ信号Ｓ１の初期傾き期間ＴＤＤ開始時のランプ信号Ｓ１の電圧値を設定する。

実施の形態２では、ランプ信号Ｓ１のオフセット量を設定するための回路の別の例を示した。このように、ランプ信号Ｓ１のオフセット量を設定するための回路の例は様々あり、これら回路は、回路面積及び要求される仕様に応じて選択することができる。

実施の形態３
実施の形態３では、二回露光により画像情報のダイナミックレンジをさらに拡大する例について説明する。なお、実施の形態３の説明において実施の形態１で説明した構成要素については実施の形態１と同じ符号を付して説明を省略する。

まず、実施の形態３にかかる半導体装置における画素信号を取得する際のタイミングチャートを図１２に示す。図１２に示すように、二回露光方式を採用した場合、１フレームの画像を取得する際に、高輝度露光期間と低輝度露光期間の２つの期間で２つの画素信号を得る。高輝度露光期間では、レンズを介して多くの入射光が入射される。一方、低輝度露光期間では、レンズを介して入力される入射光の光量が高輝度露光期間よりも少ない。また、二回露光方式では、高輝度露光期間と低輝度露光期間の両方がブランキング期間Ｔｂｒ、露光期間Ｔｃｈ、読み出し期間Ｔｒｄを有する。このとき、高輝度露光期間の露光期間Ｔｃｈは、低輝度露光期間の露光期間Ｔｃｈよりも短い。そして、カメラシステム内で輝度の異なる２枚の画像を合成することで広いダイナミックレンジの画像を取得する。

この二回露光方式に対応する半導体装置では、実施の形態１にかかるランプ信号生成回路１３をランプ信号生成回路１３ｂに置き換えることで対応することができる。そこで、図１３に実施の形態３にかかるランプ信号生成回路１３ｂのブロック図を示す。図１３に示すように、ランプ信号生成回路１３ｂは、ランプ信号生成回路１３のランプ波形制御部２０をランプ波形制御部５０に置き換えたものである。

ランプ波形制御部５０は、傾き初期設定レジスタ、第１の傾き設定レジスタ、第２の傾き設定レジスタ、第１の傾き変更タイミング設定レジスタ、第２の傾き変更タイミング設定レジスタ、セレクタ、を有する傾き設定部を２つ有する。図１３に示したランプ信号生成回路１３ｂは、傾き設定部５１と傾き設定部５２とを有する。例えば、傾き設定部５１は、高輝度露光期間において適用される傾き設定値等を格納するものであり、傾き設定部５２は、低輝度露光期間において適用される傾き設定値等を格納するものである。また、ランプ信号生成回路１３ｂは、この２つの傾き設定部から出力される設定値を選択する設定切替部６０を有する。

より具体的には、傾き設定部５１は、第１の傾き変更タイミングレジスタ２２、第２の傾き変更タイミングレジスタ２３、第１の傾き初期設定レジスタ２４、第１の傾き設定レジスタ２５、第２の傾き設定レジスタ２６、切替制御回路２８、セレクタ２９を有する。また、傾き設定部５２は、第３の傾き変更タイミングレジスタ５３、第４の傾き変更タイミングレジスタ５４、第２の傾き初期設定レジスタ５５、第３の傾き設定レジスタ５６、第４の傾き設定レジスタ５７、切替制御回路５８、セレクタ５９を有する。

第１の傾き初期設定レジスタ２４は、傾き初期設定レジスタ２４と同じものであるが、傾き設定部５２の傾き初期設定レジスタ５５と区別するために名称を変更したものである。第１の傾き変更タイミングレジスタ５３、第１の傾き変更タイミングレジスタ５３、傾き初期設定レジスタ５５、第１の傾き設定レジスタ５６、第２の傾き設定レジスタ５７は、第１の傾き変更タイミングレジスタ２２、第２の傾き変更タイミングレジスタ２３傾き初期設定レジスタ２４、第１の傾き設定レジスタ２５、第２の傾き設定レジスタ２６と同じものであるが、格納される設定値の値が異なる。切替制御回路５８、セレクタ５９は、切替制御回路２８、セレクタ２９と同じものである。なお、カウンタ２７は、傾き設定部５１及び傾き設定部５２により共有される。

このランプ信号生成回路１３ｂを適用した実施の形態３にかかる半導体装置では、高輝度露光期間と低輝度露光期間とでランプ信号Ｓ１の波形が異なる。そこで、露光期間の違いによるランプ信号Ｓ１の波形の違いについて説明する。そこで、図１４に実施の形態３にかかる半導体装置のランプ信号の変化を示すタイミングチャートを示す。

図１４に示すように、実施の形態３では、高輝度露光期間のランプ信号Ｓ１の傾きに対して、低輝度露光期間のランプ信号Ｓ１の傾きを緩やかにする。これは、実施の形態３にかかる半導体装置が露光期間毎に適用する傾き設定部を切り換えることができるために実現できるものである。また、実施の形態３では、２つの露光期間でランプ信号Ｓ１の電圧変化幅は同じ変化幅に設定する。これは、一回の露光で得られる電荷情報に対する最大出力コード分の電圧変化をランプ信号Ｓ１が必要とするためである。

また、高輝度露光期間の初期傾き期間ＴＤＤ１、第１の傾き期間ＴＤ１、第２の傾き期間ＴＤ２は、それぞれ第１の傾き変更タイミングレジスタ２２、第２の傾き変更タイミングレジスタ２３に格納されたタイミング値によって設定される。また、初期傾き期間ＴＤＤ１におけるランプ信号Ｓ１の傾きは第１の傾き初期設定レジスタ２４に格納された初期傾き設定値により設定される。第１の傾き期間ＴＤ１におけるランプ信号Ｓ１の傾きは第１の傾き設定レジスタ２５に格納された第１の傾き設定値によって設定される。第２の傾き期間ＴＤ２におけるランプ信号Ｓ１の傾きは第２の傾き設定レジスタ２６に格納された第２の傾き設定値により設定される。

また、低輝度露光期間の初期傾き期間ＴＤＤ２、第３の傾き期間ＴＤ３、第４の傾き期ＴＤ４は、それぞれ第３の傾き変更タイミングレジスタ５３、第４の傾き変更タイミングレジスタ５４に格納されたタイミング値によって設定される。また、初期傾き期間ＴＤＤ２におけるランプ信号Ｓ１の傾きは第２の傾き初期設定レジスタ５５に格納された初期傾き設定値により設定される。第３の傾き期間ＴＤ３におけるランプ信号Ｓ１の傾きは第３の傾き設定レジスタ５６に格納された第３の傾き設定値によって設定される。第４の傾き期間ＴＤ４におけるランプ信号Ｓ１の傾きは第４の傾き設定レジスタ５７に格納された第４の傾き設定値により設定される。

続いて、実施の形態３にかかる半導体装置におけるダイナミックレンジについて説明する。そこで、まず、図１５に実施の形態３にかかる半導体装置のダイナミックレンジを説明するグラフを示す。図１５では、１回目に高輝度露光期間（短露光）で画素信号を取得し、２回目に低輝度露光期間（長露光）で画素信号を取得する。そして、図１５では、２回の露光で得られた画像情報を合成した最終出力のグラフを太線で示した。

図１５に示すように、実施の形態３にかかる半導体装置では、２つの露光期間で取得された画素信号のいずれに対しても、低照度側で分解能が高く、高照度側で分解能が低くなるようなアナログデジタル変換を行う。また、高輝度露光期間で取得された画素信号に対しては、低輝度露光期間で得られた画素信号に対する分解能よりも低い分解能でアナログデジタル変換を行う。

このとき、実施の形態３にかかる半導体装置では、ランプ信号Ｓ１の傾きの設定階調を細かく設定できるため、高輝度露光期間で得られた高い照度の画素信号まで白飛び（グラフが１回の露光での最高出力コードに張り付く状態）を生じることなく、デジタル値を出力することができる。また、低輝度露光期間で得られた低い照度の画素信号に対しても黒つぶれ（グラフがノイズレベルと同じになる状態）の範囲を極力小さくしてデジタル値を出力することができる。さらに、実施の形態３にかかる半導体装置により生成される画像情報では、２回の露光で得られた画像情報において、一方の画像が白飛びし、かつ、他方の画像が黒つぶれとなる状態が生じない。

ここで、比較例として、２つの露光期間に対してはランプ信号の傾きを変更できるものの、掃引期間中にランプ信号の傾きを変更できない半導体装置により出力される画像情報のダイナミックレンジを比較例として説明する。そこで、比較例にかかる半導体装置のダイナミックレンジを説明するグラフを図１６に示す。

図１６に示すように、比較例にかかる半導体装置では、２つの露光期間で得られる画像情報の間でアナログデジタル変換の分解能を切り換えることはできる。しかしながら、掃引期間中にランプ信号の傾きを変更できないため、高輝度露光期間で取得された画像情報において黒つぶれが発生する範囲が広い。また、低輝度露光期間で取得された画像情報における黒つぶれの範囲を狭くすると白飛びを発生させずにデジタル値に変換できる輝度範囲が狭くなる。また、図１６に示すように、比較例では、一方の画像が白飛びし、かつ、他方の画像が黒つぶれとなる状態が発生する。このような状態が発生する範囲では、ＨＤＲ合成後、画像情報は黒つぶれと白飛びの中間レベルのグレーに塗りつぶされる。この範囲をデッドゾーンと称す。

上記説明より、実施の形態３にかかる半導体装置は、高輝度露光期間と低輝度露光期間とでランプ信号Ｓ１の傾きをそれぞれ設定することができる。また、実施の形態３にかかる半導体装置は、２つの露光期間のぞれぞれの掃引期間中にランプ信号Ｓ１の傾きを切り替えることができる。さらに、実施の形態３にかかる半導体装置は、ランプ信号Ｓ１の傾きの設定値の自由度を実施の形態１にかかる半導体装置１と同様に高くすることができる。これにより、２つの期間で黒つぶれと白飛びが発生する照度範囲が狭い画像情報を出力し、デッドゾーンを生じさせることなく広いダイナミックレンジの画像情報を出力することができる。

また、二回露光方式では、一回露光方式に比べ出力コードとして２倍の範囲の照度の画像を得ることができる。このような広いダイナミックレンジの画像においてデッドゾーンのない画像を取得することで、取得した画像を用いた物体認識を従来よりも高精度で行うことができる。

また、二回露光方式では、１フレーム分の画像を取得するために２回の露光期間を必要とするため最終出力を得るまでの時間が長くなる傾向がある。一方、実施の形態１でも説明した様に、実施の形態３にかかる半導体装置においても、画素信号に対するアナログデジタル変換処理の時間を延ばすことなく白飛び或いは黒つぶれとなる照度範囲が小さい画像を取得することができる。そのため、二回露光方式のカメラシステムにおいて、実施の形態３にかかる半導体装置を適用することで二回露光方式のカメラシステムのフレームレートを高めることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１ 半導体装置
１０ 画素領域
１１ アナログデジタル変換器
１２ 制御部
１３、１３ａ、１３ｂ ランプ信号生成回路
１４ 参照電圧生成回路
１５ 制御信号生成回路
２０、５０ ランプ波形制御部
２１ オフセット設定レジスタ
２２ 第１の傾き変更タイミングレジスタ
２３ 第２の傾き変更タイミングレジスタ
２４ 傾き初期設定レジスタ
２５ 第１の傾き設定レジスタ
２６ 第２の傾き設定レジスタ
２７ カウンタ
２８ 切替制御回路
２９ セレクタ
３０、４０ ランプ波形生成回路
３１、４１ オフセット電流源
３２ 電流デジタルアナログ変換回路
３３ 波形切替回路
３４ 積分回路
３５ バッファ回路
４２ 抵抗選択デコーダ
４３ 基準電圧生成回路
５１、５２ 傾き設定部
５３ 第３の傾き変更タイミングレジスタ
５４ 第４の傾き変更タイミングレジスタ
５５ 第２の傾き初期設定レジスタ
５６ 第３の傾き設定レジスタ
５７ 第４の傾き設定レジスタ
５８ 切替制御回路
５９ セレクタ
６０ 設定切替部
Ｓ１ ランプ信号
Ｓ２ 参照電圧信号
Ｓ３ 動作制御信号

Claims (16)

1. 入射光の光量に応じた電荷を蓄積して画素信号を出力する画素領域と、
   前記画素信号を読み出し、ランプ信号を用いて前記画素信号の大きさに応じたデジタル値を出力するアナログデジタル変換器と、
   前記ランプ信号を出力するランプ信号生成回路と、を有し、
   前記ランプ信号生成回路は、
   予め設定した掃引期間の中の初期傾き期間の前記ランプ信号の傾きを示す初期傾き設定値を格納する傾き初期設定レジスタと、
   前記掃引期間において前記初期傾き期間に続く第１の傾き期間における前記ランプ信号の傾きを指示する第１の傾き設定値を格納する第１の傾き設定レジスタと、
   前記掃引期間において前記第１の傾き期間に続く第２の傾き期間における前記ランプ信号の傾きを指示する第２の傾き設定値を格納する第２の傾き設定レジスタと、
   前記初期傾き期間から前記第１の傾き期間への変更タイミングを示す第１の変更タイミング値を格納する第１の傾き変更タイミング設定レジスタと、
   前記第１の傾き期間から前記第２の傾き期間への変更タイミングを示す第２の変更タイミング値を格納する第２の傾き変更タイミング設定レジスタと、
   前記掃引期間中に入力される基準クロックをカウントしてカウント値を出力するカウンタと、
   前記カウント値と前記第１の変更タイミング値との比較、及び、前記カウント値と前記第２の変更タイミング値との比較、を行って期間に応じた選択信号を出力する切替制御回路と、
   前記選択信号に応じて、前記傾き初期値、前記第１の傾き設定値及び前記第２の傾き設定値のいずれか１つを出力するセレクタと、
   前記セレクタが出力した値に応じた傾きで線形に変化する前記ランプ信号を出力するランプ波形生成回路と、
   を有する半導体装置。
2. 前記ランプ波形生成回路は、
   前記セレクタが出力した値に応じた大きさの出力電流を出力する電流デジタルアナログ変換回路と、
   前記出力電流を積分してランプ信号を出力する積分回路と、を有する請求項１に記載の半導体装置。
3. 前記傾き初期値、前記第１の傾き設定値及び前記第２の傾き設定値は、ｎビットの値であり、
   前記電流デジタルアナログ変換回路は、一定の出力電流の変化範囲において２ｎ階調で前記出力電流の電流値を可変する請求項２に記載の半導体装置。
4. 前記電流デジタルアナログ変換回路は、電流源に接続されるソース側トランジスタと、前記出力電流を出力する複数の枝側トランジスタと、を有するカレントミラーを有し、前記複数の枝側トランジスタは、それぞれ前記傾き初期値、前記第１の傾き設定値及び前記第２の傾き設定値の各値に対応して設けられ、各値に応じて前記複数の枝側トランジスタのゲートと前記ソース側トランジスタとの接続が切り換えられる請求項２に記載の半導体装置。
5. 前記傾き初期設定レジスタと、前記第１の傾き設定レジスタと、前記第２の傾き設定レジスタと、前記第１の傾き変更タイミング設定レジスタと、第２の傾き変更タイミング設定レジスタと、前記セレクタと、を有する傾き設定部を複数有し、
   前記画素領域において、異なる露光時間で取得される画素信号に対して、複数の前記傾き設定部の１つの出力を切り換える設定切替部を有する請求項１に記載の半導体装置。
6. 前記第１の傾き設定値は、前記第２の傾き設定値よりも小さい請求項１に記載の半導体装置。
7. 前記ランプ信号生成回路は、
   前記初期傾き期間の初期の前記ランプ信号の電圧値を設定するオフセット設定値を格納するオフセット設定レジスタと、
   前記オフセット設定値に応じて前記積分回路にオフセット電流を出力するオフセット電流源と、を有する請求項２に記載の半導体装置。
8. 前記ランプ信号生成回路は、
   前記積分回路に与える基準電圧の値を設定する基準電圧設定値を格納するオフセット設定レジスタと、
   前記基準電圧設定値に応じて前記基準電圧を可変する基準電圧生成回路と、を有する請求項２に記載の半導体装置。
9. 入射光の光量に応じた電荷を蓄積して画素信号を出力する画素領域と、前記画素信号を読み出し、ランプ信号を用いて前記画素信号の大きさに応じたデジタル値を出力するアナログデジタル変換器と、前記ランプ信号を出力するランプ信号生成回路と、を有する半導体装置におけるランプ信号の制御方法であって、
   前記ランプ信号生成回路が、傾き初期設定レジスタ、第１の傾き設定レジスタ、第２の傾き設定レジスタ、第１の傾き変更タイミング設定レジスタ、及び、第２の傾き変更タイミング設定レジスタと、線形に変化する前記ランプ信号を出力するランプ波形生成回路と、を有し、
   前記ランプ信号を変化させる掃引期間の開始から前記第１の傾き変更タイミング設定レジスタに格納された第１の変更タイミング値に達するまでの期間、前記傾き初期設定レジスタに格納された初期傾き設定値に応じた傾きで前記ランプ信号を変化させ、
   前記掃引期間の開始から前記第２の傾き変更タイミング設定レジスタに格納された第２の変更タイミング値に達するまでの期間、前記第１の傾き変更タイミング設定レジスタに格納された第１の傾き設定値に応じた傾きで前記ランプ信号を変化させ、
   前記掃引期間の開始からの時間が前記第２の変更タイミング値に達した後は、前記第２の傾き変更タイミング設定レジスタに格納された第２の傾き設定値に応じた傾きで前記ランプ信号を変化させるランプ信号制御方法。
10. 前記ランプ波形生成回路は、電流源と、前記電流源が出力する出力電流を積分して前記ランプ信号を出力する積分回路と、を有し、
    前記電流源は、前記第１の傾き設定値及び前記第２の傾き設定値が示す値に従って前記出力電流の電流値を切り換える請求項９に記載のランプ信号制御方法。
11. 前記初期傾き設定値、前記第１の傾き設定値及び前記第２の傾き設定値は、多ビットの値であり、前記電流源は、一定の出力電流の変化範囲において２ｎ階調で前記出力電流の電流値を可変する請求項１０に記載のランプ信号制御方法。
12. 前記傾き初期設定レジスタと、前記第１の傾き設定レジスタと、前記第２の傾き設定レジスタと、前記第１の傾き変更タイミング設定レジスタと、第２の傾き変更タイミング設定レジスタと、を有する傾き設定部を複数有し、
    前記画素領域において、異なる露光時間で取得される画素信号に対して、複数の前記傾き設定部の１つの出力を切り換える設定切替部を有する請求項９に記載のランプ信号制御方法。
13. 前記第１の傾き設定値は、前記第２の傾き設定値よりも小さい請求項９に記載のランプ信号制御方法。
14. 前記ランプ信号生成回路は、
    前記初期傾き期間の初期の前記ランプ信号の電圧値を設定するオフセット設定レジスタを有し、前記オフセット設定レジスタに格納されたオフセット値に応じて前記掃引期間の初期値の前記ランプ信号の電圧値を設定する請求項９に記載のランプ信号制御方法。
15. 画素領域と、前記画素領域から読み出された画素信号をランプ信号に従ってデジタルデータに変換するアナログデジタル変換回路と、前記ランプ信号を前記アナログデジタル変換回路に供給する制御部を有する半導体装置であって、
    前記ランプ信号は複数の傾きを有し、
    前記複数の傾きは、それぞれ対応する複数の傾き設定レジスタの設定値によって規定され、
    前記ランプ信号の前記複数の傾きは、それぞれ対応する複数の傾き変更トリガ信号のパルス発生タイミングに従って変更される半導体装置。
16. 前記複数の傾き変更トリガ信号のパルスは、それぞれ対応する複数の傾き変更タイミングレジスタの値に従って規定されるタイミングで出力される請求項１５に記載の半導体装置。

Images