JP6446974B2 - Temperature detection circuit and semiconductor device - Google Patents
Temperature detection circuit and semiconductor device Download PDFInfo
- Publication number
- JP6446974B2 JP6446974B2 JP2014206580A JP2014206580A JP6446974B2 JP 6446974 B2 JP6446974 B2 JP 6446974B2 JP 2014206580 A JP2014206580 A JP 2014206580A JP 2014206580 A JP2014206580 A JP 2014206580A JP 6446974 B2 JP6446974 B2 JP 6446974B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- temperature
- transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、温度検出回路及び半導体装置に関する。 The present invention relates to a temperature detection circuit and a semiconductor device.
従来、温度に応じて変化する電圧が所定の閾値電圧に達したか否かをヒステリシス回路付のコンパレータによって判定する温度検出回路が知られている(例えば、特許文献1を参照)。 2. Description of the Related Art Conventionally, a temperature detection circuit that uses a comparator with a hysteresis circuit to determine whether a voltage that changes according to temperature has reached a predetermined threshold voltage is known (see, for example, Patent Document 1).
図1は、温度に応じて変化する検出電圧Vbbが所定の閾値電圧Vaaに達したか否かをヒステリシス回路160付のコンパレータ170によって判定する温度検出回路130の一例を示す構成図である。閾値電圧Vaaは、基準電圧回路110で生成される一定の基準電圧Vzが抵抗で分圧されることにより生成される。検出電圧Vbbは、温度検出素子180によって検出された電圧であり、バイポーラトランジスタQ11のベース−エミッタ間の電圧VBE11とバイポーラトランジスタQ12のベース−エミッタ間の電圧VBE12との和である。電圧VBE11,VBE12は、それぞれ、負の温度特性(−2mV/℃)で変化するので、検出電圧Vbbは負の温度特性を有する。
FIG. 1 is a configuration diagram illustrating an example of a
しかしながら、温度特性を有する電圧と所定の閾値電圧との大小関係の判定にヒステリシス回路付のコンパレータを使用すると、コンパレータや閾値電圧を生成する回路を構成する素子数が多いため、回路規模が大きくなりやすく、消費電力も増加する。 However, if a comparator with a hysteresis circuit is used to determine the magnitude relationship between a voltage having temperature characteristics and a predetermined threshold voltage, the circuit scale becomes large because the number of elements constituting the comparator and the circuit that generates the threshold voltage is large. Easy and power consumption increases.
そこで、温度の判定にヒステリシスを付与しても、回路規模を小さくすることができ、消費電力を低減できる、温度検出回路及び半導体装置の提供を目的とする。 Accordingly, it is an object of the present invention to provide a temperature detection circuit and a semiconductor device that can reduce the circuit scale and reduce power consumption even when hysteresis is given to temperature determination.
一つの案では、
電源電圧が供給され、基準電圧を生成して出力する基準電圧回路と、
前記基準電圧に温度特性を付与した温度特性電圧を生成する温度特性付与回路と、
前記温度特性電圧に基づいてトランジスタのバイアス電圧を生成するバイアス回路と、
前記バイアス電圧が入力される入力部と、前記温度特性電圧に対応する温度が所定の温度に達したことを前記トランジスタのベース−エミッタ間の順方向電圧に基づいて判定した結果を出力する出力部とを有する判定回路と、
前記入力部と前記出力部との間に接続され、前記判定回路の判定にヒステリシスを付与するヒステリシス回路とを備え、
前記温度特性電圧は、前記トランジスタのベース−エミッタ間の順方向電圧と逆極性の温度特性を有し、
前記温度特性付与回路は、
前記基準電圧がベースに入力され、コレクタに前記電源電圧が供給され、エミッタから前記温度特性電圧を出力する第1のNPNトランジスタを有し、
前記バイアス回路は、前記温度特性電圧を分圧して前記入力部に入力し、
前記判定回路は、
前記入力部がベースに接続され、エミッタが接地され、コレクタが抵抗を介して前記第1のNPNトランジスタのエミッタに接続され、常温でオフする第2のNPNトランジスタを有し、
前記温度特性電圧に対応する温度が前記所定の温度に達したことを前記第2のNPNトランジスタのベース−エミッタ間の順方向電圧に基づいて判定し、
前記ヒステリシス回路は、
前記第2のNPNトランジスタのコレクタがベースに接続され、エミッタが接地され、コレクタが第2の抵抗を介して前記第1のNPNトランジスタのエミッタに接続される第3のNPNトランジスタと、
前記第3のNPNトランジスタのコレクタと前記第2のNPNトランジスタのベースとを接続する第3の抵抗とを有し、
前記第3のNPNトランジスタは、並列に接続された複数のトランジスタ素子から構成される、温度検出回路が提供される。
One idea is that
A reference voltage circuit that is supplied with a power supply voltage and generates and outputs a reference voltage;
A temperature characteristic imparting circuit for generating a temperature characteristic voltage obtained by imparting a temperature characteristic to the reference voltage;
A bias circuit for generating a bias voltage of the transistor based on the temperature characteristic voltage;
An input unit to which the bias voltage is input, and an output unit that outputs a result of determining that the temperature corresponding to the temperature characteristic voltage has reached a predetermined temperature based on the forward voltage between the base and the emitter of the transistor A determination circuit having:
A hysteresis circuit that is connected between the input unit and the output unit, and that applies hysteresis to the determination of the determination circuit;
The temperature characteristic voltage, the base of the transistor - have a temperature characteristic of the forward voltage and the reverse polarity of the emitter,
The temperature characteristic providing circuit is:
The reference voltage is input to a base, the power supply voltage is supplied to a collector, and a first NPN transistor that outputs the temperature characteristic voltage from an emitter is included,
The bias circuit divides the temperature characteristic voltage and inputs it to the input unit,
The determination circuit includes:
The input section is connected to the base, the emitter is grounded, the collector is connected to the emitter of the first NPN transistor via a resistor, and the second NPN transistor is turned off at room temperature;
Determining that a temperature corresponding to the temperature characteristic voltage has reached the predetermined temperature based on a forward voltage between a base and an emitter of the second NPN transistor;
The hysteresis circuit is:
A third NPN transistor having a collector connected to the base, an emitter grounded, and a collector connected to the emitter of the first NPN transistor via a second resistor;
A third resistor connecting the collector of the third NPN transistor and the base of the second NPN transistor;
The third NPN transistor is provided with a temperature detection circuit including a plurality of transistor elements connected in parallel .
一態様によれば、温度の判定にヒステリシスを付与しても、回路規模を小さくすることができ、消費電力の低減ができる。 According to one aspect, even when hysteresis is applied to temperature determination, the circuit scale can be reduced and power consumption can be reduced.
以下、本発明の実施形態を図面に従って説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図2は、半導体装置の一実施形態であるレギュレータ100の一例を示す構成図である。レギュレータ100は、例えば、入力電圧Vinに基づいて一定の出力電圧Voutを生成する集積回路である。レギュレータ100は、グランド端子1と、電源入力端子2と、電源出力端子3とを備える。
FIG. 2 is a configuration diagram illustrating an example of the
グランド端子1は、グランド(GND)に接続可能な部位であり、例えば、グランド配線に接続可能な電極である。電源入力端子2は、直流電源140の電源電圧に等しい入力電圧Vinが入力される部位であり、例えば、直流電源140の正極側に接続可能な電極である。直流電源140の具体例として、電池やコンバータなどが挙げられる。電源出力端子3は、出力電圧Voutが出力される部位であり、例えば、出力電圧Voutが印加される負荷に接続可能な電極である。
The ground terminal 1 is a part connectable to the ground (GND), for example, an electrode connectable to the ground wiring. The power
レギュレータ100は、温度検出回路80と、電源回路20とを備える。温度検出回路80は、周囲温度(例えば、レギュレータ100又は電源回路20の温度)を検出し、検出された温度に応じた信号を出力する回路の一例であり、例えば、基準電圧回路10と、過熱保護回路30とを備える。
The
基準電圧回路10は、電源電圧が供給され、基準電圧を生成して出力する基準電圧回路の一例であり、例えば、入力電圧Vinから一定の基準電圧Vzを生成する。例えば、基準電圧Vzは、バンドギャップ電圧(≒1.2V)であり、基準電圧回路10は、入力電圧Vinから一定のバンドギャップ電圧を生成するバンドギャップリファレンス回路である。基準電圧Vzの温度特性は、略零(≒0mV/℃)である。
The
電源回路20は、定電圧を出力する定電圧回路の一例であり、例えば、入力電圧Vinに基づいて、一定の電圧値に調整された出力電圧Voutを生成するレギュレータ回路である。
The
過熱保護回路30は、周囲温度(例えば、レギュレータ100又は電源回路20の温度)を検出し、検出された温度に応じた信号を出力する。過熱保護回路30は、例えば、検出温度が所定の温度に達したか否かを判定し、検出温度が所定のシャットダウン温度T1よりも上昇したと判定された場合、電源回路20の機能を制限するシャットダウン信号Sdを出力するサーマルシャットダウン回路である。一方、過熱保護回路30は、検出温度が所定の復帰温度T2よりも低下したと判定された場合、シャットダウン信号Sdの出力を停止することによって、電源回路20の機能制限を解除する。復帰温度T2は、シャットダウン温度T1よりも低い温度である。
The
電源回路20は、検出温度が所定の温度に達したか否かの判定結果に基づいて保護される保護対象回路の一例である。電源回路20は、例えば、シャットダウン信号Sdが入力されることにより、出力電圧Voutの出力を停止する。これにより、レギュレータ100又は電源回路20が過熱状態で動作し続けることを防止することができ、レギュレータ100又は電源回路20を過熱から保護することができる。一方、電源回路20は、例えば、シャットダウン信号Sdの入力が停止することにより、出力電圧Voutの出力を再開する。これにより、周囲温度が復帰温度T2よりも低下すれば、レギュレータ100又は電源回路20の動作を復帰させることができる。
The
過熱保護回路30は、例えば、図3のような過熱保護特性を有する。過熱保護回路30は、検出温度が所定のシャットダウン温度T1よりも上昇したと判定された場合、シャットダウン信号Sdを非アクティブレベルからアクティブレベルに切り替える。一方、過熱保護回路30は、検出温度が所定の復帰温度T2よりも低下したと判定された場合、シャットダウン信号Sdをアクティブレベルから非アクティブレベルに切り替える。例えば、非アクティブレベルはハイレベルであり、アクティブレベルはローレベルである。このように、過熱保護回路30は、検出温度と所定の閾値温度との大小判定にヒステリシスを有する。
The
図4は、図2の温度検出回路80の一例である温度検出回路81を示す構成図である。温度検出回路81は、基準電圧回路10と、図2の過熱保護回路30の一例である過熱保護回路31とを備える。
FIG. 4 is a configuration diagram showing a
過熱保護回路31は、温度特性付与回路40を備える。温度特性付与回路40は、基準電圧Vzに温度特性を付与した温度特性電圧Vaを生成する。温度特性付与回路40は、例えば、トランジスタQ1とを有する。
The
トランジスタQ1は、基準電圧Vzが入力されるベースと、入力電圧Vinが供給されるコレクタと、バイアス回路41に直列に接続されるエミッタとを有するNPN型の第1のバイポーラトランジスタの一例である。
The transistor Q1 is an example of an NPN-type first bipolar transistor having a base to which the reference voltage Vz is input, a collector to which the input voltage Vin is supplied, and an emitter connected in series to the
過熱保護回路31は、バイアス回路41を備える。バイアス回路41は、トランジスタQ1のエミッタ電圧(トランジスタQ1のエミッタとグランドとの間の電圧)を分圧することにより生成されるバイアス電圧Vbを入力部51に入力する。トランジスタQ1のエミッタ電圧は、トランジスタQ1のエミッタから出力される温度特性電圧Vaであり、基準電圧Vzから電圧VBE1を引いた差(Vz−VBE1)である。つまり、Va=Vz−VBE1である。電圧VBE1は、トランジスタQ1のベース−エミッタ間の電圧である。
The
バイアス回路41は、例えば、抵抗R1と抵抗R2とが直列に接続された直列回路を有し、トランジスタQ1のエミッタ電圧を抵抗R1,R2で分圧する。抵抗R1の一端はトランジスタQ1のエミッタに接続され、抵抗R1の他端は抵抗R2の一端に接続され、抵抗R2の他端はグランドに接地される。入力部51は、抵抗R1の他端と抵抗R2の一端とに接続される。
The
過熱保護回路31は、判定回路50を備える。判定回路50は、温度特性電圧Vaに対応する温度が所定の温度に達したか否かをトランジスタQ2のベース−エミッタ間の順方向電圧Vf2に基づいて判定する。判定回路50は、入力部51と、出力部52とを有する。入力部51は、バイアス電圧Vbが入力される入力点である。出力部52は、温度特性電圧Vaに対応する温度が所定の温度に達したか否かをトランジスタQ2のベース−エミッタ間の順方向電圧Vf2に基づいて判定した結果を表す判定レベルを出力する出力点である。また、判定回路50は、トランジスタQ2と、トランジスタQ2のコレクタをトランジスタQ1のエミッタにプルアップする抵抗R4とを有する。
The
トランジスタQ2は、入力部51が接続されるベースと、出力部52が接続されるコレクタと、グランドに接地されるエミッタとを有するNPN型の第2のバイポーラトランジスタの一例である。トランジスタQ2のコレクタは、出力部52に一端が接続される抵抗R4でトランジスタQ1のエミッタにプルアップされる。
The transistor Q2 is an example of an NPN-type second bipolar transistor having a base to which the
判定回路50は、例えば、バイアス電圧Vbに対応する温度が所定の温度に達したか否かを、バイアス電圧Vbと順方向電圧Vf2との大小関係に基づいて判定する。図示の場合、トランジスタQ2のベース−エミッタ間の電圧VBE2は、順方向電圧Vf2に一致する。
For example, the
例えば、判定回路50は、バイアス電圧Vbが上昇してトランジスタQ2のベース−エミッタ間の順方向電圧Vf2に達した場合、温度特性電圧Vaに対応する温度が上昇してシャットダウン温度T1に達したと判定できるので、トランジスタQ2をオフからオンに切り替える。判定回路50は、トランジスタQ2をオンすることにより、温度特性電圧Vaに対応する温度が上昇してシャットダウン温度T1に達したと判定したことを表すローレベルの判定信号を出力部52から出力する。
For example, in the
一方、判定回路50は、バイアス電圧Vbが低下してトランジスタQ2のベース−エミッタ間の順方向電圧Vf2に達した場合、温度特性電圧Vaに対応する温度が低下して復帰温度T2に達したと判定できるので、トランジスタQ2をオンからオフに切り替える。判定回路50は、トランジスタQ2をオフすることにより、温度特性電圧Vaに対応する温度が低下して復帰温度T2に達したと判定したことを表すハイレベルの判定信号を出力部52から出力する。
On the other hand, in the
過熱保護回路31は、入力部51と出力部52との間に接続されるヒステリシス回路60を備える。ヒステリシス回路60は、判定回路50の判定にヒステリシスを付与する。ヒステリシス回路60は、例えば、トランジスタQ3と、抵抗R3と、抵抗R5とを有する。
The
トランジスタQ3は、トランジスタQ2のコレクタに出力部52を介して接続されるベースと、グランドに接地されるエミッタと、抵抗R5でトランジスタQ1のエミッタにプルアップされるコレクタとを有するNPN型の第3のバイポーラトランジスタの一例である。
The transistor Q3 is a third NPN type transistor having a base connected to the collector of the transistor Q2 via the
抵抗R3は、トランジスタQ3のコレクタとトランジスタQ2のベースとを接続する接続回路の一例である。例えば、抵抗R3の一端は、トランジスタQ3のコレクタと抵抗R5の一端とが接続されるノードに接続され、抵抗R3の他端は、トランジスタQ2のベースに接続される入力部51に接続される。
The resistor R3 is an example of a connection circuit that connects the collector of the transistor Q3 and the base of the transistor Q2. For example, one end of the resistor R3 is connected to a node to which the collector of the transistor Q3 and one end of the resistor R5 are connected, and the other end of the resistor R3 is connected to the
過熱保護回路31は、トランジスタQ4を備える。トランジスタQ4は、シャットダウン信号Sdを電源回路20に対して出力する出力回路の一例である。例えば、トランジスタQ4は、トランジスタQ3のコレクタが接続されるベースと、グランドに接地されるエミッタと、シャットダウン信号Sdを出力するコレクタとを有するNPN型の第4のバイポーラトランジスタの一例である。例えば、トランジスタQ4のコレクタが、電源回路20に接続される。
The
次に、ヒステリシス回路60により生成されるヒステリシスについて説明する。
Next, the hysteresis generated by the
温度上昇によるシャットダウン前の期間では、トランジスタQ2はオフ、トランジスタQ3はオン、トランジスタQ4はオフになる。つまり、トランジスタQ2のベース−エミッタ間の順方向電圧Vf2よりも低いバイアス電圧Vbが上昇して順方向電圧Vf2に達するまでの期間では、出力部52から出力される判定信号のレベル及びシャットダウン信号Sdのレベルはハイレベルである。この期間では、トランジスタQ3のオンにより、抵抗R2と抵抗R3は並列に接続される。
In the period before shutdown due to temperature rise, the transistor Q2 is off, the transistor Q3 is on, and the transistor Q4 is off. That is, in the period from when the bias voltage Vb lower than the forward voltage Vf2 between the base and emitter of the transistor Q2 rises to reach the forward voltage Vf2, the level of the determination signal output from the
基準電圧Vzの温度特性は、略零(≒0mV/℃)であり、トランジスタQ1のベース−エミッタ間の電圧VBE1(=順方向電圧Vf1)は、負の温度特性を有するので、温度特性電圧Va(=Vz−VBE1)は、正の温度特性を有する。一方、トランジスタQ2のベース−エミッタ間の電圧VBE2(=順方向電圧Vf2)は、負の温度特性を有する。つまり、温度特性電圧Vaは、順方向電圧Vf2と逆極性の温度特性を有する。 The temperature characteristic of the reference voltage Vz is substantially zero (≈0 mV / ° C.), and the voltage V BE1 (= forward voltage Vf1) between the base and the emitter of the transistor Q1 has a negative temperature characteristic. Va (= Vz−V BE1 ) has a positive temperature characteristic. On the other hand, the base-emitter voltage V BE2 (= forward voltage Vf2) of the transistor Q2 has a negative temperature characteristic. That is, the temperature characteristic voltage Va has a temperature characteristic opposite to that of the forward voltage Vf2.
式1,2,3,4の連立方程式から導出される絶対温度Tは、シャットダウン温度T1を表す。言い換えれば、式1〜4において、抵抗R1等の定数が適切な値に調整されることで、シャットダウン温度T1を任意の温度に設定することができる。
The absolute temperature T derived from the simultaneous equations of
一方、シャットダウンから復帰する前の期間では、トランジスタQ2はオン、トランジスタQ3はオフ、トランジスタQ4はオンになる。つまり、トランジスタQ2のベース−エミッタ間の順方向電圧Vf2よりも高いバイアス電圧Vbが低下して順方向電圧Vf2に達するまでの期間では、出力部52から出力される判定信号のレベル及びシャットダウン信号Sdのレベルはローレベルである。
On the other hand, in the period before returning from the shutdown, the transistor Q2 is on, the transistor Q3 is off, and the transistor Q4 is on. That is, in the period from when the bias voltage Vb higher than the forward voltage Vf2 between the base and the emitter of the transistor Q2 decreases and reaches the forward voltage Vf2, the level of the determination signal output from the
式3,4,5,6の連立方程式から導出される絶対温度Tは、復帰温度T2を表す。言い換えれば、式3,4,5,6において、抵抗R1等の定数が適切な値に調整されることで、復帰温度T2を任意の温度に設定することができる。
The absolute temperature T derived from the simultaneous equations of
シャットダウン温度T1と復帰温度T2がこのように設定されることにより、図3のようなヒステリシス特性を備えた過熱保護特性が得られる。また、上述の実施形態によれば、温度特性を有する電圧と所定の閾値電圧との大小関係を比較するコンパレータや閾値電圧を生成する生成回路が不要なため、温度検出回路の回路規模や消費電力を小さくすることができる。 By setting the shutdown temperature T1 and the return temperature T2 in this way, an overheat protection characteristic having a hysteresis characteristic as shown in FIG. 3 is obtained. Further, according to the above-described embodiment, the comparator for comparing the magnitude relationship between the voltage having the temperature characteristic and the predetermined threshold voltage and the generation circuit for generating the threshold voltage are unnecessary, so that the circuit scale and power consumption of the temperature detection circuit are not required. Can be reduced.
また、上述の実施形態によれば、復帰温度T2よりも低い常温(Ta=25℃)において、
Vz=1.2V
Vf1=Vf2=Vf3=Vf4=0.7V
とすると、
Vz<Vf1+Vf2=Vf1+Vf3=Vf1+Vf4
という関係が成立する。Vf1,Vf2,Vf3,Vf4は、それぞれ、トランジスタQ1,Q2,Q3,Q4のベース−エミッタ間の順方向電圧である。
Further, according to the above-described embodiment, at room temperature (Ta = 25 ° C.) lower than the return temperature T2,
Vz = 1.2V
Vf1 = Vf2 = Vf3 = Vf4 = 0.7V
Then,
Vz <Vf1 + Vf2 = Vf1 + Vf3 = Vf1 + Vf4
The relationship is established. Vf1, Vf2, Vf3, and Vf4 are forward voltages between the base and emitter of the transistors Q1, Q2, Q3, and Q4, respectively.
Vz<Vf1+Vf2=Vf1+Vf3=Vf1+Vf4
という関係が成立する場合、トランジスタQ2,Q3,Q4のそれぞれのベースに流れるベース電流を確保することができないため、トランジスタQ2,Q3,Q4はいずれもオフする。
Vz <Vf1 + Vf2 = Vf1 + Vf3 = Vf1 + Vf4
If this relationship is established, the base currents flowing through the respective bases of the transistors Q2, Q3, and Q4 cannot be secured, so that the transistors Q2, Q3, and Q4 are all turned off.
したがって、過熱保護回路31にトランジスタQ1を介して流れる回路電流Iは、トランジスタQ2,Q3,Q4を流れずに、抵抗R1,R2を流れるので、過熱保護回路31の消費電流を抑えることができる。つまり、レギュレータ100が使用される正常な常温環境下で、温度検出回路81及びレギュレータ100の消費電流を抑えることができる。
Therefore, the circuit current I flowing through the
また、トランジスタQ3は、並列に接続された複数のトランジスタ素子から構成されてもよい。これにより、トランジスタQ3のベース−エミッタ間の順方向電圧Vf3を下げることができるため、温度が常温からシャットダウン温度T1まで上昇する途中で、トランジスタQ3がオンからオフに切り替わってから、トランジスタQ4をオフからオンに確実に切り替えることができる。つまり、温度が常温からシャットダウン温度T1まで上昇する途中で、トランジスタQ3がオンからオフに切り替わるよりも先にトランジスタQ4がオフからオンに誤って切り替わる誤動作を防止することができる。 The transistor Q3 may be composed of a plurality of transistor elements connected in parallel. As a result, the forward voltage Vf3 between the base and the emitter of the transistor Q3 can be lowered, so that the transistor Q3 is turned off from the on-off state while the temperature rises from room temperature to the shutdown temperature T1, and the transistor Q4 is turned off. Can be reliably switched from on to off. That is, it is possible to prevent a malfunction in which the transistor Q4 is erroneously switched from OFF to ON before the transistor Q3 is switched from ON to OFF while the temperature is rising from the normal temperature to the shutdown temperature T1.
VTは熱電圧、lnは自然対数、Ieはエミッタ電流、nは並列に接続されるトランジスタ素子の個数、Isは飽和電流を表す。 V T is a thermal voltage, ln is a natural logarithm, Ie is an emitter current, n is the number of transistor elements connected in parallel, and Is is a saturation current.
図5は、図2の温度検出回路80の一例である温度検出回路82を示す構成図である。温度検出回路82は、基準電圧回路10と、図2の過熱保護回路30の一例である過熱保護回路32とを備える。上述の実施形態と同様の構成及び効果についての説明は省略する。
FIG. 5 is a configuration diagram showing a
図5の過熱保護回路32では、図4の過熱保護回路31の抵抗R4,R5が、それぞれ、定電流を流す定電流回路の一例である定電流源71,72に置換されている。判定回路53は、トランジスタQ2と、定電流源71とを有する。ヒステリシス回路61は、トランジスタQ3と、抵抗R3と、定電流源72とを有する。
In the
このように、トランジスタQ2は、定電流源71でバイアスされ、トランジスタQ3は定電流源72でバイアスされてもよい。トランジスタQ2のコレクタは、定電流源71を介して入力電圧Vinにプルアップされてもよいし、定電流源71を介してトランジスタQ1のエミッタにプルアップされてもよい。トランジスタQ3のコレクタは、定電流源72を介して入力電圧Vinにプルアップされてもよいし、定電流源72を介してトランジスタQ1のエミッタにプルアップされてもよい。
Thus, the transistor Q2 may be biased by the constant
図6は、図2の温度検出回路80の一例である温度検出回路83を示す構成図である。温度検出回路83は、基準電圧回路10と、図2の過熱保護回路30の一例である過熱保護回路33とを備える。上述の実施形態と同様の構成及び効果についての説明は省略する。
FIG. 6 is a configuration diagram showing a
図4の温度検出回路81は、ヒステリシス生成用のトランジスタとシャットダウン信号生成用の経路とがトランジスタQ3で兼用された回路の一例である。これに対し、図6の温度検出回路83は、ヒステリシス生成用のトランジスタQ3とシャットダウン信号の生成用の経路とが分離された回路の一例である。
The
判定回路54は、トランジスタQ2,Q5と、抵抗R4,R6,R7とを有する。抵抗R7は、トランジスタQ2のコレクタとトランジスタQ5のベースとの間に直列に接続される。トランジスタQ5は、抵抗R7を介してトランジスタQ2のコレクタに接続されるベースと、グランドに接地されるエミッタと、抵抗R6を介してトランジスタQ1のエミッタに接続されるコレクタとを有するNPN型の第5のバイポーラトランジスタの一例である。トランジスタQ5のコレクタは、トランジスタQ4のベースに接続される。
The
トランジスタQ5は、並列に接続された複数のトランジスタ素子から構成されてもよい。任意のm個のトランジスタ素子が並列に接続されることにより、トランジスタQ5のベース−エミッタ間の順方向電圧Vf5を下げることができる。したがって、温度が常温からシャットダウン温度T1まで上昇する途中で、トランジスタQ5がオンからオフに切り替わってから、トランジスタQ4をオフからオンに確実に切り替えることができる。 Transistor Q5 may be composed of a plurality of transistor elements connected in parallel. Arbitrary m transistor elements are connected in parallel, whereby the forward voltage Vf5 between the base and the emitter of the transistor Q5 can be lowered. Therefore, the transistor Q4 can be reliably switched from OFF to ON after the transistor Q5 is switched from ON to OFF while the temperature rises from room temperature to the shutdown temperature T1.
ヒステリシス回路62は、抵抗R3,R5,R8と、トランジスタQ3とを有する。抵抗R8は、トランジスタQ2のコレクタとトランジスタQ3のベースとの間に直列に接続される。
図7は、図2の温度検出回路80の一例である温度検出回路84を示す構成図である。温度検出回路84は、基準電圧回路11と、図2の過熱保護回路30の一例である過熱保護回路31とを備える。上述の実施形態と同様の構成及び効果についての説明は省略する。
FIG. 7 is a configuration diagram showing a
温度検出回路84は、基準電圧Vzを抵抗R9,R10により分圧した基準電圧Vzzを生成する基準電圧回路11を有する。基準電圧VzzがトランジスタQ1のベースに入力される。図7の実施形態によれば、温度特性がほとんど無く且つ基準電圧Vzよりも電圧値の低い基準電圧Vzzを生成することができる。
The
以上、温度検出回路及び半導体装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。 As described above, the temperature detection circuit and the semiconductor device have been described in the embodiment. However, the present invention is not limited to the embodiment. Various modifications and improvements such as combinations and substitutions with some or all of the other embodiments are possible within the scope of the present invention.
例えば、半導体装置は、レギュレータに限られず、例えば、DC−DCコンバータ、AC−DCコンバータ、負荷の駆動装置等の他の実施形態でもよい。 For example, the semiconductor device is not limited to the regulator, and may be other embodiments such as a DC-DC converter, an AC-DC converter, a load driving device, and the like.
また、例えば、トランジスタQ3,Q4,Q5は、NチャネルMOSトランジスタでもよい。 For example, transistors Q3, Q4, and Q5 may be N-channel MOS transistors.
1 グランド端子
2 電源入力端子
3 電源出力端子
10,11 基準電圧回路
20 電源回路
30,31,32,33 過熱保護回路
40 温度特性付与回路
41 バイアス回路
50,53,54 判定回路
51 入力部
52 出力部
60,61,62,160 ヒステリシス回路
71,72 電流源
80,81,82,83,84,130 温度検出回路
100 レギュレータ
140 直流電源
170 コンパレータ
180 温度検出素子
Q* トランジスタ(*は数字)
DESCRIPTION OF SYMBOLS 1
Claims (7)
前記基準電圧に温度特性を付与した温度特性電圧を生成する温度特性付与回路と、
前記温度特性電圧に基づいてトランジスタのバイアス電圧を生成するバイアス回路と、
前記バイアス電圧が入力される入力部と、前記温度特性電圧に対応する温度が所定の温度に達したことを前記トランジスタのベース−エミッタ間の順方向電圧に基づいて判定した結果を出力する出力部とを有する判定回路と、
前記入力部と前記出力部との間に接続され、前記判定回路の判定にヒステリシスを付与するヒステリシス回路とを備え、
前記温度特性電圧は、前記トランジスタのベース−エミッタ間の順方向電圧と逆極性の温度特性を有し、
前記温度特性付与回路は、
前記基準電圧がベースに入力され、コレクタに前記電源電圧が供給され、エミッタから前記温度特性電圧を出力する第1のNPNトランジスタを有し、
前記バイアス回路は、前記温度特性電圧を分圧して前記入力部に入力し、
前記判定回路は、
前記入力部がベースに接続され、エミッタが接地され、コレクタが抵抗を介して前記第1のNPNトランジスタのエミッタに接続され、常温でオフする第2のNPNトランジスタを有し、
前記温度特性電圧に対応する温度が前記所定の温度に達したことを前記第2のNPNトランジスタのベース−エミッタ間の順方向電圧に基づいて判定し、
前記ヒステリシス回路は、
前記第2のNPNトランジスタのコレクタがベースに接続され、エミッタが接地され、コレクタが第2の抵抗を介して前記第1のNPNトランジスタのエミッタに接続される第3のNPNトランジスタと、
前記第3のNPNトランジスタのコレクタと前記第2のNPNトランジスタのベースとを接続する第3の抵抗とを有し、
前記第3のNPNトランジスタは、並列に接続された複数のトランジスタ素子から構成される、温度検出回路。 A reference voltage circuit that is supplied with a power supply voltage and generates and outputs a reference voltage;
A temperature characteristic imparting circuit for generating a temperature characteristic voltage obtained by imparting a temperature characteristic to the reference voltage;
A bias circuit for generating a bias voltage of the transistor based on the temperature characteristic voltage;
An input unit to which the bias voltage is input, and an output unit that outputs a result of determining that the temperature corresponding to the temperature characteristic voltage has reached a predetermined temperature based on the forward voltage between the base and the emitter of the transistor A determination circuit having:
A hysteresis circuit that is connected between the input unit and the output unit, and that applies hysteresis to the determination of the determination circuit;
The temperature characteristic voltage, the base of the transistor - have a temperature characteristic of the forward voltage and the reverse polarity of the emitter,
The temperature characteristic providing circuit is:
The reference voltage is input to a base, the power supply voltage is supplied to a collector, and a first NPN transistor that outputs the temperature characteristic voltage from an emitter is included,
The bias circuit divides the temperature characteristic voltage and inputs it to the input unit,
The determination circuit includes:
The input section is connected to the base, the emitter is grounded, the collector is connected to the emitter of the first NPN transistor via a resistor, and the second NPN transistor is turned off at room temperature;
Determining that a temperature corresponding to the temperature characteristic voltage has reached the predetermined temperature based on a forward voltage between a base and an emitter of the second NPN transistor;
The hysteresis circuit is:
A third NPN transistor having a collector connected to the base, an emitter grounded, and a collector connected to the emitter of the first NPN transistor via a second resistor;
A third resistor connecting the collector of the third NPN transistor and the base of the second NPN transistor;
The third NPN transistor is a temperature detection circuit including a plurality of transistor elements connected in parallel .
前記判定回路の判定結果に基づいて保護される保護対象回路とを備える、半導体装置。 A temperature detection circuit according to any one of claims 1 to 5 ;
And a protection target circuit that is protected based on a determination result of the determination circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014206580A JP6446974B2 (en) | 2014-10-07 | 2014-10-07 | Temperature detection circuit and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014206580A JP6446974B2 (en) | 2014-10-07 | 2014-10-07 | Temperature detection circuit and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016075594A JP2016075594A (en) | 2016-05-12 |
JP6446974B2 true JP6446974B2 (en) | 2019-01-09 |
Family
ID=55951345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014206580A Active JP6446974B2 (en) | 2014-10-07 | 2014-10-07 | Temperature detection circuit and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6446974B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113220062B (en) * | 2021-05-08 | 2022-12-13 | 西安微电子技术研究所 | Over-temperature protection circuit of bipolar linear voltage regulator |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5122157B1 (en) * | 1970-12-12 | 1976-07-07 | ||
JPH0638217B2 (en) * | 1985-11-30 | 1994-05-18 | 株式会社東芝 | Thermal protection circuit |
JPH0836430A (en) * | 1994-07-22 | 1996-02-06 | Toshiba Microelectron Corp | Power source circuit |
JPH1075132A (en) * | 1996-08-29 | 1998-03-17 | Mitsumi Electric Co Ltd | Differential amplifier |
-
2014
- 2014-10-07 JP JP2014206580A patent/JP6446974B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016075594A (en) | 2016-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8451571B2 (en) | Overheat protection circuit and power supply integrated circuit | |
KR102252365B1 (en) | Overheat protection circuit and voltage regulator | |
TWI651609B (en) | Low voltage locking circuit and device thereof integrated with reference voltage generating circuit | |
US20100237926A1 (en) | Voltage generating circuit | |
JP2009044297A (en) | Detecting circuit, and electronic apparatus using the detecting circuit | |
JP2009176111A (en) | Band-gap reference voltage source circuit | |
JP2009296714A (en) | Low-voltage detecting circuit and semiconductor integrated circuit for power supply control | |
JP6446974B2 (en) | Temperature detection circuit and semiconductor device | |
JP2011142728A (en) | Current limiting circuit and electronic apparatus | |
JP2009011112A (en) | Overcurrent protection circuit and electronic equipment using the same | |
JP4374388B2 (en) | Voltage control circuit | |
JP5767855B2 (en) | Regulator circuit | |
TWI686030B (en) | Overheat detection circuit and power supply device | |
JP4433790B2 (en) | Constant voltage circuit | |
JP2009230366A (en) | Reference voltage generation circuit and semiconductor integrated circuit including reset circuit | |
JP5353490B2 (en) | Semiconductor device | |
JP2016206039A (en) | Temperature sensor circuit | |
KR100569555B1 (en) | Temperature detecting circuit | |
TW202234195A (en) | Supply voltage detecting circuit and circuit system using the same | |
JP2015014875A (en) | Band gap reference voltage circuit | |
JP5759787B2 (en) | Temperature detection circuit | |
JP5763970B2 (en) | Voltage detection circuit | |
JP2008228266A (en) | Semiconductor integrated circuit device and switch input circuit | |
JP2003015754A (en) | Reference voltage generating circuit | |
KR20240012328A (en) | Bandgap reference voltage generation circuit and semiconductor device with the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6446974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |