JP6322059B2 - Manufacturing method of optical device - Google Patents
Manufacturing method of optical device Download PDFInfo
- Publication number
- JP6322059B2 JP6322059B2 JP2014121865A JP2014121865A JP6322059B2 JP 6322059 B2 JP6322059 B2 JP 6322059B2 JP 2014121865 A JP2014121865 A JP 2014121865A JP 2014121865 A JP2014121865 A JP 2014121865A JP 6322059 B2 JP6322059 B2 JP 6322059B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical
- functional element
- guide substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000003550 marker Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 229910000831 Steel Inorganic materials 0.000 claims 1
- 239000010959 steel Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 33
- 239000000853 adhesive Substances 0.000 description 19
- 230000001070 adhesive effect Effects 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、光デバイスの作製方法に関し、具体的には、PLCの表面に機能素子を集積した光デバイスの作製方法に関する。 The present invention relates to an optical device manufacturing method, and more particularly to an optical device manufacturing method in which functional elements are integrated on the surface of a PLC.
近年、光ファイバ伝送の普及に伴い、多数の光機能素子を高密度に集積する技術が求められている。その技術の一つとして、石英系平面光導波路回路(以下、PLC(Planar Lightwave Circuit)ともいう)が知られている。石英系PLCは低損失、高信頼性、高い設計自由度といった優れた特徴を有し、複合機能一体集積のプラットフォームとして有望である。 In recent years, with the spread of optical fiber transmission, a technique for integrating a large number of optical functional elements at a high density is required. As one of such techniques, a quartz-based planar optical waveguide circuit (hereinafter also referred to as PLC (Planar Lightwave Circuit)) is known. Quartz-based PLC has excellent features such as low loss, high reliability, and high design freedom, and is promising as a platform for integrating multiple functions.
実際に伝送端局における光受信装置にはフォトダイオード(以下、PDともいう。)などの受光素子からなる光モジュールや、レーザーダイオード(以下、LDともいう。)などの発光素子と、合分波器、分岐・結合器、光変調器などの機能素子が形成されたPLCとが光結合により実装されている。また、例えば、波長多重分割伝送方式におけるノード装置においては、PLCの中の複数の光導波路についての光強度を監視するために、多数のPDが集積化されて実装されている。 Actually, the optical receiver at the transmission terminal station includes an optical module including a light receiving element such as a photodiode (hereinafter also referred to as PD), a light emitting element such as a laser diode (hereinafter also referred to as LD), A PLC on which functional elements such as a coupler, a branching / coupling device, and an optical modulator are formed is mounted by optical coupling. Further, for example, in a node device in the wavelength division multiplexing transmission system, a large number of PDs are integrated and mounted in order to monitor the light intensity of a plurality of optical waveguides in the PLC.
光導波路と受(発)光素子の光結合を可能とする構造として、図1に示すような、光導波路の一部の領域に、基板面に対して垂直方向に光路を変換する反射ミラーを設けた構造が提案されている。図1に示すように、下部クラッド102と、コア103と、上部クラッド104とから構成された光導波路を伝播する光が、ミラー105で反射されてPD106に結合される。
As a structure that enables optical coupling between the optical waveguide and the light receiving and emitting optical element, a reflection mirror that converts the optical path in a direction perpendicular to the substrate surface as shown in FIG. Proposed structures have been proposed. As shown in FIG. 1, light propagating through an optical waveguide composed of a lower clad 102, a core 103, and an upper clad 104 is reflected by a mirror 105 and coupled to a
図2は、図1のPD106の部分の拡大図である。基板200上に作製されるPDは、絶縁層201と、接着剤層202と、N層203、I層204、P層205が順番に積層されて成るPIN層206と、N層203上の電極層207−1と、PIN層206上の電極層207−2と、接着剤層202、PIN層206、及び電極層207−1、207−2を覆う絶縁層208と、絶縁層上の配線209−1、209−2とから構成される。基板200直上の絶縁層201は、基板200が導電性の場合に挿入され、具体的にはSiO2層又はポリイミド層である。
FIG. 2 is an enlarged view of a portion of
図3に作製方法を示す。(a)光導波路301を形成後、(b)光導波路表面に接着剤304を塗布する。その後、InP基板302にエピタキシャル層303が形成されたチップを、エピタキシャル面302を下にして光導波路301に接着する。(c)その後、InPチップの基板302を研削、研磨、ウエットエッチング工程で除去する。(d)そして、光導波路上のエピタキシャル膜303を、フォトリソグラフィー、エッチング、絶縁膜形成、配線形成などの工程を経て、PD305へと加工する。(e)その後、マイクロミラー306を作製し、(f)ミラー表面にAl307などの金属を蒸着する。この中で、InPチップを基板上に接着するボンディング工程においては、接着が必要な個所に必要最小限の大きさのInPチップを接着する必要がある。
FIG. 3 shows a manufacturing method. (A) After forming the
しかしながら、1つ1つのチップを位置精度よく配置するためには、チップボンダーなどの高価な実装装置が必要となり、低コストな作製プロセスを実現する際の課題となっていた。また、一度接着層においてしまうと、チップに接着剤が付着するため位置合わせをやり直すことが難しく、工程上の課題となっていた。 However, in order to arrange each chip with high positional accuracy, an expensive mounting device such as a chip bonder is required, which has been a problem in realizing a low-cost manufacturing process. Further, once the adhesive layer is formed, it is difficult to perform re-alignment because the adhesive adheres to the chip, which has been a problem in the process.
本発明は、これらの問題を鑑みてなされたものであり、その目的とするところは、光導波路上面への光半導体チップを代表とする機能素子を効率良くかつ位置精度良く配置できる光デバイス作製方法を提供することである。 The present invention has been made in view of these problems, and an object of the present invention is to provide an optical device manufacturing method capable of efficiently and accurately positioning functional elements represented by optical semiconductor chips on the upper surface of an optical waveguide. Is to provide.
このような目的を達成するために、本発明の第1の態様は、光導波路が形成されたシリコンウエハ上にチップ状の機能素子を配置した光デバイスを作製するための光デバイス作製方法である。光デバイス作製方法は、ガイド用基板上にチップ状の機能素子を仮配置する工程と、ガイド用基板の機能素子が仮配置された面と、光導波路が形成された前記シリコンウエハの接着面とを対向させて、当該ガイド用基板と当該シリコンウエハとを配置する工程と、前記シリコンウエハと前記機能素子とを接触させる工程と、前記シリコンウエハと前記機能素子とを接合する工程と、を備えることを特徴とする。 In order to achieve the above object, a first aspect of the present invention is a light device fabrication method for fabricating an optical device arranged tip-like functional element on Shirikon'u Fine the optical waveguide is formed . The optical device manufacturing method includes the step of temporarily placing the chip-like functional element in the guide on the substrate for a surface on which the functional element of the guide substrate is temporarily placed, and the adhesive surface of the Shirikon'u Movement which an optical waveguide is formed the in opposition, placing the said guide substrate and those said Shirikon'u Fine, a step of contacting the Shirikon'u Movement and the functional element, the step of bonding the Shirikon'u Movement and the functional element, the It is characterized by providing.
一実施形態では、機能素子は、光半導体エピタキシャル膜が形成された光半導体用加工基板であること、または、光半導体回路として加工済み(光半導体の機能を実装済み)の光半導体基板であることを特徴とする。一実施形態では、上記方法は、光半導体用加工基板に形成された光半導体エピタキシャル膜を加工する工程を備えることを特徴とする。 In one embodiment, the functional element is an optical semiconductor processing substrate on which an optical semiconductor epitaxial film is formed, or an optical semiconductor substrate that has been processed as an optical semiconductor circuit (having an optical semiconductor function mounted). It is characterized by. In one embodiment, the method includes the step of processing an optical semiconductor epitaxial film formed on a processing substrate for optical semiconductors.
一実施形態では、上記方法における接合する工程は、常温接合する工程または有機材料により接着する工程であることを特徴とする。一実子形態では、ガイド用基板上には、チップ状の機能素子が配置されるべき位置を表すマーカーが形成されていることを特徴とする。一実施形態では、マーカーの形成は、ガイド用基板の表面上に形成された凹状の窪みあるいは凸状の線または破線であることを特徴とする。 In one embodiment, the bonding step in the above method is a step of bonding at room temperature or a step of bonding with an organic material. In one embodiment, a marker representing a position where a chip-like functional element is to be disposed is formed on the guide substrate. In one embodiment, the marker is formed by a concave depression or a convex line or broken line formed on the surface of the guide substrate.
以上説明したように、本発明によれば、光導波路上面への光半導体チップを代表とする機能素子を効率良くかつ位置精度良く配置できる光デバイス作製方法を提供することが可能となる。 As described above, according to the present invention, it is possible to provide an optical device manufacturing method in which functional elements represented by an optical semiconductor chip on the upper surface of an optical waveguide can be efficiently and accurately positioned.
以下、図面を参照しながら本発明の実施形態について詳細に説明する。以下の説明では、図3を参照して説明したように、機能素子としてはエピタキシャル層が形成されたInP基板(光導波路基板420の接着面と接合した後にInP基板を除去してエピタキシャル膜を光半導体回路に加工する部材:光半導体加工用基板)を例とするが、機能素子は、エピタキシャル膜が絶縁膜や配線が形成済みのPDやLDとして機能する素子であっても良い。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following description, as described with reference to FIG. 3, the functional element is an InP substrate on which an epitaxial layer is formed (the InP substrate is removed after bonding to the bonding surface of the
図4に、本発明の実施形態に係る、PLC表面に機能素子を配置する方法を示す。
本実施形態に係る方法は、最初に第1のステップとして、機能素子を配置する位置を表すマーカー402が形成されたガイド用基板401を準備する(図4(a)を参照)。ガイド用基板401は、機能素子410の材質や特性、必要な形状精度や位置精度、後の接着行程を考慮し、赤外線を透過するSiやSiO2、あるいは樹脂材料としてエポキシやアクリル、ポリイミドといった材質を選択する。このマーカー402としては、機能素子410を精度よく配置するために、ガイド用基板の表面上に形成した凹状の窪みが望ましい。その窪みは、機能素子をPLC表面に接着するのに必要な位置精度を備えるとともに、後の接着行程で接着剤が機能素子のみに接触するように、機能素子の厚さ以下の深さを有することが望ましい。ガイド用基板401の表面と窪みの段差が小さすぎるとマーカーとしての役割を果たせなくなるので、適切な深さが必要なことは言うまでもない。その他、接着する光導波路チップまたはウエハが、反り等により完全な平行平板でない場合には、その形状変形を考慮した段差が必要となる。マーカーは、配置された機能素子410のガイド用基板の表面に水平な方向へ移動を防止することができれば、凹状の窪みに限られず、ガイド用基板の表面上に形成した凸状の線または破線であっても良い。
FIG. 4 shows a method for arranging functional elements on the PLC surface according to an embodiment of the present invention.
In the method according to the present embodiment, as a first step, a
次に第2のステップとして、エピタキシャル層404とInP基板403からなる機能素子410を、エピタキシャル層404を上面に向けてガイド用基板401のマーカー402に合わせていく。マーカー402が窪み形状であるので、機能素子410は、その窪みに落とし込んでいくだけで、高精度配置を実現できる(図4(b)、(c)を参照)。
Next, as a second step, the
第3のステップとして、光導波路406が形成された基板407からなる光導波路基板420を準備する。この基板420は、一つ以上の光導波回路が形成されたウエハでもチップ状に切り出したものでも良い。光導波路基板420の接着面を下にして、機能素子410が配列されたガイド用基板401表面に対向させる。光導波路基板420の接着面にはあらかじめ接着剤405をスピンコーター等で均一に塗布しておく。接着剤405としてはポリイミドやBCB(ベンゾシクロブテン)、エポキシ等の熱硬化性の材料(有機材料)が挙げられる。この時、ガイド用基板401と、光導波路基板420の正確な位置合わせが必要となるが、その方法として、まずは両者を出来る限り近接させることとし、両者の距離を保ったまま、水平方向の位置合わせを行う。水平方向の位置合わせの際には、両者に形成された実装用マーカーを利用することが望ましいが、これを実現するためには、たとえばガイド用基板401と光導波路基板420は、SiやSiO2等の赤外光を透過する材料を選択しておき、ガイド用基板401の下方から上方に向かって赤外光を照射し、ガイド用基板401と光導波路基板420に形成された実装用マーカーを合わせることによって、位置精度を確保する。(図4(d)を参照)。
As a third step, an
第4のステップとして、位置精度を確保したガイド用基板401と光導波路基板420を接触させ、接着剤405が硬化するまでその状態を保持する(図4(e)を参照)。接着剤405が硬化した後に、ガイド用基板401と光導波路基板420を引き離して機能素子が配置された光導波路基板420を得る(図4(f)を参照)。未硬化の状態でも接着剤の接着力で機能素子の位置がずれたりしないようであれば、図4(f)の状態で接着剤の硬化作業を行っても良い。
As a fourth step, the
接着剤が硬化した後に、図3を参照して説明したように、研削、研磨、ウエットエッチングなどによりInP基板403を除去するステップと、エピタキシャル膜を光半導体素子に加工するステップを行い、所望の機能を有する光デバイスを作製することができる。なお、上述したように、機能素子が、エピタキシャル膜に対する加工が行われて絶縁膜や配線が形成され既に所望の機能が有している素子である場合には、機能素子を光導波路基板420の接着面と接合した後にエピタキシャル層を加工する必要なない。
After the adhesive is cured, as described with reference to FIG. 3, a step of removing the
本実施例では、接着剤を用いて機能素子と光導波路基板を接合する方法について述べたが、接着剤を用いない常温接合と呼ばれる接合方法でも良い。常温接合を用いる場合には、プラズマ処理による接着面の活性化が必要な場合が多いが、それは図4(c)の状態でエピタキシャル層404の表面処理を行うと良い。また、機能素子としてはエピタキシャル層が形成されたInP基板の例を述べたが、非接着層である光導波路に新たな機能が付与できるのであれば、その種類は限定されない。
In this embodiment, the method of bonding the functional element and the optical waveguide substrate using an adhesive is described, but a bonding method called room temperature bonding without using an adhesive may be used. In the case of using room temperature bonding, it is often necessary to activate the adhesion surface by plasma treatment, and it is preferable to perform surface treatment of the
100 PLC
101 基板
102 下部クラッド
103 コア
104 上部クラッド
105 ミラー
106 PD
200 基板
201 絶縁層
202 接着剤層
203 N層
204 I層
205 P層
206 PIN層
207−1,207−2 電極層
208 絶縁層
209−1,209−2 配線
301 光導波路
302 InP基板
303 エピタキシャル層
304 接着剤
305 PD
306 マイクロミラー
307 Al
401 ガイド用基板
402 マーカー
403 InP基板
404 エピタキシャル層
405 接着剤
406 光導波路
407 基板
410 機能素子
420 光導波路基板
100 PLC
101 Substrate 102 Lower clad 103 Core 104 Upper clad 105
200 Substrate 201 Insulating layer 202 Adhesive layer 203 N layer 204 I layer 205 P layer 206 PIN layer 207-1, 207-2 Electrode layer 208 Insulating layer 209-1, 209-2
401
Claims (7)
ガイド用基板上にチップ状の機能素子を仮配置する工程と、
前記ガイド用基板の前記機能素子が仮配置された面と、前記光導波路が形成された前記シリコンウエハの接着面とを対向させて、前記ガイド用基板と前記シリコンウエハとを配置する工程と、
前記シリコンウエハと前記機能素子とを接触させる工程と、
前記シリコンウエハと前記機能素子とを接合する工程と、
を備えたことを特徴とする光デバイス作製方法。 An optical device manufacturing method for producing an optical device placing the chip-like functional element on the optical waveguide is formed Shirikon'u Fine,
A step of temporarily disposing a chip-like functional element on a guide substrate;
A surface on which the functional element of the guide substrate is temporarily placed, the step of bonding surface and is opposed to the Shirikon'u Movement of the optical waveguide is formed, arranging the front Symbol Shirikon'u Movement and the guide substrate ,
And contacting the front Symbol Shirikon'u Movement and the functional element,
A step of bonding the pre-Symbol Shirikon'u Movement and the functional element,
An optical device manufacturing method characterized by comprising:
前記シリコンウエハには、マーカーが形成されており、A marker is formed on the silicon wafer,
前記仮配置された面と、前記接着面とを対向させて、前記ガイド用基板の下方から上方に向かって赤外光を照射し、前記ガイド用基板に形成されたマーカーと前記シリコンウエハに形成されたマーカーとを合わせることにより、前記ガイド用基板と前記シリコンウエハとを配置することを特徴とする、請求項5に記載の光デバイス作製方法。The surface disposed temporarily and the bonding surface are opposed to each other, and infrared light is irradiated from the lower side to the upper side of the guide substrate to form the marker and the silicon wafer formed on the guide substrate. The optical device manufacturing method according to claim 5, wherein the guide substrate and the silicon wafer are arranged by combining the markers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014121865A JP6322059B2 (en) | 2014-06-12 | 2014-06-12 | Manufacturing method of optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014121865A JP6322059B2 (en) | 2014-06-12 | 2014-06-12 | Manufacturing method of optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016001289A JP2016001289A (en) | 2016-01-07 |
JP6322059B2 true JP6322059B2 (en) | 2018-05-09 |
Family
ID=55076899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014121865A Expired - Fee Related JP6322059B2 (en) | 2014-06-12 | 2014-06-12 | Manufacturing method of optical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6322059B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05304306A (en) * | 1992-04-27 | 1993-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Electrooptic module and manufacture thereof |
US6746777B1 (en) * | 2000-05-31 | 2004-06-08 | Applied Optoelectronics, Inc. | Alternative substrates for epitaxial growth |
JP4672329B2 (en) * | 2003-10-22 | 2011-04-20 | 株式会社沖データ | Semiconductor device, LED print head using the same, image forming apparatus, and method for manufacturing semiconductor device |
JP5276412B2 (en) * | 2008-11-04 | 2013-08-28 | キヤノン株式会社 | Functional area transfer method, LED array, LED printer head, and LED printer |
JP5908369B2 (en) * | 2012-08-09 | 2016-04-26 | 日本電信電話株式会社 | Light receiving device |
-
2014
- 2014-06-12 JP JP2014121865A patent/JP6322059B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016001289A (en) | 2016-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114830003B (en) | Vertical integrated photonic chiplet for in-package optical interconnect | |
CN104766903B (en) | Integrated module and forming method thereof | |
KR100559645B1 (en) | Optical Waveguide Device and Manufacturing Method Thereof | |
US8442362B2 (en) | Method for manufacturing optical coupling element, optical transmission substrate, optical coupling component, coupling method, and optical interconnect system | |
CN110520772B (en) | Apparatus and associated method for fiber-to-photonic chip connections | |
US10564352B1 (en) | Photonic integrated circuit bonded with interposer | |
CN111492281A (en) | Passive optical fiber coupler with UV window | |
JP2012118424A (en) | Optical waveguide, method for manufacturing the same and optical waveguide device | |
US6819836B2 (en) | Photonic and electronic components on a shared substrate with through substrate communication | |
US20020076170A1 (en) | Photonic and electronic components on a shared substrate | |
US12181722B2 (en) | Structures and process flow for integrated photonic-electric ic package by using polymer waveguide | |
JPH1152198A (en) | Optical connecting structure | |
JP6322059B2 (en) | Manufacturing method of optical device | |
JP6832023B2 (en) | Optical modules for optical fibers and how to manufacture them | |
WO2022264329A1 (en) | Optical connection structure and method for manufacturing same | |
US12210197B2 (en) | High efficiency vertical grating coupler for flip-chip application | |
JP5667649B2 (en) | Optical device fabrication method | |
JP5750132B2 (en) | Integrated optical circuit element and method of manufacturing integrated optical circuit element | |
JP2014186261A (en) | Integrated optical circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6322059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |