JP6379230B2 - クロックのタイムスタンプ補償方法及び装置 - Google Patents
クロックのタイムスタンプ補償方法及び装置 Download PDFInfo
- Publication number
- JP6379230B2 JP6379230B2 JP2016575784A JP2016575784A JP6379230B2 JP 6379230 B2 JP6379230 B2 JP 6379230B2 JP 2016575784 A JP2016575784 A JP 2016575784A JP 2016575784 A JP2016575784 A JP 2016575784A JP 6379230 B2 JP6379230 B2 JP 6379230B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- value
- time
- integer
- nanosecond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000004364 calculation method Methods 0.000 claims description 35
- 241000238876 Acari Species 0.000 claims description 14
- 238000012935 Averaging Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/067—Details of the timestamp structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
異なるソースのクロックを利用してそれぞれ第1時間カウンターと第2時間カウンターを設定するステップ、
プリセット時刻のタイムスタンプ記録信号を利用して、それぞれ前記第1時間カウンターから読み取った第1タイムスタンプ値と前記第2時間カウンターから読み取った第2タイムスタンプ値を取得するステップ、
前記第1タイムスタンプ値と第2タイムスタンプ値に基づき、補償タイムスタンプ値を取得するステップ、及び
前記補償タイムスタンプ値に基づき、ローカルシステムクロックのタイムスタンプの整数部分を補償するステップを含む。
前記第2時間カウンターは、整秒部分の演算を完成する第2整秒カウンター、整ナノ秒部分の演算及び切り上げ操作を完成する第2整ナノ秒カウンター、及びナノ秒分数部分の演算及び切り上げ操作を完成する第2ナノ秒分数カウンターを含む。
前記第2整秒カウンターは32ビットのカウンターであり、前記第2整ナノ秒カウンターは32ビットのカウンターであり、前記第2ナノ秒分数カウンターは16ビットのカウンターである。
前記プリセット時刻のタイムスタンプ記録信号に遇った際に、前記第1時間カウンターから読み取った前記第1整秒カウンターの第1値及び前記第1整ナノ秒カウンターの第2値を取得すること、及び
前記第1値と前記第2値で前記第1タイムスタンプ値を作成することを含む。
前記プリセット時刻のタイムスタンプ記録信号に遇った際に、前記第2時間カウンターから読み取った前記第2整秒カウンターの第3値、前記第2整ナノ秒カウンターの第4値及び前記第2ナノ秒分数カウンターの第5値を取得すること、及び
前記第3値、第4値及び第5値で前記第2タイムスタンプ値を作成することを含む。
前記第1時間カウンターの下64ビット値と前記第2時間カウンターの上64ビット値を加算して平均値を取って、前記補償タイムスタンプ値を取得すること、或いは
それぞれ第1時間カウンターと第2時間カウンターの整秒及び整ナノ秒部分をそれぞれ加算して、整秒部分の33ビット値と整ナノ秒部分の33ビット値を取得し、次にそれぞれこの2部分のデータに対してそれぞれビットシフト演算し、平均操作を行い、32ビット幅の整秒部分と32ビット幅の整ナノ秒部分を取得し、次に、CPUにより整秒部分の上16ビットを設定して、前記補償タイムスタンプ値を取得することを含む。
異なるソースのクロックを利用して、それぞれ第1時間カウンターと第2時間カウンターを設定するように設定されるタイマーモジュールと、
プリセット時刻のタイムスタンプ記録信号を利用して、それぞれ前記第1時間カウンターから読み取った第1タイムスタンプ値及び前記第2時間カウンターから読み取った第2タイムスタンプ値を取得するように設定される第1取得モジュールと、
前記第1タイムスタンプ値と第2タイムスタンプ値に基づき、補償タイムスタンプ値を取得するように設定される第2取得モジュールと、
前記補償タイムスタンプ値に基づき、ローカルシステムクロックのタイムスタンプ整数部分を補償するように設定される補償モジュールとを含む。
前記第2時間カウンターは、整秒部分の演算を完成する第2整秒カウンター、整ナノ秒部分の演算及び切り上げ操作を完成する第2整ナノ秒カウンター、及びナノ秒分数部分の演算及び切り上げ操作を完成する第2ナノ秒分数カウンターを含む。
前記第2整秒カウンターは32ビットのカウンターであり、前記第2整ナノ秒カウンターは32ビットカウンターであり、前記第2ナノ秒分数カウンターは16ビットのカウンターである。
前記プリセット時刻のタイムスタンプ記録信号に遇った際に、第1時間カウンターから読み取った第1整秒カウンターの第1値及び第1整ナノ秒カウンターの第2値を取得し、前記第1値と前記第2値で前記第1タイムスタンプ値を作成するように設定される第1取得サブモジュールと、
前記プリセット時刻のタイムスタンプ記録信号に遇った際に、第2時間カウンターから読み取った第2整秒カウンターの第3値、第2整ナノ秒カウンターの第4値及び第2ナノ秒分数カウンターの第5値を取得し、前記第3値、第4値及び第5値で前記第2タイムスタンプ値を作成するように設定される第2取得サブモジュールとを含む。
前記第2取得モジュールは、
第2整ナノ秒カウンター及び第2ナノ秒分数カウンターはいずれも切り上げがあるか否かを判断するように設定される判断サブモジュールと、
前記判断サブモジュールの判断結果に基づき、前記第1時間カウンターの下64ビット値と前記第2時間カウンターの上64ビット値の和に対して平均値を求め、前記補償タイムスタンプ値を取得し、或いはまず前記第1時間カウンターの下64ビット値と前記第2時間カウンターの上64ビット値に対して和を求めてから、第2ナノ秒分数カウンターの16ビット値を使用し、80ビット値を作成し、2回のデータスナップショット後、前記80ビット値に対してビットシフト演算で平均値を求め、前記補償タイムスタンプ値を取得するように設定される計算サブモジュールとを含む。
上記手段では、異なるソースのクロックを利用してそれぞれ第1時間カウンターと第2時間カウンターを設定し、プリセット時刻のタイムスタンプ記録信号を利用して、それぞれ前記第1時間カウンターから読み取った第1タイムスタンプ値及び前記第2時間カウンターから読み取った第2タイムスタンプ値を取得し、前記第1タイムスタンプ値と第2タイムスタンプ値に基づき、補償タイムスタンプ値を取得し、前記補償タイムスタンプ値に基づき、ローカルシステムクロックのタイムスタンプの整数部分を補償する。ローカルクロックとサービスクロックの2種のクロックが同時にカウントし、それぞれ2つのクロックドメインで作動するタイマーを確立し、キー時刻のタイムスタンプ記録信号がそれぞれ2つの時間カウンターから読み取ったタイムスタンプ値によって、且つ比較及び平均することで、タイムスタンプの整数部分の補償を完成する。大幅にタイムスタンプの精度を向上させることができる。元の125Mの場合の±8nsの偏差と比べて、二重クロックサンプリングとダブルエッジ累加によって、現在の偏差は±3.6nsにあり、向上した精度は55%である。
ステップ11、異なるソースのクロックを利用してそれぞれ第1時間カウンターと第2時間カウンターを設定し、
ステップ12、プリセット時刻のタイムスタンプ記録信号を利用して、それぞれ前記第1時間カウンターから読み取った第1タイムスタンプ値及び前記第2時間カウンターから読み取った第2タイムスタンプ値を取得し、
ステップ13、前記第1タイムスタンプ値と第2タイムスタンプ値に基づき、補償タイムスタンプ値を取得し、
ステップ14、前記補償タイムスタンプ値に基づきローカルシステムクロックのタイムスタンプの整数部分を補償する。
該実施例は異なるソースのクロックを利用することによって第1時間カウンター及び第2時間カウンターをそれぞれ設定し、第1時間カウンターは例えばローカルシステムに対応するカウンターであってもよく、第2時間カウンターは例えばサービスクロックに対応するカウンターであってもよく、プリセット時刻のタイムスタンプ記録信号を利用して、第1時間カウンターから読み取った第1タイムスタンプ値及び第2時間カウンターから読み取った第2タイムスタンプ値をそれぞれ取得し、前記第1タイムスタンプ値と第2タイムスタンプ値に基づき、補償タイムスタンプ値を取得し、前記補償タイムスタンプ値に基づきローカルシステムクロックのタイムスタンプの整数部分を補償する。ローカルクロックとサービスクロックの2種のクロックを同時にカウントさせ、それぞれ2つのクロックドメインで作動するタイマーを確立し、キー時刻のタイムスタンプ記録信号がそれぞれ2つの時間カウンターから読み取ったタイムスタンプ値によって、且つ比較及び平均することで、タイムスタンプの整数部分の補償を完成する。大幅にタイムスタンプの精度を向上させることができる。元の125M状況の±8nsの偏差と比べて、二重クロックサンプリングとダブルエッジ累加によって、現在の偏差は±3.6nsにあり、向上した精度は55%である。
前記第2時間カウンターは、整秒部分の演算を完成する第2整秒カウンター、整ナノ秒部分演算及び切り上げ操作を完成する第2整ナノ秒カウンター及びナノ秒分数部分の演算及び切り上げ操作を完成する第2ナノ秒分数カウンターを含む。
前記第2整秒カウンターは32ビットのカウンターであり、前記第2整ナノ秒カウンターは32ビットのカウンターであり、前記第2ナノ秒分数カウンターは16ビットのカウンターである。
ステップ121、前記プリセット時刻のタイムスタンプ記録信号に遇った際に、前記第1時間カウンターから読み取った前記第1整秒カウンターの第1値及び前記第1整ナノ秒カウンターの第2値を取得し、
ステップ122、前記第1値と前記第2値で前記第1タイムスタンプ値を作成し、
ステップ123、前記プリセット時刻のタイムスタンプ記録信号に遇った際に、前記第2時間カウンターから読み取った前記第2整秒カウンターの第3値、前記第2整ナノ秒カウンターの第4値及び前記第2ナノ秒分数カウンターの第5値を取得し、
ステップ124、前記第3値、第4値及び第5値で前記第2タイムスタンプ値を作成し
対応的に、ステップ13は、
前記第1時間カウンターの下64ビット値と前記第2時間カウンターの上64ビット値を加算して平均値を取って、前記補償タイムスタンプ値を取得するステップ、或いは
それぞれ第1時間カウンターと第2時間カウンターの整秒及び整ナノ秒の部分をそれぞれ加算して和を求め、整秒部分の33ビット値と整ナノ秒部分の33ビット値を取得し、次に、それぞれこの2部分のデータに対してそれぞれビットシフト演算し、平均操作を行い、32ビット幅の整秒部分と32ビット幅の整ナノ秒部分を取得し、次にCPUにより整秒部分の上16ビットを設定して、1588の標準カウンターを取得し、即ち前記補償タイムスタンプ値であるというステップを含んでもよい。
異なるソースのクロックを利用してそれぞれ第1時間カウンターと第2時間カウンターを設定するように設定されるタイマーモジュールと、
プリセット時刻のタイムスタンプ記録信号を利用して、それぞれ前記第1時間カウンターから読み取った第1タイムスタンプ値及び前記第2時間カウンターから読み取った第2タイムスタンプ値を取得するように設定される第1取得モジュールと、
前記第1タイムスタンプ値と第2タイムスタンプ値に基づき、補償タイムスタンプ値を取得するように設定される第2取得モジュールと、
前記補償タイムスタンプ値に基づき、ローカルシステムクロックのタイムスタンプ整数部分を補償するように設定される補償モジュールとを含む。
前記第2時間カウンターは、整秒部分の演算を完成する第2整秒カウンター、整ナノ秒部分の演算及び切り上げ操作を完成する第2整ナノ秒カウンター、及びナノ秒分数部分の演算及び切り上げ操作を完成する第2ナノ秒分数カウンターを含む。
前記第2整秒カウンターは32ビットのカウンターであり、前記第2整ナノ秒カウンターは32ビットカウンターであり、前記第2ナノ秒分数カウンターは16ビットのカウンターである。
前記プリセット時刻のタイムスタンプ記録信号に遇った際に、第1時間カウンターから読み取った第1整秒カウンターの第1値及び第1整ナノ秒カウンターの第2値を取得し、前記第1値と前記第2値で前記第1タイムスタンプ値を作成するように設定される第1取得サブモジュールと、
計算サブモジュールは、前記第1時間カウンターの下64ビット値と前記第2時間カウンターの上64ビット値を加算して平均値を取って、前記補償タイムスタンプ値を取得する、或いは
それぞれ第1時間カウンターと第2時間カウンターの整秒及び整ナノ秒の部分をそれぞれ加算して和を求め、整秒部分の33ビット値と整ナノ秒部分の33ビット値を取得し、次に、それぞれこの2部分のデータに対してそれぞれビットシフト演算し平均操作を行い、32ビット幅の整秒部分と32ビット幅の整ナノ秒部分を取得し、次にCPUにより整秒部分の上16ビットを設定して、前記補償タイムスタンプ値を取得するように設定される。
Claims (13)
- 異なるソースのローカルシステムクロックとサービスクロックを利用してそれぞれ第1時間カウンターと第2時間カウンターを設定し、前記第1時間カウンターは前記ローカルシステムクロックに対応するカウンターであり、前記第2時間カウンターは前記サービスクロックに対応するカウンターであるステップと、
プリセット時刻のタイムスタンプ記録信号を利用して、それぞれ前記第1時間カウンターから読み取った第1タイムスタンプ値と前記第2時間カウンターから読み取った第2タイムスタンプ値を取得するステップと、
前記第1タイムスタンプ値と第2タイムスタンプ値に基づき、補償タイムスタンプ値を取得するステップと、
前記補償タイムスタンプ値に基づき、前記ローカルシステムクロックのタイムスタンプの整数部分を補償するステップと、を含むクロックのタイムスタンプ補償方法。 - 前記第1時間カウンターと前記第2時間カウンターとは、いずれも80ビットのカウンターである請求項1に記載のクロックのタイムスタンプ補償方法。
- 前記第1時間カウンターは、整秒部分の演算を完成する第1整秒カウンターと整ナノ秒部分の演算及び切り上げ操作を完成する第1整ナノ秒カウンターを含み、
前記第2時間カウンターは、整秒部分の演算を完成する第2整秒カウンター、整ナノ秒部分の演算及び切り上げ操作を完成する第2整ナノ秒カウンター、及びナノ秒分数部分の演算及び切り上げ操作を完成する第2ナノ秒分数カウンターを含む請求項2に記載のクロックのタイムスタンプ補償方法。 - 前記第1整秒カウンターは48ビットのカウンターであり、第1整ナノ秒カウンターは32ビットのカウンターであり、前記48ビットのカウンターの上16ビット値はCPUにより設定され、
前記第2整秒カウンターは32ビットのカウンターであり、前記第2整ナノ秒カウンターは32ビットのカウンターであり、前記第2ナノ秒分数カウンターは16ビットのカウンターである請求項3に記載のクロックのタイムスタンプ補償方法。 - プリセット時刻のタイムスタンプ記録信号を利用して、第1時間カウンターから読み取った第1タイムスタンプ値を取得するステップは、
前記プリセット時刻のタイムスタンプ記録信号に遇った際に、前記第1時間カウンターから読み取った前記第1整秒カウンターの第1値及び前記第1整ナノ秒カウンターの第2値を取得することと、
前記第1値と前記第2値で前記第1タイムスタンプ値を作成することと、を含む請求項3に記載のクロックのタイムスタンプ補償方法。 - プリセット時刻のタイムスタンプ記録信号を利用して、第2時間カウンターから読み取った第2タイムスタンプ値を取得するステップは、
前記プリセット時刻のタイムスタンプ記録信号に遇った際に、前記第2時間カウンターから読み取った前記第2整秒カウンターの第3値、前記第2整ナノ秒カウンターの第4値及び前記第2ナノ秒分数カウンターの第5値を取得することと、
前記第3値、第4値及び第5値で前記第2タイムスタンプ値を作成することと、を含む請求項5に記載のクロックのタイムスタンプ補償方法。 - 前記第1タイムスタンプ値と第2タイムスタンプ値に基づき、補償タイムスタンプ値を取得するステップは、
前記第1時間カウンターの下64ビット値と前記第2時間カウンターの上64ビット値を加算して平均値を取って、前記補償タイムスタンプ値を取得すること、或いは
それぞれ第1時間カウンターと第2時間カウンターの整秒及び整ナノ秒部分をそれぞれ加算して和を求め、整秒部分の33ビット値と整ナノ秒部分の33ビット値を取得し、次に、それぞれこの2部分のデータに対してそれぞれシフト平均操作を行い、32ビット幅の整秒部分と32ビット幅の整ナノ秒部分を取得し、次にCPUにより整秒部分の上16ビットを設定して、前記補償タイムスタンプ値を取得することを含む請求項6に記載のクロックのタイムスタンプ補償方法。 - 異なるソースのローカルシステムクロックとサービスクロックを利用して、それぞれ第1時間カウンターと第2時間カウンターを設定するように設定され、前記第1時間カウンターは前記ローカルシステムクロックに対応するカウンターであり、前記第2時間カウンターは前記サービスクロックに対応するカウンターであるタイマーモジュールと、
プリセット時刻のタイムスタンプ記録信号を利用して、それぞれ前記第1時間カウンターから読み取った第1タイムスタンプ値及び前記第2時間カウンターから読み取った第2タイムスタンプ値を取得するように設定される第1取得モジュールと、
前記第1タイムスタンプ値と第2タイムスタンプ値に基づき、補償タイムスタンプ値を取得するように設定される第2取得モジュールと、
前記補償タイムスタンプ値に基づき、前記ローカルシステムクロックのタイムスタンプの整数部分を補償するように設定される補償モジュールと、を含むクロックのタイムスタンプ補償装置。 - 前記第1時間カウンターと前記第2時間カウンターとは、いずれも80ビットのカウンターである請求項8に記載のクロックのタイムスタンプ補償装置。
- 前記第1時間カウンターは、整秒部分の演算を完成する第1整秒カウンターと整ナノ秒部分の演算及び切り上げ操作を完成する第1整ナノ秒カウンターを含み、
前記第2時間カウンターは、整秒部分の演算を完成する第2整秒カウンター、整ナノ秒部分の演算及び切り上げ操作を完成する第2整ナノ秒カウンター、及びナノ秒分数部分の演算及び切り上げ操作を完成する第2ナノ秒分数カウンターを含む請求項9に記載のクロックのタイムスタンプ補償装置。 - 前記第1整秒カウンターは48ビットのカウンターであり、第1整ナノ秒カウンターは32ビットのカウンターであり、前記48ビットのカウンターの上16ビット値はCPUにより設定され、
前記第2整秒カウンターは32ビットのカウンターであり、前記第2整ナノ秒カウンターは32ビットカウンターであり、前記第2ナノ秒分数カウンターは16ビットのカウンターである請求項10に記載のクロックのタイムスタンプ補償装置。 - 前記第1取得モジュールは、
前記プリセット時刻のタイムスタンプ記録信号に遇った際に、第1時間カウンターから読み取った第1整秒カウンターの第1値及び第1整ナノ秒カウンターの第2値を取得し、前記第1値と前記第2値で前記第1タイムスタンプ値を作成するように設定される第1取得サブモジュールと、
前記プリセット時刻のタイムスタンプ記録信号に遇った際に、第2時間カウンターから読み取った第2整秒カウンターの第3値、第2整ナノ秒カウンターの第4値及び第2ナノ秒分数カウンターの第5値を取得し、前記第3値、第4値及び第5値で前記第2タイムスタンプ値を作成するように設定される第2取得サブモジュールと、を含む請求項10に記載のクロックのタイムスタンプ補償装置。 - 前記第2取得モジュールは計算サブモジュールを備え、
前記計算サブモジュールは、前記第1時間カウンターの下64ビット値と前記第2時間カウンターの上64ビット値を加算して平均値を取って、前記補償タイムスタンプ値を取得する、或いは
それぞれ第1時間カウンターと第2時間カウンターの整秒及び整ナノ秒部分をそれぞれ加算して和を求め、整秒部分の33ビット値と整ナノ秒部分の33ビット値を取得し、次に、それぞれこの2部分のデータに対してそれぞれシフト平均操作を行い、32ビット幅の整秒部分と32ビット幅の整ナノ秒部分を取得し、次にCPUにより整秒部分の上16ビットを設定して、前記補償タイムスタンプ値を取得するように設定される請求項12に記載のクロックのタイムスタンプ補償装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410307725.5A CN105306159A (zh) | 2014-06-30 | 2014-06-30 | 一种时钟的时间戳补偿方法及装置 |
CN201410307725.5 | 2014-06-30 | ||
PCT/CN2014/088577 WO2016000352A1 (zh) | 2014-06-30 | 2014-10-14 | 一种时钟的时间戳补偿方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017521941A JP2017521941A (ja) | 2017-08-03 |
JP6379230B2 true JP6379230B2 (ja) | 2018-08-22 |
Family
ID=55018370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016575784A Active JP6379230B2 (ja) | 2014-06-30 | 2014-10-14 | クロックのタイムスタンプ補償方法及び装置 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP3163787B1 (ja) |
JP (1) | JP6379230B2 (ja) |
CN (1) | CN105306159A (ja) |
WO (1) | WO2016000352A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105717979A (zh) * | 2016-01-29 | 2016-06-29 | 山东鲁能智能技术有限公司 | 基于时间戳和计数器的时钟装置及其实现方法 |
CN107592193A (zh) * | 2016-07-08 | 2018-01-16 | 成都夸克光电技术有限公司 | 一种高精度外部串行时钟补偿方法 |
CN109283864B (zh) * | 2017-07-21 | 2020-05-05 | 北京智云芯科技有限公司 | 一种数据采样的时间同步、校准方法和系统 |
CN108255232A (zh) * | 2017-12-06 | 2018-07-06 | 中国航空工业集团公司西安航空计算技术研究所 | 一种ieee1588时码计时器的精度提升方法 |
JP7030602B2 (ja) * | 2018-04-13 | 2022-03-07 | 株式会社東芝 | 同期制御装置および同期制御方法 |
CN111757391B (zh) * | 2019-03-29 | 2024-04-12 | 华为技术有限公司 | 一种通信方法及装置 |
CN111800212B (zh) * | 2020-06-12 | 2022-04-15 | 烽火通信科技股份有限公司 | 一种时间戳抖动补偿方法及装置 |
WO2022160283A1 (zh) * | 2021-01-29 | 2022-08-04 | 华为技术有限公司 | 一种采样方法、采样电路及分布式网络的时钟同步方法 |
CN114461012B (zh) * | 2022-01-19 | 2024-05-10 | 许昌许继软件技术有限公司 | 一种嵌入式系统不同时钟域运行时戳获取方法及装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7818603B2 (en) * | 2007-03-28 | 2010-10-19 | Microsoft Corporation | Deriving accurate media position information |
AU2009279802B2 (en) * | 2008-08-04 | 2016-05-19 | Endace Technology Limited | Method and system for distributing clock signals |
CN102144363B (zh) * | 2008-09-02 | 2015-04-29 | 西门子企业通讯有限责任两合公司 | 用于使通信网络中的时钟同步的方法 |
FR2948515A1 (fr) * | 2009-07-24 | 2011-01-28 | Alcatel Lucent | Procede et systeme de synchronisation de haute precision |
CN102104475B (zh) * | 2011-01-31 | 2013-07-03 | 上海交通大学 | 基于ieee1588的同步系统及其同步方法 |
WO2012137109A2 (en) * | 2011-04-05 | 2012-10-11 | Koninklijke Philips Electronics N.V. | Detector array with time-to-digital conversion having improved temporal accuracy |
CN102231907B (zh) * | 2011-06-27 | 2017-03-22 | 中兴通讯股份有限公司 | 传输系统中的时钟同步方法和装置 |
CN103763055B (zh) * | 2013-10-18 | 2016-05-18 | 杭州联汇数字科技有限公司 | 一种精确同步时间的方法 |
-
2014
- 2014-06-30 CN CN201410307725.5A patent/CN105306159A/zh active Pending
- 2014-10-14 EP EP14896822.5A patent/EP3163787B1/en active Active
- 2014-10-14 WO PCT/CN2014/088577 patent/WO2016000352A1/zh active Application Filing
- 2014-10-14 JP JP2016575784A patent/JP6379230B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017521941A (ja) | 2017-08-03 |
EP3163787A1 (en) | 2017-05-03 |
CN105306159A (zh) | 2016-02-03 |
EP3163787B1 (en) | 2020-06-17 |
EP3163787A4 (en) | 2017-08-02 |
WO2016000352A1 (zh) | 2016-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6379230B2 (ja) | クロックのタイムスタンプ補償方法及び装置 | |
JP5636093B2 (ja) | デバイス間におけるクロック同期の実行方法及び装置 | |
EP2740228B1 (en) | Method and system for frequency synchronization | |
CN106603183B (zh) | 一种时间戳过滤方法及装置 | |
US10216220B1 (en) | Accurate time capture and transfer between clock domains | |
CN104836630B (zh) | Ieee1588时钟同步系统及其实现方法 | |
CN110520815A (zh) | 加精确时间戳的方法和系统 | |
WO2012075881A1 (zh) | 基于ieee1588多从钟的采样值多接口同步系统 | |
CN111106894B (zh) | 一种时间同步方法和系统 | |
KR20120036314A (ko) | 클럭 검출 방법 및 그 장치 | |
WO2012088931A1 (zh) | 时间同步的监测方法和装置 | |
Volgyesi et al. | Time synchronization services for low-cost fog computing applications | |
CN102638339B (zh) | 一种用于实现精确时间同步的方法和装置 | |
CN104144047A (zh) | 通信网络系统的同步方法、中间节点和从节点 | |
JP5972450B2 (ja) | 信号処理装置 | |
EP3915207A1 (en) | Systems and methods for testing time distribution | |
Karthik et al. | Recent advances in clock synchronization for packet-switched networks | |
CN113055113A (zh) | 时钟时间同步方法、装置、设备和存储介质 | |
Castello et al. | Hardware for PMU and PMU Integration | |
TW201729628A (zh) | 頻率校正裝置及方法 | |
CN101867431A (zh) | 一种网络时钟同步方法 | |
Malpani et al. | High precision frequency estimation using internet-based phasor measurement unit | |
CN116566529A (zh) | 一种时间调整方法、网络设备及系统 | |
CN105572554A (zh) | 无线传感网在线绝缘检测频率自适应测量方法 | |
Tsunoda et al. | Focus on accuracy and consistency of advanced applications for monitoring the future Internet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6379230 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |