[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6376153B2 - 酸化物半導体薄膜および薄膜トランジスタ - Google Patents

酸化物半導体薄膜および薄膜トランジスタ Download PDF

Info

Publication number
JP6376153B2
JP6376153B2 JP2016032549A JP2016032549A JP6376153B2 JP 6376153 B2 JP6376153 B2 JP 6376153B2 JP 2016032549 A JP2016032549 A JP 2016032549A JP 2016032549 A JP2016032549 A JP 2016032549A JP 6376153 B2 JP6376153 B2 JP 6376153B2
Authority
JP
Japan
Prior art keywords
thin film
oxide semiconductor
oxide
semiconductor thin
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016032549A
Other languages
English (en)
Other versions
JP2016129241A (ja
Inventor
中山　徳行
徳行 中山
英一郎 西村
英一郎 西村
正史 井藁
正史 井藁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of JP2016129241A publication Critical patent/JP2016129241A/ja
Application granted granted Critical
Publication of JP6376153B2 publication Critical patent/JP6376153B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Nonlinear Science (AREA)
  • Physical Vapour Deposition (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)

Description

本発明は、酸化物半導体薄膜、および、これを用いた薄膜トランジスタに関する。
薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）は、電界効果トランジスタ（FieldEffect Transistor：ＦＥＴ）の１種である。ＴＦＴは、基本構成として、ゲート端子、ソース端子およびドレイン端子を備えた３端子素子であり、基板上に成膜した半導体薄膜を、電子またはホールが移動するチャネル層として用い、ゲート端子に電圧を印加して、チャネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。現在、ＴＦＴのチャネル層として、多結晶シリコン薄膜やアモルファスシリコン薄膜が広く使用されている。
このうち、アモルファスシリコン薄膜は、大面積の第１０世代ガラス基板への均一成膜が可能であることから、液晶パネル用ＴＦＴのチャネル層として広く利用されている。しかしながら、キャリアである電子の移動度（キャリア移動度）が１ｃｍ2Ｖ-1ｓｅｃ-1以下と低く、高精細パネル用ＴＦＴへの適用が困難になりつつある。すなわち、液晶の高精細化に伴い、薄膜トランジスタの高速駆動が要求されており、このような薄膜トランジスタの高速駆動を実現するためには、アモルファスシリコン薄膜のキャリア移動度である１ｃｍ2Ｖ-1ｓｅｃ-1よりも高いキャリア移動度を示す半導体薄膜をチャネル層に用いる必要がある。
これに対して、多結晶シリコン薄膜は、１００ｃｍ2Ｖ-1ｓｅｃ-1程度の高いキャリア移動度を示すことから、高精細パネル用薄膜トランジスタ向けのチャネル層材料として十分な特性を有しているといえる。しかしながら、多結晶シリコン薄膜は、結晶粒界でキャリア移動度が低下するため、基板の面内均一性に乏しく、薄膜トランジスタの特性にばらつきが生じるという問題がある。また、多結晶シリコン薄膜は、３００℃以下の基板温度でアモルファスシリコン膜を形成した後、これをアニール処理によって結晶化させることで得られるが、この際、エキシマレーザアニールなど特殊な方法でアニール処理をすることが必要であり、高コストにならざるを得ないという問題がある。加えて、対応できるガラス基板の大きさも第５世代程度に留まることから、コストの低減に限界があり、製品展開も限られたものとなっている。このため、薄膜トランジスタのチャネル層の材料として、現在、アモルファスシリコン薄膜と多結晶シリコン薄膜の優れた特性を兼ね備え、かつ、低コストで得られる材料が求められている。
たとえば、特許文献１では、気相成膜法で成膜され、Ｉｎ、Ｇａ、ＺｎおよびＯの元素から構成される透明アモルファス酸化物半導体薄膜が提案されている。この透明アモルファス酸化物半導体薄膜は、結晶化したときの組成がＩｎＧａＯ3（ＺｎＯ）m（ｍは６未満の自然数）であり、不純物イオンを添加することなしに、１ｃｍ2Ｖ-1ｓｅｃ-1を超えるキャリア移動度と、１×１０16ｃｍ-3以下のキャリア濃度が達成可能であるとされている。
しかしながら、アモルファス酸化物半導体薄膜は、本来的に酸素欠損を生成しやすく、熱などの外的因子に対して、キャリアである電子の振る舞いが必ずしも安定しないことに起因して、薄膜トランジスタの動作が不安定になるという問題がある。また、可視光照射下で薄膜トランジスタに負バイアスを連続的に印加すると、しきい電圧が負側にシフトする、光負バイアス劣化現象が生じるという問題もある。
このため、近年、アモルファス酸化物半導体薄膜ではなく、結晶質の酸化物半導体薄膜を、薄膜トランジスタのチャネル層に適用する研究が進められている。
たとえば、特許文献２では、ガリウムが酸化インジウムに固溶しており、Ｇａ／（Ｉｎ＋Ｇａ）原子数比が０．００１〜０．１２であり、全金属原子に対するインジウムとガリウムの含有率が８０原子％以上であり、Ｉｎ2Ｏ3のビックスバイト型構造を有する酸化物半導体薄膜が提案されている。また、特許文献３では、Ｇａ／（Ｉｎ＋Ｇａ）原子数比が０．１０〜０．１５であり、結晶構造としてビックスバイト型構造を示す酸化インジウムからなる酸化物半導体薄膜が提案されている。
これらの文献に記載の技術では、ビックスバイト型構造のＩｎ2Ｏ3単相からなる酸化物焼結体をターゲットとして、スパッタリング法により、非晶質の酸化物薄膜を成膜した後、アニール処理することにより、結晶質の酸化物半導体薄膜を得ている。このため、これらの文献に記載の酸化物半導体薄膜では、上述したアモルファス酸化物半導体薄膜に起因する問題が生じることはない。また、これらの文献に記載の結晶質の酸化物半導体薄膜は、４０ｃｍ2Ｖ-1ｓｅｃ-1以上という高いキャリア移動度を達成している。
これら特許文献２および３では、一旦非晶質膜を形成し、その後のアニール処理によって結晶質の酸化物半導体薄膜を得ている。一般に薄膜トランジスタの製造工程では、非晶質膜の形成後、所望のチャネル層の形状にパターニング加工するため、蓚酸や塩酸などを含む水溶液などの弱酸によるウエットエッチングを実施する。しかし、特許文献２および３では、スパッタリング成膜に用いるスパッタリングターゲットとして、実質的にビッグスバイト構造のみからなる酸化物焼結体を用いているため、形成される非晶質膜の結晶化温度が低くなってしまい、成膜後の段階で、すでに微結晶が生成してエッチング工程で残渣が発生する、あるいは部分的に結晶化してエッチングできないといった問題が生じる。すなわち、特許文献２および３の酸化物半導体薄膜を薄膜トランジスタのチャネル層に適用するに際し、フォトリソグラフィ技術などを利用して、ウエットエッチング法により、所望のパターンを形成することは困難である。このため、たとえば、特許文献２および特許文献３の実施例では、金属マスクを使用した簡易的な方法でチャネル層を形成している。
これに対して、特許文献４では、チャネル層として、Ｇａ／（Ｉｎ＋Ｇａ）原子数比が０．０１〜０．０９である酸化物半導体薄膜を用いた薄膜トランジスタが提案されている。この文献に記載の技術では、この酸化物半導体薄膜を、水分子を含む混合気体（スパッタリングガス）の雰囲気下でスパッタリング成膜することにより形成している。このような方法では、水分子から解離するＨ+あるいはＯＨ-の存在により、酸化物の結晶が乱れ、非晶質性の高い酸化物半導体薄膜が得られるとされている。
しかしながら、特許文献５によれば、水分子が存在する雰囲気で、スパッタリング法により成膜した場合には、得られる酸化物半導体薄膜中にパーティクルが取り込まれてしまうおそれがある。
また、非特許文献１では、上述した方法で得られる酸化物半導体薄膜は、アニール処理後の結晶中にＨ+が残存することが報告されている。このような薄膜中に残存するＨ+は、酸化物半導体薄膜の膜質を低下させたり、不要なキャリア源となったりするため、キャリア濃度が増加を招く場合があることが、理論計算（非特許文献２）および実験（非特許文献３）の両面から指摘されている。
一方、本発明者らは、特許文献６において、インジウムとガリウムを酸化物として含有し、ビックスバイト型構造のＩｎ2Ｏ3相が主たる結晶相となり、その中にβ−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相、またはＧａＩｎＯ3相と（Ｇａ，Ｉｎ）2Ｏ3相が平均粒径５μｍ以下の結晶粒として微細に分散しており、ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で１０原子％以上３５原子％未満である酸化物焼結体をターゲットとして使用することを提案している。このターゲットを用いて、スパッタリング法またはイオンプレーティング法により成膜した場合、雰囲気ガス中に水分子を添加せずとも、高い非晶質性を備えた酸化物膜が得られるため、良好なエッチング性が期待される。しかしながら、特許文献６の酸化物焼結体は、ビックスバイト型構造のＩｎ2Ｏ3相だけでなく、その他の複合酸化物相を含むため、これから得られる結晶質の酸化物薄膜がＩｎ2Ｏ3単相となるとは考えにくく、また明らかにもされていない。
加えて、特許文献７では、ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で５０原子％近傍の場合に、Ｇａ2Ｏ3の形の１つに類似のβ酸化ガリウム結晶構造のＧａＩｎＯ3単相の焼結体から、ＧａＩｎＯ3の透明導電性薄膜が得られることが記載されている。
すなわち、特許文献７は、特許文献６の酸化物焼結体から、高いキャリア移動度が期待されるビックスバイト型構造のＩｎ2Ｏ3単相の結晶質の酸化物薄膜ではなく、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相を含む結晶質の酸化物薄膜が形成されることを強く示唆している。
特開２０１０−２１９５３８号公報 ＷＯ２０１０／０３２４２２Ａ１号公報 特開２０１１−１４６５７１号公報 特開２０１２−２５３３１５号公報 ＷＯ２０１０／０３５７１６号Ａ１公報 ＷＯ２００９／００８２９７Ａ１号公報 特開平７−１８２９２４号公報 特開２０１２−２５３３７２号公報
「Ｉｎ2Ｏ3系高移動度透明導電膜」鯉田ら、表面科学、第２９巻、第１号、２００８年、ｐ１８−２４ 「Effect of hydrogen incorporation on the negative bias illuminationstress instability in amorphous In-Ga-Zn-O thin-film-transistors」 H. K. Noh et al, J. Appl. Phys. 113 (2013) 063712 (2013) 「Hydrogen passivation of electron trap in amorphous In-Ga-Zn-Othin-film transistors」 Y. Hanyuet al., Appl. Phys. Lett. 103 (2013) 202114
本発明は、水添加スパッタリング成膜などの特殊なプロセスを用いることなく、非晶質状態においては、エッチング性に優れ、かつ、結晶質状態では、低いキャリア濃度および高いキャリア移動度を有し、薄膜トランジスタのチャネル層材料として好適な、ビックスバイト型構造のＩｎ2Ｏ3相のみからなる結晶質の酸化物半導体薄膜を提供することを目的とする。また、本発明は、このような酸化物半導体薄膜をチャネル層に用いた薄膜トランジスタを提供することを目的とする。
本発明者らは、インジウムとガリウムと不可避不純物からなる酸化物焼結体を用いて、非晶質の酸化物薄膜をスパッタリング法によって成膜した後、アニール処理を施すことによって結晶質の酸化物半導体薄膜を形成する実験を重ねた。その結果、ガリウム含有量が特定の範囲にある酸化物焼結体が、ビックスバイト型構造のＩｎ2Ｏ3相と、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相、あるいはβ−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相および（Ｇａ，Ｉｎ）2Ｏ3相からなる場合に、この酸化物焼結体をターゲットとして、一般的な条件でスパッタリング法により成膜した酸化物薄膜が、微結晶や部分的な結晶を含まない非晶質膜となること、および、これをアニール処理し、結晶化した酸化物薄膜がビックスバイト型構造のＩｎ2Ｏ3相のみから構成されることを新規に見出した。すなわち、少なくともＩｎ2Ｏ3相とＧａＩｎＯ3相からなる酸化物焼結体から得られる非晶質の酸化物薄膜が良好なエッチング性を示すとともに、アニール処理後の結晶質の酸化物半導体薄膜が高いキャリア移動度が期待できるビックスバイト型構造のＩｎ2Ｏ3単相からなることを新たに見出した。
本発明の酸化物半導体薄膜は、ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１０以上０．１５以下であり、結晶相がビックスバイト型構造のＩｎ2Ｏ3相のみによって構成され、キャリア濃度が２．０×１０17ｃｍ-3以下であり、かつ、キャリア移動度が１６．０ｃｍ2Ｖ-1ｓｅｃ-1以上であることを特徴とする。
本発明の薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極、チャネル層およびゲート絶縁膜を備える薄膜トランジスタであって、前記チャネル層が前記酸化物半導体薄膜によって構成されることを特徴とする。
本発明の表示装置は、前記酸化物半導体薄膜を備えることを特徴とする。
本発明によれば、水添加スパッタリング成膜などの特殊なプロセスを用いることなく、非晶質状態においては、エッチング性に優れ、かつ、結晶質状態では、低いキャリア濃度および高いキャリア移動度を有し、薄膜トランジスタのチャネル層材料として好適な、ビックスバイト型構造のＩｎ2Ｏ3相のみからなる結晶質の酸化物半導体薄膜を提供することができる。また、本発明によれば、このような酸化物半導体薄膜をチャネル層に用いた薄膜トランジスタを提供することができる。
図１は、本発明のＴＦＴ素子の概略断面図である。
本発明者らは、非晶質状態においては、エッチング性に優れ、かつ、結晶質状態では、低いキャリア濃度および高いキャリア移動度を有し、薄膜トランジスタのチャネル層材料として好適な結晶質の酸化物半導体薄膜について研究を重ねた。
この結果、インジウム、ガリウム、および不可避不純物からなり、前記ガリウムが適当な含有量範囲に制御された酸化物焼結体をターゲットとして用い、これによって成膜される非晶質の酸化物薄膜を、特定の条件でアニール処理することで、低いキャリア濃度と高いキャリア移動度を有し、薄膜トランジスタのチャネル層材料として好適な、ビックスバイト型構造のＩｎ2Ｏ3相のみからなる酸化物半導体薄膜を得ることができるとの知見を得た。また、この酸化物半導体薄膜は、アニール処理前においては、非晶質性が高く、優れたエッチング性を示すとの知見を得た。本発明は、これらの知見に基づき完成されたものである。
１．酸化物半導体薄膜
本発明の酸化物半導体薄膜は、インジウム、ガリウム、および不可避不純物からなる酸化物焼結体から得られる結晶質の酸化物半導体であって、前記酸化物焼結体がビックスバイト型構造のＩｎ2Ｏ3相と、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相、あるいはβ−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相および（Ｇａ，Ｉｎ）2Ｏ3相からなり、ガリウムの含有量が、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で０．０９〜０．４５、好ましくは０．０９〜０．１５であり、結晶相がビックスバイト型構造のＩｎ2Ｏ3相のみによって構成されることを特徴とする。
（１）組成
本発明の酸化物半導体薄膜は、ガリウム含有量を、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で、０．０９〜０．４５、好ましくは０．１０〜０．３０、より好ましくは０．１０〜０．１５の範囲で含有することを特徴とする。本発明では、成膜条件を適切に制御する限り、ターゲットとして使用する酸化物焼結体の組成は、酸化物半導体薄膜に引き継がれることとなる。
本発明で、ターゲットとして使用する酸化物焼結体において、ガリウムの含有量を、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で０．０９〜０．４５の範囲に制御することにより、この酸化物焼結体の組織を、ビックスバイト型構造のＩｎ2Ｏ3相を主たる結晶相とし、その中に、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相、または、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相および（Ｇａ，Ｉｎ）2Ｏ3相が平均粒径５μｍ以下の結晶粒として微細に分散したものとすることができる。そして、このターゲットを用いて成膜することで、非晶質性が高く、エッチング性に優れた酸化物薄膜を成膜することが可能となる。さらに、この非晶質の酸化物薄膜をアニール処理することで、薄膜中の酸素欠損を、酸素親和性の高いガリウムによって十分に消失させることができ、５．０×１０17ｃｍ-3以下の低いキャリア濃度と、１０ｃｍ2Ｖ-1ｓｅｃ-1以上の高いキャリア移動度を備えた結晶質の酸化物半導体薄膜を得ることが可能となる。
これに対して、Ｇａ／（Ｉｎ＋Ｇａ）原子数比が０．０９未満では、ターゲットとして使用する酸化物焼結体がビックスバイト型構造のＩｎ2Ｏ3相のみによって構成されるため、スパッタリング成膜後の酸化物半導体薄膜を、所望の形状にパターニング加工するために必要な、良好なウエットエッチング性を有する非晶質膜にすることができなくなる。また、ガリウムの含有量が少なすぎるため、酸素欠損を十分に消失させることができず、最終的に得られる結晶質の酸化物半導体薄膜において、キャリア濃度を５．０×１０17ｃｍ-3以下とすることが困難となる。
一方、Ｇａ／（Ｉｎ＋Ｇａ）原子数比が０．４５を超えると、アニール処理後に、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相が生成しやすくなり、ビックスバイト型構造のＩｎ2Ｏ3相のみなからなる結晶質の酸化物半導体薄膜を得ることができなくなる。この結果、１０ｃｍ2Ｖ-1ｓｅｃ-1以上の高いキャリア移動度を達成できなくなる。
なお、本発明において、不可避不純物とは、原料粉末中に存在したり、製造工程において不可避的に混入したりする微量の不純物を意味する。このような不可避不純物の含有量は、１００質量ｐｐｍ以下となるように制御することが必要となる。この範囲を超えて不可避不純物、特に、スズなどの四価の元素を含有すると、得られる結晶質の酸化物半導体薄膜のキャリア濃度を５×１０17ｃｍ-3以下に制御することが困難となる。
また、薄膜トランジスタの安定性を重視するため、キャリア濃度を２．０×１０16ｃｍ-3以下の低い値まで低下させることを優先させる場合には、ガリウム含有量をＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１５を超えて０．２０以下とすることがより好ましい。
（２）結晶構造
［アニール処理前］
本発明の酸化物半導体薄膜は、上述した結晶構造を備える酸化物焼結体をターゲットとして、室温ないしは結晶化温度以下で成膜されるものであるため、アニール処理前においては、高い非晶質性を有し、ウエットエッチングにおいて残渣の原因となる微結晶が生成しない、あるいは薄膜の一部が結晶化することがない。このような非晶質の酸化物薄膜をＸ線回折測定した場合には、ビックスバイト型構造のＩｎ2Ｏ3相、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相および（Ｇａ，Ｉｎ）2Ｏ3相を含めた、あらゆる結晶相の回折ピークが検出されない。
これに対して、従来技術のように、Ｉｎ2Ｏ3相のみからなる酸化物焼結体をターゲットとして成膜することにより得られる酸化物薄膜は、薄膜中に微結晶が存在する、あるいは薄膜の一部が結晶化している。このため、Ｘ線回折測定を行った場合には、僅かながらではあるが、Ｉｎ2Ｏ3相などに由来する回折ピークが検出されることが見受けられる。
［アニール処理後］
本発明の酸化物半導体薄膜は、特定条件のアニール処理後に、ビックスバイト型構造のＩｎ2Ｏ3相のみによって構成されていることを特徴とする。ここで、ビックスバイト型構造のＩｎ2Ｏ3相のみによって構成されるとは、Ｘ線回折測定において、Ｉｎ2Ｏ3相に由来する回折ピークが検出され、それ以外の結晶相に由来する回折ピークが検出されないことを意味する。
また、本発明の酸化物半導体薄膜は、上述したガリウムの作用により酸素欠損が低減し、かつ高い結晶性を備えたものである。このため、５．０×１０17ｃｍ-3以下の低いキャリア濃度と、１０ｃｍ2Ｖ-1ｓｅｃ-1以上の高いキャリア移動度を同時に達成することができる。
さらに、本発明の酸化物半導体薄膜は、成膜時のスパッタリングガスに水分子を添加する必要がないため、パーティクル発生が少なく、かつ、膜の平坦性にも優れる。
（３）膜厚
本発明の酸化物半導体薄膜の膜厚は、その用途に応じて適宜選択されるものであるが、概ね、１０ｎｍ〜５００ｎｍとすることが好ましく、２０ｎｍ〜３００ｎｍとすることがより好ましく、３０ｎｍ〜１００ｎｍとすることがさらに好ましい。膜厚が１０ｎｍ未満では、十分な結晶性が得られず、高いキャリア移動度を実現することができない場合がある。一方、膜厚が５００ｎｍを超えると、酸化物半導体薄膜の着色が問題になる場合がある。
（４）特性
［結晶化温度］
アニール処理前の非晶質の酸化物薄膜は、結晶化温度が２２５℃以上であることが好ましく、２５０℃以上であることがより好ましい。結晶化温度がこのような範囲にあることにより、成膜時に、酸化物薄膜の一部が結晶化したり、薄膜中に微結晶が生成したりすることを回避でき、良好なエッチング性を実現することができる。なお、結晶化温度の上限は特に制限されないが、特許文献８に記載のアニール温度上限を参考に、７００℃以下であればＴＦＴ製造に支障はない。ＴＦＴ製造ラインにおけるスループット向上や熱負荷の軽減を考慮すれば、５００℃以下がより好ましい。このような結晶化温度は、Ｇａ／（Ｉｎ＋Ｇａ）原子数比を上述した範囲に制御することにより、容易に実現することができる。また、結晶化温度は、高温Ｘ線回折測定により測定することができる。
［エッチング性］
薄膜トランジスタのチャネル層は、一般に、結晶化温度よりも低い基板温度で非晶質膜を成膜し、ウエットエッチング法などにより所望の形状にパターニングした後、この非晶質膜を、酸化雰囲気中でアニール処理することにより形成される。したがって、成膜後の非晶質の酸化物薄膜は、エッチング性に優れていることが重要である。エッチング性が低いと、所望のパターンを形成することができなかったり、エッチング残渣が発生したりするなどの問題が生じる。
本発明の酸化物半導体薄膜は、上述したように、アニール処理前において、高い非晶質性を備えているため、エッチング性に優れ、たとえば、蓚酸や塩酸を含む水溶液などの弱酸であっても、エッチング残渣が発生することなく、容易かつ迅速なエッチングが可能である。
たとえば、本発明の酸化物半導体薄膜を、アニール処理前に、液温を室温〜５０℃に調整した、蓚酸を主成分とするエッチャント（エッチング液）、たとえば、関東化学製ＩＴＯ−０６Ｎを用いてエッチングした場合、エッチングレートを、好ましくは１５ｎｍ／ｍｉｎ以上、より好ましくは２０ｎｍ／ｍｉｎ以上、さらに好ましくは２５ｎｍ／ｍｉｎ以上とすることができる。ここで、エッチングレートは、たとえば、所定の時間内におけるエッチング前後の膜厚変化量により測定することができる。
なお、従来技術の、Ｉｎ2Ｏ3相のみからなる酸化物焼結体をターゲットとして室温成膜することで得られる非晶質の酸化物薄膜では、同条件でエッチングした場合、エッチングレートは、概ね１０ｎｍ／ｍｉｎ未満となり、しかも、エッチング残渣が発生する。
［キャリア濃度およびキャリア移動度］
本発明の酸化物半導体薄膜は、５．０×１０17ｃｍ-3以下、好ましくは２．０×１０17ｃｍ-3以下、より好ましくは２．０×１０16ｃｍ-3以下の低いキャリア濃度を備える。薄膜トランジスタが安定して動作するためには、１×１０6以上の高いоｎ／ｏｆｆ比（ｏｎ状態に対するｏｆｆ状態の抵抗の比）を備えることが必要とされるが、チャネル層を構成する酸化物半導体薄膜のキャリア濃度が上述した範囲にある場合、このようなоｎ／ｏｆｆ比を容易に達成することができる。
また、本発明の酸化物半導体薄膜は、１０ｃｍ2Ｖ-1ｓｅｃ-1以上、好ましくは１５ｃｍ2Ｖ-1ｓｅｃ-1以上、より好ましくは２０ｃｍ2Ｖ-1ｓｅｃ-1以上の高いキャリア移動度を備える。このため、本発明の酸化物半導体薄膜は、高速駆動が要求される高精細パネル用薄膜トランジスタのチャネル層として好適に使用することができる。
［平均透過率］
本発明の酸化物半導体薄膜は、可視域（波長：４００ｎｍ〜８００ｎｍ）における平均透過率が８０％以上、好ましくは８５％以上、より好ましくは９０％以上である。可視域における平均透過率をこのような範囲に制御することにより、透明薄膜トランジスタ（Transparent Thin Film Transistor：ＴＴＦＴ）としても使用することが可能となる。
２．酸化物半導体薄膜の製造方法
本発明の酸化物半導体薄膜の製造方法は、インジウム、ガリウム、および不可避不純物からなり、ガリウムの含有量が、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で０．０９〜０．４５の範囲にあり、ビックスバイト型構造のＩｎ2Ｏ3相を主たる結晶相とし、その中に、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相、または、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相および（Ｇａ，Ｉｎ）2Ｏ3相が平均粒径５μｍ以下の結晶粒として微細に分散している酸化物焼結体をターゲットとして、非晶質の酸化物薄膜を成膜する、成膜工程と、得られた非晶質の酸化物薄膜をアニール処理することにより、結晶質の酸化物半導体薄膜を得る、アニール処理工程とを備えることを特徴とする。
（１）ターゲット
［組成］
ターゲットとして使用する酸化物焼結体の組成は、得られる酸化物半導体薄膜に引き継がれることとなる。すなわち、ターゲットとしては、インジウム、ガリウム、酸素および不可避不純物からなり、ガリウムの含有量を、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で０．０９〜０．４５、好ましくは０．１０〜０．３０、より好ましくは０．１０〜０．２０の範囲で含有する酸化物焼結体を使用することが必要となる。なお、ターゲット中のガリウムの含有量の臨界的意義は、「１．酸化物半導体薄膜」で説明した通りであるため、ここでの説明は省略する。
［焼結体組織］
上述したように、ビックスバイト型構造のＩｎ2Ｏ3相のみからなる酸化物焼結体をターゲットとして、スパッタリング法などにより成膜した場合には、基板温度を室温とした場合であっても、微結晶が生成する、あるいは膜の一部が結晶化するため、非晶質性の高い酸化物半導体薄膜を得ることはできない。
これに対して、本発明では、ビックスバイト型構造のＩｎ2Ｏ3相を主たる結晶相とし、その中に、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相、または、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相および（Ｇａ，Ｉｎ）2Ｏ3相が平均粒径５μｍ以下、より好ましくは３μｍ以下の結晶粒として微細に分散している酸化物焼結体をターゲットとして使用する。このようなターゲットを用いて室温成膜した場合、酸化物焼結体中のＧａＩｎＯ3相や（Ｇａ，Ｉｎ）2Ｏ3相により、得られる膜の結晶化が阻害され、きわめて非晶質性の高い酸化物薄膜を得ることが可能となる。
ビックスバイト型構造のＩｎ2Ｏ3相中のβ−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相および（Ｇａ，Ｉｎ）2Ｏ3相は、Ｘ線回折分析により確認することができる。また、これらの結晶相の平均結晶粒径は、酸化物焼結体の断面を研磨およびエッチングした後、走査型電子顕微鏡−電子線後方散乱回折（ＳＥＭ−ＥＢＳＤ）による測定によって、その平均値を算出することにより求めることができる。
なお、酸化物焼結体中のβ−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相、あるいはβ−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相および（Ｇａ，Ｉｎ）2Ｏ3相は、焼結温度が１２００℃以上１５５０℃以下に制御されることによって形成される。
［密度］
ターゲットとして使用する酸化物焼結体は、密度が６．３ｇ／ｃｍ3以上であることが好ましく、６．７ｇ／ｃｍ3以上、より好ましくは６．８ｇ／ｃｍ3以上であることが好ましい。これにより、酸化物焼結体を十分に低抵抗なものとすることができ、成膜時におけるノジュールやアーキングの発生を抑制することが可能となる。
（２）成膜工程
本発明の酸化物半導体薄膜は、ターゲットとして、上述した酸化物焼結体を用いること以外は特に制限されることはなく、スパッタリング法やイオンプレーティング法などの公知の成膜方法で成膜することができる。ただし、工業規模の生産を前提とした場合、スパッタリング法、特に、成膜時の熱影響が少なく、高速成膜が可能な直流（ＤＣ）スパッタリング法を利用することが好ましい。このため、以下では、ＤＣスパッタリング法により成膜する場合を例に挙げて、本発明の酸化物半導体薄膜の製造方法について説明する。
［基板］
本発明の酸化物半導体薄膜を成膜する基板としては、ガラス基板やＳｉ（ケイ素）などの半導体デバイス用基板を用いることができる。また、これら以外の基板であっても、成膜時あるいはアニール処理時の温度に耐え得るものであれば、樹脂板や樹脂フィルムなども使用することができる。
［スパッタリングターゲット］
スパッタリングターゲットとしては、上述した酸化物焼結体を所定の形状に加工した後、バッキングプレートやバッキングチューブに接合（ボンディング）したものを使用する。
［成膜条件］
成膜条件は、特に制限されることはなく、使用するスパッタリング装置の特性などに応じて適宜選択されるものであるが、概ね、以下のような成膜条件を採用することができる。
はじめに、基板間距離が１０ｍｍ〜１００ｍｍとなるようにスパッタリングターゲットを設置する。次に、スパッタリング装置のチャンバ内の圧力が２×１０-4Ｐａ以下となるように真空排気した後、スパッタリングガスを導入し、ガス圧を０．１Ｐａ〜１Ｐａ、好ましくは０．２Ｐａ〜０．８Ｐａに調整する。この状態で、ターゲットの面積に対する直流電力、すなわち直流電力密度が１Ｗ／ｃｍ2〜５Ｗ／ｃｍ2程度の範囲となるよう直流電力を印加して、直流プラズマを発生させ、プリスパッタリングを５分間〜３０分間行い、必要に応じて基板位置を修正した上で、同様の条件で、スパッタリングを行う。
この際、基板温度は、ターゲットとして使用される酸化物焼結体の組成に応じて、非晶質の酸化物薄膜が得られるように調整することが必要となる。なお、本発明では、上述した結晶構造を有する酸化物焼結体をターゲットとして使用するため、３００℃を超える基板温度で成膜しても、非晶質の酸化物薄膜を成膜することは可能である。しかしながら、ＴＦＴ製造ラインにおけるスループット向上や熱負荷の軽減のためには、基板温度を、３００℃以下とすることが好ましい。
また、スパッタリングガスとしては、希ガスと酸素、特に、アルゴンと酸素からなる混合ガスを用いることが好ましい。
なお、一般的なスパッタリング法では、成膜速度を向上させるために、投入する直流電力を高めることが行われている。通常、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相や（Ｇａ，Ｉｎ）2Ｏ3相を含む酸化物焼結体からなるターゲットを用いた場合、これらの相が掘れ残り、ノジュール成長の起点となる問題がある。この点、本発明において、ターゲットとして使用する酸化物焼結体では、これらの結晶相の平均結晶粒径を５μｍ以下に制御し、かつ、均一に分散させているため、投入する直流電力を高めた場合であっても、ノジュールやアーキングの発生を効果的に抑制することが可能となっている。
（３）微細加工工程
得られた非晶質の酸化物薄膜は、必要に応じて、フォトリソグラフィ技術を利用したウエットエッチングやドライエッチングによって微細加工し、所定のパターンを形成する。このような微細加工を行わなくても、成膜工程において、マスキングをした上で、酸化物半導体薄膜を成膜することにより、パターンを形成することは可能である。しかしながら、微細なパターンを高精度で形成するためには、フォトリソグラフィ技術を利用することが好ましい。
本発明の酸化物半導体薄膜は、アニール処理前において、高い非晶質性を備えているため、ウエットエッチング性に優れ、薄膜全体にわたって均一なエッチングが可能であり、エッチング残渣が発生することもない。
特に、本発明の酸化物半導体薄膜は、アニール処理前において、弱酸を用いたウエットエッチングにより、容易かつ高精度に加工することができる。この場合、エッチャントは、特に制限されることはなく、弱酸であれば概ね使用することができるが、蓚酸を主成分とする弱酸や塩酸を含む水溶液などを好適に使用することができる。具体的には、関東化学株式会社製のＩＴＯ−０６Ｎなどを好適に使用することができる。
なお、ドライエッチングにより微細加工する場合、エッチングガスが制限されることはなく、たとえば、六フッ化硫黄、四フッ化炭素、トリフルオロメタン、二フッ化キセノンなどを使用することができる。
（４）アニール処理工程
本発明の結晶質の酸化物半導体薄膜は、上述した非晶質の酸化物薄膜を、酸化性雰囲気でアニール処理することによって得られる。ここで、酸化性雰囲気とは、アニール処理中に、酸化物半導体薄膜の酸化が促進される雰囲気であり、酸素、オゾン、水蒸気、および窒素酸化物のいずれかを少なくとも１種を含む雰囲気を指す。
本発明では、アニール処理のプロセスが制限されることはなく、非晶質の酸化物薄膜を十分に結晶化することができる限り、公知のプロセスを適用することが可能である。たとえば、一般的なアニール炉を用いたプロセスでアニール処理をする場合、以下のような条件でアニール処理をすることができる。
アニール処理温度は、酸化物半導体薄膜の組成に応じて選択され、少なくとも結晶化温度以上とすることが必要である。アニール処理後の酸化物半導体薄膜の結晶性を十分に高いものとするためには、結晶化温度よりも３０℃以上、好ましくは５０℃以上、より好ましくは６０℃以上高温とすることが好ましい。一方、アニール処理の上限は、特に制限されることはないが、本発明のように、ガリウムを、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で０．０９〜０．４５の範囲で含有するする非晶質の酸化物薄膜を対象とする場合、７００℃以下とすることが好ましい。
アニール処理時間は、１分〜１２０分とすることが好ましく、５分〜６０分とすることがより好ましい。処理時間が１分未満では、非晶質の酸化物薄膜を十分に結晶化させることができない。一方、処理時間が１２０分を超えても、それ以上の効果を得ることができないばかりか、生産性が悪化してしまう。
なお、アニール処理として、赤外線による高速熱処理法（Rapid Thermal Anneal：ＲＴＡ）やフラッシュランプ加熱を利用した短時間の急速加熱処理を適用する場合、上述した条件に関わらず、使用する装置の特性に合わせて、その条件を適宜調整することが必要となる。
３．薄膜トランジスタ
（１）構成
本発明の薄膜トランジスタ（ＴＦＴ素子）は、ソース電極、ドレイン電極およびゲート電極の３つの電極、ならびに、チャネル層およびゲート絶縁膜の各要素を備える薄膜トランジスタであって、チャネル層に本発明の酸化物半導体薄膜を適用していることを特徴とする。このような薄膜トランジスタの構成は、特に制限されるものではないが、たとえば、図１に示した構成の薄膜トランジスタを例示することができる。
図１の薄膜トランジスタは、熱酸化によってＳｉＯ2膜が表面に形成されたＳｉＯ2／Ｓｉ基板上に、本発明の酸化物半導体薄膜およびＡｕ／Ｔｉ積層電極によって構成される。より具体的には、ゲート電極１はＳｉ基板、ゲート絶縁膜２はＳｉＯ2膜、チャネル層３は本発明の酸化物半導体薄膜、ならびに、ソース電極４およびドレイン電極５はＡｕ／Ｔｉ積層電極によって構成される
［基板］
図１の薄膜トランジスタでは、ＳｉＯ2／Ｓｉ基板を用いているが、基板はこれに限定されるものではなく、従来から薄膜トランジスタを含む電子デバイスの基板として公知のものを用いることができる。たとえば、ＳｉＯ2／Ｓｉ基板やＳｉ基板のほかに、無アルカリガラス、石英ガラスなどのガラス基板を用いることができる。また、各種金属基板やプラスチック基板、ポリイミドなどの透明でない耐熱性高分子フィルム基板などを用いることもできる。
［ゲート電極］
図１の薄膜トランジスタでは、ゲート電極１をＳｉ基板により構成しているが、これに制限されることはない。たとえば、Ｍｏ、Ａｌ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔなどの金属薄膜または合金薄膜、あるいは、これらの金属の導電性酸化物薄膜、窒化物薄膜または酸窒化物薄膜を用いることができる。また、公知の各種導電性高分子材料を用いることもできる。透明薄膜トランジスタの場合には、ＩＴＯなどの透明導電膜を用いることができる。さらには、本発明の酸化物半導体薄膜と同様の金属組成を有する透明導電膜を用いることもできる。いずれの材料を用いる場合であっても、ゲート電極１には、良好な導電性が求められる。具体的には、ゲート電極１の比抵抗は、１×１０-6Ω・ｃｍ〜１×１０-1Ω・ｃｍの範囲に制御されることが好ましく、１×１０-6Ω・ｃｍ〜１×１０-3Ω・ｃｍの範囲に制御されることがより好ましい。
［ゲート絶縁層］
また、ゲート絶縁膜２は、ＳｉＯ2、Ｙ2Ｏ3、Ｔａ2Ｏ5、Ｈｆ酸化物などの金属酸化物薄膜やＳｉＮｘなどの金属窒化物薄膜、あるいは、ポリイミドをはじめとする絶縁性の高分子材料などの公知の材料を用いることができる。ゲート絶縁膜２の比抵抗は、１×１０6Ω・ｃｍ〜１×１０15Ω・ｃｍの範囲であることが好ましく、１×１０10Ω・ｃｍ〜１×１０15Ω・ｃｍであることがより好ましい。
［チャネル層］
チャネル層３の比抵抗は、特に制限されるものではないが、１×１０-1Ω・ｃｍ〜１×１０6Ω・ｃｍに制御されることが好ましく、１Ω・ｃｍ〜１×１０3Ω・ｃｍに制御されることがより好ましい。本発明の酸化物半導体薄膜では、スパッタリング法またはイオンプレーティング法における成膜条件や結晶化する際のアニール処理の条件の選択によって、酸素欠損の生成量を調整することができる。このため、チャネル層３の比抵抗を、上述した範囲に容易に制御することができる。
［ソース電極およびドレイン電極］
ソース電極４およびドレイン電極５としては、ゲート電極１と同様に、Ｍｏ、Ａｌ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔなどの金属薄膜または合金薄膜、あるいは、これらの金属の導電性酸化物薄膜、窒化物薄膜または酸窒化物薄膜を用いることができる。また、公知の各種導電性高分子材料を用いることもできる。透明薄膜トランジスタの場合には、ＩＴＯなどの透明導電膜を用いることができる。さらに、必要に応じて、これらの薄膜を積層化したものを用いてもよい。いずれの材料を用いる場合であっても、ソース電極４やドレイン電極５には、良好な導電性が求められる。具体的には、ソース電極４およびドレイン電極４の比抵抗は、１×１０-6Ω・ｃｍ〜１０-1Ω・ｃｍの範囲に制御されることが好ましく、１×１０-6Ω・ｃｍ〜１×１０-3Ω・ｃｍの範囲に制御されることがより好ましい。
（２）用途
本発明の薄膜トランジスタは、その用途が制限されることはないが、液晶ディスプレイ、有機ＥＬディスプレイ、ＭＥＭＳディスプレイなどの表示装置に好適に利用することができる。
（３）薄膜トランジスタの製造方法
本発明の薄膜トランジスタの構成要素のうち、チャネル層３は、上述した本発明の酸化物焼結体を用いて、非晶質の酸化物薄膜を成膜する成膜工程と、この非晶質の酸化物薄膜を、酸化性雰囲気でアニール処理することにより結晶化するアニール処理工程とを備える製造方法によって形成することができる。
このようなチャネル層３を含む、本発明の薄膜トランジスタは、上述した成膜工程およびアニール処理工程を、いくつかの公知の方法と組み合わせて製造することができる。以下、その一例について説明するが、本発明の薄膜トランジスタの製造方法は、以下の説明によって限定されることはない。
はじめに、高ドープのｎ型Ｓｉウエハ基板の表面に、熱酸化によってＳｉＯ2膜を形成し、ＳｉＯ2／Ｓｉ基板とする。
次に、この基板のＳｉＯ2膜状に、本発明の酸化物焼結体をターゲットとして、直流マグネトロンスパッタリング法により、所定の膜厚を有する非晶質の酸化物薄膜を成膜する（成膜工程）。この際、基板温度は、酸化物半導体薄膜の結晶化温度よりも低温に保持したまま成膜することが必要となる。なお、この成膜工程の条件は、「２．酸化物半導体薄膜の製造方法」で説明した条件と同様であるため、ここでの説明は省略する。
その後、得られた非晶質の酸化物薄膜に、フォトリソグラフィ技術などを利用してエッチングすることにより、パターニングを行う。なお、パターニングは、マスキングをした上で非晶質の酸化物薄膜を成膜することで行うこともできる。ただし、微細なパターンを形成するためには、フォトリソグラフィ技術などを利用する方が有利である。
続いて、この非晶質の酸化物薄膜を、結晶化温度以上の温度でアニール処理することにより、所定のチャネル長およびチャネル幅を有する、結晶質の酸化物半導体薄膜からなるチャネル層を得る。この際のアニール処理の条件も、「２．酸化物半導体薄膜の製造方法」で説明した条件と同様であるため、ここでの説明は省略する。
最後に、チャネル層上に、膜厚５ｎｍのＴｉ薄膜と膜厚１００ｎｍのＡｕ薄膜を、この順序で積層して、ソース電極およびドレイン電極を形成する。この際のパターニングも、チャネル層の場合と同様に、マスキングにより、または、フォトリソグラフィ技術などを利用してエッチングすることにより行うことができる。
以上のプロセスにより、本発明の薄膜トランジスタを得ることができる。
なお、本発明の薄膜トランジスタは、図１に示したボトムゲート・トップコンタクト型に限定されることはなく、ボトムゲート・ボトムコンタクト、トップゲート・ボトムコンタクト、トップゲート・トップコンタクトなど、その他の形態を選択することもできる。
以下に、実施例を用いて、本発明を具体的に説明する。なお、以下の実施例は例示に過ぎず、本発明は、これらの実施例により限定されることはない。
（実施例１）
［酸化物焼結体］
原料粉末として、平均粒径が１μｍ以下となるように調整した酸化インジウム粉末および酸化ガリウム粉末を用意した。これらの原料粉末を、酸化ガリウム粉末の比率が、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で０．１０となるように調合し、水とともに樹脂製ポットに入れてスラリー化し、湿式ボールミルを用いて混合した。この際、硬質ＺｒＯ2ボールを用いて、混合時間を１８時間とした。
混合後、樹脂製ポットからスラリーを取り出し、ろ過および乾燥した後、スプレードライヤを用いて噴霧乾燥し、造粒粉末を得た。この造粒粉末を、ゴム型に充填し、冷間静水圧プレスにより３００／ｃｍ2の圧力で加圧成形し、円板状の成形体を得た。
次に、焼結炉内に、この成形体を載置、炉内容積０．１ｍ3当たり５Ｌ／分で酸素を導入し、焼結温度を１４００℃として、２０時間焼結することにより酸化物焼結体を得た。この際、室温から焼結温度までを１℃／分で昇温した。また、焼結後は、酸素の導入を停止し、焼結温度から１０００℃までを１０℃／分で降温した。
このようにして得られた酸化物焼結体を、直径が１５２ｍｍ、厚さが５ｍｍの大きさに加工した後、スパッタリング面をカップ砥石で最大高さＲｚが３．０μｍ以下となるように研磨した。続いて、加工後の酸化物焼結体を、無酸素銅製のバッキングプレートに金属インジウムを用いてボンディングすることにより、スパッタリングターゲットを得た。
酸化物焼結体を加工する際に得られた端材を破砕し、ＩＣＰ発光分光法にて組成分析を行った結果、この酸化物焼結体は、原料粉末と同様に、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で０．１０のガリウムを含有していること、および、不可避不純物の含有量が１００質量ｐｐｍ以下であることが確認された。
また、Ｘ線回折装置（フィリップス製、Ｘ‘Ｐｅｒｔ ＰＲＯ）を用いた測定の結果、この酸化物焼結体は、ビッグスバイト型構造のＩｎ2Ｏ3相とβ−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相の２相によって構成されていることが確認された。なお、ＳＥＭ―ＥＢＳＤ（カールツァイス製、ＵＬＴＲＡ５５、および、ＨＫＬ製、Ｃｈａｎｎｅｌ５）による観察の結果、このＧａＩｎＯ3相の平均結晶粒径は２．８μｍであることが確認された。
さらに、アルキメデス法により、この酸化物焼結体の密度は７．００ｇ／ｃｍ3であることが確認された。
［非晶質の酸化物薄膜］
アーキング抑制機能のない直流電源を装備した直流マグネトロンスパッタリング装置（トッキ製、ＳＰＫ−５０３）の非磁性体ターゲット用カソードに、得られたスパッタリングターゲットを取り付けた。基板には、無アルカリのガラス基板（コーニング♯７０５９）を用い、ターゲット−基板間距離を６０ｍｍに固定した。５×１０-5Ｐａ以下まで真空排気後、アルゴンと酸素の混合ガスを酸素の比率が１．５％になるように導入し、ガス圧を０．６Ｐａに調整した。
この状態で、直流電力３００Ｗ（１．６４Ｗ／ｃｍ2）を印加して直流プラズマを発生させ、１０分間のプリスパッタリング後、スパッタリングターゲットの直上、すなわち、静止対向位置に基板を配置し、室温でスパッタリングを実施することにより、酸化物薄膜を成膜した。得られた酸化物薄膜の膜厚を、表面形状測定装置（テンコール社製、Ａｌｐｈａ−Ｓｔｅｐ ＩＱ）を用いた測定の結果、膜厚は５０ｎｍであることが確認された。
この酸化物薄膜に対して、ＩＣＰ発光分光法にて組成分析を行った結果、この酸化物薄膜は、酸化物焼結体と同様に、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で０．１０のガリウムを含有しており、スズを含有していないことが確認された。
また、Ｘ線回折装置を用いた測定により、回折パターン中に、ビックスバイト型構造のＩｎ2Ｏ3相、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相および（Ｇａ，Ｉｎ）2Ｏ3相のピークのいずれもが存在しないことが確認された。すなわち、この酸化物薄膜は、高い非晶質性を備えたものであることが確認された。一方、別途に用意したサンプルに対して、高温Ｘ線回折測定を行った結果、この酸化物半薄膜の結晶化温度は２４５℃であることが確認された。
さらに、別途に用意したサンプルに対して、ウエットエッチング試験を実施した。具体的には、サンプルを、３０℃に加熱したエッチャント（関東化学株式会社製、ＩＴＯ−０６Ｎ）に１分間浸漬した。この結果、この酸化物薄膜は、問題なくエッチングが可能であり、エッチング残渣も生じていないことが確認された。さらに、エッチング前後の膜厚差を求めることにより、エッチングレートは、３２ｎｍ／ｍｉｎであることが確認された。
なお、表２中、ウエットエッチング試験の評価では、エッチング残渣が発生せず、問題なくエッチングが可能であったものを「優（◎）」、僅かながらエッチング残渣が発生したが、問題なくエッチングが可能であったものを「良（○）」、エッチング残渣が発生し、問題が生じたものを「不良（×）」と記載した。
［結晶質の酸化物半導体薄膜］
上述のようにして得られた非晶質の酸化物薄膜を、大気中、３２５℃で、３０分間アニール処理することにより、酸化物半導体薄膜を得た。
Ｘ線回折装置を用いた測定の結果、この酸化物半導体薄膜は、結晶化しており、Ｉｎ2Ｏ3（２２２）を主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
また、ホール効果測定装置（東陽テクニカ製、ＲｅｓｉＴｅｓｔ８４００）を用いて、酸化物半導体薄膜のキャリア濃度および比抵抗を測定し、これらの結果から、キャリア移動度を算出した。この結果、この酸化物半導体薄膜のキャリア濃度は２．０×１０17ｃｍ-3であり、キャリア移動度は２２．５ｃｍ2Ｖ-1ｓｅｃ-1であることが確認された。
最後に、分光光度計（日本分光製、Ｖ−６７０）を用いて、この酸化物半導体薄膜の平均透過率を測定したところ、８０％以上であることが確認された。これらの結果を表１および表２に示す。
（実施例２、４、参考例３、５〜１１）
酸化物焼結体および酸化物半導体薄膜の製造条件を表１および表２に示すようにしたこと以外は、実施例１と同様にして、酸化物焼結体、非晶質の酸化物薄膜および結晶質の酸化物半導体薄膜を得た。また、それぞれについて、実施例１と同様にして評価を行った。これらの結果を表１および表２に示す。
（比較例１）
特許文献２を参考にして、原料粉末として、平均粒径が１．２μｍの酸化インジウム粉末と、平均粒径が１．５μｍの酸化ガリウム粉末を用い、ガリウムの含有量をＧａ／（Ｉｎ＋Ｇａ）原子数比で０．０８に調整し、焼結温度を１４００℃として、酸化物焼結体を作製し、その評価を行った。
また、この酸化物焼結体をターゲットとして、実施例１と同様に、非晶質の酸化物薄膜を成膜し、その評価を行った。なお、Ｘ線回折装置を用いた測定の結果、比較例１の非晶質の酸化物薄膜には、薄膜中に、ビックスバイト型構造のＩｎ2Ｏ3相に由来する微結晶が僅かに存在することが確認された。また、ウエットエッチング試験後、その表面を目視で観察したところ、エッチング残渣が生じており、エッチングも不均一なものとなっていることが確認された。
さらに、アニール処理温度を３００℃としたこと以外は、実施例１と同様にして、結晶質の酸化物半導体薄膜を得て、その評価を行った。なお、比較例１の結晶質の酸化物半導体薄膜は、Ｘ線回折装置を用いた測定の結果、この酸化物半導体薄膜は、ビックスバイト型構造のＩｎ2Ｏ3相を主たる結晶相であることが確認された。これらの結果を表１および表２に示す。
（比較例２および３）
アニール処理温度を表２に示すようにしたこと以外は、比較例１と同様にして、酸化物焼結体、非晶質の酸化物薄膜および結晶質の酸化物半導体薄膜を得た。また、それぞれについて、実施例１と同様にして評価を行った。これらの結果を表１および表２に示す。
（比較例４）
特許文献３を参考にして、原料粉末として、平均粒径約１μｍの酸化インジウム粉末と、平均粒径約１μｍの酸化ガリウム粉末を用い、焼結温度を１６００℃として、酸化物焼結体を作製し、その評価を行った。
また、この酸化物焼結体をターゲットとして、実施例１と同様に、非晶質の酸化物薄膜を成膜し、その評価を行った。なお、比較例４の非晶質の酸化物薄膜には、Ｘ線回折装置を用いた測定の結果、薄膜中に、ビックスバイト型構造のＩｎ2Ｏ3相に由来する微結晶が存在することが確認された。また、ウエットエッチング試験後、その表面を目視で観察したところ、エッチング残渣が生じており、エッチングも不均一なものとなっていることが確認された。
さらに、特許文献３を参考にして、アニール処理温度を３００℃としたこと以外は、実施例１と同様にして、結晶質の酸化物半導体を得て、その評価を行った。これらの結果を表１および表２に示す。
（比較例５）
原料粉末におけるＧａ／（Ｉｎ＋Ｇａ）原子数比を、表１に示すように、０．１２に調整したこと以外は、比較例４と同様に特許文献３を参考にして、酸化物焼結体、非晶質の酸化物薄膜および結晶質の酸化物半導体薄膜を得た。また、それぞれについて、実施例１と同様にして評価を行った。これらの結果を表１および表２に示す。
（比較例６）
原料粉末におけるＧａ／（Ｉｎ＋Ｇａ）原子数比を０．５０に調整したことや成膜時の基板温度などの製造条件を表１および表２に示すようにしたこと以外は、実施例１と同様にして、酸化物焼結体、非晶質の酸化物薄膜および結晶質の酸化物半導体薄膜を得た。また、それぞれについて、実施例１と同様にして、評価を行った。これらの結果を表１および表２に示す。
なお、比較例６では、アニール処理後のＸ線回折測定の結果、ビックスバイト型構造のＩｎ2Ｏ3相の（２２２）ピークの他に、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相の（１１１）ピークが確認されたが、いずれのピーク強度も他の実施例や比較例と比較して相対的に低く、結晶性が低いことが示唆された。
また、比較例６では、得られた結晶質の酸化物半導体薄膜に対して、実施例１と同様にして、ホール効果測定を行ったが、キャリア濃度およびキャリア移動度のいずれもが測定限界以下であった。
Figure 0006376153
Figure 0006376153
［評価］
表１および表２より、本発明の技術的範囲に属する実施例１、２、４、および、参考例３、５〜１１の酸化物半導体薄膜は、ビックスバイト型構造のＩｎ2Ｏ3相と、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相、あるいはβ−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相および（Ｇａ，Ｉｎ）2Ｏ3相からなる酸化物焼結体をターゲットに用いて成膜されているため、アニール処理前においては、非晶質性が高く、エッチング性に優れていることが確認された。また、アニール処理後においては、ビックスバイト型構造のＩｎ2Ｏ3相のみから構成され、５．０×１０17ｃｍ-3以下のキャリア濃度と、１０ｃｍ2Ｖ-1ｓｅｃ-1以上のキャリア移動度を同時に達成していることが確認された。特に、Ｇａ／（Ｉｎ＋Ｇａ）原子数比が０．１０〜０．１５の範囲にある実施例１、２および４では、成膜条件およびアニール条件を適切なものとすることで、２．０×１０17ｃｍ-3以下のキャリア濃度と、１５．０ｃｍ2Ｖ-1ｓｅｃ-1以上のキャリア移動度を同時に達成していることが確認された。また、Ｇａ／（Ｉｎ＋Ｇａ）原子数比が０．１５を超え０．２０以下の範囲にある参考例８〜１０では、キャリア移動度が１５ｃｍ2Ｖ-1ｓｅｃ-1未満になるものの、特定の成膜条件およびアニール条件とすることで、キャリア濃度を２．０×１０16ｃｍ-3以下にまで低減させることが可能であることが確認された。
これに対して、特許文献２を参考にして作製した比較例１〜３の酸化物焼結体は、ガリウム含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．０８であるため、いずれもビックスバイト型構造のＩｎ2Ｏ3相のみによって構成されていることが確認された。また、これらの酸化物焼結体をターゲットとして成膜することで得られた酸化物半導体薄膜は、アニール処理前において、非晶質であるものの、微結晶が存在しており、エッチング性も十分なものといえないことが確認された。なお、これらの非晶質の酸化物薄膜の結晶化温度は、いずれも２２５℃未満であった。さらに、これらの酸化物半導体薄膜をアニール処理することで得られた結晶質の酸化物半導体薄膜は、キャリア移動度は１０ｃｍ2Ｖ-1ｓｅｃ-1以上であるものの、キャリア濃度が５．０×１０17ｃｍ-3を超えていることが確認された。
一方、特許文献３を参考にして作製した比較例４および５の酸化物焼結体は、比較例１〜３と同様に、ビックスバイト型構造のＩｎ2Ｏ3相のみによって構成されていることが確認された。また、これらの酸化物焼結体をターゲットとして成膜することで得られた酸化物半導体薄膜は、アニール処理前において、非晶質であるものの、微結晶が存在しており、エッチング性も十分なものといえないことが確認された。なお、これらの非晶質の酸化物薄膜の結晶化温度は、いずれも２２５℃未満であった。さらに、これらの酸化物半導体薄膜をアニール処理することで得られた結晶質の酸化物半導体薄膜は、のキャリア移動度は１０ｃｍ2Ｖ-1ｓｅｃ-1以上であるものの、キャリア濃度が５．０×１０17ｃｍ-3を超えていることが確認された。
比較例６は、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で０．５０である例であるが、この比較例で得られた酸化物焼結体は、ビッグスバイト型構造のＩｎ2Ｏ3相と、β−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相と、（Ｇａ，Ｉｎ）2Ｏ3相の３相によって構成されていることが確認された。また、この酸化物焼結体をターゲットとして成膜することで得られた酸化物半導体薄膜は、アニール処理前において、非晶質性が高く、エッチング性に優れていることが確認された。しかしながら、この非晶質の酸化物薄膜の結晶化温度は６００℃と高温であった。さらに、この酸化物半導体薄膜をアニール処理することで得られた結晶質の酸化物半導体薄膜は、ビッグスバイト型構造のＩｎ2Ｏ3相とβ−Ｇａ2Ｏ3型構造のＧａＩｎＯ3相の２相によって構成されており、キャリア濃度およびキャリア密度のいずれも測定限界以下であったことが確認された。
（実施例１２）
熱酸化によってＳｉＯ2膜が形成された、厚さ３００ｎｍのＳｉ基板の表面に、実施例１で得られた酸化物焼結体（Ｇａ／（Ｉｎ＋Ｇａ）原子数比＝０．１０）をターゲットとして、直流マグネトロンスパッタリング法により、厚さが５０ｎｍの酸化物半導体薄膜を室温成膜した。なお、この際のスパッタリング条件は、実施例１と同様にした。
次に、得られた酸化物半導体薄膜に対して、実施例１のウエットエッチング試験と同じ条件でエッチングを施すことにより、パターニングを行った。
エッチング後の酸化物半導体薄膜を、実施例１と同じ条件で、すなわち、大気中、３２５℃で、３０分間のアニール処理することで結晶化させた。これにより、Ｓｉ基板、ＳｉＯ2膜および結晶質の酸化物半導体薄膜を、それぞれゲート電極、ゲート絶縁膜およびチャネル層とした。
このチャネル層の表面に、直流マグネトロンスパッタリング法により、厚さ５ｎｍのＴｉ膜と厚さ１００ｎｍのＡｕ膜を、この順序で成膜することで、Ａｕ／Ｔｉ積層膜からなるソース電極およびドレイン電極を成膜した。この際、メタルマスクを用いてパターニングを行い、チャネル長が１００μｍ、チャネル幅が４５０μｍとなるように、ソース電極およびドレイン電極を成膜することで、図１に示す構成を備える薄膜トランジスタを得た。なお、ソース電極およびドレイン電極の成膜条件はスパッタリングガスをアルゴンのみとし、直流電力を５０Ｗに変更した以外は、酸化物半導体薄膜の成膜条件と同様とした。
得られた薄膜トランジスタの動作特性を、半導体パラメータアナライザ（ケースレー社製、４２０ＣＳ）を用いて分析した。この結果、薄膜トランジスタとしての動作特性が確認できた。また、この薄膜トランジスタは、電界効果移動度が２７．９ｃｍ2Ｖ-1ｓｅｃ-1、ｏｎ／ｏｆｆ比が２×１０8、Ｓ値が１．０の良好な値を示すことが確認された。
（実施例１３）
実施例２で得られた酸化物焼結体（Ｇａ／（Ｉｎ＋Ｇａ）原子数比＝０．１２）をターゲットとして使用したこと、および、エッチング後の酸化物半導体薄膜を、大気中、３７５℃で、３０分間のアニール処理することで結晶化させたこと以外は、実施例１２と同様にして、薄膜トランジスタを作製した。
この薄膜トランジスタの動作特性を、実施例１２と同様に、半導体パラメータアナライザを用いて分析した。この結果、薄膜トランジスタとしての動作特性が確認できた。また、この薄膜トランジスタは、電界効果移動度が２０．２ｃｍ2Ｖ-1ｓｅｃ-1、ｏｎ／ｏｆｆ比が７×１０8、Ｓ値が０．９の良好な値を示すことが確認された。
Figure 0006376153
［評価］
実施例１２および１３では、薄膜トランジスタとしての動作特性が確認することができ、ｏｎ／ｏｆｆ比、電界効果移動度およびＳ値のいずれもが、良好な値を示していることが確認された。
１ ゲート電極
２ ゲート絶縁膜
３ チャネル層
４ ソース電極
５ ドレイン電極

Claims (3)

  1. ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１０以上０．１５以下であり、結晶相がビックスバイト型構造のＩｎ2Ｏ3相のみによって構成され、キャリア濃度が２．０×１０17ｃｍ-3以下であり、かつ、キャリア移動度が１６．０ｃｍ2Ｖ-1ｓｅｃ-1以上である、結晶質の酸化物半導体薄膜。
  2. ソース電極、ドレイン電極、ゲート電極、チャネル層およびゲート絶縁膜を備える薄膜トランジスタであって、前記チャネル層が請求項１に記載の酸化物半導体薄膜によって構成される、薄膜トランジスタ。
  3. 請求項２に記載の薄膜トランジスタを備える、表示装置。
JP2016032549A 2013-07-16 2016-02-23 酸化物半導体薄膜および薄膜トランジスタ Expired - Fee Related JP6376153B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013147193 2013-07-16
JP2013147193 2013-07-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015512959A Division JP5928657B2 (ja) 2013-07-16 2014-07-16 酸化物半導体薄膜および薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2016129241A JP2016129241A (ja) 2016-07-14
JP6376153B2 true JP6376153B2 (ja) 2018-08-22

Family

ID=52346253

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015512959A Expired - Fee Related JP5928657B2 (ja) 2013-07-16 2014-07-16 酸化物半導体薄膜および薄膜トランジスタ
JP2016032549A Expired - Fee Related JP6376153B2 (ja) 2013-07-16 2016-02-23 酸化物半導体薄膜および薄膜トランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015512959A Expired - Fee Related JP5928657B2 (ja) 2013-07-16 2014-07-16 酸化物半導体薄膜および薄膜トランジスタ

Country Status (6)

Country Link
US (1) US9768316B2 (ja)
JP (2) JP5928657B2 (ja)
KR (1) KR20160033145A (ja)
CN (2) CN108962724A (ja)
TW (1) TWI503992B (ja)
WO (1) WO2015008805A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017154910A (ja) * 2016-02-29 2017-09-07 住友金属鉱山株式会社 酸化物焼結体及びスパッタリング用ターゲット
WO2017150275A1 (ja) * 2016-02-29 2017-09-08 シャープ株式会社 薄膜トランジスタ
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP6830089B2 (ja) * 2018-12-26 2021-02-17 Ｊｘ金属株式会社 スパッタリングターゲット部材、スパッタリングターゲット部材の製造方法、スパッタリングターゲット、スパッタ膜の製造方法、膜体の製造方法、積層構造体の製造方法、及び有機ｅｌ装置の製造方法
FR3085535B1 (fr) * 2019-04-17 2021-02-12 Hosseini Teherani Ferechteh Procédé de fabrication d’oxyde de gallium de type p par dopage intrinsèque, le film mince obtenu d’oxyde de gallium et son utilisation
CN111312733B (zh) * 2020-04-02 2023-06-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
KR20220090871A (ko) * 2020-12-23 2022-06-30 한양대학교 산학협력단 Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법
CN112563353B (zh) * 2020-12-29 2023-01-03 中国科学院长春光学精密机械与物理研究所 一种异质结紫外探测器及其制备方法
CN113643960B (zh) * 2021-06-07 2024-03-19 西安电子科技大学 一种基于脉冲法的β-Ga2O3薄膜及其制备方法
WO2023214513A1 (ja) * 2022-05-06 2023-11-09 出光興産株式会社 結晶酸化インジウム半導体膜の製造方法、薄膜トランジスタ及びスパッタリングターゲット

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407602A (en) 1993-10-27 1995-04-18 At&T Corp. Transparent conductors comprising gallium-indium-oxide
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
JP4760499B2 (ja) 2006-04-06 2011-08-31 住友金属鉱山株式会社 酸化物焼結体及びそれを用いた酸化物膜透明導電膜の製造方法
CN103030381B (zh) 2007-07-06 2015-05-27 住友金属矿山株式会社 氧化物烧结体及其制造方法、靶、使用该靶得到的透明导电膜以及透明导电性基材
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
KR101346472B1 (ko) * 2008-06-06 2014-01-02 이데미쓰 고산 가부시키가이샤 산화물 박막용 스퍼터링 타겟 및 그의 제조 방법
CN102159517B (zh) * 2008-09-19 2014-08-06 出光兴产株式会社 氧化物烧结体及溅射靶材
EP2327673A4 (en) 2008-09-25 2012-05-23 Jx Nippon Mining & Metals Corp OXIDE-BASED SINK TABLE FOR THE MANUFACTURE OF TRANSPARENT CONDUCTIVE FILM
KR101519893B1 (ko) 2009-09-16 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
TW201119971A (en) * 2009-09-30 2011-06-16 Idemitsu Kosan Co Sintered in-ga-zn-o-type oxide
JP5437825B2 (ja) * 2010-01-15 2014-03-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｏ系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法
JP5186611B2 (ja) 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP6231880B2 (ja) * 2011-08-11 2017-11-15 出光興産株式会社 薄膜トランジスタ
JP5301021B2 (ja) * 2011-09-06 2013-09-25 出光興産株式会社 スパッタリングターゲット

Also Published As

Publication number Publication date
US20160163865A1 (en) 2016-06-09
CN105393360B (zh) 2018-11-23
JP5928657B2 (ja) 2016-06-01
KR20160033145A (ko) 2016-03-25
JPWO2015008805A1 (ja) 2017-03-02
TW201515236A (zh) 2015-04-16
TWI503992B (zh) 2015-10-11
WO2015008805A1 (ja) 2015-01-22
US9768316B2 (en) 2017-09-19
JP2016129241A (ja) 2016-07-14
CN105393360A (zh) 2016-03-09
CN108962724A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
JP6376153B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
TWI595668B (zh) 氧化物半導體薄膜及薄膜電晶體
WO2012118150A1 (ja) 酸化物焼結体およびスパッタリングターゲット
JP2012250910A (ja) 薄膜トランジスタ及びその製造方法
CN107924822B (zh) 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
TWI594433B (zh) 氧化物半導體薄膜與其製造方法以及薄膜電晶體
JPWO2016084636A1 (ja) 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
JP6269814B2 (ja) 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
JP2010238770A (ja) 酸化物薄膜及びその製造方法
JP2019038735A (ja) 酸化物焼結体、酸化物焼結体の製造方法、スパッタリング用ターゲット、及び非晶質の酸化物半導体薄膜
JP6036984B2 (ja) 酸窒化物半導体薄膜
WO2016136479A1 (ja) 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
TWI622568B (zh) 氧化物燒結體及濺鍍用靶
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
JP2017168572A (ja) 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180709

R150 Certificate of patent or registration of utility model

Ref document number: 6376153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees