JP6371226B2 - Switching power supply with reverse current protection - Google Patents
Switching power supply with reverse current protection Download PDFInfo
- Publication number
- JP6371226B2 JP6371226B2 JP2015006553A JP2015006553A JP6371226B2 JP 6371226 B2 JP6371226 B2 JP 6371226B2 JP 2015006553 A JP2015006553 A JP 2015006553A JP 2015006553 A JP2015006553 A JP 2015006553A JP 6371226 B2 JP6371226 B2 JP 6371226B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switching power
- converter
- voltage
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012544 monitoring process Methods 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 2
- QZZYPHBVOQMBAT-JTQLQIEISA-N (2s)-2-amino-3-[4-(2-fluoroethoxy)phenyl]propanoic acid Chemical compound OC(=O)[C@@H](N)CC1=CC=C(OCCF)C=C1 QZZYPHBVOQMBAT-JTQLQIEISA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000009413 insulation Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000009499 grossing Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、並列冗長運転されるスイッチング電源装置であり、並列接続される他のスイッチング装置からの逆電流から、内部回路を保護する機能を備える逆電流保護付きスイッチング電源装置に関する。 The present invention relates to a switching power supply that is operated in parallel redundant operation, and relates to a switching power supply with reverse current protection that has a function of protecting an internal circuit from a reverse current from another switching device connected in parallel.
定常的に安定動作が求められる負荷(例えば、サーバシステム、ストレージシステム、通信機器)の電源として、複数の電源装置を並列に接続した並列冗長構成の電源システムが使用されている(例えば特許文献1参照)。並列冗長構成の電源システムでは、電流バランス機能により各電源装置からの出力電流が等しくなるよう制御されるが、電流バランス機能が働かない領域がある。例えば負荷が軽くなった際に等しく電流が低下せずに電源装置の出力電流間にバラツキが発生する。これにより出力電圧が高い電源装置から出力電圧が低い電源装置への逆電流が発生する。 A power supply system having a parallel redundant configuration in which a plurality of power supply devices are connected in parallel is used as a power supply for a load (for example, a server system, a storage system, and a communication device) that is required to stably operate stably (for example, Patent Document 1). reference). In the power supply system of the parallel redundant configuration, the output current from each power supply device is controlled to be equal by the current balance function, but there is a region where the current balance function does not work. For example, when the load becomes lighter, the current does not decrease equally, and the output current of the power supply apparatus varies. As a result, a reverse current is generated from the power supply apparatus having a high output voltage to the power supply apparatus having a low output voltage.
この逆電流が内部回路に流入することを阻止するため、各電源装置の出力にブロッキングダイオードを設けることが一般的であった。高効率化が強く求められる近年では、ブロッキングダイオードに代わって、より電力損失が少ないオアリングFETが使用されるようになってきている。オアリングFETには、ソース−ドレイン間電圧が設定電圧を超えたときに当該オアリングFETをターンオフするアンプや制御ICが付加される。これにより逆電流が発生するとオアリングFETがオフ状態となり、内部回路が保護される仕組みとなっている。 In order to prevent the reverse current from flowing into the internal circuit, a blocking diode is generally provided at the output of each power supply device. In recent years, where high efficiency is strongly demanded, ORing FETs with less power loss have been used in place of blocking diodes. An amplifier or a control IC that turns off the ORing FET when the source-drain voltage exceeds a set voltage is added to the ORING FET. Thus, when a reverse current is generated, the ORing FET is turned off, and the internal circuit is protected.
さらなる高効率化を求め、超低オン抵抗のオアリングFETが開発されている。オン抵抗が極小化してくると、オアリングFETのソース−ドレイン間に電位差が発生しにくくなり、アンプや制御ICでの逆電流検出が難しくなる。高精度なアンプや制御ICを使用するとコスト高になる。 In order to further increase the efficiency, an ultra-low on-resistance ORing FET has been developed. When the on-resistance is minimized, it becomes difficult to generate a potential difference between the source and drain of the ORing FET, and it becomes difficult to detect a reverse current by an amplifier or a control IC. The use of a high-precision amplifier or control IC increases the cost.
本発明はこうした状況に鑑みてなされたものであり、その目的は、並列冗長運転されるスイッチング電源装置において、電力損失を最小限に抑えつつ安価に逆電流から内部回路を保護する技術を提供することにある。 The present invention has been made in view of such a situation, and an object of the present invention is to provide a technology for protecting an internal circuit from a reverse current at a low cost while minimizing power loss in a switching power supply device operated in parallel redundant operation. There is.
本発明のある態様は、逆電流保護付きスイッチング電源装置である。この装置は、並列冗長運転されるスイッチング電源装置であって、本スイッチング電源装置の出力にオアリング用の半導体スイッチが接続される。当該半導体スイッチには、当該半導体スイッチの両端電圧が設定電圧以上になると当該半導体スイッチをオフさせる制御回路が付加されている。本スイッチング電源装置は、DC−DCコンバータと、前記DC−DCコンバータの入力電圧を監視する電圧監視部と、前記入力電圧が設定値を超えると、前記DC−DCコンバータのスイッチング動作を一定時間停止させる制御部と、を備える。 One embodiment of the present invention is a switching power supply with reverse current protection. This device is a switching power supply device operated in parallel redundant operation, and an ORING semiconductor switch is connected to the output of this switching power supply device. A control circuit for turning off the semiconductor switch is added to the semiconductor switch when the voltage across the semiconductor switch becomes equal to or higher than a set voltage. The switching power supply includes a DC-DC converter, a voltage monitoring unit that monitors an input voltage of the DC-DC converter, and stops the switching operation of the DC-DC converter for a predetermined time when the input voltage exceeds a set value. A control unit.
本発明の別の態様もまた、逆電流保護付きスイッチング電源装置である。この装置は、並列冗長運転されるスイッチング電源装置であって、本スイッチング電源装置の出力にオアリング用の半導体スイッチが接続される。当該半導体スイッチには、当該半導体スイッチの両端電圧が設定電圧以上になると当該半導体スイッチをオフさせる制御回路が付加されている。本スイッチング電源装置は、DC−DCコンバータと、前記DC−DCコンバータの一次側に溜まった電荷を放電させるための放電回路と、前記DC−DCコンバータの入力電圧を監視する電圧監視部と、前記入力電圧が設定値を超えると、前記放電回路から前記電荷を放電させる制御部と、を備える。 Another aspect of the present invention is also a switching power supply with reverse current protection. This device is a switching power supply device operated in parallel redundant operation, and an ORING semiconductor switch is connected to the output of this switching power supply device. A control circuit for turning off the semiconductor switch is added to the semiconductor switch when the voltage across the semiconductor switch becomes equal to or higher than a set voltage. The switching power supply includes a DC-DC converter, a discharge circuit for discharging the charge accumulated on the primary side of the DC-DC converter, a voltage monitoring unit that monitors an input voltage of the DC-DC converter, And a controller that discharges the charge from the discharge circuit when the input voltage exceeds a set value.
本発明によれば、並列冗長運転されるスイッチング電源装置において、電力損失を最小限に抑えつつ安価に逆電流から内部回路を保護できる。 According to the present invention, an internal circuit can be protected from a reverse current at a low cost while minimizing power loss in a switching power supply that is operated in parallel redundant operation.
図1は、本発明の実施の形態に係る電源システム1の構成を示す図である。電源システム1は、並列接続された複数のスイッチング電源装置10を備える。図1では簡略化のため2つのスイッチング電源装置10が並列接続される構成を描いているが、3つ以上のスイッチング電源装置10が並列接続される構成でもよい。2つのスイッチング電源装置10には、交流電源2から交流電圧が並列に入力される。2つのスイッチング電源装置10の出力は1つに結合されて負荷3に接続される。従って2つのスイッチング電源装置10の出力電流の和が負荷3に供給される入力電流となる。
FIG. 1 is a diagram showing a configuration of a
以上の構成において、軽負荷領域での2つのスイッチング電源装置10の出力電流のバランスが崩れると、一方のスイッチング電源装置10の出力電流の一部が、他方のスイッチング電源装置10の出力端子に逆流することになる。この対策として図1ではスイッチング電源装置10の出力にオアリングFET(M1)を接続している。オアリングFET(M1)にはnチャンネル型のMOSFETを使用しており、ソース端子をスイッチング電源装置10側に接続し、ドレイン端子を負荷3側に接続している。
In the above configuration, when the balance of the output currents of the two switching
オアリングFET(M1)にはアンプAP1が付加されている。図1に示す例ではアンプAP1の非反転入力端子とオアリングFET(M1)のソース端子が接続され、アンプAP1の反転入力端子とオアリングFET(M1)のドレイン端子が接続され、アンプAP1の出力端子とオアリングFET(M1)のゲート端子が接続されている。従ってオアリングFET(M1)のソース−ドレイン間電圧が設定電圧以上になると、アンプAP1の出力がハイレベルからローレベルに変わり、オアリングFET(M1)のゲートがオフされる。これにより他のスイッチング電源装置10からの逆電流が遮断される。このように他のスイッチング電源装置10からの逆電流が発生するとドレイン電圧が上昇し、オアリングFET(M1)がターンオフする仕組みになっている。
An amplifier AP1 is added to the ORing FET (M1). In the example shown in FIG. 1, the non-inverting input terminal of the amplifier AP1 and the source terminal of the ORing FET (M1) are connected, the inverting input terminal of the amplifier AP1 and the drain terminal of the ORing FET (M1) are connected, and the output terminal of the amplifier AP1. And the gate terminal of the ORing FET (M1). Therefore, when the source-drain voltage of the ORing FET (M1) becomes equal to or higher than the set voltage, the output of the amplifier AP1 changes from high level to low level, and the gate of the ORing FET (M1) is turned off. Thereby, the reverse current from the other switching
なお逆流抑制用の素子としてMOSFETを使用する例を説明したが、同様の電流遮断機能を持つ他の半導体素子を使用してもよい。またオアリングFET(M1)を制御する素子として、アンプAP1をそのまま付加する例を説明したが、同様のソース−ドレイン間電圧の検出機能とゲート制御機能を持つ制御ICを使用してもよい。 In addition, although the example using MOSFET as an element for backflow suppression was demonstrated, you may use the other semiconductor element with the same electric current interruption function. Further, although an example in which the amplifier AP1 is added as it is as an element for controlling the ORing FET (M1) has been described, a control IC having a similar source-drain voltage detection function and gate control function may be used.
スイッチング電源装置10の出力にオアリングFET(M1)を接続すると、オアリングFET(M1)のオン抵抗により損失が発生する。近年、この損失を小さくするため、オン抵抗が1mΩ以下の超低オン抵抗のオアリングFETが開発されている。例えばオン抵抗1mΩの場合、100Aの電流が流れてもソース−ドレイン間電圧が100mVとなる。従ってアンプAP1のオフセットを考慮すると、かなりハイスペックなアンプAP1が要求されることになる。以下に説明する本実施の形態に係るスイッチング電源装置10では、ハイスペックなアンプAP1を使用せずとも逆電流から内部回路を効果的に保護する技術を示す。
When the ORing FET (M1) is connected to the output of the switching
図2は、本発明の実施の形態に係るスイッチング電源装置10の構成例を示す図である。スイッチング電源装置10は整流回路20、PFC(Power Factor Correction)回路30、コンデンサC1、絶縁型DC−DCコンバータ40、制御部50及び電圧監視回路60を備える。制御部50はPFCコントローラ51、コンバータコントローラ52、シーケンサ53及びタイマ54を備える。
FIG. 2 is a diagram illustrating a configuration example of the switching
整流回路20は例えばダイオードブリッジ回路で構成され、交流電源2から供給される交流電圧を整流する。PFC回路30は例えば昇圧チョッパで構成され、力率を改善する。コンデンサC1は、PFC回路30の出力電圧を平滑化する。絶縁型DC−DCコンバータ40は平滑化された電圧を、設定された値の直流電圧に変換する。
The
図3は、絶縁型DC−DCコンバータ40の構成例を示す図である。絶縁型DC−DCコンバータ40はブリッジ回路41、トランス42、整流回路43、平滑回路44、出力電圧検出回路45を備える。ブリッジ回路41は入力される直流電圧を、交流電圧に変換して、トランス42の一次コイルに供給する。
FIG. 3 is a diagram illustrating a configuration example of the insulation type DC-
ブリッジ回路41は電源ラインとグラウンドラインの間に、第1スイッチング素子S1と第2スイッチング素子S2が直列接続された第1アームと、第3スイッチング素子S3と第4スイッチング素子S4が直列接続された第2アームが並列に接続されて構成されるHブリッジ回路である。第1アームの中点はトランス42の一次コイルの一端に接続され、第2アームの中点はトランス42の一次コイルの他端に接続される。
In the
第1スイッチング素子S1−第4スイッチング素子S4には、MOSFETまたはIGBTを使用できる。第1スイッチング素子S1−第4スイッチング素子S4には、それぞれソースからドレイン方向に導通する第1ダイオードD1−第4ダイオードD4が並列に形成または接続される。なおハイサイドの第1スイッチング素子S1及び第3スイッチング素子S3に、pチャンネル型のMOSFETを使用してもよい。 MOSFETs or IGBTs can be used for the first switching element S1 to the fourth switching element S4. The first switching element S1 to the fourth switching element S4 are respectively formed or connected in parallel with a first diode D1 to a fourth diode D4 that conduct in the direction from the source to the drain. Note that a p-channel MOSFET may be used for the first switching element S1 and the third switching element S3 on the high side.
トランス42は一次コイル及び二次コイルを備える。トランス42は一次側と二次側を絶縁するとともに、一次コイルと二次コイルの巻線比に応じて変圧する。整流回路43は、トランス42の二次コイルから入力される交流電圧を直流電圧に整流する。平滑回路44は、整流回路43の出力電圧を平滑化する。平滑化された電圧は図2のオアリングFET(M1)を介して負荷3に供給される。
The
出力電圧検出回路45は、絶縁型DC−DCコンバータ40の出力電圧を検出してコンバータコントローラ52に出力する。コンバータコントローラ52は、ブリッジ回路41を構成する第1スイッチング素子S1−第4スイッチング素子S4の制御端子に供給するゲート信号を生成する。具体的にはトランス42の一次コイルに順方向電流を供給する場合、第1スイッチング素子S1及び第4スイッチング素子S4をオン、第2スイッチング素子S2及び第3スイッチング素子S3をオフするためのゲート信号を生成する。コンバータコントローラ52は、生成したゲート信号を第1スイッチング素子S1−第4スイッチング素子S4の制御端子にそれぞれ供給する。
The output
トランス42の一次コイルに逆方向電流を供給する場合、第1スイッチング素子S1及び第4スイッチング素子S4をオフ、第2スイッチング素子S2及び第3スイッチング素子S3をオンするためのゲート信号を生成する。コンバータコントローラ52は、生成したゲート信号を第1スイッチング素子S1−第4スイッチング素子S4の制御端子にそれぞれ供給する。
When a reverse current is supplied to the primary coil of the
コンバータコントローラ52は、トランス42の一次コイルの電流路を形成する2つのスイッチング素子の制御端子にPWM信号を供給する。コンバータコントローラ52は、出力電圧検出回路45からの電圧値に応じて、オン期間中のスイッチング素子のデューティ比を適応的に変化させる。これにより絶縁型DC−DCコンバータ40の出力電圧を一定に保つ。
The
コンバータコントローラ52は、図示しない電流検出装置から電流バランス信号を受ける。当該電流検出装置は負荷3の入力電流を監視し、当該入力電流をスイッチング電源装置10の並列数で割った電流値を各スイッチング電源装置10のコンバータコントローラ52に出力する。コンバータコントローラ52は、電流バランス信号で指示される電流値に応じて、オン期間中のスイッチング素子のデューティ比を適応的に変化させる。
以上の説明では絶縁型DC−DCコンバータ40の一次側のインバータ部の構成をフルブリッジ回路で構成する例を示したが、ハーフブリッジ回路など他の構成を採用してもよい。また絶縁型DC−DCコンバータ40の出力調整として、スイッチング素子のデューティ比を制御する例を示したが、位相差を制御してもよい。
In the above description, an example in which the configuration of the inverter on the primary side of the insulated DC-
図2に戻る。PFCコントローラ51は、PFC回路30として用いられる昇圧チョッパに含まれるスイッチング素子のスイッチング制御を行う。
Returning to FIG. The
電圧監視回路60は、絶縁型DC−DCコンバータ40の入力電圧Vintを監視する。電圧監視回路60は検出した入力電圧Vintをタイマ54に供給する。タイマ54は入力電圧Vintが設定値を超えると、PFCコントローラ51及びコンバータコントローラ52の動作を一定時間停止させるためのOFF信号をシーケンサ53に出力する。シーケンサ53はタイマ54からOFF信号が入力される期間、PFCコントローラ51及びコンバータコントローラ52の発振を停止させる。絶縁型DC−DCコンバータ40の動作が停止するとアンプAP1の動作も停止する。
The
図4は、図2と比較すべきスイッチング電源装置10の構成を示す図である。図4は従来の構成であり、電圧監視回路60及びタイマ54は設けられておらず、入力電圧Vinに応じて絶縁型DC−DCコンバータ40の動作を停止させる仕組みはなかった。
FIG. 4 is a diagram showing a configuration of the switching
図5(a)、(b)は、逆電流発生時の動作を示す波形図である。図5(a)は図4に示した従来の構成における波形図を示し、図5(b)は図2に示した本実施の形態に係る構成における波形図を示している。他のスイッチング電源装置10からの逆電流が発生すると負荷電流がマイナスになる。アンプAP1が反応するまで負荷側から内部に逆電流が流れ、その逆電流により絶縁型DC−DCコンバータ40の入力電圧Vintが上昇する。従来の構成では、図5(a)に示すようにアンプAP1が逆電流を検出する前に、内部部品の耐圧オーバーが発生するケースがあった。
FIGS. 5A and 5B are waveform diagrams showing an operation when a reverse current is generated. FIG. 5A shows a waveform diagram in the conventional configuration shown in FIG. 4, and FIG. 5B shows a waveform diagram in the configuration according to the present embodiment shown in FIG. When a reverse current is generated from another switching
図5(b)に示すように本実施の形態に係る構成では、入力電圧Vintが設定値を超えるとタイマ54が反応してタイマ54の出力がハイレベルからローレベルに変わり、一定時間、ローレベルがシーケンサ53に出力される。これにより絶縁型DC−DCコンバータ40の動作が一定時間停止する。コンバータコントローラ52はスイッチング制御を停止させ、例えば第2スイッチング素子S2及び第4スイッチング素子S4をオン状態に制御して、トランス42の一次コイルに溜まったエネルギーをグランドラインに逃がす。なお第1スイッチング素子S1−第4スイッチング素子S4を全てオフ状態に制御して、第1ダイオードD1及び第3ダイオードD3を介して、トランス42の一次コイルに溜まったエネルギーを電源ラインに逃してもよい。なおタイマ54でスイッチング動作を停止させる時間は、実験、シミュレーション、又は設計者の知見より導いた時間に設定される。
As shown in FIG. 5B, in the configuration according to the present embodiment, when the input voltage Vint exceeds the set value, the
絶縁型DC−DCコンバータ40のスイッチング動作が停止することにより、他のスイッチング電源装置10からの逆流がなくなり、内部部品が保護される。
When the switching operation of the isolated DC-
上記の設定値は、絶縁型DC−DCコンバータ40の一次側の使用部品(例えばMOSFET)の耐圧以下に設定される。これにより部品が耐圧オーバーとなる前に一次側に溜まったエネルギーを放出させることができる。従来の構成では当該設定値にもとづくエネルギー放出の仕組みが存在しないため、アンプAP1の感度が低い場合、図5(a)に示すように電流遮断が遅れるケースが発生する。
The set value is set to be equal to or lower than the withstand voltage of the used component (eg, MOSFET) on the primary side of the isolated DC-
以上説明したように本実施の形態によれば、低オン抵抗のオアリングFET(M1)を使用することにより、並列冗長運転時の電力損失を最低限に抑えることができる。オアリングFET(M1)のオン抵抗が低い場合、アンプAP1や制御ICの設定検出電圧に達するまでの逆電流量が多くなり、一次側へ回生するエネルギー量も増加する。 As described above, according to the present embodiment, by using the low on-resistance ORing FET (M1), power loss during parallel redundant operation can be minimized. When the on-resistance of the ORing FET (M1) is low, the amount of reverse current until reaching the set detection voltage of the amplifier AP1 and the control IC increases, and the amount of energy regenerated to the primary side also increases.
これに対して本実施の形態では電圧監視回路60及びタイマ54を設け、一次側の電圧が設定値を超えると一次側からエネルギーを放出する仕組みを導入している。これにより逆電流による内部回路の耐圧オーバーを防止できる。即ちアンプAP1の特性バラツキに関係なく、入力電圧Vintの設定値により、逆電流による内部回路の電圧上昇を抑制できる。従って信頼性の高い電源システム1を構築できる。またアンプAP1や一次側の部品をハイスペックに構成する必要がないためコストも抑えることができる。
On the other hand, in the present embodiment, a
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.
上記の図2の構成において入力電圧Vintが設定値を超えると、絶縁型DC−DCコンバータ40の動作に加えてPFC回路30の動作も停止させる例を示した。この点、絶縁型DC−DCコンバータ40の動作を停止させれば、PFC回路30の動作停止は必須ではない。例えばタイマ54の出力をコンバータコントローラ52に直接供給する構成も可能である。
In the configuration shown in FIG. 2, when the input voltage Vint exceeds the set value, the operation of the
図6は、変形例に係るスイッチング電源装置10の構成例を示す図である。変形例では絶縁型DC−DCコンバータ40の一次側から放電回路でエネルギーを放出させる。変形例ではコンデンサC1と並列に放電回路が接続される。放電回路は例えば、図6に示すように抵抗R1とスイッチS5の直列回路で構成できる。制御部50は放電制御回路55を備え、放電制御回路55はタイマ54からOFF信号が入力される期間、スイッチS5をオン状態に制御して、放電回路から一次側に溜まったエネルギーを放出させる。変形例によっても図2の構成と同様の効果を奏する。なお図6の構成と図2の構成を併用した構成も可能である。
FIG. 6 is a diagram illustrating a configuration example of the switching
1 電源システム、 2 交流電源、 3 負荷、 10 スイッチング電源装置、 M1 オアリングFET、 AP1 アンプ、 C1 コンデンサ、 R1 抵抗、 S1 第1スイッチング素子、 S2 第2スイッチング素子、 S3 第3スイッチング素子、 S4 第4スイッチング素子、 S5 スイッチ、 20 整流回路、 30 PFC回路、 40 絶縁型DC−DCコンバータ、 41 ブリッジ回路、 42 トランス、 43 整流回路、 44 平滑回路、 45 出力電圧検出回路、 50 制御部、 51 PFCコントローラ、 52 コンバータコントローラ、 53 シーケンサ、 54 タイマ、 55 放電制御回路、 60 電圧監視回路。
DESCRIPTION OF
Claims (3)
本スイッチング電源装置の出力と負荷との間にオアリング用の低オン抵抗のFETが接続され、当該FETには、当該FETのソース−ドレイン間電圧が設定電圧以上になると当該FETをオフさせるアンプまたは制御ICが付加されており、
本スイッチング電源装置は、
DC−DCコンバータと、
前記DC−DCコンバータの入力電圧を監視する電圧監視部と、
前記入力電圧が設定値を超えると、前記DC−DCコンバータのスイッチング動作を一定時間停止させる制御部と、
を備えることを特徴とする逆電流保護付きスイッチング電源装置。 A switching power supply unit operated in parallel redundant operation,
Is connected to a low on-resistance of the FET for Oaringu between the output and the load of the switching power supply apparatus, on the FET, the source of the FET - amplifier to the drain voltage exceeds the setting voltage off the FET or Control IC is added,
This switching power supply
A DC-DC converter;
A voltage monitoring unit for monitoring an input voltage of the DC-DC converter;
A controller that stops the switching operation of the DC-DC converter for a predetermined time when the input voltage exceeds a set value;
A switching power supply with reverse current protection, comprising:
本スイッチング電源装置の出力と負荷との間にオアリング用の低オン抵抗のFETが接続され、当該FETには、当該FETのソース−ドレイン間の電圧が設定電圧以上になると当該FETをオフさせるアンプまたは制御ICが付加されており、
本スイッチング電源装置は、
DC−DCコンバータと、
前記DC−DCコンバータの一次側に溜まった電荷を放電させるための放電回路と、
前記DC−DCコンバータの入力電圧を監視する電圧監視部と、
前記入力電圧が設定値を超えると、前記放電回路から前記電荷を放電させる制御部と、
を備えることを特徴とする逆電流保護付きスイッチング電源装置。 A switching power supply unit operated in parallel redundant operation,
Is connected to a low on-resistance of the FET for Oaringu between the output and the load of the switching power supply apparatus, on the FET, the source of the FET - amplifier for turning off the voltage between the drain becomes equal to or higher than the set voltage the FET Or a control IC is added,
This switching power supply
A DC-DC converter;
A discharge circuit for discharging the charge accumulated on the primary side of the DC-DC converter;
A voltage monitoring unit for monitoring an input voltage of the DC-DC converter;
A controller that discharges the charge from the discharge circuit when the input voltage exceeds a set value;
A switching power supply with reverse current protection, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015006553A JP6371226B2 (en) | 2015-01-16 | 2015-01-16 | Switching power supply with reverse current protection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015006553A JP6371226B2 (en) | 2015-01-16 | 2015-01-16 | Switching power supply with reverse current protection |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134951A JP2016134951A (en) | 2016-07-25 |
JP6371226B2 true JP6371226B2 (en) | 2018-08-08 |
Family
ID=56434712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015006553A Active JP6371226B2 (en) | 2015-01-16 | 2015-01-16 | Switching power supply with reverse current protection |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6371226B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101877381B1 (en) * | 2016-12-23 | 2018-07-11 | 엘아이지넥스원 주식회사 | System and method for controlling parrallel structure dc-dc converter |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01177865A (en) * | 1988-01-06 | 1989-07-14 | Hitachi Ltd | Switching power unit |
JP4365972B2 (en) * | 2000-02-16 | 2009-11-18 | ニチコン株式会社 | Switching power supply |
JP4247653B2 (en) * | 2001-07-11 | 2009-04-02 | 株式会社デンソー | DC-DC converter |
JP4135417B2 (en) * | 2002-07-09 | 2008-08-20 | 三菱電機株式会社 | LASER POWER SUPPLY DEVICE AND LASER DEVICE |
JP2005073460A (en) * | 2003-08-27 | 2005-03-17 | Tdk Corp | Switching power supply |
JP4617804B2 (en) * | 2004-09-28 | 2011-01-26 | 株式会社日立製作所 | Power supply circuit, power supply system, and electronic device with enhanced protection function |
US7616464B2 (en) * | 2005-08-16 | 2009-11-10 | Astec International Limited | Reverse current control system for a power converter |
JP2007221880A (en) * | 2006-02-15 | 2007-08-30 | Hitachi Ltd | Power supply unit, power supply system, and electronic apparatus |
JP2009278734A (en) * | 2008-05-13 | 2009-11-26 | Tsubaki Emerson Co | Voltage control circuit and motor driving device |
JP2014023272A (en) * | 2012-07-18 | 2014-02-03 | Denso Corp | Switching power-supply circuit |
JP5839487B2 (en) * | 2012-08-03 | 2016-01-06 | シオン電機株式会社 | DC power supply synthesizer with backflow prevention device without power loss |
JP6090846B2 (en) * | 2013-03-12 | 2017-03-08 | Necプラットフォームズ株式会社 | Power supply device, power supply control method, and electronic device |
-
2015
- 2015-01-16 JP JP2015006553A patent/JP6371226B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016134951A (en) | 2016-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9209697B2 (en) | Switching power-supply device | |
US10476395B2 (en) | Voltage converting system and method of using the same | |
US11171480B2 (en) | Switching power supply device and semiconductor device | |
EP3758209A1 (en) | Semiconductor device | |
JP5811246B1 (en) | DC-DC converter | |
JP2017175753A (en) | Insulation synchronous rectification type dc/dc converter, synchronous rectification circuit, power supply adapter, electronic equipment, and control method | |
KR20150026289A (en) | Power factor correction circuit | |
US11165334B2 (en) | Enhancing high-voltage startup voltage rating for PWM controllers with internal high voltage startup circuit | |
JP6842252B2 (en) | Insulation synchronous rectification type DC / DC converter, its protection method, power adapter and electronic equipment | |
JP5668692B2 (en) | PFC converter | |
KR101367954B1 (en) | Switching mode power supply and switching controlling circuit thereof | |
JP6371226B2 (en) | Switching power supply with reverse current protection | |
JP4217979B2 (en) | Input / output insulation type DC-DC converter | |
US8593830B2 (en) | Reverse current limit protection for active clamp converters | |
JP6236295B2 (en) | AC / DC converter protection circuit, power adapter and electronic device | |
JP6288202B2 (en) | Improved DC-DC transformer for obtaining constant output voltage | |
US9960636B2 (en) | Power supply system and direct-current converter thereof | |
JP5954256B2 (en) | Control method | |
JP5930978B2 (en) | DC / DC converter | |
US9112353B2 (en) | Power supply device | |
KR20200097722A (en) | Isolated switching power supply | |
US20230318443A1 (en) | Power supply apparatus | |
KR102485120B1 (en) | Voltage balancing circuit for dc link capacitor in inverter | |
US20210194351A1 (en) | Semiconductor drive device and power conversion apparatus | |
JP2015095927A (en) | Power supply unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6371226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |