[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6359455B2 - 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法 - Google Patents

半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法 Download PDF

Info

Publication number
JP6359455B2
JP6359455B2 JP2014539744A JP2014539744A JP6359455B2 JP 6359455 B2 JP6359455 B2 JP 6359455B2 JP 2014539744 A JP2014539744 A JP 2014539744A JP 2014539744 A JP2014539744 A JP 2014539744A JP 6359455 B2 JP6359455 B2 JP 6359455B2
Authority
JP
Japan
Prior art keywords
semiconductor
conductor portion
substrate
circuit board
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014539744A
Other languages
English (en)
Other versions
JPWO2014054609A1 (ja
Inventor
寛正 加藤
寛正 加藤
星野　政則
政則 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Publication of JPWO2014054609A1 publication Critical patent/JPWO2014054609A1/ja
Application granted granted Critical
Publication of JP6359455B2 publication Critical patent/JP6359455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/40—Metallic constituents or additives not added as binding phase
    • C04B2235/407—Copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C04B2235/6581—Total pressure below 1 atmosphere, e.g. vacuum
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/9607—Thermal properties, e.g. thermal expansion coefficient
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C04B2237/127—The active component for bonding being a refractory metal
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/368—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/86—Joining of two substrates at their largest surfaces, one surface being complete joined and covered, the other surface not, e.g. a small plate joined at it's largest surface on top of a larger plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法に関する。
電子制御に使用される半導体チップ（半導体素子）は小型化が進みチップからの発熱量は増加の一途をたどっている。そのため、半導体チップを搭載する半導体回路基板（モジュール含む）においては放熱性の向上が重要になっている。これは、チップ上の一点だけでも半導体チップの真性温度を超えてしまうと、抵抗が負のマイナス側の温度係数に変化してしまうために、電力が集中的に流れる熱暴走を起こして瞬時に破壊してしまうためである。つまり、チップの電力損失に見合ったマージンを考慮した放熱設計を行うことが求められている。
熱抵抗（Ｒｔｈ）はＲth＝Ｌ／（ｋ×Ａ）の式で表すことができる。式中、Ｒth は熱抵抗、Ｌは熱伝達経路、ｋは熱伝導度、Ａは放熱面積である。この式によると、熱抵抗（Ｒth）は、熱伝達経路（Ｌ）が短いほど、そして、熱伝動度（ｋ）と放熱面積（Ａ）が大きいほど減少する。なお、熱伝達経路（Ｌ）は一般的に回路基板の厚さに相当する。
半導体チップを使用した一般的な半導体装置は、相異なる材質間の接触があり、熱伝達経路はチップ→半田→電極回路材→絶縁性基板→裏金属板→半田→放熱部材（ヒートシンク）であり、放熱部材以外は絶縁回路基板である。つまり、熱伝達経路の大部分を占める絶縁回路板の放熱性能が優れていなければ、半導体装置の性能向上を図ることはできない。
また、現在の半導体チップの主流であるＳｉチップの応答速度には限界が見えており、更なる機器の小型化や性能向上のために、次世代半導体素子としてＳｉＣやＧａＮを用いたチップの開発が国を挙げてのプロジェクトとして急ピッチで進んでいる。特にＳｉＣチップは、動作可能温度がＳｉチップの主流が１２５〜１５０℃であるのに対し、６００℃まで使用できると言われており、応答速度が速いだけでなく動作温度が高いことも特徴の一つになっている。
しかしながら、チップと電極回路材との接合に従来のような半田材を使用した場合には、動作温度が半田材の融点以下となり、高い動作温度という特徴を活かすことができないと考えられる。このため、高融点半田材の開発が行われているが現状では融点が６００℃以上で信頼性が十分なものは開発されていない。また、例えば、国際公開ＷＯ２００７／１０５３６１号パンフレット（特許文献１）には高融点半田材に替えてＡｇ−Ｃｕろう材を使うことが提案されている。特許文献１のような接合温度が６００℃以上となる高融点ろう材を使うことにより、電極回路材と半導体素子との接合の信頼性に関しては一定の向上が確認されている。
一方で接合の信頼性向上だけではなく、更なる放熱性の改善が試みられている。例えば、半導体チップをろう材等の接合材を介さずに電極回路材に直接接合する方法、電極回路材を厚くして上下方向だけでなく横方向にも放熱を行う方法が考えられている。また、従来の半導体回路基板モジュールでは、絶縁回路基板を介してヒートシンクと接合する片面冷却方式が主流であるのに対し、半導体チップの両面から冷却させる両面冷却方式等が用いられるようになっている。
国際公開ＷＯ２００７／１０５３６１号パンフレット 特許第３７９７９０５号公報
前述のように半導体素子の動作温度の上昇に備えて、様々な放熱構造の改善が試みられている。半導体チップをろう材等の接合材を介さずに電極回路材に直接接合する方法は熱伝達経路（Ｌ）の短縮に繋がる。また、電極回路材を厚くして上下方向だけでなく横方向にも放熱を行う方法は放熱面積（Ａ）の増大になる。また、半導体チップの両面から冷却させる両面冷却方式も放熱面積（Ａ）の増大になる。
しかしながら、放熱性の更なる向上につながる各種の熱抵抗低減方式に適した半導体回路基板が無いと言った問題があった。
本発明は、このような問題に対応するためのものであり、放熱性のよい半導体回路基板を提供するためのものである。
本発明の半導体回路基板は、セラミックス基板から成る絶縁性基板上に金属板から成る導体部を設けた半導体回路基板において、導体部の半導体素子搭載部の表面粗さが、算術平均粗さＲａで０．３μｍ以下であり、十点平均粗さＲｚｊｉｓで２．５μｍ以下であり、最大高さＲｚで２．０μｍ以下であり、かつ算術平均うねりＷａが０．５μｍ以下であり、上記絶縁性基板の厚さをｔ１、前記導体部の厚さをｔ２としたとき、０．１≦ｔ２／ｔ１≦５０であり、上記導体部が、銅、銅合金、アルミニウムおよびアルミニウム合金のいずれか１種からなることを特徴とするものである。
また、絶縁性基板の厚さをｔ１、導体部の厚さをｔ２としたとき、０．１≦ｔ２／ｔ１≦５０であることが好ましい。また、導体部の側面端部の断面角度が４５°以下であることが好ましい。また、導体部が金属板から成る一方、絶縁性基板がセラミックス基板から成り、金属板とセラミックス基板とを接合する接合層は金属板からのはみ出し領域（幅）が０．２ｍｍ以下であることが好ましい。また、絶縁性基板が、アルミナ基板、窒化アルミニウム基板、窒化珪素基板および絶縁樹脂基板のいずれか１種で構成されることが好ましい。また、導体部が、銅、銅合金、アルミニウムおよびアルミニウム合金のいずれか１種から成ることが好ましい。
また、本発明に係る半導体装置は、本発明の半導体回路基板の導体部に半導体素子を搭載したことを特徴とするものである。また、半導体素子がＳｉ素子、ＧａＮ素子およびＳｉＣ素子から選択される１種以上であることが好ましい。また、半導体素子が接合材を介して導体部に接合されていることが好ましい。また、半導体素子が接合材を介さずに導体部に直接接合されていることが好ましい。
また、本発明の半導体回路基板の製造方法は、セラミックス基板から成る絶縁性基板上に金属板から成る導体部を形成する導体部形成工程と、上記導体部の半導体素子搭載部の表面粗さを算術平均粗さＲａで０．３μｍ以下にし、十点平均粗さＲｚｊｉｓで２．５μｍ以下にし、最大高さＲｚで２．０μｍ以下にし、かつ算術平均うねりＷａを０．５μｍ以下にする表面加工工程と、上記絶縁性基板の厚さをｔ１、上記導体部の厚さをｔ２としたとき、０．１≦ｔ２／ｔ１≦５０でとなるように厚さを調整する工程とを具備し、上記導体部を、銅、銅合金、アルミニウムおよびアルミニウム合金のいずれか１種の金属板から形成することを特徴とするものである。
また、表面加工工程が、研磨工程であることが好ましい。また、研磨工程が、エッチング工程であることが好ましい。また、研磨工程が、プレス加工であることが好ましい。
本発明の半導体回路基板は導体部の半導体素子搭載部の平坦性を大幅に向上させているので放熱性に優れている。また、半導体素子を搭載した半導体装置において、放熱性を向上させることができる。また、半導体素子を搭載する際に、接合材を使用する場合や接合材を使用しない場合のどちらにも対応できる。
本発明に係る半導体回路基板の一実施例を示す断面図である。 本発明に係る半導体回路基板の他の実施例を示す断面図である。 本発明に係る半導体回路基板のさらに別の実施例を示す断面図である。 本発明に係る半導体回路基板のさらに別の実施例を示す断面図である。 本発明に係る半導体装置の一実施例を示す断面図である。 本発明に係る半導体装置の他の実施例を示す断面図である。 本発明に係る半導体装置のさらに別の実施例を示す断面図である。
本発明に係る半導体回路基板は、絶縁性基板上に導体部を設けた半導体回路基板において、導体部の半導体素子搭載部の表面粗さが、算術平均粗さでＲａ０．３μｍ以下であり、十点平均粗さＲｚｊｉｓで２．５μｍ以下であり、最大高さがＲｚ２．０μｍ以下であり、かつ算術平均うねりＷａが０．５μｍ以下であることを特徴とするものである。
図１に本発明の半導体回路基板の一実施例を示す。図１中、符号１は半導体回路基板であり、２は絶縁性基板であり、３は導体部であり、４は導体部（裏導体部）であり、５は絶縁性基板と導体部との接合層である。
まず、絶縁性基板は両面に設ける導体部３と導体部４との間の絶縁性が確保できるものであれば特に限定されるものではないが、絶縁性基板は、アルミナ基板、窒化アルミニウム基板、窒化珪素基板および絶縁樹脂基板のいずれか１種から構成されることが好ましい。アルミナ基板、窒化アルミニウム基板、窒化珪素基板および絶縁樹脂基板はいずれも優れた絶縁性を有することから、基板厚さが１．５ｍｍ以下と薄型化しても使用可能である。この中では窒化珪素基板が好ましい。窒化珪素基板は、例えば特許第３７９７９０５号公報（特許文献２）に示すように、３点曲げ強度が５００ＭＰａ以上であり、かつ熱伝導率が５０Ｗ／ｍ・Ｋ以上であるという強度および熱伝導率に優れたものが開発されている。窒化珪素基板であれば、後述するＳｉＣ素子のように使用温度が２００℃以上の高温になったとしても優れた耐久性を示す。また、２００℃以上の高温下で使用するのであれば、窒化珪素基板に限らず、アルミナ基板や窒化アルミニウム基板と言ったセラミックス基板であれば耐熱性に優れているので好ましい。
また、導体部が、銅、銅合金、アルミニウムおよびアルミニウム合金のいずれか１種からなることが好ましい。これらの金属は導電性に優れていることから好ましい。また、熱伝導率も高いことから放熱性にも優れている。また、導体部は銅、銅合金、アルミニウムおよびアルミニウム合金のいずれか１種からなる金属板であることが好ましい。また、導体部３および導体部４は接合層５を介して絶縁性基板２と接合されていることが好ましい。導体部は接合層を介さずに絶縁性基板に接合してもよい。前述のように絶縁性基板としてセラミックス基板を使用すれば、ろう材を使用した活性金属接合法や、ろう材を使用しない直接接合法などの接合方法を適用することができる。
本発明の半導体回路基板は、導体部の半導体素子搭載部の表面粗さが算術平均粗さＲａで０．３μｍ以下であり、十点平均粗さＲｚｊｉｓで２．５μｍ以下であり、最大高さＲｚで２．０μｍ以下であり、かつ算術平均うねりＷａが０．５μｍ以下、であることを特徴とするものである。
なお、上記算術平均粗さＲａ、十点平均粗さＲｚｊｉｓ、最大高さＲｚ２．０μｍ以下および算術平均うねりＷａはＪＩＳ−Ｂ−０６０１（２００１）の規定に基づくものである。なお、ＪＩＳ−Ｂ−０６０１（２００１）における最大高さＲｚは、ＪＩＳ−Ｂ−０６０１（１９９４）におけるＲｙに対応する。また、ＪＩＳ−Ｂ−０６０１（２００１）における十点平均粗さＲｚｊｉｓは、ＪＩＳ−Ｂ−０６０１（１９９４）におけるＲｚに対応する。
導体部の半導体素子搭載部の表面粗さが算術平均粗さＲａで０．３μｍ以下であり、十点平均粗さＲｚｊｉｓで２．５μｍ以下であり、最大高さＲｚで２．０μｍ以下であり、かつ算術平均うねりＷａが０．５μｍ以下であるということは、導体部の半導体素子搭載部の平坦性が非常に優れていることを意味する。
後述するように半導体素子の高性能化に伴う発熱量の増加が見込まれている。例えば、Ｓｉ素子のジャンクション温度は１５０〜１７０℃の高温化が進められている。また、ＧａＮ素子またはＳｉＣ素子はジャンクション温度が３００〜４００℃になると見込まれている。実際の使用温度は、それぞれジャンクション温度よりも低くなるが、一般的なＳｉ素子よりは高くなる傾向にある。半導体素子の発熱量が高くなると、導体部が熱膨張により歪んでくる。このとき導体部の半導体素子搭載部の平坦性が悪いと、導体部が歪んだときに半導体素子の位置ずれやはがれなどの不具合が生じる。本発明では、導体部の半導体素子搭載部の平坦性が非常に優れているので熱膨張に伴う導体部の歪みが発生したとしても、その歪みを均一化できるので半導体素子の位置ずれやはがれなどの不具合を抑制できる。また、導体部と半導体素子との密着性が向上し、導体部と半導体素子との結合に欠陥として現れる未反応部や隙間（未接合部）の発生を抑制できる。同様に、接合材を介して導体部と半導体素子とを接合した場合も未反応部や隙間の発生を抑制できる。
導体部の半導体素子搭載部の表面粗さは算術平均粗さでＲａ０．１μｍ以下であり、十点平均粗さＲｚｊｉｓで２．０μｍ以下であり、最大高さＲｚで１．２μｍ以下であり、かつ算術平均うねりＷａが０．１μｍ以下であることが好ましい。
また、絶縁性基板の厚さをｔ１、導体部の厚さをｔ２としたとき、０．１≦ｔ２／ｔ１≦５０であることが好ましい。後述するように、半導体素子はＳｉ素子、ＧａＮ素子、ＳｉＣ素子など様々なものがある。いずれの場合も高出力化に伴い発熱量が増加する傾向にある。半導体素子が発生する熱を効率的に放熱させるためには、熱伝導率が高い導体部が一定の厚さを具備していることが好ましい。ｔ１≦１．５ｍｍ、さらには０．１ｍｍ≦ｔ１≦０．８ｍｍであることが好ましい。絶縁性基板の厚さｔ１が０．１ｍｍ未満では、導体部３と導体部４との間の絶縁性を確保できない恐れがある。一方、絶縁性基板の厚さｔ１が１．５ｍｍを超えると絶縁性基板自体が熱抵抗体となり、半導体回路基板としての放熱性が低下する。さらに導体部の厚さｔ２は、１≦ｔ２／ｔ１≦１０、であることが好ましい。また、裏面側の導体部（導体部４）に関しても、絶縁性基板と同様の厚さ関係であることが好ましい。
また、導体部の側面端部の断面角度が４５°以下であることが好ましい。図２に導体部の側面端部に角度を付けた半導体回路基板の一例を示す。図２中、符号１は半導体回路基板であり、２は絶縁性基板であり、３は導体部であり、４は導体部（裏導体部）であり、５は絶縁性基板と導体部との接合層であり、６は接合層のはみ出し領域（幅）であり、θは導体部の側面端部の角度である。
前述のように半導体素子の発熱量が高くなると、導体部が熱膨張により歪んでくる。このとき、導体部の側面端部の断面角度θを４５°以下と小さくすると、導体部の側面端部の熱膨張による歪みを小さくすることができる。導体部の側面端部の歪みを小さくすることができると、絶縁性基板と導体部との剥がれを抑制することができる。
また、導体部が金属板から成る一方、絶縁性基板がセラミックス基板から成り、金属板とセラミックス基板とを接合する接合層は金属板からのはみ出し領域（幅）が０．２ｍｍ以下であることが好ましい。接合層のはみ出し領域６は、セラミックス基板と金属板との接合面において金属板の側面端部からはみ出た接合層である。接合層のはみ出し領域６を設けることにより、セラミックス基板と金属板の接合端面との剥がれを抑制することができる。はみ出し領域６の幅が０．２ｍｍを超えて大きいと、それ以上のはがれ抑制効果が得られないだけでなくコストアップの要因となる。また、前述の導体部の側面端部の断面角度４５°以下にすることと組み合わせると、さらに効果的である。特に、導体部の厚さｔ２が２ｍｍ以上の厚い導体部を設ける場合に有効である。
また、図３および図４に本発明の半導体回路基板の他の実施例を示す。図中の符号は図１と同一である。図３は導体部３を凸状に形成したものであり、図４は導体部３を凹状に形成したものである。図３において、導体部の半導体素子搭載部は、凸面の一番高い箇所であってもよいし、段差部であってもよい。また、図４において、導体部の半導体素子搭載部は、凹部の一番低い箇所であってもよいし、高い箇所であってもよい。いずれの場合であっても、半導体素子導体部の表面粗さを算術平均粗さＲａで０．３μｍ以下、十点平均粗さＲｚｊｉｓで２．５μｍ以下、最大高さＲｚで２．０μｍ以下、かつ算術平均うねりＷａで０．５μｍ以下の平坦面とする。
図３のような凸状導電部であると、導電部の凸面の一番高い所に半導体素子を搭載することにより、導電部の端部の熱膨張を緩和できるので絶縁性基板と導電部のはがれを抑制できる。また、図４のような凹状導電部であると、導電部の凹部の一番低い箇所に半導体素子を搭載することにより、半導体素子の熱を、導体部を経由して効率的に放熱できる。
なお、図３のような凸状導体部の場合、導体部の厚さｔ２は導体部の最も厚い箇所をｔ２とする。また、図４のような凹状導体部の場合も、導体部の厚さｔ２は導体部の最も厚い箇所をｔ２とする。
以上のような半導体回路基板は、導体部の半導体素子搭載部が優れた平坦性を有しているので、半導体素子の発熱量が上がったとしても導体部の歪みを抑制できるので半導体素子の剥がれなどの不具合を抑制できる。従って、本発明の半導体回路基板を使った半導体装置は信頼性を向上させることができる。
また、半導体装置に用いる半導体素子としては、Ｓｉ素子、ＧａＮ素子、ＳｉＣ素子、熱電素子など様々な半導体素子に適用できる。これらの中では、特に、Ｓｉ素子、ＧａＮ素子、ＳｉＣ素子のいずれか１種以上であることが好ましい。Ｓｉ素子のジャンクション温度は１５０〜１７０℃の高温化が進められている。また、ＧａＮ素子またはＳｉＣ素子はジャンクション温度が３００〜４００℃になると見込まれている。いずれの場合も使用温度が１３０℃以上、さらには２００℃以上と高くなる方向にある半導体素子である。
本発明の半導体回路基板は、半導体素子導体部の平坦性を向上させているので使用温度が高くなっても、半導体素子の位置ずれを防ぐことができる。そのため、接合材を介して半導体素子を導電部に接合する方法、接合材を介さずに半導体素子を導体部に直接接合させる方法の両方とも適用することができる。図５に接合層８を介して半導体素子７を搭載した半導体装置の一実施例を示す。また、図６に接合層を介さずに半導体素子７を搭載した半導体装置の一例を示す。図５および図６中、符号１は半導体回路基板（半導体装置）であり、２は絶縁性基板であり、３は導体部であり、４は導体部（裏導体部）であり、５は絶縁性基板と導体部との接合層であり、７は半導体素子であり、８は半導体素子を接合するための接合層である。
半導体素子が接合材を介して導電部に接合されている構造をとる際の接合材は、半田、活性金属ろう材または熱伝導性樹脂が挙げられる。
半田は鉛フリー半田が好ましく、融点が半導体素子の使用温度よりも１００℃以上高いものが好ましい。
また、活性金属ろう材は、Ｔｉ、Ｚｒ、Ｈｆから選ばれる少なくとも１種の活性金属を含有するＡｇ−Ｃｕ合金ろう材である。活性金属ろう材は、活性金属を１〜６質量％、Ｃｕを１０〜３５質量％、残部Ａｇであることが好ましく、必要に応じ、ＩｎまたはＳｎを１０〜２０質量％を添加してもよい。活性金属ろう材は融点が７００℃以上と高いことから、半導体素子の使用温度が２００℃以上の高温になったとしても強固な接合を維持できる。
一方、半導体素子が接合材を介さずに導体部に直接接合されている構造とするには、圧着法、摩擦攪拌接合法（ＦＳＷ：Friction Stir Welding）または常温接合法が挙げられる。
ここで上記圧着法は、半導体素子を導体部の半導体素子搭載部に接触させ、一定の圧力で押し込んで接合する方法である。また、必要に応じ、熱を加えながら一定の圧力で押し込んで接合したり、接合面を真空中でＡｒビーム等を接合面に照射して表面を活性化したりして接合してもよい。
また、摩擦攪拌接合法（ＦＳＷ）は、半導体素子または半導体回路基板のどちらか一方を回転させながら相手部材に圧力で押し当て、その摩擦熱と攪拌力で接合する方法である。摩擦熱と攪拌力を利用しているため、母材を溶融せずに塑性流動を利用した固相接合を行うことができる。
上記圧着法、摩擦攪拌接合法または常温接合法のように接合材を用いずに半導体素子と導体部を直接接合しているので、接合材の剥がれによる接合不良を発生させることがない。また、半導体素子が直接的に導体部と接合されているので、半導体素子の発熱量が増加したとしても放熱性が良好である。
また、図７にヒートシンクを接合した半導体装置（半導体回路基板）を示す。図７中、符号１は半導体回路基板であり、２は絶縁性基板であり、３は導体部であり、４は導体部（裏導体部）であり、５は絶縁性基板と導体部との接合層であり、７は半導体素子であり、８は半導体素子を接合するための接合層であり、９はヒートシンクである。裏導体部４にヒートシンク９を接合することにより、さらに放熱性を向上させることができる。
本発明の半導体装置は、半導体素子の発熱量が増大したとしても、優れた放熱性を維持した上で、半導体素子と導体部との接合の信頼性を維持できる。また、導電部の側面端部形状や導電部と絶縁性基板の接合層のはみ出し量を調整することにより、導電部および絶縁性基板のＴＣＴ特性が向上し、剥がれの不具合が発生することを抑制できる。そのため、半導体装置としてのＴＣＴ特性を大幅に向上し、信頼性を向上させることができる。そのため、自動車や電気自動車、電鉄車両、産業機械およびエアコン等のインバターに用いられるＰＣＵ（出力調整装置）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＩＰＭ（インテリジェントパワーモジュール）など様々な分野に適用できる。
次に製造方法について説明する。本発明の半導体回路基板の製造方法は特に限定されるものではないが、効率的に回路基板を得るための方法として以下の方法がある。
まず、絶縁性基板を用意する。絶縁性基板としては、セラミックス基板や絶縁性樹脂基板が挙げられる。セラミックス基板としては、アルミナ基板、窒化アルミニウム基板、窒化珪素基板が好ましい。また、アルミナ基板は、熱伝導率は１０〜３０Ｗ／ｍ・Ｋであるが、３点曲げ強度が４００ＭＰａ以上と高い。また、アルミナ基板は窒化アルミニウム基板や窒化珪素基板と比較して安価であるため、コスト低減のためには効果的である。また、窒化アルミニウム基板は熱伝導率１７０Ｗ／ｍ・Ｋ以上の熱伝導率の高いものが好ましい。窒化アルミニウム基板は、３点曲げ強度２５０ＭＰａ以上とアルミナ基板と比較して低いが、焼結助剤成分などを改善することにより３５０〜５５０ＭＰａと高強度化することができる。また、窒化珪素基板は、熱伝導率５０Ｗ／ｍ・Ｋ以上かつ３点曲げ強度５００ＭＰａ以上の高熱伝導・高強度のものが好ましい。
絶縁性樹脂基板は、絶縁性を確保できれば特に限定されるものではない。また、絶縁性樹脂基板はセラミックス基板と比較して安価である。絶縁性基板の選択は、搭載する半導体素子の発熱量や用途毎の使用環境に応じて選択するものとする。例えば、ＳｉＣ素子のように素子の発熱が高温になる場合はセラミックス基板が好ましい。特に、窒化珪素基板は高熱伝導化かつ高強度化することにより、基板厚さを０．４ｍｍ以下と薄くできる。基板厚さを薄くすることにより、窒化珪素基板が熱抵抗体となることを防止することができるので、さらに放熱性を向上させることができる。また、絶縁性基板は厚さ１．５ｍｍ以下、さらには０．１〜１．０ｍｍのものが好ましい。
次に、絶縁性基板に導電部を設ける工程を行う。導体部は、金属板、金属粉末ペーストを焼成したもの、スパッタ膜などの金属蒸着膜、金属メッキ膜などが挙げられる。この中では、金属板が好ましい。金属板であれば、金属板の厚さｔ２と絶縁性基板の厚さｔ１の厚さ比を調整し易い。
また、金属板と絶縁性基板との接合は、絶縁性基板がセラミックス基板の場合、直接接合法（ＤＢＣ法）や活性金属ろう材法が好適である。また、絶縁性基板が絶縁性樹脂基板である場合、接着剤などで接合する方法が挙げられる。
また、半導体素子を搭載する導体部の形状を図３に示すような凸状導体部を形成する場合または図４に示すような凹状導体部を形成する場合、予め凸状金属板や凹状金属板を用いてもよいし、後述するようにエッチング加工やプレス加工により形状を整えてもよい。
また、必要に応じ、エッチング加工やプレス加工により、導電部に回路形状を付与するものとする。また、エッチング加工により、導体部の側面端部形状および接合層のはみ出し領域（幅）を調整するものとする。
また、導体部を接合した絶縁性基板を調製した後、半導体素子搭載部の平坦性を向上させる研磨加工を行う。平坦性を向上させる研磨加工は、エッチング加工またはプレス加工である。算術平均粗さＲａで０．３μｍ以下であり、十点平均粗さＲｚｊｉｓで２．５μｍ以下であり、最大高さＲｚで２．０μｍ以下であり、かつ算術平均うねりＷａで０．５μｍ以下である平坦面を得るための研磨加工は、前述の回路形状を付与するためのエッチング加工やプレス加工とは異なる条件となる。
すなわち、回路形状を整える加工の場合、導体部の不要な箇所を完全に除去する必要がある。それに対し、平坦性を向上させる研磨加工は、導体部を完全に除去するのではなく、半導体素子搭載部のみを目的とする平坦面になるように加工するもので、導体部の厚さを１〜５０μｍ除去することにより平坦面を形成する。
特に、前述の接合材を介さない方法で半導体素子を搭載する場合には、導体部の半導体素子搭載部は算術平均粗さＲａで０．１μｍ以下であり、十点平均粗さＲｚｊｉｓで２．０μｍ以下であり、最大高さＲｚで１．２μｍ以下であり、かつ算術平均うねりＷａで０．１μｍ以下であることが好ましいため、導体部は１０μｍ以上除去することが望ましい。
エッチング加工の場合、エッチング液や浸漬あるいは流動時間等の処理条件を導体部の材質と必要とする平坦性に応じて選定する。また、プレス加工の場合は、プレス金型の表面を目的とする平坦面として導体部に真空中にて７００〜８６０℃で加熱しながら加圧するプレス加工を行うものである。また、導体部の半導体素子搭載部のみを平坦面とすることにより、半導体素子を搭載する箇所を識別し易くなるマーキング効果も得ることができる。なお、平坦面とするのは、導体部の半導体素子搭載部のみでよいが、導体部の全面を平坦面としてもよいことは言うまでもない。
次に、半導体装置の製造方法として、得られた半導体回路基板に半導体素子を搭載する工程を行う。半導体素子と導電部の半導体素子搭載部との接合は、前述のように接合材を介する方法または接合材を介さない方法のいずれでもよい。
半導体素子が接合材を介して導電部に接合されている構造をとる際の接合材は、半田、活性金属ろう材または熱伝導性樹脂が挙げられる。この接合材の厚さは３０μｍ以下、さらには１０μｍ以下と薄い方がよい。接合材を薄くすることにより、半導体素子搭載部を平坦面にした効果がより得られるようになる。
また、半導体素子を接合するための活性金属ろう材は、金属成分の合計を１００ｗｔ（質量）％としたとき、Ｔｉを１〜６ｗｔ％、Ｃｕを１０〜３５ｗｔ％、ＳｎまたはＩｎの１種または２種を１０〜２０ｗｔ％、Ａｇを残部とすることが好ましい。Ａｇ−Ｃｕ−Ｔｉから成る活性金属ろう材にＳｎまたはＩｎの１種または２種を添加させることにより活性金属ろう材の共晶温度を下げることができる。活性金属ろう材の共晶温度を下げることにより、接合温度を６５０〜８００℃にすることができる。セラミックス基板と銅板とを接合する場合には、Ａｇ−Ｃｕ−Ｔｉから成る活性金属ろう材の接合温度が８２０〜９００℃となる。
これに対して、半導体素子を接合するための活性金属ろう材の接合温度を８００℃以下とすることにより、セラミックス基板と銅板との接合温度をより低くすることができる。これにより、半導体素子の接合工程の加熱処理によりセラミックス基板と銅板との接合層に悪影響が発現しないようにすることができる。
なお、セラミックス基板と銅板との接合と、銅板と半導体素子との接合とを同時に実施する場合には、同じ組成の活性金属ろう材を使用することが好ましい。
また、接合材を介さない場合は、圧着法、摩擦攪拌接合法（ＦＳＷ）、常温接合法などが挙げられる。
圧着法は、半導体素子を導体部の半導体素子搭載部に接触させ、一定の圧力で押し込んで接合する方法である。また、必要に応じ、熱を加えながら一定の圧力で押し込んで接合したり、接合面を真空中にてＡｒビーム等を照射させることで表面を活性化して接合したりしてもよい。また、摩擦攪拌接合法（ＦＳＷ）は、半導体素子または半導体回路基板のどちらか一方を回転させながら相手部材に圧力で押し当て、その摩擦熱と攪拌力で接合する方法である。摩擦熱と攪拌力を利用しているため、母材を溶融せずに塑性流動を利用した固相接合を行うことができる。
また、半導体素子は、Ｓｉ素子、ＧａＮ素子、ＳｉＣ素子など様々なものが適用できる。特に、使用温度が１３０℃以上、さらには２００℃以上の高温になる半導体素子であったとしても、導電部の半導体素子搭載部を平坦面にしているので、導電部と半導体素子との接合の信頼性を向上させることができる。また、半導体素子と導電部との間の未反応部や隙間を抑制できるので、接合面に熱抵抗体となる部分が形成されないので効率的に放熱できる。このため、使用温度が高くなる半導体素子を搭載する場合は、圧着法、摩擦攪拌接合法、常温接合法のような接合材を介さない方法が好ましい。
また、接合材を介さずに導電部の半導体素子搭載部へ半導体素子の接合を実施する場合は、２ｋＮ以上の荷重を負荷させて半導体素子を接合することが好ましい。銅板としては無酸素銅板が好適に使用される。無酸素銅板のビッカース硬度（ＨＶ）は、ＪＩＳ−Ｈ−３１００にて５５以上、さらには５５〜１２０程度と規定されている。また、荷重負荷を２ｋＮ以上とすることにより、無酸素銅板からなる導電部の半導体素子搭載部に半導体素子が傾くこと無く、正確に圧入させることができる。なお、負荷の上限は２０ｋＮ以下であることが好ましい。負荷の上限が２０ｋＮを超えると銅板が変形してしまうおそれがある。そのため、負荷は２〜２０ｋＮ、さらには３〜１０ｋＮであることが好ましい。
また、摩擦攪拌接合法については、半導体素子に回転速度５００〜４０００ｒｐｍに相当する動きを与えることで、負荷を２ｋＮ未満にすることもできる。
圧着法または摩擦攪拌接合法を上記条件で実施すれば、半導体素子と導電部の半導体素子搭載部との接合部に隙間が生じないように両者を接合することができる。隙間の発生の有無は超音波探傷法にて分析することができる。なお、超音波探傷法は、パルス反射法を用いた垂直探傷法により実施するものとする。
また、図５〜７では、半導体素子を一個のみ搭載した構造を実施例として示したが、本発明はこれらに限らず、半導体素子を複数個搭載してもよい。半導体素子は、歩留りやコストを考慮して、小面積化していく傾向にある。小型の半導体素子を搭載する場合、導体部とのわずかな接合不良であっても熱抵抗体となり、放熱性に影響する。また、小面積の半導体素子の場合、半導体装置として容量を増加させるには、複数の半導体素子を並列接続する必要がある。このような場合も、個々の半導体素子を搭載する導電部の半導体素子搭載部を平坦面とすることにより、同様の効果が得られる。従って、複数個の半導体素子を搭載する半導体装置にも好適である。
（実施例）
（実施例１〜１０および比較例１〜３）
絶縁性（セラミックス）基板（縦３０ｍｍ×横３５ｍｍ）として、アルミナ基板（厚さ０．６３５ｍｍ、熱伝導率１５Ｗ／ｍ・Ｋ、３点曲げ強度４５０ＭＰａ）、窒化アルミニウム基板（厚さ０．６３５ｍｍ、熱伝導率１８０Ｗ／ｍ・Ｋ、３点曲げ強度４００ＭＰａ）、窒化珪素基板（厚さ０．３２０ｍｍ、熱伝導率９０Ｗ／ｍ・Ｋ、３点曲げ強度６５０ＭＰａ）を用意した。
次に、活性金属ろう材法により、絶縁性基板の両面に銅板（縦２５ｍｍ×横３０ｍｍ）を接合した。なお、活性金属ろう材はＴｉ３ｗｔ％、Ｃｕ３０ｗｔ％、残部Ａｇのものを用い、厚さ１５μｍで塗布して、真空中（１０−３Ｐａ以下）で、温度８２０〜８６０℃で加熱接合した。また、銅板は無酸素銅板（ビッカース硬度Ｈｖ８０）のものを用いた。
次に、回路形状を設けるために、表面の銅板にエッチングレジストを印刷し、エッチング処理を行って回路パターンを形成した後、エッチングレジストを剥離した。また、必要に応じ、回路パターンの端部をエッチング加工して、銅板の側面端部の断面角度θおよび接合層のはみ出し領域を調整した。
得られた半導体回路基板のサイズは、表１に示した試料１〜８である。
Figure 0006359455
次に、試料１〜８の半導体回路基板に対し、半導体素子搭載部を表２に示す平坦面に加工した。なお、研磨加工方法はエッチング加工にて行って実施例とした。また、研磨加工を行わないものを比較例とした。
Figure 0006359455
実施例１〜１０および比較例１〜３に係る半導体回路基板に対し、導体部の半導体素子搭載部に半導体素子を搭載して半導体装置を作製した。導体部と半導体素子との接合条件は表３に示す通りである。なお、接合材を介する方法として活性金属ろう材を用い、ろう材を介さない方法として、圧着法、摩擦攪拌接合法（ＦＳＷ）を用いた。
なお、活性金属ろう材を用いた接合法は、Ｔｉ３ｗｔ％、Ｃｕ２０ｗｔ％、Ｓｎ８ｗｔ％、Ｉｎ８ｗｔ％、Ａｇ残部からなる活性金属ろう材を用いて、厚さ１０μｍ塗布して、真空中（１０−３Ｐａ以下）で温度７００〜７５０℃で加熱接合した。また、圧着法は荷重負荷３〜１０ｋＮにて行った。また、摩擦攪拌接合法（ＦＳＷ）は半導体素子を回転速度１０００〜３０００ｒｐｍで回転させながら、荷重負荷１ｋＮにて接合した。
こうして調製した各半導体装置に対して、ＴＣＴ試験（熱サイクル試験）を実施した。ＴＣＴ試験は、試験１として、−５０℃×３０分→室温×１０分→１５５℃×３０分→室温×１０分を１サイクルとして２０００サイクル実施した。また、試験２として、セラミック基板として窒化珪素基板を用いた試料について、−５０℃×３０分→室温×１０分→２１０℃×３０分→室温×１０分を１サイクルとして２０００サイクル実施した。
そして試験後の、セラミックス基板と銅板との接合不良の有無、銅板と半導体素子との接合不良の有無を目視及び超音波探傷法により確認した。なお、超音波探傷法はパルス反射法による垂直探傷法により銅板と半導体素子との接合部（半導体素子と銅板の半導体素子搭載部との接合部）に隙間が確認されたものを不良、隙間が確認されなかったものを良品（不良のなかったもの）とした。この結果、不良のなかったものを「○」、不良のあったものを「×」で示した。
Figure 0006359455
上記表３に示す結果から明らかなように各実施例に係る半導体装置は、１５０℃、さらには２００℃以上の高温度使用環境においても、優れたＴＣＴ特性を示すことが判明した。特に窒化珪素基板を用いたものは優れた特性を示した。また、実施例に係る半導体装置は、試験２の完了後であったとしても、半導体素子と銅板との接合部に隙間は観察されなかった。なお、実施例１〜４は試験２にて銅板の剥がれが確認されたが、その剥がれ量は比較例１〜２と比較して小さかった。
以上説明の通り、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体回路基板（半導体装置）
２…絶縁性基板
３…導体部（銅回路板）
４…導体部（裏導体部、裏回路板）
５…絶縁性基板と導体部との接合層
６…接合層のはみ出し領域（幅）
７…半導体素子
８…半導体素子を接合するための接合層
９…ヒートシンク

Claims (12)

  1. セラミックス基板から成る絶縁性基板上に金属板から成る導体部を設けた半導体回路基板において、導体部の半導体素子搭載部の表面粗さが、算術平均粗さＲａで０．３μｍ以下であり、十点平均粗さＲｚｊｉｓで２．５μｍ以下であり、最大高さＲｚで２．０μｍ以下であり、かつ算術平均うねりＷａが０．５μｍ以下であり、上記絶縁性基板の厚さをｔ１、前記導体部の厚さをｔ２としたとき、０．１≦ｔ２／ｔ１≦５０であり、上記導体部が、銅、銅合金、アルミニウムおよびアルミニウム合金のいずれか１種からなることを特徴とする半導体回路基板。
  2. 前記導体部の側面端部の断面角度が４５°以下であることを特徴とする請求項１に記載の半導体回路基板。
  3. 前記導体部が金属板から成る一方、前記絶縁性基板がセラミックス基板から成り、上記金属板とセラミックス基板とを接合する接合層は上記金属板からのはみ出し領域の幅が０．２ｍｍ以下であることを特徴とする請求項１ないし請求項２のいずれか１項に記載の半導体回路基板。
  4. 前記絶縁性基板が、アルミナ基板、窒化アルミニウム基板、窒化珪素基板および絶縁樹脂基板のいずれか１種で構成されることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体回路基板。
  5. 請求項１ないし請求項４のいずれか１項に記載の半導体回路基板の導体部に半導体素子を搭載したことを特徴とする半導体装置。
  6. 前記半導体素子がＳｉ素子、ＧａＮ素子およびＳｉＣ素子から選択される１種以上であることを特徴とする請求項５記載の半導体装置。
  7. 前記半導体素子が接合材を介して前記導体部に接合されていることを特徴とする請求項５ないし請求項６のいずれか１項に記載の半導体装置。
  8. 前記半導体素子が接合材を介さずに前記導体部に直接接合されていることを特徴とする請求項５ないし請求項６のいずれか１項に記載の半導体装置。
  9. セラミックス基板から成る絶縁性基板上に金属板から成る導体部を形成する導体部形成工程と、上記導体部の半導体素子搭載部の表面粗さを算術平均粗さＲａで０．３μｍ以下にし、十点平均粗さＲｚｊｉｓで２．５μｍ以下にし、最大高さＲｚで２．０μｍ以下にし、かつ算術平均うねりＷａを０．５μｍ以下にする表面加工工程と、上記絶縁性基板の厚さをｔ１、上記導体部の厚さをｔ２としたとき、０．１≦ｔ２／ｔ１≦５０でとなるように厚さを調整する工程とを具備し、上記導体部を、銅、銅合金、アルミニウムおよびアルミニウム合金のいずれか１種の金属板から形成することを特徴とする半導体回路基板の製造方法。
  10. 前記表面加工工程が、研磨工程であることを特徴とする請求項９記載の半導体回路基板の製造方法。
  11. 前記研磨工程が、エッチング工程であることを特徴とする請求項１０記載の半導体回路基板の製造方法。
  12. 前記研磨工程が、プレス加工であることを特徴とする請求項１０記載の半導体回路基板の製造方法。
JP2014539744A 2012-10-04 2013-10-01 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法 Active JP6359455B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012222239 2012-10-04
JP2012222239 2012-10-04
PCT/JP2013/076645 WO2014054609A1 (ja) 2012-10-04 2013-10-01 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2014054609A1 JPWO2014054609A1 (ja) 2016-08-25
JP6359455B2 true JP6359455B2 (ja) 2018-07-18

Family

ID=50434935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014539744A Active JP6359455B2 (ja) 2012-10-04 2013-10-01 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法

Country Status (4)

Country Link
US (1) US9277639B2 (ja)
JP (1) JP6359455B2 (ja)
CN (1) CN104718615B (ja)
WO (1) WO2014054609A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2991105B1 (en) * 2013-04-26 2020-09-30 Kyocera Corporation Composite laminate and electronic device
JP6139329B2 (ja) * 2013-08-16 2017-05-31 日本碍子株式会社 セラミック回路基板及び電子デバイス
WO2015132969A1 (ja) * 2014-03-07 2015-09-11 三菱電機株式会社 絶縁基板及び半導体装置
EP2918191B1 (en) 2014-03-11 2024-01-24 The Procter & Gamble Company Head for an oral care implement
US10453783B2 (en) * 2016-05-19 2019-10-22 Mitsubishi Materials Corporation Power module substrate
EP3251551B1 (en) 2016-06-03 2020-03-18 The Procter and Gamble Company Head for an oral care implement and oral care implement
EP3251548B1 (en) 2016-06-03 2024-02-14 The Procter & Gamble Company Filament for an oral care implement and oral care implement
JP7048493B2 (ja) * 2016-07-14 2022-04-05 株式会社東芝 セラミックス回路基板および半導体モジュール
EP3492441B1 (en) * 2016-07-28 2024-10-16 Kabushiki Kaisha Toshiba Joined body, circuit board and semiconductor device
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
DE112018000457T5 (de) * 2017-02-23 2019-09-26 Ngk Insulators, Ltd. Isoliertes wärmeableitungssubstrat
DE112017007299B4 (de) * 2017-03-23 2024-10-10 Mitsubishi Electric Corporation Halbleiterelement-bonding-körper, halbleitereinheit und verfahren zur herstellung eines halbleiterelement-bonding-körpers
CN110226363B (zh) 2017-03-30 2022-08-02 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置
US10251470B1 (en) 2017-10-10 2019-04-09 The Procter & Gamble Company Head for an oral care implement and oral care implement
WO2018220819A1 (ja) * 2017-06-02 2018-12-06 三菱電機株式会社 半導体素子接合用基板、半導体装置および電力変換装置
US20190006254A1 (en) * 2017-06-30 2019-01-03 Kyocera International, Inc. Microelectronic package construction enabled through ceramic insulator strengthening and design
DE102017114893B4 (de) * 2017-07-04 2023-11-23 Rogers Germany Gmbh Lötmaterial zum Aktivlöten und Verfahren zum Aktivlöten
US11219302B2 (en) 2017-10-10 2022-01-11 The Procter & Gamble Company Head for an oral care implement and oral care implement
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
JP7243201B2 (ja) * 2019-01-16 2023-03-22 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板
US10638604B1 (en) 2019-06-19 2020-04-28 Borgwarner, Inc. Insulated metal printed circuit board
EP4124184A4 (en) * 2020-03-18 2024-04-17 Kabushiki Kaisha Toshiba LAMINATE, CERAMIC-COPPER CIRCUIT BOARD, METHOD FOR PRODUCING A LAMINATE AND METHOD FOR PRODUCING A CERAMIC-COPPER CIRCUIT BOARD
DE102020112276A1 (de) * 2020-05-06 2021-11-11 Danfoss Silicon Power Gmbh Leistungsmodul
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
JP2024132437A (ja) * 2023-03-17 2024-10-01 Ｄｏｗａメタルテック株式会社 銅－セラミックス回路基板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077253A (ja) 1999-09-01 2001-03-23 Aronshiya:Kk 半導体用ヒートシンク及びその製造方法
JP2001332651A (ja) * 2000-05-24 2001-11-30 Kyocera Corp 電子部品搭載用基板
JP3797905B2 (ja) 2000-10-27 2006-07-19 株式会社東芝 窒化けい素セラミックス基板およびそれを用いた窒化けい素セラミックス回路基板並びにその製造方法
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
US7190016B2 (en) * 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
JP4581141B2 (ja) 2005-03-29 2010-11-17 Ｄｏｗａメタルテック株式会社 放熱板およびその製造法
US8273993B2 (en) 2006-03-08 2012-09-25 Kabushiki Kaisha Toshiba Electronic component module
JP4710798B2 (ja) * 2006-11-01 2011-06-29 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュール
JP2008138066A (ja) * 2006-12-01 2008-06-19 Lintec Corp 再剥離粘着シート
JP4442609B2 (ja) * 2007-01-18 2010-03-31 富士電機システムズ株式会社 半導体装置およびその製造方法
JP4864757B2 (ja) * 2007-02-14 2012-02-01 東京エレクトロン株式会社 基板載置台及びその表面処理方法
JP5133960B2 (ja) * 2009-10-22 2013-01-30 電気化学工業株式会社 半導体搭載用回路基板及びその製造方法

Also Published As

Publication number Publication date
CN104718615B (zh) 2018-01-02
CN104718615A (zh) 2015-06-17
US20150257252A1 (en) 2015-09-10
WO2014054609A1 (ja) 2014-04-10
JPWO2014054609A1 (ja) 2016-08-25
US9277639B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
JP6359455B2 (ja) 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法
KR102146589B1 (ko) 히트싱크가 부착된 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈, 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법
KR102271651B1 (ko) 파워 모듈용 기판 및 히트 싱크가 부착된 파워 모듈용 기판 그리고 히트 싱크가 부착된 파워 모듈
JP4524716B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法、並びに、ヒートシンク付パワーモジュール、パワーモジュール用基板
JP6307832B2 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール
JP5991102B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
JP5957862B2 (ja) パワーモジュール用基板
JP2013229545A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
KR20150135285A (ko) 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈
JP2008227336A (ja) 半導体モジュール、これに用いられる回路基板
JP2013211546A (ja) セラミックス−銅接合体およびその製造方法
JP2014060216A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
JP2004022973A (ja) セラミック回路基板および半導体モジュール
JP5141566B2 (ja) 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板
JP2014039062A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
JP2008147309A (ja) セラミックス基板およびこれを用いた半導体モジュール
JP2014167984A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP6790945B2 (ja) 絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法
JP5392901B2 (ja) 窒化珪素配線基板
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JP2003124584A (ja) セラミック回路基板
JP2000049425A (ja) セラミックス回路基板とその製造方法、それを用いたパワーモジュール
JP4941827B2 (ja) 半導体モジュール
JP2004140199A (ja) モジュール構造体とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180620

R150 Certificate of patent or registration of utility model

Ref document number: 6359455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150