[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6354283B2 - Semiconductor module and semiconductor device - Google Patents

Semiconductor module and semiconductor device Download PDF

Info

Publication number
JP6354283B2
JP6354283B2 JP2014087941A JP2014087941A JP6354283B2 JP 6354283 B2 JP6354283 B2 JP 6354283B2 JP 2014087941 A JP2014087941 A JP 2014087941A JP 2014087941 A JP2014087941 A JP 2014087941A JP 6354283 B2 JP6354283 B2 JP 6354283B2
Authority
JP
Japan
Prior art keywords
semiconductor
main electrode
semiconductor module
semiconductor device
extends
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014087941A
Other languages
Japanese (ja)
Other versions
JP2015207685A (en
Inventor
健太 江森
健太 江森
卓 下村
卓 下村
林　哲也
林　　哲也
啓一郎 沼倉
啓一郎 沼倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2014087941A priority Critical patent/JP6354283B2/en
Publication of JP2015207685A publication Critical patent/JP2015207685A/en
Application granted granted Critical
Publication of JP6354283B2 publication Critical patent/JP6354283B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、電力変換用の半導体モジュールと、半導体モジュールを複数近接して配置した半導体装置に関する。   The present invention relates to a semiconductor module for power conversion and a semiconductor device in which a plurality of semiconductor modules are arranged close to each other.

従来、３相のインバータを構成する半導体モジュールとしては、ＩＧＢＴ等の複数の半導体素子を上下アームで１パッケージにした２ｉｎ１タイプの半導体モジュールがあった。この２ｉｎ１タイプの半導体モジュールでは、上アームのエミッタ電極と下アームのコレクタ電極をパッケージ内で接続していた。   Conventionally, as a semiconductor module constituting a three-phase inverter, there is a 2-in-1 type semiconductor module in which a plurality of semiconductor elements such as IGBTs are packaged in one package with upper and lower arms. In this 2-in-1 type semiconductor module, the emitter electrode of the upper arm and the collector electrode of the lower arm are connected in the package.

また、従来では、特許文献１に開示されているように、上アームと下アームで個別にパッケージした１ｉｎ１タイプの半導体モジュールもあった。   Conventionally, as disclosed in Patent Document 1, there is also a 1 in 1 type semiconductor module in which an upper arm and a lower arm are individually packaged.

特開２００８−２１７９６号公報Japanese Patent Application Laid-Open No. 2008-217176

しかしながら、上述した従来の１ｉｎ１タイプの半導体モジュールでは、エミッタ電極とコレクタ電極が独立してモジュールの外部に設けられていたため、２ｉｎ１タイプの半導体モジュールと比較してインダクタンスが大きくなってしまうという問題点があった。   However, in the conventional 1 in 1 type semiconductor module described above, since the emitter electrode and the collector electrode are independently provided outside the module, there is a problem that the inductance is increased as compared with the 2 in 1 type semiconductor module. there were.

そこで、本発明は、上述した実情に鑑みて提案されたものであり、１ｉｎ１タイプのパッケージであってもインダクタンスを低減させることのできる半導体モジュールを提供することを目的とする。   Therefore, the present invention has been proposed in view of the above-described circumstances, and an object thereof is to provide a semiconductor module capable of reducing inductance even in a 1 in 1 type package.

上述した課題を解決するために、本発明の一態様に係る半導体モジュール及び半導体装置は、縦型の半導体素子と、半導体素子の一方の主面に接続された第１主電極と、半導体素子の他方の主面に接続された第２主電極とを備える。そして、第１主電極は半導体素子を支持固定し、第２主電極は外部への接続端子が設けられ、接続端子が設けられた方向とは異なる方向に延在して半導体モジュールの側壁まで延びている。   In order to solve the above-described problem, a semiconductor module and a semiconductor device according to one embodiment of the present invention include a vertical semiconductor element, a first main electrode connected to one main surface of the semiconductor element, and the semiconductor element. A second main electrode connected to the other main surface. The first main electrode supports and fixes the semiconductor element, the second main electrode is provided with an external connection terminal, extends in a direction different from the direction in which the connection terminal is provided, and extends to the side wall of the semiconductor module. ing.

本発明の一態様に係る半導体モジュール及び半導体装置では、第２主電極に流れる電流が他の電流に対して反対方向に流れるように配置されるので、相互インダクタンスの打ち消し合う効果によってインダクタンスを低減させることができる。   In the semiconductor module and the semiconductor device according to one aspect of the present invention, the current flowing through the second main electrode is arranged so as to flow in the opposite direction with respect to the other current, so that the inductance is reduced by the effect of canceling out the mutual inductance. be able to.

図１は、本発明の第１実施形態に係る半導体モジュールの構造を示す断面図である。FIG. 1 is a cross-sectional view showing the structure of the semiconductor module according to the first embodiment of the present invention. 図２は、本発明の第１実施形態に係る半導体モジュールの構造を示す上面図である。FIG. 2 is a top view showing the structure of the semiconductor module according to the first embodiment of the present invention. 図３は、本発明の第１実施形態に係る半導体モジュールを２つ並べて配置した半導体装置の構造を示す上面図である。FIG. 3 is a top view showing a structure of a semiconductor device in which two semiconductor modules according to the first embodiment of the present invention are arranged side by side. 図４は、本発明の第１実施形態に係る半導体モジュールを２つ並べて配置した半導体装置の構造を示す断面図である。FIG. 4 is a cross-sectional view showing the structure of a semiconductor device in which two semiconductor modules according to the first embodiment of the present invention are arranged side by side. 図５は、本発明の第１実施形態に係る半導体モジュールを２つ並べて配置した半導体装置の回路構成を示す回路図である。FIG. 5 is a circuit diagram showing a circuit configuration of a semiconductor device in which two semiconductor modules according to the first embodiment of the present invention are arranged side by side. 図６は、本発明の第１実施形態に係る半導体モジュールの変形例の構造を示す断面図である。FIG. 6 is a cross-sectional view showing the structure of a modification of the semiconductor module according to the first embodiment of the present invention. 図７は、本発明の第１実施形態に係る半導体モジュールの変形例の構造を示す断面図である。FIG. 7 is a cross-sectional view showing the structure of a modification of the semiconductor module according to the first embodiment of the present invention. 図８は、本発明の第１実施形態に係る半導体モジュールの変形例の構造を示す断面図である。FIG. 8 is a sectional view showing the structure of a modification of the semiconductor module according to the first embodiment of the present invention. 図９は、本発明の第１実施形態に係る半導体モジュールを２つ並べて配置した半導体装置の変形例の構造を示す断面図である。FIG. 9 is a cross-sectional view showing the structure of a modified example of the semiconductor device in which two semiconductor modules according to the first embodiment of the present invention are arranged side by side. 図１０は、本発明の第２実施形態に係る半導体モジュールの構造を示す断面図である。FIG. 10 is a cross-sectional view showing the structure of a semiconductor module according to the second embodiment of the present invention. 図１１は、本発明の第２実施形態に係る半導体モジュールの構造を示す上面図である。FIG. 11 is a top view showing the structure of the semiconductor module according to the second embodiment of the present invention. 図１２は、本発明の第２実施形態に係る半導体モジュールを２つ並べて配置した半導体装置の構造を示す上面図である。FIG. 12 is a top view showing a structure of a semiconductor device in which two semiconductor modules according to the second embodiment of the present invention are arranged side by side. 図１３は、本発明の第２実施形態に係る半導体モジュールを２つ並べて配置した半導体装置の構造を示す断面図である。FIG. 13 is a cross-sectional view showing a structure of a semiconductor device in which two semiconductor modules according to the second embodiment of the present invention are arranged side by side. 図１４は、本発明の第２実施形態に係る半導体モジュールの変形例の構造を示す断面図である。FIG. 14 is a cross-sectional view showing the structure of a modification of the semiconductor module according to the second embodiment of the present invention. 図１５は、本発明の第３実施形態に係る半導体モジュールを２つ並べて配置した半導体装置の構造を示す断面図である。FIG. 15 is a cross-sectional view showing the structure of a semiconductor device in which two semiconductor modules according to the third embodiment of the present invention are arranged side by side. 図１６は、本発明の第３実施形態に係る半導体モジュールを２つ並べて配置した半導体装置の構造を示す断面図である。FIG. 16 is a cross-sectional view showing the structure of a semiconductor device in which two semiconductor modules according to the third embodiment of the present invention are arranged side by side.

以下、本発明を適用した第１〜第３実施形態について図面を参照して説明する。   Hereinafter, first to third embodiments to which the present invention is applied will be described with reference to the drawings.

［第１実施形態］
［半導体モジュールの構成］
図１は本実施形態に係る半導体モジュールの構成を示す断面図であり、図２は上面図である。図１は図２のＸ−Ｘ線における断面図であり、図２は樹脂１１を透過して示した上面図である。 [First Embodiment]
[Configuration of semiconductor module]
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor module according to this embodiment, and FIG. 2 is a top view. FIG. 1 is a cross-sectional view taken along line XX of FIG. 2, and FIG.

図１、２に示すように、本実施形態に係る半導体モジュール１は、半導体素子３と、第１主電極５と、第２主電極７とを備えている。   As shown in FIGS. 1 and 2, the semiconductor module 1 according to the present embodiment includes a semiconductor element 3, a first main electrode 5, and a second main electrode 7.

半導体モジュール１は、インバータの上下アームのいずれかを構成する１ｉｎ１タイプのパワー半導体モジュールであり、上述した各構成要素を樹脂１１で封止することによって構成されている。樹脂１１は、トランスファーモールド法でエポキシ等の熱硬化性樹脂を用いて成形することが望ましいが、ＰＰＳやゲル等を用いて封止してもよい。トランスファーモールド法では、樹脂を充填して硬化させた後に金型から抜く必要があるため、半導体モジュール１の側壁２１には角度がついたテーパー１３が形成される。このように半導体モジュール１をトランスファーモールド法で樹脂封止して形成することにより量産性を向上させることができる。   The semiconductor module 1 is a 1 in 1 type power semiconductor module that constitutes one of the upper and lower arms of the inverter, and is configured by sealing each of the above-described components with a resin 11. The resin 11 is preferably molded using a thermosetting resin such as epoxy by transfer molding, but may be sealed using PPS, gel, or the like. In the transfer molding method, since it is necessary to remove the mold after filling with resin and curing it, an angled taper 13 is formed on the side wall 21 of the semiconductor module 1. Thus, mass productivity can be improved by forming the semiconductor module 1 by resin-sealing by a transfer molding method.

半導体素子３は、半導体基板の表面から裏面に電流が流れる縦型のＩＧＢＴやＭＯＳＦＥＴ等のスイッチング素子である。スイッチング素子としてＩＧＢＴを用いる場合には、還流用のダイオードが必要であるが、ＭＯＳＦＥＴを用いれば素子内に内蔵されるＰＮダイオードで還流できるためダイオードは不要にすることもできる。また、半導体素子３は、接合材９を介して第１主電極５及び第２主電極７に電気的に接続されている。接合材９は半田等の電気的に導通できるものであればよい。   The semiconductor element 3 is a switching element such as a vertical IGBT or MOSFET in which current flows from the front surface to the back surface of the semiconductor substrate. When an IGBT is used as the switching element, a free-wheeling diode is required. However, if a MOSFET is used, the free-wheeling diode can be recirculated by a PN diode built in the element. Further, the semiconductor element 3 is electrically connected to the first main electrode 5 and the second main electrode 7 through the bonding material 9. The bonding material 9 may be any material that can be electrically connected, such as solder.

尚、図２では、２つの半導体素子３を設けている。これらの半導体素子３が２つともスイッチング素子で信号端子１５に接続する必要がある場合には、それぞれの半導体素子３のボンディングパッド１９が信号端子１５のある同一の方向を向くように、半導体素子３を配置する。これにより、ボンディングパッド１９と信号端子１５との間をワイヤボンディングによって接続する際に容易に接続することができ、ワイヤの長さも短くできる。また、半導体素子３を信号端子１５に対して平行に配置すれば、信号端子１５とボンディングパッド１９を接続するワイヤの長さを揃えることができる。さらに、第２主電極７の形状についても四角形のシンプルな形状にできるので、加工費を抑えることができる。   In FIG. 2, two semiconductor elements 3 are provided. When both of these semiconductor elements 3 need to be connected to the signal terminals 15 by switching elements, the semiconductor elements 3 are arranged so that the bonding pads 19 of the respective semiconductor elements 3 face the same direction in which the signal terminals 15 are located. 3 is arranged. Thereby, when connecting between the bonding pad 19 and the signal terminal 15 by wire bonding, it can connect easily and the length of a wire can also be shortened. If the semiconductor element 3 is arranged in parallel to the signal terminal 15, the lengths of the wires connecting the signal terminal 15 and the bonding pad 19 can be made uniform. Furthermore, since the shape of the second main electrode 7 can be a simple square shape, the processing cost can be reduced.

第１主電極５は、半導体素子３を支持固定するダイパッドであり、銅やアルミニウム等の金属で形成され、半導体素子３の一方の主面に接続されている。第１主電極５には外部への接続端子であるパワー端子１７が設けられており、電源からの大電流が流される構成となっている。第１主電極５の下面は樹脂１１から露出しており、この露出部は絶縁材を介して冷却器に接続される。絶縁材としては絶縁シートや絶縁基板等を用いればよく、冷却器は空冷であっても水冷であってもよい。   The first main electrode 5 is a die pad that supports and fixes the semiconductor element 3, is formed of a metal such as copper or aluminum, and is connected to one main surface of the semiconductor element 3. The first main electrode 5 is provided with a power terminal 17 which is a connection terminal to the outside, and is configured to allow a large current from the power source to flow. The lower surface of the first main electrode 5 is exposed from the resin 11, and this exposed portion is connected to a cooler via an insulating material. An insulating sheet or an insulating substrate may be used as the insulating material, and the cooler may be air-cooled or water-cooled.

また、第１主電極５上には信号端子１５が設けられている。信号端子１５は、図示しない絶縁基板によって第１主電極５と絶縁されており、半導体素子３のボンディングパッド１９に接続されている。ボンディングパッド１９と信号端子１５との間の接続方法は、ワイヤボンディング装置でアルミニウム等のワイヤで接続すればよい。信号端子１５は、ゲート制御や温度センシング、電流センシング等の信号を送受信するためのものであり、図２では２本の信号端子を記載しているが、必要に応じて数は調整すればよい。また、信号端子１５はインバータの制御基板に接続する必要があるため、樹脂１１から露出しているが、各部との絶縁距離を確保した上で制御基板の位置に応じて露出する位置を変更することができる。   A signal terminal 15 is provided on the first main electrode 5. The signal terminal 15 is insulated from the first main electrode 5 by an insulating substrate (not shown), and is connected to the bonding pad 19 of the semiconductor element 3. As a connection method between the bonding pad 19 and the signal terminal 15, a wire bonding apparatus may be used to connect with a wire such as aluminum. The signal terminal 15 is for transmitting and receiving signals such as gate control, temperature sensing, and current sensing. FIG. 2 shows two signal terminals, but the number may be adjusted as necessary. . Further, since the signal terminal 15 needs to be connected to the control board of the inverter, the signal terminal 15 is exposed from the resin 11, but the exposed position is changed according to the position of the control board after securing the insulation distance from each part. be able to.

第２主電極７は、銅やアルミニウム等の金属で形成され、半導体素子３の他方の主面に接続されている。第２主電極７には外部への接続端子であるパワー端子１８が設けられており、電源からの大電流が流される構成となっている。第２主電極７の形状は、パワー端子１７、１８が設けられた方向とは異なる方向に延在し、半導体モジュール１の側壁２１まで延びている。このとき、第２主電極７は、できるだけ側壁２１の表面近くまで伸びており、少なくとも第１主電極５よりも外側まで伸びている。尚、側壁２１がテーパー形状をしているので、第２主電極７は、テーパー１３によって側壁２１が最も外側に突出した部分にまで伸びるように形成することが好ましい。   The second main electrode 7 is formed of a metal such as copper or aluminum, and is connected to the other main surface of the semiconductor element 3. The second main electrode 7 is provided with a power terminal 18 which is a connection terminal to the outside, and is configured to allow a large current from the power source to flow. The shape of the second main electrode 7 extends in a direction different from the direction in which the power terminals 17 and 18 are provided, and extends to the side wall 21 of the semiconductor module 1. At this time, the second main electrode 7 extends as close to the surface of the side wall 21 as possible, and extends at least to the outside of the first main electrode 5. In addition, since the side wall 21 has a tapered shape, the second main electrode 7 is preferably formed so as to extend to a portion where the side wall 21 protrudes to the outermost side by the taper 13.

このように第２主電極７の幅を広げたことにより、熱容量を確保できるので、熱抵抗を低減することができる。また、第２主電極７は、ボンディングパッド１９上には形成されていないので、ボンディングパッド１９と信号端子１５をワイヤで接続する工程を、半導体素子３と第２主電極７を接続する工程の前でも後でも実施することができる。したがって、工程の自由度を向上させることができる。   Since the heat capacity can be ensured by widening the width of the second main electrode 7 in this manner, the thermal resistance can be reduced. Since the second main electrode 7 is not formed on the bonding pad 19, the step of connecting the bonding pad 19 and the signal terminal 15 with a wire is the step of connecting the semiconductor element 3 and the second main electrode 7. It can be done before or after. Therefore, the degree of freedom of the process can be improved.

［半導体装置の構成］
次に、上述した半導体モジュールを複数近接して配置した半導体装置の構成について、図３、４を参照して説明する。図３は２つの半導体モジュールを近接して配置した半導体装置の構成を示す上面図であり、図４は図３のＹ−Ｙ線における断面図である。尚、図３では樹脂１１を透過して示している。 [Configuration of semiconductor device]
Next, a configuration of a semiconductor device in which a plurality of the semiconductor modules described above are arranged close to each other will be described with reference to FIGS. FIG. 3 is a top view showing a configuration of a semiconductor device in which two semiconductor modules are arranged close to each other, and FIG. 4 is a cross-sectional view taken along line YY of FIG. In FIG. 3, the resin 11 is shown through.

図３、４に示すように、本実施形態に係る半導体装置１００は、１ｉｎ１タイプの半導体モジュール１Ａ、１Ｂによってそれぞれインバータの上アームと下アームを個別に構成し、２つの半導体モジュール１Ａ、１Ｂを近接して配置して上下アームを構成している。   As shown in FIGS. 3 and 4, in the semiconductor device 100 according to the present embodiment, an upper arm and a lower arm of an inverter are individually configured by 1 in 1 type semiconductor modules 1A and 1B, and two semiconductor modules 1A and 1B are formed. The upper and lower arms are arranged close to each other.

半導体モジュール１Ａのパワー端子１７Ｐは電源のＰ側に接続され、半導体モジュール１Ｂのパワー端子１７Ｎは電源のＮ側に接続される。また、半導体モジュール１Ａ、１Ｂのパワー端子１８Ａ、１８Ｂはインバータの出力端子に接続され、モーター等の負荷に電力を供給する。この場合の回路図を図５に示す。３相のインバータを構成する場合には、図３、４に示した構成の半導体装置１００を１つの上下アームとし、これを３つ配置してＵＶＷの３相の交流を出力する。   The power terminal 17P of the semiconductor module 1A is connected to the P side of the power source, and the power terminal 17N of the semiconductor module 1B is connected to the N side of the power source. Further, the power terminals 18A and 18B of the semiconductor modules 1A and 1B are connected to the output terminal of the inverter and supply power to a load such as a motor. A circuit diagram in this case is shown in FIG. In the case of configuring a three-phase inverter, the semiconductor device 100 having the configuration shown in FIGS. 3 and 4 is used as one upper and lower arm, and three of them are arranged to output UVW three-phase alternating current.

図３、４に示す配置では、半導体モジュール１Ａに対して、半導体モジュール１Ｂを平面的に１８０度回転させて配置している。このような配置により、近接して配置された２つの半導体モジュール１Ａ、１Ｂでは、第２主電極７が延在して伸びている方向の側壁２１が対面して配置される。そして、上下アーム間に電流を流すと、半導体モジュール１Ａの第２主電極７に流れる電流と半導体モジュール１Ｂの第２主電極７に流れる電流は反対方向に流れる。これにより相互インダクタンスの打ち消し合う効果によってインダクタンスを低減させることができる。   In the arrangement shown in FIGS. 3 and 4, the semiconductor module 1B is rotated 180 degrees in a plane with respect to the semiconductor module 1A. With such an arrangement, in the two semiconductor modules 1A and 1B arranged close to each other, the side wall 21 in the direction in which the second main electrode 7 extends and extends faces each other. When a current is passed between the upper and lower arms, the current flowing through the second main electrode 7 of the semiconductor module 1A and the current flowing through the second main electrode 7 of the semiconductor module 1B flow in opposite directions. As a result, the inductance can be reduced by the effect of canceling out the mutual inductance.

また、対面している側壁２１の間の距離を絶縁距離に設定することにより、必要な絶縁距離を確保した上で最短距離に配置できるので、相互インダクタンスによるインダクタンス低減の効果を最大にすることができる。尚、第１主電極５を流れる電流についても、半導体モジュール１Ａと半導体モジュール１Ｂで逆向きになるので、相互インダクタンスが発生してインダクタンスを低減することができる。   In addition, by setting the distance between the facing side walls 21 as an insulation distance, it is possible to arrange the shortest distance while ensuring a necessary insulation distance, so that the effect of inductance reduction by mutual inductance can be maximized. it can. The current flowing through the first main electrode 5 is also reversed between the semiconductor module 1A and the semiconductor module 1B, so that mutual inductance is generated and the inductance can be reduced.

さらに、同一構造の半導体モジュールを１８０度回転させて配置しているので、上アームと下アームで内部構造を変更することなく、１種類の半導体モジュールを用いて上下アームの各第２主電極７に流れる電流を逆向きに流すことができる。   Further, since the semiconductor modules having the same structure are rotated by 180 degrees, the second main electrodes 7 of the upper and lower arms can be used by using one type of semiconductor module without changing the internal structure between the upper arm and the lower arm. The current that flows through can be reversed.

［変形例］
上述した実施形態では、半導体素子３に半田等の接合材９で直接第２主電極７を接続していたが、図６に示すように、銅や銅モリブデンからなる導電性の柱２３を第２主電極７との間に挟んで接続してもよい。このように柱２３を設けたことにより、応力吸収や第２主電極７の高さ調整を行うことができる。 [Modification]
In the embodiment described above, the second main electrode 7 is directly connected to the semiconductor element 3 with the bonding material 9 such as solder. However, as shown in FIG. The two main electrodes 7 may be sandwiched and connected. By providing the column 23 in this manner, stress absorption and height adjustment of the second main electrode 7 can be performed.

また、別の変形例としては、上述した実施形態では、ボンディングパッド１９の上に第２主電極７を形成しない形状としていたが、図７に示すように第２主電極７を半導体素子３から側壁２１の反対方向にも延長させて形成してもよい。その結果、第２主電極７はボンディングパッド１９上に形成されることになる。また、図８に示すように、第２主電極７を樹脂１１から露出させてもよい。このように第２主電極７を樹脂１１から露出させることにより、第２主電極７も絶縁材を介して冷却器に接続することができ、第１主電極５と共に両面を冷却することができる。尚、図示していないが、図１で示した形状の第２主電極７についても同様に樹脂１１から露出させてもよい。   As another modification, in the above-described embodiment, the second main electrode 7 is not formed on the bonding pad 19. However, as shown in FIG. It may be formed to extend in the direction opposite to the side wall 21. As a result, the second main electrode 7 is formed on the bonding pad 19. Further, as shown in FIG. 8, the second main electrode 7 may be exposed from the resin 11. Thus, by exposing the 2nd main electrode 7 from the resin 11, the 2nd main electrode 7 can also be connected to a cooler via an insulating material, and both surfaces with the 1st main electrode 5 can be cooled. . Although not shown, the second main electrode 7 having the shape shown in FIG. 1 may be similarly exposed from the resin 11.

さらに、別の変形例としては、２つの半導体モジュール１Ａ、１Ｂを図４で示したように平面上に設置するのではなく、図９に示すように山型の形状をした２つの斜面上にそれぞれ配置してもよい。このとき２つの斜面間の角度は、２つの側壁２１が平行になるような角度とする。これにより、半導体モジュール１Ａ、１Ｂ間の距離をより近づけることができるので、相互インダクタンスによる打ち消し合う効果を高めてインダクタンスをさらに低減させることができる。   Furthermore, as another modification, two semiconductor modules 1A and 1B are not installed on a plane as shown in FIG. 4, but on two slopes having a mountain shape as shown in FIG. Each may be arranged. At this time, the angle between the two slopes is set so that the two side walls 21 are parallel to each other. Thereby, since the distance between the semiconductor modules 1A and 1B can be made closer, the effect of canceling each other by the mutual inductance can be enhanced and the inductance can be further reduced.

［第１実施形態の効果］
以上詳細に説明したように、本実施形態に係る半導体モジュール１では、第２主電極を接続端子が設けられた方向とは異なる方向に延在し、半導体モジュールの側壁まで延ばしている。これにより、第２主電極が延在して延びている方向の側壁を、バスバー等の電流が流れている部分に近接して電流が逆方向に流れるように配置すれば、相互インダクタンスの打消し合う効果によってインダクタンスを低減させることができる。 [Effect of the first embodiment]
As described in detail above, in the semiconductor module 1 according to the present embodiment, the second main electrode extends in a direction different from the direction in which the connection terminals are provided, and extends to the side wall of the semiconductor module. Thus, if the side wall extending in the direction in which the second main electrode extends is arranged close to the current flowing portion such as the bus bar so that the current flows in the opposite direction, the mutual inductance is canceled out. The inductance can be reduced by the matching effect.

また、本実施形態に係る半導体モジュール１では、側壁がテーパー形状をしており、テーパー形状によって側壁が最も外側に突出した部分にまで、第２主電極が延びている。これにより、第２主電極をバスバー等の電流が流れている部分により近づけることができるので、相互インダクタンスによる打ち消し合う効果を高めてインダクタンスをさらに低減させることができる。   Further, in the semiconductor module 1 according to the present embodiment, the side wall has a tapered shape, and the second main electrode extends to a portion where the side wall protrudes to the outermost side due to the tapered shape. As a result, the second main electrode can be brought closer to a portion where a current flows, such as a bus bar, so that the effect of canceling each other by the mutual inductance can be enhanced and the inductance can be further reduced.

さらに、本実施形態に係る半導体モジュール１では、半導体モジュールが半導体素子を複数備えている場合に、複数の半導体素子のボンディングパッドが同一方向を向くように、半導体素子を配置する。これにより、ボンディングパッドと信号端子を接続するワイヤボンディングの工程を容易に行うことができる。   Furthermore, in the semiconductor module 1 according to the present embodiment, when the semiconductor module includes a plurality of semiconductor elements, the semiconductor elements are arranged so that the bonding pads of the plurality of semiconductor elements face the same direction. Thereby, the process of wire bonding which connects a bonding pad and a signal terminal can be performed easily.

また、本実施形態に係る半導体モジュール１では、第２主電極が半導体素子のボンディングパッド上には形成されていない。これにより、ボンディングパッドと信号端子を接続する工程は、半導体素子と第２主電極を接続する工程の前でも後でも実施することができ、工程の自由度を向上させることができる。   In the semiconductor module 1 according to this embodiment, the second main electrode is not formed on the bonding pad of the semiconductor element. Thereby, the process of connecting a bonding pad and a signal terminal can be implemented before and after the process of connecting a semiconductor element and a 2nd main electrode, and can improve the freedom degree of a process.

さらに、本実施形態に係る半導体装置１００では、近接して配置された２つの半導体モジュールにおいて、第２主電極が延在して延びている方向の側壁を対面して配置し、第２主電極にそれぞれ反対方向に電流を流している。これにより、相互インダクタンスの打ち消し合う効果によってインダクタンスを低減させることができる。   Furthermore, in the semiconductor device 100 according to the present embodiment, in the two semiconductor modules arranged close to each other, the second main electrode is arranged so as to face the side wall in the direction in which the second main electrode extends and extends. Current flows in the opposite direction. Thereby, inductance can be reduced by the effect of mutual inductance canceling each other.

また、本実施形態に係る半導体装置１００では、近接して配置された２つの半導体モジュールにおいて、対面している側壁間の距離を絶縁距離とする。これにより、必要な絶縁距離を確保した上で最短距離に配置できるので、相互インダクタンスによるインダクタンス低減の効果を最大にすることができる。   In the semiconductor device 100 according to the present embodiment, the distance between the facing side walls in the two semiconductor modules arranged close to each other is defined as an insulation distance. Thereby, since it can arrange | position in the shortest distance, ensuring a required insulation distance, the effect of the inductance reduction by a mutual inductance can be maximized.

さらに、本実施形態に係る半導体装置１００では、近接して配置された２つの半導体モジュールを平面的に１８０度回転させて配置する。これにより、同一構造の半導体モジュールによって、各半導体モジュールの第２主電極に流れる電流を逆向きに流すことができる。   Furthermore, in the semiconductor device 100 according to the present embodiment, two semiconductor modules arranged close to each other are arranged by being rotated 180 degrees in a plane. Thereby, the electric current which flows into the 2nd main electrode of each semiconductor module can be sent in the reverse direction by the semiconductor module of the same structure.

［第２実施形態］
次に、本発明の第２実施形態に係る半導体モジュール及び半導体装置について図面を参照して説明する。尚、第１実施形態と同一の構成要素には同一の番号を付して詳細な説明は省略する。 [Second Embodiment]
Next, a semiconductor module and a semiconductor device according to a second embodiment of the present invention will be described with reference to the drawings. In addition, the same number is attached | subjected to the component same as 1st Embodiment, and detailed description is abbreviate | omitted.

［半導体モジュールの構成］
図１０は本実施形態に係る半導体モジュールの構成を示す断面図であり、図１１は上面図である。図１０は図１１のＸ−Ｘ線における断面図であり、図１１は樹脂１１を透過して示した上面図である。 [Configuration of semiconductor module]
FIG. 10 is a cross-sectional view showing the configuration of the semiconductor module according to this embodiment, and FIG. 11 is a top view. 10 is a cross-sectional view taken along the line XX of FIG. 11, and FIG. 11 is a top view showing the resin 11 through.

図１０、１１に示すように、本実施形態に係る半導体モジュール５１は、第２主電極５７の形状が第１実施形態と相違している。すなわち、第２主電極５７は、パワー端子１７、１８が設けられた方向とは異なる方向に延在して側壁２１まで延びるとともに、その反対方向にも延在して側壁２５まで延びている。そして、第２主電極５７は、半導体素子３に対して左右対称な形状をしている。   As shown in FIGS. 10 and 11, the semiconductor module 51 according to the present embodiment is different from the first embodiment in the shape of the second main electrode 57. That is, the second main electrode 57 extends in a direction different from the direction in which the power terminals 17 and 18 are provided and extends to the side wall 21, and also extends in the opposite direction to the side wall 25. The second main electrode 57 has a symmetrical shape with respect to the semiconductor element 3.

このように第２主電極５７を側壁２１から側壁２５まで延在させて拡大することにより、熱容量を増加させて熱抵抗を低減することができる。   Thus, by extending the second main electrode 57 from the side wall 21 to the side wall 25, the heat capacity can be increased and the thermal resistance can be reduced.

［半導体装置の構成］
次に、上述した半導体モジュールを複数近接して配置した半導体装置の構成について、図１２、１３を参照して説明する。図１２は２つの半導体モジュールを近接して配置した半導体装置の構成を示す上面図であり、図１３は図１２のＹ−Ｙ線における断面図である。尚、図１２では樹脂１１を透過して示している。 [Configuration of semiconductor device]
Next, a configuration of a semiconductor device in which a plurality of the semiconductor modules described above are arranged close to each other will be described with reference to FIGS. 12 is a top view showing a configuration of a semiconductor device in which two semiconductor modules are arranged close to each other, and FIG. 13 is a cross-sectional view taken along line YY of FIG. In FIG. 12, the resin 11 is shown through.

図１２、１３に示すように、本実施形態に係る半導体装置１１０は、第１実施形態と同様に半導体モジュール５１Ａに対して、半導体モジュール５１Ｂを平面的に１８０度回転させて配置している。このような配置により、近接して配置された２つの半導体モジュール５１Ａ、５１Ｂでは、第２主電極５７が延在して伸びている方向の側壁２１が対面して配置される。そして、上下アーム間に電流を流すと、半導体モジュール５１Ａの第２主電極５７に流れる電流と半導体モジュール５１Ｂの第２主電極５７に流れる電流は反対方向に流れる。これにより相互インダクタンスの打ち消し合う効果によってインダクタンスを低減させることができる。また、半導体モジュール５１Ａ、５１Ｂの側壁２５をバスバー等の電流が流れる部分の近傍に配置し、電流が反対方向に流れるようにすれば、さらにインダクタンスを低減することができる。   As shown in FIGS. 12 and 13, in the semiconductor device 110 according to the present embodiment, the semiconductor module 51 </ b> B is rotated 180 degrees in a plane with respect to the semiconductor module 51 </ b> A as in the first embodiment. With such an arrangement, in the two semiconductor modules 51A and 51B arranged close to each other, the side wall 21 in the direction in which the second main electrode 57 extends and extends faces each other. When a current is passed between the upper and lower arms, the current flowing through the second main electrode 57 of the semiconductor module 51A and the current flowing through the second main electrode 57 of the semiconductor module 51B flow in opposite directions. As a result, the inductance can be reduced by the effect of canceling out the mutual inductance. Further, if the side walls 25 of the semiconductor modules 51A and 51B are arranged in the vicinity of a portion where current flows, such as a bus bar, and the current flows in the opposite direction, the inductance can be further reduced.

［変形例］
上述した実施形態では、第２主電極５７を樹脂１１から露出させていないが、図１４に示すように、第２主電極５７を樹脂１１から露出させてもよい。このように第２主電極５７を樹脂１１から露出させることにより、第２主電極５７も絶縁材を介して冷却器に接続することができ、第１主電極５と共に両面を冷却することができる。特に、第２主電極５７は、側壁２１から側壁２５まで形成されているので面積が広く、冷却効率をより高くすることができる。 [Modification]
In the embodiment described above, the second main electrode 57 is not exposed from the resin 11, but the second main electrode 57 may be exposed from the resin 11 as shown in FIG. 14. Thus, by exposing the 2nd main electrode 57 from the resin 11, the 2nd main electrode 57 can also be connected to a cooler via an insulating material, and both surfaces with the 1st main electrode 5 can be cooled. . In particular, since the second main electrode 57 is formed from the side wall 21 to the side wall 25, the area is wide and the cooling efficiency can be further increased.

［第２実施形態の効果］
以上詳細に説明したように、本実施形態に係る半導体モジュール５１では、接続端子が設けられた方向とは異なる方向に第２主電極を延在するとともに、その延在した方向の反対方向にも第２主電極を延在して半導体モジュールの側壁まで延ばしている。そして、第２主電極を半導体素子に対して左右対称としている。これにより、第２主電極の面積が拡大するので、熱容量を増加させて熱抵抗を低減することができる。 [Effects of Second Embodiment]
As described above in detail, in the semiconductor module 51 according to the present embodiment, the second main electrode extends in a direction different from the direction in which the connection terminals are provided, and also in a direction opposite to the extending direction. The second main electrode extends to the side wall of the semiconductor module. The second main electrode is symmetric with respect to the semiconductor element. Thereby, since the area of the 2nd main electrode expands, a thermal capacity can be increased and thermal resistance can be reduced.

［第３実施形態］
次に、本発明の第３実施形態に係る半導体装置について図面を参照して説明する。尚、第１及び第２実施形態と同一の構成要素には同一の番号を付して詳細な説明は省略する。 [Third Embodiment]
Next, a semiconductor device according to a third embodiment of the present invention will be described with reference to the drawings. In addition, the same number is attached | subjected to the component same as 1st and 2nd embodiment, and detailed description is abbreviate | omitted.

［半導体装置の構成］
図１５、１６は２つの半導体モジュールを近接して配置した半導体装置の構成を示す断面図である。 [Configuration of semiconductor device]
15 and 16 are cross-sectional views showing the configuration of a semiconductor device in which two semiconductor modules are arranged close to each other.

図１５に示すように、本実施形態に係る半導体装置１２０は、第１実施形態で説明した半導体モジュール１Ａ、１Ｂを、上下を反対に配置して近接させている。   As shown in FIG. 15, in the semiconductor device 120 according to the present embodiment, the semiconductor modules 1 </ b> A and 1 </ b> B described in the first embodiment are arranged close to each other in the upside down direction.

上述した第１実施形態のように半導体モジュール１Ａ、１Ｂを平面的に１８０度回転させて配置した場合と比較して、本実施形態ではテーパー１３の角度を調整すれば半導体モジュール１Ａ、１Ｂ間の距離をさらに狭めることができる。   Compared to the case where the semiconductor modules 1A and 1B are rotated 180 degrees in a plane as in the first embodiment described above, in this embodiment, the angle between the tapers 13 can be adjusted between the semiconductor modules 1A and 1B. The distance can be further reduced.

また、半導体モジュール１Ａの第２主電極７は、隣接する半導体モジュール１Ｂの第２主電極７だけでなく第１主電極５に対しても近接して配置される。したがって、第１主電極５に流れる電流についても、第２主電極７に流れる電流と反対方向に流れるようにすれば、相互インダクタンスの打ち消し合う効果によってさらにインダクタンスを低減することができる。   In addition, the second main electrode 7 of the semiconductor module 1A is disposed not only near the second main electrode 7 but also the first main electrode 5 of the adjacent semiconductor module 1B. Therefore, if the current flowing through the first main electrode 5 also flows in the opposite direction to the current flowing through the second main electrode 7, the inductance can be further reduced by the effect of canceling out the mutual inductance.

尚、図１６に示す半導体装置１３０は、図１５と同様に第２実施形態で説明した半導体モジュール５１Ａ、５１Ｂを、上下を反対に配置して近接させている。   In the semiconductor device 130 shown in FIG. 16, the semiconductor modules 51 </ b> A and 51 </ b> B described in the second embodiment are arranged close to each other in the same manner as in FIG. 15.

［第３実施形態の効果］
以上詳細に説明したように、本実施形態に係る半導体装置１２０、１３０では、近接して配置された２つの半導体モジュールの上下を反対に配置する。これにより、同一構造の半導体モジュールによって、各半導体モジュールの第２主電極に流れる電流を逆向きに流すことができる。 [Effect of the third embodiment]
As described in detail above, in the semiconductor devices 120 and 130 according to the present embodiment, the two semiconductor modules arranged close to each other are arranged upside down. Thereby, the electric current which flows into the 2nd main electrode of each semiconductor module can be sent in the reverse direction by the semiconductor module of the same structure.

なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。   The above-described embodiment is an example of the present invention. For this reason, the present invention is not limited to the above-described embodiment, and even if it is a form other than this embodiment, as long as it does not depart from the technical idea of the present invention, it depends on the design and the like. Of course, various modifications are possible.

１、１Ａ、１Ｂ、５１、５１Ａ、５１Ｂ 半導体モジュール
３ 半導体素子
５ 第１主電極
７、５７ 第２主電極
９ 接合材
１１ 樹脂
１３ テーパー
１５ 信号端子
１７、１７Ｐ、１７Ｎ、１８、１８Ａ、１８Ｂ パワー端子
１９ ボンディングパッド
２１、２５ 側壁
２３ 柱
１００、１１０、１２０、１３０ 半導体装置 1, 1A, 1B, 51, 51A, 51B Semiconductor module 3 Semiconductor element 5 First main electrode 7, 57 Second main electrode 9 Bonding material 11 Resin 13 Taper 15 Signal terminals 17, 17P, 17N, 18, 18A, 18B Power Terminal 19 Bonding pad 21, 25 Side wall 23 Pillar 100, 110, 120, 130 Semiconductor device

Claims (8)

半導体モジュールであって、
縦型の半導体素子と、
前記半導体素子の一方の主面に接続され、前記半導体素子を支持固定する第１主電極と、
前記半導体素子の他方の主面に接続され、外部への接続端子が設けられた第２主電極とを備え、
前記第２主電極は、前記接続端子が設けられた方向とは異なる方向に延在し、前記半導体モジュールの側壁まで延び、
前記半導体モジュールは側壁がテーパー形状をしており、前記テーパー形状によって側壁が最も外側に突出した部分まで、前記第２主電極が延びていることを特徴とする半導体モジュール。 A semiconductor module,
A vertical semiconductor element;
A first main electrode connected to one main surface of the semiconductor element and supporting and fixing the semiconductor element;
A second main electrode connected to the other main surface of the semiconductor element and provided with an external connection terminal;
The second main electrode extends in a direction different from the direction in which the connection terminal is provided, and extends to a side wall of the semiconductor module .
The semiconductor module is characterized in that a side wall of the semiconductor module has a tapered shape, and the second main electrode extends to a portion where the side wall protrudes outward by the tapered shape . 前記半導体モジュールが前記半導体素子を複数備えている場合に、前記複数の半導体素子のボンディングパッドが同一方向を向くように、前記半導体素子が配置されていることを特徴とする請求項１に記載の半導体モジュール。 2. The semiconductor device according to claim 1 , wherein when the semiconductor module includes a plurality of the semiconductor elements, the semiconductor elements are arranged so that bonding pads of the plurality of semiconductor elements face the same direction. Semiconductor module. 前記第２主電極は、前記半導体素子のボンディングパッド上には形成されていないことを特徴とする請求項１または２に記載の半導体モジュール。 The second main electrode, the semiconductor module according to claim 1 or 2, characterized in that not formed on the bonding pads of the semiconductor device. 前記第２主電極は、前記接続端子が設けられた方向とは異なる方向に延在するとともに、その延在した方向の反対方向にも延在して前記半導体モジュールの側壁まで延び、前記半導体素子に対して左右対称であることを特徴とする請求項１または２に記載の半導体モジュール。 The second main electrode extends in a direction different from the direction in which the connection terminals are provided, and extends in a direction opposite to the extending direction to the side wall of the semiconductor module. the semiconductor module according to claim 1 or 2, characterized in that it is symmetrical with respect to. 請求項１〜４のいずれか１項に記載された半導体モジュールを複数近接して配置した半導体装置であって、
近接して配置された２つの半導体モジュールは、前記第２主電極が延在して延びている方向の側壁を対面して配置され、
前記近接して配置された２つの半導体モジュールの第２主電極にはそれぞれ反対方向に電流が流されることを特徴とする半導体装置。 A semiconductor device in which a plurality of semiconductor modules according to any one of claims 1 to 4 are arranged close to each other,
The two semiconductor modules arranged close to each other are arranged facing the side wall in the direction in which the second main electrode extends and extends,
2. A semiconductor device according to claim 1, wherein currents flow in opposite directions to the second main electrodes of the two semiconductor modules arranged close to each other. 前記近接して配置された２つの半導体モジュールは、対面している側壁間の距離が絶縁距離であることを特徴とする請求項５に記載の半導体装置。 The semiconductor device according to claim 5 , wherein a distance between sidewalls facing each other between the two semiconductor modules arranged in close proximity is an insulation distance. 前記近接して配置された２つの半導体モジュールは、平面的に１８０度回転して配置されていることを特徴とする請求項５または６に記載の半導体装置。 7. The semiconductor device according to claim 5 , wherein the two semiconductor modules arranged close to each other are arranged by being rotated 180 degrees in a plane. 前記近接して配置された２つの半導体モジュールは、上下を反対に配置されていることを特徴とする請求項５または６に記載の半導体装置。 The semiconductor device according to claim 5 , wherein the two semiconductor modules arranged close to each other are arranged upside down.
JP2014087941A 2014-04-22 2014-04-22 Semiconductor module and semiconductor device Active JP6354283B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014087941A JP6354283B2 (en) 2014-04-22 2014-04-22 Semiconductor module and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014087941A JP6354283B2 (en) 2014-04-22 2014-04-22 Semiconductor module and semiconductor device

Publications (2)

Publication Number Publication Date
JP2015207685A JP2015207685A (en) 2015-11-19
JP6354283B2 true JP6354283B2 (en) 2018-07-11

Family

ID=54604266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014087941A Active JP6354283B2 (en) 2014-04-22 2014-04-22 Semiconductor module and semiconductor device

Country Status (1)

Country Link
JP (1) JP6354283B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6969501B2 (en) * 2018-05-28 2021-11-24 株式会社デンソー Semiconductor device
JP7172326B2 (en) 2018-09-14 2022-11-16 富士電機株式会社 Semiconductor units, semiconductor modules and semiconductor devices
JP7215265B2 (en) 2019-03-19 2023-01-31 富士電機株式会社 Semiconductor units, semiconductor modules and semiconductor devices
JP7278439B1 (en) 2022-02-08 2023-05-19 三菱電機株式会社 Semiconductor device and power converter using the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581885B2 (en) * 2005-07-22 2010-11-17 株式会社デンソー Semiconductor device
DE112009005537B3 (en) * 2008-04-09 2022-05-12 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
JP5287359B2 (en) * 2009-03-04 2013-09-11 株式会社デンソー Semiconductor module

Also Published As

Publication number Publication date
JP2015207685A (en) 2015-11-19

Similar Documents

Publication Publication Date Title
US9806009B2 (en) Semiconductor device and power converter using the same
JP6750514B2 (en) Semiconductor device
US10818573B2 (en) Power semiconductor module with heat dissipation plate
US20180190636A1 (en) Power semiconductor module
JP2017046529A (en) Semiconductor device, intelligent power module, and power conversion device
JP7010167B2 (en) Semiconductor device
US20150137344A1 (en) Semiconductor device and method for manufacturing same
WO2020008874A1 (en) Power module
JP2017017109A (en) Semiconductor device
JP6354283B2 (en) Semiconductor module and semiconductor device
US10804186B2 (en) Semiconductor module and power converter
WO2020184053A1 (en) Semiconductor device
CN110663110B (en) Semiconductor power module
US9059128B2 (en) Semiconductor device having improved thermal properties
JP6123722B2 (en) Semiconductor device
JP7142784B2 (en) electric circuit device
JP2015023226A (en) Wide gap semiconductor device
US8921989B2 (en) Power electronics modules with solder layers having reduced thermal stress
JP5429413B2 (en) Semiconductor device
JP2016092970A (en) Power conversion module
JP5062029B2 (en) Semiconductor device
JP2018073923A (en) Power semiconductor device, method of manufacturing the same, and power conversion device
JP2021072293A (en) Semiconductor power module
JP7428679B2 (en) Power semiconductor devices and power conversion devices
JP6887476B2 (en) Semiconductor power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180528

R151 Written notification of patent or utility model registration

Ref document number: 6354283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151