JP6235395B2 - Emitter follower circuit - Google Patents
Emitter follower circuit Download PDFInfo
- Publication number
- JP6235395B2 JP6235395B2 JP2014067693A JP2014067693A JP6235395B2 JP 6235395 B2 JP6235395 B2 JP 6235395B2 JP 2014067693 A JP2014067693 A JP 2014067693A JP 2014067693 A JP2014067693 A JP 2014067693A JP 6235395 B2 JP6235395 B2 JP 6235395B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- collector
- circuit
- emitter follower
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 21
- 230000003071 parasitic effect Effects 0.000 description 12
- 230000003111 delayed effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
本発明は、高周波回路用のエミッタフォロア回路に関し、特に帯域延伸技術に関するものである。 The present invention relates to an emitter follower circuit for a high frequency circuit, and more particularly to a band extending technique.
次段への電流供給能力を持ち、出力インピーダンスの低い回路として、エミッタフォロア回路は広く知られた手段である。半導体プロセスの微細化に伴い、高周波回路に用いられるトランジスタは高速化する代わりに、耐圧が低下する。そのような場合、バイポーラトランジスタのコレクタ電位を下げてトランジスタの耐圧以上の電圧が当該トランジスタのコレクタ・エミッタ間にかからないようにするため、図１１（Ａ）、図１１（Ｂ）に示すようにコレクタ抵抗またはダイオード接続トランジスタを挿入することは広く知られた手段である（非特許文献１参照）。図１１（Ａ）の例では、バイポーラトランジスタＱ１００とエミッタ抵抗Ｒ１００とからなるエミッタフォロア回路にコレクタ抵抗Ｒ１０１を挿入しており、図１１（Ｂ）の例では、ダイオード接続トランジスタＱ１０１を挿入している。図１１（Ａ）、図１１（Ｂ）におけるＶｉｎは入力信号、Ｖｏｕｔは出力信号である。 An emitter follower circuit is a well-known means as a circuit having a current supply capability to the next stage and a low output impedance. With miniaturization of semiconductor processes, transistors used in high-frequency circuits have a reduced breakdown voltage instead of speeding up. In such a case, the collector potential of the bipolar transistor is lowered so that a voltage higher than the withstand voltage of the transistor is not applied between the collector and emitter of the transistor, as shown in FIGS. 11A and 11B. Inserting a resistor or a diode-connected transistor is a well-known means (see Non-Patent Document 1). In the example of FIG. 11A, the collector resistor R101 is inserted in the emitter follower circuit composed of the bipolar transistor Q100 and the emitter resistor R100, and in the example of FIG. 11B, the diode-connected transistor Q101 is inserted. . In FIGS. 11A and 11B, Vin is an input signal, and Vout is an output signal.
例えばトランスインピーダンスアンプ回路のようにエミッタフォロア回路の前段に増幅回路Ａ１００を接続する構成を採る場合（図１２）、高周波特性の求められる増幅回路Ａ１００としては例えばベース接地型増幅器が用いられる（図１３）。図１４はベース接地型増幅器の詳細な構成を示す回路図である。ベース接地型増幅器は、バイポーラトランジスタＱ１０２と、コレクタ抵抗Ｒ１０２と、エミッタ抵抗Ｒ１０３とから構成される。図１４におけるＣＩはバイポーラトランジスタＱ１０２のベースに与えるバイアス電圧、ＣｊｃはバイポーラトランジスタＱ１００のベース−コレクタ間の寄生容量である。 For example, when a configuration in which the amplifier circuit A100 is connected to the previous stage of the emitter follower circuit, such as a transimpedance amplifier circuit (FIG. 12), for example, a grounded base amplifier is used as the amplifier circuit A100 that requires high frequency characteristics (FIG. 13). ). FIG. 14 is a circuit diagram showing a detailed configuration of the grounded-base amplifier. The grounded base amplifier includes a bipolar transistor Q102, a collector resistor R102, and an emitter resistor R103. In FIG. 14, CI is a bias voltage applied to the base of the bipolar transistor Q102, and Cjc is a parasitic capacitance between the base and the collector of the bipolar transistor Q100.
エミッタフォロア回路にコレクタ抵抗Ｒ１０１を挿入した従来の構成では、エミッタフォロア回路のバイポーラトランジスタＱ１００のベース電位ｂ１が高くなるにつれてベース電流Ｉｂおよびコレクタ電流Ｉｃが増加し、コレクタ電位ｃ１が低くなる。つまり、ベース電位ｂ１とコレクタ電位ｃ１は逆相の関係である。 In the conventional configuration in which the collector resistor R101 is inserted in the emitter follower circuit, the base current Ib and the collector current Ic increase and the collector potential c1 decreases as the base potential b1 of the bipolar transistor Q100 of the emitter follower circuit increases. That is, the base potential b1 and the collector potential c1 have a reverse phase relationship.
一般に広帯域な増幅回路を実現したい場合、負荷容量を小さくすることが考えられる。そのためには、例えば図１４のＱ１０２に面積の小さなトランジスタを使用して、Ｑ１０２のコレクタの寄生容量を小さくすることが考えられるが、代わりに駆動力が低下、つまり出力インピーダンスが高くなる。そのような場合、エミッタフォロア回路のトランジスタＱ１００のベース−コレクタ間に存在する寄生容量Ｃｊｃが無視できないものとなる。寄生容量Ｃｊｃが無視できない場合、前述のベース電位ｂ１とコレクタ電位ｃ１の電位関係では、寄生容量Ｃｊｃを介して電位変動が阻害され、出力振幅が減少してしまう、つまりエミッタフォロア回路の高周波特性が劣化してしまうという問題点があった。 Generally, when it is desired to realize a wide-band amplifier circuit, it is conceivable to reduce the load capacity. For this purpose, for example, it is conceivable to reduce the parasitic capacitance of the collector of Q102 by using a transistor having a small area for Q102 in FIG. 14, but instead the driving force is reduced, that is, the output impedance is increased. In such a case, the parasitic capacitance Cjc existing between the base and collector of the transistor Q100 of the emitter follower circuit cannot be ignored. In the case where the parasitic capacitance Cjc cannot be ignored, the potential relationship between the base potential b1 and the collector potential c1 described above inhibits the potential fluctuation through the parasitic capacitance Cjc and decreases the output amplitude. That is, the high frequency characteristics of the emitter follower circuit are reduced. There was a problem of deterioration.
本発明は、上記課題を解決するためになされたもので、前段に出力インピーダンスが高い増幅回路を接続する場合でも、従来よりも広い周波数帯域を実現することができるエミッタフォロア回路を提供することを目的とする。 The present invention has been made to solve the above problems, and provides an emitter follower circuit capable of realizing a wider frequency band than in the past even when an amplifier circuit having a high output impedance is connected to the previous stage. Objective.
本発明のエミッタフォロア回路は、ベースが信号入力端子に接続され、エミッタが信号出力端子に接続されたバイポーラトランジスタと、一端が前記バイポーラトランジスタのエミッタに接続され、他端が接地されたエミッタ抵抗または定電流源と、一端が電源電位に接続され他端が前記バイポーラトランジスタのコレクタに接続されたコレクタ抵抗またはダイオード接続トランジスタと、前記バイポーラトランジスタのコレクタと接地との間に挿入されたコンデンサと、前記バイポーラトランジスタのコレクタと接地との間に、前記コンデンサと直列に挿入されたインダクタを備えることを特徴とするものである。
また、本発明のエミッタフォロア回路の１構成例において、前記インダクタのインダクタンスをＬ、前記コンデンサの容量をＣ、回路を流れる電流の角周波数をωとしたとき、ωＬ＞１／ωＣである。
The emitter follower circuit of the present invention includes a bipolar transistor having a base connected to a signal input terminal, an emitter connected to a signal output terminal, and an emitter resistor having one end connected to the emitter of the bipolar transistor and the other end grounded. A constant current source; a collector resistor or diode-connected transistor having one end connected to the power supply potential and the other end connected to the collector of the bipolar transistor; a capacitor inserted between the collector of the bipolar transistor and ground ; An inductor inserted in series with the capacitor is provided between the collector of the bipolar transistor and ground.
In one configuration example of the emitter follower circuit of the present invention, ωL> 1 / ωC, where L is the inductance of the inductor, C is the capacitance of the capacitor, and ω is the angular frequency of the current flowing through the circuit.
本発明によれば、バイポーラトランジスタのコレクタと接地との間にコンデンサを挿入することにより、エミッタフォロア回路の前段に駆動力が小さい、つまり出力インピーダンスが高い増幅回路を接続しても、エミッタフォロア回路のバイポーラトランジスタのベース−コレクタ間に存在する寄生容量の影響を低減することができる。その結果、本発明では、従来よりも広い周波数帯域を有するエミッタフォロア回路を実現することができる。 According to the present invention, even if an amplifier circuit having a small driving force, that is, a high output impedance is connected to the previous stage of the emitter follower circuit by inserting a capacitor between the collector of the bipolar transistor and the ground, the emitter follower circuit The influence of the parasitic capacitance existing between the base and collector of the bipolar transistor can be reduced. As a result, according to the present invention, an emitter follower circuit having a wider frequency band than the conventional one can be realized.
また、本発明では、バイポーラトランジスタのコレクタと接地との間に、コンデンサと直列に挿入されたインダクタを設けることにより、エミッタフォロア回路の高周波特性をさらに改善することができる。 In the present invention, the high frequency characteristics of the emitter follower circuit can be further improved by providing an inductor inserted in series with the capacitor between the collector of the bipolar transistor and the ground.
［発明の原理］
エミッタフォロア回路のトランジスタのベース−コレクタ間に存在する寄生容量Ｃｊｃの両端の電位差が見かけ上ゼロ、つまり、交流成分を考えた場合、エミッタフォロア回路のベース電位、コレクタ電位が同相、同振幅であれば、寄生容量Ｃｊｃは無視することができる。逆に、エミッタフォロア回路のベース電位、コレクタ電位が逆相である時が、寄生容量Ｃｊｃの影響が最大化する時である。そこで、本発明では、エミッタフォロア回路のトランジスタのコレクタと接地との間にコンデンサを挿入する。
[Principle of the Invention]
When the potential difference between both ends of the parasitic capacitance Cjc existing between the base and collector of the transistor of the emitter follower circuit is apparently zero, that is, when considering the AC component, the base potential and collector potential of the emitter follower circuit should be in phase and amplitude. For example, the parasitic capacitance Cjc can be ignored. Conversely, the time when the base potential and collector potential of the emitter follower circuit are in opposite phases is when the influence of the parasitic capacitance Cjc is maximized. Therefore, in the present invention, a capacitor is inserted between the collector of the emitter follower circuit transistor and the ground.
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係るトランスインピーダンスアンプ回路の構成を示す回路図である。トランスインピーダンスアンプ回路は、ベース接地型増幅器１と、エミッタフォロア回路２とから構成される。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of a transimpedance amplifier circuit according to a first embodiment of the present invention. The transimpedance amplifier circuit includes a grounded base amplifier 1 and an emitter follower circuit 2.
ベース接地型増幅器１は、ベースにバイアス電圧ＣＩが与えられ、エミッタがトランスインピーダンスアンプ回路の信号入力端子に接続されたバイポーラトランジスタＱ１と、一端が電源電位に接続され他端がバイポーラトランジスタＱ１のコレクタに接続されたコレクタ抵抗Ｒ１と、一端がバイポーラトランジスタＱ１のエミッタに接続され、他端が接地されたエミッタ抵抗Ｒ２とから構成される。トランスインピーダンスアンプ回路の信号入力端子には入力信号Ｖｉｎが入力される。 The grounded base amplifier 1 has a bias voltage CI applied to the base, a bipolar transistor Q1 whose emitter is connected to the signal input terminal of the transimpedance amplifier circuit, and one end connected to the power supply potential and the other end connected to the collector of the bipolar transistor Q1. And a collector resistor R1 having one end connected to the emitter of the bipolar transistor Q1 and the other end grounded. The input signal Vin is input to the signal input terminal of the transimpedance amplifier circuit.
エミッタフォロア回路２は、ベースがバイポーラトランジスタＱ１のコレクタ（エミッタフォロア回路２の信号入力端子）に接続され、エミッタが信号出力端子に接続されたバイポーラトランジスタＱ２と、一端が電源電位に接続され他端がバイポーラトランジスタＱ２のコレクタに接続されたコレクタ抵抗Ｒ３と、一端がバイポーラトランジスタＱ２のエミッタに接続され、他端が接地されたエミッタ抵抗Ｒ４と、一端がバイポーラトランジスタＱ２のコレクタに接続され、他端が接地されたコンデンサＣ１とから構成される。信号出力端子からは出力信号Ｖｏｕｔが出力される。上記のとおりＣｊｃは寄生容量である。 The emitter follower circuit 2 has a base connected to the collector of the bipolar transistor Q1 (signal input terminal of the emitter follower circuit 2), an emitter connected to the signal output terminal, and one end connected to the power supply potential and the other end. Is connected to the collector of the bipolar transistor Q2, a collector resistor R4 having one end connected to the emitter of the bipolar transistor Q2, the other end grounded, and one end connected to the collector of the bipolar transistor Q2. Is composed of a grounded capacitor C1. An output signal Vout is output from the signal output terminal. As described above, Cjc is a parasitic capacitance.
図２は図１のエミッタフォロア回路２のみを抜き出し、バイポーラトランジスタＱ２とエミッタ抵抗Ｒ４とを電流源Ｉｓに置き換えた図である。また、図３（Ａ）は図１４に示した従来のエミッタフォロア回路のバイポーラトランジスタＱ１００のベース電位ｂ１および本実施の形態のエミッタフォロア回路２のバイポーラトランジスタＱ２のベース電位ｂ２の変化の１例を示す図、図３（Ｂ）はバイポーラトランジスタＱ１００のコレクタ電位ｃ１およびバイポーラトランジスタＱ２のコレクタ電位ｃ２の変化の１例を示す図、図３（Ｃ）はバイポーラトランジスタＱ１００のエミッタ電位ｅ１およびバイポーラトランジスタＱ２のエミッタ電位ｅ２の変化の１例を示す図、図４は図１４に示した従来のトランスインピーダンスアンプ回路と本実施の形態のトランスインピーダンスアンプ回路のトランスインピーダンス利得を示す図である。図３（Ａ）〜図３（Ｃ）の縦軸は電圧、横軸は時間、図４の縦軸はトランスインピーダンス利得、横軸は周波数である。なお、ｂ３，ｃ３，ｅ３は後述する第２の実施の形態のエミッタフォロア回路のバイポーラトランジスタＱ２のベース電位、コレクタ電位、エミッタ電位である。 FIG. 2 is a diagram in which only the emitter follower circuit 2 of FIG. 1 is extracted, and the bipolar transistor Q2 and the emitter resistor R4 are replaced with a current source Is. FIG. 3A shows an example of changes in the base potential b1 of the bipolar transistor Q100 of the conventional emitter follower circuit shown in FIG. 14 and the base potential b2 of the bipolar transistor Q2 of the emitter follower circuit 2 of the present embodiment. FIG. 3B shows an example of changes in the collector potential c1 of the bipolar transistor Q100 and the collector potential c2 of the bipolar transistor Q2. FIG. 3C shows the emitter potential e1 of the bipolar transistor Q100 and the bipolar transistor Q2. FIG. 4 is a diagram showing an example of a change in the emitter potential e2 of FIG. 4, and FIG. 4 is a diagram showing transimpedance gains of the conventional transimpedance amplifier circuit shown in FIG. 3A to 3C, the vertical axis represents voltage, the horizontal axis represents time, the vertical axis in FIG. 4 represents transimpedance gain, and the horizontal axis represents frequency. Note that b3, c3, and e3 are the base potential, collector potential, and emitter potential of the bipolar transistor Q2 of the emitter follower circuit of the second embodiment to be described later.
上記のとおり、図１４に示した従来のエミッタフォロア回路では、バイポーラトランジスタＱ１００のベース電位ｂ１とコレクタ電位ｃ１は逆相の関係である（図３（Ａ）、図３（Ｂ））。 As described above, in the conventional emitter follower circuit shown in FIG. 14, the base potential b1 and the collector potential c1 of the bipolar transistor Q100 are in an opposite phase relationship (FIGS. 3A and 3B).
これに対して、本実施の形態では、エミッタフォロア回路２のバイポーラトランジスタＱ２（電流源Ｉｓ）に流れる電流をＩC、コンデンサＣ１に流れる電流をＩcap、エミッタ抵抗Ｒ３に流れる電流をＩRとすると、次式が成立する。
ＩR＝Ｉcap＋ＩC ・・・（１）
In contrast, in the present embodiment, the current flowing through the bipolar transistor Q2 (current source Is) of the emitter follower circuit 2 is I C , the current flowing through the capacitor C1 is I cap , and the current flowing through the emitter resistor R3 is I R. Then, the following equation is established.
I R = I cap + I C (1)
したがって、交流成分に注目すると、電流ＩcapとＩCは逆位相の関係にある。また、エミッタフォロア回路２のバイポーラトランジスタＱ２のベース電位ｂ２が増加すると電流ＩCも増加するため、ベース電位ｂ２と電流ＩCは同相の関係にある。コンデンサＣ１の電流位相に対し、電圧位相は９０度遅れるため、結果的に、バイポーラトランジスタＱ２のコレクタ電位ｃ２はベース電位ｂ２に対し、９０度進んだ位相にある（図３（Ａ）、図３（Ｂ））。 Therefore, when attention is paid to the AC component, the currents I cap and I C are in an antiphase relationship. Further, when the base potential b2 of the bipolar transistor Q2 of the emitter follower circuit 2 increases, the current I C also increases. Therefore, the base potential b2 and the current I C are in the same phase. Since the voltage phase is delayed by 90 degrees with respect to the current phase of the capacitor C1, as a result, the collector potential c2 of the bipolar transistor Q2 is in a phase advanced by 90 degrees with respect to the base potential b2 (FIG. 3A, FIG. 3). (B)).
一方、高周波回路の場合、コンデンサＣ１のインピーダンスは低インピーダンス（１／ｊωＣ）となる（ＣはコンデンサＣ１の容量、ωは角周波数）。つまり、コンデンサＣ１は一種のバイパスコンデンサとして働くため、エミッタフォロア回路２のバイポーラトランジスタＱ２のコレクタ電位ｃ２の振幅はコンデンサＣ１が無い従来のエミッタフォロア回路のコレクタ電位ｃ１と比較して小さなものとなる（図３（Ｂ））。 On the other hand, in the case of a high-frequency circuit, the impedance of the capacitor C1 is low impedance (1 / jωC) (C is the capacitance of the capacitor C1, and ω is an angular frequency). That is, since the capacitor C1 functions as a kind of bypass capacitor, the amplitude of the collector potential c2 of the bipolar transistor Q2 of the emitter follower circuit 2 is smaller than the collector potential c1 of the conventional emitter follower circuit without the capacitor C1 ( FIG. 3 (B)).
その結果、バイポーラトランジスタＱ２のベース電位ｂ２とコレクタ電位ｃ２の電位差が減少するので、バイポーラトランジスタＱ２のベース−コレクタ間に存在する寄生容量Ｃｊｃの影響を低減することができ、エミッタフォロア回路２の高周波特性を改善することができる。 As a result, since the potential difference between the base potential b2 and the collector potential c2 of the bipolar transistor Q2 is reduced, the influence of the parasitic capacitance Cjc existing between the base and collector of the bipolar transistor Q2 can be reduced, and the high frequency of the emitter follower circuit 2 can be reduced. The characteristics can be improved.
図４におけるＧ０は図１４に示した従来のトランスインピーダンスアンプ回路のトランスインピーダンス利得を示し、Ｇ１は本実施の形態のトランスインピーダンスアンプ回路のトランスインピーダンス利得を示している。図４によれば、従来のトランスインピーダンスアンプ回路のトランスインピーダンス利得が１／√２になるｆ−３ｄＢ帯域は３０．２３ＧＨｚである。これに対して、本実施の形態のトランスインピーダンスアンプ回路のｆ−３ｄＢ帯域は３１．１３ＧＨｚであり、従来のトランスインピーダンスアンプ回路に対して＋３％の改善が得られている。 4, G0 represents the transimpedance gain of the conventional transimpedance amplifier circuit shown in FIG. 14, and G1 represents the transimpedance gain of the transimpedance amplifier circuit of the present embodiment. According to FIG. 4, the f-3 dB band where the transimpedance gain of the conventional transimpedance amplifier circuit is 1 / √2 is 30.23 GHz. On the other hand, the f-3 dB band of the transimpedance amplifier circuit of the present embodiment is 31.13 GHz, which is + 3% improvement over the conventional transimpedance amplifier circuit.
なお、図５に示すように、ベース接地型増幅器１においてエミッタ抵抗Ｒ２の代わりに定電流源ＩＳ１を用い、エミッタフォロア回路２においてエミッタ抵抗Ｒ４の代わりに定電流源ＩＳ２を用いるようにしてもよい。 As shown in FIG. 5, a constant current source IS1 may be used instead of the emitter resistor R2 in the grounded base amplifier 1, and a constant current source IS2 may be used instead of the emitter resistor R4 in the emitter follower circuit 2. .
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図６は本発明の第２の実施の形態に係るトランスインピーダンスアンプ回路の構成を示す回路図であり、図１と同一の構成には同一の符号を付してある。本実施の形態のトランスインピーダンスアンプ回路は、ベース接地型増幅器１と、エミッタフォロア回路２ａとから構成される。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 6 is a circuit diagram showing a configuration of a transimpedance amplifier circuit according to the second embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals. The transimpedance amplifier circuit according to the present embodiment includes a grounded base amplifier 1 and an emitter follower circuit 2a.
エミッタフォロア回路２ａは、バイポーラトランジスタＱ２と、コレクタ抵抗Ｒ３と、エミッタ抵抗Ｒ４と、一端がバイポーラトランジスタＱ２のコレクタに接続されたインダクタＬ１と、一端がインダクタＬ１の他端に接続され、他端が接地されたコンデンサＣ１とから構成される。このように、本実施の形態では、バイポーラトランジスタＱ２のコレクタにインダクタＬ１とコンデンサＣ１とを接続している。 The emitter follower circuit 2a includes a bipolar transistor Q2, a collector resistor R3, an emitter resistor R4, an inductor L1 having one end connected to the collector of the bipolar transistor Q2, one end connected to the other end of the inductor L1, and the other end The capacitor C1 is grounded. Thus, in this embodiment, the inductor L1 and the capacitor C1 are connected to the collector of the bipolar transistor Q2.
図７は図６のエミッタフォロア回路２ａのみを抜き出し、バイポーラトランジスタＱ２とエミッタ抵抗Ｒ４とを電流源Ｉｓに置き換えた図である。ここでは、バイポーラトランジスタＱ２（電流源Ｉｓ）に流れる電流をＩC、インダクタＬ１とコンデンサＣ１に流れる電流をＩLC、エミッタ抵抗Ｒ３に流れる電流をＩRとすると、次式が成立する。
ＩR＝ＩLC＋ＩC ・・・（２）
FIG. 7 is a diagram in which only the emitter follower circuit 2a of FIG. 6 is extracted, and the bipolar transistor Q2 and the emitter resistor R4 are replaced with a current source Is. Here, when the current flowing through the bipolar transistor Q2 (current source Is) is I C , the current flowing through the inductor L1 and the capacitor C1 is I LC , and the current flowing through the emitter resistor R3 is I R , the following equation is established.
I R = I LC + I C (2)
電流ＩLCとＩCが逆位相の関係にあることと、エミッタフォロア回路２ａのバイポーラトランジスタＱ２のベース電位ｂ３と電流ＩCが同相の関係にあることは、第１の実施の形態と同じである。 It is the same as in the first embodiment that the currents I LC and I C are in an antiphase relationship and that the base potential b3 of the bipolar transistor Q2 of the emitter follower circuit 2a and the current I C are in an in-phase relationship. is there.
ＬＣ直列回路では、電流位相と電圧位相の関係は、ωＬと１／ωＣの大小関係で定まる（ＬはインダクタＬ１のインダクタンス、ＣはコンデンサＣ１の容量、ωは回路を流れる電流の角周波数）。
（I）ωＬ＞１／ωＣならば電流位相に対し、電圧位相は９０度進む。
（II）ωＬ＝１／ωＣならば電流位相と電圧位相は同相となる。
（III）ωＬ＜１／ωＣならば電流位相に対し、電圧位相は９０度遅れる。
In the LC series circuit, the relationship between the current phase and the voltage phase is determined by the magnitude relationship between ωL and 1 / ωC (L is the inductance of the inductor L1, C is the capacitance of the capacitor C1, and ω is the angular frequency of the current flowing through the circuit).
(I) If ωL> 1 / ωC, the voltage phase advances 90 degrees with respect to the current phase.
(II) If ωL = 1 / ωC, the current phase and the voltage phase are in phase.
(III) If ωL <1 / ωC, the voltage phase is delayed by 90 degrees with respect to the current phase.
Ｌ，Ｃの選び方にもよるが、今回のような高周波回路では、電流位相に対し、電圧位相は９０度進む。結果的に、バイポーラトランジスタＱ２のコレクタ電位ｃ３はベース電位ｂ３に対し、９０度遅れた位相にある（図３（Ａ）、図３（Ｂ））。
一方、振幅については、第１の実施の形態の時ほど小さくはならないが、バイポーラトランジスタＱ２のコレクタ電位ｃ３の振幅はインダクタＬ１およびコンデンサＣ１が無い従来のエミッタフォロア回路のコレクタ電位ｃ１と比較して小さなものとなる（図３（Ｂ））。
Depending on how L and C are selected, the voltage phase advances 90 degrees with respect to the current phase in the high-frequency circuit such as this time. As a result, the collector potential c3 of the bipolar transistor Q2 is in a phase delayed by 90 degrees with respect to the base potential b3 (FIGS. 3A and 3B).
On the other hand, the amplitude is not as small as in the first embodiment, but the amplitude of the collector potential c3 of the bipolar transistor Q2 is compared with the collector potential c1 of the conventional emitter follower circuit without the inductor L1 and the capacitor C1. It becomes small (FIG. 3B).
その結果、バイポーラトランジスタＱ２のベース電位ｂ３とコレクタ電位ｃ３の電位差が減少するので、バイポーラトランジスタＱ２のベース−コレクタ間に存在する寄生容量Ｃｊｃの影響を低減することができ、エミッタフォロア回路２ａの高周波特性を改善することができる。Ｌ，Ｃの選び方によっては、共振周波数を所望の周波数に合わせることで、エミッタフォロア回路２ａの高周波特性をさらに改善することができる。 As a result, since the potential difference between the base potential b3 and the collector potential c3 of the bipolar transistor Q2 is reduced, the influence of the parasitic capacitance Cjc existing between the base and collector of the bipolar transistor Q2 can be reduced, and the high frequency of the emitter follower circuit 2a can be reduced. The characteristics can be improved. Depending on how L and C are selected, the high frequency characteristics of the emitter follower circuit 2a can be further improved by adjusting the resonance frequency to a desired frequency.
図４におけるＧ０は図１４に示した従来のトランスインピーダンスアンプ回路のトランスインピーダンス利得を示し、Ｇ２は本実施の形態のトランスインピーダンスアンプ回路のトランスインピーダンス利得を示している。図４によれば、従来のトランスインピーダンスアンプ回路のｆ−３ｄＢ帯域は３０．２３ＧＨｚである。これに対して、本実施の形態のトランスインピーダンスアンプ回路のｆ−３ｄＢ帯域は３１．８１ＧＨｚであり、従来のトランスインピーダンスアンプ回路に対して＋５．２％の改善が得られている。 4, G0 represents the transimpedance gain of the conventional transimpedance amplifier circuit shown in FIG. 14, and G2 represents the transimpedance gain of the transimpedance amplifier circuit of the present embodiment. According to FIG. 4, the f-3 dB band of the conventional transimpedance amplifier circuit is 30.23 GHz. On the other hand, the f-3 dB band of the transimpedance amplifier circuit of this embodiment is 31.81 GHz, which is an improvement of + 5.2% over the conventional transimpedance amplifier circuit.
なお、図８に示すように、ベース接地型増幅器１においてエミッタ抵抗Ｒ２の代わりに定電流源ＩＳ１を用い、エミッタフォロア回路２ａにおいてエミッタ抵抗Ｒ４の代わりに定電流源ＩＳ２を用いるようにしてもよい。 As shown in FIG. 8, a constant current source IS1 may be used instead of the emitter resistor R2 in the grounded base amplifier 1, and a constant current source IS2 may be used instead of the emitter resistor R4 in the emitter follower circuit 2a. .
第１、第２の実施の形態では、電源電位とバイポーラトランジスタＱ２のコレクタとの間にコレクタ抵抗Ｒ３を挿入しているが、図９、図１０に示すようにダイオード接続トランジスタＱ３を挿入してもよい。図９は第１の実施の形態にダイオード接続トランジスタＱ３を適用した回路図であり、図１０は第２の実施の形態にダイオード接続トランジスタＱ３を適用した回路図である。ダイオード接続トランジスタＱ３を設ける場合、ベースおよびコレクタを電源電位に接続し、エミッタをバイポーラトランジスタＱ２のコレクタに接続すればよい。 In the first and second embodiments, the collector resistor R3 is inserted between the power supply potential and the collector of the bipolar transistor Q2. However, as shown in FIGS. 9 and 10, the diode-connected transistor Q3 is inserted. Also good. FIG. 9 is a circuit diagram in which the diode-connected transistor Q3 is applied to the first embodiment, and FIG. 10 is a circuit diagram in which the diode-connected transistor Q3 is applied to the second embodiment. When the diode-connected transistor Q3 is provided, the base and collector are connected to the power supply potential, and the emitter is connected to the collector of the bipolar transistor Q2.
また、第１、第２の実施の形態では、エミッタフォロア回路２，２ａを用いる回路の例としてトランスインピーダンスアンプ回路を例に挙げて説明し、エミッタフォロア回路２，２ａの前段に設ける回路としてベース接地型増幅器１を例に挙げて説明しているが、これに限るものではなく、他の回路とエミッタフォロア回路２，２ａを組み合わせてもよいことは言うまでもない。 In the first and second embodiments, a transimpedance amplifier circuit is described as an example of a circuit using the emitter follower circuits 2 and 2a, and a base circuit is provided as a circuit provided before the emitter follower circuits 2 and 2a. The grounded amplifier 1 has been described as an example, but the present invention is not limited to this, and it goes without saying that other circuits and the emitter follower circuits 2 and 2a may be combined.
本発明は、エミッタフォロア回路に適用することができる。 The present invention can be applied to an emitter follower circuit.
１…ベース接地型増幅器、２，２ａ…エミッタフォロア回路、Ｑ１〜Ｑ３…バイポーラトランジスタ、Ｒ１〜Ｒ４…抵抗、Ｃ１…コンデンサ、Ｌ１…インダクタ、ＩＳ１，ＩＳ２…定電流源。 DESCRIPTION OF SYMBOLS 1 ... Base-grounded amplifier, 2, 2a ... Emitter follower circuit, Q1-Q3 ... Bipolar transistor, R1-R4 ... Resistance, C1 ... Capacitor, L1 ... Inductor, IS1, IS2 ... Constant current source.
Claims (2)
一端が前記バイポーラトランジスタのエミッタに接続され、他端が接地されたエミッタ抵抗または定電流源と、
一端が電源電位に接続され他端が前記バイポーラトランジスタのコレクタに接続されたコレクタ抵抗またはダイオード接続トランジスタと、
前記バイポーラトランジスタのコレクタと接地との間に挿入されたコンデンサと、
前記バイポーラトランジスタのコレクタと接地との間に、前記コンデンサと直列に挿入されたインダクタとを備えることを特徴とするエミッタフォロア回路。 A bipolar transistor having a base connected to the signal input terminal and an emitter connected to the signal output terminal;
An emitter resistor or a constant current source having one end connected to the emitter of the bipolar transistor and the other end grounded;
A collector resistor or diode-connected transistor having one end connected to the power supply potential and the other end connected to the collector of the bipolar transistor;
A capacitor inserted between the collector of the bipolar transistor and ground ;
An emitter follower circuit comprising an inductor inserted in series with the capacitor between a collector of the bipolar transistor and ground .
前記インダクタのインダクタンスをＬ、前記コンデンサの容量をＣ、回路を流れる電流の角周波数をωとしたとき、ωＬ＞１／ωＣであることを特徴とするエミッタフォロア回路。 The emitter follower circuit according to claim 1 .
An emitter follower circuit, wherein ωL> 1 / ωC, where L is an inductance of the inductor, C is a capacitance of the capacitor, and ω is an angular frequency of a current flowing through the circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014067693A JP6235395B2 (en) | 2014-03-28 | 2014-03-28 | Emitter follower circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014067693A JP6235395B2 (en) | 2014-03-28 | 2014-03-28 | Emitter follower circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015192267A JP2015192267A (en) | 2015-11-02 |
| JP6235395B2 true JP6235395B2 (en) | 2017-11-22 |
Family
ID=54426464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014067693A Active JP6235395B2 (en) | 2014-03-28 | 2014-03-28 | Emitter follower circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6235395B2 (en) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4871862A (en) * | 1971-12-28 | 1973-09-28 | ||
| JPS5263313U (en) * | 1975-11-06 | 1977-05-10 | ||
| JPS5268151U (en) * | 1975-11-17 | 1977-05-20 | ||
| JPS6128405Y2 (en) * | 1979-09-29 | 1986-08-23 | ||
| JPS61285813A (en) * | 1985-06-12 | 1986-12-16 | Toshiba Corp | Phase split circuit |
| JPS63217704A (en) * | 1987-03-05 | 1988-09-09 | Sumitomo Electric Ind Ltd | High speed amplifier |
| JP3217806B2 (en) * | 1991-06-14 | 2001-10-15 | 株式会社リコー | Light detection circuit |
| JPH11298295A (en) * | 1998-04-10 | 1999-10-29 | Mitsubishi Electric Corp | Unbalance-balance converter and balanced mixer |
| KR20060032270A (en) * | 2004-10-11 | 2006-04-17 | 아바고테크놀로지스코리아 주식회사 | A doherty amplifier using a active phase splitter |
| JP2006352202A (en) * | 2005-06-13 | 2006-12-28 | New Japan Radio Co Ltd | Power amplifier |
-
2014
- 2014-03-28 JP JP2014067693A patent/JP6235395B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015192267A (en) | 2015-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8704597B2 (en) | Amplifiers and related receiver systems | |
| US9780725B2 (en) | Improving oscillator phase noise using active device stacking | |
| CN101978600B (en) | Capacitance multiplier circuit | |
| JP2007259409A (en) | Variable gain amplifier | |
| KR101855037B1 (en) | Sub-nyquist receiver of using pseudo random binary sequence generator | |
| US7227392B2 (en) | Frequency multiplier | |
| JP6488674B2 (en) | DC offset cancel circuit | |
| KR100371876B1 (en) | Frequency converter | |
| US9252726B2 (en) | Dual path operational amplifier | |
| JP6235395B2 (en) | Emitter follower circuit | |
| JP2020057934A (en) | Power amplifier circuit | |
| JP4739717B2 (en) | Distortion compensation circuit | |
| JP4535859B2 (en) | Differential amplifier | |
| US6958650B1 (en) | Push-pull buffer/amplifier | |
| JP2008124559A (en) | Power amplifier and communication device employing the same | |
| JP2009094570A (en) | Amplifier | |
| JP2010118930A (en) | Frequency converter | |
| JPWO2015128965A1 (en) | Active balun circuit and transformer | |
| JP6336775B2 (en) | Variable gain amplifier | |
| JP6117726B2 (en) | Transimpedance amplifier circuit | |
| US20230047042A1 (en) | Power amplifying circuits | |
| KR101584448B1 (en) | Active balun for large signal and differential power amplifier using the same | |
| JP2007028503A (en) | Voltage-current converter circuit and differential voltage amplifier circuit with same, voltage controlled gain variable amplifier circuit and mixer circuit | |
| US8004365B2 (en) | Amplifier circuit | |
| JP6145150B2 (en) | Variable band amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171026 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6235395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |