[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6291796B2 - 増幅器 - Google Patents

増幅器 Download PDF

Info

Publication number
JP6291796B2
JP6291796B2 JP2013232158A JP2013232158A JP6291796B2 JP 6291796 B2 JP6291796 B2 JP 6291796B2 JP 2013232158 A JP2013232158 A JP 2013232158A JP 2013232158 A JP2013232158 A JP 2013232158A JP 6291796 B2 JP6291796 B2 JP 6291796B2
Authority
JP
Japan
Prior art keywords
output
signal
amplifier
current
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013232158A
Other languages
English (en)
Other versions
JP2015095673A (ja
Inventor
延正 長谷川
延正 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2013232158A priority Critical patent/JP6291796B2/ja
Priority to US14/530,028 priority patent/US9300253B2/en
Publication of JP2015095673A publication Critical patent/JP2015095673A/ja
Application granted granted Critical
Publication of JP6291796B2 publication Critical patent/JP6291796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45228—A transformer being added at the output or the load circuit of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

本発明は、増幅器に関する。
従来より、複数段のトランジスタを含む高周波増幅手段と、高周波増幅手段の入力側から高周波信号の一部を取り出し、取り出した信号を包絡線信号に変換する検波器を含み、検波器から出力される低周波信号を高周波増幅手段の最終段のゲート或いはベースバイアスに注入するフィードフォワード手段とを備える電力増幅装置がある（例えば、特許文献１参照）。
特開２００３−３３８７１３号公報
ところで、従来の電力増幅装置では、検波器から出力される低周波信号をフィードフォワード手段が高周波増幅手段の最終段のゲート或いはベースバイアスに注入している。
しかしながら、最終段の増幅部は、初段の増幅部よりもサイズが大きく、ゲート容量が大きいため、検波器から出力される低周波信号を最終段のゲート或いはベースバイアスに注入しても、最終段の出力信号が入力信号に追従できないおそれがある。
このように最終段の出力信号が入力信号に追従できない場合には、最終段の出力信号に歪みが生じる。最終段の出力信号に歪みが生じると、電力増幅装置の出力信号の出力に対する利得の特性が一定ではなくなり、特に、出力信号の出力が高い動作領域において歪みが顕著になる。
そこで、出力信号の出力に対する利得の特性が一定の特性に近づくように利得の特性を改善した増幅器を提供することを目的とする。
本発明の実施の形態の増幅器は、入力信号が一次側に入力され、前記入力信号に基づく差動信号を二次側から出力する第１トランスと、前記第１トランスの二次側に接続される第１差動増幅段と、前記第１差動増幅段の出力側に接続される第２トランスと、前記第２トランスの出力側に接続される第２差動増幅段と、前記第２差動増幅段から出力される差動信号をシングルエンド形式の出力信号に変換する第３トランスと、前記第１トランスの二次側コイルに第１バイアス電圧を供給する第１バイアス回路と、前記第２トランスの二次側コイルに第２バイアス電圧を供給する第２バイアス回路とを含み、前記第１バイアス回路は、前記出力信号の電力に対する利得の特性が、前記出力信号の電力に対して利得が一定になる特性に近づくように、前記入力信号に基づき、前記出力信号の電力が第１電力以上の動作領域において、前記第１バイアス電圧を第１電圧以上に制御し、前記出力信号の電力が前記第１電力より小さい動作領域において、前記第１バイアス電圧を前記第１電圧より小さくなるように制御し、前記第２バイアス回路は、前記出力信号の電力に対する利得の特性が一定な特性に近づくように、前記入力信号に基づき、前記出力信号の電力が前記第１電力よりも低い第２電力以下の動作領域において、前記第２バイアス電圧を第２電圧以上に制御し、前記出力信号の電力が前記第２電力より大きい動作領域において、前記第２バイアス電圧を前記第２電圧より小さくなるように制御する。
出力信号の出力に対する利得の特性が一定の特性に近づくように利得の特性を改善した増幅器を提供することができる。
スマートフォン端末機の送受信回路５００を示す図である。 前提技術の増幅器１に生じるＩＭ３信号を示す図である。 前提技術の増幅器１を示す図である。 前提技術の増幅器１の出力電力に対するＩＭ３信号の信号レベルの特性と、出力電力に対する消費電流及び利得の特性を示す図である。 実施の形態の増幅器１００を示す図である。 増幅器１００に入力される入力信号を示す図である。 実施の形態の増幅器１００の制御回路１１０を示す図である。 実施の形態の増幅器１００の制御回路１１０においてＩＶコンバータ１３０とバッファ１５０を設けることの効果を説明する図である。 実施の形態の増幅器１００の各ノードにおけるカットオフ周波数の関係を示す図である。 入力端子１０１Ａに入力される入力信号Ｖｉｎ、包絡線検波部１２０から出力される電流Ｉｄｅｔ、及びバッファ１５０から出力されるバイアス電圧Ｖｂｉａｓ１の関係を示す図である。 ２つのＩＭ３信号のスプリットを示す図である。 実施の形態の増幅器１００の制御回路１６０を示す図である。 入力端子１０１Ａに入力される入力信号Ｖｉｎ、包絡線検波部１７０から出力される電流Ｉｄｅｔ、及びコアバイアス回路１９０から出力されるバイアス電圧Ｖｂｉａｓ２の関係を示す図である。 実施の形態の増幅器１００の動作を示す図である。 実施の形態の増幅器１００の動作を示す図である。
以下、実施の形態の増幅器について説明する。実施の形態の増幅器は、一例として、スマートフォン端末機又は携帯電話端末機等の送信回路の最終段に位置するパワーアンプとして用いられるものである。
このため、まず図１を用いて、スマートフォン端末機の送受信回路５００について説明する。
図１は、スマートフォン端末機の送受信回路５００を示す図である。送受信回路５００は、ベースバンド回路５０１、発振器５０２、アンテナスイッチ５０３、アンテナ５０４、変調回路５１１、ミキサ５１２、送信フィルタ５１３、及びパワーアンプ５１４を含む。また、送受信回路５００は、さらに、ＬＮＡ(Low Noise Amplifier)５２１、受信フィルタ５２２、ミキサ５２３、フィルタ５２４、復調回路５２５を含む。
ベースバンド回路５０１は、ベースバンド信号を出力する。発振器５０２は、ミキサ５１２と５２３に接続されており、搬送波の信号をミキサ５１２と５２３に発振する。
アンテナスイッチ５０３は、パワーアンプ５１４の出力端子、ＬＮＡ５２１の入力端子、及びアンテナ５０４の間に設けられており、アンテナ５０４とパワーアンプ５１４又はＬＮＡ５２１とを接続する。
アンテナ５０４は、スマートフォン端末機のアンテナであり、音声等のデータ又は通信データ等の送信及び受信を行う。
変調回路５１１は、ベースバンド回路５０１から入力されるベースバンド信号を変調して出力する。ミキサ５１２は、ベースバンド回路５０１から入力されるベースバンド信号と、発振器５０２から入力される信号とを合成した送信信号を送信フィルタ５１３に出力する。
送信フィルタ５１３は、バンドパスフィルタであり、ミキサ５１２から入力される信号から所望の帯域の送信信号のみを通過させてパワーアンプ５１４に出力する。
パワーアンプ５１４は、送信フィルタ５１３から入力される送信信号を増幅し、アンテナスイッチ５０３を介してアンテナ５０４に出力する。
なお、変調回路５１１、ミキサ５１２、送信フィルタ５１３、及びパワーアンプ５１４は、送信回路を構築する。
ＬＮＡ５２１は、アンテナ５０４からアンテナスイッチ５０３を介して入力される受信信号を増幅して受信フィルタ５２２に出力する。受信フィルタ５２２は、バンドパスフィルタであり、ＬＮＡ５２１から入力される信号から所望の帯域の受信信号のみを通過させてミキサ５２３に出力する。
ミキサ５２３は、受信フィルタ５２２から入力される受信信号と、発振器５０２から入力される搬送波の信号とに基づき、ベースバンド信号の周波数帯域の受信信号を抽出する。
フィルタ５２４は、バンドパスフィルタであり、ミキサ５２３から入力される受信信号のうちの所望の帯域の成分のみを通過させて復調回路５２５に入力する。復調回路５２５は、フィルタ５２４から出力される受信信号を復調してベースバンド回路５０１に入力する。
以上のように、送受信回路５００では、ベースバンド回路５０１とアンテナ５０４との間で、送信信号又は受信信号の処理が行われる。本実施の形態では、パワーアンプ５１４として用いることができる増幅器について説明する。
送信回路の最後段のパワーアンプ５１４は、アンテナ５０４を通じて基地局にまで信号を送る高周波アンプであるため、出力が大きく、送信信号の歪みが生じ易い。
送信信号の歪みを少なく保つには、消費電流を大きくする必要があるが、スマートフォン端末機又は携帯電話端末機の消費電流においてパワーアンプ５１４が占める割合は大きいため、パワーアンプ５１４の消費電流を容易に増やすことはできない。
従って、パワーアンプ５１４の消費電流の増大を出来るだけ抑えた上で、歪みを小さくする必要がある。
ここで歪みの指標について説明する。歪みの指標としては様々なものがあるが、ここでは増幅器の歪みの大きさを表す指標として一般的な３次相互変調歪み(ＩＭ３信号)を用いる。
また、ＩＭ３信号の説明には前提技術の増幅器１を用いる。図２は、前提技術の増幅器１に生じるＩＭ３信号を示す図である。
ＩＭ３信号は、非線形的な利得特性を有する増幅器１にツートーン信号を入力した時に、増幅器１の非線形性によって生じる角周波数が2ω1−ω2と2ω2−ω1の信号成分である。ＩＭ３信号の発生過程を以下に示す。なお、ツートーン信号とは、振幅が等しく角周波数がω1とω2の２つの信号をいう。
ツートーン信号x(t)を次式（１）で表す。
Figure 0006291796
この場合に、増幅器１の出力信号y(t)は次式（２）で表すことができる。ただしα1>0である。
Figure 0006291796
出力信号y(t)の2ω1−ω2および2ω2−ω1の成分がＩＭ３信号であり、ＩＭ３信号は、角周波数が2ω1−ω2と2ω2−ω1の２つの信号に分けて捉えることができる。なお、増幅器１が差動アンプである場合には、出力信号y(t)に含まれるα2x(t)2の項は消失する。
そして、これらの２つのＩＭ３信号は、隣接するチャンネル（増幅器１に入力する入力信号のチャンネルに隣接する他のチャンネル）に対する妨害信号となる。
ここで、α3<0の場合は、増幅器１の利得は減少関数となり、図２（Ａ）に示すように、ＩＭ３信号の位相はツートーン信号に対し逆位相となる。
また、α3>0の場合は、増幅器１の利得は増大関数となり、図２（Ｂ）に示すように、ＩＭ３信号の位相はツートーン信号に対し同位相となる。
また、ツートーン信号x(t)を三角関数の公式に従って変形した式を次式（３）に示す。
Figure 0006291796
式（３）より、周波数(ω1+ω2)/2の波形に、周波数(ω1-ω2)/2の波形が乗じられていることが分かる。
ここで、実施の形態の増幅器について説明する前に、前提技術の増幅器１の詳細な構成と出力信号の歪みのシミュレーション結果について説明する。
図３は、前提技術の増幅器１を示す図である。図３（Ａ）は増幅器１の全体構成を示し、図３（Ｂ）は、ＤＲ段２０及びＰＡ段４０の内部構成を示す図である。
図３（Ａ）に示すように、前提技術の増幅器１は、入力端子１Ａ、出力端子１Ｂ、入力トランス１０、ＤＲ段２０、段間トランス３０、ＰＡ段４０、出力トランス５０、及びバイアス回路６０、７０を含む。
前提技術の増幅器１は、例えば、スマートフォン端末機又は携帯電話端末機等の送信回路の最終段に位置するパワーアンプとして用いられるものであり、図１に示すパワーアンプ５１４の代わりに利用可能である。
入力端子１Ａは、増幅器１の前段のフィルタ等に接続され、送信信号が入力される端子である。入力端子１Ａは、入力トランス１０の一次巻線１１の一端（図中上側の端子）に接続される。
出力端子１Ｂは、増幅器１の後段のアンテナ等に接続される端子であり、増幅器１で増幅された送信信号を出力する。出力端子１Ｂは、出力トランス５０の二次巻線５２の一端（図中上側の端子）に接続される。
なお、以下では、増幅器１の入力端子１Ａに入力される送信信号を入力信号として取り扱い、増幅器１で増幅されて出力端子１Ｂから出力される送信信号を出力信号として取り扱う。
入力トランス１０は、一次巻線１１と、一対の二次巻線１２Ａ、１２Ｂとを有する。入力トランス１０は、入力側の整合トランスとして機能する。一次巻線１１は、一端（図中上側の端子）が入力端子１Ａに接続され、他端（図中下側の端子）が接地される。
二次巻線１２Ａは、一端（図中上側の端子）がＤＲ段２０の一方（図中上側）の入力端子に接続され、他端（図中下側の端子）は中点１２Ｃに接続される。二次巻線１２Ａは、一次巻線１１と同一極性で巻回されている。
二次巻線１２Ｂは、一端（図中上側の端子）が中点１２Ｃに接続され、他端（図中下側の端子）がＤＲ段２０の他方（図中下側）の入力端子に接続される。二次巻線１２Ｂは、一次巻線１１及び二次巻線１２Ａとは逆極性で巻回されている。
なお、中点１２Ｃは、二次巻線１２Ａと１２Ｂとの接続点であり、バイアス回路６０の出力端子が接続される。中点１２Ｃにはバイアス回路６０からバイアス電圧が供給される。
ＤＲ段２０は、ドライブ(Drive)段又は初段として機能する増幅段である。ＤＲ段２０は、一対の入力端子と、一対の出力端子を有する。ＤＲ段２０の一対の入力端子はそれぞれ、二次巻線１２Ａの一端と、二次巻線１２Ｂの他端とに接続されている。ＤＲ段２０の一対の出力端子は、それぞれ、段間トランス３０の一次巻線３１Ａの一端（図中上側の端子）と、一次巻線３１Ｂの他端（図中下側の端子）とに接続されている。
ＤＲ段２０は、図３（Ｂ）に示すように、一対のＮＭＯＳ(N-channel Metal Oxide Silicon)トランジスタ２１、２２を有する。ＮＭＯＳトランジスタ２１は、ゲートが二次巻線１２Ａの一端に接続され、ソースが接地され、ドレインが一次巻線３１Ａの一端に接続される。ＮＭＯＳトランジスタ２２は、ゲートが二次巻線１２Ｂの他端に接続され、ソースが接地され、ドレインが一次巻線３１Ｂの他端に接続される。
ＤＲ段２０は、入力トランス１０から入力される送信信号を増幅して段間トランス３０に出力する。
段間トランス３０は、一次巻線３１Ａ、３１Ｂと、二次巻線３２Ａ、３２Ｂとを有し、ＤＲ段２０とＰＡ段４０との間に位置する整合トランスとして機能する。
一次巻線３１Ａの一端にはＤＲ段２０の一方の出力端子が接続され、一次巻線３１Ｂの他端にはＤＲ段２０の他方の出力端子が接続される。一次巻線３１Ａの他端（図中下側の端子）と、一次巻線３１Ｂの一端（図中上側の端子）とは中点３１Ｃで接続されている。中点３１Ｃには直流電源ＶＤＤが接続されており、バイアス電圧ＶＤＤが入力される。
二次巻線３２Ａの一端（図中上側の端子）は、ＰＡ段４０の一方（図中上側）の入力端子に接続され、二次巻線３２Ｂの他端（図中下側の端子）は、ＰＡ段４０の他方（図中下側）の入力端子に接続される。
二次巻線３２Ａの他端（図中下側の端子）と、二次巻線３２Ｂの一端（図中上側の端子）とは、中点３２Ｃで接続される。中点３２Ｃには、バイアス回路７０の出力端子が接続されており、バイアス回路７０からバイアス電圧が供給される。
なお、一次巻線３１Ａと二次巻線３２Ａとは同一極性で巻回され、一次巻線３１Ｂと二次巻線３２Ｂとは同一極性で巻回される。一次巻線３１Ａと一次巻線３１Ｂとは逆極性で巻回されており、二次巻線３２Ａと二次巻線３２Ｂとは逆極性で巻回されている。
一次巻線３１Ａと二次巻線３２Ａの極性は、一次巻線１１と二次巻線１２Ａの極性と等しい。
ＰＡ段４０は、最終段として機能する増幅段である。ＰＡ段４０は、一対の入力端子と、一対の出力端子を有する。ＰＡ段４０の一対の入力端子はそれぞれ、二次巻線３２Ａの一端と、二次巻線３２Ｂの他端とに接続されている。ＰＡ段４０の一対の出力端子は、それぞれ、出力トランス５０の一次巻線５１Ａの一端（図中上側の端子）と、一次巻線５１Ｂの他端（図中下側の端子）とに接続されている。
ＰＡ段４０は、図３（Ｂ）に示すように、一対のＮＭＯＳ(N-channel Metal Oxide Silicon)トランジスタ４１、４２を有する。ＮＭＯＳトランジスタ４１は、ゲートが二次巻線３２Ａの一端に接続され、ソースが接地され、ドレインが一次巻線５１Ａの一端に接続される。ＮＭＯＳトランジスタ４２は、ゲートが二次巻線３２Ｂの他端に接続され、ソースが接地され、ドレインが一次巻線５１Ｂの他端に接続される。
ＰＡ段４０は、段間トランス３０から入力される送信信号を増幅して出力トランス５０に出力する。
出力トランス５０は、一次巻線５１Ａ、５１Ｂと二次巻線５２とを有する。出力トランス５０は、出力側の整合トランスとして機能する。
一次巻線５１Ａの一端（図中上側の端子）は、ＰＡ段４０の一方の出力端子に接続され、一次巻線５１Ｂの他端（図中下側の端子）は、ＰＡ段４０の他方の出力端子に接続される。一次巻線５１Ａの他端（図中下側の端子）と一次巻線５１Ｂの一端（図中上側の端子）とは中点５１Ｃで接続される。
中点５１Ｃには直流電源ＶＤＤが接続されており、バイアス電圧ＶＤＤが供給される。
二次巻線５２は、一端（図中上側の端子）が出力端子１Ｂに接続され、他端（図中下側の端子）が接地される。二次巻線５２は、一次巻線５１Ａと同一極性で巻回されている。なお、二次巻線５２及び一次巻線５１Ａの極性は、段間トランス３０の一次巻線３１Ａ及び二次巻線３２Ａと等しい。
出力トランス５０は、ＰＡ段４０から一次巻線５１Ａ、５１Ｂに伝送される差動形式の送信信号をシングルエンド形式の送信信号に変換して二次巻線５２から出力端子１Ｂに出力する。
このような前提技術の増幅器１において、バイアス回路６０は、ＤＲ段２０の回路特性を最適化する一定のＤＣ電圧を入力トランス１０の二次巻線１２Ａと１２Ｂの中点１２Ｃに供給する。
同様に、バイアス回路７０は、ＰＡ段４０の回路特性を最適化する一定のＤＣ電圧を段間トランス３０の二次巻線３２Ａと３２Ｂの中点３２Ｃに供給する。
図４は、図３に示す前提技術の増幅器１の出力電力に対するＩＭ３信号の信号レベルの特性（図４（Ａ））と、出力電力に対する消費電流及び利得の特性（図４（Ｂ））を示す図である。図４に示す特性は、シミュレーションで得られた結果である。このシミュレーション結果は、ハーモニックバランス解析を用いて得られたものである。尚、ハーモニックバランス解析とはトランジェント解析と交流解析を合わせたシミュレーション解析方法である。
ここで、出力電力とは、図３に示す増幅器１の出力端子１Ｂから出力される電力である。また、消費電流は、出力電力を増幅器１が出力するために消費する電流である。また、利得は、増幅器１の入力信号に対する出力信号の利得である。
なお、ここでは、一例として、増幅器１の動作点は、２７．０ｄＢｍであることとする。
図４（Ａ）には、太破線でＩＭ３信号の許容上限レベルを示す。ＩＭ３信号の許容上限レベルは、図４（Ａ）に太破線で示すように、出力電力が２７．０ｄＢｍ以下では−３２ｄＢｃであり、出力電力が２７．０ｄＢｍ以上では図４（Ａ）には上限を示せないレベルである。
また、図４（Ａ）に細実線で示す２本の特性は、角周波数が2ω1−ω2と2ω2−ω1の２つのＩＭ３信号（図２（Ａ）、（Ｂ）参照）を表す。ただし、２本のＩＭ３信号の特性は略同様であるため、ここでは、２本のＩＭ３信号のうちのどちらがどちらの角周波数であるかを区別せずに示す。
図４（Ａ）に示すように、２本のＩＭ３信号は、出力電力が２７．０ｄＢｍのあたりで許容上限を超えている。
また、図４（Ｂ）には出力電力に対する消費電流と利得の特性を示す。図４（Ｂ）には太破線で消費電流の許容上限レベルを示す。消費電流の許容上限レベルは、出力電力が２７．０ｄＢｍ以下では４４０ｍＡであり、出力電力が２７．０ｄＢｍ以上では図４（Ｂ）には上限を示せないレベルである。
図４（Ｂ）に示すように、消費電流は動作点である２７．０ｄＢｍで許容上限を少し下回る程度でぎりぎりであり、これ以上増やすことができない。
また、利得の特性は、出力電力が２０．０ｄＢｍ〜２４．０ｄＢｍ程度の小信号動作領域において、出力電力の増大に伴って緩やかに増大しており、出力電力が２６．０ｄＢｍ〜２９．０ｄＢｍ程度の大信号動作領域において、出力電力の増大に伴って急激に減少している。
以上のように、前提技術の増幅器１では、動作点である２７．０ｄＢｍにおいて、消費電流は許容上限ぎりぎりであり、ＩＭ３信号は許容上限を超えている。
このようにＩＭ３信号のレベルが高いのは、出力電力に対する利得の特性が一定ではなく、特に大信号動作領域において低下度合が大きく歪んだ特性になっているからである。
また、ＩＭ３信号のレベルを低減するためには、一般的に、消費電流を増大させることが考えられるが、前提技術の増幅器１では消費電流は許容上限ぎりぎりであり、ＩＭ３信号のレベルを低減するために消費電流を増大させることは困難である。
従って、前提技術の増幅器１においてＩＭ３信号の信号レベルを低減するには、出力電力に対する利得の特性がフラット（一定）な特性に近づくように、補正を行うことが必要になる。
なお、ここでは、歪みのレベルを評価するために、一例としてＩＭ３信号のレベルを指標として検討を行うが、ＩＭ３信号以外の信号を用いて歪みレベルの評価を行ってもよい。ＩＭ３信号以外の信号を用いても、ＩＭ３信号を用いて歪みのレベルを評価する場合と同様に歪みのレベルを評価することが可能である。
以下、本発明の増幅器を適用した実施の形態について説明する。
＜実施の形態＞
図５は、実施の形態の増幅器１００を示す図である。図５において、前提技術の増幅器１（図３参照）と同様の構成要素には同一符号を付し、その説明を省略する。
図５に示すように、実施の形態の増幅器１００は、入力端子１０１Ａ、出力端子１０１Ｂ、入力トランス１０、ＤＲ段２０、段間トランス３０、ＰＡ段４０、出力トランス５０、及び制御回路１１０、１６０を含む。
なお、入力トランス１０は第１トランスの一例である。ＤＲ段２０は第１差動増幅段の一例である。段間トランス３０は、第２トランスの一例である。ＰＡ段４０は、第２差動増幅段の一例である。出力トランス５０は、第３トランスの一例である。
実施の形態の増幅器１００は、例えば、スマートフォン端末機又は携帯電話端末機等の送信回路の最終段に位置するパワーアンプとして用いられるものであり、図１に示すパワーアンプ５１４として利用可能である。ここでは、実施の形態の増幅器１００が図１に示すパワーアンプ５１４として用いられる場合について説明する。
入力端子１０１Ａは、増幅器１００の前段のフィルタ等（図１ではフィルタ５１３）に接続され、送信信号が入力される端子である。入力端子１０１Ａは、入力トランス１０の一次巻線１１の一端（図中上側の端子）に接続される。
出力端子１０１Ｂは、増幅器１００の後段のアンテナ等（図１ではアンテナスイッチ５０３）に接続される端子であり、増幅器１００で増幅された送信信号を出力する。出力端子１０１Ｂは、出力トランス５０の二次巻線５２の一端（図中上側の端子）に接続される。
なお、以下では、増幅器１００の入力端子１０１Ａに入力される送信信号を入力信号（Ｖｉｎ）として取り扱い、増幅器１００で増幅されて出力端子１０１Ｂから出力される送信信号を出力信号（Ｖｏｕｔ）として取り扱う。
入力トランス１０、ＤＲ段２０、段間トランス３０、ＰＡ段４０、及び出力トランス５０の構成は、それぞれ、前提技術の増幅器１（図３参照）における入力トランス１０、ＤＲ段２０、段間トランス３０、ＰＡ段４０、及び出力トランス５０と同様である。
実施の形態の増幅器１００の制御回路１１０及び１６０は、それぞれ、入力端子１０１Ａから入力される入力信号に基づくフィードフォワード制御を行うことにより、入力トランス１０及び段間トランス３０の二次側の中点１２Ｃ及び３２Ｃに供給するバイアス電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２を制御する。
このため、制御回路１１０及び１６０は、入力端子１０１Ａに接続されている。制御回路１１０及び１６０は、それぞれ、第１バイアス回路及び第２バイアス回路の一例である。
より具体的には、制御回路１１０は、入力トランス１０の二次側の中点１２Ｃに供給するバイアス電圧Ｖｂｉａｓ１の電圧値を、入力信号の出力が大きい動作領域において入力信号の振幅に応じて増大させる。これは、ＤＲ段２０の利得特性を大信号動作領域において、よりフラット（一定）な特性に補正するためである。
このようにバイアス電圧Ｖｂｉａｓ１を制御することにより、ＤＲ段２０の利得の特性を補正するのは、ＤＲ段２０はＰＡ段４０よりもサイズが小さく、ゲート容量が小さいため、ＰＡ段４０よりも駆動制御を行いやすいからである。
このような駆動制御を実現するために、制御回路１１０によって、入力信号に追従可能なＤＲ段２０のカットオフ周波数を実現することにより、大信号動作時における出力電力に対する利得の調整を行う。なお、ＤＲ段２０のサイズは、例えば、ＰＡ段４０の１／２〜１／１０程度である。
また、制御回路１６０は、段間トランス３０の二次側の中点３２Ｃに供給するバイアス電圧Ｖｂｉａｓ２の電圧値を、入力信号の出力が小さい動作領域において大きくし、入力信号の出力が大きい動作領域において小さくする。これは、小信号動作時に、ＰＡ段４０の利得特性をよりフラット（一定）な特性に補正するためである。
ＰＡ段４０は、ＤＲ段２０よりもゲート容量が大きいため、制御回路１６０では、ＰＡ段４０のカットオフ周波数を高くすることなく、小信号動作時における利得の特性を改善する。
なお、制御回路１１０及び１６０の動作と、ＤＲ段２０及びＰＡ段４０の動作との詳細については後述する。
次に、図６を用いて、増幅器１００の入力信号について説明する。
図６は、増幅器１００に入力される入力信号を示す図である。増幅器１００に入力される入力信号は、実線で示すツートーン信号Ｖｉｎであり、これは、式（１）で示したツートーン信号x(t)と同様である。ツートーン信号Ｖｉｎは、図１に示すベースバンド回路５０１から出力されるベースバンド信号と、発振器５０２から出力される搬送波の信号とがミキサ５１２で合成され、フィルタ５１３を通過することによって得られる。
図６に実線で示すツートーン信号Ｖｉｎは、破線で示す包絡線の振幅を有する波形で表される。破線で示す包絡線は、ベースバンド回路５０１から出力されるベースバンド信号を表しており、ツートーン信号Ｖｉｎの上下に示す一対の包絡線がベースバンド信号を表している。包絡線の周波数は、例えば、数ＭＨｚから２０ＭＨｚ程度である。
図６には、包絡線の３つの腹と５つの節を示す。包絡線の腹の部分では、ベースバンド信号の振幅は大きくなっており、包絡線の節の部分では、ベースバンド信号の振幅は小さくなっている。
実施の形態の増幅器１００では、このようなツートーン信号Ｖｉｎに含まれる包絡線の振幅（ベースバンド信号の振幅）を制御回路１１０及び１６０で検出し、入力トランス１０及び段間トランス３０の二次側の中点１２Ｃ及び３２Ｃに供給するバイアス電圧を制御する。
なお、以下では、大信号動作時とは、増幅器１００の出力電力が比較的大きい場合をいい、例えば、図４（Ａ）、（Ｂ）に示す出力電力が２６．０ｄＢｍ〜２９．０ｄＢｍ程度の動作領域を表す。大信号動作時には、入力信号Ｖｉｎの包絡線の振幅（腹の部分の振幅）は大きくなる。これは、包絡線の振幅（すなわち、ベースバンド信号の振幅）は、出力電力に対応するからである。
また、小信号動作時とは、増幅器１００の出力電力が比較的小さい場合をいい、例えば、図４（Ａ）、（Ｂ）に示す出力電力が２０ｄＢｍ〜２４ｄＢｍ程度の動作領域を表す。小信号動作時には、入力信号Ｖｉｎの包絡線の振幅（腹の部分の振幅）は小さくなる。
次に、図７を用いて、実施の形態の増幅器１００に含まれる制御回路１１０について説明する。
図７は、実施の形態の増幅器１００の制御回路１１０を示す図である。
制御回路１１０は、包絡線検波部１２０、ＩＶコンバータ１３０、コアバイアス回路１４０、及びバッファ１５０を含む。
包絡線検波部１２０は、入力端子１２１、トランジスタＭｐ１、抵抗器Ｒ１、電流源１２２、キャパシタＣ１、Ｃ２、抵抗器Ｒ２、及びトランジスタＭｐ２を含む。包絡線検波部１２０は、第１包絡線検波部の一例である。
入力端子１２１は、増幅器１００の入力端子１０１Ａ（図５参照）に接続され、入力信号Ｖｉｎが入力される。入力端子１２１は、包絡線検波部１２０の内部では、キャパシタＣ１の一方の端子に接続される。
トランジスタＭｐ１は、ＰＭＯＳ(P-channel Metal Oxide Semiconductor)トランジスタである。トランジスタＭｐ１のソースは直流電源ＶＤＤに接続され、ドレインは抵抗器Ｒ１及びＲ２に接続され、ゲートは抵抗器Ｒ１を介して自己のドレインに接続されるとともに電流源１２２の入力端子に接続される。
トランジスタＭｐ１は、抵抗器Ｒ１及び電流源１２２とともに、トランジスタＭｐ２のゲートに供給するバイアス電圧を生成するバイアス回路を構築する。
抵抗器Ｒ１は、トランジスタＭｐ１及び電流源１２２とともに、トランジスタＭｐ２のゲートに供給するバイアス電圧を生成するバイアス回路を構築する。
電流源１２２は、入力端子が抵抗器Ｒ１とトランジスタＭｐ１のゲートとに接続され、出力端子が接地される。電流源１２２は、電流Ｉｂ０を出力する。電流源１２２は、トランジスタＭｐ１及び抵抗器Ｒ１とともに、トランジスタＭｐ２のゲートに供給するバイアス電圧を生成するバイアス回路を構築する。
キャパシタＣ１は、入力端子１２１とトランジスタＭｐ２のゲートとの間に接続される。キャパシタＣ２は、直流電源ＶＤＤとトランジスタＭｐ２のゲートとの間に接続される。また、抵抗器Ｒ２は、トランジスタＭｐ２のゲートと、トランジスタＭｐ１のドレイン及び抵抗器Ｒ１との間に接続される。
トランジスタＭｐ２は、トランジスタＭｐ１、抵抗器Ｒ１、及び電流源１２２によって構築されるバイアス回路によってゲートが駆動されることにより、Ｃ級の増幅器として動作する。トランジスタＭｐ１、抵抗器Ｒ１、及び電流源１２２によるバイアス回路は、トランジスタＭｐ２のゲートに、トランジスタＭｐ２の閾値以下の電圧を供給する。
これにより、トランジスタＭｐ２は、入力端子１２１に入力される入力信号Ｖｉｎの振幅が所定値以上の場合に、入力信号Ｖｉｎの振幅に応じた電流Ｉｄｅｔを出力する。入力信号Ｖｉｎは、ツートーン信号Ｖｉｎであるため、図６に示すような包絡線の振幅に応じた電流ＩｄｅｔがトランジスタＭｐ２のドレインから出力されることになる。
このようにして、包絡線検波部１２０は、入力信号Ｖｉｎ（ツートーン信号Ｖｉｎ）の包絡線の振幅が所定振幅以上である場合に、包絡線の振幅に応じた電流ＩｄｅｔをトランジスタＭｐ２のドレインから出力する。
なお、包絡線検波部１２０のトランジスタＭｐ２のドレインに接続されるノードをノードＶｂ３とし、ノードＶｂ３の電圧をＶｂ３とする。
ＩＶコンバータ１３０は、電流源１３１、オペアンプ１３２、トランジスタＭｐ３、Ｍｐ４、Ｍｐ５、Ｍｎ２、Ｍｎ３を含み、入力される電流値を電圧値に変換する。ＩＶコンバータ１３０は、第１変換回路の一例である。
電流源１３１は、入力端子がトランジスタＭｐ３のドレインに接続され、出力端子が接地されている。電流源１３１は、基準電流Ｉｒｅｆを出力する。
オペアンプ１３２は、非反転入力端子にノードＶｂ２が接続され、反転入力端子にノードＶｂ１が接続される。オペアンプ１３２の出力端子は、トランジスタＭｎ２及びＭｎ３のゲートに接続されている。
トランジスタＭｐ３及びＭｐ４は、ＰＭＯＳトランジスタ２８４であり、カレントミラー回路を構築している。トランジスタＭｐ３のソースは直流電源ＶＤＤに接続され、自己のゲートとドレインとが接続され、ドレインは電流源１３１の入力端子に接続されている。すなわち、トランジスタＭｐ３は、電流源１３１の入力端子にダイオード接続されている。
トランジスタＭｐ４のソースは直流電源ＶＤＤに接続され、ゲートはトランジスタＭｐ３のゲートに接続され、ドレインはトランジスタＭｎ３のドレインに接続されている。トランジスタＭｐ４のドレインとトランジスタＭｎ３のドレインとの接続点は、ノードＶｂ３に接続されている。
トランジスタＭｐ５は、ソースが直流電源ＶＤＤに接続され、ゲートがトランジスタＭｐ３及びＭｐ４のゲートに接続され、ドレインがノードＶｂ２を介して、トランジスタＭｎ２のドレインとオペアンプ１３２の非反転入力端子とに接続されている。
トランジスタＭｎ２及びＭｎ３は、ともにＮＭＯＳ(N-channel Metal Oxide Semiconductor)トランジスタである。トランジスタＭｎ２のドレインはノードＶｂ２に接続され、ソースは接地され、ゲートはトランジスタＭｎ３のゲートとオペアンプ１３２の出力端子とに接続されている。
トランジスタＭｎ３のドレインは、トランジスタＭｐ４のドレインに接続され、ソースは接地され、ゲートはトランジスタＭｎ２のゲートとオペアンプ１３２の出力端子とに接続されている。
このようなＩＶコンバータ１３０において、ノードＶｂ３から見たＩＶコンバータ１３０の入力抵抗は、トランジスタＭｐ４とＭｎ３の出力抵抗によって決まる。トランジスタＭｐ４とＭｎ３とはノードＶｂ３に対して並列に接続されているため、ノードＶｂ３から見たＩＶコンバータ１３０の入力抵抗は、トランジスタＭｐ４の出力抵抗ｒｄｓｐと、トランジスタＭｎ３の出力抵抗ｒｄｓｎとの合成抵抗値となる。
このような回路構成により、ＩＶコンバータ１３０は、ノードＶｂ３に流れる電流ＩｄｅｔをノードＶｂ３から見た入力抵抗によって電圧値Ｖｂ３に変換している。
コアバイアス回路１４０は、電流源１４１とトランジスタＭｎ１を含む。電流源１４１は入力端子が直流電源ＶＤＤに接続され、出力端子がノードＶｂ１を介して、トランジスタＭｎ１のドレインとオペアンプ１３２の反転入力端子とに接続されている。電流源１４１は、電流Ｉｂ１を出力する。
トランジスタＭｎ１は、ＮＭＯＳトランジスタであり、自己のドレインとゲートとが接続され、ドレインはノードＶｂ１に接続され、ソースは接地される。
このようなコアバイアス回路１４０は、電流Ｉｂ１を出力する電流源１４１にトランジスタＭｎ１がダイオード接続されることにより、常に電流Ｉｂ１がノードＶｂ１に流れている。このため、ノードＶｂ１の電圧は、直流電圧Ｖｂ１となる。このように、コアバイアス回路１４０は、ノードＶｂ１に直流電圧Ｖｂ１を生成する。
また、コアバイアス回路１４０がノードＶｂ１に直流電圧Ｖｂ１を生成することにより、ノードＶｂ２の電圧Ｖｂ２は、ノードＶｂ１の電圧Ｖｂ１と等しくなる。すなわち、ノードＶｂ１の電圧Ｖｂ１は、ノードＶｂ２に電圧Ｖｂ２としてコピーされる。
また、ＩＶコンバータ１３０において、トランジスタＭｐ５とトランジスタＭｐ４とのサイズ比は、トランジスタＭｎ２とＭｎ３とのサイズ比と等しくなるように設定されている。
このため、ノードＶｂ３の電圧Ｖｂ３は、ノードＶｂ２の電圧Ｖｂ２と等しくなり、この結果、電圧Ｖｂ３は電圧Ｖｂ１と等しくなる。
バッファ１５０は、オペアンプ１５１、出力端子１５２、及びインバータ１５３を含む。
オペアンプ１５１は、非反転入力端子がノードＶｂ３に接続され、反転入力端子が出力端子１５２に接続され、自己の出力端子がインバータ１５３の入力端子に接続されている。
出力端子１５２は、インバータ１５３の出力端子に接続されている。出力端子１５２は、図５に示す入力トランス１０の二次側の中点１２Ｃに接続されており、中点１２Ｃにバイアス電圧Ｖｂｉａｓ１を供給する。
インバータ１５３は、トランジスタＭｐ６及びＭｎ４を有し、入力端子がオペアンプ１５１の出力端子に接続され、自己の出力端子が出力端子１５２に接続される。
トランジスタＭｐ６は、ＰＭＯＳトランジスタであり、ソースが直流電源ＶＤＤに接続され、ゲートがインバータ１５３の入力端子とトランジスタＭｎ４のゲートとに接続され、ドレインがトランジスタＭｎ４のドレインとインバータ１５３の出力端子とに接続される。
トランジスタＭｎ４は、ドレインがトランジスタＭｐ６のドレインとインバータ１５３の出力端子とに接続され、ソースが接地され、自己のゲートがトランジスタＭｐ６のゲートとインバータ１５３の入力端子とに接続される。
なお、オペアンプ１５１の出力端子と、インバータ１５３の入力端子との間のノードをノードＶｂ４とし、ノードＶｂ４における電圧を電圧Ｖｂ４とする。
バッファ１５０は、オペアンプ１５１の非反転入力端子に入力される電圧Ｖｂ３と、反転入力端子に入力されるバイアス電圧Ｖｂｉａｓ１とが等しくなるように動作する。従って、ノードＶｂ３の電圧Ｖｂ３と、出力端子１５２から出力されるバイアス電圧Ｖｂｉａｓ１とは等しい。
バッファ１５０は、ノードＶｂ３の寄生容量を小さくすることにより、ノードＶｂ３、ノードＶｂ４、及び出力端子１５２における信号のカットオフ周波数を包絡線の周波数よりも高く設定するために設けられている。
ここで、図８を用いて、ＩＶコンバータ１３０とバッファ１５０を設けることの効果について説明する。
図８は、実施の形態の増幅器１００の制御回路１１０においてＩＶコンバータ１３０とバッファ１５０を設けることの効果を説明する図である。
まず、図８（Ａ）には、比較用に、図７に示す制御回路１１０からＩＶコンバータ１３０とバッファ１５０を取り除いた制御回路１１０Ａを示す。制御回路１１０Ａでは、包絡線検波部１２０のトランジスタＭｐ２のドレインと、コアバイアス回路１４０の電流源１４１及びトランジスタＭｎ１の接続点との間からバイアス電圧Ｖｂｉａｓ１を出力する。
図８（Ａ）に示す制御回路１１０Ａでは、ＩＶコンバータ１３０がないため、包絡線検波部１２０から見た、コアバイアス回路１４０の電流源１４１及びトランジスタＭｎ１の接続点（図７に示すノードＶｂ１に対応する点）における入力抵抗は小さくなる。
このため、コアバイアス回路１４０の電流源１４１及びトランジスタＭｎ１の接続点において電圧は電圧Ｖｂ１からあまり上昇せず、バイアス電圧Ｖｂｉａｓ１は、包絡線検波部１２０から出力される電流Ｉｄｅｔに応じて増大しない。
このため、入力トランス１０の二次側の中点１２Ｃに供給するバイアス電圧Ｖｂｉａｓ１は、電流Ｉｄｅｔに応じた電圧ではなくなってしまう。
このような理由から、包絡線検波部１２０とコアバイアス回路１４０との間に、ノードＶｂ３（図７参照）から見た入力抵抗の大きいＩＶコンバータ１３０を設けている。
また、図８（Ｂ）に示す制御回路１１０Ｂは、比較用に、図７に示す制御回路１１０からバッファ１５０を取り除いたものである。制御回路１１０Ｂでは、包絡線検波部１２０のトランジスタＭｐ２のドレインと、ＩＶコンバータ１３０のトランジスタＭｐ４及びＭｎ３の接続点との間からバイアス電圧Ｖｂｉａｓ１を出力する。
制御回路１１０Ｂでは、包絡線検波部１２０から見て、ＩＶコンバータ１３０によって大きな入力抵抗が得られるが、バイアス電圧Ｖｂｉａｓ１を出力するノード１１０Ｂ１の寄生容量が大きくなってしまう。
ノード１１０Ｂ１の寄生容量をＣｇとすると、ノード１１０Ｂ１におけるカットオフ周波数は、１／（２π×Ｒｉｎ×Ｃｇ）と表せる。Ｒｉｎは、包絡線検波部１２０から見たＩＶコンバータ１３０の入力抵抗である。
すなわち、寄生容量Ｃｇが大きいと、ノード１１０Ｂ１におけるカットオフ周波数は低下する。
本実施の形態では、包絡線検波部１２０から出力される電流Ｉｄｅｔに追従して、入力トランス１０の二次側の中点１２Ｃにバイアス電圧Ｖｂｉａｓ１を供給する必要があるため、図８（Ｂ）に示すノード１１０Ｂ１のカットオフ周波数を包絡線の周波数よりも高く設定したい。
このような理由から、図７に示すように、ノードＶｂ３にバッファ１５０を接続し、バッファ１５０の出力端子１５２から、入力トランス１０の二次側の中点１２Ｃにバイアス電圧Ｖｂｉａｓ１を供給するようにしている。
以上より、図７に示すノードＶｂ３、バッファ１５０のオペアンプ１５１の出力側のノードＶｂ４、及び出力端子１５２におけるカットオフ周波数は、図９に示すような関係を有するように、包絡線検波部１２０、ＩＶコンバータ１３０、及びバッファ１５０を設計することが望ましい。
図９は、実施の形態の増幅器１００の各ノードにおけるカットオフ周波数の関係を示す図である。
ノードＶｂ３、バッファ１５０のオペアンプ１５１の出力側のノードＶｂ４、及び出力端子１５２におけるカットオフ周波数を、それぞれ、ωVb3, ωVb4, ωVbias1とする。また、ＰＡ段４０（図５参照）に含まれるＲＣフィルタのカットオフ周波数をωN1, ツートーン信号の周波数をω１、ω２、包絡線の周波数をω２-ω１とする。
なお、ここでは、説明の便宜上、各周波数を角周波数ωで表して説明を行う。
ここで、カットオフ周波数ωVb3は、ＩＶインバータ１３０の入力抵抗Ｒｉｎとオペアンプ１５１の寄生容量Ｃｏｐにより、１／（２π×Ｒｉｎ×Ｃｏｐ）と表される。また、カットオフ周波数ωVb4は、オペアンプ１５１の出力抵抗Ｒｏｕｔ１と、インバータ１５３の寄生容量Ｃｉｎにより、１／（２π×Ｒｏｕｔ１×Ｃｉｎ）と表される。
また、カットオフ周波数ωVbias1は、ＤＲ段２０のゲート容量Ｃｄｒとインバータ１５３の出力抵抗Ｒｏｕｔ２により、１／（２π×Ｒｏｕｔ２×Ｃｄｒ）と表される。
図９に示すように、カットオフ周波数ωVb3, ωVb4, ωVbias1を包絡線の周波数をω２-ω１よりも高く設定することが好ましい。これは、包絡線検波部１２０から出力される電流Ｉｄｅｔに追従したバイアス電圧Ｖｂｉａｓを制御回路１１０から出力できるようにするためである。
また、ＰＡ段４０（図５参照）に含まれるＲＣフィルタのカットオフ周波数をωN1は、包絡線の周波数をω２-ω１よりも低く設定する。これは、ＰＡ段４０のゲート容量は、例えば、数１０ｐＦ程度と非常に大きく、数ＭＨｚの周波数の包絡線に追従しながらゲート容量を充電することは困難だからである。このため、ＰＡ段４０のカットオフ周波数は、包絡線の周波数よりもはるかに低く設定される。
次に、図１０を用いて、包絡線検波部１２０から出力される電流Ｉｄｅｔについて説明する。
図１０は、入力端子１０１Ａに入力される入力信号Ｖｉｎ、包絡線検波部１２０から出力される電流Ｉｄｅｔ、及びバッファ１５０から出力されるバイアス電圧Ｖｂｉａｓ１の関係を示す図である。
図１０（Ａ）は、実施の形態の増幅器１００において得られる入力信号Ｖｉｎ、電流Ｉｄｅｔ、バイアス電圧Ｖｂｉａｓ１の関係を示し、図１０（Ｂ）は、比較用に、バイアス電圧Ｖｂｉａｓ１が電流Ｉｄｅｔに追従できずに遅延している場合の各波形の関係を示す。図１０（Ｂ）は、バッファ１５０を用いない制御回路１１０Ｂ（図８（Ｂ）参照）を図７に示す制御回路１１０の代わりに用いた場合に得られる入力信号Ｖｉｎ、電流Ｉｄｅｔ、バイアス電圧Ｖｂｉａｓ１の関係を示す。
図１０（Ａ）に示すように、電圧Ｖｂ３は電流Ｉｄｅｔに応じた電圧として与えられる。電流Ｉｄｅｔは、入力信号Ｖｉｎの振幅がある程度大きい（所定振幅以上）ときに流れている。これは、包絡線検波部１２０のトランジスタＭｐ２がＣ級の増幅器として動作することによって実現されている。なお、入力信号Ｖｉｎの振幅は、包絡線（図６参照）の腹の部分で大きく、節の部分で小さい。
図１０（Ａ）では、バイアス電圧Ｖｂｉａｓ１は電流Ｉｄｅｔに追従しているので、電圧Ｖｂ３と同じ振幅で、かつ、同じ位相で変化することになる。なお、ノードＶｂ１、Ｖｂ２の電圧Ｖｂ１、Ｖｂ２は、電圧Ｖｂ３の最小電圧（電流Ｉｄｅｔが流れずに一定になる区間の電圧）に等しい。これは、電流Ｉｄｅｔが流れないときのノードＶｂ３の電圧は、図７に示す回路の対称性より、ノードＶｂ２の電圧Ｖｂ２と等しくなるからである。
これに対して、図１０（Ｂ）では、バイアス電圧Ｖｂｉａｓ１は電流Ｉｄｅｔに対して遅延しており、追従できていない。これは、図８（Ｂ）に示す制御回路１１０Ｂを図７に示す制御回路１１０の代わりに用いると、ノードＶｂ３の寄生容量が大きくなり、ノードＶｂ３におけるカットオフ周波数が、包絡線の周波数よりも低くなり、電流Ｉｄｅｔにバイアス電圧Ｖｂｉａｓ１が追従できなくなるからである。
以上のように、バッファ１５０を設けることにより、図１０（Ａ）に示すように、電流Ｉｄｅｔに追従するバイアス電圧Ｖｂｉａｓ１を得ることができる。
なお、バッファ１５０を設けない場合（すなわち、図８（Ｂ）に示す制御回路１１０Ｂを図７に示す制御回路１１０の代わりに用いた場合）は、２つのＩＭ３信号の信号レベルが大きく異なる（スプリットを起こす）場合がある。このような２つのＩＭ３信号のスプリットについて図１１を用いて説明する。
図１１は、２つのＩＭ３信号のスプリットを示す図である。図１１では、２つのＩＭ３信号をＩＭ３＋とＩＭ３−として示す。ＩＭ３＋は、周波数が２ω２−ω１の成分であり、ＩＭ３−は周波数が２ω１−ω２の成分である。
２つのＩＭ３信号ＩＭ３＋、ＩＭ３−がスプリットを起こすと、一方のみが破線で示す許容上限を超えてしまう場合があり得る。このように２つのＩＭ３信号のうちの一方だけでも許容上限を超える場合は、増幅器１００の出力信号から歪みを十分に低減できていないことになる。
このため、電流Ｉｄｅｔにバイアス電圧Ｖｂｉａｓ１が追従できるように、ノードＶｂ３、バッファ１５０のオペアンプ１５１の出力側のノードＶｂ４、及び出力端子１５２におけるカットオフ周波数が包絡線の周波数よりも高くなるようにする必要がある。このようなカットオフ周波数の設定を実現するために、バッファ１５０を用いることは非常に有効的である。
以上のような制御回路１１０を設計する際には、電流Ｉｄｅｔの値を決める包絡線の所定振幅の値、及び、各部におけるカットオフ周波数等を最適化して上述の動作を実現できるようにするために、制御回路１１０に含まれる構成要素のサイズ（特にトランジスタのサイズ）、抵抗値、又はキャパシタンス等のパラメータを設定すればよい。
次に、図１２を用いて、制御回路１６０について説明する。
図１２は、実施の形態の増幅器１００の制御回路１６０を示す図である。
制御回路１６０は、包絡線検波部１７０、電流付加回路１８０、及びコアバイアス回路１９０を含む。これらのうち、包絡線検波部１７０及びコアバイアス回路１９０は、図７に示す包絡線検波部１２０及びコアバイアス回路１４０と同様の回路構成を有する。
包絡線検波部１７０は、入力端子１７１、トランジスタＭｐ１、抵抗器Ｒ１、電流源１７２、キャパシタＣ１、Ｃ２、抵抗器Ｒ２、及びトランジスタＭｐ２を含む。これらは、それぞれ、包絡線検波部１２０の入力端子１２１、トランジスタＭｐ１、抵抗器Ｒ１、電流源１２２、キャパシタＣ１、Ｃ２、抵抗器Ｒ２、及びトランジスタＭｐ２と同様である。
包絡線検波部１７０は、図５に示す入力端子１０１Ａから入力端子１７１に入力される入力信号Ｖｉｎの包絡線の振幅が所定振幅以上の場合に、電流Ｉｄｅｔを出力する。包絡線検波部１７０は、第２包絡線検波部の一例である。
電流付加回路１８０は、入力端子１８１、電流源１８２、出力端子１８３、トランジスタＭｐ７、Ｍｐ８、Ｍｎ７、Ｍｎ８、キャパシタＣ７、Ｃ８、Ｃ９、Ｃ１０、抵抗器Ｒ３、Ｒ４を含む。
入力端子１８１は、ノードＶｂ３を介して、包絡線検波部１７０のトランジスタＭｐ２のドレインに接続されており、包絡線検波部１７０から電流Ｉｄｅｔが入力される。なお、ノードＶｂ３から入力端子１８１を見た場合の入力抵抗は、トランジスタＭｐ７とＭｎ７の出力抵抗の合成抵抗によって決まる。入力端子１８１に対して、トランジスタＭｐ７とＭｎ７は並列に接続されているため、ノードＶｂ３から見た入力端子１８１の入力抵抗は、トランジスタＭｐ７の出力抵抗と、トランジスタＭｎ７の出力抵抗とを並列接続して得る合成抵抗によって表される。
トランジスタＭｐ７は、ＰＭＯＳトランジスタである。トランジスタＭｐ７は、ソースが直流電源ＶＤＤに接続され、ドレインが入力端子１８１、トランジスタＭｎ７のドレイン、及び自己のゲートに接続されている。
トランジスタＭｐ７のゲートは、抵抗器Ｒ３を介してトランジスタＭｐ８のゲートに接続されている。また、トランジスタＭｐ７のゲート−ソース間にはキャパシタＣ７が接続される。トランジスタＭｐ７は、トランジスタＭｎ７に対してダイオード接続されている。
トランジスタＭｐ８は、ソースが直流電源ＶＤＤに接続され、ドレインが出力端子１８３に接続される。トランジスタＭｐ８のゲートは、抵抗器Ｒ３を介してトランジスタＭｐ７のゲートに接続されている。また、トランジスタＭｐ８のゲート−ソース間には、キャパシタＣ８が挿入されている。
抵抗器Ｒ３とキャパシタＣ７及びＣ８とは、ローパスフィルタを構築する。このローパスフィルタのカットオフ周波数は、包絡線の周波数よりもかなり低くなるように設定される。このため、ローパスフィルタではトランジスタＭｐ７のゲートから入力される信号の交流成分は除去され、直流成分だけが出力される。
なお、ローパスフィルタからキャパシタＣ７を取り除いてもよい。ローパスフィルタにキャパシタＣ７を入れるか入れないかは、電流付加回路１８０の動作特性等に応じて決定すればよい。
電流源１８２は、入力端子が直流電源ＶＤＤに接続され、出力端子がトランジスタＭｎ８のドレイン及びゲートに接続される。電流源１８２は、直流電流Ｉｂ２を出力する定電流源である。
トランジスタＭｎ７は、ドレインが入力端子１８１と、トランジスタＭｐ７のドレイン及びゲートとに接続され、ゲートが抵抗器Ｒ４を介してトランジスタＭｎ８のゲート及びドレインに接続されている。
抵抗器Ｒ４は、トランジスタＭｎ７のゲートと、トランジスタＭｎ８のゲートとの間に挿入されており、抵抗器Ｒ４の両端には、キャパシタＣ９、Ｃ１０が接地電位点との間に分岐して接続されている。抵抗器Ｒ４、キャパシタＣ９、Ｃ１０は、π型のローパスフィルタを構築する。このローパスフィルタのカットオフ周波数は、トランジスタＭｎ７とＭｎ８のゲート間における電圧の揺らぎを吸収できる程度に設定すればよい。
トランジスタＭｎ８とＭｎ７は、カレントミラー回路を構築するため、トランジスタＭｎ８に流れる電流Ｉｂ２は、トランジスタＭｎ７にコピーされる。このため、トランジスタＭｎ７に流れる電流は、Ｉｂ２に応じた電流Ｉｂ３に固定される。電流Ｉｂ３の電流値は、トランジスタＭｎ８とＭｎ７のサイズ比によって決まる。すなわち、電流Ｉｂ２とＩｂ３との電流値の比は、トランジスタＭｎ８とＭｎ７のサイズ比によって決まる。
ここで、包絡線検波部１７０から電流付加回路１８０に入力端子１８１を介して入力される電流Ｉｄｅｔは、包絡線検波部１７０に入力される入力信号Ｖｉｎの包絡線の振幅が所定振幅未満のときはゼロであり、包絡線の振幅が所定振幅以上になると、振幅に応じて増大する。
すなわち、包絡線の振幅が所定振幅以上になるときに電流Ｉｄｅｔは包絡線の振幅に応じた電流値になり、包絡線の振幅が所定振幅未満ときにはゼロである。
このため、電流付加回路１８０のトランジスタＭｎ７には、入力信号Ｖｉｎの包絡線の振幅が所定振幅未満のときはトランジスタＭｐ７のみから電流Ｉｂ７が流入する。
また、電流付加回路１８０のトランジスタＭｎ７には、入力信号Ｖｉｎの包絡線の振幅が所定振幅以上になると、包絡線の振幅に応じた電流Ｉｄｅｔが包絡線検波部１７０のトランジスタＭｐ２から流入することにより、電流Ｉｄｅｔの電流値に応じて、トランジスタＭｐ７から流入する電流Ｉｂ７が減ることになる。
従って、トランジスタＭｐ７には、入力信号Ｖｉｎの包絡線の振幅が所定振幅未満のときは、電流源１８２の出力電流Ｉｂ２に応じた電流Ｉｂ７が流れる。このときの電流Ｉｂ７は、電流Ｉｂ３と等しい。
また、トランジスタＭｐ７に流れる電流Ｉｂ７は、入力信号Ｖｉｎの包絡線の振幅が所定振幅以上のときは、包絡線の振幅に応じて包絡線検波部１７０から出力される電流Ｉｄｅｔの分だけ減ることになる。すなわち、このときの電流Ｉｂ７は、Ｉｂ３−Ｉｄｅｔとなる。
ここで、トランジスタＭｐ７とカレントミラー回路を構築するトランジスタＭｐ８には、トランジスタＭｐ７とＭｐ８とのサイズ比に応じたコピー電流Ｉｂ８が流れる。
このため、トランジスタＭｐ８から出力端子１８３に出力される電流Ｉｂ８は、入力信号Ｖｉｎの包絡線の振幅が所定振幅未満のときは、包絡線検波部１７０の電流Ｉｄｅｔがゼロであるため、電流Ｉｂ３にトランジスタＭｐ７とＭｐ８のサイズ比を乗じた電流になる。すなわち、このときの電流Ｉｂ８は、電流源１８２の出力電流Ｉｂ２に応じた電流である。
従って、入力信号Ｖｉｎの包絡線の振幅が所定振幅未満の場合には、トランジスタＭｐ８から出力端子１８３に流れる電流Ｉｂ８は、電流源１８２の出力電流Ｉｂ２に応じた一定の電流になる。
また、トランジスタＭｐ８から出力端子１８３に流れる電流Ｉｂ８は、入力信号Ｖｉｎの包絡線の振幅が所定振幅以上のときは、包絡線の振幅に応じて包絡線検波部１７０から出力される電流Ｉｄｅｔに応じた分だけ減ることになる。これは、トランジスタＭｐ７に流れる電流Ｉｂ７が電流Ｉｄｅｔの分だけ減り、Ｉｂ３−Ｉｄｅｔになるためである。
また、電流Ｉｄｅｔが交流的に変動しても、抵抗器Ｒ３とキャパシタＣ７、Ｃ８のローパスフィルタにより、トランジスタＭｐ８のゲートに入力される電圧は直流電圧になる。
従って、入力信号Ｖｉｎの包絡線の振幅が所定振幅以上のときに、トランジスタＭｐ８から出力端子１８３に流れる電流Ｉｂ８は、電流源１８２の出力電流Ｉｂ２に応じた一定の電流Ｉｂ３から、電流Ｉｄｅｔの増加分に対応する直流電流を減じた直流電流になる。
コアバイアス回路１９０は、入力端子１９１、電流源１９２、トランジスタＭｎ１、及び出力端子１９３を含む。電流源１９２及びトランジスタＭｎ１は、それぞれ、図７に示すコアバイアス回路１４０の電流源１４１及びトランジスタＭｎ１と同様であるが、電流源１９２の出力端子と、トランジスタＭｎ１のドレインとの間に接続される入力端子１９１には、電流付加回路１８０の出力端子１８３が接続されている。
コアバイアス回路１９０は、電流源１９２から出力される電流Ｉｂ１に、電流付加回路１８０から入力端子１９１に出力される電流Ｉｂ８を加えた合成電流（Ｉｂ１＋Ｉｂ８）に応じたバイアス電圧Ｖｂｉａｓ２を出力端子１９３に出力する。
電流付加回路１８０から入力端子１９１に入力される電流Ｉｂ８は、入力信号Ｖｉｎの包絡線の振幅が所定振幅未満のときは、電流源１８２の出力電流Ｉｂ２に応じた一定の電流である。
また、電流付加回路１８０から入力端子１９１に出力される電流Ｉｂ８は、入力信号Ｖｉｎの包絡線の振幅が所定振幅以上のときは、電流源１８２の出力電流Ｉｂ２に応じた一定の電流Ｉｂ３から、電流Ｉｄｅｔの増加分に対応する電流だけ減じた直流電流になる。
従って、コアバイアス回路１９０の出力端子１９３から出力されるバイアス電圧Ｖｂｉａｓ２は、入力信号Ｖｉｎの包絡線の振幅が所定振幅未満のときは、電流源１９２の出力電流Ｉｂ１と、電流源１８２の出力電流Ｉｂ２に応じた電流Ｉｂ８とを合わせた電流（Ｉｂ１＋Ｉｂ８）によって定まる一定の電圧になる。
また、コアバイアス回路１９０の出力端子１９３から出力されるバイアス電圧Ｖｂｉａｓ２は、入力信号Ｖｉｎの包絡線の振幅が所定振幅以上のときは、電流Ｉｄｅｔの増加分に対応する電圧だけ低い直流電圧になる。
以上より、制御回路１６０のコアバイアス回路１９０の出力端子１９３から、段間トランス３０の二次側の中点３２Ｃに供給されるバイアス電圧Ｖｂｉａｓ２は、入力信号Ｖｉｎの包絡線の振幅が所定振幅未満のときの方が、入力信号Ｖｉｎの包絡線の振幅が所定振幅以上のときよりも高くなる。
なお、電流付加回路１８０及びコアバイアス回路１９０は、第２変換回路の一例である。
ここで、小信号動作時は、入力信号の包絡線の振幅が小さいので、包絡線の振幅が所定振幅以上になる割合は比較的少ない。これに対して、大信号動作時は、入力信号の包絡線の振幅が大きいので、包絡線の振幅が所定振幅以上になる割合は比較的多い。
このため、段間トランス３０の二次側の中点３２Ｃに供給されるバイアス電圧Ｖｂｉａｓ２は、小信号での動作領域に比較的大きな直流電圧になり、大信号での動作時に比較的小さな直流電圧になる。
実施の形態の増幅器１００では、このような制御回路１６０が出力するバイアス電圧Ｖｂｉａｓ２を用いて、ＰＡ段４０の利得特性を制御する。
次に、図１３を用いて、ＰＡ段４０の動作について説明する。
図１３は、入力端子１０１Ａに入力される入力信号Ｖｉｎ、包絡線検波部１７０から出力される電流Ｉｄｅｔ、及びコアバイアス回路１９０から出力されるバイアス電圧Ｖｂｉａｓ２の関係を示す図である。
図１３（Ａ）は、大信号動作時における、入力信号Ｖｉｎ、電流Ｉｄｅｔ、バイアス電圧Ｖｂｉａｓ２の関係を示す。図１３（Ｂ）は、小信号動作時における、各波形の関係を示す。
なお、大信号動作時には、入力信号Ｖｉｎの包絡線の振幅（腹の部分の振幅）は、図１３（Ａ）に示すように大きくなる。また、小信号動作時には、入力信号Ｖｉｎの包絡線の振幅（腹の部分の振幅）は、図１３（Ｂ）に示すように小さくなる。
図１３（Ａ）に示すように、電圧Ｖｂ３は電流Ｉｄｅｔに応じた電圧として与えられる。電流Ｉｄｅｔは、入力信号Ｖｉｎの振幅がある程度大きい（所定振幅以上）ときに流れている。これは、包絡線検波部１７０のトランジスタＭｐ２がＣ級の増幅器として動作することによって実現されている。なお、入力信号Ｖｉｎの振幅は、包絡線（図６参照）の腹の部分で大きく、節の部分で小さい。入力信号Ｖｉｎの振幅は、ベースバンド信号の振幅に対応する。
従って、大信号出力時には、バイアス電圧Ｖｂｉａｓ２は、電流Ｉｄｅｔの増加分に対応して低下した直流電圧になる。
一方、図１３（Ｂ）に示すように、小信号動作時には、入力信号Ｖｉｎの包絡線の振幅は、図１３（Ａ）に示す大信号出力時における入力信号Ｖｉｎの包絡線の振幅よりも小さい。
そして、図１３（Ｂ）に示すように、小信号動作時における電流Ｉｄｅｔのピーク値は、図１３（Ａ）に示す大信号動作時に比べると低い。なお、図１３（Ｂ）には電流Ｉｄｅｔが流れる場合を示すが、小信号動作時に入力信号Ｖｉｎの包絡線の振幅が所定振幅を超えない場合には電流Ｉｄｅｔは流れない。
従って、小信号動作時におけるバイアス電圧Ｖｂｉａｓ２は、図１３（Ａ）に示す大信号動作時におけるバイアス電圧Ｖｂｉａｓ２よりも高くなる。
以上のように、制御回路１６０によれば、小信号動作時のバイアス電圧Ｖｂｉａｓ２を、大信号動作時におけるバイアス電圧Ｖｂｉａｓ２よりも高くすることができる。
従って、制御回路１６０を用いれば、ＰＡ段４０の小信号動作時における出力電力に対する利得の特性をよりフラット(一定)な特性に補正することができる。これは、図４（Ｂ）の小信号動作時において出力電力の増大に伴って少しずつ増大する利得の特性をフラットな(一定の)特性に補正できることを意味する。
なお、バイアス電圧Ｖｂｉａｓ２の電圧値は、電流源１８２及び１９２、トランジスタＭｎ７、Ｍｎ７、Ｍｐ７、Ｍｐ８、ローパスフィルタ（Ｃ７、Ｃ８、Ｒ３）、及び、ローパスフィルタ（Ｃ９、Ｃ１０、Ｒ４）等の特性と、包絡線の振幅に応じて出力される電流Ｉｄｅｔとによって決まる。このため、ＰＡ段４０の小信号動作時における利得の改善と、小信号動作時よりも出力電力の高い動作領域でのＰＡ段４０の動作特性とを両立できるように、制御回路１６０に含まれる構成要素のサイズ（特にトランジスタのサイズ）、抵抗値、又はキャパシタンス等のパラメータを設定すればよい。
次に、図１４及び図１５を用いて、実施の形態の増幅器１００の動作について説明する。
ここで、実施の形態の増幅器１００では、制御回路１１０及び１６０でそれぞれバイアス電圧Ｖｂｉａｓ１及びＶｂｉａｓ２を上述のように制御するが、制御回路１６０によるバイアス電圧Ｖｂｉａｓ２の制御は必ずしも行わなくてもよい。例えば、小信号動作時における出力電力に対する利得の特性が、増幅器１００の動作に際して問題にならない場合には、増幅器１００は、制御回路１６０の代わりに、前提技術の増幅器１(図３参照)のバイアス回路７０を用いてもよい。
図１４及び図１５は、実施の形態の増幅器１００の動作を示す図である。図１４は、制御回路１６０の代わりに、前提技術の増幅器１(図３参照)のバイアス回路７０を用いた場合の増幅器１００の動作特性を示す。図１５は、制御回路１１０及び１６０の両方を用いてバイアス電圧Ｖｂｉａｓ１及びＶｂｉａｓ２を制御する場合の増幅器１００の動作特性を示す。
図１４（Ａ）には、バイアス電圧Ｖｂｉａｓ１を実線で示し、バイアス電圧Ｖｂｉａｓ２を破線で示す。バイアス電圧Ｖｂｉａｓ１は制御回路１１０から出力され、バイアス電圧Ｖｂｉａｓ２は前提技術の増幅器１(図３参照)のバイアス回路７０から出力される。
このため、バイアス電圧Ｖｂｉａｓ１は、出力電力の増大に伴って増大しており、特に、出力電力が２６．０ｄＢｍ以上の動作領域において二次関数的に増大している。
一方、バイアス電圧Ｖｂｉａｓ２は出力電力が増大しても一定である。これは、図１４（Ａ）に示すバイアス電圧Ｖｂｉａｓ２は前提技術の増幅器１(図３参照)のバイアス回路７０から出力されるものだからである。
図１４（Ｂ）において、増幅器１００のＩＭ３信号を細実線で示す。また、細破線は前提技術の増幅器１（図３参照）のＩＭ３信号であり、図４（Ａ）に細実線で示した特性と同一である。
図１４（Ｂ）から分かるように、ＩＭ３信号は、制御回路１１０でバイアス電圧Ｖｂｉａｓ１を図１４（Ａ）に示すように制御することにより、動作点である２７．０ｄＢｍにおいて低減された。
なお、動作点（２７．０ｄＢｍ）よりも出力電力が低い領域では前提技術よりも増大したが、動作点でのＩＭ３信号が低減されているため、前提技術よりも歪みの小さい良好な特性が得られたことが分かる。
また、図１４（Ｃ）には、増幅器１００の消費電流と利得を実線で示し、前提技術の増幅器１の消費電流と利得を破線で示す。
増幅器１００の消費電流は、出力電力が２６．０ｄＢｍ以上の領域で前提技術の増幅器１に比べて低減されており、増幅器１００の利得は、出力電力が２６．０ｄＢｍ以上の領域で前提技術の増幅器１に比べて、よりフラットな特性となっており、一定の特性に近づけられたことが分かる。
以上より、制御回路１６０の代わりに、前提技術の増幅器１(図３参照)のバイアス回路７０を用いた場合の増幅器１００において、前提技術の増幅器１００よりも、出力信号の出力に対する利得の特性が一定の特性に近づくように利得の特性を改善できることが分かった。
次に、図１５を用いて制御回路１１０及び１６０でバイアス電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２が制御される増幅器１００の動作について説明する。
図１５（Ａ）には、バイアス電圧Ｖｂｉａｓ１を実線で示し、バイアス電圧Ｖｂｉａｓ２を破線で示す。バイアス電圧Ｖｂｉａｓ１は制御回路１１０から出力され、バイアス電圧Ｖｂｉａｓ２は制御回路１６０から出力される。
このため、バイアス電圧Ｖｂｉａｓ１は、出力電力の増大に伴って増大しており、特に、出力電力が２６．０ｄＢｍ以上の動作領域において二次関数的に増大している。
また、バイアス電圧Ｖｂｉａｓ２は出力電力が低い領域で高く、出力電力が増大すると低下している。すなわち、バイアス電圧Ｖｂｉａｓ２は、小信号動作時に高く、大信号動作時に低くなる特性を有する。
図１５（Ｂ）において、増幅器１００のＩＭ３信号を細実線で示す。また、細破線は前提技術の増幅器１（図３参照）のＩＭ３信号であり、図４（Ａ）に細実線で示した特性と同一である。
図１５（Ｂ）から分かるように、ＩＭ３信号は、制御回路１１０及び１６０でバイアス電圧Ｖｂｉａｓ１及びＶｂｉａｓ２を図１５（Ａ）に示すように制御することにより、全体的に低減され、許容上限よりも低くなった。
また、図１５（Ｃ）には、増幅器１００の消費電流と利得を実線で示し、前提技術の増幅器１の消費電流と利得を破線で示す。
増幅器１００の消費電流は、出力電力が２６．０ｄＢｍ以下の領域で前提技術の増幅器１よりも少し増えているが、許容上限よりも十分に低いレベルに保たれている。また、出力電力が２８．０ｄＢｍ以上の動作領域において前提技術の増幅器１よりも低減されている。
増幅器１００の利得は、出力電力が２４．０ｄＢｍ以下の動作領域で増大しており、よりフラットな特性となっており、一定の特性に近づけられたことが分かる。また、出力電力が２６．０ｄＢｍ以上の大信号動作時においても、前提技術の増幅器１に比べて、よりフラットな特性となっており、一定の特性に近づけられたことが分かる。
以上より、制御回路１１０及び１６０を用いた増幅器１００では、前提技術の増幅器１００よりも、出力信号の出力に対する利得の特性が一定の特性に近づくように利得の特性を改善できることが分かった。
小信号動作時における利得の改善は、制御回路１６０でＰＡ段４０のゲートに入力するバイアス電圧Ｖｂｉａｓ２を小信号側で増大させたことによって得られたものである。
また、大信号動作時における利得の改善は、制御回路１１０でＤＲ段２０のゲートに入力するバイアス電圧Ｖｂｉａｓ１を大信号側で増大させたことによって得られたものである。
以上のように、実施の形態によれば、出力電力に対する利得の特性が一定の特性に近づくように利得の特性を改善した増幅器１００を提供することができる。
実施の形態の増幅器１００において、制御回路１１０でＤＲ段２０に入力されるゲート電圧のバイアス電圧Ｖｂｉａｓ１を調整するのは、次のような理由による。ＤＲ段２０はＰＡ段４０よりもサイズが小さく、ゲート容量が小さいため、ＰＡ段４０よりも駆動制御を行いやすいからである。
このため、包絡線に追従可能なカットオフ周波数の高いバイアス回路構成（制御回路１１０の回路構成）を実現することにより、大信号動作時における出力電力に対する利得の調整をＤＲ段２０で行っている。なお、ＤＲ段２０のサイズは、例えば、ＰＡ段４０の１／２〜１／１０程度である。
また、ＰＡ段４０は、上述のようにゲート容量が大きいため、制御回路１６０では、包絡線検波部１７０が出力する電流Ｉｄｅｔを用いて電流付加回路１８０及びコアバイアス回路１９０でバイアス電圧Ｖｂｉａｓ２を生成する過程で、電流Ｉｄｅｔの電流値をローパスフィルタ等を用いて直流成分に変換している。このような制御回路１６０によってバイアス電圧Ｖｂｉａｓ２を生成することにより、小信号動作時における利得の特性を改善している。
なお、以上では、入力トランス１０がシングルエンド形式の入力信号を差動形式の信号に変換する形態について説明したが、入力信号が差動形式である場合は、入力トランス１０の一次巻線を差動信号に対応させて２つ用意すればよい。
また、以上では、ＤＲ段２０とＰＡ段４０の２つの差動増幅段があり、初段側のＤＲ段２０の大信号動作時における利得の特性が一定の特性に近づくように、ＤＲ段２０に供給するバイアス電圧Ｖｂｉａｓ１を制御回路１１０で制御する形態について説明した。
しかしながら、差動増幅段が３段以上ある場合には、初段と最終段との間にある差動増幅段について、ＤＲ段２０と同様に、大信号動作時における利得の特性が一定の特性に近づくように、バイアス電圧を制御してもよい。
また、差動増幅段が４段以上ある場合には、最終段以外の差動増幅段について、ＤＲ段２０と同様に、大信号動作時における利得の特性が一定の特性に近づくように、バイアス電圧を制御してもよい。
また、ローパスフィルタの回路構成、各トランジスタのサイズ等は、適宜変更することができる。
以上、本発明の例示的な実施の形態の増幅器について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
入力信号が一次側に入力され、前記入力信号に基づく差動信号を二次側から出力する第１トランスと、
前記第１トランスの二次側に接続される第１差動増幅段と、
前記第１差動増幅段の出力側に接続される第２トランスと、
前記第２トランスの出力側に接続される第２差動増幅段と、
前記第２差動増幅段から出力される差動信号をシングルエンド形式の出力信号に変換する第３トランスと、
前記第１トランスの二次側コイルに第１バイアス電圧を供給する第１バイアス回路と
を含み、
前記第１バイアス回路は、前記出力信号の電力に対する利得の特性が、前記出力信号の電力に対して利得が一定になる特性に近づくように、前記入力信号に基づき、前記出力信号の電力が第１電力以上の動作領域において、前記第１バイアス電圧を第１電圧以上に制御する、増幅器。
（付記２）
前記入力信号は、ベースバンド信号と第1周波数の信号とを合成した信号であり、
前記第１バイアス回路は、前記入力信号の包絡線の振幅に応じて、前記出力信号の電力が第１電力以上の動作領域において、前記第１バイアス電圧を第１電圧以上に制御する、付記１記載の増幅器。
（付記３）
前記第１バイアス回路は、
前記包絡線の振幅が第1振幅以上のときに前記包絡線の振幅に応じた電流を出力する第１包絡線検波部と、
前記第１包絡線検波部から出力される電流を前記第１バイアス電圧に変換する第１変換回路と
を有する、付記２記載の増幅器。
（付記４）
前記第１包絡線検波部は、前記入力信号の振幅に応じてＣ級動作することにより、前記電流を出力するトランジスタを有する、付記３記載の増幅器。
（付記５）
前記第１バイアス回路は、さらに、前記第１変換回路から前記第１バイアス電圧を出力する出力ノードにおけるカットオフ周波数を前記包絡線のカットオフ周波数よりも高く設定するように制御するバッファを有する、付記３又は４記載の増幅器。
（付記６）
前記バッファは、
一方の入力端子に前記出力ノードが接続され、他方の入力端子が前記バッファの出力端子に接続されるオペアンプと、
前記オペアンプの出力端子に自己の入力端子が接続され、自己の出力端子が前記バッファの出力端子に接続されるインバータと
を有し、
前記バッファの出力端子から前記第１バイアス電圧を出力する、付記５記載の増幅器。
（付記７）
前記第２トランスの二次側コイルに第２バイアス電圧を供給する第２バイアス回路をさらに含み、
前記第２バイアス回路は、前記出力信号の電力に対する利得の特性が一定な特性に近づくように、前記入力信号に基づき、前記出力信号の電力が前記第１電力よりも低い第２電力以下の動作領域において、前記第２バイアス電圧を第２電圧以上に制御する、付記１乃至６のいずれか一項記載の増幅器。
（付記８）
前記第２バイアス回路は、
前記包絡線の振幅が第２振幅以上のときに前記包絡線の振幅に応じた電流を出力する第２包絡線検波部と、
前記第２包絡線検波部から出力される電流を前記第２バイアス電圧に変換する第２変換回路と
を有する、付記７記載の増幅器。
（付記９）
前記第１バイアス回路は、前記ベースバンド信号の振幅に応じて、前記出力信号の電力が前記第１電力以上の動作領域において、前記第１バイアス電圧を前記第１電圧以上に制御する、付記２乃至６のいずれか一つ記載の増幅器。
１００ 増幅器
１０１Ａ 入力端子
１０１Ｂ 出力端子
１０ 入力トランス
２０ ＤＲ段
３０ 段間トランス
４０ ＰＡ段
５０ 出力トランス
１１０ 制御回路
１２０ 包絡線検波部
１３０ ＩＶコンバータ
１４０ コアバイアス回路
１５０ バッファ
１６０ 制御回路
１７０ 包絡線検波部
１８０ 電流付加回路
１９０ コアバイアス回路
５００ 送受信回路
５０１ ベースバンド回路
５０２ 発振器
５０３ アンテナスイッチ
５０４ アンテナ
５１１ 変調回路
５１２ ミキサ
５１３ 送信フィルタ
５１４ パワーアンプ

Claims (5)

  1. 入力信号が一次側に入力され、前記入力信号に基づく差動信号を二次側から出力する第１トランスと、
    前記第１トランスの二次側に接続される第１差動増幅段と、
    前記第１差動増幅段の出力側に接続される第２トランスと、
    前記第２トランスの出力側に接続される第２差動増幅段と、
    前記第２差動増幅段から出力される差動信号をシングルエンド形式の出力信号に変換する第３トランスと、
    前記第１トランスの二次側コイルに第１バイアス電圧を供給する第１バイアス回路と、
    前記第２トランスの二次側コイルに第２バイアス電圧を供給する第２バイアス回路と
    を含み、
    前記第１バイアス回路は、前記出力信号の電力に対する利得の特性が、前記出力信号の電力に対して利得が一定になる特性に近づくように、前記入力信号に基づき、前記出力信号の電力が第１電力以上の動作領域において、前記第１バイアス電圧を第１電圧以上に制御し、前記出力信号の電力が前記第１電力より小さい動作領域において、前記第１バイアス電圧を前記第１電圧より小さくなるように制御し、
    前記第２バイアス回路は、前記出力信号の電力に対する利得の特性が一定な特性に近づくように、前記入力信号に基づき、前記出力信号の電力が前記第１電力よりも低い第２電力以下の動作領域において、前記第２バイアス電圧を第２電圧以上に制御し、前記出力信号の電力が前記第２電力より大きい動作領域において、前記第２バイアス電圧を前記第２電圧より小さくなるように制御する、増幅器。
  2. 前記入力信号は、ベースバンド信号と第１周波数の信号とを合成した信号であり、
    前記第１バイアス回路は、前記入力信号の包絡線の振幅に応じて、前記出力信号の電力が第１電力以上の動作領域において、前記第１バイアス電圧を第１電圧以上に制御する、請求項１記載の増幅器。
  3. 前記第１バイアス回路は、
    前記包絡線の振幅が第１振幅以上のときに前記包絡線の振幅に応じた電流を出力する第１包絡線検波部と、
    前記第１包絡線検波部から出力される電流を前記第１バイアス電圧に変換する第１変換回路と
    を有する、請求項２記載の増幅器。
  4. 前記第１バイアス回路は、さらに、前記第１変換回路から前記第１バイアス電圧を出力する出力ノードにおけるカットオフ周波数を前記包絡線の周波数よりも高く設定するように制御するバッファを有する、請求項３記載の増幅器。
  5. 前記第２バイアス回路は、
    前記入力信号の包絡線の振幅が第２振幅以上のときに前記包絡線の振幅に応じた電流を出力する第２包絡線検波部と、
    前記第２包絡線検波部から出力される電流を前記第２バイアス電圧に変換する第２変換回路と
    を有する、請求項１乃至４のいずれか一項記載の増幅器。
JP2013232158A 2013-11-08 2013-11-08 増幅器 Active JP6291796B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013232158A JP6291796B2 (ja) 2013-11-08 2013-11-08 増幅器
US14/530,028 US9300253B2 (en) 2013-11-08 2014-10-31 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013232158A JP6291796B2 (ja) 2013-11-08 2013-11-08 増幅器

Publications (2)

Publication Number Publication Date
JP2015095673A JP2015095673A (ja) 2015-05-18
JP6291796B2 true JP6291796B2 (ja) 2018-03-14

Family

ID=53043296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013232158A Active JP6291796B2 (ja) 2013-11-08 2013-11-08 増幅器

Country Status (2)

Country Link
US (1) US9300253B2 (ja)
JP (1) JP6291796B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9602056B2 (en) * 2014-09-19 2017-03-21 Skyworks Solutions, Inc. Amplifier with base current reuse
US9960947B2 (en) * 2016-09-06 2018-05-01 Mediatek Inc. Compensation circuit of power amplifier and associated compensation method
CN106603024B (zh) * 2016-12-23 2024-04-26 陕西烽火实业有限公司 一种用于短波电台的功率放大器
US10700643B2 (en) * 2017-09-22 2020-06-30 Qualcomm Incorporated Envelope-shaped bias for power amplifier
EP4398483A3 (en) 2019-01-10 2024-10-16 Telefonaktiebolaget LM Ericsson (publ) Bias circuit and power amplifier circuit
CN110350875B (zh) * 2019-06-27 2023-03-17 伍晶 一种驱动放大器
CN115702550A (zh) 2020-06-22 2023-02-14 瑞典爱立信有限公司 发射机电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822426A (en) * 1995-06-06 1998-10-13 International Business Machines Corporation Balanced hybrid circuit
US6427067B1 (en) * 1999-06-10 2002-07-30 The Whitaker Corporation Detector driven bias circuit for power transistors
JP2003338713A (ja) 2002-05-20 2003-11-28 Sony Corp 電力増幅装置およびこれを用いた無線通信装置
US7863983B2 (en) * 2003-05-20 2011-01-04 Epic Communications, Inc. Smart linearized power amplifier and related systems and methods
JP2005045471A (ja) 2003-07-28 2005-02-17 Renesas Technology Corp 高周波電力増幅回路および通信システム
WO2005079313A2 (en) * 2004-02-13 2005-09-01 The Regents Of The University Of California Adaptive bias current circuit and method for amplifiers
US7345547B2 (en) * 2005-10-17 2008-03-18 Wj Communications, Inc. Bias circuit for BJT amplifier
JP4695519B2 (ja) * 2006-02-08 2011-06-08 株式会社東芝 差動増幅装置
US7728661B2 (en) * 2008-05-05 2010-06-01 Javelin Semiconductor, Inc. Controlling power with an output network
JP5247367B2 (ja) * 2008-11-13 2013-07-24 ルネサスエレクトロニクス株式会社 Ｒｆ電力増幅器
US8570913B2 (en) * 2009-12-11 2013-10-29 Rf Micro Devices, Inc. De-multiplexing a radio frequency input signal using output transformer circuitry
JP5351849B2 (ja) * 2010-07-27 2013-11-27 旭化成エレクトロニクス株式会社 増幅回路
JP5268036B2 (ja) * 2011-03-03 2013-08-21 Ｔｄｋ株式会社 バイアス制御回路
JP5788784B2 (ja) * 2011-12-28 2015-10-07 株式会社日立製作所 差動回路
US9425749B2 (en) * 2012-09-23 2016-08-23 Dsp Group Ltd. DC-DC converter incorporating trim cell
US9160377B2 (en) * 2012-12-19 2015-10-13 Qualcomm Incorporated Multi-mode multi-band power amplifiers

Also Published As

Publication number Publication date
US9300253B2 (en) 2016-03-29
US20150130540A1 (en) 2015-05-14
JP2015095673A (ja) 2015-05-18

Similar Documents

Publication Publication Date Title
JP6291796B2 (ja) 増幅器
WO2010100741A1 (ja) 光通信装置
CN102356543A (zh) 共栅极共源极放大器
US11901868B2 (en) Amplifier circuit, adder circuit, reception circuit, and integrated circuit
WO2011137635A1 (zh) 一种功率放大器和基于功率放大器的信号放大方法
WO2016152267A1 (ja) 増幅器および電子回路
US10594263B2 (en) Common-mode loop controlled fully-differential adaptive class-A amplifier
CN112702028A (zh) 射频系统开关功率放大器系统及方法
KR101828134B1 (ko) 최적화된 고조파 억압 특성을 갖는 주파수 2체배기
US7271663B2 (en) Operational amplifier output stage and method
US9503022B2 (en) Balanced up-conversion mixer
JP2008277882A5 (ja)
WO2018116825A1 (ja) 単相差動変換回路およびその信号処理方法、並びに、受信装置
TW200849802A (en) Amplifying circuit and associated linearity improving method
KR101143547B1 (ko) 차동 증폭기
JP2015144427A (ja) Ｄｃオフセットキャンセル回路
Grassi et al. Increased EMI immunity in CMOS operational amplifiers using an integrated common-mode cancellation circuit
JP4423303B2 (ja) 周波数変換回路
TW201828590A (zh) 發送器
JP4896819B2 (ja) 高周波信号検波回路
CN110380698B (zh) 一种线性放大器
JP5139963B2 (ja) 差動増幅器
TW201709004A (zh) 電壓翻轉式零點補償電路
JP6230903B2 (ja) 低雑音増幅器
CN108347227B (zh) 一种ab类放大器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180129

R150 Certificate of patent or registration of utility model

Ref document number: 6291796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150