[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6269091B2 - 半導体光素子の製造方法 - Google Patents

半導体光素子の製造方法 Download PDF

Info

Publication number
JP6269091B2
JP6269091B2 JP2014006750A JP2014006750A JP6269091B2 JP 6269091 B2 JP6269091 B2 JP 6269091B2 JP 2014006750 A JP2014006750 A JP 2014006750A JP 2014006750 A JP2014006750 A JP 2014006750A JP 6269091 B2 JP6269091 B2 JP 6269091B2
Authority
JP
Japan
Prior art keywords
process chamber
semiconductor optical
substrate
mesa portion
cascade laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014006750A
Other languages
English (en)
Other versions
JP2015135897A (ja
Inventor
幸洋 辻
幸洋 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014006750A priority Critical patent/JP6269091B2/ja
Priority to US14/595,836 priority patent/US9531162B2/en
Publication of JP2015135897A publication Critical patent/JP2015135897A/ja
Application granted granted Critical
Publication of JP6269091B2 publication Critical patent/JP6269091B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • H01S5/2086Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2275Buried mesa structure ; Striped active layer mesa created by etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/176Specific passivation layers on surfaces other than the emission facet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3401Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having no PN junction, e.g. unipolar lasers, intersubband lasers, quantum cascade lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体光素子の製造方法に関する。
特許文献1は、量子カスケードレーザの技術を開示している。この量子カスケードレーザは、比較的に大きい非線型屈折率を有し、サブバンド間遷移の利用に基づいている。この量子カスケードレーザは、中赤外光のピコ秒パルスを生成する。この量子カスケードレーザのカーレンズモード同期は、サブバンド内のレーザー遷移に起因する屈折率の非線型性によって実現される。QC自己収束機構を損失変調に変換するために必要とされるキャビティ内絞りは、以下のような性質を有するQCレーザー導波路によって実現される:(1)半導体材料から比較的薄い誘電体層によって隔てられた光学的損失の大きい層、(2)比較的長いレーザー導波路。特許文献1の一つの実施例においては、モード結合に用いられる光学的損失の大きい層は金属で形成されており電極の一方を構成するように配置されている。
特開2001―320136号公報
Y. Kawase, M. Kitano, F. Mizutani, M. Saeki, Y. Shirai, and Tadahiro Ohmi: Journal of The Electrochemical Society, 154(9) C530-C539 (2007), Figure 2
ダブルチャネル構造もしくは埋め込みヘテロ構造をもつ量子カスケードレーザでは、しきい値電流の低減を目的とした電流狭窄のため、幅5〜10[μm]、深さ5〜10[μm]の垂直な側面をもつストライプ状のメサ部の形成が必要となる。従来のダブルチャネル構造をもつ量子カスケードレーザのメサは、ウエットエッチングによって形成されている。この場合、順メサ部もしくは逆メサ部であってもコア層の広がりが大きく、電流が狭窄されず、コア層にかかる電流密度を高くできず、しきい値電流の低減が困難となる。このような困難を解消するために、ドライエッチングによってメサ部を形成することができる。しかし、アスペクト比の高いストライプ状のメサ部を形成する場合、エッチング中において複数のマイクロマスクによる複数のピラーの発生が懸念される。
具体的に説明する。従来のダブルチャネル構造もしくは埋め込みヘテロ構造の量子カスケードレーザの作製において、ストライプ状のメサ部をウエットエッチングで形成すると、メサ部の裾は順メサ部や逆メサ部を問わずに、30度程度の傾斜を持つ。従って、メサ部の深さが5〜10[μm]の場合には、メサ部の端部に対してメサ部の基端部の幅が20[μm]程度の拡がる。逆に、メサ部の基端部の拡がりのため、メサ部の深さが5〜10[μm]の場合にはメサ部の端部の幅を20μm以下にすることができない。量子カスケードレーザでは、しきい値電流を低減させるため、コア層の幅を5〜10[μm]とすることによって、注入電流を絞り込む。しかし、従来の量子カスケードレーザは、上記のようにメサ部の基端部に広がりがあるので、十分な電流狭窄ができない構造を有している。そこで、垂直なストライプ状のメサ部を形成するために、ウェットエッチングに代わってドライエッチングが用いられる。このドライエッチングでは、エッチング装置にICP―RIEが用いられ、エッチングガスにハロゲン系ガスが用いられる。ハロゲン系ガスは腐食性の強いガスなので、ICP―RIEのプロセスチャンバの内側の表面、すなわち、プロセスチャンバの内壁、防着板、ウエハ搬送用トレーなどを構成するアルミ合金材料の表面、などには、耐腐食性の表面処理としてアルマイト(酸化アルミニウム)加工を施すことができる。しかし、アルマイトは腐食には強いが、水(HO)比較的にを含みやすい特性を有する。このため、アルマイトに吸着したHOがエッチング中にウエハに付着してマイクロマスクとなり、エッチングが進む過程で、マイクロマスクによるピラーが発生する。ピラーは、エッチング面の底面荒れや異物となってウエハ上に残留するので、デバイスの歩留まりに影響する。
そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、ドライエッチングにおいてマイクロマスクの発生を抑制できる半導体光素子の製造方法を提供することである。
本発明の一側面は、半導体光素子の製造方法であって、前記半導体光素子の形成に用いるプロセスチャンバの内側におけるHO分子比率を基準範囲に調整する調整工程と、前記調整工程による調整後の前記プロセスチャンバの内側において第1の半導体基板を配置し、前記第1の半導体基板から前記半導体光素子の基板生産物を形成する形成工程と、を備え、前記プロセスチャンバの内側の表面には、アルマイト処理が施されており、前記調整工程は、前記プロセスチャンバに真空引きを行う第1の工程と、前記第1の工程の後に、前記プロセスチャンバの内側の表面をドライクリーニングする第2の工程と、前記第2の工程の後の前記プロセスチャンバの内側に、ハロゲン系のガスを用いてプラズマを発生させる第3の工程と、を備える。
本発明によれば、ドライエッチングにおいてマイクロマスクの発生を抑制できる半導体光素子の製造方法を提供できる。
図1は、実施形態に係る製造方法によって製造される半導体光素子の内部の構成を説明するための図である。 図2は、実施形態に係る製造方法によって製造される半導体光素子の発光層の構造を説明するための図である。 図3は、半導体光素子の製造に用いるICP−RIE装置の構成を模式的に示す図である。 図4は、半導体光素子の製造方法の主要な工程を説明するためのフローチャートである。 図5は、実施形態に係る製造方法の奏する効果を説明するために用いる図である。 図6は、半導体光素子がダブルチャネル構造の量子カスケードレーザである場合において、量子カスケードレーザの基板生産物を形成する工程の主要部を説明するための図である。 図7は、半導体光素子がダブルチャネル構造の量子カスケードレーザである場合において、量子カスケードレーザの基板生産物を形成する工程の主要部を説明するための図である。 図8は、半導体光素子が埋め込みヘテロ構造の量子カスケードレーザである場合において、量子カスケードレーザの基板生産物を形成する工程の主要部を説明するための図である。 図9は、半導体光素子が埋め込みヘテロ構造の量子カスケードレーザである場合において、量子カスケードレーザの基板生産物を形成する工程の主要部を説明するための図である。
[本願発明の実施形態の説明]
最初に本願発明の実施態様を列記して説明する。第1の実施態様に係る半導体光素子の製造方法は、前記半導体光素子の形成に用いるプロセスチャンバの内側におけるHO分子比率を基準範囲に調整する調整工程と、前記調整工程による調整後の前記プロセスチャンバの内側において第1の半導体基板を配置し、前記第1の半導体基板から前記半導体光素子の基板生産物を形成する形成工程と、を備え、前記プロセスチャンバの内側の表面には、アルマイト処理が施されており、前記調整工程は、前記プロセスチャンバに真空引きを行う第1の工程と、前記第1の工程の後に、前記プロセスチャンバの内側の表面をドライクリーニングする第2の工程と、前記第2の工程の後の前記プロセスチャンバの内側に、ハロゲン系のガスを用いてプラズマを発生させる第3の工程と、を備える。
アルマイト皮膜は、例えばハロゲン系のエッチングガスによる腐食に対して比較的に強い耐性を有する。非特許文献1に示すように、アルマイト皮膜は、多孔質構造を備えるので、HOを比較的に多く取り込む性質を備える。また、ハロゲン系のエッチングガスから生成される反応物を、プロセスチャンバの内側の表面から除去するには水拭きが効果的なので、水拭きによってプロセスチャンバの内側の表面が清掃される場合がある。この水拭きが行われる場合には、プロセスチャンバの内側のアルマイト皮膜の表面に比較的に多くの水が残留すると共に、比較的に多くのHOがアルマイト皮膜に取り込まれる場合がある。アルマイト皮膜の表面及び内部に存在するHOがエッチング中にウエハに水滴として付着すると、この水滴がウェハの表面においてマイクロマスクとなるので、ウェハのエッチングが進行するにつれてウェハの表面に複数のピラーが発生することとなる。第1の実施態様によれば、プロセスチャンバの内側の表面には例えばハロゲン系のエッチングガスによる腐食を防止するためにアルマイト処理が施されており、このプロセスチャンバに対し真空引きを行う第1の工程と、プロセスチャンバに対しドライクリーニングを行う第2の工程と、プロセスチャンバの内側においてプラズマを発生させる第3の工程とを備える調整工程が半導体光素子の基板生産物を形成する形成工程の前に行われるので、形成工程においてウェハのエッチングに伴うピラーの発生が抑制される。具体的には、第1の工程の真空引きによって、プロセスチャンバの内側の気体に含まれているHOの一部がプロセスチャンバの外に排気され、第2の工程のドライクリーニングによって、プロセスチャンバのアルマイト皮膜の内部のHOの一部がアルマイト皮膜の外にたたき出され、第3の工程のプラズマによって第2の工程でアルマイト皮膜の外にたたき出されたHOがハロゲン系原子のラジカルと反応してプロセスチャンバの外に排気される。このようにして、プロセスチャンバの内側から外側にHOが十分に排除されるので、水滴がマイクロマスクとなって、形成工程においてエッチングされたウェハの表面に複数のピラーが形成されることを抑制できる。従って、半導体光素子の製造歩留まりが向上する。
第2の実施態様に係る製造方法では、前記調整工程は、前記第3の工程の後に、前記プロセスチャンバの内側に第2の半導体基板を配置した状態でプラズマを発生させる第4の工程を更に備える。第2の半導体基板がプラズマと反応することによって第2の半導体基板から反応生成物が発生する。この反応生成物がアルマイト皮膜を覆うことによって、アルマイト皮膜からのHOの放出が低減される。
第3の実施態様に係る製造方法では、前記半導体光素子は、量子カスケードレーザであり、前記量子カスケードレーザは、メサ部と発光層とを備え、前記発光層は、前記メサ部に設けられ、Alを含有し、前記形成工程は、ドライエッチングによって前記メサ部を形成する工程を含み、前記ドライエッチングは、ハロゲン系のエッチングガスを用いて行われる。第3の実施態様のようにAlを含有する発光層を含むメサ部の形成は、ハロゲン系のエッチングガスによって効果的に行える。従って、プロセスチャンバの内側の表面のアルマイト皮膜がハロゲン系のエッチングガスによる腐食の防止に対し有効に機能する。また、カスケードレーザの発光層の厚みが比較的に大きく、この発光層を含むメサ部の厚みも比較的に大きいものとなり、よって、メサ部の形成には比較的に深いエッチングが必要となるので、ピラーが形成される場合にはピラーは比較的に大きなものとなる。従って、第3の実施態様に係るカスケードレーザの製造において第1又は第2の実施態様の構成は、ピラーの形成を抑制するので、効果的である。
第4の実施態様に係る製造方法では、前記調整工程において用いられる前記基準範囲は、10%以上20%以下である。第4の実施態様によれば、プロセスチャンバの内側におけるHO分子比率が基準範囲10%以上20%以下に調整されるので、形成工程で形成されるメサ部の垂直性が向上される。
第5の実施態様に係る製造方法では、前記第2の工程は、CFとOとの混合ガスを用いて、前記プロセスチャンバの内側の表面をドライクリーニングする。CFとOとの混合ガスによって生成されるプラズマによるイオンの衝突によって、アルマイト皮膜の内部のHOがアルマイト皮膜の外にたたき出されるので、アルマイト皮膜の内部のHOの量を低減できる。
[本願発明の実施形態の詳細]
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。以下、実施形態に係る半導体光素子の製造方法を説明する。図1は、実施形態に係る製造方法によって製造される半導体光素子の内部の構成を説明するための図である。図2は、実施形態に係る製造方法によって製造される半導体光素子の発光層の構造を説明するための図である。図3は、半導体光素子の製造に用いるICP−RIE装置10(ICP−RIE:Inductive Coupled Plasma-Reactive Ion Etching)の構成を模式的に示す図である。図4は、半導体光素子の製造方法の主要な工程を説明するためのフローチャートである。図5は、実施形態に係る製造方法の奏する効果を説明するために用いる図である。図6及び図7は、半導体光素子がダブルチャネル構造の量子カスケードレーザ1aである場合において、量子カスケードレーザ1aの基板生産物11aを形成する工程の主要部を説明するための図である。図8及び図9は、半導体光素子が埋め込みヘテロ構造の量子カスケードレーザ1bである場合において、量子カスケードレーザ1bの基板生産物11bを形成する工程の主要部を説明するための図である。
まず、図1及び図2を参照して、図4のフローチャートに示す製造方法によって製造される半導体光素子の構成の概略を説明する。図1の(A)部に示す量子カスケードレーザ1aと図1の(B)部に示す量子カスケードレーザ1bとは、何れも、図4のフローチャートに示す製造方法によって製造される半導体光素子の具体例である。量子カスケードレーザ1aは、ダブルチャネル構造の量子カスケードレーザであり、量子カスケードレーザ1bは、ヘテロ構造の量子カスケードレーザである。
図1の(A)部は、量子カスケードレーザ1aのストライプ状のメサ部1a2の延びる方向に対し直交する面から見た量子カスケードレーザ1aの内部構造を説明するための図である。図1の(B)部は、量子カスケードレーザ1bのストライプ状のメサ部1b2の延びる方向に対し直交する面から見た量子カスケードレーザ1bの内部構造を説明するための図である。
まず、量子カスケードレーザ1aの構成を説明する。量子カスケードレーザ1aは、基板1a1、メサ部1a2、パッシベーション膜1a3、電極1a4、電極1a5を備える。基板1a1の厚みは、例えば100[nm]程度である。基板1a1の材料は、例えばInPである。基板1a1は、主面Sfa1と裏面Sfa3とを備える。主面Sfa1と裏面Sfa3とは、互いに対向する。主面Sfa1は、(100)面である。
メサ部1a2は、基板1a1の主面Sfa1に設けられている。メサ部1a2は、主面Sfa1に平行に、基板1a1の(0−1−1)面に垂直な方向に沿ってストライプ状に延びている。メサ部1a2は、二つの側面Sfa2と端面Sfa4とを備える。メサ部1a2の幅Ha1は、例えば3〜10[μm]程度であることができ、メサ部1a2の高さHa2は、例えば、5〜10[μm]程度であることができる。幅Ha1は、メサ部1a2の一方の側面Sfa2から他方の側面Sfa2までの距離である。高さHa2は、基板1a1の主面Sfa1から、メサ部1a2の端面Sfa4を含む面までの距離である。基板1a1の主面Sfa1は、メサ部1a2の基端側にある。メサ部1a2の端面Sfa4は、メサ部1a2の先端側にある。メサ部1a2は、多重量子井戸層1a2a、クラッド層1a2b、コンタクト層1a2cを備える。
多重量子井戸層1a2aは基板1a1の上に設けられ、クラッド層1a2bは多重量子井戸層1a2aの上に設けられ、コンタクト層1a2cはクラッド層1a2bの上に設けられている。多重量子井戸層1a2aは、例えば2.282[μm]程度の厚みを備える発光層であることができる。多重量子井戸層1a2aは、数百の層の超格子構造を備える。多重量子井戸層1a2aは、Alを含有する。多重量子井戸層1a2aの超格子構造は、例えば、InGaAs層とInAlAs層とが交互に積層された構成であることができる。多重量子井戸層1a2aは、例えば、図2に示す層構造が35周期繰り返された構成であることができる。
クラッド層1a2bは、例えば3[μm]程度の厚みを備えることができる。クラッド層1a2bの材料は、n型の例えばInPであることができる。クラッド層1a2bは、例えばSiがドーピングされた構成であることができる。コンタクト層1a2cは、例えば100[nm]程度の厚みを備えることができる。コンタクト層1a2cの材料は、例えばn型のInGaAsであることができる。クラッド層1a2bは、例えばSiがドーピングされた構成であることができる。
パッシベーション膜1a3は、基板1a1の主面Sfa1とメサ部1a2の側面Sfa2とを覆う。パッシベーション膜1a3は、メサ部1a2の端面Sfa4の一部を覆う。パッシベーション膜1a3の材料は、例えばSiON及びSiNの何れかであることができる。パッシベーション膜1a3は、例えば300[nm]程度の厚みを備えることができる。電極1a4は、パッシベーション膜1a3の上に設けられており、端面Sfa4を介してコンタクト層1a2cに接触している。電極1a4は、例えばTi/Pt/Auの積層構造を備えることができる。電極1a5は、基板1a1の裏面Sfa3に設けられている。電極1a5は、例えばAuGe/Ni/Ti/Auの積層構造を備えることができる。
次に、量子カスケードレーザ1bの構成を説明する。量子カスケードレーザ1bは、基板1b1、メサ部1b2、パッシベーション膜1b3、電極1b4、電極1b5、埋込層1b6を備える。基板1b1の厚みは、例えば100[μm]程度である。基板1b1の材料は、例えばInPである。基板1b1は、主面Sfb1と裏面Sfb3とを備える。主面Sfb1と裏面Sfb3とは、互いに対向する。主面Sfb1は、(100)面である。
メサ部1b2は、基板1b1の主面Sfb1に設けられている。メサ部1b2は、主面Sfb1に平行に、基板1b1の(0−1−1)面に垂直な方向に沿ってストライプ状に延びている。メサ部1b2は、二つの側面Sfb2と端面Sfb4とを備える。メサ部1b2の幅は、量子カスケードレーザ1aのメサ部1a2の幅Ha1と同様である。メサ部1b2の高さは、量子カスケードレーザ1aのメサ部1a2の高さHa2と同様である。メサ部1b2の場合の幅Ha1は、メサ部1b2の一方の側面Sfb2から他方の側面Sfb2までの距離である。メサ部1b2の場合の高さHa2は、基板1b1の主面Sfb1から、メサ部1b2の端面Sfb4を含む面までの距離である。基板1b1の主面Sfb1は、メサ部1b2の基端側にある。メサ部1b2の端面Sfb4は、メサ部1b2の先端側にある。メサ部1b2は、多重量子井戸層1b2a、クラッド層1b2b、コンタクト層1b2cを備える。
多重量子井戸層1b2aは基板1b1の上に設けられ、クラッド層1b2bは多重量子井戸層1b2aの上に設けられ、コンタクト層1b2cはクラッド層1b2bの上に設けられている。多重量子井戸層1b2aは、例えば2.282[μm]程度の厚みを備える発光層であることができる。多重量子井戸層1b2aは、数百層の超格子構造を備える。多重量子井戸層1b2aは、Alを含有する。多重量子井戸層1b2aの超格子構造は、例えば、InGaAs層とInAlAs層とが交互に積層された構成であることができる。多重量子井戸層1b2aは、例えば、図2に示す層構造が35周期繰り返された構成であることができる。
クラッド層1b2bは、例えば3[μm]程度の厚みを備えることができる。クラッド層1b2bの材料は、n型の例えばInPであることができる。クラッド層1b2bは、例えばSiがドーピングされた構成であることができる。コンタクト層1b2cは、例えば100[nm]程度の厚みを備えることができる。コンタクト層1b2cの材料は、例えばn型のInGaAsであることができる。コンタクト層1b2cは、例えばSiがドーピングされた構成であることができる。
パッシベーション膜1b3は、埋込層1b6の表面とメサ部1b2の端面Sfb4の一部とを覆う。パッシベーション膜1b3の材料は、例えばSiONであることができる。パッシベーション膜1b3は、例えば300[nm]程度の厚みを備えることができる。電極1b4は、パッシベーション膜1b3の上に設けられており、端面Sfb4を介してコンタクト層1b2cに接触している。電極1b4は、例えばTi/Pt/Auの積層構造を備えることができる。電極1b5は、基板1b1の裏面Sfb3に設けられている。電極1b5は、例えばAuGe/Ni/Ti/Auの積層構造を備えることができる。埋込層1b6は、メサ部1b2の両側に設けられている。埋込層1b6は、メサ部1b2を挟むように設けられている。埋込層1b6の材料は、例えば絶縁性のFe‐InPであることができる。
次に、図3を参照して、ICP−RIE装置10の構成の主要部を説明する。ICP−RIE装置10は、実施形態に係る製造方法のドライエッチング処理を行う場合に用いる。ICP−RIE装置10は、プロセスチャンバ10a、電源10b、基板加熱機構10c、ウェハトレイ10d、流入孔10e、開口10f、排出孔10g、質量分析計10h、アルマイト皮膜10iを備える。プロセスチャンバ10aは、基板加熱機構10c及びウェハトレイ10dを内包する。電源10bは、プロセスチャンバ10aの上面に設けられ、ウェハトレイ10dは、プロセスチャンバ10aの底面に設けられている。プロセスチャンバ10aの上面と底面とは互いに対向している。電源10bは、100〜300[W]のICP(Inductively Coupled Plasma)と、100〜1000[W]のバイアスとを備える。基板加熱機構10cは、プロセスチャンバ10aの底面に設けられている。基板加熱機構10cは、ウェハトレイ10dの上に載置されるウェハを摂氏80〜120度に加熱することができる。ウェハトレイ10dは、ウェハトレイ10dは、基板加熱機構10cの上に設けられている。
ウェハトレイ10dは、基板加熱機構10cに接しており、熱伝導性に優れ、基板加熱機構10cの熱をウェハトレイ10dの上に載置されるウェハに好適に伝えることができる。流入孔10eは、プロセスチャンバ10aに設けられており、プロセスチャンバ10aの外側とプロセスチャンバ10aの内側とを連結する。流入孔10eは、ハロゲン系ガスG1が流入孔10eを介してプロセスチャンバ10aの内側に流入される。開口10fは、プロセスチャンバ10aに設けられ、プロセスチャンバ10aの内側と質量分析計10hとを連結する。質量分析計10hは、プロセスチャンバ10aの内側にある気体を、開口10fを介して取り込み、気体の質量分析を行うことによって、プロセスチャンバ10aの内側にある気体の成分・量(分子比率)を計測する。排出孔10gは、プロセスチャンバ10aに設けられ、プロセスチャンバ10aの内側とプロセスチャンバ10aの外側とを連結する。プロセスチャンバ10aの内側の気体は、排出孔10gを介してプロセスチャンバ10aの外側に排気ガスG2として排気される。アルマイト皮膜10iは、酸化アルミニウムの膜であり、プロセスチャンバ10aの内側の表面を覆う。プロセスチャンバ10aの内側の表面には、このようにアルマイト処理が施されている。
次に、図4を参照して、図1及び図2に示す半導体光素子(量子カスケードレーザ1a及び量子カスケードレーザ1bであり、以下、単に半導体光素子という場合がある。)の製造方法を説明する。実施形態に係る製造方法では、まず、ICP−RIE装置10のプロセスチャンバ10aの内側におけるHO分子比率を、基準範囲に調整する(ステップS1:調整工程)。ステップS1は、以下のステップS1a〜S1dを備える。まず、プロセスチャンバ10aに真空引きを行い(ステップS1a)(真空の程度は、例えば1×10−4〜1×10−3[Pa]である。)、ステップS1aの後に、プロセスチャンバ10aの内側の表面をドライクリーニングする(ステップS1b)。ステップS1bでは、例えばCFとOとの混合ガスを用いて、プロセスチャンバ10aの内側の表面をドライクリーニングする。プロセスチャンバ10aには汚染物としてSiや有機物が付着しており、このような汚染物をプロセスチャンバ10aから除去のため、ドライクリーニングを行う。ドライクリーニングに用いる混合ガスがSiに及ぼす作用は、次のとおりである:Si+O→SiO、SiO+CF→SiF+CO。また、ドライクリーニングに用いる混合ガスが有機物に及ぼす作用は、次のとおりである:C+O→CO。すなわち、プロセスチャンバ10aに付着している汚染物のSiや有機物が、CFガスやOガスと反応することによって、除去される。この場合、混合ガスは、汚染物に対し上記の作用を及ぼすと共に、O(酸素)イオン、C(炭素)イオン、F(フッ素)イオンが、アルマイト被膜に対して高いエネルギーを持って衝突する。この衝突によって、アルマイト内部のHOが叩き出され、プロセスチャンバ10aの内側にHOが残留することとなる。
ステップS1bの後、プロセスチャンバ10aの内側に、SiCl等のハロゲン系のプロセスガスを用いてプラズマを発生させる(ステップS1c)。ステップS1cでは、例えば、50[sccm]程度の流量、摂氏100度程度の温度、5分程度の処理時間、3[Pa]程度の圧力、150[W]程度のBIAS、250[W]程度のICPという条件下で、ハロゲン系のプロセスガスとしてSiClを用いてプラズマを発生させる。ステップS1cの後、プロセスチャンバ10aの内側に調整工程用のウェハ(第2の半導体基板)を配置した状態で、ステップS1cと同様のプロセスガスを用いてステップS1cと同様の条件のもとでプラズマを発生させる(ステップS1d)。調整工程用のウェハは、例えばSiNを300〜500[nm]成膜したSi板であり、アルマイト処理したアルミトレイ上に配置される。以上のステップS1a〜S1dによって、プロセスチャンバ10aの内側のHOの分子比率が10%以上20%以下の基準範囲内となる。なお、ステップS1a〜S2cまでの工程のみよって、プロセスチャンバ10aの内側のHO分子比率が上記の基準範囲内となれば、ステップS1dを省略できる。なお、プロセスチャンバ10aの内側のHO分子比率は、質量分析計を用いて計測される。
プロセスチャンバ10aの内側のHOの分子比率が10%以上20%以下の程度の基準範囲内の場合、ステップS2のドライエッチング(メサ部の形成)の結果、図5の(A)部に示すように、量子カスケードレーザ1aの主面Sfa1に対する量子カスケードレーザ1aのメサ部1a2の側面Sfa2の傾斜角度θaは略90度であり、この傾斜角度θaは、量子カスケードレーザ1bの主面Sfb1に対する量子カスケードレーザ1bのメサ部1b2の側面Sfb2の傾斜角度と同様である。プロセスチャンバ10aの内側のHOの分子比率が20%より大きく40%以下の程度の場合には、マスクM1を用いたステップS2のドライエッチング(メサ部の形成)の結果、図5の(B)部に示すにように、メサ部1a2やメサ部1b2とは異なり、基板1c1の主面Sfc1に近づくに従って幅が広くなるような形状のメサ部1c2が形成される。特に、プロセスチャンバ10aの内側のHOの分子比率が20%より大きく30%以下の程度の場合に、傾斜角度θaに対応する傾斜角度θcは、60〜75度の程度となり、プロセスチャンバ10aの内側のHOの分子比率が30%より大きく40%以下の程度の場合に、傾斜角度θcは、45〜60度の程度となる。また、プロセスチャンバ10aの内側のHOの分子比率が40%を上回ると、マスクM1を用いたステップS2のドライエッチング(メサ部の形成)の結果、図5の(C)部に示すように、メサ部1d2の形成時において、ドライエッチングの対象となるウェハ表面に付着した水滴がマイクロマスクM2として機能するので、ドライエッチングの進行に伴って複数のピラーP1が基板1d1の主面Sfd1に形成される。
基板1c1及び基板1d1は、プロセスチャンバ10aの内側のHO分子比率が上記の基準範囲に無い場合に形成される構成であって、何れも、基板1a1又は基板1b1に対応している。そして、主面Sfc1及び主面Sfd1は、何れも、主面Sfa1又は主面Sfb1に対応する構成であり、側面Sfc2は、側面Sfa2又は側面Sfb2に対応している。また、メサ部1c2の幅、高さのそれぞれは、メサ部1a2(メサ部1b2)の幅Ha1、高さHa2のそれぞれと同様である。メサ部1d2の幅、高さのそれぞれも、メサ部1a2(メサ部1b2)の幅Ha1、高さHa2のそれぞれと同様である。
ステップS1の後、ステップS1による調整後のプロセスチャンバ10aの内側に半導体光素子の製造途中のウェハ(第1の半導体基板)を配置し、このウェハから半導体光素子の基板生産物を形成する(ステップS2:形成工程)。ステップS2の形成工程は、図3に示すICP−RIE装置10を用いてメサ部(メサ部1a2、メサ部1b2)をドライエッチングによって形成する工程を含む。ステップS2の形成工程によって形成される基板生産物は、メサ部(メサ部1a2、メサ部1b2)を有している。ステップS2の形成工程によって形成された基板生産物からは、へき開によって、量子カスケードレーザ1a,1b等の半導体光素子のチップが分離される。ステップS2のドライエッチングは、SiCl等のハロゲン系のエッチングガスを用いて行われる。
まず、図6及び図7を参照して、量子カスケードレーザ1aを製造する場合について説明する。図6の(A)部に示すように、ウェハWaを形成する。ウェハWaは、基板Wa1、多重量子井戸層Wa2a、クラッド層Wa2b、コンタクト層Wa2cを備える。基板Wa1の上に、分子線エピタキシー(MBE)法もしくは、有機金属気相成長(MOCVD)法を用いたエピタキシャル成長によって、多重量子井戸層Wa2a、クラッド層Wa2b、コンタクト層Wa2cを順次設けることによって、ウェハWaを形成する。基板Wa1の材料は、例えばInPであることができる。多重量子井戸層Wa2aは、量子カスケードレーザ1aの多重量子井戸層1a2aに対応している。多重量子井戸層Wa2aは、例えば2.282[μm]程度の厚みを備えることができる。多重量子井戸層Wa2aは、例えばInGaAs層とInAlAs層との超格子構造を備えることができる。多重量子井戸層Wa2aは、発光部と注入部とを含む数百の層の積層構造を備えることができる。クラッド層Wa2bは、量子カスケードレーザ1aのクラッド層1a2bに対応している。クラッド層Wa2bは、例えば3[μm]程度の厚みを備えることができる。クラッド層Wa2bの材料は、例えばSiがドーピングされたn型のInPであることができる。コンタクト層Wa2cは、量子カスケードレーザ1aのコンタクト層1a2cに対応している。コンタクト層Wa2cは、例えば100[nm]程度の厚みを備えることができる。コンタクト層Wa2cの材料は、例えばSiがドーピングされたn型のInGaAsであることができる。
次に、図6の(B)部に示すように、ウェハWaをドライエッチングすることによって、メサ部1a2を形成する。まず、ドライエッチングに用いるマスクM1を形成する。マスクM1は、ウェハWaの(0−1−1)面に垂直な方向に延びるストライプ状のマスクである。マスクM1の材料は、例えばSiNであることができる。マスクM1は、メサ部1a2の延びる方向に延びる。マスクM1の形成は次のようにして行う。ウェハWaの表面にプラズマCVDを用いて例えば500[nm]程度の厚みに例えばSiN膜を成膜し、このSiN膜の表面に、ストライプ状のレジストパターンを、フォトリソグラフィを用いて形成し、このレジストパターンをSiN膜に転写することによって、マスクM1を形成する。次に、図3に示すICP−RIE装置10を用いて、例えば、10〜100[sccm]程度の流量、摂氏100度程度の温度、5分程度の処理時間、1〜3[Pa]程度の圧力、100〜200[W]程度のBIAS、100〜300[W]程度のICPという条件下で、ハロゲン系のプロセスガスとしてSiClを用いてプラズマを発生させてウェハWaをドライエッチングし、メサ部1a2を形成する。このドライエッチングによって、基板Wa1は基板Wa11となり、多重量子井戸層Wa2aは多重量子井戸層1a2aとなり、クラッド層Wa2bはクラッド層1a2bとなり、コンタクト層Wa2cはコンタクト層1a2cとなる。多重量子井戸層1a2a、クラッド層1a2b、コンタクト層1a2cはメサ部1a2に含まれる。マスクM1はウェハWaの(0−1−1)面に垂直な方向に延びているが、異方性を持つドライエッチングによって、メサ部1a2は、逆メサの形状とならず、更にメサ部1a2の基端部において裾が広がった形状とならずに、基板Wa11の表面上から垂直に延びる形状となる。
次に、図6の(C)部に示すように、マスクM1をフッ酸溶液によって除去し、プラズマCVDを用いて例えば300[nm]の厚みのパッシベーション膜Wa31を成膜する。パッシベーション膜Wa31は、基板Wa11の表面(量子カスケードレーザ1aの主面Sfa1に対応)と、メサ部1a2の側面Sfa2とを覆う。パッシベーション膜Wa31の材料は、例えばSiN及びSiONの何れかであることができる。
次に、図7の(A)部に示すように、フォトリソグラフィとフッ酸溶液のエッチングとを用いて、メサ部1a2の端部において、パッシベーション膜Wa31に開口を設け、メサ部1a2の端面Sfa4の表面を露出する。この開口によって、パッシベーション膜Wa31はパッシベーション膜Wa32(量子カスケードレーザ1aのパッシベーション膜1a3に対応)となる。そして、蒸着によって、例えば500[nm]程度の厚みで電極1a4を成膜する。電極1a4は、例えばTi/Pt/Auの積層構造を備えることができる。電極1a4のパターン形成は、フォトリソグラフィとリフトオフ法とを用いる。
次に、図7の(B)部に示すように、基板Wa11の裏面を研磨し、例えば100[μm]程度の厚みの基板Wa12(量子カスケードレーザ1aの基板1a1に対応)を形成する。次に、基板Wa12の裏面(量子カスケードレーザ1aの裏面Sfa3に対応)に例えば1[μm]程度の電極Wa5(量子カスケードレーザ1aの電極1a5に対応)を蒸着によって成膜する。電極Wa5は、例えばAuGe/Ni/Ti/Auの積層構造を備えることができる。この後、上記の図6及び図7に示す工程によって形成されたウェハ(基板生産物)をへき開することによって、量子カスケードレーザ1aのチップを形成する。この劈開によって、基板Wa12は量子カスケードレーザ1aの基板1a1となり、パッシベーション膜Wa32は量子カスケードレーザ1aのパッシベーション膜1a3となり、電極Wa5は量子カスケードレーザ1aの電極1a5となる。
次に、図8及び図9を参照して、量子カスケードレーザ1bを製造する場合について説明する。図8の(A)部に示すように、ウェハWbを形成する。ウェハWbは、基板Wb1、多重量子井戸層Wb2a、クラッド層Wb2b、コンタクト層Wb2cを備える。基板Wb1の上に、分子線エピタキシー(MBE)法もしくは、有機金属気相成長(MOCVD)法を用いたエピタキシャル成長によって、多重量子井戸層Wb2a、クラッド層Wb2b、コンタクト層Wb2cを順次設けることによって、ウェハWbを形成する。基板Wb1の材料は、例えばInPであることができる。多重量子井戸層Wb2aは、量子カスケードレーザ1bの多重量子井戸層1b2aに対応している。多重量子井戸層Wb2aは、例えば2.282[μm]程度の厚みを備えることができる。多重量子井戸層Wb2aは、例えばInGaAs層とInAlAs層との超格子構造を備えることができる。多重量子井戸層Wb2aは、発光部と注入部とを含む数百の層の積層構造を備えることができる。クラッド層Wb2bは、量子カスケードレーザ1bのクラッド層1b2bに対応している。クラッド層Wb2bは、例えば3[μm]程度の厚みを備えることができる。クラッド層Wb2bの材料は、例えばSiがドーピングされたn型のInPであることができる。コンタクト層Wb2cは、量子カスケードレーザ1bのコンタクト層1b2cに対応している。コンタクト層Wb2cは、例えば100[nm]程度の厚みを備えることができる。コンタクト層Wb2cの材料は、例えばSiがドーピングされたn型のInGaAsであることができる。
次に、図8の(B)部に示すように、ウェハWbをドライエッチングすることによって、メサ部1b2を形成する。まず、ドライエッチングに用いるマスクM1を形成する。マスクM1は、ウェハWbの(0−1−1)面に垂直な方向に延びるストライプ状のマスクである。マスクM1の材料は、例えばSiNであることができる。マスクM1は、メサ部1b2の延びる方向に延びる。マスクM1の形成は次のようにして行う。ウェハWbの表面にプラズマCVDを用いて例えば500[nm]程度の厚みに例えばSiN膜を成膜し、このSiN膜の表面に、ストライプ状のレジストパターンを、フォトリソグラフィを用いて形成し、このレジストパターンをSiN膜に転写することによって、マスクM1を形成する。次に、図3に示すICP−RIE装置10を用いて、例えば、10〜100[sccm]程度の流量、摂氏100度程度の温度、5分程度の処理時間、1〜3[Pa]程度の圧力、100〜200[W]程度のBIAS、100〜300[W]程度のICPという条件下で、ハロゲン系のプロセスガスとしてSiClを用いてプラズマを発生させてウェハWaをドライエッチングし、メサ部1b2を形成する。このドライエッチングによって、基板Wb1は基板Wb11となり、多重量子井戸層Wb2aは多重量子井戸層1b2aとなり、クラッド層Wb2bはクラッド層1b2bとなり、コンタクト層Wb2cはコンタクト層1b2cとなる。多重量子井戸層1b2a、クラッド層1b2b、コンタクト層1b2cはメサ部1b2に含まれる。マスクM1はウェハWbの(0−1−1)面に垂直な方向に延びているが、異方性を持つドライエッチングによって、メサ部1b2は、逆メサの形状とならず、更にメサ部1b2の基端部において裾が広がった形状とならずに、基板Wb11の表面上から垂直に延びる形状となる。
次に、図8の(C)部に示すように、MOCVD法を用いて、埋込層Wb6(量子カスケードレーザ1bの埋込層1b6に対応)を、メサ部1b2の両側に(メサ部1b2を挟むように)埋め込む。埋込層Wb6の材料は、例えば絶縁性のFe‐InPであることができる。この後、マスクM1をフッ酸溶液によって除去する。
次に、図9の(A)部に示すように、プラズマCVDを用いて例えば300[nm]の厚みのパッシベーション膜Wb31を成膜する。パッシベーション膜Wb31は、埋込層Wb6の表面と、メサ部1b2の端面Sfb4とを覆う。パッシベーション膜Wb31の材料は、例えばSiN及びSiONの何れかであることができる。
次に、図9の(B)部に示すように、フォトリソグラフィとフッ酸溶液のエッチングとを用いて、メサ部1b2の端部において、パッシベーション膜Wb31に開口を設け、メサ部1b2の端面Sfb4の表面を露出する。この開口によって、パッシベーション膜Wb31はパッシベーション膜Wb32(量子カスケードレーザ1bのパッシベーション膜1b3に対応)となる。そして、蒸着によって、例えば500[nm]程度の厚みで電極1b4を成膜する。電極1b4は、例えばTi/Pt/Auの積層構造を備えることができる。電極1b4のパターン形成は、フォトリソグラフィとリフトオフ法とを用いる。
次に、図9の(C)部に示すように、基板Wb11の裏面を研磨し、例えば100[μm]程度の厚みの基板Wb12(量子カスケードレーザ1bの基板1b1に対応)を形成する。次に、基板Wb12の裏面(量子カスケードレーザ1bの裏面Sfb3に対応)に例えば1[μm]程度の電極Wb5(量子カスケードレーザ1bの電極1b5に対応)を蒸着によって成膜する。電極Wb5は、例えばAuGe/Ni/Ti/Auの積層構造を備えることができる。この後、上記の図8及び図9に示す工程によって形成されたウェハ(基板生産物)をへき開することによって、量子カスケードレーザ1bのチップを形成する。この劈開によって、基板Wb12は量子カスケードレーザ1bの基板1b1となり、パッシベーション膜Wb32は量子カスケードレーザ1bのパッシベーション膜1b3となり、埋込層Wb6は量子カスケードレーザ1bの埋込層1b6となり、電極Wb5は量子カスケードレーザ1bの電極1b5となる。
以上説明した実施形態によれば、プロセスチャンバ10aの内側の表面には例えばSiCl等のハロゲン系のエッチングガスによる腐食を防止するためにアルマイト処理が施されており、このプロセスチャンバ10aに対し真空引きを行うステップS1aと、プロセスチャンバ10aに対しドライクリーニングを行うステップS1bと、プロセスチャンバ10aの内側においてプラズマを発生させるステップS1cとを備えるステップS1(調整工程)が量子カスケードレーザ1a,1b等の半導体光素子の基板生産物を形成するステップS2(形成工程)の前に行われるので、形成工程において半導体光素子に係るウェハのエッチングに伴うピラーP1の発生が抑制される。
具体的には、ステップS1aの真空引きによって、プロセスチャンバ10aの内側の気体に含まれているHOの一部がプロセスチャンバ10aの外に排出孔10gを介して排気され、ステップS2bのドライクリーニングによって、プロセスチャンバ10aのアルマイト皮膜10iの内部のHOの一部がアルマイト皮膜10iの外にたたき出され、プロセスチャンバ10aの内側にHOが残留する。ステップS1cのプラズマによってステップS1bでアルマイト皮膜10iの外にたたき出されたHOがSiCl等のハロゲン系原子のラジカルと反応してプロセスチャンバ10aの外に排出孔10gを介して排気される。このようにして、プロセスチャンバ10aの内側から外側にHOが排出孔10gを介して十分に排除されるので、水滴がマイクロマスクM2となって、ステップS2におけるエッチング後のウェハ(ウェハWa,Wb)の表面に複数のピラーP1が形成されることを抑制できる。従って、量子カスケードレーザ1a,1bの製造歩留まりが向上する。
ステップS1dでは、調整工程用のウェハがプラズマと反応することによって、この調整工程用のウェハから反応生成物が発生する。この反応生成物がアルマイト皮膜10iを覆うことによってアルマイト皮膜10iからのHOの放出が低減される。
Alを含有する多重量子井戸層1a2a,1b2aそれぞれを含むメサ部1a2,1b2の形成は、SiCl等のハロゲン系のエッチングガスによって効果的に行える。従って、プロセスチャンバ10aの内側の表面のアルマイト皮膜10iがハロゲン系のエッチングガスによる腐食の防止に対し有効に機能する。また、量子カスケードレーザ1aの多重量子井戸層1a2aの厚みや、量子カスケードレーザ1bの多重量子井戸層1b2aの厚みが比較的に大きく、多重量子井戸層1a2a,1b2aそれぞれを含むメサ部1a2,1b2の厚みも比較的に大きいものとなり、よって、メサ部1a2,1b2の形成には比較的に深いエッチングが必要となるので、ピラーP1が形成される場合にはピラーP1は比較的に大きなものとなる。従って、図4に示すステップS1の工程の実施は、ピラーP1の形成を抑制するので、効果的である。
ステップS1によって、プロセスチャンバ10aの内側におけるHO分子比率が基準範囲10%以上20%以下に調整されるので、ステップS2において形成されるメサ部1a2,1b2の垂直性が向上される。
ステップS1bにおいて、CFとOとの混合ガスによって生成されるプラズマによるイオンの衝突によって、アルマイト皮膜10iの内部のHOがアルマイト皮膜10iの外にたたき出されるので、アルマイト皮膜10iの内部のHOの量を低減できる。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
ドライエッチングにおいてマイクロマスクの発生を防ぎ、更に、高い垂直性を有するメサ部を形成できる半導体光素子の製造方法に係る技術に利用できる。
10…ICP−RIE装置、10a…プロセスチャンバ、10b…電源、10c…基板加熱機構、10d…ウェハトレイ、10e…流入孔、10f…開口、10g…排出孔、10h…質量分析計、10i…アルマイト皮膜、11a,11b…基板生産物、1a,1b…量子カスケードレーザ、1a1,1b1,1c1,1d1,Wa1,Wa11,Wa12,Wb1,Wb11,Wb12…基板、1a2,1b2,1c2,1d2…メサ部、1a2a,1b2a,Wa2a,Wb2a…多重量子井戸層、1a2b,1b2b,Wa2b,Wb2b…クラッド層、1a2c,1b2c,Wa2c,Wb2c…コンタクト層、1a3,1b3,Wa31,Wa32,Wb31,Wb32…パッシベーション膜、1a4,1a5,1b4,1b5,Wa5,Wb5…電極、1b6,Wb6…埋込層、G1…ハロゲン系ガス、G2…排気ガス、Ha1…幅、Ha2…高さ、M1…マスク、M2…マイクロマスク、P1…ピラー、Sfa1,Sfb1,Sfc1,Sfd1…主面、Sfa2,Sfb2,Sfc2…側面、Sfa3,Sfb3…裏面、Sfa4,Sfb4…端面、Wa,Wb…ウェハ。

Claims (6)

  1. 半導体光素子の製造方法であって、
    前記半導体光素子の形成に用いるプロセスチャンバの内側におけるHO分子比率を基準範囲に調整する調整工程と、
    前記調整工程による調整後の前記プロセスチャンバの内側において第1の半導体基板を配置し、ハロゲン系のガスを用いてプラズマを発生させて前記第1の半導体基板をドライエッチングし、メサ部を形成して、前記半導体光素子の基板生産物を形成する形成工程と、
    を備え、
    前記プロセスチャンバの内側の表面には、アルマイト処理が施されており、
    前記調整工程は、
    前記プロセスチャンバに真空引きを行う第1の工程と、
    前記第1の工程の後に、炭素を含むフッ素系ガスとOガスとの混合ガスを用いてプラズマを発生させて、前記プロセスチャンバの内側の表面をドライクリーニングする第2の工程と、
    前記第2の工程の後の前記プロセスチャンバの内側に、ハロゲン系のガスを用いてプラズマを発生させて、HOがハロゲン系原子のラジカルと反応して前記プロセスチャンバの外に排気される第3の工程と、
    を備え、
    前記基準範囲は、ドライエッチングで形成されるメサ部の側面の傾斜角度が前記第1の半導体基板の主面に対して略90度となるように調整される、
    半導体光素子の製造方法。
  2. 前記調整工程は、前記第3の工程の後に、前記プロセスチャンバの内側に第2の半導体基板を配置した状態でプラズマを発生させる第4の工程を更に備える、
    請求項1に記載の半導体光素子の製造方法。
  3. 前記半導体光素子は、量子カスケードレーザであり、
    前記量子カスケードレーザは、前記メサ部と発光層とを備え、
    前記発光層は、前記メサ部に設けられ、Alを含有する、
    請求項1又は請求項2に記載の半導体光素子の製造方法。
  4. 前記調整工程において用いられる前記基準範囲は、10%以上20%以下である、
    請求項1〜請求項3の何れか一項に記載の半導体光素子の製造方法。
  5. 前記第2の工程は、CFとOとの混合ガスを用いて、前記プロセスチャンバの内側の表面をドライクリーニングする、
    請求項1〜請求項4の何れか一項に記載の半導体光素子の製造方法。
  6. 前記第3の工程は、SiClのガスを用いてプラズマを発生させる、
    請求項1〜請求項5の何れか一項に記載の半導体光素子の製造方法。
JP2014006750A 2014-01-17 2014-01-17 半導体光素子の製造方法 Expired - Fee Related JP6269091B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014006750A JP6269091B2 (ja) 2014-01-17 2014-01-17 半導体光素子の製造方法
US14/595,836 US9531162B2 (en) 2014-01-17 2015-01-13 Method for producing semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014006750A JP6269091B2 (ja) 2014-01-17 2014-01-17 半導体光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015135897A JP2015135897A (ja) 2015-07-27
JP6269091B2 true JP6269091B2 (ja) 2018-01-31

Family

ID=53545657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014006750A Expired - Fee Related JP6269091B2 (ja) 2014-01-17 2014-01-17 半導体光素子の製造方法

Country Status (2)

Country Link
US (1) US9531162B2 (ja)
JP (1) JP6269091B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012111512B4 (de) * 2012-11-28 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterstreifenlaser
WO2016069181A1 (en) * 2014-10-30 2016-05-06 Applied Materials, Inc. Method and structure to improve film stack with sensitive and reactive layers
JP2017537481A (ja) * 2014-12-03 2017-12-14 アルプ レイザーズ ソシエテ アノニムAlpes Lasers S.A. 電流ブロック層を有する量子カスケードレーザ
JP6872424B2 (ja) * 2017-05-31 2021-05-19 東京応化工業株式会社 チャンバ、チャンバの製造方法、チャンバのメンテナンス方法、プラズマ処理装置、及びプラズマ処理方法
DE102023106427A1 (de) * 2023-03-15 2024-09-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Quantenkaskadenlaser und Verfahren zu seiner Herstellung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563852B1 (en) * 2000-05-08 2003-05-13 Lucent Technologies Inc. Self-mode-locking quantum cascade laser
JP3905462B2 (ja) * 2002-11-20 2007-04-18 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP4224374B2 (ja) * 2002-12-18 2009-02-12 株式会社日立ハイテクノロジーズ プラズマ処理装置の処理方法およびプラズマ処理方法
JP4764028B2 (ja) * 2005-02-28 2011-08-31 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP4773735B2 (ja) * 2005-03-18 2011-09-14 東京エレクトロン株式会社 真空容器の水分除去方法、該方法を実行するためのプログラム、及び記憶媒体
JP2008218915A (ja) * 2007-03-07 2008-09-18 Hamamatsu Photonics Kk 量子カスケードレーザ素子
JP2009021297A (ja) * 2007-07-10 2009-01-29 Sumitomo Chemical Co Ltd 有機半導体素子の製造方法、有機半導体素子及び有機半導体装置
JP2010003807A (ja) * 2008-06-19 2010-01-07 Toshiba Corp 半導体装置の製造方法
JP5160393B2 (ja) * 2008-12-16 2013-03-13 東京エレクトロン株式会社 プラズマ処理方法,プラズマ処理装置,プラズマ処理装置の水分量検出方法
US8343878B2 (en) * 2008-12-19 2013-01-01 The Board Of Trustees Of The University Of Illinois Method of plasma etching GA-based compound semiconductors
JP5275188B2 (ja) * 2009-09-18 2013-08-28 東京エレクトロン株式会社 処理開始可否判定方法及び記憶媒体
JP5891695B2 (ja) * 2011-10-07 2016-03-23 住友電気工業株式会社 量子カスケード半導体レーザを作製する方法

Also Published As

Publication number Publication date
JP2015135897A (ja) 2015-07-27
US20150207298A1 (en) 2015-07-23
US9531162B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
JP6269091B2 (ja) 半導体光素子の製造方法
CN103545714B (zh) 一种具有新型近腔面电流非注入区结构的半导体激光器及制造方法
US8617969B2 (en) Method for producing semiconductor optical device
JP5729138B2 (ja) 光半導体デバイスの製造方法
TWI221347B (en) Semiconductor laser and manufacturing method thereof
JP2010186791A (ja) 半導体発光素子及びその製造方法
KR100912564B1 (ko) 반도체 광 소자 및 그 제조 방법
JP4589080B2 (ja) エッチング方法
Cuesta et al. Reduction of the lasing threshold in optically pumped AlGaN/GaN lasers with two-step etched facets
JP4226515B2 (ja) 半導体装置の製造方法
Li et al. High brightness terahertz quantum cascade laser with near-diffraction-limited Gaussian beam
JP4520777B2 (ja) 半導体光素子の製造方法
JP2005129943A (ja) 電気光学素子のためのiii−v族ベースの化合物による側壁にエッチングを施すための方法
JP2009182249A (ja) 半導体光素子の製造方法
CN104882788B (zh) 制备高选择比量子级联激光器脊波导结构的湿法腐蚀方法
Cakmak et al. A comparative study of fabrication of long wavelength diode lasers using CCl2F2/O2 and H2/CH4
JPH04147685A (ja) 半導体素子の製造方法
JP2010258273A (ja) 半導体レーザの製造方法
KR101660733B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP2009088441A (ja) 半導体レーザ装置および半導体レーザ装置の製造方法
Ikawa et al. AlGaAs-GaAs buried heterostructure laser with vertically etched facets and wide-bandgap optical windows by in situ C 2 H 5 Cl gas-phase etching and MOCVD regrowth
Driad et al. Buried-Heterostructure Quantum Cascade Lasers Fabricated Using a Sacrificial Layer and a Two-Step Regrowth Process
JP2008098362A (ja) 半導体レーザ装置及びその製造方法
JP2007165640A (ja) 半導体光素子を作製する方法
Jhang et al. 1.3-μm InAs/GaAs quantum dot lasers on silicon-on-insulator substrates by metal-stripe bonding

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171218

R150 Certificate of patent or registration of utility model

Ref document number: 6269091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees