[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6264894B2 - LIQUID DISCHARGE DEVICE, HEAD UNIT, AND NOZZLE GOOD / FAILURE JUDGING METHOD FOR LIQUID DISCHARGE DEVICE - Google Patents

LIQUID DISCHARGE DEVICE, HEAD UNIT, AND NOZZLE GOOD / FAILURE JUDGING METHOD FOR LIQUID DISCHARGE DEVICE Download PDF

Info

Publication number
JP6264894B2
JP6264894B2 JP2014005689A JP2014005689A JP6264894B2 JP 6264894 B2 JP6264894 B2 JP 6264894B2 JP 2014005689 A JP2014005689 A JP 2014005689A JP 2014005689 A JP2014005689 A JP 2014005689A JP 6264894 B2 JP6264894 B2 JP 6264894B2
Authority
JP
Japan
Prior art keywords
voltage
piezoelectric element
terminal
period
nozzle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014005689A
Other languages
Japanese (ja)
Other versions
JP2015134419A (en
Inventor
大▲塚▼ 修司
修司 大▲塚▼
正 喜友名
正 喜友名
利文 淺沼
利文 淺沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014005689A priority Critical patent/JP6264894B2/en
Publication of JP2015134419A publication Critical patent/JP2015134419A/en
Application granted granted Critical
Publication of JP6264894B2 publication Critical patent/JP6264894B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ink Jet (AREA)

Description

本発明は、液体吐出装置、ヘッドユニットおよび液体吐出装置のノズル良否判定方法に
関する。
The present invention relates to a liquid ejection device, a head unit, and a nozzle quality determination method for a liquid ejection device.

インクを吐出して画像や文書を印刷するインクジェットプリンターには、圧電素子(例
えばピエゾ素子)を用いたものが知られている。圧電素子は、ヘッドユニットに複数のノ
ズルのそれぞれに対応して設けられ、それぞれを駆動信号にしたがって駆動することによ
って、ノズルから所定のタイミングで所定量のインク(液体)を吐出させる構成となって
いる。
このような構成において、吐出部内のインクの粘度が上昇(増粘)すると、吐出異常が
発生し、印刷される画像の画質が低下することになる。また、吐出部内のインクに気泡が
含まれたりなどすると、吐出異常が生じ、同様に、印刷される画像の画質が低下すること
になる。
2. Related Art An ink jet printer that prints an image or a document by ejecting ink is known that uses a piezoelectric element (for example, a piezo element). The piezoelectric element is provided in the head unit corresponding to each of the plurality of nozzles, and is driven according to a drive signal to discharge a predetermined amount of ink (liquid) from the nozzles at a predetermined timing. Yes.
In such a configuration, when the viscosity of the ink in the ejection unit increases (thickening), ejection abnormality occurs, and the image quality of the printed image decreases. In addition, when bubbles are included in the ink in the ejection unit, ejection abnormality occurs, and similarly, the image quality of the printed image is degraded.

そこで、高品位な印刷を実現するために、圧電素子を駆動させることで生じる残留振動
を検出して、当該検出結果に基づいて吐出部におけるインクの吐出状態を検査する技術が
提案されている(例えば特許文献1参照)。
なお、ヘッドユニットにはノズルおよび圧電素子が多数(例えば400)個設けられる
。ノズルの各々について一対一に残留振動を検出する手段を設けるのは構成を複雑化させ
るだけであり、当該手段を、多数個のノズルについて共用する構成が現実的となる(上記
特許文献1の図30参照)。
Therefore, in order to realize high-quality printing, a technique has been proposed in which residual vibration generated by driving a piezoelectric element is detected, and the ink ejection state in the ejection unit is inspected based on the detection result ( For example, see Patent Document 1).
The head unit is provided with a large number (for example, 400) of nozzles and piezoelectric elements. Providing means for detecting residual vibration on a one-to-one basis for each of the nozzles only complicates the configuration, and a configuration in which the means is shared by a large number of nozzles becomes practical (FIG. 1 of the above-mentioned patent document 1). 30).

特開2013−028183号公報JP 2013-028183 A

しかしながら、残留振動を検出する手段を多数個のノズルについて共用する構成では、
検査対象のノズル(圧電素子)を1個毎に切り替えながら、検査することになるが、この
ような構成では、ノズル良否の判別精度が低下する、という点が指摘されている。
そこで、本発明のいくつかの態様の目的の一つは、残留振動を検出する手段を複数個の
ノズルについて共用する構成において、ノズル良否の判別精度を高めた技術を提供するこ
とにある。
However, in the configuration in which the means for detecting residual vibration is shared for many nozzles,
The inspection is performed while switching the nozzles (piezoelectric elements) to be inspected one by one, but it has been pointed out that with such a configuration, the accuracy of determining the quality of the nozzles is lowered.
Accordingly, one of the objects of some aspects of the present invention is to provide a technique that improves the accuracy of determining the quality of a nozzle in a configuration in which a means for detecting residual vibration is shared by a plurality of nozzles.

上記目的の一つを達成するために、本発明の一態様に係る液体吐出装置は、一方の端子
と、所定の第1電圧に保持された他方の端子との電圧に応じて変位する圧電素子、液体が
充填されるとともに、前記圧電素子の変位によって内部容積が増減するキャビティ、前記
キャビティに連通し、前記キャビティの内部容積の増減によって、前記液体を液滴として
吐出可能なノズル、および、一端と他端との間で導通または非導通状態となり、前記圧電
素子の一方の端子に前記一端が接続され、前記他端同士が共通接続されたスイッチ、を含
む複数のセットと、検査期間において一のノズルを検査対象とするとき、当該一のノズル
に対応する一の圧電素子の一方の端子にテストパターンの電圧を印加した後に、当該一の
圧電素子に対応するスイッチを導通状態にさせ、当該一の圧電素子以外の圧電素子に対応
するスイッチを非導通状態とさせる制御部と、前記圧電素子の他方の端子と前記スイッチ
の他端同士の共通接続点との電位差に応じた電圧を出力する出力部と、を具備することを
特徴とする。
In order to achieve one of the above objects, a liquid ejecting apparatus according to an aspect of the present invention includes a piezoelectric element that is displaced according to a voltage between one terminal and the other terminal held at a predetermined first voltage. A cavity that is filled with liquid and whose internal volume increases and decreases due to displacement of the piezoelectric element, a nozzle that communicates with the cavity and that can discharge the liquid as droplets by increasing and decreasing the internal volume of the cavity, and one end A plurality of sets including a switch in which the one end is connected to one terminal of the piezoelectric element and the other ends are commonly connected to each other in the inspection period. When the nozzle of this test is to be inspected, after applying the voltage of the test pattern to one terminal of the one piezoelectric element corresponding to the one nozzle, the switch corresponding to the one piezoelectric element is A potential difference between a control unit that causes a switch corresponding to a piezoelectric element other than the one piezoelectric element to be in a non-conductive state, and a common connection point between the other terminal of the piezoelectric element and the other end of the switch. And an output unit that outputs a corresponding voltage.

この一態様において、圧電素子は、検査期間以外において液滴を吐出させるアクチュエ
ーターとして機能し、検査期間においてテストパターンの印加によって発生する残留振動
を検出するセンサーとして機能する。出力部は、検査対象となる圧電素子でセンシングさ
れた残留振動に応じた電圧を出力する。このため、出力部から出力される電圧波形を解析
することで、当該検査対象のノズルの良否を判別することができる。このとき、非検査対
象となる圧電素子のスイッチは非導通状態にされるので、非検査対象となる圧電素子によ
る影響が小さく抑えられる。
In this aspect, the piezoelectric element functions as an actuator that discharges droplets during a period other than the inspection period, and functions as a sensor that detects residual vibration generated by application of the test pattern during the inspection period. The output unit outputs a voltage corresponding to the residual vibration sensed by the piezoelectric element to be inspected. For this reason, the quality of the nozzle to be inspected can be determined by analyzing the voltage waveform output from the output unit. At this time, since the switch of the piezoelectric element to be non-inspected is brought into a non-conductive state, the influence of the piezoelectric element to be non-inspected is kept small.

上記一態様において、前記制御部は、前記テストパターンの終了時における電圧を前記
第1電圧とさせる構成としても良い。スイッチは、一般的にはトランジスターで構成され
るが、上記構成では、テストパターンの印加後に、検査対象である一の圧電素子に対応す
るスイッチ(トランジスター)をオンさせるときに、当該一のスイッチの一端が(それほ
ど高くない)第1電圧であるので、当該スイッチを構成するトランジスターを小型化する
ことができる。当該トランジスターが小型化である、ということは、非導通状態における
ソース・ドレイン間の容量が小さい、ということである。このため、非検査対象の圧電素
子に対応するスイッチが非導通状態であるときに、その寄生容量が小さくなるので、非検
査対象による影響を小さく抑えることができる。
In the one aspect, the control unit may be configured such that a voltage at the end of the test pattern is the first voltage. The switch is generally configured by a transistor. In the above configuration, when a switch (transistor) corresponding to one piezoelectric element to be inspected is turned on after the test pattern is applied, Since one end is the first voltage (not so high), the transistor constituting the switch can be downsized. That the transistor is miniaturized means that the capacitance between the source and the drain in a non-conduction state is small. For this reason, when the switch corresponding to the piezoelectric element to be inspected is in a non-conducting state, the parasitic capacitance is reduced, so that the influence of the non-inspecting object can be suppressed.

上記構成において、前記制御部は、検査期間以外の印刷期間において、前記圧電素子の
一方の端子に、所定の第2電圧から開始し前記第2電圧で終了する駆動パターンの電圧を
印加させ、前記検査期間の第1期間において、前記圧電素子の一方の端子に印加する電圧
を、前記第2電圧から前記第1電圧に徐々に変化させ、前記第1期間の後の第2期間にお
いて、前記圧電素子の一方の端子に、前記第1電圧から開始し前記第1電圧で終了するテ
ストパターンの電圧を印加させ、前記第2期間の後の第3期間において、前記一の圧電素
子に対応するスイッチを導通状態にさせ、当該一の圧電素子以外の圧電素子に対応するス
イッチを非導通状態とさせ、前記第3期間の後の第4期間において、前記圧電素子の一方
の端子に印加する電圧を、前記第1電圧から前記第2電圧に徐々に変化させても良い。こ
れにより、印刷期間と(液滴吐出時)と検査期間とを交互に繰り返すことができる。
In the above configuration, the control unit applies a voltage of a driving pattern starting from a predetermined second voltage and ending with the second voltage to one terminal of the piezoelectric element in a printing period other than the inspection period, In the first period of the inspection period, a voltage applied to one terminal of the piezoelectric element is gradually changed from the second voltage to the first voltage, and in the second period after the first period, the piezoelectric element is changed. A switch corresponding to the one piezoelectric element in a third period after the second period is applied to one terminal of the element by applying a test pattern voltage starting from the first voltage and ending with the first voltage. Is turned on, switches corresponding to the piezoelectric elements other than the one piezoelectric element are turned off, and a voltage applied to one terminal of the piezoelectric element in the fourth period after the third period is set to The above 1 the voltage may be gradually changed to the second voltage. Thereby, the printing period (during droplet ejection) and the inspection period can be alternately repeated.

上記構成において、前記制御部は、前記第2期間の終了時までに、非検査対象の圧電素
子の一方の端子に前記第2電圧よりも高い第3電圧を印加させても良い。スイッチがトラ
ンジスターで構成される場合に、非検査対象の圧電素子で保持される電圧が高くなると、
当該圧電素子の一方の端子に接続される当該トランジスターの端子(ドレイン端子)も高
くなり、非導通状態における当該トランジスターのソース・ドレイン間の容量が減少する
。このため、非検査対象による影響をさらに小さく抑えることができる。
The said structure WHEREIN: The said control part may apply the 3rd voltage higher than the said 2nd voltage to one terminal of the piezoelectric element not examined by the end of the said 2nd period. When the switch is composed of transistors, the voltage held by the non-inspected piezoelectric element increases.
The terminal (drain terminal) of the transistor connected to one terminal of the piezoelectric element is also increased, and the capacitance between the source and drain of the transistor in a non-conducting state is reduced. For this reason, the influence by a non-inspection object can be suppressed further smaller.

なお、本発明は、種々の態様で実現することが可能である。例えば液体吐出装置のノズ
ル良否判定方法や、ヘッドユニットの単体など、様々な態様で実現することができる。
Note that the present invention can be realized in various modes. For example, it can be realized in various modes, such as a nozzle quality determination method for a liquid ejection device or a single head unit.

実施形態に係る印刷装置の制御ユニットおよびヘッドユニットの構成を示す図である。It is a figure which shows the structure of the control unit and head unit of the printing apparatus which concern on embodiment. ヘッドユニットにおける吐出部の構成を示す図である。It is a figure which shows the structure of the discharge part in a head unit. ヘッドユニットにおけるノズル配列を示す図である。It is a figure which shows the nozzle arrangement | sequence in a head unit. 印刷装置の印刷期間の動作および駆動信号の波形を示す図である。It is a figure which shows the operation | movement of the printing period of a printing apparatus, and the waveform of a drive signal. ヘッドユニットにおける選択制御部の構成を示す図である。It is a figure which shows the structure of the selection control part in a head unit. デコーダーのデコード内容の一例を示す図である。It is a figure which shows an example of the decoding content of a decoder. 選択部の構成を示す図である。It is a figure which shows the structure of a selection part. 選択部により選択される駆動信号Vinを示す図である。It is a figure which shows the drive signal Vin selected by the selection part. ヘッドユニットにおけるドライバーの構成の一例を示す図である。It is a figure which shows an example of a structure of the driver in a head unit. ドライバーにおける各レベルシフターの動作範囲を示す図である。It is a figure which shows the operation | movement range of each level shifter in a driver. ドライバーにおける入力と出力との関係の一例を示す図である。It is a figure which shows an example of the relationship between the input and output in a driver. レベルシフターにおける入力と出力との関係の一例を示す図である。It is a figure which shows an example of the relationship between the input and output in a level shifter. ドライバーにおける電流の流れを説明するための図である。It is a figure for demonstrating the flow of the electric current in a driver. ドライバーにおける電流の流れを説明するための図である。It is a figure for demonstrating the flow of the electric current in a driver. ドライバーにおける電流の流れを説明するための図である。It is a figure for demonstrating the flow of the electric current in a driver. ドライバーにおける電流の流れを説明するための図である。It is a figure for demonstrating the flow of the electric current in a driver. 印刷装置における圧電素子の充放電の損失を示す図である。It is a figure which shows the loss of charging / discharging of the piezoelectric element in a printing apparatus. 比較例(その1)における圧電素子の充放電の損失を示す図である。It is a figure which shows the loss of charging / discharging of the piezoelectric element in a comparative example (the 1). 印刷装置の印刷期間および検査期間における駆動信号等を示す図である。It is a figure which shows the drive signal etc. in the printing period and test | inspection period of a printing apparatus. 検査期間における第3期間の検出波形を示す図である。It is a figure which shows the detection waveform of the 3rd period in a test | inspection period. 検出波形の解析結果の例を示す図である。It is a figure which shows the example of the analysis result of a detection waveform. 印刷装置の第3期間における圧電素子周辺の等価回路を示す図である。It is a figure which shows the equivalent circuit around a piezoelectric element in the 3rd period of a printing apparatus. 等価回路を簡略化して示す図である。It is a figure which simplifies and shows an equivalent circuit. 比較例(その2)における圧電素子周辺の等価回路を示す図である。It is a figure which shows the equivalent circuit of a piezoelectric element periphery in a comparative example (the 2). 等価回路を簡略化して示す図である。It is a figure which simplifies and shows an equivalent circuit.

以下、図面を参照して本発明を実施するための形態について説明する。   Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

<印刷装置の全体構成>
この実施形態に係る印刷装置は、ホストコンピューターから供給された画像データに応
じてインクを吐出することによって紙などの印刷媒体にインクドット群を形成し、これに
より、当該画像データに応じた画像(文字、図形等を含む)を印刷するインクジェットプ
リンター、すなわち液体吐出装置である。
<Overall configuration of printing apparatus>
The printing apparatus according to this embodiment forms a group of ink dots on a print medium such as paper by ejecting ink according to image data supplied from a host computer, and thereby an image corresponding to the image data ( An ink jet printer that prints characters, figures, etc., that is, a liquid ejection device.

図1は、印刷装置1の概略構成を示す図である。
この図に示されるように、印刷装置1は、ホストコンピューターから供給された画像デ
ータに基づいて画像の印刷のための演算処理を実行する制御ユニット10と、複数のノズ
ルを有するヘッドユニット20とを含んだ構成となっている。なお、制御ユニット10と
ヘッドユニット20とは、フレキシブルケーブル190を介して電気的に接続される。ま
た、ヘッドユニット20は、印刷媒体の送り方向(副走査方向)に対してほぼ直交する方
向(主走査方向)に移動可能なキャリッジ(図示省略)に搭載される。
FIG. 1 is a diagram illustrating a schematic configuration of the printing apparatus 1.
As shown in this figure, the printing apparatus 1 includes a control unit 10 that executes arithmetic processing for printing an image based on image data supplied from a host computer, and a head unit 20 having a plurality of nozzles. It is a configuration that includes. The control unit 10 and the head unit 20 are electrically connected via a flexible cable 190. The head unit 20 is mounted on a carriage (not shown) that can move in a direction (main scanning direction) substantially perpendicular to the print medium feeding direction (sub-scanning direction).

制御ユニット10は、主制御部120と、主電源回路140と、DAC(Digital to A
nalog Converter)161、162とを含む。
主制御部120は、ホストコンピューターから取得した画像データに基づいて、画像展
開処理や、色変換処理、インク色分版処理、ハーフトーン処理などの印刷のための演算処
理を実行して、ヘッドユニット20のノズルからインクを吐出させるための複数種類の信
号を生成する。複数種類の信号には、デジタルの制御データdA、dBや、選択制御部2
00に供給される各種の信号、具体的には、クロック信号Sck、データ信号Data、制御
信号LAT、CHが含まれる。
なお、主制御部120が実行する印刷のための各演算処理は、ホストコンピューターが
実行する場合もある。印刷のための演算処理の内容は、印刷装置の技術分野において周知
の事項であるため、説明を省略する。
また、主制御部120は、解析部130を内包する。解析部130は、所定のプログラ
ムを実行して、ヘッドユニット20から出力されたデータDkを、例えばFFT(Fast Fo
urier Transform)などによって周波数解析する。
The control unit 10 includes a main control unit 120, a main power supply circuit 140, a DAC (Digital to A
nalog Converter) 161, 162.
Based on the image data acquired from the host computer, the main control unit 120 executes arithmetic processing for printing such as image development processing, color conversion processing, ink color separation processing, and halftone processing, and the head unit A plurality of types of signals for ejecting ink from the 20 nozzles are generated. The plural types of signals include digital control data dA and dB, and the selection control unit 2
Various signals supplied to 00, specifically, a clock signal Sck, a data signal Data, and control signals LAT and CH are included.
Each calculation process for printing executed by the main control unit 120 may be executed by the host computer. Since the content of the arithmetic processing for printing is a well-known matter in the technical field of printing apparatuses, description thereof is omitted.
The main control unit 120 includes an analysis unit 130. The analysis unit 130 executes a predetermined program and converts the data Dk output from the head unit 20 into, for example, FFT (Fast Fo
frequency analysis by urier Transform).

印刷装置1としては、ヘッドユニット20を搭載したキャリッジを主走査方向に移動さ
せるキャリッジモーターや、印刷媒体を副走査方向に搬送するための搬送モーターなどを
含み、また、制御ユニット10としては、これらのモーターに駆動信号を供給する構成を
含むが、同様に周知の事項であるため、説明を省略する。
The printing apparatus 1 includes a carriage motor that moves a carriage on which the head unit 20 is mounted in the main scanning direction, a conveyance motor that conveys a print medium in the sub-scanning direction, and the control unit 10 includes However, since it is a well-known matter, the description thereof is omitted.

主電源回路140は、制御ユニット10の各部やヘッドユニット20に電源電圧を供給
し、特にヘッドユニット20に対して電源電圧としてVp、Gを供給する。
なお、G(グランド)は接地電位であり、この説明において特に説明のない限り、電圧
ゼロの基準としている。また、電圧Vpは、実施形態においてグランドGに対し高位側と
している。
DAC161は、制御データdAをアナログの駆動信号COM−Aに変換してヘッドユ
ニット20に供給する。同様に、DAC162は、制御データdBを、アナログの駆動信
号COM−Bに変換してヘッドユニット20に供給する。
The main power supply circuit 140 supplies a power supply voltage to each part of the control unit 10 and the head unit 20, and particularly supplies Vp and G as power supply voltages to the head unit 20.
Note that G (ground) is a ground potential, and unless otherwise specified in this description, is a reference of zero voltage. In addition, the voltage Vp is on the higher side with respect to the ground G in the embodiment.
The DAC 161 converts the control data dA into an analog drive signal COM-A and supplies it to the head unit 20. Similarly, the DAC 162 converts the control data dB into an analog drive signal COM-B and supplies it to the head unit 20.

ヘッドユニット20には、選択制御部200、選択部230、抵抗素子290、増幅器
292、ADC294のほか、ドライバー30、圧電素子(ピエゾ素子)40、トランジ
スター240との複数組を含む。選択制御部200は、ブロック210、220に分けら
れる。また、トランジスター240は、MOSFET(Metal-Oxide-Semiconductor Fiel
d-Effect Transistor)であり、スイッチとして機能する。
The head unit 20 includes a plurality of sets of a driver 30, a piezoelectric element (piezo element) 40, and a transistor 240 in addition to the selection control unit 200, the selection unit 230, the resistance element 290, the amplifier 292, and the ADC 294. The selection control unit 200 is divided into blocks 210 and 220. The transistor 240 is a MOSFET (Metal-Oxide-Semiconductor Fiel
d-Effect Transistor) and functions as a switch.

本実施形態において、動作期間は、印刷するために圧電素子を駆動する印刷期間と、ノ
ズルの良否を判定するための検査をする検査期間とに分けられる。検査期間では、検査の
対象となるノズルが1つ、主制御部120によって指示される。
In the present embodiment, the operation period is divided into a printing period in which the piezoelectric element is driven for printing and an inspection period in which an inspection for determining the quality of the nozzle is performed. In the inspection period, the main control unit 120 instructs one nozzle to be inspected.

ブロック210は、印刷期間では、主制御部120から供給される各種信号にしたがっ
て選択部230の選択を制御するものである。
選択部230は、ドライバー30および圧電素子40の複数組のそれぞれに対応して設
けられ、駆動信号COM−A、COM−Bをブロック210による制御にしたがって選択
して(または選択せずに)、ドライバー30の入力端に駆動信号Vinとして供給する。
また、ブロック210は、検査期間では、検査の対象にされたノズルに対応する選択部
230に対して、駆動信号COM−Aを選択させ、検査の対象でないノズルに対応する選
択部230に対して、駆動信号COM−Bを選択させる。
A block 210 controls selection of the selection unit 230 according to various signals supplied from the main control unit 120 during the printing period.
The selection unit 230 is provided corresponding to each of the plurality of sets of the driver 30 and the piezoelectric element 40, and selects (or does not select) the drive signals COM-A and COM-B according to the control by the block 210. A drive signal Vin is supplied to the input terminal of the driver 30.
Further, the block 210 causes the selection unit 230 corresponding to the nozzles to be inspected to select the drive signal COM-A during the inspection period, and the selection unit 230 corresponding to the nozzles not to be inspected. The drive signal COM-B is selected.

選択制御部200のブロック220は、各トランジスター(FET)240のゲート端
子に、制御信号をそれぞれ個別に出力する。
詳細には、ブロック220は、主制御部120によって検査の対象として指示されたノズ
ル(圧電素子40)に対応するトランジスター240のゲート端子に、検査期間のうちの
第3期間にわたって、当該トランジスター240をオン(導通状態)させる信号を出力し
、他のトランジスター240には、オフ(非導通状態)させる信号を出力する。ブロック
220は、第3期間以外では、印刷期間を含めてすべてのトランジスター240に対して
、オフさせる信号を出力する。
なお、検査期間は、詳細については後述するが、第1期間から第4期間までの4つの期
間に分けられる。
また、主制御部120および選択制御部200(ブロック210、220)が、印刷期
間および検査期間において圧電素子40に供給する電圧を制御するとともに、スイッチと
してのトランジスター240のオンオフを規定するので、主制御部120および選択制御
部200(ブロック210、220)をまとめて1つの制御部として概念することが可能
である。
The block 220 of the selection control unit 200 individually outputs control signals to the gate terminals of the respective transistors (FETs) 240.
Specifically, the block 220 applies the transistor 240 to the gate terminal of the transistor 240 corresponding to the nozzle (piezoelectric element 40) instructed by the main control unit 120 over the third period of the inspection period. A signal for turning on (conductive state) is output, and a signal for turning off (non-conductive state) is output to the other transistors 240. The block 220 outputs a signal for turning off all the transistors 240 including the printing period except for the third period.
The inspection period is divided into four periods from the first period to the fourth period, although details will be described later.
In addition, the main control unit 120 and the selection control unit 200 (blocks 210 and 220) control the voltage supplied to the piezoelectric element 40 during the printing period and the inspection period, and regulate ON / OFF of the transistor 240 as a switch. The control unit 120 and the selection control unit 200 (blocks 210 and 220) can be collectively considered as one control unit.

ドライバー30は、選択部230から供給される駆動信号Vinにしたがった電圧Vout
の駆動信号を出力して圧電素子40を駆動する。なお、ドライバー30の詳細については
後述する。
補助電源回路280は、主電源回路140から供給される電源電圧Vp、Gを6分割し
て出力する。詳細には、補助電源回路280は、電源電圧(Vp−G)を6分割して、そ
の中間電圧として高い順に電圧V、V、V、V、Vとして各ドライバー30に
わたって共通に出力する。
なお、電圧V〜Vは、電圧Vpに対してそれぞれ
= Vp、
=5Vp/6、
=4Vp/6、
=3Vp/6、
=2Vp/6、
= Vp/6、
= G(=0)、
という関係にある。
The driver 30 generates a voltage Vout according to the drive signal Vin supplied from the selection unit 230.
The drive signal is output to drive the piezoelectric element 40. Details of the driver 30 will be described later.
The auxiliary power supply circuit 280 divides the power supply voltages Vp and G supplied from the main power supply circuit 140 into six and outputs them. In particular, the auxiliary power supply circuit 280, a power supply voltage (Vp-G) and 6 divided, common across each driver 30 as a voltage V 5 in descending order as the intermediate voltage, V 4, V 3, V 2, V 1 Output to.
Note that the voltages V 6 to V 0 are V 6 = V p, respectively, with respect to the voltage V p.
V 5 = 5Vp / 6,
V 4 = 4Vp / 6,
V 3 = 3Vp / 6,
V 2 = 2Vp / 6,
V 1 = Vp / 6,
V 0 = G (= 0),
There is a relationship.

圧電素子40における一方の端子は、対応するドライバー30の出力端と、トランジス
ター240の一端であるドレイン端子に接続される。各トランジスター240の他端であ
るソース端子同士は共通接続されるとともに、増幅器292における一方の入力端に接続
される。圧電素子40における他方の端子は、第1電圧である電圧VBSに保たれた給電
線に共通接続される。このため、圧電素子40に保持される電圧は、電圧Voutと電圧V
BSとの差となる。
なお、圧電素子40における他方の端子は、当該給電線とともに増幅器292における
他方の入力端に接続される。
また、本実施形態では、便宜的に
=VBS
とする。
One terminal of the piezoelectric element 40 is connected to the output terminal of the corresponding driver 30 and the drain terminal which is one end of the transistor 240. The source terminals which are the other ends of the transistors 240 are connected in common and are connected to one input terminal of the amplifier 292. The other terminal of the piezoelectric element 40 is commonly connected to the feed line maintained at a voltage V BS which is the first voltage. Therefore, the voltage held in the piezoelectric element 40 is the voltage Vout and the voltage V
It becomes the difference with BS .
The other terminal of the piezoelectric element 40 is connected to the other input terminal of the amplifier 292 together with the feeder line.
In the present embodiment, V 1 = V BS for convenience.
And

増幅器292において、 一方の入力端および他方の入力端には、抵抗素子290が電
気的に介挿されている。抵抗素子290は、両端子の一方から他方に流れる電流を電圧に
変換し、増幅器292は、当該変換電圧を、所定のゲインで増幅して信号Vkとして出力
する。
ADC(Analog to Digital Converter)294は、信号VkをデジタルのデータDkに
変換し、当該データDkを、フレキシブルケーブル190を介して解析部130に供給す
る。
このため、抵抗素子290および増幅器292(ADC294)をまとめて、圧電素子
40における一方の端子と、トランジスター240のソース端子の共通接続点との電位差
に応じた電圧を出力する出力部として概念することが可能である。
In the amplifier 292, a resistance element 290 is electrically interposed between one input end and the other input end. The resistance element 290 converts the current flowing from one of the two terminals to the other into a voltage, and the amplifier 292 amplifies the converted voltage with a predetermined gain and outputs it as a signal Vk.
An ADC (Analog to Digital Converter) 294 converts the signal Vk into digital data Dk, and supplies the data Dk to the analysis unit 130 via the flexible cable 190.
Therefore, the resistor element 290 and the amplifier 292 (ADC 294) are collectively considered as an output unit that outputs a voltage corresponding to a potential difference between one terminal of the piezoelectric element 40 and the common connection point of the source terminal of the transistor 240. Is possible.

圧電素子40は、ヘッドユニット20における複数のノズルのそれぞれに対応して設け
られる。そして、圧電素子40は、ドライバー30による駆動信号の電圧Voutと電圧V
BSとの差に応じて変位してインクを吐出させる。そこで次に、圧電素子40への駆動に
よってインクを吐出させるための構成について簡単に説明する。
The piezoelectric element 40 is provided corresponding to each of the plurality of nozzles in the head unit 20. Then, the piezoelectric element 40 has a voltage Vout and a voltage V of the drive signal by the driver 30.
The ink is displaced in accordance with the difference from BS to eject ink. Next, a configuration for ejecting ink by driving the piezoelectric element 40 will be briefly described.

図2は、ヘッドユニット20において、ノズル1個分に対応した吐出部400の概略構
成を示す図である。
図に示されるように、吐出部400は、圧電素子40と振動板421とキャビティ(圧
力室)431とリザーバー441とノズル451とを含む。このうち、振動板421は、
図において上面に設けられた圧電素子40によって変形(屈曲振動)し、インクが充填さ
れるキャビティ431の内部容積を拡大/縮小させるダイヤフラムとして機能する。ノズ
ル451は、ノズルプレート432に設けられるとともに、キャビティ431に連通する
開口部である。
FIG. 2 is a diagram illustrating a schematic configuration of the ejection unit 400 corresponding to one nozzle in the head unit 20.
As shown in the drawing, the ejection unit 400 includes the piezoelectric element 40, the vibration plate 421, a cavity (pressure chamber) 431, a reservoir 441, and a nozzle 451. Among these, the diaphragm 421 is
In the figure, the piezoelectric element 40 provided on the upper surface deforms (bends and vibrates) and functions as a diaphragm that expands / reduces the internal volume of the cavity 431 filled with ink. The nozzle 451 is an opening provided in the nozzle plate 432 and communicating with the cavity 431.

この図で示される圧電素子40は、一般にユニモルフ(モノモルフ)型と呼ばれ、圧電
体401を一対の電極411、412で挟んだ構造である。この構造の圧電体401にあ
っては、電極411、412の間に印加された電圧に応じて、電極411、412、振動
板421とともに図において中央部分が両端部分に対して上下方向に撓む。具体的には、
圧電素子40は、駆動信号の電圧Voutが高くなると、上方向に撓む一方、電圧Voutが低
くなると、下方向に撓む構成となっている。この構成において、上方向に撓めば、キャビ
ティ431の内部容積が拡大するので、インクがリザーバー441から引き込まれる一方
、下方向に撓めば、キャビティ431の内部容積が縮小するので、縮小の程度によっては
、インクがノズル451から吐出される。
The piezoelectric element 40 shown in this figure is generally called a unimorph (monomorph) type, and has a structure in which a piezoelectric body 401 is sandwiched between a pair of electrodes 411 and 412. In the piezoelectric body 401 having this structure, the central portion in the figure bends in the vertical direction with respect to both end portions together with the electrodes 411, 412 and the diaphragm 421 in accordance with the voltage applied between the electrodes 411, 412. . In particular,
The piezoelectric element 40 is configured to bend upward when the voltage Vout of the drive signal increases, and to bend downward when the voltage Vout decreases. In this configuration, if the ink is bent upward, the internal volume of the cavity 431 is expanded. Therefore, if ink is drawn from the reservoir 441, if the ink is bent downward, the internal volume of the cavity 431 is reduced. In some cases, ink is ejected from the nozzle 451.

なお、圧電素子40は、ユニモルフ型に限らず、バイモルフ型や積層型など、圧電素子
40を変形させてインクのような液体を吐出させることができる型であれば良い。また、
圧電素子40は、屈曲振動に限られず、縦振動を用いる構成でも良い。
圧電素子40は、吐出部400においてキャビティ431とノズル451とに対応して
設けられ、当該圧電素子40は、図1において、スイッチとしてのトランジスター240
にも対応して設けられる。このため、圧電素子40、キャビティ431、ノズル451お
よびトランジスター240のセットは、ノズル451毎に設けられることになる。
The piezoelectric element 40 is not limited to a unimorph type but may be a bimorph type or a laminated type that can deform the piezoelectric element 40 and discharge a liquid such as ink. Also,
The piezoelectric element 40 is not limited to bending vibration, and may be configured to use longitudinal vibration.
The piezoelectric element 40 is provided corresponding to the cavity 431 and the nozzle 451 in the ejection unit 400, and the piezoelectric element 40 is a transistor 240 as a switch in FIG.
Is also provided correspondingly. Therefore, a set of the piezoelectric element 40, the cavity 431, the nozzle 451, and the transistor 240 is provided for each nozzle 451.

図3は、ノズル451の配列の一例を示す図である。
この図に示されるように、ノズル451は、2列で配列している。詳細には、ノズル4
51は、1列分でみたときに、複数個のノズル451が副走査方向に沿って所定ピッチで
配置する一方、2列同士では、副走査方向に上記ピッチの半分だけシフトした関係となっ
ている。
なお、ノズル451は、カラー印刷する場合には、C(シアン)、M(マゼンタ)、Y
(イエロー)、K(ブラック)などの各色に対応したパターンが例えば主走査方向に沿っ
て設けられるが、この説明では、簡略化するために、単色印刷するものとして説明する。
FIG. 3 is a diagram illustrating an example of the arrangement of the nozzles 451.
As shown in this figure, the nozzles 451 are arranged in two rows. In detail, nozzle 4
51, when viewed in one row, a plurality of nozzles 451 are arranged at a predetermined pitch along the sub-scanning direction, while two rows are shifted by half the pitch in the sub-scanning direction. Yes.
Note that the nozzle 451 performs C (cyan), M (magenta), and Y for color printing.
A pattern corresponding to each color such as (yellow) and K (black) is provided along the main scanning direction, for example, but in this description, for the sake of simplicity, the description will be made assuming that monochrome printing is performed.

ところで、吐出部400において、インクの吐出動作を実行したにもかかわらず、ノズ
ル451からインク滴が正常に吐出されない、という吐出異常が発生する場合がある。こ
の吐出異常は、具体的には、印刷媒体にドットが形成されなかったり、インク滴の量が過
少であったり、そのインク滴の飛行方向(弾道)がずれたりなどして、意図するドットが
印刷媒体に適正に形成されない、という現象である。
なお、吐出異常が発生する原因としては、キャビティ431内での気泡の混入、ノズル
451付近でのインクの粘度上昇(増粘)などが挙げられる。
By the way, in the ejection unit 400, there is a case where an ejection abnormality occurs in which an ink droplet is not ejected normally from the nozzle 451 even though the ink ejection operation is executed. Specifically, this ejection abnormality is caused by the fact that dots are not formed on the print medium, the amount of ink droplets is too small, or the flight direction (ballistic trajectory) of the ink droplets is misaligned. This is a phenomenon that it is not properly formed on the print medium.
In addition, as a cause of occurrence of the ejection abnormality, there are bubbles mixed in the cavity 431, ink viscosity increase (thickening) near the nozzle 451, and the like.

ここで、便宜的に、駆動信号COM−A、COM−Bの波形について説明する。   Here, for convenience, the waveforms of the drive signals COM-A and COM-B will be described.

図4は、駆動信号COM−A、COM−Bの波形等を示す図である。
図に示されるように、駆動信号COM−Aは、印刷周期Taのうち、制御信号LATが
立ち上がってから制御信号CHが立ち上がるまでの期間T1に配置された台形波形Adp
1と、印刷周期Taのうち、制御信号CHが立ち上がってから次の制御信号LATが立ち
上がるまでの期間T2に配置された台形波形Adp2とを連続させた波形となっている。
本実施形態において台形波形Adp1、Adp2とは、互いにほぼ同一の波形であり、
仮にそれぞれがドライバー30に供給されて、当該波形に基づいて圧電素子40が駆動さ
れたとしたならば、当該圧電素子40に対応するノズル451から所定量、具体的には中
程度の量のインクをそれぞれ吐出させる波形である。
FIG. 4 is a diagram illustrating waveforms of the drive signals COM-A and COM-B.
As shown in the figure, the drive signal COM-A has a trapezoidal waveform Adp arranged in a period T1 from the rise of the control signal LAT to the rise of the control signal CH in the printing cycle Ta.
1 and a trapezoidal waveform Adp2 arranged in a period T2 from the rise of the control signal CH to the rise of the next control signal LAT in the printing cycle Ta.
In the present embodiment, the trapezoidal waveforms Adp1 and Adp2 are substantially the same waveforms.
If each is supplied to the driver 30 and the piezoelectric element 40 is driven based on the waveform, a predetermined amount, specifically, a medium amount of ink is supplied from the nozzle 451 corresponding to the piezoelectric element 40. Each is a waveform to be discharged.

駆動信号COM−Bは、期間T1に配置された台形波形Bdp1と、期間T2に配置さ
れた台形波形Bdp2とを連続させた波形となっている。本実施形態において台形波形B
dp1、Bdp2とは、互いに異なる波形である。このうち、台形波形Bdp1は、ノズ
ル451の開口部付近のインクを微振動させてインクの粘度の増大を防止するための波形
である。このため、仮に台形波形Bdp1がドライバー30に供給されて、当該波形に基
づいて圧電素子40が駆動されたとしても、当該圧電素子40に対応するノズル451か
らインク滴が吐出されない。また、台形波形Bdp2は、台形波形Adp1(Adp2)
とは異なる波形となっている。仮に台形波形Bdp2がドライバー30に供給されて、当
該波形に基づいて圧電素子40が駆動されたとしたならば、当該圧電素子40に対応する
ノズル451から上記所定量よりも少ない量のインクを吐出させる波形である。
なお、台形波形Adp1、Adp2、Bdp1、Bdp2の開始タイミングでの電圧と
、終了タイミングでの電圧とは、いずれも第2電圧であるVcで共通である。すなわち、
台形波形Adp1、Adp2、Bdp1、Bdp2は、それぞれ電圧Vcで開始し、電圧
Vcで終了する駆動パターンである。
The drive signal COM-B has a waveform in which the trapezoidal waveform Bdp1 arranged in the period T1 and the trapezoidal waveform Bdp2 arranged in the period T2 are continuous. In this embodiment, trapezoidal waveform B
dp1 and Bdp2 have different waveforms. Among these, the trapezoidal waveform Bdp1 is a waveform for preventing the viscosity of the ink from increasing by causing the ink near the opening of the nozzle 451 to vibrate. For this reason, even if the trapezoidal waveform Bdp1 is supplied to the driver 30 and the piezoelectric element 40 is driven based on the waveform, ink droplets are not ejected from the nozzle 451 corresponding to the piezoelectric element 40. The trapezoidal waveform Bdp2 is a trapezoidal waveform Adp1 (Adp2).
It has a different waveform. If the trapezoidal waveform Bdp2 is supplied to the driver 30 and the piezoelectric element 40 is driven based on the waveform, the ink smaller than the predetermined amount is ejected from the nozzle 451 corresponding to the piezoelectric element 40. It is a waveform.
Note that the voltage at the start timing and the voltage at the end timing of the trapezoidal waveforms Adp1, Adp2, Bdp1, and Bdp2 are all the same as Vc that is the second voltage. That is,
The trapezoidal waveforms Adp1, Adp2, Bdp1, and Bdp2 are drive patterns that start at the voltage Vc and end at the voltage Vc, respectively.

図5は、図1における選択制御部200のうち、選択部230の選択を制御するブロッ
ク210の構成を示す図である。
この図に示されるように、ブロック210には、クロック信号Sck、データ信号Data
、制御信号LAT、CHが制御ユニット10から供給される。ブロック210では、シフ
トレジスタ(S/R)212とラッチ回路214とデコーダー216との組が、圧電素子
40(ノズル451)のそれぞれに対応して設けられている。
FIG. 5 is a diagram illustrating a configuration of a block 210 that controls selection of the selection unit 230 in the selection control unit 200 in FIG.
As shown in this figure, the block 210 includes a clock signal Sck, a data signal Data.
, Control signals LAT and CH are supplied from the control unit 10. In the block 210, a set of a shift register (S / R) 212, a latch circuit 214, and a decoder 216 is provided corresponding to each of the piezoelectric elements 40 (nozzles 451).

データ信号Dataは、画像の1ドットを形成するにあたって、1つのノズルから吐出さ
せるインク量を規定する。本実施形態では、非記録、小ドット、中ドットおよび大ドット
の4階調を表現するために、データ信号Dataは、上位ビット(MSB)および下位ビッ
ト(LSB)の2ビットで構成される。
データ信号Dataは、クロック信号Sckに同期してノズルごとに、ヘッドユニット20
の主走査に合わせて主制御部120からシリアルで供給される。シリアルで供給されたデ
ータ信号Dataを、ノズルに対応して2ビット分、一旦保持するための構成がシフトレジ
スタ212である。
詳細には、圧電素子40(ノズル)に対応した段数のシフトレジスタ212が互いに縦
続接続されるとともに、シリアルで供給されたデータ信号Dataが、クロック信号Sckに
したがって順次後段に転送される構成となっている。
なお、圧電素子40の個数をm(mは複数)としたときに、シフトレジスタ210を区
別するために、データ信号Dataが供給される上流側から順番に1段、2段、…、m段と
表記している。
The data signal Data defines the amount of ink ejected from one nozzle when forming one dot of an image. In the present embodiment, in order to express four gradations of non-recording, small dots, medium dots, and large dots, the data signal Data is composed of two bits, an upper bit (MSB) and a lower bit (LSB).
The data signal Data is sent to the head unit 20 for each nozzle in synchronization with the clock signal Sck.
Is supplied serially from the main control unit 120 in accordance with the main scanning. The shift register 212 is a configuration for temporarily holding the serially supplied data signal Data for 2 bits corresponding to the nozzle.
Specifically, the shift registers 212 having the number of stages corresponding to the piezoelectric elements 40 (nozzles) are connected in cascade, and the serially supplied data signal Data is sequentially transferred to the subsequent stage according to the clock signal Sck. ing.
When the number of piezoelectric elements 40 is m (m is a plurality), in order to distinguish the shift register 210, the first, second,..., M stages in order from the upstream side to which the data signal Data is supplied. It is written.

ラッチ回路214は、シフトレジスタ212で保持されたデータ信号Dataを制御信号
LATの立ち上がりでラッチする。
デコーダー216は、ラッチ回路214によってラッチされた2ビットのデータ信号D
ataをデコードして、制御信号LATと制御信号CHとで規定される期間T1、T2ごと
に、選択信号Sa、Sbを出力して、選択部230での選択を規定する。
The latch circuit 214 latches the data signal Data held in the shift register 212 at the rising edge of the control signal LAT.
The decoder 216 receives the 2-bit data signal D latched by the latch circuit 214.
Ata is decoded, and selection signals Sa and Sb are output for each of the periods T1 and T2 defined by the control signal LAT and the control signal CH, thereby defining the selection by the selection unit 230.

図6は、デコーダー216におけるデコード内容を示す図である。
この図において、ラッチされた2ビットの印刷データDataについては(MSB、LS
B)と表記している。デコーダー216は、例えばラッチされた印刷データDataが(0
、1)であれば、選択信号Sa、Sbの論理レベルを、期間T1ではそれぞれH、Lレベ
ルとし、期間T2ではそれぞれL、Hレベルとして、出力するということを意味している

なお、選択信号Sa、Sbの論理レベルについては、クロック信号Sck、印刷データD
ata、制御信号LATおよび制御信号CHの論理レベルよりも、レベルシフター(図示省
略)によって、高振幅論理にレベルシフトされる。
FIG. 6 is a diagram showing the decoding contents in the decoder 216.
In this figure, the latched 2-bit print data Data (MSB, LS
B). For example, the decoder 216 receives the latched print data Data (0).
1) means that the logic levels of the selection signals Sa and Sb are outputted as H and L levels in the period T1, respectively, and are outputted as L and H levels in the period T2, respectively.
Note that the logic levels of the selection signals Sa and Sb are the clock signal Sck and the print data D.
The level is shifted to a high amplitude logic by a level shifter (not shown) rather than the logic levels of ata, control signal LAT and control signal CH.

図7は、図1における圧電素子40(ノズル451)の1個分に対応する選択部230
の構成を示す図である。
この図に示されるように、選択部230は、インバーター(NOT回路)232a、2
32bと、トランスファーゲート234a、234bとを有する。
デコーダー216からの選択信号Saは、トランスファーゲート234aの正制御端に
供給される一方で、インバーター232aによって論理反転されて、トランスファーゲー
ト234aの負制御端に供給される。同様に、選択信号Sbは、トランスファーゲート2
34bの正制御端に供給される一方で、インバーター232bによって論理反転されて、
トランスファーゲート234bの負制御端に供給される。
トランスファーゲート234aの入力端には、駆動信号COM−Aが供給され、トラン
スファーゲート234bの入力端には、駆動信号COM−Bが供給される。トランスファ
ーゲート234a、234bの出力端同士は、共通接続されてドライバー30への入力端
となっている。
トランスファーゲート234aは、選択信号SaがHレベルであれば、入力端および出
力端の間を導通(オン)させ、選択信号SaがLレベルであれば、入力端と出力端との間
を非導通(オフ)させる。トランスファーゲート234bについても同様に選択信号Sb
に応じて、入力端および出力端の間をオンオフさせる。
FIG. 7 shows a selection unit 230 corresponding to one piezoelectric element 40 (nozzle 451) in FIG.
FIG.
As shown in this figure, the selection unit 230 includes inverters (NOT circuits) 232a, 2
32b and transfer gates 234a and 234b.
The selection signal Sa from the decoder 216 is supplied to the positive control terminal of the transfer gate 234a, while being logically inverted by the inverter 232a and supplied to the negative control terminal of the transfer gate 234a. Similarly, the selection signal Sb is transferred from the transfer gate 2.
While being supplied to the positive control terminal of 34b, the logic is inverted by the inverter 232b,
It is supplied to the negative control terminal of the transfer gate 234b.
The drive signal COM-A is supplied to the input terminal of the transfer gate 234a, and the drive signal COM-B is supplied to the input terminal of the transfer gate 234b. The output terminals of the transfer gates 234a and 234b are commonly connected to serve as an input terminal to the driver 30.
When the selection signal Sa is at the H level, the transfer gate 234a conducts (turns on) between the input end and the output end, and when the selection signal Sa is at the L level, the transfer gate 234a does not conduct between the input end and the output end. (Off). Similarly, the selection signal Sb is applied to the transfer gate 234b.
In response to this, the input end and the output end are turned on and off.

次に、選択制御部200におけるブロック210と、選択部230との動作について図
4を参照して説明する。
Next, operations of the block 210 and the selection unit 230 in the selection control unit 200 will be described with reference to FIG.

データ信号Dataが、主制御部120からノズル毎に、クロック信号Sckに同期してシ
リアルで供給されて、ノズルに対応するシフトレジスタ212において順次転送される。
そして、クロック信号Sckの供給が停止すると、シフトレジスタ212のそれぞれには、
ノズルに対応したデータ信号Dataが保持された状態になる。なお、データ信号Dataは、
シフトレジスタ222における最終m段、…、2段、1段のノズルに対応した順番で供給
される。
ここで、制御信号LATが立ち上がると、ラッチ回路214のそれぞれは、シフトレジ
スタ212に保持されたデータ信号Dataを一斉にラッチする。図4において、L1、L
2、…、Lmは、データ信号Dataが、1段、2段、…、m段のシフトレジスタ212に
対応するラッチ回路214によってラッチされたデータ信号Dataを示している。
The data signal Data is serially supplied from the main control unit 120 for each nozzle in synchronization with the clock signal Sck, and sequentially transferred in the shift register 212 corresponding to the nozzle.
When the supply of the clock signal Sck is stopped, each shift register 212 has
The data signal Data corresponding to the nozzle is held. The data signal Data is
They are supplied in the order corresponding to the last m stages,..., 2 stages, and 1 stage nozzles in the shift register 222.
Here, when the control signal LAT rises, each of the latch circuits 214 simultaneously latches the data signal Data held in the shift register 212. In FIG. 4, L1, L
2,..., Lm indicate the data signal Data obtained by latching the data signal Data by the latch circuit 214 corresponding to the first, second,.

デコーダー216は、ラッチされたデータ信号Dataで規定されるインク量に応じて、
期間T1、T2のそれぞれにおいて、選択信号Sa、Saの論理レベルを図6に示される
ように出力する。
すなわち、第1に、デコーダー216は、当該データ信号Dataが(1、1)であり、
大ドットのインク量の吐出を規定する場合、選択信号Sa、Sbを、期間T1においてH
、Lレベルとし、期間T2においてもH、Lレベルとする。第2に、デコーダー216は
、当該データ信号Dataが(0、1)であり、中ドットのインク量の吐出を規定する場合
、選択信号Sa、Sbを、期間T1においてH、Lレベルとし、期間T2においてL、H
レベルとする。第3に、デコーダー216は、当該データ信号Dataが(1、0)であり
、小ドットのインク量の吐出を規定する場合、選択信号Sa、Sbを、期間T1において
L、Lレベルとし、期間T2においてL、Hレベルとする。第4に、デコーダー216は
、当該データ信号Dataが(0、0)であり、非記録を規定する場合、選択信号Sa、S
bを、期間T1においてL、Hレベルとし、期間T2においてL、Lレベルとする。
In accordance with the ink amount defined by the latched data signal Data, the decoder 216
In each of the periods T1 and T2, the logic levels of the selection signals Sa and Sa are output as shown in FIG.
That is, first, the decoder 216 has the data signal Data (1, 1),
When prescribing ejection of a large dot ink amount, the selection signals Sa and Sb are set to H in the period T1.
, L level, and H and L level also in the period T2. Second, the decoder 216 sets the selection signals Sa and Sb to the H and L levels in the period T1 when the data signal Data is (0, 1) and regulates the ejection of the medium dot ink amount. L, H at T2
Level. Third, the decoder 216 sets the selection signals Sa and Sb to L and L levels in the period T1 when the data signal Data is (1, 0) and defines the ejection of the small dot ink amount. At T2, L and H levels are set. Fourth, the decoder 216 selects the selection signals Sa and S when the data signal Data is (0, 0) and defines non-recording.
b is set to L and H levels in the period T1, and is set to L and L levels in the period T2.

図8は、データ信号Dataに応じて選択されてドライバー30に供給される制御信号Vi
nの電圧波形を示す図である。
データ信号Dataが(1、1)であるとき、選択信号Sa、Sbは、期間T1において
H、Lレベルとなるので、トランスファーゲート234aがオンし、トランスファーゲー
ト234bがオフする。このため、期間T1において駆動信号COM−Aの台形波形Ad
p1が選択される。選択信号Sa、Sbは期間T2においてもH、Lレベルとなるので、
選択部230は、駆動信号COM−Aの台形波形Adp2を選択する。
このように期間T1において台形波形Adp1が選択され、期間T2において台形波形
Adp2が選択されて、駆動信号Vinとしてドライバー30に供給される。ドライバー3
0は、後述するように駆動信号Vinの電圧に追従するように電圧Voutを出力して当該ノ
ズルに対応する圧電素子40を駆動する。このため、駆動信号Vinとして台形波形Adp
1、Adp2が選択されてドライバー30に供給されると、当該ドライバー30によって
駆動される圧電素子40に対応したノズルから、中程度の量のインクが2回にわけて吐出
される。したがって、印刷媒体にはそれぞれのインクが着弾して合体するので、結果的に
、データ信号Dataで規定される通りの大ドットが形成されることになる。
FIG. 8 shows a control signal Vi selected according to the data signal Data and supplied to the driver 30.
It is a figure which shows the voltage waveform of n.
When the data signal Data is (1, 1), since the selection signals Sa and Sb are at the H and L levels in the period T1, the transfer gate 234a is turned on and the transfer gate 234b is turned off. Therefore, the trapezoidal waveform Ad of the drive signal COM-A in the period T1
p1 is selected. Since the selection signals Sa and Sb are at the H and L levels even during the period T2,
The selection unit 230 selects the trapezoidal waveform Adp2 of the drive signal COM-A.
As described above, the trapezoidal waveform Adp1 is selected in the period T1, and the trapezoidal waveform Adp2 is selected in the period T2, and is supplied to the driver 30 as the drive signal Vin. Driver 3
0 outputs the voltage Vout so as to follow the voltage of the drive signal Vin, as will be described later, and drives the piezoelectric element 40 corresponding to the nozzle. For this reason, the trapezoidal waveform Adp is used as the drive signal Vin.
When 1, Adp2 is selected and supplied to the driver 30, a medium amount of ink is ejected in two from the nozzle corresponding to the piezoelectric element 40 driven by the driver 30. Accordingly, the respective inks land on the print medium and coalesce, and as a result, large dots as defined by the data signal Data are formed.

データ信号Dataが(0、1)であるとき、選択信号Sa、Sbは、期間T1において
H、Lレベルとなるので、トランスファーゲート234aがオンし、トランスファーゲー
ト234bはオフする。このため、期間T1において駆動信号COM−Aの台形波形Ad
p1が選択される。次に、選択信号Sa、Sbは期間T2においてL、Hレベルとなるの
で、駆動信号COM−Bの台形波形Bdp2が選択される。
したがって、ノズルから、中程度および小程度の量のインクが2回にわけて吐出される
。したがって、印刷媒体には、それぞれのインクが着弾して合体するので、結果的に、デ
ータ信号Dataで規定された通りの中ドットが形成されることになる。
When the data signal Data is (0, 1), the selection signals Sa and Sb are at the H and L levels in the period T1, so that the transfer gate 234a is turned on and the transfer gate 234b is turned off. Therefore, the trapezoidal waveform Ad of the drive signal COM-A in the period T1
p1 is selected. Next, since the selection signals Sa and Sb are at the L and H levels in the period T2, the trapezoidal waveform Bdp2 of the drive signal COM-B is selected.
Therefore, medium and small amounts of ink are ejected from the nozzle in two steps. Accordingly, the respective inks land and merge on the print medium, and as a result, medium dots as defined by the data signal Data are formed.

データ信号Dataが(1、0)であるとき、選択信号Sa、Sbは、期間T1において
ともにLレベルとなるので、トランスファーゲート234a、234bがオフする。この
ため、期間T1において台形波形Adp1、Bdp1のいずれも選択されない。
なお、トランスファーゲート234a、234bがともにオフする場合、ドライバー3
0の入力端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態
になる。ただし、オフする直前の電圧Vcに、当該経路に寄生する容量成分によって保持
されるので、駆動信号Vinの電圧は不定とはならない。
次に、選択信号Sa、Sbは期間T2においてL、Hレベルとなるので、駆動信号CO
M−Bの台形波形Bdp2が選択される。このため、ノズルから、期間T2においてのみ
小程度の量のインクが吐出されるので、印刷媒体には、データ信号Dataで規定された通
りの小ドットが形成されることになる。
When the data signal Data is (1, 0), the selection signals Sa and Sb are both at the L level in the period T1, so that the transfer gates 234a and 234b are turned off. For this reason, neither trapezoidal waveform Adp1 nor Bdp1 is selected in the period T1.
When both the transfer gates 234a and 234b are turned off, the driver 3
The path to the input terminal of 0 is in a high impedance state that is not electrically connected to any part. However, since the voltage Vc immediately before turning off is held by the capacitive component parasitic on the path, the voltage of the drive signal Vin does not become indefinite.
Next, since the selection signals Sa and Sb are at the L and H levels in the period T2, the drive signal CO
The MB trapezoidal waveform Bdp2 is selected. For this reason, since a small amount of ink is ejected from the nozzle only in the period T2, small dots as defined by the data signal Data are formed on the print medium.

データ信号Dataが(0、0)であるとき、選択信号Sa、Sbは、期間T1において
L、Hレベルとなるので、トランスファーゲート234aがオフし、トランスファーゲー
ト234bがオンする。このため、期間T1において駆動信号COM−Bの台形波形Bd
p1が選択される。次に、選択信号Sa、Sbは期間T2においてともにLレベルとなる
ので、台形波形Adp2、Bdp2のいずれも選択されない。
このため、期間T1においてノズルの開口部付近のインクが微振動するのみであり、イ
ンクは吐出されないので、結果的に、ドットが形成されない、すなわち、データ信号Dat
aで規定された通りの非記録になる。
When the data signal Data is (0, 0), the selection signals Sa and Sb are at the L and H levels in the period T1, so that the transfer gate 234a is turned off and the transfer gate 234b is turned on. For this reason, the trapezoidal waveform Bd of the drive signal COM-B in the period T1
p1 is selected. Next, since the selection signals Sa and Sb are both at the L level in the period T2, neither of the trapezoidal waveforms Adp2 and Bdp2 is selected.
For this reason, the ink in the vicinity of the nozzle opening only slightly vibrates in the period T1, and the ink is not ejected. As a result, no dot is formed, that is, the data signal Dat.
No record as specified in a.

このように、選択部230は、ブロック210による制御にしたがって駆動信号COM
−A、COM−Bを選択し(または選択しないで)、駆動信号Vinとしてドライバー30
に供給し、当該駆動信号Vinに応じてドライバー30が、圧電素子40を駆動する。
このため、印刷期間において、各ノズルの圧電素子40は、対応するデータ信号Data
で規定されるインク量に応じて駆動されることになる。
なお、図4に示した駆動信号COM−A、COM−Bはあくまでも一例である。実際に
は、ヘッドユニットの移動速度や印刷媒体の性質などに応じて、予め用意された様々な波
形の組み合わせが用いられる。
また、ここでは、圧電素子40が、電圧の上昇に伴って上方向に撓む例で説明するが、
電極411、412に供給する電圧を逆転させると、圧電素子40は、電圧の上昇に伴っ
て下方向に撓むことになる。このため、圧電素子40が、電圧の上昇に伴って下方向に撓
む構成では、図に例示した駆動信号COM−A、COM−Bが、電圧Vcを基準に反転し
た波形となる。
As described above, the selection unit 230 performs the driving signal COM according to the control by the block 210.
-A or COM-B is selected (or not selected), and the driver 30 is used as the drive signal Vin.
And the driver 30 drives the piezoelectric element 40 in accordance with the drive signal Vin.
For this reason, during the printing period, the piezoelectric element 40 of each nozzle receives the corresponding data signal Data.
The ink is driven according to the amount of ink specified in (1).
Note that the drive signals COM-A and COM-B illustrated in FIG. 4 are merely examples. Actually, various combinations of waveforms prepared in advance are used according to the moving speed of the head unit and the properties of the print medium.
In addition, here, an example in which the piezoelectric element 40 bends upward as the voltage increases will be described.
When the voltage supplied to the electrodes 411 and 412 is reversed, the piezoelectric element 40 bends downward as the voltage increases. For this reason, in the configuration in which the piezoelectric element 40 bends downward as the voltage increases, the drive signals COM-A and COM-B illustrated in the figure have waveforms that are inverted with respect to the voltage Vc.

圧電素子40は、ヘッドユニット20における複数のノイズの各々に対応して設けられ
るとともに、各々が組の相手であるドライバー30によって駆動される。すなわち、圧電
素子40は、ドライバー30から出力される駆動信号(電圧Vout)によって駆動される
構成となっている。
The piezoelectric element 40 is provided corresponding to each of a plurality of noises in the head unit 20 and is driven by a driver 30 that is a counterpart of the pair. That is, the piezoelectric element 40 is configured to be driven by a drive signal (voltage Vout) output from the driver 30.

図9は、1個の圧電素子40を駆動するドライバー30の構成の一例を示す図である。
この図に示されるように、ドライバー30は、オペアンプ32と、単位回路34a〜3
4fと、コンパレーター38a〜38eとを含み、駆動信号Vinにしたがって圧電素子4
0を駆動する構成となっている。また、ドライバー30には、電圧V〜Vが、それぞ
れ配線510〜516を介してそれぞれ供給される。
FIG. 9 is a diagram illustrating an example of the configuration of the driver 30 that drives one piezoelectric element 40.
As shown in this figure, the driver 30 includes an operational amplifier 32 and unit circuits 34a to 3-3.
4f and comparators 38a to 38e, and the piezoelectric element 4 according to the drive signal Vin
It is the structure which drives 0. Further, voltages V 0 to V 6 are supplied to the driver 30 via wirings 510 to 516, respectively.

ドライバー30の入力端であるオペアンプ32の入力端(+)には、選択部230で選
択された駆動信号Vinが供給される。
オペアンプ32の出力信号は、単位回路34a〜34fにそれぞれ供給されるとともに
、抵抗Rfを介してオペアンプ32の入力端(−)に負帰還され、さらに抵抗Rinを介し
てグランドGに接地される。このため、オペアンプ32は、駆動信号Vinを(1+Rf/
Rin)倍に非反転増幅することになる。
オペアンプ32の電圧増幅率は、抵抗Rf、Rinによって設定することができるが、便
宜上、以降においてはRfをゼロとし、Rinを無限大とする。すなわち、以降においては
、オペアンプ32の電圧増幅率が「1」に設定されて、駆動信号Vinの電圧がそのまま単
位回路34a〜34fに供給されるものとして説明する。なお、電圧増幅率が「1」以外
であっても良い。
The drive signal Vin selected by the selector 230 is supplied to the input terminal (+) of the operational amplifier 32 which is the input terminal of the driver 30.
The output signal of the operational amplifier 32 is supplied to each of the unit circuits 34a to 34f, negatively fed back to the input terminal (−) of the operational amplifier 32 through the resistor Rf, and further grounded to the ground G through the resistor Rin. Therefore, the operational amplifier 32 converts the drive signal Vin to (1 + Rf /
Rin) times non-inverting amplification.
The voltage amplification factor of the operational amplifier 32 can be set by resistors Rf and Rin, but for convenience, Rf is set to zero and Rin is set to infinity for convenience. That is, in the following description, it is assumed that the voltage amplification factor of the operational amplifier 32 is set to “1” and the voltage of the drive signal Vin is supplied as it is to the unit circuits 34a to 34f. The voltage amplification factor may be other than “1”.

単位回路34a〜34fは、補助電源回路280から供給される7種類の電圧V〜V
のうち、互いに隣り合う2つの電圧に対応して電圧の低い順に設けられる。詳細には、
単位回路34aは電圧Vおよび電圧Vに対応し、
単位回路34bは電圧Vおよび電圧Vに対応し、
単位回路34cは電圧Vおよび電圧Vに対応し、
単位回路34dは電圧Vおよび電圧Vに対応し、
単位回路34eは電圧Vおよび電圧Vに対応し、
単位回路34fは電圧Vおよび電圧Vに対応して設けられる。
The unit circuits 34 a to 34 f have seven types of voltages V 6 to V supplied from the auxiliary power circuit 280.
0 is provided in order of increasing voltage corresponding to two voltages adjacent to each other. In detail
The unit circuit 34a corresponds to the voltage V 0 and the voltage V 1,
The unit circuit 34b corresponds to the voltage V 1 and the voltage V 2,
Unit circuit 34c corresponds to the voltage V 2 and the voltage V 3,
Unit circuit 34d corresponds to the voltage V 3 and the voltage V 4,
Unit circuit 34e corresponds to the voltage V 4 and the voltage V 5,
Unit circuit 34f is provided corresponding to the voltage V 5 and the voltage V 6.

単位回路34a〜34fの回路構成は互いに同じであり、レベルシフター36a〜36
fのいずれか対応するもの1つと、バイポーラ型のNPN型(P型)のトランジスター3
41とPNP型(N型)のトランジスター342とを含む。
なお、単位回路34a〜34fについて、特定せずに一般的に説明するときには、単に
符号を「34」として説明し、同様に、レベルシフター36a〜36fについても、特定
せずに一般的に説明するときには、単に符号を「36」として説明する。
また、トランジスター341、342については、MOSFETとした方が、選択部2
30の構成素子やスイッチ240とともに集積化が容易であるが、本説明では、便宜的に
バイポーラ型として説明する。
The unit circuits 34a to 34f have the same circuit configuration, and level shifters 36a to 36
one corresponding to any one of f and bipolar NPN (P-type) transistor 3
41 and a PNP-type (N-type) transistor 342.
When the unit circuits 34a to 34f are generally described without being specified, the reference numeral is simply “34”, and similarly, the level shifters 36a to 36f are also generally described without being specified. In some cases, the code is simply described as “36”.
In addition, as for the transistors 341 and 342, the selection unit 2 is more preferably a MOSFET.
Although it is easy to integrate with the 30 constituent elements and the switch 240, in this description, the bipolar type is described for convenience.

レベルシフター36は、イネーブル(enable)状態とディセーブル(disable)状態と
のいずれかの状態をとる。詳細には、レベルシフター36は、丸印が付された負制御端に
供給される信号がLレベルであって、かつ、丸印が付されていない正制御端に供給される
信号がHレベルであるとき、イネーブル状態になり、それ以外のときは、ディセーブル状
態となる。
The level shifter 36 takes one of an enable state and a disable state. Specifically, in the level shifter 36, the signal supplied to the negative control end with a circle is L level, and the signal supplied to the positive control end with no circle is H level. Is in the enabled state, otherwise it is in the disabled state.

後述するように上記7種類の電圧のうち、中間の5種類の電圧V〜Vには、コンパ
レーター38a〜38eのそれぞれが一対一に対応付けられる。
ここで、ある単位回路34に着目したとき、当該単位回路34におけるレベルシフター
36の制御端のうち、丸印が付された方の負制御端には、当該単位回路34に対応する2
つの電圧のうち、高位側の電圧に対応付けられたコンパレーターの出力信号が供給され、
当該レベルシフター36のうち、丸印が付されていない方の正制御端には、当該単位回路
に対応する2つの電圧のうち、低位側の電圧に対応付けられたコンパレーターの出力信号
が供給される。
ただし、単位回路34fにおけるレベルシフター36fの負制御端は電圧V(Lレベ
ル)を供給する配線510に接続される一方、単位回路34aにおけるレベルシフター3
6aの正制御端は、電圧V(Hレベル)を供給する配線516に接続される。
As will be described later, among the seven types of voltages, the five intermediate voltages V 1 to V 5 are each associated one-to-one with the comparators 38a to 38e.
Here, when paying attention to a certain unit circuit 34, the negative control end to which the circle mark is attached among the control ends of the level shifter 36 in the unit circuit 34 corresponds to the unit circuit 34.
Among the two voltages, the output signal of the comparator associated with the higher voltage is supplied,
Of the level shifter 36, the positive control terminal not marked with a circle is supplied with the output signal of the comparator associated with the lower voltage of the two voltages corresponding to the unit circuit. Is done.
However, the negative control terminal of the level shifter 36f in the unit circuit 34f is connected to the wiring 510 that supplies the voltage V 0 (L level), while the level shifter 3 in the unit circuit 34a.
The positive control terminal 6a is connected to a wiring 516 that supplies a voltage V 6 (H level).

また、レベルシフター36は、イネーブル状態では、駆動信号Vinの電圧をマイナス方
向に所定値だけシフトさせてトランジスター341のベース端子に供給するとともに、駆
動信号Vinの電圧をプラス方向に所定値だけシフトさせてトランジスター342のベース
端子に供給する。レベルシフター36は、ディセーブル状態では、駆動信号Vinにかかわ
らず、トランジスター341をオフさせる電圧、例えば電圧Vを当該トランジスター3
41のベース端子に供給するとともに、トランジスター342をオフさせる電圧、例えば
電圧Vを当該トランジスター342のベース端子に供給する。
なお、所定値としては、例えばエミッタ端子に電流が流れ始めるベース・エミッタ間の
電圧(バイアス電圧、約0.6ボルト)としている。すなわち、ここでいう所定値は、ト
ランジスター341、342の特性に応じて定められる性質ものであって、トランジスタ
ー341、342が理想的であればゼロである。
In the enabled state, the level shifter 36 shifts the voltage of the drive signal Vin in the minus direction by a predetermined value and supplies it to the base terminal of the transistor 341, and shifts the voltage of the drive signal Vin in the plus direction by a predetermined value. To the base terminal of the transistor 342. Level shifter 36 is in the disable state, the drive signal regardless of Vin, the voltage for turning off the transistor 341, for example, a voltage V 6 the transistor 3
Supplies to the 41 base terminal of the supply voltage for turning off the transistor 342, for example, the voltage V 0 to the base terminal of the transistor 342.
The predetermined value is, for example, a base-emitter voltage (bias voltage, about 0.6 volts) at which current starts to flow through the emitter terminal. That is, the predetermined value here is a property determined according to the characteristics of the transistors 341 and 342, and is zero if the transistors 341 and 342 are ideal.

トランジスター341のコレクタ端子には、対応する2電圧のうち、高位側電圧が供給
され、トランジスター342のコレクタ端子には、低位側電圧が供給される。
例えば、電圧Vおよび電圧Vに対応する単位回路34aでは、トランジスター34
1のコレクタ端子が電圧Vを供給する配線511に接続され、トランジスター342の
コレクタ端子が電圧Vを供給する配線510に接続される。また例えば、電圧Vおよ
び電圧Vに対応する単位回路34bでは、トランジスター341のコレクタ端子が電圧
を供給する配線512に接続され、トランジスター342のコレクタ端子が電圧V
を供給する配線511に接続される。なお、電圧Vおよび電圧Vに対応する単位回路
34fでは、トランジスター341のコレクタ端子が電圧Vを供給する配線516に接
続され、トランジスター342のコレクタ端子が電圧Vを供給する配線515に接続さ
れる。
Of the two corresponding voltages, the higher voltage is supplied to the collector terminal of the transistor 341, and the lower voltage is supplied to the collector terminal of the transistor 342.
For example, in the unit circuit 34 a corresponding to the voltage V 0 and the voltage V 1 , the transistor 34
1 the collector terminal is connected to a wiring 511 for supplying a voltage V 1, the collector terminal of the transistor 342 is connected to a wiring 510 for supplying the voltage V 0. Further, for example, in the unit circuit 34b corresponds to the voltage V 1 and the voltage V 2, is connected to the wiring 512 for supplying the collector terminal voltage V 2 of the transistor 341, the voltage V 1 is the collector terminal of the transistor 342
Is connected to the wiring 511 for supplying the power. In the unit circuit 34f correspond to the voltage V 5 and the voltage V 6, is connected to the wiring 516 for supplying the collector terminal voltage V 6 of the transistor 341, the wiring 515 for supplying the collector terminal voltage V 5 of the transistor 342 Connected.

一方、単位回路34a〜34fにおいてトランジスター341、342の各エミッタ端
子は、圧電素子40における一方の端子に共通接続される。
On the other hand, in the unit circuits 34 a to 34 f, the emitter terminals of the transistors 341 and 342 are commonly connected to one terminal of the piezoelectric element 40.

コンパレーター38a〜38eは、5種類の電圧V〜Vに、それぞれ一対一に対応
しており、2つの入力端に供給された電圧同士の高低を比較して、その比較結果を示す信
号を出力する。ここで、コンパレーター38a〜38eにおける2つの入力端のうち、一
端には、自身に対応する電圧が供給され、他端は、トランジスター341、342の各エ
ミッタ端子とともに圧電素子40における一方の端子に共通接続される。例えば電圧V
に対応するコンパレーター38aでは、2つの入力端のうち、一端に、自身に対応する電
圧Vが供給され、また例えば電圧Vに対応するコンパレーター38bでは、2つの入
力端のうち、一端に、自身に対応する電圧Vが供給される。
Comparator 38a~38e are the five kinds of voltages V 1 ~V 6, correspond one-to-one, respectively, by comparing the level of the voltage respectively supplied to two input terminals, a signal indicating the comparison result Is output. Here, of the two input ends of the comparators 38a to 38e, one end is supplied with a voltage corresponding to itself, and the other end is connected to one terminal of the piezoelectric element 40 together with the emitter terminals of the transistors 341 and 342. Commonly connected. For example, voltage V 1
In the corresponding comparator 38a to one of the two inputs, at one end, is supplied with voltages V 1 corresponding to itself, also for example in the comparator 38b corresponds to the voltage V 2, out of the two input terminals, one end , the voltage V 2 corresponding to itself is supplied.

コンパレーター38a〜38eのそれぞれは、入力端における他端の電圧Voutが一端
の電圧以上であればHレベル(電圧V)とし、電圧Voutが一端の電圧未満であればL
レベル(電圧V)とした信号を出力する。
具体的には例えば、コンパレーター38aは、電圧Voutが電圧V以上であればHレ
ベルとし、電圧V未満であればLレベルの信号を出力する。また例えば、コンパレータ
ー38bは、電圧Voutが電圧V以上であればHレベルとし、電圧V未満であればL
レベルの信号を出力する。
Each of the comparators 38a to 38e is at the H level (voltage V 6 ) if the voltage Vout at the other end at the input end is equal to or higher than the voltage at one end, and is L when the voltage Vout is less than the voltage at one end.
A signal having a level (voltage V 0 ) is output.
Specifically, for example, the comparator 38a is a voltage Vout to the H level as long as voltages V 1 or more, and outputs the L level signal is less than voltages V 1. Further, for example, the comparator 38b is set to the H level if the voltage Vout voltage V 2 or more, is less than the voltage V 2 L
A level signal is output.

5種類の電圧のうち、1つの電圧に着目したとき、当該着目した電圧に対応するコンパ
レーターの出力信号は、当該電圧を高位側電圧とする単位回路のレベルシフター36の負
入力端と、当該電圧を低位側電圧とする単位回路のレベルシフター36の正入力端とにそ
れぞれ供給される点について上述した通りである。
例えば、電圧Vに対応するコンパレーター38aの出力信号は、当該電圧Vを高位
側電圧として対応付けられた単位回路34aのレベルシフター36aの負入力端と、当該
電圧Vを低位側電圧として対応付けられた単位回路34bのレベルシフター36bの正
入力端とにそれぞれ供給される。また例えば、電圧Vに対応するコンパレーター38b
の出力信号は、当該電圧Vを高位側電圧として対応付けられた単位回路34bのレベル
シフター36bの負入力端と、当該電圧Vを低位側電圧として対応付けられた単位回路
34cのレベルシフター36cの正入力端とにそれぞれ供給される。
When attention is paid to one voltage among the five types of voltages, the output signal of the comparator corresponding to the noticed voltage is the negative input terminal of the level shifter 36 of the unit circuit having the voltage as the higher voltage, As described above, the voltage is supplied to the positive input terminal of the level shifter 36 of the unit circuit whose voltage is the lower voltage.
For example, the output signal of the comparator 38a which corresponds to the voltages V 1 is a negative input terminal and, low voltage the voltage V 1 of the level shifter 36a of the unit circuit 34a associated with the voltages V 1 as high-side voltage Are respectively supplied to the positive input terminal of the level shifter 36b of the unit circuit 34b. Further, for example, the comparator 38b corresponding to the voltage V 2
The output signal, the level shifter of the negative input and the unit circuit 34c associated with the voltage V 2 as low voltage level shifter 36b of the voltage V 2 to the high-potential voltage as the associated unit circuit 34b 36c is supplied to the positive input terminal.

次に、ドライバー30の動作について説明する。
まず、圧電素子40における一端の電圧Voutに対して、レベルシフター36a〜36
fがどのような状態になるのかについて検討する。
Next, the operation of the driver 30 will be described.
First, the level shifters 36a to 36 with respect to the voltage Vout at one end of the piezoelectric element 40.
Consider what state f will be in.

図10は、レベルシフター36a〜36fが電圧Voutに対してイネーブル状態となる
電圧の範囲を示す図である。
まず、電圧Voutが電圧V未満である第1状態では、コンパレーター38a〜38f
の出力信号はすべてLレベルとなる。このため、第1状態では、レベルシフター36aの
みがイネーブル状態になり、他のレベルシフター36b〜36fはディセーブル状態にな
る。
電圧Voutが電圧V以上電圧V未満である第2状態では、コンパレーター38bの
出力信号だけがHレベルとなり、他のコンパレーターの出力信号はLレベルとなる。した
がって、第2状態では、レベルシフター36bのみがイネーブル状態になり、他のレベル
シフター36a、36c〜36fはディセーブル状態になる。
FIG. 10 is a diagram illustrating a voltage range in which the level shifters 36a to 36f are enabled with respect to the voltage Vout.
First, in a first state voltage Vout is lower than the voltage V 1, the comparator 38a~38f
All output signals are at L level. Therefore, in the first state, only the level shifter 36a is enabled, and the other level shifters 36b to 36f are disabled.
In the second state the voltage Vout is lower than voltages V 1 or more voltage V 2, only the output signal of the comparator 38b becomes the H level, the output signal of the other comparator has an L level. Therefore, in the second state, only the level shifter 36b is enabled, and the other level shifters 36a, 36c to 36f are disabled.

以降については、電圧Voutが、電圧V以上電圧V未満の第3状態では、レベルシ
フター36cのみがイネーブル状態になり、電圧V以上電圧V未満の第4状態では、
レベルシフター36dのみがイネーブル状態になり、電圧V以上電圧V未満の第5状
態では、レベルシフター36eのみがイネーブル状態になり、電圧V以上の第6状態で
は、レベルシフター36fのみがイネーブル状態になる。
The subsequent, the voltage Vout, in the third state is less than the voltage V 2 equal to or higher than the voltage V 3, only the level shifter 36c is enabled state, the fourth state lower than the voltage V 3 equal to or higher than the voltage V 4,
Only the level shifter 36d is enabled state, in the fifth state of less than the voltage V 4 or the voltage V 5, only the level shifter 36e is enabled state, in the sixth state above voltages V 5, the level shifter 36f only is enabled It becomes a state.

さて、第1状態においてレベルシフター36aがイネーブル状態のとき、当該レベルシ
フター36aは、駆動信号Vinをマイナス方向に所定値だけレベルシフトした電圧信号を
単位回路34aにおけるトランジスター341のベース端子に供給し、駆動信号Vinをプ
ラス方向に所定値だけレベルシフトした電圧信号を当該単位回路34aにおけるトランジ
スター342のベース端子に供給する。
When the level shifter 36a is enabled in the first state, the level shifter 36a supplies a voltage signal obtained by level shifting the drive signal Vin by a predetermined value in the minus direction to the base terminal of the transistor 341 in the unit circuit 34a. A voltage signal obtained by level shifting the drive signal Vin by a predetermined value in the plus direction is supplied to the base terminal of the transistor 342 in the unit circuit 34a.

ここで、駆動信号Vinの電圧が電圧Vout(エミッタ端子同士の接続点電圧)よりも高
いとき、その差(ベース・エミッタ間の電圧、厳密にいえばベース・エミッタ間の電圧か
ら所定値だけ減じた電圧)に応じた電流がトランジスター341のコレクタ端子からエミ
ッタ端子に流れる。このため、電圧Voutが徐々に上昇して駆動信号Vinの電圧に近づき
、やがて電圧Voutが駆動信号Vinの電圧に一致すると、その時点でトランジスター34
1に流れていた電流がゼロになる。
Here, when the voltage of the drive signal Vin is higher than the voltage Vout (the connection point voltage between the emitter terminals), the difference (the voltage between the base and the emitter, strictly speaking, the voltage between the base and the emitter is reduced by a predetermined value. Current corresponding to the voltage) flows from the collector terminal of the transistor 341 to the emitter terminal. For this reason, the voltage Vout gradually rises and approaches the voltage of the drive signal Vin, and when the voltage Vout eventually matches the voltage of the drive signal Vin, the transistor 34 at that time.
The current flowing in 1 becomes zero.

一方、駆動信号Vinの電圧が電圧Voutよりも低いとき、その差に応じた電流がトラン
ジスター342のエミッタ端子からコレクタ端子に流れる。このため、電圧Voutが徐々
に低下して駆動信号Vinの電圧に近づき、やがて電圧Voutが駆動信号Vinの電圧に一致
すると、その時点でトランジスター342に流れる電流がゼロになる。
したがって、第1状態において、単位回路34aのトランジスター341、342は、
電圧Voutを駆動信号Vinに一致させるような制御を実行することになる。
On the other hand, when the voltage of the drive signal Vin is lower than the voltage Vout, a current corresponding to the difference flows from the emitter terminal of the transistor 342 to the collector terminal. For this reason, when the voltage Vout gradually decreases and approaches the voltage of the drive signal Vin and eventually the voltage Vout matches the voltage of the drive signal Vin, the current flowing through the transistor 342 becomes zero at that time.
Therefore, in the first state, the transistors 341 and 342 of the unit circuit 34a are
Control is performed so that the voltage Vout matches the drive signal Vin.

なお、第1状態において、単位回路34a以外の単位回路34b〜34fでは、レベル
シフター36がディセーブル状態となるので、トランジスター341のベース端子には電
圧Vが供給され、トランジスター342のベース端子には電圧Vが供給される。この
ため、第1状態において、単位回路34b〜34fでは、トランジスター341、342
がオフするので、電圧Voutの制御には関与しないことになる。
In the first state, in the unit circuit 34b~34f other than the unit circuit 34a, the level shifter 36 becomes disabled state, the voltage V 6 is supplied to the base terminal of the transistor 341, the base terminal of the transistor 342 Is supplied with voltage V 0 . Therefore, in the first state, in the unit circuits 34b to 34f, the transistors 341 and 342 are provided.
Is turned off, and is not involved in the control of the voltage Vout.

また、ここでは、第1状態であるときについて説明しているが、第2状態〜第6状態に
ついても同様な動作となる。詳細には、圧電素子40で保持された電圧Voutに応じて、
単位回路34a〜34fのいずれかが有効になるとともに、有効になった単位回路34の
トランジスター341、342が電圧Voutを駆動信号Vinに一致させるように制御する
。このため、ドライバー30の全体としてみたとき、電圧Voutが、駆動信号Vinの電圧
に追従する動作となる。
Moreover, although the case where it is the 1st state is demonstrated here, it becomes the same operation | movement also about a 2nd state-a 6th state. Specifically, according to the voltage Vout held by the piezoelectric element 40,
Any one of the unit circuits 34a to 34f is enabled, and the transistors 341 and 342 of the enabled unit circuit 34 are controlled so that the voltage Vout matches the drive signal Vin. For this reason, when the driver 30 is viewed as a whole, the voltage Vout follows the voltage of the drive signal Vin.

したがって、図11の(a)に示されるように、駆動信号Vinが例えば電圧Vから電
圧Vまで上昇するとき、電圧Voutも駆動信号Vinに追従して電圧Vから電圧V
で変化する。また、同図の(b)に示されるように、駆動信号Vinが電圧Vから低下す
るとき、電圧Voutも駆動信号Vinに追従して電圧Vから変化する。
Thus, as shown in (a) of FIG. 11, changes from the driving signal Vin, for example, the voltage V 0 when rises to the voltage V 6, the voltage V 0 to the voltage V 6 the voltage Vout to follow the driving signal Vin To do. Further, as shown in the figure (b), the driving signal Vin when lowered from the voltage V 6, the voltage Vout also changes from the voltage V 6 to follow the driving signal Vin.

図12は、レベルシフターの動作を説明するための図である。
駆動信号Vinが電圧Vから電圧Vまで上昇変化するとき、電圧Voutも駆動信号Vi
nに追従して上昇する。この上昇の過程において、電圧Voutが電圧V未満の第1状態の
とき、レベルシフター36aがイネーブル状態になる。このため、同図の(a)で示され
るように、レベルシフター36aによってトランジスター341のベース端子に供給され
る電圧(「P型」と表記)は、駆動信号Vinをマイナス方向に所定値だけシフトさせた電
圧となり、トランジスター342のベース端子に供給される電圧(N型と表記)は、駆動
信号Vinをプラス方向に所定値だけシフトさせた電圧となる。一方、第1状態以外のとき
、レベルシフター36aがディセーブル状態になるので、トランジスター341のベース
端子に供給される電圧はVとなり、トランジスター342のベース端子に供給される電
圧はVとなる。
FIG. 12 is a diagram for explaining the operation of the level shifter.
When the drive signal Vin rises from the voltage V 0 to the voltage V 6 , the voltage Vout is also the drive signal Vi.
Follows n and rises. In the course of this increase, the voltage Vout when the first state is less than the voltage V 1, the level shifter 36a is enabled. For this reason, as shown in FIG. 5A, the voltage (denoted as “P type”) supplied to the base terminal of the transistor 341 by the level shifter 36a shifts the drive signal Vin in the minus direction by a predetermined value. The voltage (indicated as N-type) supplied to the base terminal of the transistor 342 is a voltage obtained by shifting the drive signal Vin in the plus direction by a predetermined value. On the other hand, since the level shifter 36a is disabled in a state other than the first state, the voltage supplied to the base terminal of the transistor 341 is V 6 and the voltage supplied to the base terminal of the transistor 342 is V 0. .

なお、同図の(b)は、レベルシフター36bが出力する電圧波形を示し、同図の(c
)は、レベルシフター36fが出力する電圧波形を示す。レベルシフター36bは、電圧
Voutが電圧V以上電圧V未満の第2状態のときにイネーブル状態になり、レベルシ
フター36fは、電圧Voutが電圧V以上電圧V未満の第6状態のときにイネーブル
状態になる点について留意すれば、特段の説明は要しないであろう。
また、駆動信号Vinの電圧(または電圧Vout)の上昇過程におけるレベルシフター3
6c〜36eの動作についての説明や、駆動信号Vinの電圧(または電圧Vout)の下降
過程におけるレベルシフター36a〜36fの動作の説明についても省略する。
In addition, (b) of the figure shows the voltage waveform which the level shifter 36b outputs, and (c) of the figure
) Shows a voltage waveform output from the level shifter 36f. Level shifter 36b is enabled state when the voltage Vout of the second state is less than voltages V 1 or more voltage V 2, the level shifter 36f, when the voltage Vout of the sixth state of less than the voltage V 5 or more voltage V 6 If you take note of the fact that it will be enabled, no special explanation will be required.
Further, the level shifter 3 in the process of increasing the voltage (or voltage Vout) of the drive signal Vin
A description of the operations of 6c to 36e and a description of the operations of the level shifters 36a to 36f in the process of decreasing the voltage (or voltage Vout) of the drive signal Vin are also omitted.

次に、単位回路34a〜34fにおける電流(電荷)の流れについて、単位回路34a
、34bを例にとり、充電時と放電時とにわけてそれぞれに説明する。
Next, regarding the flow of current (charge) in the unit circuits 34a to 34f, the unit circuit 34a
, 34b as an example and will be described separately for charging and discharging.

図13は、第1状態(電圧Voutが電圧V未満の状態)のとき、圧電素子40が充電
されるときの動作を示す図である。
第1状態では、レベルシフター36aがイネーブル状態になり、他のレベルシフター3
6b〜36fはディセーブル状態になるので、単位回路34aのみに着目すれば良い。
第1状態において駆動信号Vinの電圧が電圧Voutよりも高いとき、単位回路34aの
トランジスター341はベース・エミッタ間の電圧に応じた電流を流す。一方、単位回路
34aのトランジスター342はオフである。
13, when the first state (the state of the voltage Vout lower than the voltage V 1), is a diagram illustrating the operation of when the piezoelectric element 40 is charged.
In the first state, the level shifter 36a is enabled, and the other level shifters 3
Since 6b to 36f are disabled, it is only necessary to focus on the unit circuit 34a.
When the voltage of the drive signal Vin is higher than the voltage Vout in the first state, the transistor 341 of the unit circuit 34a passes a current corresponding to the voltage between the base and the emitter. On the other hand, the transistor 342 of the unit circuit 34a is off.

第1状態において充電時では、電流が、図において矢印で示されるように配線511→
(単位回路34aの)トランジスター341→圧電素子40という経路で流れて、圧電素
子40に電荷が充電される。この充電により電圧Voutが上昇する。やがて、電圧Voutが
駆動信号Vinの電圧に近づき、一致すると、単位回路34aのトランジスター341がオ
フするので、圧電素子40への充電が停止する。
一方で、駆動信号Vinが電圧V以上に上昇する場合、電圧Voutも駆動信号Vinに追
従して電圧V以上になるので、第1状態から第2状態(電圧Voutが電圧V以上電圧
未満の状態)に移行する。
At the time of charging in the first state, the current is changed from the wiring 511 → as shown by the arrow in the figure.
The current flows through the path of the transistor 341 (from the unit circuit 34a) to the piezoelectric element 40, and the piezoelectric element 40 is charged. This charging increases the voltage Vout. Eventually, when the voltage Vout approaches and coincides with the voltage of the drive signal Vin, the transistor 341 of the unit circuit 34a is turned off, and charging to the piezoelectric element 40 is stopped.
On the other hand, if the drive signal Vin rises to voltages V 1 or more, the voltage Vout also becomes voltages V 1 or more so as to follow the driving signal Vin, a second state (voltage Vout voltages V 1 or the voltage from the first state to migrate to V 2 less than the state).

図14は、第2状態において圧電素子40が充電されるときの動作を示す図である。
第2状態では、レベルシフター36bがイネーブル状態になり、他のレベルシフター3
6a、36c〜36fはディセーブル状態になるので、単位回路34bのみに着目すれば
良い。
第2状態において駆動信号Vinが電圧Voutよりも高いとき、単位回路34bのトラン
ジスター341はベース・エミッタ間の電圧に応じた電流を流す。一方、単位回路34b
のトランジスター342はオフである。
FIG. 14 is a diagram illustrating an operation when the piezoelectric element 40 is charged in the second state.
In the second state, the level shifter 36b is enabled and the other level shifters 3
Since 6a and 36c to 36f are disabled, it is only necessary to focus on the unit circuit 34b.
When the drive signal Vin is higher than the voltage Vout in the second state, the transistor 341 of the unit circuit 34b passes a current corresponding to the voltage between the base and the emitter. On the other hand, the unit circuit 34b
The transistor 342 is off.

第2状態において充電時では、電流が、図において矢印で示されるように、配線512
→(単位回路34bの)トランジスター341→圧電素子40という経路で流れて、圧電
素子40に電荷が充電される。すなわち、第2状態において圧電素子40が充電される場
合、圧電素子40の一方の端子は、補助電源回路280に対して配線512を介して電気
的に接続されることになる。
このように、電圧Voutの上昇時において第1状態から第2状態に移行すると、電流の
供給元が配線511から配線512に切り替わる。
At the time of charging in the second state, the current is shown in FIG.
The charge flows in the path of the transistor 341 (of the unit circuit 34 b) → the piezoelectric element 40 and charges the piezoelectric element 40. That is, when the piezoelectric element 40 is charged in the second state, one terminal of the piezoelectric element 40 is electrically connected to the auxiliary power supply circuit 280 via the wiring 512.
As described above, when the voltage Vout is increased and the state is shifted from the first state to the second state, the current supply source is switched from the wiring 511 to the wiring 512.

やがて、電圧Voutが駆動信号Vinに近づき、一致すると、単位回路34bのトランジ
スター341がオフするので、圧電素子40への充電が停止する。
一方で、駆動信号Vinが電圧V以上に上昇する場合、電圧Voutも駆動信号Vinに追
従するので、電圧V以上になる結果、第2状態から第3状態(電圧Voutが電圧V
上電圧V未満の状態)に移行する。
なお、第3状態から第6状態までの充電動作については、ほぼ同様であるので、特に図
示しないが、電流(電荷)の供給元が配線513、514、515、516に順次に切り
替わる。
Eventually, when the voltage Vout approaches and coincides with the drive signal Vin, the transistor 341 of the unit circuit 34b is turned off, and charging to the piezoelectric element 40 is stopped.
On the other hand, if the drive signal Vin rises to the voltage V 2 or more, so to follow the voltage Vout also driving signal Vin, the voltage V 2 or more becomes a result, the third state (voltage Vout voltage V 2 or from the second state shifts to state) less than the voltage V 3.
The charging operation from the third state to the sixth state is almost the same, and although not particularly shown, the current (charge) supply source is sequentially switched to the wirings 513, 514, 515, and 516.

図15は、第2状態のとき、圧電素子40が放電するときの動作を示す図である。
第2状態では、レベルシフター36bがイネーブル状態になる。この状態において、駆
動信号Vinが電圧Voutよりも低いとき、単位回路34bのトランジスター342はベー
ス・エミッタ間の電圧に応じた電流を流す。一方、単位回路34bのトランジスター34
1はオフである。
FIG. 15 is a diagram illustrating an operation when the piezoelectric element 40 is discharged in the second state.
In the second state, the level shifter 36b is enabled. In this state, when the drive signal Vin is lower than the voltage Vout, the transistor 342 of the unit circuit 34b passes a current corresponding to the voltage between the base and the emitter. On the other hand, the transistor 34 of the unit circuit 34b.
1 is off.

第2状態において放電時では、電流が、図において矢印で示されるように、圧電素子4
0→(単位回路34bの)トランジスター342→配線511という経路で流れて、圧電
素子40から電荷が放電される。すなわち、第1状態において圧電素子40に電荷が充電
される場合、および、第2状態において圧電素子40から電荷が放電される場合、圧電素
子40の一方の端子は、補助電源回路280に対して配線511を介して電気的に接続さ
れる。また、配線511は、第1状態の充電時では電流(電荷)を供給し、第2状態の放
電時では電流(電荷)を回収することになる。回収された電荷は、補助電源回路280に
よって再分配、再利用されることなる。
At the time of discharging in the second state, the current is shown in FIG.
The electric current is discharged from the piezoelectric element 40 through a route of 0 → transistor 342 (of the unit circuit 34b) → wiring 511. That is, when the electric charge is charged in the piezoelectric element 40 in the first state and when the electric charge is discharged from the piezoelectric element 40 in the second state, one terminal of the piezoelectric element 40 is connected to the auxiliary power circuit 280. Electrical connection is established via the wiring 511. The wiring 511 supplies current (charge) when charging in the first state, and collects current (charge) when discharging in the second state. The collected charges are redistributed and reused by the auxiliary power supply circuit 280.

やがて、電圧Voutが駆動信号Vinに近づき、一致すると、単位回路34bのトランジ
スター342がオフするので、圧電素子40の放電が停止する。
一方で、駆動信号Vinが電圧V未満に低下する場合、電圧Voutも駆動信号Vinに追
従して、電圧V未満になるので、第2状態から第1状態に移行する。
Eventually, when the voltage Vout approaches and coincides with the drive signal Vin, the transistor 342 of the unit circuit 34b is turned off, so that the discharge of the piezoelectric element 40 is stopped.
On the other hand, if the drive signal Vin falls below the voltage V 1, the voltage Vout to follow the driving signal Vin, so less than the voltage V 1, the transition from the second state to the first state.

図16は、第1状態のとき、圧電素子40が放電するときの動作を示す図である。
第1状態では、レベルシフター36aがイネーブル状態になる。この状態において、駆
動信号Vinが電圧Voutよりも低いとき、単位回路34aのトランジスター342はベー
ス・エミッタ間の電圧に応じた電流を流す。
なお、このとき単位回路34aのトランジスター341はオフである。
第1状態において放電時では、電流が、図において矢印で示されるように、圧電素子4
0→(単位回路34aの)トランジスター342→配線510という経路で流れて、圧電
素子40から電荷が放電される。
FIG. 16 is a diagram illustrating an operation when the piezoelectric element 40 is discharged in the first state.
In the first state, the level shifter 36a is enabled. In this state, when the drive signal Vin is lower than the voltage Vout, the transistor 342 of the unit circuit 34a passes a current corresponding to the voltage between the base and the emitter.
At this time, the transistor 341 of the unit circuit 34a is off.
At the time of discharging in the first state, the current is shown in FIG.
The electric current is discharged from the piezoelectric element 40 through the route of 0 → transistor 342 → of the unit circuit 34a → wiring 510.

なお、ここでは、単位回路34a、34bを例にとって、充電時と放電時とにわけて説
明したが、単位回路34c〜34fについて、電流を制御するトランジスター341、3
42が異なる点を除けば、ほぼ同様な動作となる。
また、各状態における放電経路および充電経路において、圧電素子40の一方の端子か
らトランジスター341、342におけるエミッタ端子同士の接続点までの経路は共用で
ある。
このように本実施形態では、駆動信号Vinの電圧に追従するように駆動信号の電圧Vou
tを制御する。
Here, the unit circuits 34a and 34b are taken as an example and described separately during charging and discharging. However, the unit circuits 34c to 34f have transistors 341 and 3 for controlling current.
Except for the point 42 is different, the operation is almost the same.
Further, in the discharge path and the charge path in each state, the path from one terminal of the piezoelectric element 40 to the connection point between the emitter terminals of the transistors 341 and 342 is common.
As described above, in this embodiment, the voltage Vou of the drive signal so as to follow the voltage of the drive signal Vin.
t is controlled.

一般に、圧電素子40のような容量性負荷の容量をCとし、電圧振幅をEとしたとき、
容量性負荷に蓄えられるエネルギーPは、
P=(C・E)/2
で表される。
圧電素子40は、このエネルギーPによって変形して仕事をするが、インクを吐出させ
る仕事量は、エネルギーPに対して1%以下である。したがって、圧電素子40は、単な
る容量とみなすことができる。容量Cを一定の電源で充電すると、(C・E)/2と同
等のエネルギーが充電回路によって消費される。放電するときにも同等のエネルギーが放
電回路によって消費される。
In general, when the capacity of a capacitive load such as the piezoelectric element 40 is C and the voltage amplitude is E,
The energy P stored in the capacitive load is
P = (C · E 2 ) / 2
It is represented by
The piezoelectric element 40 works by being deformed by the energy P, but the work amount for ejecting ink is 1% or less with respect to the energy P. Therefore, the piezoelectric element 40 can be regarded as a simple capacitance. When the capacitor C is charged with a constant power source, energy equivalent to (C · E 2 ) / 2 is consumed by the charging circuit. When discharging, the same energy is consumed by the discharge circuit.

ここで、駆動信号Vinが電圧Vpから電圧Gまでの範囲で変化する場合に、電圧分割し
ないで、圧電素子40を充放電させる構成(比較例その1)を想定してみる。この比較例
その1では、充電時の損失は、図18においてハッチングが付された領域aの面積の和に
相当し、放電時の損失は同図においてハッチングが付された領域bの面積に相当する。
Here, it is assumed that the piezoelectric element 40 is charged / discharged without voltage division when the drive signal Vin changes in the range from the voltage Vp to the voltage G (Comparative Example 1). In Comparative Example No. 1, the loss during charging corresponds to the sum of the areas of the region a hatched in FIG. 18, and the loss during discharge corresponds to the area of the region b hatched in FIG. To do.

これに対して、電源電圧(Vp、G)を6分割した電圧を用いて、圧電素子40を段階
的に充放電させる。このため、充電時の損失および放電時の損失を、低く抑えることがで
きる。詳細には、本実施形態における充電時の損失は、図17においてハッチングが付さ
れた領域aの面積の和に相当し、放電時の損失は同図においてハッチングが付された領域
bの面積の和に相当するので、比較例その1に対して充放電時の損失を低く抑えることが
できるのである。
On the other hand, the piezoelectric element 40 is charged and discharged in stages using a voltage obtained by dividing the power supply voltage (Vp, G) into six. For this reason, the loss at the time of charge and the loss at the time of discharge can be suppressed low. Specifically, the loss at the time of charging in this embodiment corresponds to the sum of the areas of the areas a hatched in FIG. 17, and the loss at the time of discharge is the area of the areas b of the hatched areas in FIG. Since it corresponds to the sum, the loss during charging / discharging can be kept low compared to Comparative Example 1.

印刷期間では、ブロック210が、データ信号Dataに応じて駆動信号COM−A、C
OM−Bを組み合わせてドライバー30に駆動信号Vinとして供給し、ドライバー30が
、駆動信号Vinの電圧に追従させた電圧Voutの駆動信号を圧電素子40に供給する。こ
のため、印刷期間では、圧電素子40がデータ信号Dataで規定されるインク量のインク
滴を印刷媒体に吐出させる。
In the printing period, the block 210 performs driving signals COM-A, C according to the data signal Data.
The OM-B is combined and supplied to the driver 30 as the drive signal Vin, and the driver 30 supplies the piezoelectric element 40 with a drive signal having a voltage Vout that follows the voltage of the drive signal Vin. For this reason, in the printing period, the piezoelectric element 40 ejects ink droplets of the ink amount specified by the data signal Data to the printing medium.

一方、検査期間では、次のように動作する。
すなわち、上述したようにブロック210は、検査の対象にされたノズル451(圧電
素子40)に対応する選択部230に対して駆動信号COM−Aを選択させ、それ以外の
選択部230に対して駆動信号COM−Bを選択させる一方、ブロック220は、検査の
対象にされたノズル(圧電素子40)に対応するトランジスター240のゲート端子に、
検査期間のうちの第3期間にわたって、当該トランジスター240をオンさせる信号を出
力し、他のトランジスター240には、オフさせる信号を出力する。
On the other hand, in the inspection period, the following operation is performed.
That is, as described above, the block 210 causes the selection unit 230 corresponding to the nozzle 451 (piezoelectric element 40) to be inspected to select the drive signal COM-A, and the other selection units 230 While the drive signal COM-B is selected, the block 220 is connected to the gate terminal of the transistor 240 corresponding to the nozzle (piezoelectric element 40) to be inspected.
Over the third period of the inspection period, a signal for turning on the transistor 240 is output, and a signal for turning off the other transistor 240 is output.

図19は、検査期間の駆動信号COM−A、COM−Bの波形を示す図である。
この図に示されるように、そして上述したように検査期間は、4つの期間に分かれてい
る。詳細には、検査期間は、時間の順に、第1期間Ts1、第2期間Ts2、第3期間T
s3および第4期間Ts4に分かれている。そして、この検査期間の前後が上述した印刷
期間での駆動パターンとなっている。
FIG. 19 is a diagram illustrating waveforms of the drive signals COM-A and COM-B in the inspection period.
As shown in this figure, and as described above, the inspection period is divided into four periods. Specifically, the inspection period includes, in order of time, the first period Ts1, the second period Ts2, and the third period T.
It is divided into s3 and a fourth period Ts4. And before and after this inspection period, the drive pattern in the printing period described above is obtained.

駆動信号COM−Aは、図19の(a)で示されるように、次のような波形となってい
る。
すなわち、駆動信号COM−Aについては、
第1期間Ts1において電圧Vcから電圧VBS(=V)に徐々に低下し、
第2期間Ts2において台形波形Tspとなり、
第3期間Ts3において電圧VBSで一定であり、
第4期間Ts4において電圧VBSから電圧Vcに徐々に上昇する、
という波形となっている。
The drive signal COM-A has the following waveform as shown in FIG.
That is, for the drive signal COM-A,
In the first period Ts1, the voltage Vc gradually decreases to the voltage V BS (= V 1 ),
In the second period Ts2, a trapezoidal waveform Tsp is obtained,
Constant at the voltage V BS in the third period Ts3,
Gradually rises to the voltage Vc from the voltage V BS in the fourth period Ts4,
It has a waveform.

ここで、台形波形Tspは、検査の対象にされたノズルの圧電素子40に印加するため
のテストパターンであり、電圧VBSから例えば電圧Vaに上昇して、一旦当該電圧Vaで
一定となった後、再び電圧VBSに戻る波形となっている。
検査の対象にされたノズルの圧電素子40に、検査期間の第2期間Ts2において駆動
信号COM−Aの台形波形Tspが供給された場合、当該圧電素子40は、電圧上昇に伴
って、上方向に撓みインクをリザーバー441に引き込んだ後、電圧下降に伴って、元の
状態に戻るが、ノズルの内部(キャビティ431)では、粘性のあるインクの振動が直ち
に収まらず、減衰しながら残留することになる。このような振動を残留振動と称する場合
がある。
Here, trapezoidal waveform Tsp is the test pattern to be applied to the piezoelectric element 40 of nozzles subject to testing, rises from the voltage V BS for example voltage Va, and once a constant in the voltage Va after, and it has a waveform returns to the voltage V BS.
When the trapezoidal waveform Tsp of the drive signal COM-A is supplied to the piezoelectric element 40 of the nozzle to be inspected in the second period Ts2 of the inspection period, the piezoelectric element 40 moves upward as the voltage increases. After pulling the ink into the reservoir 441, it returns to its original state as the voltage drops, but in the interior of the nozzle (cavity 431), the vibration of the viscous ink does not immediately stop, but remains while being attenuated. become. Such vibration may be referred to as residual vibration.

一方、駆動信号COM−Bは、図19の(a)で示されるように、次のような波形とな
っている。
すなわち、駆動信号COM−Bについては、
第1期間Ts1において電圧Vcから例えば第3電圧であるVに徐々に上昇し、
第2期間Ts2および第3期間Ts3において電圧Vで一定となり、
第4期間Ts4において電圧Vから電圧Vcに徐々に低下する、
という波形となっている。
On the other hand, the drive signal COM-B has the following waveform as shown in FIG.
That is, for the drive signal COM-B,
Gradually increases from the voltage Vc to V 6, for example the third voltage in the first period Ts1,
It becomes constant at the voltage V 6 at a second time period Ts2 and the third period Ts3,
Gradually decreases to the voltage Vc from the voltage V 6 in the fourth period Ts4,
It has a waveform.

ドライバー30は、上述したように制御電圧Vinの電圧変化に追従するように電圧Vou
tを制御するが、電圧Vout(制御電圧Vin)が電圧V、V、V、V、V、V
、Vのいずれかで一定となった場合、トランジスター341または342におけるベー
ス・エミッタ間の電圧が上記バイアス電圧となるため、エミッタ・コレクタ間に電流が流
れにくい状態となる。このため、検査の対象にされたノズルの圧電素子40に駆動信号C
OM−Aが、選択部230によって選択されてドライバー30に供給された場合であって
、第3期間Ts3において電圧VBSで時間的に一定となったとき、当該圧電素子40の
一方の端子は、電気的にみてドライバー30から切り離された状態と等価になる。
同様に、検査の対象ではないノズルの圧電素子40に駆動信号COM−Bが、選択部2
30によって選択されてドライバー30に供給された場合であって、第3期間Ts3にお
いて電圧Vで時間的に一定となったとき、当該圧電素子40の一方の端子は、電気的に
みてドライバー30から切り離された状態と等価になる。
一方、各圧電素子40の他方の端子は、それぞれ電圧VBSに保持される。
As described above, the driver 30 adjusts the voltage Vou so as to follow the voltage change of the control voltage Vin.
t is controlled, but the voltage Vout (control voltage Vin) is V 6 , V 5 , V 4 , V 3 , V 2 , V 1.
, V 0 , the voltage between the base and the emitter in the transistor 341 or 342 becomes the bias voltage, so that a current hardly flows between the emitter and the collector. For this reason, the drive signal C is applied to the piezoelectric element 40 of the nozzle to be inspected.
OM-A is, in a case that has been supplied is selected by the selection unit 230 to the driver 30, when it becomes temporally constant voltage V BS in the third period Ts3, one terminal of the piezoelectric element 40 is This is equivalent to a state where it is electrically disconnected from the driver 30.
Similarly, the drive signal COM-B is transmitted to the piezoelectric element 40 of the nozzle that is not the inspection target, and the selection unit 2.
A case that has been supplied is selected to the driver 30 by 30, when it becomes temporally constant voltage V 6 in the third period Ts3, one terminal of the piezoelectric element 40, the driver 30 when viewed electrically Equivalent to the state of being disconnected from.
On the other hand, the other terminal of each piezoelectric element 40 is held by the voltage-V BS.

ところで、圧電素子40は、電圧が外部から印加された場合には、当該電圧に応じて変
位するアクチュエーターとして機能するが、外部から変位が加えられた場合には、当該変
位に応じた電圧を出力するセンサーとして機能する。
台形波形Tspが検査の対象にされたノズルの圧電素子40に印加された直後の第3期
間Ts3では、当該ノズルの内部では残留振動が発生している。第3期間Ts3において
、圧電素子40における一方の端子はドライバー30から切り離され、他方の端子は電圧
BSに保持されているので、当該一方の端子の電圧Voutは、図19の(b)に示され
るように、ノズル内部での残留振動に応じた電圧波形となる。
残留振動に応じた電圧は、増幅器292によって増幅され、信号Vkとして出力される
。この信号Vkの波形は、例えば図19の(c)で示されるようなものとなる。なお、信
号Vkは、ADC294によってデータDkに変換されて、解析部130に供給される。
ここで、残留振動の波形は、ノズルの状態に応じて次のように類型化される。
By the way, the piezoelectric element 40 functions as an actuator that is displaced according to the voltage when a voltage is applied from the outside. However, when a displacement is applied from the outside, the piezoelectric element 40 outputs a voltage according to the displacement. It functions as a sensor.
In the third period Ts3 immediately after the trapezoidal waveform Tsp is applied to the piezoelectric element 40 of the nozzle to be inspected, residual vibration is generated inside the nozzle. In the third period Ts3, one terminal of the piezoelectric element 40 is disconnected from the driver 30, since the other terminal is held at a voltage V BS, the voltage Vout of the one terminal is in FIG. 19 (b) As shown, the voltage waveform corresponds to the residual vibration inside the nozzle.
The voltage corresponding to the residual vibration is amplified by the amplifier 292 and output as the signal Vk. The waveform of the signal Vk is, for example, as shown in FIG. The signal Vk is converted into data Dk by the ADC 294 and supplied to the analysis unit 130.
Here, the waveform of the residual vibration is classified as follows according to the state of the nozzle.

図20は、残留振動に応じた電圧波形の拡大図であって、ノズル451の状態に応じて
次の4種類で類型化したものである。なお、この図の横軸は、第3期間Ts3の開始点を
ゼロとした経過時間を示し、縦軸は、信号Vkの電圧を示している。
この図において、(a)は、ノズル451が正常である場合の波形である。(b)は、
インクが増粘状態にある場合の波形であり、粘度が高いために残留振動の振幅が(a)よ
りも小さくなっている。(c)は、ノズル451内に気泡が混入したために、ドット抜け
、すなわち、インク滴を吐出しようとしても吐出されない現象が発生する状態の波形であ
る。(d)は、気泡の混入により、インク滴の飛行方向がずれて、適正に着弾しないこと
等によりドットが正常に形成されない状態の波形である。
なお、圧電素子40における一方の端子は、残留振動が収束するときに電圧VBSとな
るので、残留振動に応じた信号Vkの波形は、厳密にいえば、電圧ゼロに収束するはずで
ある。ただし、図20では、各波形を便宜的にぞれぞれ4.6ボルト程度オフセットされ
ている。
FIG. 20 is an enlarged view of the voltage waveform corresponding to the residual vibration, and is classified into the following four types according to the state of the nozzle 451. In addition, the horizontal axis of this figure shows the elapsed time when the start point of the third period Ts3 is zero, and the vertical axis shows the voltage of the signal Vk.
In this figure, (a) is a waveform when the nozzle 451 is normal. (B)
This is a waveform when the ink is in a thickened state. Since the viscosity is high, the amplitude of the residual vibration is smaller than (a). (C) is a waveform in a state in which a bubble is mixed in the nozzle 451 and thus a dot dropout occurs, that is, a phenomenon that an ink droplet is not ejected even when an ink droplet is ejected. (D) is a waveform in a state in which dots are not formed normally due to misalignment of the flying direction of ink droplets due to the inclusion of bubbles and failure to land properly.
Incidentally, one terminal of the piezoelectric element 40, since the voltage V BS when the residual vibration is converged, the waveform of the signal Vk that corresponds to the residual vibration, strictly speaking, should converge to zero voltage. However, in FIG. 20, each waveform is offset by about 4.6 volts for convenience.

図21は、図20における(a)、(b)、(c)および(d)の波形を、それぞれF
FTで処理した結果(スペクトラム)を示す図である。なお、この図の横軸は、周波数で
あり(対数表示)、縦軸は、周波数のレベル(強度)である。また、FFTの開始点は、
図20において12μ秒以降の波形において、上記オフセット電圧を跨ぐ地点としている
。このため、各波形同士は、位相ゼロの地点が揃られている。
FIG. 21 shows the waveforms of (a), (b), (c) and (d) in FIG.
It is a figure which shows the result (spectrum) processed by FT. In this figure, the horizontal axis represents frequency (logarithmic display), and the vertical axis represents frequency level (intensity). The starting point of FFT is
In FIG. 20, in the waveform after 12 μs, it is a point that crosses the offset voltage. For this reason, the points of zero phase are aligned in each waveform.

図21に示されるように、正常である場合の(a)において周波数のピークは、異常状
態にある(b)、(c)、(d)と比較して、突出している。
したがって、解析部130が、データDkをFFTで処理するとともに、その結果であ
るスペクトラムが図21において予め設定された領域Waを通過するか否かによって、検
査の対象であるノズルが正常であるか否かの良否を判別することができる。なお、領域W
aは、例えば製造ロットや圧電素子40の仕様等によって個別に設定・変更しても良い。
As shown in FIG. 21, the peak of the frequency in (a) in the normal state protrudes as compared with (b), (c), and (d) in the abnormal state.
Therefore, the analysis unit 130 processes the data Dk by FFT, and determines whether the nozzle to be inspected is normal depending on whether or not the resulting spectrum passes through the region Wa set in advance in FIG. It is possible to determine whether or not it is good. Region W
a may be set and changed individually according to, for example, the production lot, the specification of the piezoelectric element 40, and the like.

図22は、第3期間Ts3におけるヘッドユニットの等価回路を示す図である。
この図においては、各ノズルに対応するドライバー30、トランジスター240および
圧電素子40の組を、縦方向に配列させた状態で示している。このうち、図において左端
の列の組が、検査の対象であってトランジスター240がオンし、他の組が検査の対象以
外であってトランジスター240がオフした状態を示している。
図において、○印のaは、オフの状態となっているトランジスター240のオフ・イン
ピーダンスを表し、ソース・ドレイン端子間におけるオフ抵抗Roffおよびオフ容量Coff
の並列接続で示されている。○印のbは、各ドライバー30のそれぞれにおいて寄生する
オフ・インピーダンスである。上述したように、第3期間Ts3において電圧VBSまた
は電圧Vで時間的に一定となったとき、圧電素子40の一方の端子は、ドライバー30
の出力端から電気的に切り離された状態になるが、ここでは、ドライバー30において寄
生するオフ・インピーダンス等を含めて検討するので、図で表示している。○印のc1は
、ドライバー30の出力端からトランジスター240のドレイン端子までの経路に寄生す
るインピーダンスを表し、○印のc2は、トランジスター240のソース端子から抵抗素
子290の一方の端子までの経路に寄生するインピーダンスを表している。○印のdは、
圧電素子40のインピーダンスであり、容量成分Cと抵抗成分Rとの並列接続で示されて
いる。
FIG. 22 is a diagram illustrating an equivalent circuit of the head unit in the third period Ts3.
In this figure, a set of a driver 30, a transistor 240 and a piezoelectric element 40 corresponding to each nozzle is shown in a state of being arranged in the vertical direction. Among these, the leftmost set of columns in the figure shows a state in which the transistor 240 is turned on and the other set is other than the subject of inspection and the transistor 240 is turned off.
In the figure, a with a circle represents the off impedance of the transistor 240 in the off state, and the off resistance Roff and the off capacitance Coff between the source and drain terminals.
Shown in parallel connection. The symbol “b” indicates the off-impedance parasitic in each driver 30. As described above, when it becomes temporally constant voltage V BS or the voltage V 6 in the third period Ts3, one terminal of the piezoelectric element 40, the driver 30
In this example, since the off-impedance parasitic in the driver 30 is considered, it is shown in the figure. A circle c1 represents an impedance parasitic on the path from the output terminal of the driver 30 to the drain terminal of the transistor 240, and a circle c2 represents a path from the source terminal of the transistor 240 to one terminal of the resistance element 290. It represents the parasitic impedance. The circled d is
The impedance of the piezoelectric element 40 is indicated by a parallel connection of a capacitance component C and a resistance component R.

図23は、図22で示した等価回路を、検査の対象とされた圧電素子40に対し、それ
以外を簡略化して表記したものである。
この図において、○印のAは、図22における○印のaの総和を表している。同様に、
○印のBは、○印のbの総和を表し、○印のC1は、○印のc1の総和を表し、 ○印の
Dは、○印のdの総和を表している。なお、トランジスター240のソース端子から抵抗
素子290の一方の端子までの経路は電圧VBSで固定であるので、○印のc2に相当す
るインピーダンスの総和については、図23における等価回路では考慮する必要がない。
FIG. 23 is a simplified representation of the equivalent circuit shown in FIG. 22 with respect to the piezoelectric element 40 to be inspected.
In this figure, A with a circle represents the sum of a with a circle in FIG. Similarly,
B with a circle represents the sum of b with a circle, C1 with a circle represents the sum of c1 with a circle, and D with a circle represents the sum of d with a circle. Since the path from the source terminal of the transistor 240 to the one terminal of the resistor element 290 is fixed at the voltage V BS, for the sum of the impedance which corresponds to the c2 of ○ mark, it is necessary to consider the equivalent circuit in FIG. 23 There is no.

また、図23では、各インピーダンスのうち、影響のある容量成分を、その大きさ(太
さ)で表している。詳細には、容量成分が最も大きいのは、圧電素子40の容量成分を示
す○印のDあり、次いで、ドライバー30の出力端からトランジスター240のドレイン
端子までの経路に寄生するインピーダンスの○印のC1である。○印のA、Bは、○印の
D、C1と比較して小さい。
Further, in FIG. 23, of each impedance, an influential capacitive component is represented by its size (thickness). More specifically, the largest capacitive component is D marked with a circle indicating the capacitive component of the piezoelectric element 40, and then the marked with a circle of impedance parasitic on the path from the output terminal of the driver 30 to the drain terminal of the transistor 240. C1. A and B with a circle are smaller than D and C1 with a circle.

図に示されるように、検査の対象にされたノズルの圧電素子40における一方の端子は
、検査の対象でない○印のAの容量と、○印のB、C1、Dの容量の並列接続とが、電位
が固定された部分との間で電気的に直列接続された構成となる。
当該圧電素子40における他方の端子は、電圧VBSで固定であるので、一方の端子が
いかに正しく残留振動を反映した電圧になるか、という点が、ノズル良否の判定精度を高
める上での鍵となる。
As shown in the figure, one terminal of the piezoelectric element 40 of the nozzle that is the object of inspection is a parallel connection of a capacity of A that is not subject to inspection and a capacity of B, C1, and D that is marked with ○. However, it becomes the structure electrically connected in series with the part to which the electric potential was fixed.
The other terminal of the piezoelectric element 40, since it is fixed at the voltage V BS, key on either one of the terminals is a voltage that reflects the how correctly residual vibration, that is, to increase the determination accuracy of the nozzle quality It becomes.

ここで、本実施形態において、圧電素子40の残留振動を検出するための構成の優位性
を説明する前に、当該残留振動を検出するための比較例(その2)について説明する。
Here, before describing the superiority of the configuration for detecting the residual vibration of the piezoelectric element 40 in this embodiment, a comparative example (part 2) for detecting the residual vibration will be described.

図24は、比較例(その2)の等価回路を示す図である。
この図に示されるように、比較例(その2)において、圧電素子40の一方の端子には
、ドライバー31から電圧VBSが、トランジスター241のオンすることによって印加
される。なお、トランジスター241は、各圧電素子40のそれぞれに対応して設けられ
、検査の対象とされたものがオンとなり、それ以外がオフとなる点については、実施形態
のトランジスター240と同様である。ドライバー31は、実施形態のドライバー30で
はなく、駆動信号COM−Aを出力する増幅器を想定している。
FIG. 24 is a diagram illustrating an equivalent circuit of the comparative example (part 2).
As shown in this figure, in the comparative example (2), to one terminal of the piezoelectric element 40, the voltage V BS from the driver 31 is applied by turning on the transistor 241. The transistor 241 is provided corresponding to each of the piezoelectric elements 40, and is the same as the transistor 240 of the embodiment in that the one to be inspected is turned on and the others are turned off. The driver 31 is assumed to be an amplifier that outputs the drive signal COM-A, not the driver 30 of the embodiment.

また、複数の圧電素子40では他方の端子同士は、増幅器292における一方の入力端
に共通接続される。なお、増幅器292における他方の入力端には電圧VBSが印加され
る点と、増幅器292が、一方の入力端および他方の入力端の間に、電気的に介挿された
抵抗素子290の両端に生じる電圧を、所定のゲインで増幅して信号Vkとして出力する
点とは、実施形態と同様である。
この図において、○印のc2は、圧電素子40における他方の端子から、増幅器292
の一方の入力端までの経路に寄生するインピーダンスを表している点で、図22と異なる
が、性質としては同じである。
The other terminals of the plurality of piezoelectric elements 40 are commonly connected to one input terminal of the amplifier 292. Note that a voltage V BS is applied to the other input terminal of the amplifier 292, and both ends of a resistance element 290 in which the amplifier 292 is electrically interposed between one input terminal and the other input terminal. The point that the voltage generated in is amplified with a predetermined gain and output as the signal Vk is the same as in the embodiment.
In this figure, c2 marked with a circle is the amplifier 292 from the other terminal of the piezoelectric element 40.
This is different from FIG. 22 in that it represents the parasitic impedance in the path to one of the input terminals, but is the same in nature.

図25は、比較例(その2)において、検査の対象とされた圧電素子40に対し、それ
以外を簡略化して表記したものである。この図において、○印のC2は、図24における
○印のc2の総和を表している。
FIG. 25 is a simplified representation of the piezoelectric element 40 that is the object of inspection in the comparative example (part 2). In this figure, C2 with a circle represents the total sum of c2 with a circle in FIG.

この比較例(その2)では、圧電素子40における一方の端子が、ドライバー31によ
って電圧VBSに保たれる。このため、電圧VBSを供給される給電線に仮にノイズが重
畳されたり、電圧VBSが変動したりすると、増幅器292の同相信号除去比が理想的に
ゼロでない限り、当該増幅器292の出力である信号Vkは当該ノイズ等の影響を受ける
In Comparative Example (Part 2), one terminal of the piezoelectric element 40 is kept at the voltage V BS by the driver 31. Accordingly, or if noise is superimposed on the power supply line supplied with a voltage V BS, when the voltage V BS or varied, as long as the common mode rejection ratio of the amplifier 292 is not ideally zero, the output of the amplifier 292 The signal Vk is affected by the noise or the like.

また、検査の対象にされたノズルの圧電素子40における他方の端子には、固定電位と
の間に、次のような容量が並列に付加される。すなわち、第1に、○印のD、および、○
印のC1、Aの並列接続を直列接続した成分と、第2に、○印のC2とが、圧電素子40
における一方の端子と固定電位との間に並列に付加される。上述したように○印のDは比
較的大きく、また、○印のC2も中程度であることから、圧電素子40における一方の端
子には無視できないほどの容量が付加されることになる。このため、比較例(その2)で
は、検査の対象にされたノズルで残留振動が発生したときに、圧電素子40による出力(
電荷)の一部が、他方の端子に付加された容量成分に向かって拡散してしまう。
Further, the following capacitance is added in parallel to the other terminal of the piezoelectric element 40 of the nozzle to be inspected between the fixed potential. That is, first, D marked with ◯, and ○
The component in which the parallel connection of C1 and A of the mark is connected in series, and secondly, the C2 of the circle is the piezoelectric element 40
Are added in parallel between one terminal and a fixed potential. As described above, D marked with a circle is relatively large, and C2 marked with a circle is also medium, so that a capacity that cannot be ignored is added to one terminal of the piezoelectric element 40. For this reason, in the comparative example (No. 2), when residual vibration is generated in the nozzle to be inspected, the output by the piezoelectric element 40 (
A part of the charge) diffuses toward the capacitive component added to the other terminal.

このように、比較例(その2)では、信号Vkが、圧電素子40における一方の端子に
付加された容量成分や、電圧VBSの変動などによって、残留振動を正しく反映しないの
で、ノズル良否の判定精度が低下する、という問題がある。
Thus, in Comparative Example (Part 2), the signal Vk is one capacitive component and added to the terminal of the piezoelectric element 40, such as by variation of the voltage V BS, it does not correctly reflect the residual vibration, the nozzle acceptability There is a problem that the determination accuracy decreases.

これに対して、本実施形態では、図23で示されるように、検査の対象にされたノズル
の圧電素子40における一方の端子は、第3期間Ts3においてドライバー30から切り
離された状態になるので、電圧VBSを供給される給電線に仮にノイズが重畳されたり、
電圧VBSが変動したりしても、増幅器292の出力である信号Vkは、当該ノイズ等の
影響を受けにくい。
また、同図に示されるように、○印のB、C1、Dの並列容量、特にDの容量は無視で
きない大きさであるが、検査の対象にされたノズルの圧電素子40における一方の端子に
は、○印のAの比較的小さな容量との直列接続を介して接続されるので、付加される容量
成分が比較例(その2)と比べて小さくてなる。
したがって、本実施形態では、比較例(その2)と比較して、信号Vkは、残留振動を
より正しく反映するので、ノズル良否の判定精度を向上させることができるのである。
On the other hand, in this embodiment, as shown in FIG. 23, one terminal of the piezoelectric element 40 of the nozzle to be inspected is disconnected from the driver 30 in the third period Ts3. , or if noise is superimposed on the power supply line supplied with a voltage V BS,
Even or the voltage V BS changes, the signal Vk is the output of the amplifier 292 is less sensitive to the noise.
Further, as shown in the figure, one of the terminals of the piezoelectric element 40 of the nozzle to be inspected, although the parallel capacity of B, C1, and D, especially the capacity of D, is not negligible. Are connected via a series connection with a relatively small capacity of A marked with ◯, so that the added capacity component is smaller than that of the comparative example (part 2).
Therefore, in this embodiment, compared with the comparative example (part 2), the signal Vk reflects the residual vibration more correctly, so that the determination accuracy of nozzle quality can be improved.

また、本実施形態では、第2期間Ts2にテストパターンである台形波形Tspの印加
後、検査の対象であるノズルに対応するトランジスター240をオンさせるときに、当該
トランジスターのドレイン端子が、それほど高くない電圧VBS(=V)であるので、
当該トランジスター240を小型化することができる。当該トランジスター240が小型
化である、ということは、換言すれば、オフ状態におけるソース・ドレイン間の容量が小
さい、ということを意味する。
In the present embodiment, when the transistor 240 corresponding to the nozzle to be inspected is turned on after applying the trapezoidal waveform Tsp that is the test pattern in the second period Ts2, the drain terminal of the transistor is not so high. Since the voltage is V BS (= V 1 ),
The transistor 240 can be downsized. That the transistor 240 is downsized means, in other words, that the capacitance between the source and the drain in the off state is small.

さらに、本実施形態では、検査期間において、検査の対象以外のノズルに対応する圧電
素子40に対応するドライバー30には、駆動信号Vinとして駆動信号COM−Bが選択
されて供給される。
駆動信号COM−Bは、第2期間Ts2の終了時に電圧Vである。このため、第3期
間Ts3において、検査の対象以外のノズルに対応する圧電素子40の一方の端子、すな
わち当該圧電素子40に対応するトランジスター240のドレイン端子は、比較的高い電
圧Vに保持された状態で、トランジスター240がオフすることになる。MOSFET
においてトランジスターがオフした状態におけるソース・ドレイン間の容量は、ソース・
ドレイン間の電圧が高い方が、低い場合と比較して小さい。
Furthermore, in the present embodiment, in the inspection period, the drive signal COM-B is selected and supplied as the drive signal Vin to the driver 30 corresponding to the piezoelectric element 40 corresponding to the nozzle other than the inspection target.
Drive signal COM-B is the voltage V 6 at the end of the second period Ts2. Therefore, in the third period Ts3, one terminal of the piezoelectric element 40 corresponding to the nozzle of the non-inspected, that is, the drain terminal of the transistor 240 corresponding to the piezoelectric element 40 is held at a relatively high voltage V 6 In this state, the transistor 240 is turned off. MOSFET
The capacitance between the source and drain when the transistor is off in
The one where the voltage between drains is high is small compared with the case where it is low.

1個のトランジスター240におけるソース・ドレイン間の容量が非常に小さくても、
本実施形態では、ノズルが複数m個であるので、m個分並列した構成では、当該容量が無
視できなくなる可能性も考えられる。
しかしながら、本実施形態では、検査の対象以外のノズルに対応するトランジスター2
40では、小型化され、さらに、ドレイン電圧が高い状態でオフにされるので、当該トラ
ンジスター240のオフ容量が小さくなる。
特に本実施形態では、等価回路が図23において○印のAは、検査の対象にされたノズ
ルの圧電素子40における一方の端子と、○印のB、C1、Dの並列接続との間に介挿さ
れているので、検査の対象以外のノズルに対応するトランジスター240のオフ容量が小
さくなることにより、当該圧電素子40に寄生する容量成分が無視できるほどに小さくな
るので、ノズル良否の判定精度をさらに向上させることができるのである。
なお、ここでは、第2期間Ts2の終了時に駆動信号COM−Bを電圧Vとしている
が、この目的は、トランジスター240がオフしたときのソース・ドレイン間の容量を小
さくすることであるから、電圧Vc以上であれば良い。
Even if the capacitance between the source and drain in one transistor 240 is very small,
In this embodiment, since there are a plurality of m nozzles, there is a possibility that the capacity cannot be ignored in a configuration in which m nozzles are arranged in parallel.
However, in this embodiment, the transistor 2 corresponding to the nozzle other than the inspection target.
In 40, the transistor 240 is miniaturized and further turned off with a high drain voltage, so that the off-capacitance of the transistor 240 is reduced.
In particular, in the present embodiment, the equivalent circuit of A in FIG. 23 is between the one terminal of the piezoelectric element 40 of the nozzle to be inspected and the parallel connection of B, C1, and D in the circle. Since the insertion is inserted, the off-capacitance of the transistor 240 corresponding to the nozzle other than the inspection target becomes small, so that the capacitance component parasitic on the piezoelectric element 40 becomes so small that it can be ignored. Can be further improved.
Here, although the driving signal COM-B at the end of the second period Ts2 and voltage V 6, this object is achieved, since the transistor 240 is to reduce the capacitance between the source and drain when off, What is necessary is just to be more than the voltage Vc.

<変形例>
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種
の変形が可能である。なお、次に述べる変形の態様は、任意に選択された一または複数を
適宜に組み合わせることもできる。
<Modification>
The present invention is not limited to the above-described embodiments, and various modifications as described below are possible, for example. Note that one or more arbitrarily selected aspects of the modifications described below can be appropriately combined.

<FFT等>
実施形態では、解析部130が、データDkを高速フーリエ変換(FFT)で処理した
ために時間情報が失われるが、例えばウェーブレット変換のように時間情報も残すような
処理を実行しても良い。
<FFT etc.>
In the embodiment, the time information is lost because the analysis unit 130 processed the data Dk by fast Fourier transform (FFT). However, for example, processing such as wavelet transform may be performed so as to leave the time information.

<単位回路の段数等>
実施形態において、6種類の電圧のうち、互いに隣り合う2つの電圧に対応するように
電圧の低い順に単位回路34a〜34fの6段を設けた構成であったが、本発明では、単
位回路34の個数は、応用例(その2)で示したように、これに限られず、2個以上であ
れば良い。なお、単位回路34の個数が増えるにつれて充放電時の損失は低減する一方、
構成は複雑化する。
また、単位回路34におけるトランジスター341、342は、バイポーラ型に限られ
ず、それぞれ上述したようにMOSFETとしても良い。
<Number of unit circuit stages, etc.>
In the embodiment, the six stages of the unit circuits 34a to 34f are provided in order of decreasing voltage so as to correspond to two voltages adjacent to each other among the six kinds of voltages. However, in the present invention, the unit circuit 34 is provided. As shown in the application example (part 2), the number of is not limited to this, and may be two or more. As the number of unit circuits 34 increases, the loss during charging / discharging decreases,
The configuration is complicated.
Further, the transistors 341 and 342 in the unit circuit 34 are not limited to the bipolar type, and may be MOSFETs as described above.

1…印刷装置(液体吐出装置)、10…制御ユニット、20…ヘッドユニット、30…
ドライバー、34a〜34f…単位回路、36a〜36f…レベルシフター、38a〜3
8f…コンパレーター、40…圧電素子、50…補助電源回路、130…解析部、200
…選択制御部、210、220…ブロック、240…トランジスター(スイッチ)、29
2…増幅器、341、342…トランジスター、400…吐出部、431…キャビティ、
451…ノズル、510〜516…配線。
DESCRIPTION OF SYMBOLS 1 ... Printing apparatus (liquid discharge apparatus) 10 ... Control unit 20 ... Head unit, 30 ...
Driver, 34a-34f ... Unit circuit, 36a-36f ... Level shifter, 38a-3
8f ... Comparator 40 ... Piezoelectric element 50 ... Auxiliary power supply circuit 130 ... Analysis unit 200
... selection control unit, 210, 220 ... block, 240 ... transistor (switch), 29
2 ... Amplifier, 341, 342 ... Transistor, 400 ... Discharge part, 431 ... Cavity,
451 ... Nozzle, 510-516 ... Wiring.

Claims (5)

一方の端子と、所定の第1電圧に保持された他方の端子との電圧に応じて変位する圧電素子、
液体が充填されるとともに、前記圧電素子の変位によって内部容積が増減するキャビティ、
前記キャビティに連通し、前記キャビティの内部容積の増減によって、前記液体を液滴として吐出可能なノズル、および、
一端と他端との間で導通または非導通状態となり、前記圧電素子の一方の端子に前記一端が接続され、前記他端同士が共通接続されたスイッチ、
を含む複数のセットと、
検査期間において一のノズルを検査対象とするとき、当該一のノズルに対応する一の圧電素子の一方の端子にテストパターンの電圧を印加した後に、当該一の圧電素子に対応するスイッチを導通状態にさせ、当該一の圧電素子以外の圧電素子に対応するスイッチを非導通状態とさせる制御部と、
前記圧電素子の他方の端子と前記スイッチの他端同士の共通接続点との電位差に応じた電圧を出力する出力部と、
を具備し、
前記制御部は、
前記テストパターンの終了時における電圧を前記第1電圧とさせる
ことを特徴とする液体吐出装置。
A piezoelectric element that is displaced according to the voltage between one terminal and the other terminal held at a predetermined first voltage;
A cavity that is filled with liquid and whose internal volume increases or decreases due to displacement of the piezoelectric element;
A nozzle that communicates with the cavity and can discharge the liquid as droplets by increasing or decreasing the internal volume of the cavity; and
A switch that is in a conductive or non-conductive state between one end and the other end, the one end is connected to one terminal of the piezoelectric element, and the other ends are connected in common;
Multiple sets including
When one nozzle is to be inspected during the inspection period, after applying a test pattern voltage to one terminal of one piezoelectric element corresponding to the one nozzle, the switch corresponding to the one piezoelectric element is in a conductive state. And a control unit that turns off a switch corresponding to a piezoelectric element other than the one piezoelectric element, and
An output unit that outputs a voltage according to a potential difference between the other terminal of the piezoelectric element and a common connection point between the other ends of the switch;
Equipped with,
The controller is
A liquid ejecting apparatus , wherein the voltage at the end of the test pattern is the first voltage .
前記制御部は、
検査期間以外の印刷期間において、
前記圧電素子の一方の端子に、所定の第2電圧から開始し前記第2電圧で終了する駆動パターンの電圧を印加させ、
前記検査期間の第1期間において、
前記圧電素子の一方の端子に印加する電圧を、前記第2電圧から前記第1電圧に徐々に変化させ、
前記第1期間の後の第2期間において、
前記圧電素子の一方の端子に、前記第1電圧から開始し前記第1電圧で終了するテストパターンの電圧を印加させ、
前記第2期間の後の第3期間において、
前記一の圧電素子に対応するスイッチを導通状態にさせ、当該一の圧電素子以外の圧電素子に対応するスイッチを非導通状態とさせ、
前記第3期間の後の第4期間において、
前記圧電素子の一方の端子に印加する電圧を、前記第1電圧から前記第2電圧に徐々に変化させる、
ことを特徴とする請求項に記載の液体吐出装置。
The controller is
In the printing period other than the inspection period,
A voltage of a driving pattern starting from a predetermined second voltage and ending with the second voltage is applied to one terminal of the piezoelectric element,
In the first period of the inspection period,
The voltage applied to one terminal of the piezoelectric element is gradually changed from the second voltage to the first voltage,
In a second period after the first period,
A voltage of a test pattern starting from the first voltage and ending with the first voltage is applied to one terminal of the piezoelectric element,
In a third period after the second period,
The switch corresponding to the one piezoelectric element is made conductive, and the switch corresponding to the piezoelectric element other than the one piezoelectric element is made non-conductive,
In a fourth period after the third period,
Gradually changing the voltage applied to one terminal of the piezoelectric element from the first voltage to the second voltage;
The liquid ejection apparatus according to claim 1 , wherein
前記制御部は、
前記第2期間の終了時までに、非検査対象の圧電素子の一方の端子に前記第2電圧よりも高い第3電圧を印加させる、
ことを特徴とする請求項に記載の液体吐出装置。
The controller is
By the end of the second period, a third voltage higher than the second voltage is applied to one terminal of the non-inspected piezoelectric element,
The liquid discharge apparatus according to claim 2 , wherein
一方の端子と、所定の第1電圧に保持された他方の端子との電圧に応じて変位する圧電素子、
液体が充填されるとともに、前記圧電素子の変位によって内部容積が増減するキャビティ、
前記キャビティに連通し、前記キャビティの内部容積の増減によって、前記液体を液滴として吐出可能なノズル、および、
一端と他端との間で導通または非導通状態となり、前記圧電素子の一方の端子に前記一端が接続され、前記他端同士が共通接続されたスイッチ、
を含む複数のセットを有し、
検査期間において一のノズルを検査対象とするとき、当該一のノズルに対応する一の圧電素子の一方の端子にテストパターンの電圧が印加された後に、当該一の圧電素子に対応するスイッチが導通状態にされ、当該一の圧電素子以外の圧電素子に対応するスイッチが非導通状態にされ、
前記圧電素子の他方の端子と前記スイッチの他端同士の共通接続点との電位差に応じた電圧を出力し、
前記テストパターンの終了時における電圧は前記第1電圧となる
ことを特徴とするヘッドユニット。
A piezoelectric element that is displaced according to the voltage between one terminal and the other terminal held at a predetermined first voltage;
A cavity that is filled with liquid and whose internal volume increases or decreases due to displacement of the piezoelectric element;
A nozzle that communicates with the cavity and can discharge the liquid as droplets by increasing or decreasing the internal volume of the cavity; and
A switch that is in a conductive or non-conductive state between one end and the other end, the one end is connected to one terminal of the piezoelectric element, and the other ends are connected in common;
Have multiple sets, including
When one nozzle is to be inspected during the inspection period, the switch corresponding to the one piezoelectric element is turned on after the voltage of the test pattern is applied to one terminal of the one piezoelectric element corresponding to the one nozzle. A switch corresponding to a piezoelectric element other than the one piezoelectric element is made non-conductive,
Output a voltage according to the potential difference between the other terminal of the piezoelectric element and the common connection point between the other ends of the switch ,
The head unit according to claim 1, wherein the voltage at the end of the test pattern is the first voltage .
一方の端子と、所定の第1電圧に保持された他方の端子との電圧に応じて変位する圧電素子、
液体が充填されるとともに、前記圧電素子の変位によって内部容積が増減するキャビティ、
前記キャビティに連通し、前記キャビティの内部容積の増減によって、前記液体を液滴として吐出可能なノズル、および、
一端と他端との間で導通または非導通状態となり、前記圧電素子の一方の端子に前記一端が接続され、前記他端同士が共通接続されたスイッチ、
を含む複数のセットを有し、
検査期間において一のノズルを検査対象とするとき、当該一のノズルに対応する一の圧電素子の一方の端子にテストパターンの電圧を印加した後に、当該一の圧電素子に対応するスイッチを導通状態にさせ、当該一の圧電素子以外の圧電素子に対応するスイッチを非導通状態とさせ、
前記圧電素子の他方の端子と前記スイッチの他端同士の共通接続点との電位差に応じた電圧に基づいて前記一のノズルの良否を判定し、
前記テストパターンの終了時における電圧は前記第1電圧となる
ことを特徴とする液体吐出装置のノズル良否判定方法。
A piezoelectric element that is displaced according to the voltage between one terminal and the other terminal held at a predetermined first voltage;
A cavity that is filled with liquid and whose internal volume increases or decreases due to displacement of the piezoelectric element;
A nozzle that communicates with the cavity and can discharge the liquid as droplets by increasing or decreasing the internal volume of the cavity; and
A switch that is in a conductive or non-conductive state between one end and the other end, the one end is connected to one terminal of the piezoelectric element, and the other ends are connected in common;
Have multiple sets, including
When one nozzle is to be inspected during the inspection period, after applying a test pattern voltage to one terminal of one piezoelectric element corresponding to the one nozzle, the switch corresponding to the one piezoelectric element is in a conductive state. The switch corresponding to the piezoelectric element other than the one piezoelectric element is made non-conductive,
Determining the quality of the one nozzle based on the voltage according to the potential difference between the other terminal of the piezoelectric element and the common connection point between the other ends of the switch ;
A method for determining whether or not a nozzle of a liquid ejection apparatus is good, wherein the voltage at the end of the test pattern is the first voltage .
JP2014005689A 2014-01-16 2014-01-16 LIQUID DISCHARGE DEVICE, HEAD UNIT, AND NOZZLE GOOD / FAILURE JUDGING METHOD FOR LIQUID DISCHARGE DEVICE Expired - Fee Related JP6264894B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014005689A JP6264894B2 (en) 2014-01-16 2014-01-16 LIQUID DISCHARGE DEVICE, HEAD UNIT, AND NOZZLE GOOD / FAILURE JUDGING METHOD FOR LIQUID DISCHARGE DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014005689A JP6264894B2 (en) 2014-01-16 2014-01-16 LIQUID DISCHARGE DEVICE, HEAD UNIT, AND NOZZLE GOOD / FAILURE JUDGING METHOD FOR LIQUID DISCHARGE DEVICE

Publications (2)

Publication Number Publication Date
JP2015134419A JP2015134419A (en) 2015-07-27
JP6264894B2 true JP6264894B2 (en) 2018-01-24

Family

ID=53766667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014005689A Expired - Fee Related JP6264894B2 (en) 2014-01-16 2014-01-16 LIQUID DISCHARGE DEVICE, HEAD UNIT, AND NOZZLE GOOD / FAILURE JUDGING METHOD FOR LIQUID DISCHARGE DEVICE

Country Status (1)

Country Link
JP (1) JP6264894B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3233197B2 (en) * 1997-04-18 2001-11-26 セイコーエプソン株式会社 Ink jet recording device
JP2006205391A (en) * 2005-01-25 2006-08-10 Seiko Epson Corp Liquid ejecting apparatus, and liquid ejection method
JP4729935B2 (en) * 2005-02-10 2011-07-20 セイコーエプソン株式会社 Ink jet printer, head drive device for ink jet printer, head drive method for ink jet printer
JP2006256151A (en) * 2005-03-17 2006-09-28 Fuji Xerox Co Ltd Image forming device and liquid ejection state determining method
JP2011189655A (en) * 2010-03-16 2011-09-29 Seiko Epson Corp Liquid jet apparatus and method of determining state of liquid thereof
JP2011240564A (en) * 2010-05-18 2011-12-01 Seiko Epson Corp Liquid ejector, and ejection check method
JP5957901B2 (en) * 2012-01-23 2016-07-27 セイコーエプソン株式会社 Droplet discharge device

Also Published As

Publication number Publication date
JP2015134419A (en) 2015-07-27

Similar Documents

Publication Publication Date Title
JP6221286B2 (en) Liquid ejection device and capacitive load drive circuit
US9522531B2 (en) Liquid discharge apparatus and control method of liquid discharge apparatus
JP5884758B2 (en) Liquid ejection device
JP2015134417A (en) Liquid discharge device, head unit and control method of liquid discharge device
US20200171818A1 (en) Print head and liquid discharging apparatus
US20070236521A1 (en) Droplet ejection head drive apparatus and inkjet recording apparatus
JP6794635B2 (en) Drive circuit, drive circuit control method and liquid discharge device
US9673810B2 (en) Driving circuit for driving a capacitive load, and control method of a driving circuit for driving a capacitive load
US9925766B2 (en) Liquid ejecting apparatus, drive circuit, and head unit
JP6264894B2 (en) LIQUID DISCHARGE DEVICE, HEAD UNIT, AND NOZZLE GOOD / FAILURE JUDGING METHOD FOR LIQUID DISCHARGE DEVICE
US10265948B2 (en) Liquid ejecting apparatus, drive circuit, and head unit
JP2017149077A (en) Head unit
JP6747216B2 (en) Liquid ejection device, drive circuit, and drive method
JP2018051809A (en) Liquid discharge device, driving circuit, and driving method
JP2015134416A (en) Liquid discharge device, head unit and liquid discharge method
JP2016175336A (en) Liquid discharge device, drive circuit and head unit
JP6217734B2 (en) Liquid ejection device
JP6794634B2 (en) Drive circuit and liquid discharge device
US11465410B2 (en) Print head, liquid ejecting apparatus, and capacitive load drive integrated circuit apparatus
JP2017149069A (en) Liquid discharge apparatus, driving circuit, and head unit
JP2016093963A (en) Liquid discharge device, liquid discharge method and computer program
JP2018051811A (en) Liquid discharge device, driving circuit, and driving method
JP2018099863A (en) Liquid discharge device and driving circuit
JP2018051803A (en) Liquid discharge device, driving circuit, and driving method
JP2017149066A (en) Liquid discharge apparatus, driving circuit, and head unit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6264894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees