JP6105602B2 - Array substrate for display device, color filter substrate, and manufacturing method thereof - Google Patents
Array substrate for display device, color filter substrate, and manufacturing method thereof Download PDFInfo
- Publication number
- JP6105602B2 JP6105602B2 JP2014536102A JP2014536102A JP6105602B2 JP 6105602 B2 JP6105602 B2 JP 6105602B2 JP 2014536102 A JP2014536102 A JP 2014536102A JP 2014536102 A JP2014536102 A JP 2014536102A JP 6105602 B2 JP6105602 B2 JP 6105602B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- data line
- array substrate
- slit
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 90
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004973 liquid crystal related substance Substances 0.000 claims description 51
- 239000011347 resin Substances 0.000 claims description 31
- 229920005989 resin Polymers 0.000 claims description 31
- 239000010409 thin film Substances 0.000 claims description 21
- 230000005684 electric field Effects 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 7
- 238000002834 transmittance Methods 0.000 description 12
- 210000002858 crystal cell Anatomy 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Description
本発明は液晶ディスプレイ(Liquid Crystal Display,LCD)のアレイ基板、カラーフィルター基板およびその製造方法に係るものである。 The present invention relates to an array substrate of a liquid crystal display (LCD), a color filter substrate, and a manufacturing method thereof.
フラットパネルディスプレイ技術において、LCDは体積が小さく、消費電力が低く、放射がなく(radiationless)、製造コストが比較的低いなどの特徴により、現在のフラットパネルディスプレイ市場において主要な地位を占めている。 In flat panel display technology, LCDs occupy a major position in the current flat panel display market due to features such as small volume, low power consumption, radiationless and relatively low manufacturing cost.
アドバンスドスーパーディメンションスイッチ技術(Advanced Super Dimension Switch、ADS)は、同じ平面内において、スリット電極周辺部に生じる電界、およびスリット電極層とプレート状電極層の間に形成する電界により、多次元電界を形成し、液晶セル内のスリット電極間、電極の真上のすべての配向液晶分子が回転可能なようにし、これにより液晶の仕事効率と光透過効率を高めた。アドバンスドスーパーディメンションスイッチ技術は、TFT−LCD製品の画面品質を向上させることができ、高い解像度、高い透過率、低い消費電力、広い視野角、高い開口率、低い色差、プッシュムラ(push Mura)がないなどの優れた点を有する。 Advanced Super Dimension Switch (ADS) forms a multidimensional electric field in the same plane by the electric field generated around the slit electrode and the electric field formed between the slit electrode layer and the plate electrode layer. In addition, all the alignment liquid crystal molecules between the slit electrodes in the liquid crystal cell and immediately above the electrodes can be rotated, thereby improving the work efficiency and light transmission efficiency of the liquid crystal. Advanced super dimension switch technology can improve the screen quality of TFT-LCD products, with high resolution, high transmittance, low power consumption, wide viewing angle, high aperture ratio, low color difference, and push Mura (push Mura). It has excellent points such as no.
現在のADSモード液晶ディスプレイ中において、共通電極と画素電極は透明な導電体によって製作され、これにより開口率と光透過率を高めている。共通電極と画素電極の間の空間は、上部基板、下部基板の間の空間よりも狭く、よって共通電極と画素電極の間に形成する多次元電界によって、液晶分子を基板に平行する平面上において回転させ、これにより液晶層の光透過効率を高める。 In the current ADS mode liquid crystal display, the common electrode and the pixel electrode are made of a transparent conductor, thereby increasing the aperture ratio and the light transmittance. The space between the common electrode and the pixel electrode is narrower than the space between the upper substrate and the lower substrate. Therefore, the liquid crystal molecules are arranged on a plane parallel to the substrate by a multidimensional electric field formed between the common electrode and the pixel electrode. Rotating, thereby increasing the light transmission efficiency of the liquid crystal layer.
データライン上方の遮光エリアの開口率に対する影響を回避し、画素の透過率を高めるために、従来技術では、例えば図1に示すような画素構造を提供した。ここにおいて、データライン1上方の遮光エリアを取り除き、データライン1と平行するスリット状の共通電極2を設ける。スリット状の共通電極2の一部は画素電極3の上方に設けられ、スリット状の共通電極2のもう一部分はデータライン1の上方を覆い、さらに共通電極2の幅はデータライン1の幅より広い。データライン1上方において共通電極2を形成することにより、データライン1の液晶電界に対する妨害を抑制し、光漏れなどの不利な影響を防止し、これにより画素の透過率を高める。
In order to avoid the influence on the aperture ratio of the light-shielding area above the data line and increase the transmittance of the pixel, the conventional technique has provided a pixel structure as shown in FIG. Here, the light shielding area above the data line 1 is removed, and a slit-shaped
しかし、発明者は、研究において以下について見出した。即ち、前記画素構造中における、データライン上方にある共通電極は比較的幅があり、データラインの位置の透過率には依然、損失がある。 However, the inventor found in the study: That is, the common electrode above the data line in the pixel structure is relatively wide, and there is still a loss in the transmittance at the position of the data line.
本発明が解決しようとする技術課題の一つは、一種の表示装置のアレイ基板、カラーフィルター基板およびその製造方法を提供することである。これにより、データラインのシグナルの上方にある液晶の調節に対する妨害を効果的に回避し、且つ光の透過率を向上させる。 One of the technical problems to be solved by the present invention is to provide an array substrate of a kind of display device, a color filter substrate, and a manufacturing method thereof. This effectively avoids interference with the adjustment of the liquid crystal above the data line signal and improves light transmission.
本発明は一つの局面において、アレイ基板を提供し、該アレイ基板は以下:ベース基板、ベース基板上に設置しているゲートライン、前記ゲートラインと垂直に設置しているデータライン、前記ゲートラインと前記データラインが交差して定義するピクセルエリアを含み、前記ピクセルエリア内には薄膜トランジスタ及び画素電極、前記画素電極と組み合わせて多次元電界を形成する共通電極が設けられ、ここにおいて、前記画素電極はスリット状電極で前記共通電極はプレート状電極であり、または、前記画素電極はプレート状電極で前記共通電極はスリット状電極であり、前記共通電極と前記画素電極との間には第一絶縁層を設け、前記プレート電極の一端は前記データライン上方を覆い、前記プレート状電極が所在する層と、前記データラインが所在する層の間には、第二絶縁層が設けられている。 In one aspect, the present invention provides an array substrate, and the array substrate includes the following: a base substrate, a gate line installed on the base substrate, a data line installed perpendicular to the gate line, and the gate line And a pixel area defined by intersecting the data lines, and a thin film transistor, a pixel electrode, and a common electrode that forms a multi-dimensional electric field in combination with the pixel electrode are provided in the pixel area, wherein the pixel electrode Is a slit electrode and the common electrode is a plate electrode, or the pixel electrode is a plate electrode and the common electrode is a slit electrode, and a first insulation is provided between the common electrode and the pixel electrode. A layer is provided, one end of the plate electrode covers the upper side of the data line, the layer in which the plate electrode is located, and the data Between the layers line is located, the second insulating layer is provided.
例えば、前記第二絶縁層は材質が樹脂である樹脂層である。 For example, the second insulating layer is a resin layer made of resin.
例えば、前記スリット電極のスリットは等間隔に配列している。 For example, the slits of the slit electrode are arranged at equal intervals.
本発明はもう一つの局面で、アレイ基板の製造方法を提供し、以下:
ベース基板上にゲートライン、データライン及び薄膜トランジスタを形成する段階であって、前記薄膜トランジスタのゲート電極は前記ゲートラインと接続し、ソース電極及び前記データラインは接続する、段階と、
ゲートライン、データライン及び薄膜トランジスタを形成しているベース基板上に、第二絶縁層を形成する段階と、
第二絶縁層が形成されているベース基板上に、プレート状電極を形成する段階と、
プレート状電極を形成しているベース基板上に、前記プレート状電極と組み合わせて多次元電界を形成するスリット状電極を形成し、前記スリット状電極と前記プレート状電極の間に第一絶縁層を設ける段階と、を含み、ここにおいて、前記スリット状電極は画素電極であり、前記プレート状電極は共通電極であり、または前記プレート状電極は画素電極であり、前記スリット状電極は共通電極であり、前記プレート状電極の一端は前記データライン上方を覆う。
In another aspect, the present invention provides a method for manufacturing an array substrate, which includes the following:
Forming a gate line, a data line, and a thin film transistor on a base substrate, the gate electrode of the thin film transistor being connected to the gate line, and the source electrode and the data line being connected;
Forming a second insulating layer on the base substrate on which the gate line, the data line, and the thin film transistor are formed;
Forming a plate-like electrode on the base substrate on which the second insulating layer is formed;
On the base substrate on which the plate electrode is formed, a slit electrode that forms a multi-dimensional electric field is formed in combination with the plate electrode, and a first insulating layer is provided between the slit electrode and the plate electrode. The slit electrode is a pixel electrode, the plate electrode is a common electrode, or the plate electrode is a pixel electrode, and the slit electrode is a common electrode. One end of the plate-like electrode covers the data line.
例えば、前記第二絶縁層は、材質が樹脂である樹脂層である。 For example, the second insulating layer is a resin layer made of resin.
例えば、前記スリット電極のスリットは等間隔に配列している。 For example, the slits of the slit electrode are arranged at equal intervals.
本発明はもう一つの局面において、カラーフィルター基板を提供し、以下:ベース基板、ブラックマトリックス及び前記ブラックマトリックス間に形成するカラー樹脂を含み、前記ブラックマトリックスは、前記アレイ基板のゲートライン、薄膜トランジスタ、及び隣接する画素の間のデータラインが設置されていない位置に対応する。 In another aspect, the present invention provides a color filter substrate, comprising: a base substrate, a black matrix, and a color resin formed between the black matrix, wherein the black matrix includes gate lines of the array substrate, thin film transistors, And a position where a data line between adjacent pixels is not provided.
本発明はもう一つの局面において、表示装置を提供し、該表示装置は前記アレイ基板を含む。 In another aspect, the present invention provides a display device, which includes the array substrate.
本発明の技術構成において、プレート状電極の一端はデータライン上方を覆い、且つプレート状電極のある層と、データラインのある層の間には第二絶縁層が設けられ、絶縁保護に用いられる。本発明の構成はデータラインのその上方の液晶の調節に対する妨害を抑制するのみでなく、多次元電界の形成範囲を広げ、これにより画素内の液晶の調整範囲を向上させ、さらに透過率を向上させた。 In the technical configuration of the present invention, one end of the plate electrode covers the upper side of the data line, and a second insulating layer is provided between the layer with the plate electrode and the layer with the data line, and is used for insulation protection. . The configuration of the present invention not only suppresses interference with the adjustment of the liquid crystal above the data line, but also widens the formation range of the multi-dimensional electric field, thereby improving the adjustment range of the liquid crystal in the pixel and further improving the transmittance. I let you.
本発明の技術構成をさらに明確に説明するために、以下において実施例の図面について簡単に紹介する。明らかなように、以下に記載の図面は本発明の一部の実施例に係るものであって、本発明を制限するものではない。 In order to more clearly explain the technical configuration of the present invention, the drawings of the embodiments are briefly introduced below. As will be apparent, the drawings described below relate to some embodiments of the present invention and do not limit the present invention.
本発明の目的、技術構成およびメリットをさらに明確に説明するために、以下において本発明の実施例の図面を参照しながら、本発明実施例の技術構成について明確に、完全に記載する。明らかなように、記載する実施例は本発明の一部の実施例であり、全部の実施例ではない。記載される本発明の実施例に基づいて、当業者が創作的な労働を必要としない前提において、得ることができるその他の実施例も、本発明の保護範囲に属するものである。 In order to more clearly describe the objects, technical configurations and merits of the present invention, the technical configurations of the embodiments of the present invention will be clearly and completely described below with reference to the drawings of the embodiments of the present invention. Apparently, the described embodiments are some embodiments of the present invention, and not all embodiments. Based on the embodiments of the present invention described, other embodiments that can be obtained on the premise that a person skilled in the art does not require creative labor also belong to the protection scope of the present invention.
本発明実施例は表示装置のアレイ基板、カラーフィルター基板および製造方法を提供し、データラインのシグナルの上方にある液晶の調節に対する妨害を効果的に回避し、且つ光の透過率を向上させた。 Embodiments of the present invention provide an array substrate, a color filter substrate and a manufacturing method of a display device, effectively avoiding interference with adjustment of liquid crystal above the data line signal, and improving light transmittance. .
本発明実施例のアレイ基板は、複数のゲートライン及び複数のデータラインを含み、これらのゲートラインとデータラインは互いに交差することにより、マトリックス状に配列しているピクセルエリアを定義する。それぞれのピクセルエリアはスイッチデバイスとしての薄膜トランジスタと、液晶の配列を制御する画素電極及び共通電極を含む。それぞれの画素の薄膜トランジスタのゲート電極と対応するゲートラインは電気接続し、または一体成型され、ソース電極と対応するデータラインは電気接続または一体成型される。ドレイン電極と対応する画素電極は電気接続または一体成型される。以下の記載は、主に一つまたは複数のピクセルエリアに対して記載するものであるが、その他のピクセルエリアも同様に形成することができる。 The array substrate according to an embodiment of the present invention includes a plurality of gate lines and a plurality of data lines. The gate lines and the data lines intersect with each other to define pixel areas arranged in a matrix. Each pixel area includes a thin film transistor as a switch device, a pixel electrode for controlling the arrangement of liquid crystals, and a common electrode. The gate line corresponding to the gate electrode of the thin film transistor of each pixel is electrically connected or integrally formed, and the data line corresponding to the source electrode is electrically connected or integrally formed. The pixel electrode corresponding to the drain electrode is electrically connected or integrally formed. The following description is mainly for one or more pixel areas, but other pixel areas can be formed as well.
本発明の実施例はアレイ基板を提供し、図2に示すとおりである。該アレイ基板100は、以下を含む:ベース基板4、ベース基板4上に設けているゲートライン(図示していない)、前記ゲートラインと垂直に設置しているデータライン1。前記ゲートラインと前記データライン1は交差して複数のピクセルエリアを定義し、前記ピクセルエリア内には、それぞれ薄膜トランジスタ(図示していない)、画素電極3、前記画素電極3と組み合わせて多次元電界を形成する共通電極2を設けている。該実施例において、前記画素電極3はプレート状電極であり、スリットを形成していない。前記共通電極2はスリット状電極であり、複数のスリット21を形成している。前記共通電極2と前記画素電極3の間には第一絶縁層5が設けられているが、プレート電極の画素電極3の一端は、前記データライン1の上方を覆い、且つ前記画素電極3の所在する層と、前記データライン1が所在する層の間には、第二絶縁層6が設けられている。
An embodiment of the present invention provides an array substrate, as shown in FIG. The
通常の画素構造において、画素電極とデータラインは互いに重ならないものであるが、これは、重なる設計において、データラインの画素電極に対する妨害が大きいからである。よって、重なるように設計するのであれば、データラインの画素電極に対する妨害を回避するために、一般的には、樹脂材料を絶縁層として用いる必要があり、即ち、画素電極3の所在する層と、前記データライン1の所在する層の間に、一層の樹脂層を設けて隔離を行う。
In the normal pixel structure, the pixel electrode and the data line do not overlap with each other, because in the overlapping design, the interference with the pixel electrode of the data line is large. Therefore, in order to avoid the interference with the pixel electrode of the data line, it is generally necessary to use a resin material as an insulating layer, that is, the layer where the
図1に示す従来技術の構成において、共通電極を用いてデータラインを完全に覆い、またはデータライン上の比較的広い面積は共通電極に占められ、これによりデータラインの位置の透過率は損失される。よって、本実施例が提供するアレイ基板は、画素電極の一端はデータライン上方に覆い(同じように共通電極もデータライン上方にある)、さらに画素電極が所在する層と、前記データラインが所在する層の間に、一層の絶縁層を設け、絶縁保護に用いることができる。これにより、データラインの上方の液晶の調整に対する妨害を抑制するのみでなく、多次元電界の形成範囲を増やすことができ、画素内液晶の調整範囲を高めることができ、透過率をさらに向上させた。 In the prior art configuration shown in FIG. 1, the common electrode is used to completely cover the data line, or a relatively large area on the data line is occupied by the common electrode, thereby losing the transmittance at the position of the data line. The Therefore, in the array substrate provided in this embodiment, one end of the pixel electrode covers the data line (the common electrode is also above the data line), and the layer where the pixel electrode is located and the data line are located. One insulating layer can be provided between the layers to be used for insulating protection. This not only suppresses interference with the adjustment of the liquid crystal above the data line, but can also increase the formation range of the multidimensional electric field, increase the adjustment range of the liquid crystal in the pixel, and further improve the transmittance. It was.
さらに、前記第二絶縁層6は、例えば樹脂層であり、データラインの画素電極に対する妨害を回避できる。即ち、画素電極3の所在する層と、前記データライン1が所在する層の間には、一層の樹脂層が設けられている。例えば、前記共通電極2は等間隔に配列され、画素内において、スリット状またはプレート状の共通電極は等間隔に設けられている。説明すべきは、データラインの上方が画素電極に覆われているため、共通電極がデータライン上方では、交差または非交差にかかわらず、データラインの負荷には基本的に影響しないことである。データライン上の負荷に対する影響は、主にデータラインと画素電極との間においてコンデンサーが形成されたためであり、これは比較的厚い樹脂材料を絶縁層とすることによって改善できる。本実施例の技術構成において、底部のプレート状画素電極と上方のスリット状共通電極は、多次元電界を形成し、上方の共通電極と底部の画素電極は絶縁層、即ち第一絶縁層によって隔離され、画素電極の一端でデータラインを覆い、画素電極が所在する層と、前記データラインが所在する層の間に、樹脂層が設けられ、即ちそれは第二絶縁層であり、絶縁保護に用いるものである。本実施例の方案は、データラインのその上方の液晶に対する妨害を抑制するのみでなく、多次元電界の形成範囲を広げ、画素内液晶の制御範囲を拡大させ、透過率をさらに高めた。
Further, the second insulating
実施例2と実施例1の区別は以下である。共通電極をプレート状電極にして、画素電極をスリット電極にする。プレート状電極の共通電極の一端を前記データライン上方に覆い、前記共通電極の所在する層と、前記データラインが所在する層の間には第二絶縁層が設けられ、スリット状電極の画素電極は共通電極上に形成され、且つ前記共通電極との間には第一絶縁層が設けられている。 The distinction between Example 2 and Example 1 is as follows. The common electrode is a plate electrode, and the pixel electrode is a slit electrode. One end of the common electrode of the plate electrode is covered above the data line, and a second insulating layer is provided between the layer where the common electrode is located and the layer where the data line is located, and the pixel electrode of the slit electrode Is formed on the common electrode, and a first insulating layer is provided between the common electrode.
よって、本実施例が提供するアレイ基板は、共通電極の一端をデータライン上方に覆い(同じように画素電極はデータライン上に位置する)、さらに共通電極が所在する層と、前記データラインが所在する層の間には、一層の絶縁層が設けられ、絶縁保護に用いる。これはデータラインの上方の液晶調整に対する妨害を抑制するのみでなく、多次元電界の形成範囲を広げ、画素内液晶の調整範囲を高め、透過率をさらに高めた。 Therefore, the array substrate provided by the present embodiment covers one end of the common electrode above the data line (similarly, the pixel electrode is located on the data line), and the layer where the common electrode is located and the data line One insulating layer is provided between the existing layers and used for insulation protection. This not only suppresses interference with liquid crystal adjustment above the data line, but also widens the formation range of the multidimensional electric field, increases the adjustment range of the liquid crystal in the pixel, and further increases the transmittance.
本発明実施例はさらに液晶パネルを提供する。図3に示すように、該実施例の一つの例の液晶パネルはカラーフィルター基板100と、実施例1に記載のアレイ基板200、及び前記アレイ基板200とカラーフィルター100の間にある液晶層10が設けられている。
The embodiment of the present invention further provides a liquid crystal panel. As shown in FIG. 3, the liquid crystal panel of one example of the embodiment includes a
カラーフィルター100は以下:ベース基板7、前記ベース基板7上に形成するブラックマトリックス8、及び前記ブラックマトリックス8の間に形成するカラー樹脂9を含み、前記ブラックマトリックス8は、アレイ基板200上の、ゲートラインの位置、薄膜トランジスタの位置及び隣接する画素間のデータラインが設置されていない位置に対応している。カラーフィルター基板のブラックマトリックス8は、複数のサブピクセルエリアを限定し、それぞれのサブピクセルエリアはカラー樹脂9を含み、カラー樹脂9は例えば赤色樹脂、緑色樹脂及び青色樹脂を含み、これにより赤色、緑色及び青色(RGB)サブピクセルが得られる。カラーフィルター基板100のサブピクセルエリアと、アレイ基板200上のサブピクセルエリアは対応する。
The
アレイ基板200と、カラーフィルター基板100は、互いに向かい合うように液晶セルを形成しているが、液晶セル中に液晶材料を充填して液晶層10を得て、これにより液晶パネルを得た。アレイ基板200のそれぞれのピクセルエリアの画素電極と共通電極は、電界を印加して、液晶材料に対する回転の程度を制御し表示操作を行うためのものである。これらの例において、該液晶ディスプレイはさらに、液晶パネルにバックライトを提供するバックライト光源を含む。
The
図1に示すアレイ基板中において、データライン1の上方には、比較的広い共通電極構造が設けられ、共通電極に覆われている区域は光透過性を有しない。比較すれば、本実施例のアレイ基板200において、データライン1の上方は画素電極3に覆われ、よってデータライン1の真上のみが光に対して不透明であり、これはデータライン1のシグナルの液晶電界に対する妨害を除去するだけでなく、さらには液晶光調節の範囲を拡大させる。さらに、画素電極3に覆われたデータライン1の上方エリアが対応する液晶は正常に駆動できるものであり、よってデータライン1上方では、さらにカラーフィルター基板の対応位置にブラックマトリックス8を設ける必要はない。このように、隣接する画素間にはブラックマトリックス8が設けられ、ブラックマトリックス8の占める面積は減少し、これにより画素内の液晶の調整範囲を高め、透過率をさらに向上させた。
In the array substrate shown in FIG. 1, a relatively wide common electrode structure is provided above the data line 1, and the area covered with the common electrode does not have optical transparency. In comparison, in the
本発明のもう一つの実施例の液晶パネルは、カラーフィルター基板と、実施例2に記載のアレイ基板、及び前記アレイ基板とカラーフィルター基板の間にある液晶層を含む。
A liquid crystal panel according to another embodiment of the present invention includes a color filter substrate, the array substrate described in
本発明の該実施例は、前記実施例に記載のアレイ基板の製造方法を提供するものである。該方法は以下を含む。 The embodiment of the present invention provides a method for manufacturing the array substrate described in the embodiment. The method includes:
ステップ101、ベース基板上にゲートライン、データライン及び薄膜トランジスタを形成し、且つ前記薄膜トランジスタのゲート電極と前記ゲートラインは接続し、ソース電極と前記データラインは接続する。 Step 101: forming a gate line, a data line, and a thin film transistor on a base substrate, connecting the gate electrode of the thin film transistor to the gate line, and connecting the source electrode to the data line.
ステップ102、ゲートライン、データライン及び薄膜トランジスタのベース基板上において、第二絶縁層を形成する。 In step 102, a second insulating layer is formed on the gate line, the data line, and the thin film transistor base substrate.
ステップ103、第二絶縁層を形成しているベース基板上において、プレート状電極を形成する。 Step 103: A plate-like electrode is formed on the base substrate on which the second insulating layer is formed.
ステップ104、プレート状電極を形成しているベース基板上において、前記プレート状電極と組み合わせて多次元電界を生じさせるスリット状電極があり、前記スリット状電極と前記プレート状電極との間に、第一絶縁層が形成される。 Step 104, on the base substrate on which the plate-like electrode is formed, there is a slit-like electrode that generates a multi-dimensional electric field in combination with the plate-like electrode, and between the slit-like electrode and the plate-like electrode, One insulating layer is formed.
前記スリット状電極は画素電極であり、前記プレート状電極は共通電極であり、または前記プレート状電極は画素電極であり、前記スリット状電極は共通電極であり、前記プレート状電極の一端は前記データライン上方を覆う。 The slit electrode is a pixel electrode, the plate electrode is a common electrode, or the plate electrode is a pixel electrode, the slit electrode is a common electrode, and one end of the plate electrode is the data Cover the top of the line.
例えば、前記スリット電極のスリットは等間隔に配列している。 For example, the slits of the slit electrode are arranged at equal intervals.
本発明実施例は、さらに、カラーフィルターの製造方法を提供し、該方法は以下を含む。 The embodiment of the present invention further provides a method of manufacturing a color filter, which includes the following.
ステップ201、ベース基板上にブラックマトリックスとカラー樹脂を形成し、前記ブラックマトリックスはアレイ基板上のゲートラインの位置、薄膜トランジスタの位置及び隣接する画素の間のデータラインが設置されていない位置に対応するものである。 Step 201: forming a black matrix and a color resin on a base substrate, wherein the black matrix corresponds to a position of a gate line on the array substrate, a position of a thin film transistor, and a position where a data line between adjacent pixels is not installed. Is.
説明すべきは、本発明の実施例中において、前記カラーフィルター基板の製造方法は多くの例を有することである。例えば、先にカラー樹脂を形成に、それからブラックマトリックスを形成する。または先にブラックマトリックスを形成し、それからカラー樹脂を形成する。本実施例はこれに対して制限はしない。 It should be explained that in the embodiments of the present invention, the method for manufacturing the color filter substrate has many examples. For example, the color resin is formed first, and then the black matrix is formed. Alternatively, a black matrix is formed first, and then a color resin is formed. The present embodiment does not limit this.
カラーフィルター基板のブラックマトリックスは、複数のサブピクセルエリアを限定し、それぞれのサブピクセルエリアはカラー樹脂を含み、カラー樹脂は例えば赤色樹脂、緑色樹脂及び青色樹脂を含み、これによりそれぞれ赤色、緑色及び青色(RGB)サブピクセルを得る。カラーフィルター基板のサブピクセルエリアと、アレイ基板上のサブピクセルエリアは対応するものである。 The black matrix of the color filter substrate defines a plurality of subpixel areas, and each subpixel area includes a color resin, and the color resin includes, for example, a red resin, a green resin, and a blue resin, thereby red, green, and A blue (RGB) subpixel is obtained. The sub-pixel area on the color filter substrate corresponds to the sub-pixel area on the array substrate.
アレイ基板とカラーフィルター基板は互い向かい合うように液晶セルを形成し、液晶セル中には液晶材料が充填され、これにより液晶パネルを得る。これらの例において、該液晶ディスプレイはさらに、液晶パネルにバックライトを提供するバックライト光源を含む。 A liquid crystal cell is formed so that the array substrate and the color filter substrate face each other, and the liquid crystal cell is filled with a liquid crystal material, thereby obtaining a liquid crystal panel. In these examples, the liquid crystal display further includes a backlight source that provides backlight to the liquid crystal panel.
本発明実施例はさらに変更を加えることができ、例えばプレート状電極を共通電極、スリット状電極を画素電極とすることができ、両者の間に多次元電界が形成されていれば良い。データラインを覆う電極は、必ずしもゲートライン、ゲート電極及び薄膜トランジスタの形成後に製作する必要はない。例えばトップゲート(Top gate)型の薄膜トランジスタの場合、最後にゲートラインとゲート電極を製作する。よって正常に駆動できる薄膜トランジスタを形成でき、データライン上方に絶縁保護があることを保証でき、且つ多次元電界を形成できれば良い。 The embodiment of the present invention can be further modified. For example, the plate-like electrode can be a common electrode and the slit-like electrode can be a pixel electrode, and a multidimensional electric field only needs to be formed between the two. The electrode covering the data line is not necessarily manufactured after the gate line, the gate electrode, and the thin film transistor are formed. For example, in the case of a top gate type thin film transistor, a gate line and a gate electrode are finally manufactured. Therefore, it is only necessary to form a thin film transistor that can be driven normally, to ensure that there is insulation protection above the data line, and to form a multidimensional electric field.
本発明の実施例はさらにディスプレイを提供し、例えば液晶ディスプレイ、液晶テレビ、電子ペーパー、デジタルフレームなどであり、前記実施例中に記載のアレイ基板を含む。前記ディスプレイ基材が例えば液晶ディスプレイとする場合には、液晶パネルを含み、液晶パネルはアレイ基板、カラーフィルター基板及び、前記アレイ基板とカラーフィルター基板の間に位置する液晶層を含む。 Embodiments of the present invention further provide a display, such as a liquid crystal display, liquid crystal television, electronic paper, digital frame, etc., including the array substrate described in the previous embodiments. When the display substrate is, for example, a liquid crystal display, it includes a liquid crystal panel, and the liquid crystal panel includes an array substrate, a color filter substrate, and a liquid crystal layer positioned between the array substrate and the color filter substrate.
以上の記載は本発明の具体的な実施形態のみを示したが、本発明の保護範囲はこれに限定されず、いかなる本技術分野を熟知している技術者が、本発明が開示する技術範囲内において、変更または代替に容易に想到できるものは、いずれも本発明の保護範囲に属するものである。よって、本発明の保護範囲は請求の範囲の保護範囲を基準とする。 The above description shows only specific embodiments of the present invention. However, the scope of protection of the present invention is not limited to this, and the technical scope disclosed by the present invention can be obtained by an engineer familiar with any technical field. Of these, any change or alternative that can be easily conceived falls within the protection scope of the present invention. Therefore, the protection scope of the present invention is based on the protection scope of the claims.
1 データライン
2 共通電極
3 画素電極
4 ベース基板
5 第一絶縁層
6 第二絶縁層
7 ベース基板
8 ブラックマトリックス
9 カラー樹脂
10 液晶層
21 スリット
100 カラーフィルター基板
200 アレイ基板
1
Claims (9)
ベース基板、
ベース基板上に設置しているゲートライン、
前記ゲートラインと垂直に設置しているデータライン、
前記ゲートラインと前記データラインが交差して定義するピクセルエリアを含み、
前記ピクセルエリア内には薄膜トランジスタ及び画素電極、前記画素電極と組み合わせて多次元電界を形成する共通電極が設けられ、
前記画素電極はプレート状電極で前記共通電極はスリット状電極であり、
前記共通電極と前記画素電極との間には第一絶縁層を設け、
ここにおいて、前記プレート電極の一端は前記データライン上方を覆い、前記プレート状電極が所在する層と、前記データラインが所在する層の間には、第二絶縁層が設けられており、
前記スリット状電極が前記データラインを覆うことを特徴とする、アレイ基板。 An array substrate,
Base substrate,
A gate line installed on the base substrate,
A data line installed perpendicular to the gate line;
A pixel area defined by intersecting the gate line and the data line;
In the pixel area, a thin film transistor and a pixel electrode, a common electrode that forms a multidimensional electric field in combination with the pixel electrode is provided,
The pixel electrode is a plate electrode and the common electrode is a slit electrode,
A first insulating layer is provided between the common electrode and the pixel electrode,
Here, one end of the plate electrode covers the upper side of the data line, a second insulating layer is provided between the layer where the plate-like electrode is located and the layer where the data line is located ,
The array substrate, wherein the slit electrode covers the data line .
ゲートライン、データライン及び薄膜トランジスタを形成しているベース基板上に、第二絶縁層を形成する段階と、
第二絶縁層が形成されているベース基板上に、プレート状電極を形成する段階と、
プレート状電極を形成しているベース基板上に、前記プレート状電極と組み合わせて多次元電界を形成するスリット状電極を形成し、前記スリット状電極と前記プレート状電極の間に第一絶縁層を設ける段階と、を含み、
前記プレート状電極は画素電極であり、前記スリット状電極は共通電極であり、前記プレート状電極の一端は前記データライン上方を覆い、
前記スリット状電極が前記データラインを覆うことを特徴とする、アレイ基板の製造方法。 Forming a gate line, a data line, and a thin film transistor on a base substrate, the gate electrode of the thin film transistor being connected to the gate line, and the source electrode and the data line being connected;
Forming a second insulating layer on the base substrate on which the gate line, the data line, and the thin film transistor are formed;
Forming a plate-like electrode on the base substrate on which the second insulating layer is formed;
On the base substrate on which the plate electrode is formed, a slit electrode that forms a multi-dimensional electric field is formed in combination with the plate electrode, and a first insulating layer is provided between the slit electrode and the plate electrode. Providing, and
The plate-like electrode is a pixel electrode, the slit-like electrodes are common electrodes, one end of the plate-shaped electrode is not covered with the data line upward,
The method of manufacturing an array substrate, wherein the slit electrode covers the data line .
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110327982.1A CN102629055B (en) | 2011-10-24 | 2011-10-24 | Array substrate and color film substrate of display device and manufacture method thereof |
CN201110327982.1 | 2011-10-24 | ||
PCT/CN2012/082446 WO2013060222A1 (en) | 2011-10-24 | 2012-09-29 | Array substrate and colour film substrate of display device and preparation method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014531051A JP2014531051A (en) | 2014-11-20 |
JP6105602B2 true JP6105602B2 (en) | 2017-03-29 |
Family
ID=46587336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014536102A Active JP6105602B2 (en) | 2011-10-24 | 2012-09-29 | Array substrate for display device, color filter substrate, and manufacturing method thereof |
Country Status (6)
Country | Link |
---|---|
US (1) | US9411199B2 (en) |
EP (1) | EP2775345B1 (en) |
JP (1) | JP6105602B2 (en) |
KR (1) | KR20130056248A (en) |
CN (1) | CN102629055B (en) |
WO (1) | WO2013060222A1 (en) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629055B (en) * | 2011-10-24 | 2015-06-03 | 北京京东方光电科技有限公司 | Array substrate and color film substrate of display device and manufacture method thereof |
CN102955621B (en) * | 2012-10-19 | 2016-04-06 | 京东方科技集团股份有限公司 | Optical sensing formula touch-screen of dimension field mode and preparation method thereof is surpassed based on superelevation level |
CN102955622B (en) * | 2012-10-19 | 2016-04-13 | 京东方科技集团股份有限公司 | Based on the optical sensing formula touch-screen and preparation method thereof of multi-dimensional electric field mode |
CN103439840B (en) * | 2013-08-30 | 2017-06-06 | 京东方科技集团股份有限公司 | A kind of manufacture method of array base palte, display device and array base palte |
CN103472647B (en) * | 2013-09-22 | 2016-04-06 | 合肥京东方光电科技有限公司 | A kind of array base palte, display panels and display device |
CN103489826B (en) * | 2013-09-26 | 2015-08-05 | 京东方科技集团股份有限公司 | Array base palte, preparation method and display unit |
CN103488003B (en) | 2013-09-26 | 2017-02-01 | 京东方科技集团股份有限公司 | Array substrate, array substrate manufacturing method, liquid crystal panel and display device |
CN103941453A (en) * | 2014-04-09 | 2014-07-23 | 合肥京东方光电科技有限公司 | Array substrate, display panel and display device |
CN104360550A (en) * | 2014-11-18 | 2015-02-18 | 深圳市华星光电技术有限公司 | Liquid crystal display and array substrate thereof |
CN104597648B (en) * | 2015-01-21 | 2016-11-30 | 深圳市华星光电技术有限公司 | A kind of display panels and device |
CN106024808A (en) * | 2016-06-08 | 2016-10-12 | 京东方科技集团股份有限公司 | Array substrate and preparation method therefor, and display device |
WO2019056678A1 (en) * | 2017-09-20 | 2019-03-28 | 南京中电熊猫液晶显示科技有限公司 | Liquid crystal display device |
CN107656402B (en) * | 2017-09-25 | 2020-09-11 | 惠科股份有限公司 | Display panel and manufacturing method thereof |
CN108461533B (en) * | 2018-05-30 | 2021-03-09 | 武汉天马微电子有限公司 | Display panel and display device |
CN110412805A (en) * | 2019-07-29 | 2019-11-05 | 昆山龙腾光电有限公司 | Array substrate and preparation method thereof, liquid crystal display device |
CN113632050B (en) | 2020-01-21 | 2024-06-18 | 京东方科技集团股份有限公司 | Array substrate and display panel |
CN111308820B (en) | 2020-03-11 | 2022-07-05 | 京东方科技集团股份有限公司 | Array substrate, display device and control method thereof |
CN115808818B (en) * | 2022-11-29 | 2024-01-26 | 惠科股份有限公司 | Liquid crystal display panel, liquid crystal display panel driving method and liquid crystal display device |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1173216C (en) * | 1997-11-03 | 2004-10-27 | 三星电子株式会社 | Liquid crystal display having modified electrode array |
JP4180690B2 (en) | 1998-06-05 | 2008-11-12 | 東芝松下ディスプレイテクノロジー株式会社 | Liquid crystal display |
US7119870B1 (en) | 1998-11-27 | 2006-10-10 | Sanyo Electric Co., Ltd. | Liquid crystal display device having particular drain lines and orientation control window |
US6449026B1 (en) * | 1999-06-25 | 2002-09-10 | Hyundai Display Technology Inc. | Fringe field switching liquid crystal display and method for manufacturing the same |
TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
TW575775B (en) * | 2001-01-29 | 2004-02-11 | Hitachi Ltd | Liquid crystal display device |
JP2002323706A (en) | 2001-02-23 | 2002-11-08 | Nec Corp | Active matrix liquid crystal display device of transverse electric field system and method for manufacturing the same |
JP2004341465A (en) * | 2003-05-14 | 2004-12-02 | Obayashi Seiko Kk | High quality liquid crystal display device and its manufacturing method |
JP4434166B2 (en) | 2005-06-09 | 2010-03-17 | エプソンイメージングデバイス株式会社 | Liquid crystal device and electronic device |
JP4813842B2 (en) * | 2005-07-29 | 2011-11-09 | 株式会社 日立ディスプレイズ | Liquid crystal display |
JP2007226175A (en) | 2006-01-26 | 2007-09-06 | Epson Imaging Devices Corp | Liquid crystal device and electronic equipment |
JP4645488B2 (en) | 2006-03-15 | 2011-03-09 | ソニー株式会社 | Liquid crystal device and electronic device |
JP4916770B2 (en) | 2006-05-22 | 2012-04-18 | 三菱電機株式会社 | Liquid crystal display device and manufacturing method thereof |
CN101174638B (en) * | 2006-10-31 | 2010-05-19 | 元太科技工业股份有限公司 | Electric ink display equipment and mending method thereof |
JP2009103867A (en) * | 2007-10-23 | 2009-05-14 | Sony Corp | Display |
JP5079454B2 (en) | 2007-10-31 | 2012-11-21 | 株式会社ジャパンディスプレイウェスト | Display device |
JP5143583B2 (en) * | 2008-02-08 | 2013-02-13 | 株式会社ジャパンディスプレイウェスト | LCD panel |
JP2010108963A (en) * | 2008-10-28 | 2010-05-13 | Seiko Epson Corp | Electric solid-state device, electro-optical device, and method of manufacturing electric solid-state device |
US8289489B2 (en) | 2009-08-17 | 2012-10-16 | Hydis Technologies Co., Ltd. | Fringe-field-switching-mode liquid crystal display and method of manufacturing the same |
CN102033369A (en) * | 2009-09-25 | 2011-04-27 | 北京京东方光电科技有限公司 | Pixel structure of FFS (fringe field switching) type TFT-LCD (thin film transistor liquid crystal display) array base plate |
JP5585127B2 (en) * | 2010-03-08 | 2014-09-10 | 三菱電機株式会社 | Array substrate and liquid crystal display device |
KR101305378B1 (en) | 2010-03-19 | 2013-09-06 | 엘지디스플레이 주식회사 | In-plane switching mode liquid crystal display device having touch sensing function and method of fabricating the same |
KR20120080885A (en) * | 2011-01-10 | 2012-07-18 | 삼성모바일디스플레이주식회사 | Liquid crystal display |
CN102156369B (en) | 2011-01-18 | 2013-09-04 | 京东方科技集团股份有限公司 | Thin film transistor liquid crystal display (TFT-LCD) array substrate and manufacturing method thereof |
CN102629055B (en) | 2011-10-24 | 2015-06-03 | 北京京东方光电科技有限公司 | Array substrate and color film substrate of display device and manufacture method thereof |
-
2011
- 2011-10-24 CN CN201110327982.1A patent/CN102629055B/en active Active
-
2012
- 2012-09-29 WO PCT/CN2012/082446 patent/WO2013060222A1/en active Application Filing
- 2012-09-29 JP JP2014536102A patent/JP6105602B2/en active Active
- 2012-09-29 US US13/805,149 patent/US9411199B2/en active Active
- 2012-09-29 EP EP12780626.3A patent/EP2775345B1/en active Active
- 2012-09-29 KR KR20127030809A patent/KR20130056248A/en active Search and Examination
Also Published As
Publication number | Publication date |
---|---|
US9411199B2 (en) | 2016-08-09 |
US20130105831A1 (en) | 2013-05-02 |
JP2014531051A (en) | 2014-11-20 |
KR20130056248A (en) | 2013-05-29 |
EP2775345A1 (en) | 2014-09-10 |
EP2775345A4 (en) | 2015-06-10 |
WO2013060222A1 (en) | 2013-05-02 |
CN102629055A (en) | 2012-08-08 |
CN102629055B (en) | 2015-06-03 |
EP2775345B1 (en) | 2021-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6105602B2 (en) | Array substrate for display device, color filter substrate, and manufacturing method thereof | |
US10088720B2 (en) | TFT array substrate and display device with tilt angle between strip-like pixel electrodes and direction of initial alignment of liquid crystals | |
CN110673412B (en) | Display panel and display device | |
JP3971778B2 (en) | Display device | |
US9429805B2 (en) | Array substrate, display panel and display device | |
JP2018527623A (en) | VA type COA liquid crystal display panel | |
WO2013071840A1 (en) | Tft array substrate and display device | |
CN103336392B (en) | Array base palte, display panels and device | |
JP5912668B2 (en) | Liquid crystal display | |
KR20130015734A (en) | Liquid crystal display device | |
US10088716B2 (en) | Liquid crystal display device | |
WO2021254435A1 (en) | Array substrate and display panel | |
CN103176320A (en) | Transversely-distributed pixel structure, liquid crystal display (LCD) device and manufacture method of pixel structure and LCD device | |
JP6881981B2 (en) | Manufacturing method of array board, display device and array board | |
WO2013037236A1 (en) | Array substrate and liquid crystal display panel | |
WO2021223315A1 (en) | Pixel structure and liquid crystal display panel | |
JP5660765B2 (en) | LCD panel | |
US10139684B2 (en) | Liquid crystal display and electronic apparatus having electrodes with openings therein | |
TWI422910B (en) | Liquid crystal display panel | |
WO2019056522A1 (en) | Display panel and display | |
KR101321172B1 (en) | Color filter substrate and method for manufacturing thereof | |
JP6267894B2 (en) | Liquid crystal display | |
KR20100064095A (en) | Liquid crystal display apparatus | |
KR20170126055A (en) | Liquid crystal display device | |
WO2014034786A1 (en) | Active matrix substrate and liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6105602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |