JP6188451B2 - アナログデジタル変換器および固体撮像装置 - Google Patents

Description

本発明は、アナログデジタル変換器および固体撮像装置に関する。

近年、固体撮像装置としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）イメージセンサが注目され、実用化されている。このＣＭＯＳイメージセンサは、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：電荷結合素子）イメージセンサが専用の製造プロセスによって製造されるのに対し、一般的な半導体の製造プロセスを用いて製造することが可能である。このことから、ＣＭＯＳイメージセンサは、例えば、ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）のように、センサ内に種々の機能回路を組み込むことによって、多機能化を実現することが可能となっている。

そして、近年では、デジタルカメラ、デジタルビデオカメラや内視鏡などに搭載する固体撮像装置として、アナログデジタル変換器（以下、「Ａ／Ｄ変換回路」という）を内蔵した固体撮像装置を使用する例が増えている。このような固体撮像装置に内蔵されるＡ／Ｄ変換回路には、ランプ波を用いたシングルスロープ型Ａ／Ｄ変換回路を用いる場合がある。そして、このシングルスロープ型Ａ／Ｄ変換回路を固体撮像装置の列毎に備えることによって、シングルスロープ型カラムＡ／Ｄ変換回路を実現している（特許文献１参照）。なお、以下の説明においてＡ／Ｄ変換回路といった場合には、シングルスロープ型Ａ／Ｄ変換回路のことを示すものとする。

図９は、従来の固体撮像装置の概略構成を示したブロック図である。図９に示した従来の固体撮像装置６００は、垂直走査回路６０１と、画素アレイ部６０２と、アナログ信号処理回路６０３と、ランプ信号生成回路（以下、「ＤＡＣ」という）６０４と、カラムＡ／Ｄ変換回路６０５と、水平走査回路６０６と、制御回路６０７と、を備えている。

固体撮像装置６００は、画素アレイ部６０２内の各画素６１から出力されたそれぞれの画素信号から雑音（ノイズ）を除去し、ノイズ除去後のそれぞれのアナログ信号Ｖｉｎを、カラムＡ／Ｄ変換回路６０５内に備えたそれぞれのＡ／Ｄ変換回路６０９によってアナログデジタル変換して、デジタル信号Ｄｏｕｔとして順次出力する。

垂直走査回路６０１は、制御回路６０７から入力された制御信号に応じて、画素アレイ部６０２内の画素６１を画素アレイ部６０２の行単位で選択し、選択した行の各画素６１で生成された画素信号をアナログ信号処理回路６０３に出力させる。なお、以下の説明においては、画素アレイ部６０２のある行が選択されてから、次の行が選択されるまでの期間を「水平期間」という。

画素アレイ部６０２は、複数の画素６１を行方向および列方向の二次元的に配置した画素アレイである。画素６１のそれぞれは、フォトダイオードを備え、それぞれの画素６１に備えたフォトダイオードは、一定の蓄積時間内に入射した光量に応じた画素信号を発生する。そして、画素アレイ部６０２は、垂直走査回路６０１からの選択に応じて、選択された画素６１が発生した画素信号を、アナログ信号処理回路６０３に出力する。

アナログ信号処理回路６０３は、制御回路６０７から入力された制御信号に応じて、画素アレイ部６０２から入力された画素信号からリセット雑音と１／ｆ雑音とを除去するノイズ除去を行った後、ノイズ除去後の画素信号を増幅する。アナログ信号処理回路６０３は、増幅した画素信号を、アナログ信号ＶｉｎとしてカラムＡ／Ｄ変換回路６０５に出力する。

ＤＡＣ６０４は、制御回路６０７から入力された制御信号に応じて、それぞれの水平期間において、時間に対して一定の割合で電位が減少するアナログ信号であるランプ波Ｖｒａｍｐを生成し、生成したランプ波ＶｒａｍｐをカラムＡ／Ｄ変換回路６０５に出力する。

制御回路６０７は、垂直走査回路６０１と、アナログ信号処理回路６０３と、ＤＡＣ６０４と、水平走査回路６０６との駆動を制御するための制御信号を出力する。

カラムＡ／Ｄ変換回路６０５は、コンパレータ（比較器）６２およびカウンタやメモリなどで構成されるデータ処理回路６３を備えた同じ構成のＡ／Ｄ変換回路６０９を、画素アレイ部６０２に配置された画素６１の列の数だけ複数備えている。

画素アレイ部６０２の各列に対応したそれぞれのＡ／Ｄ変換回路６０９では、それぞれの水平期間において、コンパレータ６２が、入力されたアナログ信号Ｖｉｎの電位とランプ波Ｖｒａｍｐの電位との比較（以下、「比較処理」という）を行う。また、それぞれのＡ／Ｄ変換回路６０９では、データ処理回路６３内のカウンタが、ランプ波Ｖｒａｍｐの初期値のタイミングからコンパレータ６２の比較処理が完了したタイミングまでの時間（クロック数）を計数する。そして、それぞれのＡ／Ｄ変換回路６０９は、データ処理回路６３内のカウンタが計数した時間を表すデジタル信号を、Ａ／Ｄ変換回路６０９に入力されたアナログ信号Ｖｉｎの大きさに応じて生成したデジタル信号Ｄｏｕｔとして出力する。

水平走査回路６０６は、制御回路６０７から入力された制御信号に応じて、カラムＡ／Ｄ変換回路６０５内に備えたそれぞれのＡ／Ｄ変換回路６０９によってアナログデジタル変換されたデジタル信号Ｄｏｕｔを、画素アレイ部６０２の列単位で選択し、選択した列のデジタル信号Ｄｏｕｔを固体撮像装置６００の出力として順次出力する。

このようにして、従来の固体撮像装置６００では、画素アレイ部６０２の各画素６１で生成されたそれぞれの画素信号からノイズを除去した後のアナログ信号Ｖｉｎを、カラムＡ／Ｄ変換回路６０５によってそれぞれアナログデジタル変換したデジタル信号Ｄｏｕｔを出力する。

ここで、従来の固体撮像装置６００に備えたＡ／Ｄ変換回路６０９の動作について説明する。図１０は、従来の固体撮像装置６００に備えたＡ／Ｄ変換回路６０９の動作を示したタイミングチャートである。図１０には、固体撮像装置６００の１つの水平期間において、Ａ／Ｄ変換回路６０９に備えたコンパレータ６２に入力されるアナログ信号Ｖｉｎおよびランプ波Ｖｒａｍｐの波形と、コンパレータ６２が比較処理した結果として出力する比較器出力信号ＣＭＰＯＵＴとを示している。

Ａ／Ｄ変換回路６０９によるアナログデジタル変換の動作では、リセット期間と信号読み出し期間とのそれぞれの期間で、Ａ／Ｄ変換回路６０９に備えたコンパレータ６２が、入力されたアナログ信号Ｖｉｎの電位とランプ波Ｖｒａｍｐの電位との比較処理を行う。より具体的には、コンパレータ６２は、リセット期間で、リセットレベルのアナログ信号Ｖｉｎに対する比較処理を行い、信号読み出し期間で、信号レベルのアナログ信号Ｖｉｎに対する比較処理を行う。そして、コンパレータ６２は、図１０に示したように、それぞれの期間において、ランプ波Ｖｒａｍｐの電位が、アナログ信号Ｖｉｎの電位以下の電位となったときに、比較器出力信号ＣＭＰＯＵＴを出力する。

このとき、Ａ／Ｄ変換回路６０９に備えたデータ処理回路６３は、リセット期間と信号読み出し期間とのそれぞれの期間で、ランプ波Ｖｒａｍｐの初期値のタイミングからコンパレータ６２から比較器出力信号ＣＭＰＯＵＴが出力されるタイミングまでの時間（クロック数）を計数する。より具体的には、データ処理回路６３内のカウンタが、リセット期間においてランプ波Ｖｒａｍｐの初期値のタイミングからコンパレータ６２の比較処理が完了したタイミングまでの、図１０に示した期間ｔｒの時間（クロック数）を計数する。これにより、図１０に示したように、アナログ信号Ｖｉｎのリセットレベルの大きさ（画素６１のリセット信号の値）に応じたデジタル信号（＝デジタル値Ｄｒ）を得る。また、データ処理回路６３内のカウンタが、信号読み出し期間においてランプ波Ｖｒａｍｐの初期値のタイミングからコンパレータ６２の比較処理が完了したタイミングまでの、図１０に示した期間ｔｓの時間（クロック数）を計数する。これにより、図１０に示したように、アナログ信号Ｖｉｎのリセットレベルと信号レベルとを合わせた大きさ（画素６１のリセット信号の値と画素信号の値との合計）の大きさに応じたデジタル信号（＝デジタル値Ｄｒ＋デジタル値Ｄｓ）を得る。

そして、データ処理回路６３は、リセット期間と信号読み出し期間とのそれぞれの期間においてカウンタが計数した時間（クロック数）を表すデジタル信号に基づいて、Ａ／Ｄ変換回路６０９に入力されたアナログ信号Ｖｉｎの大きさに応じたデジタル信号Ｄｏｕｔとして出力する。より具体的には、信号読み出し期間で得たデジタル信号（＝デジタル値Ｄｒ＋デジタル値Ｄｓ）から、リセット期間で得たデジタル信号（＝デジタル値Ｄｒ）を減算する、デジタルＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関二重サンプリング）処理を行って、画素６１に入射した光量に応じた画素信号の値（＝デジタル値Ｄｓ）のデジタル信号Ｄｏｕｔを出力する。

このように、従来の固体撮像装置６００では、各列に配置されたそれぞれのＡ／Ｄ変換回路６０９に備えたデータ処理回路６３内のカウンタが、それぞれの水平期間においてランプ波Ｖｒａｍｐの初期値のタイミングからコンパレータ６２の比較処理が完了したタイミングまでの時間（クロック数）を計数することによって、画素６１に入射した光量に応じた画素信号の値（＝デジタル値Ｄｓ）のデジタル信号Ｄｏｕｔを出力する。

特許第４６５５５００号公報

ところで、固体撮像装置６００においては、画素アレイ部６０２に備えたそれぞれの画素６１に入射した光量に応じて、アナログ信号Ｖｉｎの電位が変わってくる。より具体的には、入射した光量が少ない画素６１に対応したＡ／Ｄ変換回路６０９には、高い電位のアナログ信号Ｖｉｎが入力され、入射した光量が多い画素６１に対応したＡ／Ｄ変換回路６０９には、低い電位のアナログ信号Ｖｉｎが入力される。

そして、Ａ／Ｄ変換回路６０９内のカウンタの駆動期間（図１０に示した期間ｔｒおよび期間ｔｓ）は、アナログ信号処理回路６０３から入力されたアナログ信号Ｖｉｎの電位に依存して変わってくる。すなわち、高い電位のアナログ信号Ｖｉｎが入力されたＡ／Ｄ変換回路６０９内のカウンタの駆動期間は短くなり、アナログ信号Ｖｉｎの電位が低くなるほど、カウンタの駆動期間は長くなる。より具体的には、固体撮像装置６００では、ＤＡＣ６０４が、時間に対して一定の割合で電位が減少するランプ波Ｖｒａｍｐを出力するため、Ａ／Ｄ変換回路６０９に高い電位のアナログ信号Ｖｉｎが入力された場合には、Ａ／Ｄ変換回路６０９内のコンパレータ６２が“Ｈｉｇｈ”レベルの比較器出力信号ＣＭＰＯＵＴをランプ波Ｖｒａｍｐの前半のタイミングで出力することになり、カウンタの駆動期間が短くなる。しかし、Ａ／Ｄ変換回路６０９に低い電位のアナログ信号Ｖｉｎが入力された場合には、コンパレータ６２が比較器出力信号ＣＭＰＯＵＴを出力するタイミングがランプ波Ｖｒａｍｐの後半となるため、カウンタの駆動期間が長くなってしまう。このため、Ａ／Ｄ変換回路６０９では、単調に電位が下降するランプ波ＶｒａｍｐをＤＡＣ６０４が出力している期間内の多くの期間で、カウンタが駆動していることになる。

このことから、Ａ／Ｄ変換回路６０９では、カウンタの消費電力が駆動期間に応じて増大し、カラムＡ／Ｄ変換回路６０５内に配置されたそれぞれのＡ／Ｄ変換回路６０９の消費電力の増大に伴って、固体撮像装置６００の消費電力も増大してしまう、という問題がある。

本発明は、上記の課題認識に基づいてなされたものであり、従来よりも消費電力を低減することができるアナログデジタル変換器および固体撮像装置を提供することを目的としている。

上記の課題を解決するため、本発明のアナログデジタル変換器は、時間に対して一定の割合で電位が単調変化するランプ信号を生成するランプ信号生成回路と、入力されたアナログ信号の電位と前記ランプ信号の電位との比較処理を行い、前記ランプ信号の電位が前記アナログ信号の電位に対して予め定められた条件を満たしているときに、該条件を満たしていることを表す比較器出力信号を出力する比較回路と、前記ランプ信号生成回路が前記ランプ信号を出力する予め定めたランプ期間を予め定めた分割数ｎ（ｎは２以上の整数）の複数の分割ランプ期間に分割し、該分割したそれぞれの分割ランプ期間毎に、時間の計数を停止させる計数停止信号を出力するカウント制御回路と、前記比較器出力信号が入力されたときから、前記計数停止信号が最初に入力されるまでの前記分割ランプ期間内の時間を計数し、該計数した時間の計数値を出力するカウンタ回路と、前記計数値に対応するデジタル値と、前記カウンタ回路が時間の計数を開始したいずれか１つの前記分割ランプ期間に対応するデジタル値とに基づいて、入力された前記アナログ信号に応じたデジタル信号を生成し、該生成したデジタル信号を出力するデコーダ回路と、を備えることを特徴とする。

また、本発明のアナログデジタル変換器における前記計数値に対応するデジタル値は、前記計数値をデコードしたデジタル値であり、前記カウンタ回路が時間の計数を開始したいずれか１つの前記分割ランプ期間に対応するデジタル値は、前記カウンタ回路が時間の計数を開始したときから、前記ランプ期間が終了するまでの時間を計数した計数値をデコードしたデジタル値に相当するオフセット値である、ことを特徴とする。

また、本発明のアナログデジタル変換器における前記オフセット値は、前記分割数ｎと、前記カウンタ回路が時間の計数を開始した前記分割ランプ期間を表す情報と、前記ランプ期間内の全ての時間を計数した計数値をデコードしたデジタル値とに基づいて算出されるデジタル値である、ことを特徴とする。

また、本発明のアナログデジタル変換器における前記分割数ｎは、２の累乗であり、前記カウンタ回路が時間の計数を開始した前記分割ランプ期間を表す情報は、２を底とする前記分割数ｎの対数となるビット数のデジタル値である、ことを特徴とする。

また、本発明のアナログデジタル変換器における前記分割数ｎは、２であり、前記カウンタ回路が時間の計数を開始した前記分割ランプ期間を表す情報は、１ビットのデジタル値である、ことを特徴とする。

また、本発明の固体撮像装置は、入射した光量に応じた画素信号を出力する画素が、二次元の行列状に複数配置された画素アレイ部と、前記画素アレイ部の１列毎または複数列毎に配置され、前記画素のリセット期間および信号読み出し期間のそれぞれの期間で出力されるそれぞれの画素信号をアナログデジタル変換する、上記本発明の複数のアナログデジタル変換器と、を備え、前記アナログデジタル変換器の前記比較回路と前記カウンタ回路とのそれぞれは、前記画素アレイ部の１列毎または複数列毎に配置され、前記アナログデジタル変換器の前記ランプ信号生成回路は、全ての前記比較回路に共通して１つ配置され、前記アナログデジタル変換器の前記カウント制御回路は、全ての前記カウンタ回路に共通して１つ配置され、複数の前記比較回路のそれぞれは、対応する列の前記画素から出力された前記画素信号に応じた前記アナログ信号が、前記画素アレイ部の行毎に入力され、該入力された前記アナログ信号の電位と前記ランプ信号の電位との前記比較処理を行った前記比較器出力信号をそれぞれ出力し、複数の前記カウンタ回路のそれぞれは、対応する前記比較回路から前記比較器出力信号が入力されたときから、前記計数停止信号が最初に入力されるまでの前記分割ランプ期間内の時間を計数した時間の計数値のそれぞれを、前記画素アレイ部の行毎に出力し、前記デコーダ回路は、前記画素アレイ部の列毎に、前記カウンタ回路が出力した前記計数値に対応するデジタル値と、該計数値を出力した前記カウンタ回路が時間の計数を開始したいずれか１つの前記分割ランプ期間に対応するデジタル値とに基づいた、前記アナログ信号に応じたデジタル信号を生成し、該生成したデジタル信号を前記画素アレイ部の列毎に順次出力する、ことを特徴とする。

また、本発明の固体撮像装置における前記アナログデジタル変換器の前記デコーダ回路は、全ての前記カウンタ回路に共通して１つ配置される、ことを特徴とする。

本発明によれば、従来よりもアナログデジタル変換器および固体撮像装置の消費電力を低減することができるという効果が得られる。

本発明の第１の実施形態における固体撮像装置の概略構成を示したブロック図である。 本第１の実施形態の固体撮像装置に備えたＡ／Ｄ変換回路の動作における第１の具体例を示したタイミングチャートである。 本第１の実施形態の固体撮像装置に備えたＡ／Ｄ変換回路における停止信号値に対応したオフセット値をまとめた表である。 本第１の実施形態の固体撮像装置に備えたＡ／Ｄ変換回路の動作における第２の具体例を示したタイミングチャートである。 本第１の実施形態の固体撮像装置に備えたＡ／Ｄ変換回路に入力されるアナログ信号とカウンタの駆動期間との関係を示した図である。 本発明の第２の実施形態の固体撮像装置に備えたＡ／Ｄ変換回路の動作における第３の具体例を示したタイミングチャートである。 本第２の実施形態の固体撮像装置に備えたＡ／Ｄ変換回路における停止信号値に対応したオフセット値をまとめた表である。 本第２の実施形態の固体撮像装置に備えたＡ／Ｄ変換回路に入力されるアナログ信号とカウンタの駆動期間との関係を示した図である。 従来の固体撮像装置の概略構成を示したブロック図である。 従来の固体撮像装置に備えたＡ／Ｄ変換回路の動作を示したタイミングチャートである。

＜第１の実施形態＞
以下、本発明の第１の実施形態について、図面を参照して説明する。図１は、本第１の実施形態における固体撮像装置の概略構成を示したブロック図である。図１に示した固体撮像装置１００は、垂直走査回路１０１と、画素アレイ部１０２と、アナログ信号処理回路１０３と、ランプ信号生成回路（以下、「ＤＡＣ」という）１０４と、カラムＡ／Ｄ変換回路１０５と、水平走査回路１０６と、制御回路１０７と、を備えている。

固体撮像装置１００は、画素アレイ部１０２内の各画素１１から出力されたそれぞれの画素信号を、アナログ信号処理回路１０３によって雑音（ノイズ）を除去し、ノイズ除去後のそれぞれのアナログ信号Ｖｉｎを、カラムＡ／Ｄ変換回路１０５内に備えたそれぞれのＡ／Ｄ変換回路（アナログデジタル変換器）１０９によってアナログデジタル変換して、デジタル信号Ｄｏｕｔとして順次出力する。

垂直走査回路１０１は、制御回路１０７から入力された制御信号に応じて、画素アレイ部１０２内の画素１１を画素アレイ部１０２の行単位で選択し、選択した行の各画素１１で生成された画素信号をアナログ信号処理回路１０３に出力させる。なお、以下の説明においては、画素アレイ部１０２のある行が選択されてから、次の行が選択されるまでの期間を「水平期間」という。

画素アレイ部１０２は、複数の画素１１を行方向および列方向の二次元的に配置した画素アレイである。画素１１のそれぞれは、フォトダイオードを備え、それぞれの画素１１に備えたフォトダイオードは、一定の蓄積時間内に入射した光量に応じた画素信号を発生する。そして、画素アレイ部１０２は、垂直走査回路１０１からの選択に応じて、選択された画素１１が発生した画素信号を、アナログ信号処理回路１０３に出力する。

アナログ信号処理回路１０３は、制御回路１０７から入力された制御信号に応じて、画素アレイ部１０２から入力された画素信号からリセット雑音と１／ｆ雑音とを除去するノイズ除去を行った後、ノイズ除去後の画素信号を増幅する。アナログ信号処理回路１０３は、増幅した画素信号を、アナログ信号ＶｉｎとしてカラムＡ／Ｄ変換回路１０５に出力する。

ＤＡＣ１０４は、制御回路１０７から入力された制御信号に応じて、それぞれの水平期間において、時間に対して一定の割合で電位が減少するアナログ信号であるランプ波Ｖｒａｍｐを生成する。そして、ＤＡＣ１０４は、ランプ波Ｖｒａｍｐの出力する予め定めた期間（以下、「ランプ期間」という）において、生成したランプ波ＶｒａｍｐをカラムＡ／Ｄ変換回路１０５に出力する。

制御回路１０７は、垂直走査回路１０１と、アナログ信号処理回路１０３と、ＤＡＣ１０４と、カラムＡ／Ｄ変換回路１０５と、水平走査回路１０６との駆動を制御するための制御信号を出力する。なお、制御回路１０７による垂直走査回路１０１と、アナログ信号処理回路１０３と、ＤＡＣ１０４と、水平走査回路１０６との駆動制御の方法は、従来の制御方法と同様であるため、詳細な説明は省略する。

また、制御回路１０７は、予め定めたランプ期間を予め定めた分割数ｎ（ｎは２以上の整数）の複数の期間（以下、分割したそれぞれの期間を「分割ランプ期間」という）に分割する。そして、制御回路１０７は、それぞれの分割ランプ期間が終了するタイミングのときに、Ａ／Ｄ変換回路１０９がアナログデジタル変換する際に行う時間の計数を停止させるための計数停止信号ＣＮＴＳＴＰを、カラムＡ／Ｄ変換回路１０５に備えたそれぞれのＡ／Ｄ変換回路１０９内のカウンタ１３に出力する。

また、制御回路１０７は、それぞれの分割ランプ期間を判別するＮ（＝ｌｏｇ_２ｎ）ビットの情報を、Ａ／Ｄ変換回路１０９が計数停止信号ＣＮＴＳＴＰに応じて時間の計数を停止した分割ランプ期間を判別するための停止位置信号ＳＴＰＮＯとして、カラムＡ／Ｄ変換回路１０５に備えたそれぞれのＡ／Ｄ変換回路１０９内のメモリ１４に出力する。このように、制御回路１０７においては、分割数ｎと停止位置信号ＳＴＰＮＯのビット数Ｎとは、ｎ＝２^Ｎが成り立つ関係である。なお、制御回路１０７が出力する計数停止信号ＣＮＴＳＴＰと停止位置信号ＳＴＰＮＯとに関する詳細な説明は、後述する。

カラムＡ／Ｄ変換回路１０５は、コンパレータ（比較器）１２、カウンタ１３、およびメモリ１４を備えた同じ構成のＡ／Ｄ変換回路１０９を、画素アレイ部１０２の列の数だけ複数備えている。また、カラムＡ／Ｄ変換回路１０５は、それぞれのＡ／Ｄ変換回路１０９に共通のデコーダ１１０を備えている。画素アレイ部１０２の各列に対応したそれぞれのＡ／Ｄ変換回路１０９は、制御回路１０７から入力された制御信号に応じて、それぞれの水平期間において入力されたアナログ信号Ｖｉｎをアナログデジタル変換し、アナログ信号Ｖｉｎの大きさに応じたデジタル値Ｄｏを出力する。

コンパレータ１２は、アナログ信号処理回路１０３から入力されたアナログ信号Ｖｉｎの電位と、ＤＡＣ１０４から入力されたランプ波Ｖｒａｍｐの電位との比較（以下、「比較処理」という）を行う。コンパレータ１２による比較処理では、ランプ波Ｖｒａｍｐの電位が、アナログ信号Ｖｉｎの電位以下の電位になったときに、このことを表す比較器出力信号ＣＭＰＯＵＴを、比較処理した結果としてカウンタ１３とメモリ１４とに出力する。

カウンタ１３は、ランプ期間においてコンパレータ１２から比較器出力信号ＣＭＰＯＵＴが入力されたタイミング、すなわち、コンパレータ１２による比較処理が完了したタイミングから、制御回路１０７から計数停止信号ＣＮＴＳＴＰが入力されたタイミングまでの時間を計数する。これにより、カウンタ１３は、ランプ期間の内、いずれか１つの分割ランプ期間内の時間を計数することになる。この分割ランプ期間内の時間の計数は、基準のクロック信号の数（クロック数）を計数することによって行われる。カウンタ１３は、計数した分割ランプ期間の計数値（カウント値＝クロック数）を表すデジタル値を、メモリ１４に出力する。

メモリ１４は、カウンタ１３から入力された分割ランプ期間のカウント値（クロック数）を表すデジタル値を保持する。また、メモリ１４は、ランプ期間においてコンパレータ６２から比較器出力信号ＣＭＰＯＵＴが入力されたタイミングのときに、制御回路１０７から入力された停止位置信号ＳＴＰＮＯのＮビットの情報を保持する。これにより、メモリ１４は、ランプ期間の内、カウンタ１３が時間を計数した分割ランプ期間の情報を保持することになる。そして、メモリ１４は、保持したカウンタ１３からのデジタル値と、停止位置信号ＳＴＰＮＯのＮビットの情報とを、アナログ信号処理回路１０３から入力されたアナログ信号Ｖｉｎの大きさに応じて生成したデジタル値Ｄｏとして出力する。

水平走査回路１０６は、制御回路１０７から入力された制御信号に応じて、カラムＡ／Ｄ変換回路１０５内に備えたそれぞれのＡ／Ｄ変換回路１０９によってアナログデジタル変換されたデジタル値Ｄｏを、画素アレイ部１０２の列単位で選択し、選択した列のデジタル値Ｄｏをデコーダ１１０に順次出力させる。

デコーダ１１０は、それぞれのＡ／Ｄ変換回路１０９から順次入力されたカウンタ１３からのデジタル値と、停止位置信号ＳＴＰＮＯの情報とが含まれたデジタル値Ｄｏに基づいて、アナログ信号処理回路１０３が出力した画素アレイ部１０２の各列のアナログ信号Ｖｉｎの大きさに応じたデジタル信号を生成し、生成したデジタル信号を固体撮像装置１００に入射した光量に応じたデジタル信号Ｄｏｕｔとして順次出力する。なお、デコーダ１１０におけるデジタル信号Ｄｏｕｔの生成方法に関する詳細な説明は、後述する。

＜第１の具体例＞
ここで、固体撮像装置１００に備えたＡ／Ｄ変換回路１０９の動作について説明する。Ａ／Ｄ変換回路１０９によるアナログデジタル変換の動作でも、従来のＡ／Ｄ変換回路６０９の動作と同様に、リセット期間と信号読み出し期間とのそれぞれの期間で、入力されたアナログ信号Ｖｉｎに対するアナログデジタル変換の動作を行う。このとき、制御回路１０７は、上述したように、ランプ期間を分割数ｎの複数の分割ランプ期間に分割する。本第１の具体例では、ランプ期間を２等分した場合、すなわち、分割数ｎ＝２である場合におけるＡ／Ｄ変換回路１０９のアナログデジタル変換の動作について説明する。なお、本第１の具体例では、説明を容易にするため、信号読み出し期間のみを２等分した場合について説明する。

図２は、本第１の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９の動作における第１の具体例を示したタイミングチャートである。図２に示した第１の具体例のタイミングチャートは、信号読み出し期間におけるアナログ信号Ｖｉｎの電位が、アナログ信号Ｖｉｎの最大電位Ｖｍａｘと最小電位Ｖｍｉｎとの中間の電位である中間電位Ｖｍ（Ｖｍ＝（Ｖｍａｘ＋Ｖｍｉｎ）／２）よりも低い場合（Ｖｉｎ＜Ｖｍ）のタイミングチャートの一例である。

図２には、固体撮像装置１００の１つの水平期間において、Ａ／Ｄ変換回路１０９に備えたコンパレータ１２に入力されるアナログ信号Ｖｉｎおよびランプ波Ｖｒａｍｐの波形と、コンパレータ１２が比較処理した結果として出力する比較器出力信号ＣＭＰＯＵＴと、制御回路１０７がＡ／Ｄ変換回路１０９の駆動を制御するために出力する計数停止信号ＣＮＴＳＴＰおよび停止位置信号ＳＴＰＮＯとを示している。また、図２には、Ａ／Ｄ変換回路１０９に備えたカウンタ１３の駆動期間と、図９に示した従来の固体撮像装置６００内のＡ／Ｄ変換回路６０９に備えたカウンタの駆動期間とを示している。

なお、本第１の具体例では、図２に示したように、リセット期間内の時刻ｔｒ０〜時刻ｔｒ１までのランプ期間Ｔｒｒにおけるクロック数は１５である、すなわち、ランプ期間Ｔｒｒの全ての期間を計数したときのカウント値＝１５であるものとする。従って、ランプ期間Ｔｒｒにおけるデジタル値の最大値＝１５である。また、本第１の具体例では、図２に示したように、信号読み出し期間内の時刻ｔｓ０〜時刻ｔｓ２までのランプ期間Ｔｒｓにおけるクロック数は１２７である、すなわち、ランプ期間Ｔｒｓの全ての期間を計数したときのカウント値＝１２７であるものとする。従って、ランプ期間Ｔｒｓにおけるデジタル値の最大値＝１２７である。

制御回路１０７は、読み出し期間におけるランプ期間Ｔｒｓを、時刻ｔｓ０〜時刻ｔｓ１までの分割ランプ期間Ｔｒｓ１と、時刻ｔｓ１〜時刻ｔｓ２までの分割ランプ期間Ｔｒｓ２とに２等分する。そして、制御回路１０７は、図２に示したように、それぞれの分割ランプ期間が終了するタイミングのとき、すなわち、分割ランプ期間Ｔｒｓ１と分割ランプ期間Ｔｒｓ２とのそれぞれが終了するタイミングのときに、“Ｈｉｇｈ”レベルの計数停止信号ＣＮＴＳＴＰを、カラムＡ／Ｄ変換回路１０５に備えたそれぞれのＡ／Ｄ変換回路１０９内のカウンタ１３に出力する。

また、制御回路１０７は、それぞれの分割ランプ期間を判別する、すなわち、分割ランプ期間Ｔｒｓ１であるか分割ランプ期間Ｔｒｓ２であるかを判別するための停止位置信号ＳＴＰＮＯを、カラムＡ／Ｄ変換回路１０５に備えたそれぞれのＡ／Ｄ変換回路１０９内のメモリ１４に出力する。なお、本第１の具体例では、ランプ期間Ｔｒｓを２等分する、すなわち、分割数ｎ＝２であるため、図２に示したように、停止位置信号ＳＴＰＮＯはＮ＝ｌｏｇ_２ｎ＝ｌｏｇ_２２＝１ビットの情報である。

Ａ／Ｄ変換回路１０９によるアナログデジタル変換の動作では、まず、リセット期間において、コンパレータ１２が、ランプ期間Ｔｒｒの開始のタイミングである時刻ｔｒ０から、アナログ信号処理回路１０３から入力されたリセットレベルのアナログ信号Ｖｉｎの電位と、ＤＡＣ１０４から入力されたランプ波Ｖｒａｍｐの電位との比較処理を行う。そして、コンパレータ１２は、ランプ波Ｖｒａｍｐの電位が、リセットレベルのアナログ信号Ｖｉｎの電位以下の電位になった時刻ｔｒｉｎのときから、“Ｈｉｇｈ”レベルの比較器出力信号ＣＭＰＯＵＴをカウンタ１３とメモリ１４とに出力する。

そして、カウンタ１３は、ランプ期間Ｔｒｒの期間において、比較器出力信号ＣＭＰＯＵＴが入力された時刻ｔｒｉｎのタイミングから時間の計数を開始し、その後、制御回路１０７から計数停止信号ＣＮＴＳＴＰが入力された時刻ｔｒ１のタイミングで時間の計数を停止する。このようにして、カウンタ１３は、図２に示した期間ｔｒｎの期間の基準のクロック信号の数（クロック数）を計数したデジタル値、すなわち、アナログ信号処理回路１０３から入力されたリセットレベルのアナログ信号Ｖｉｎの大きさ（画素１１のリセット信号の値）に応じたデジタル値を得る。図２には、リセットレベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｒｎとして、デジタル値Ｄｒｎ＝５を得る場合を示している。

なお、従来のＡ／Ｄ変換回路６０９の動作では、カウンタ１３は、ランプ波Ｖｒａｍｐの初期値のタイミングから比較器出力信号ＣＭＰＯＵＴが入力されたタイミングまでの時間を計数する。すなわち、従来のＡ／Ｄ変換回路６０９の動作では、図２に示した時刻ｔｒ０から時刻ｔｒｉｎまでの期間ｔｒｏの期間の基準のクロック信号の数（クロック数）を計数し、リセットレベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｒｏとして、デジタル値Ｄｒｏ＝１０を得ることになる。

続いて、Ａ／Ｄ変換回路１０９によるアナログデジタル変換の動作では、信号読み出し期間において、コンパレータ１２が、ランプ期間Ｔｒｓの開始のタイミングである時刻ｔｓ０から、アナログ信号処理回路１０３から入力されたリセット＋信号レベルのアナログ信号Ｖｉｎの電位と、ＤＡＣ１０４から入力されたランプ波Ｖｒａｍｐの電位との比較処理を行う。そして、コンパレータ１２は、ランプ波Ｖｒａｍｐの電位が、リセット＋信号レベルのアナログ信号Ｖｉｎの電位以下の電位になった時刻ｔｓｉｎのときから、“Ｈｉｇｈ”レベルの比較器出力信号ＣＭＰＯＵＴをカウンタ１３とメモリ１４とに出力する。

そして、カウンタ１３は、ランプ期間Ｔｒｓの期間において、比較器出力信号ＣＭＰＯＵＴが入力された時刻ｔｓｉｎのタイミングから時間の計数を開始する、すなわち、分割ランプ期間Ｔｒｓ２になってから時間の計数を開始する。その後、カウンタ１３は、時間の計数を開始した後で、制御回路１０７から計数停止信号ＣＮＴＳＴＰが最初に入力された時刻ｔｓ２のタイミングのときに、時間の計数を停止する。このようにして、カウンタ１３は、図２に示した分割ランプ期間Ｔｒｓ２内の期間ｔｓｎの時間（クロック数）を計数したデジタル値、すなわち、アナログ信号処理回路１０３から入力されたリセット＋信号レベルのアナログ信号Ｖｉｎの大きさ（画素１１のリセット信号の値と画素信号の値との合計）に応じたデジタル値を得る。図２には、リセット＋信号レベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｓｎとして、デジタル値Ｄｓｎ＝４６を得る場合を示している。

なお、従来のＡ／Ｄ変換回路６０９の動作では、カウンタ１３は、ランプ波Ｖｒａｍｐの初期値のタイミングから比較器出力信号ＣＭＰＯＵＴが入力されたタイミングまでの時間を計数するため、図２に示した時刻ｔｓ０から時刻ｔｓｉｎまでの期間ｔｓｏの期間の基準のクロック信号の数（クロック数）を計数する。これにより、従来のＡ／Ｄ変換回路６０９の動作では、図２に示したように、リセット＋信号レベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｓｏとして、デジタル値Ｄｓｏ＝８１を得ることになる。

その後、カウンタ１３は、リセット期間と信号読み出し期間とのそれぞれの期間で得たデジタル値Ｄｒｎとデジタル値Ｄｓｎとに基づいてデジタルＣＤＳ処理を行い、Ａ／Ｄ変換回路１０９に入力されたアナログ信号Ｖｉｎの大きさに応じたデジタル値Ｄｃｎｔを算出する。より具体的には、カウンタ１３は、リセット期間で得たデジタル値Ｄｒｎから、信号読み出し期間で得たデジタル値Ｄｓｎを減算するデジタルＣＤＳ処理によってデジタル値Ｄｃｎｔを算出する。そして、カウンタ１３は、算出したデジタル値Ｄｃｎｔをメモリ１４に出力する。図２に示した一例では、デジタル値Ｄｒｎ＝５であり、デジタル値Ｄｓｎ＝４６であるため、カウンタ１３は、下式（１）に示したようなデジタル値Ｄｃｎｔを算出してメモリ１４に出力する。

Ｄｃｎｔ＝Ｄｒｎ−Ｄｓｎ＝５−４６＝−４１ ・・・（１）

これにより、メモリ１４は、カウンタ１３から入力されたデジタル値Ｄｃｎｔを保持する。また、メモリ１４は、比較器出力信号ＣＭＰＯＵＴが入力された時刻ｔｓｉｎのタイミングのときに、制御回路１０７から入力された停止位置信号ＳＴＰＮＯの１ビットの情報を、停止信号値Ｄｓｔｐとして保持する。図２に示した一例では、停止信号値Ｄｓｔｐ＝１を保持する。

そして、メモリ１４は、保持したデジタル値Ｄｃｎｔと停止信号値Ｄｓｔｐとを、アナログ信号処理回路１０３から入力されたアナログ信号Ｖｉｎの大きさに応じてＡ／Ｄ変換回路１０９が生成したデジタル値Ｄｏとして、デコーダ１１０に出力する。

デコーダ１１０は、Ａ／Ｄ変換回路１０９から入力されたデジタル値Ｄｏに含まれる停止信号値Ｄｓｔｐに基づいて、デジタル値Ｄｃｎｔを補正するためのオフセット値Ｄｏｆｆを決定する。なお、オフセット値Ｄｏｆｆは、下式（２）によって算出される値である。

Ｄｏｆｆ＝（Ｄｓｍａｘ＋１）×（Ｄｓｔｐ＋１）／ｎ−（Ｄｒｍａｘ＋１）
・・・（２）

上式（２）において、Ｄｓｍａｘはランプ期間Ｔｒｓにおけるデジタル値の最大値、Ｄｒｍａｘはランプ期間Ｔｒｒにおけるデジタル値の最大値であり、Ａ／Ｄ変換回路１０９において予め定められた値である。図２に示した一例では、デジタル値Ｄｓｍａｘはランプ期間Ｔｒｓの全ての期間を計数したときのカウント値の最大値＝１２７であり、デジタル値Ｄｒｍａｘはランプ期間Ｔｒｒの全ての期間を計数したときのカウント値の最大値＝１５である。また、上式（２）において、ｎは分割数であり、図２に示した一例では、分割数ｎ＝２である。また、図２に示した一例では、停止信号値Ｄｓｔｐ＝１である。従って、デコーダ１１０は、上式（２）から、下式（３）に示したようなオフセット値Ｄｏｆｆを算出する。

Ｄｏｆｆ＝（１２７＋１）×（１＋１）／２−（１５＋１）＝１２８×１−１６
＝１１２ ・・・（３）

なお、オフセット値Ｄｏｆｆは、停止信号値Ｄｓｔｐのそれぞれに対して事前に算出しておくこともできる。この場合、事前に算出したオフセット値Ｄｏｆｆを、デコーダ１１０に設定または記憶しておく構成であってもよい。例えば、図２に示した一例においては、それぞれの停止信号値Ｄｓｔｐに対応する図３に示したようなオフセット値Ｄｏｆｆを事前に算出し、算出したそれぞれのオフセット値Ｄｏｆｆを、デコーダ１１０のテーブルとして設定または記憶しておく構成にすることもできる。

そして、デコーダ１１０は、決定したオフセット値Ｄｏｆｆを、Ａ／Ｄ変換回路１０９から入力されたデジタル値Ｄｏに含まれるデジタル値Ｄｃｎｔに加算して、Ａ／Ｄ変換回路１０９がアナログデジタル変換した、画素１１に入射した光量に応じたデジタル信号Ｄｏｕｔとして出力する。図２に示した一例では、下式（４）に示したようなデジタル信号Ｄｏｕｔを、デジタル信号Ｄｏｕｔとして出力する。

Ｄｏｕｔ＝Ｄｃｎｔ＋Ｄｏｆｆ＝−４１＋１１２＝７１ ・・・（４）

なお、従来のＡ／Ｄ変換回路６０９の動作では、データ処理回路６３が、リセット＋信号レベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｓｏから、リセットレベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｒｏを減算するデジタルＣＤＳ処理を行って、デジタル信号Ｄｏｕｔとして出力する。図２に示した一例では、デジタル値Ｄｓｏ＝８１であり、デジタル値Ｄｒｏ＝１０であるため、従来のＡ／Ｄ変換回路６０９も、下式（５）に示したようなデジタル信号Ｄｏｕｔを出力する。

Ｄｏｕｔ＝Ｄｓｏ−Ｄｒｏ＝８１−１０＝７１ ・・・（５）

このようにして、Ａ／Ｄ変換回路１０９では、第１の具体例で示した動作によって、従来のＡ／Ｄ変換回路６０９と同じ結果のデジタル信号Ｄｏｕｔを出力する。

ここで、Ａ／Ｄ変換回路１０９に備えたカウンタ１３のビット数について説明する。図２に示した第１の具体例では、ランプ期間Ｔｒｓの全ての期間を計数したときのカウント値＝１２７であるため、カウンタに必要とされる通常のビット数は、７ビットである。この通常のビット数（７ビット）は、従来の固体撮像装置６００においてＡ／Ｄ変換回路６０９内のデータ処理回路６３に備えたカウンタに必要とされるビット数である。

しかし、固体撮像装置１００内のＡ／Ｄ変換回路１０９に備えたカウンタ１３は、上述したように、制御回路１０７が分割したランプ期間Ｔｒｓの内、いずれか１つの分割ランプ期間内の時間を計数する。より具体的には、図２に示したように、カウンタ１３は、制御回路１０７がランプ期間Ｔｒｓを２等分した２つの分割ランプ期間の内、１つの分割ランプ期間Ｔｒｓ２内の時間を計数する。このため、カウンタ１３が計数する分割ランプ期間の最大のカウント値は、カウント値＝６３であり、カウンタ１３に必要とされるビット数は、６ビットとなる。

このように、固体撮像装置１００では、制御回路１０７がランプ期間Ｔｒｓを分割することによって、分割数ｎに応じたビット数だけ、Ａ／Ｄ変換回路１０９に備えたカウンタ１３のビット数を削減することができる。より具体的には、２を底とする分割数ｎの対数（＝ｌｏｇ_２ｎ）のビット数だけ、つまり、制御回路１０７が出力する停止位置信号ＳＴＰＮＯのビット数Ｎ（＝ｌｏｇ_２ｎ）と同じビット数だけ、カウンタ１３のビット数を削減することができる。これにより、固体撮像装置１００では、カラムＡ／Ｄ変換回路１０５に備えたそれぞれのＡ／Ｄ変換回路１０９内のカウンタ１３のビット数を削減することができる。

そして、固体撮像装置１００内のカラムＡ／Ｄ変換回路１０５では、それぞれのＡ／Ｄ変換回路１０９に共通のデコーダ１１０が、制御回路１０７が出力した停止位置信号ＳＴＰＮＯ（メモリ１４が保持した停止信号値Ｄｓｔｐ）に基づいてオフセット値Ｄｏｆｆを決定し、ビット数が削減されたカウンタ１３が出力するデジタル値Ｄｃｎｔにオフセット値Ｄｏｆｆを加算することによって、出力するデジタル信号の値を補正する。これにより、カラムＡ／Ｄ変換回路１０５を備えた固体撮像装置１００は、従来の固体撮像装置６００と同じ結果のデジタル値を、最終的なデジタル信号Ｄｏｕｔとして出力することができる。

＜第２の具体例＞
次に、固体撮像装置１００に備えたＡ／Ｄ変換回路１０９の別の動作について説明する。 図４は、本第１の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９の動作における第２の具体例を示したタイミングチャートである。図４に示した第２の具体例のタイミングチャートは、信号読み出し期間におけるアナログ信号Ｖｉｎの電位が、アナログ信号Ｖｉｎの中間電位Ｖｍよりも高い場合（Ｖｉｎ＞Ｖｍ）のタイミングチャートの一例である。

図４にも、図２に示した第１の具体例のタイミングチャートと同様に、固体撮像装置１００の１つの水平期間におけるアナログ信号Ｖｉｎおよびランプ波Ｖｒａｍｐの波形と、比較器出力信号ＣＭＰＯＵＴと、計数停止信号ＣＮＴＳＴＰおよび停止位置信号ＳＴＰＮＯとを示している。また、図４にも、図２に示した第１の具体例のタイミングチャートと同様に、Ａ／Ｄ変換回路１０９に備えたカウンタ１３と、図９に示した従来の固体撮像装置６００内のＡ／Ｄ変換回路６０９に備えたカウンタとの駆動期間を示している。

なお、図４に示した第２の具体例のタイミングチャートは、図２に示した第１の具体例のタイミングチャートが信号読み出し期間におけるアナログ信号Ｖｉｎの電位が、アナログ信号Ｖｉｎの中間電位Ｖｍよりも低い場合（Ｖｉｎ＜Ｖｍ）であったのに対して、アナログ信号Ｖｉｎの中間電位Ｖｍよりも高い場合（Ｖｉｎ＞Ｖｍ）であることのみが異なる。従って、以下の説明においては、図２に示した第１の具体例のタイミングチャートと異なる動作について説明し、図２に示した第１の具体例のタイミングチャートと同じ動作に関する詳細な説明は省略する。

まず、図４に示したＡ／Ｄ変換回路１０９による第２の具体例のアナログデジタル変換の動作では、リセット期間において、コンパレータ１２が、図２に示した第１の具体例と同様に、ランプ期間Ｔｒｒの開始のタイミングである時刻ｔｒ０から、アナログ信号処理回路１０３から入力されたリセットレベルのアナログ信号Ｖｉｎの電位と、ＤＡＣ１０４から入力されたランプ波Ｖｒａｍｐの電位との比較処理を行う。そして、コンパレータ１２は、ランプ波Ｖｒａｍｐの電位が、リセットレベルのアナログ信号Ｖｉｎの電位以下の電位になった時刻ｔｒｉｎのときから、“Ｈｉｇｈ”レベルの比較器出力信号ＣＭＰＯＵＴをカウンタ１３とメモリ１４とに出力する。

そして、カウンタ１３は、図２に示した第１の具体例と同様に、ランプ期間Ｔｒｒの期間において、比較器出力信号ＣＭＰＯＵＴが入力された時刻ｔｒｉｎのタイミングから時間の計数を開始し、その後、制御回路１０７から計数停止信号ＣＮＴＳＴＰが入力された時刻ｔｒ１のタイミングで時間の計数を停止する。このようにして、カウンタ１３は、図４に示した期間ｔｒｎの期間の基準のクロック信号の数（クロック数）を計数し、アナログ信号処理回路１０３から入力されたリセットレベルのアナログ信号Ｖｉｎの大きさ（画素１１のリセット信号の値）に応じたデジタル値を得る。図４には、リセットレベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｒｎとして、デジタル値Ｄｒｎ＝１４を得る場合を示している。

なお、従来のＡ／Ｄ変換回路６０９の動作では、図４に示した時刻ｔｒ０から時刻ｔｒｉｎまでの期間ｔｒｏの期間の基準のクロック信号の数（クロック数）を計数し、リセットレベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｒｏとして、デジタル値Ｄｒｏ＝１を得ることになる。

続いて、図４に示したＡ／Ｄ変換回路１０９による第２の具体例のアナログデジタル変換の動作では、信号読み出し期間において、コンパレータ１２が、図２に示した第１の具体例と同様に、ランプ期間Ｔｒｓの開始のタイミングである時刻ｔｓ０から、アナログ信号処理回路１０３から入力されたリセット＋信号レベルのアナログ信号Ｖｉｎの電位と、ＤＡＣ１０４から入力されたランプ波Ｖｒａｍｐの電位との比較処理を行う。そして、コンパレータ１２は、ランプ波Ｖｒａｍｐの電位が、リセット＋信号レベルのアナログ信号Ｖｉｎの電位以下の電位になった時刻ｔｓｉｎのときから、“Ｈｉｇｈ”レベルの比較器出力信号ＣＭＰＯＵＴをカウンタ１３とメモリ１４とに出力する。

そして、カウンタ１３は、ランプ期間Ｔｒｓの期間において、比較器出力信号ＣＭＰＯＵＴが入力された時刻ｔｓｉｎのタイミングから時間の計数を開始する。すなわち、本第２の具体例では、分割ランプ期間Ｔｒｓ１のときに時間の計数を開始する。その後、カウンタ１３は、時間の計数を開始した後で、制御回路１０７から計数停止信号ＣＮＴＳＴＰが最初に入力された時刻ｔｓ１のタイミングのときに、時間の計数を停止する。このようにして、カウンタ１３は、図４に示した分割ランプ期間Ｔｒｓ１内の期間ｔｓｎの時間（クロック数）を計数し、アナログ信号処理回路１０３から入力されたリセット＋信号レベルのアナログ信号Ｖｉｎの大きさ（画素１１のリセット信号の値と画素信号の値との合計）に応じたデジタル値を得る。図４には、リセット＋信号レベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｓｎとして、デジタル値Ｄｓｎ＝９を得る場合を示している。

なお、従来のＡ／Ｄ変換回路６０９の動作では、図４に示した時刻ｔｓ０から時刻ｔｓｉｎまでの期間ｔｓｏの期間の基準のクロック信号の数（クロック数）を計数し、リセット＋信号レベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｓｏとして、デジタル値Ｄｓｏ＝５４を得ることになる。

その後、カウンタ１３は、図２に示した第１の具体例と同様に、リセット期間と信号読み出し期間とのそれぞれの期間で得たデジタル値Ｄｒｎとデジタル値Ｄｓｎとに基づいたデジタルＣＤＳ処理によって、Ａ／Ｄ変換回路１０９に入力されたアナログ信号Ｖｉｎの大きさに応じたデジタル値Ｄｃｎｔを算出し、算出したデジタル値Ｄｃｎｔをメモリ１４に出力する。図４に示した一例では、デジタル値Ｄｒｎ＝１４であり、デジタル値Ｄｓｎ＝９であるため、カウンタ１３は、下式（６）に示したようなデジタル値Ｄｃｎｔを算出してメモリ１４に出力する。

Ｄｃｎｔ＝Ｄｒｎ−Ｄｓｎ＝１４−９＝５ ・・・（６）

これにより、メモリ１４は、図２に示した第１の具体例と同様に、カウンタ１３から入力されたデジタル値Ｄｃｎｔを保持する。また、メモリ１４は、図２に示した第１の具体例と同様に、比較器出力信号ＣＭＰＯＵＴが入力された時刻ｔｓｉｎのタイミングのときに、制御回路１０７から入力された停止位置信号ＳＴＰＮＯの１ビットの情報を、停止信号値Ｄｓｔｐとして保持する。図４に示した一例では、停止信号値Ｄｓｔｐ＝０を保持する。

そして、メモリ１４は、図２に示した第１の具体例と同様に、保持したデジタル値Ｄｃｎｔと停止信号値Ｄｓｔｐとを、アナログ信号処理回路１０３から入力されたアナログ信号Ｖｉｎの大きさに応じてＡ／Ｄ変換回路１０９が生成したデジタル値Ｄｏとして、デコーダ１１０に出力する。

デコーダ１１０は、図２に示した第１の具体例と同様に、Ａ／Ｄ変換回路１０９から入力されたデジタル値Ｄｏに含まれる停止信号値Ｄｓｔｐに基づいて、上式（２）によって、デジタル値Ｄｃｎｔを補正するためのオフセット値Ｄｏｆｆを決定する。図４に示した一例では、デジタル値Ｄｓｍａｘ＝１２７、デジタル値Ｄｒｍａｘ＝１５、分割数ｎ＝２である。また、図４に示した一例では、停止信号値Ｄｓｔｐ＝０である。従って、デコーダ１１０は、下式（７）に示したようなオフセット値Ｄｏｆｆを算出する。なお、ここでデコーダ１１０が算出するオフセット値Ｄｏｆｆは、図３において停止信号値Ｄｓｔｐ＝０に対応するオフセット値Ｄｏｆｆと同じ値である。

Ｄｏｆｆ＝（１２７＋１）×（０＋１）／２−（１５＋１）＝１２８×１／２−１６
＝４８ ・・・（７）

そして、デコーダ１１０は、図２に示した第１の具体例と同様に、決定したオフセット値Ｄｏｆｆを、Ａ／Ｄ変換回路１０９から入力されたデジタル値Ｄｏに含まれるデジタル値Ｄｃｎｔに加算して、Ａ／Ｄ変換回路１０９がアナログデジタル変換した、画素１１に入射した光量に応じたデジタル信号Ｄｏｕｔとして出力する。図４に示した一例では、下式（８）に示したようなデジタル信号Ｄｏｕｔを、デジタル信号Ｄｏｕｔとして出力する。

Ｄｏｕｔ＝Ｄｃｎｔ＋Ｄｏｆｆ＝５＋４８＝５３ ・・・（８）

なお、従来のＡ／Ｄ変換回路６０９の動作では、デジタル値Ｄｓｏ＝５４であり、デジタル値Ｄｒｏ＝１であるため、データ処理回路６３によるデジタルＣＤＳ処理によって、下式（９）に示したようなデジタル信号Ｄｏｕｔを出力する。

Ｄｏｕｔ＝Ｄｓｏ−Ｄｒｏ＝５４−１＝５３ ・・・（９）

このようにして、Ａ／Ｄ変換回路１０９では、第２の具体例で示した動作によっても、従来のＡ／Ｄ変換回路６０９と同じ結果のデジタル信号Ｄｏｕｔを出力する。

このように、固体撮像装置１００では、制御回路１０７が、予め定めたランプ期間Ｔｒｓを分割数ｎの複数の分割ランプ期間に分割し、固体撮像装置１００内のＡ／Ｄ変換回路１０９に備えたカウンタ１３は、制御回路１０７が分割したランプ期間の内、いずれか１つの分割ランプ期間内の時間を計数する。これにより、固体撮像装置１００では、それぞれのＡ／Ｄ変換回路１０９内のカウンタ１３のビット数を削減することができるとともに、信号読み出し期間におけるアナログ信号Ｖｉｎの電位がアナログ信号Ｖｉｎの中間電位Ｖｍよりも低い場合（Ｖｉｎ＜Ｖｍ）におけるカウンタ１３の駆動期間を、従来の固体撮像装置６００においてＡ／Ｄ変換回路６０９内のデータ処理回路６３に備えたカウンタの駆動期間以下にすることができる。このことにより、固体撮像装置１００では、固体撮像装置１００自体の回路規模を削減することができるとともに、固体撮像装置１００内のＡ／Ｄ変換回路１０９に備えたカウンタ１３の消費電力を削減することができる。より具体的には、信号読み出し期間におけるアナログ信号Ｖｉｎの電位がアナログ信号Ｖｉｎの中間電位Ｖｍよりも低い場合（Ｖｉｎ＜Ｖｍ）、すなわち、図２に示したような第１の具体例の動作では、カウンタ１３の駆動期間（＝期間ｔｓｎ）が、従来のＡ／Ｄ変換回路６０９の動作におけるカウンタ１３の駆動期間（＝期間ｔｓｏ）と等しいか、必ず短くなるため、カウンタ１３の消費電力を削減することができる。

ここで、固体撮像装置１００内のＡ／Ｄ変換回路１０９に備えたカウンタ１３の消費電力について説明する。図５は、本第１の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９に入力されるアナログ信号Ｖｉｎとカウンタの駆動期間との関係を示した図である。図５には、第１の具体例および第２の具体例において、固体撮像装置１００に備えたＡ／Ｄ変換回路１０９に入力される信号読み出し期間におけるアナログ信号Ｖｉｎの電位が、最小電位Ｖｍｉｎから最大電位Ｖｍａｘまで一様に分布している場合におけるカウンタの駆動期間を示している。なお、図５（ａ）には、従来のＡ／Ｄ変換回路６０９におけるアナログ信号Ｖｉｎとカウンタの駆動期間ｔｓｏとの関係を示し、図５（ｂ）には、Ａ／Ｄ変換回路１０９におけるアナログ信号Ｖｉｎとカウンタの駆動期間ｔｓｎとの関係を示している。

図５（ａ）に示したように、従来のＡ／Ｄ変換回路６０９に最小電位Ｖｍｉｎから最大電位Ｖｍａｘまで一様に分布しているアナログ信号Ｖｉｎが入力されると、Ａ／Ｄ変換回路６０９内のデータ処理回路６３に備えたカウンタの駆動期間は、ランプ期間Ｔｒｓの全ての期間から駆動期間＝０まで一様に分布することになる。より具体的には、アナログ信号Ｖｉｎの電位が最小電位Ｖｍｉｎのときのカウンタの駆動期間はランプ期間Ｔｒｓから、アナログ信号Ｖｉｎの電位が高くなるにつれてカウンタの駆動期間が短くなり、アナログ信号Ｖｉｎの電位が最大電位Ｖｍａｘのときに、カウンタの駆動期間＝０になる。このため、従来の固体撮像装置６００に備えたＡ／Ｄ変換回路６０９におけるカウンタの消費電力は、図５（ａ）に示した領域Ａ、領域Ｂ、および領域Ｃで示されたカウンタの駆動期間の面積の合計に相当する消費電力となる。

しかし、固体撮像装置１００では、図５（ｂ）に示したように、制御回路１０７が、アナログ信号Ｖｉｎの電位が中間電位Ｖｍである位置でランプ期間Ｔｒｓを２等分し、Ａ／Ｄ変換回路１０９に備えたカウンタ１３は、いずれか１つの分割ランプ期間内の時間を計数する。このため、Ａ／Ｄ変換回路１０９に最小電位Ｖｍｉｎから最大電位Ｖｍａｘまで一様に分布しているアナログ信号Ｖｉｎが入力された場合でも、カウンタ１３の駆動期間は、図５（ｂ）に示したように、中間電位Ｖｍのときに一旦、駆動期間＝０になる。

より具体的には、アナログ信号Ｖｉｎの電位が最小電位Ｖｍｉｎのときのカウンタの駆動期間＝０から、アナログ信号Ｖｉｎの電位が高くなるにつれてカウンタの駆動期間が長くなり、アナログ信号Ｖｉｎの電位が中間電位Ｖｍのときに、カウンタ１３の駆動期間が分割ランプ期間Ｔｒｓ２となる。その後、アナログ信号Ｖｉｎの電位が中間電位Ｖｍよりも高くなると、一旦カウンタの駆動期間＝０となり、さらに、アナログ信号Ｖｉｎの電位が高くなるにつれて駆動期間＝０からカウンタの駆動期間が再び長くなり、アナログ信号Ｖｉｎの電位が最大電位Ｖｍａｘのときに、カウンタ１３の駆動期間が分割ランプ期間Ｔｒｓ１となる。

このため、固体撮像装置１００に備えたＡ／Ｄ変換回路１０９におけるカウンタ１３の消費電力は、図５（ｂ）に示した領域Ａおよび領域Ｂで示されたカウンタの駆動期間の面積の合計に相当する消費電力となる。これは、図５（ａ）と図５（ｂ）と比較してわかるように、固体撮像装置１００では、図５（ａ）に示した領域Ｃで示されたカウンタの駆動期間の面積に相当する消費電力を削減していることになる。ここで、領域Ｃで示されたカウンタの駆動期間の面積に相当する消費電力は、従来の固体撮像装置６００の消費電力の半分に相当する。つまり、固体撮像装置１００では、従来の固体撮像装置６００の１／２（＝１／ｎ）に、それぞれのＡ／Ｄ変換回路１０９に備えたカウンタ１３の消費電力を低減することができる。

上記に述べたとおり、本第１の実施形態の固体撮像装置１００では、予め定めたランプ期間Ｔｒｓを２つの分割ランプ期間に分割し、Ａ／Ｄ変換回路１０９に備えたカウンタ１３は、分割したいずれか１つの分割ランプ期間内の時間を計数する。これにより、Ａ／Ｄ変換回路１０９に備えたカウンタ１３がそれぞれの分割ランプ期間において計数する最大のカウント値が小さくなり、カウンタ１３に必要とされるビット数を１ビット（＝ｌｏｇ_２ｎビット）のビット数だけ、削減することができる。このことにより、Ａ／Ｄ変換回路１０９（より詳細には、カウンタ１３）の回路規模および回路面積を削減することができ、Ａ／Ｄ変換回路１０９を画素アレイ部１０２の列の数だけ複数備えている本第１の実施形態の固体撮像装置１００では、より顕著に固体撮像装置１００自体の回路規模および回路面積の削減の効果を得ることができる。

また、本第１の実施形態の固体撮像装置１００では、Ａ／Ｄ変換回路１０９に備えたカウンタ１３が分割ランプ期間内の時間を計数する動作や、カウンタ１３のビット数の削減に伴って、Ａ／Ｄ変換回路１０９内のカウンタ１３の駆動期間が短くなり、カウンタ１３の消費電力を低減することができる。このことにより、Ａ／Ｄ変換回路１０９（より詳細には、カウンタ１３）の消費電力を低減することができ、Ａ／Ｄ変換回路１０９を画素アレイ部１０２の列の数だけ複数備えている本第１の実施形態の固体撮像装置１００では、より顕著に固体撮像装置１００自体の消費電力の低減の効果を得ることができる。

なお、本第１の実施形態の固体撮像装置１００では、Ａ／Ｄ変換回路１０９に備えたカウンタ１３のビット数の削減に伴って少なくなる最終的に出力するデジタル信号Ｄｏｕｔのビット数は、固体撮像装置１００内のカラムＡ／Ｄ変換回路１０５において、それぞれのＡ／Ｄ変換回路１０９に共通のデコーダ１１０が、ビット数が削減されたカウンタ１３が出力するデジタル値Ｄｃｎｔにオフセット値Ｄｏｆｆを加算することによって補正する。このため、本第１の実施形態の固体撮像装置１００では、従来のＡ／Ｄ変換回路６０９をカラムＡ／Ｄ変換回路６０５内に備えた従来の固体撮像装置６００と同じ結果のデジタル値を、最終的なデジタル信号Ｄｏｕｔとして出力することができ、固体撮像装置１００の性能を低下させずに、回路規模および回路面積の削減の効果と、消費電力の低減の効果とを得ることができる。

なお、本第１の実施形態の固体撮像装置１００では、制御回路１０７が予め定めたランプ期間Ｔｒｓを分割ランプ期間Ｔｒｓ１と分割ランプ期間Ｔｒｓ２とに２等分する、分割数ｎ＝２の場合の動作について説明した。しかし、固体撮像装置１００における分割数ｎは、分割数ｎ＝２に限定されるものではない。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。本第２の実施形態の固体撮像装置は、制御回路１０７が読み出し期間におけるランプ期間を分割する分割数ｎのみが、第１の実施形態の固体撮像装置１００と異なる。なお、本第２の実施形態における固体撮像装置の構成は、第１の実施形態の固体撮像装置１００と同様の構成である。従って、本第２の実施形態の説明においては、第１の実施形態の固体撮像装置１００に備えた制御回路１０７が、ランプ期間を異なる分割数ｎに分割するものとし、本第２の実施形態における固体撮像装置の構成要素に関する詳細な説明は省略する。

なお、以下の説明においては、本第２の実施形態の固体撮像装置の動作を、図１に示した第１の実施形態の固体撮像装置１００の構成要素と同一の符号を用いて説明する。例えば、本第２の実施形態の固体撮像装置も、固体撮像装置１００として説明する。

＜第３の具体例＞
ここで、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９の動作について説明する。本第３の具体例では、制御回路１０７が、ランプ期間を４等分した場合、すなわち、分割数ｎ＝４である場合におけるＡ／Ｄ変換回路１０９のアナログデジタル変換の動作について説明する。なお、本第３の具体例でも、説明を容易にするため、信号読み出し期間のみを４等分した場合について説明する。

図６は、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９の動作における第３の具体例を示したタイミングチャートである。図６に示した第３の具体例のタイミングチャートは、アナログ信号Ｖｉｎの最大電位Ｖｍａｘと最小電位Ｖｍｉｎとの電位差を、電位Ｖｍ１（Ｖｍ１＝３×（Ｖｍａｘ＋Ｖｍｉｎ）／４）、電位Ｖｍ２（Ｖｍ２＝２×（Ｖｍａｘ＋Ｖｍｉｎ）／４）、および電位Ｖｍ３（Ｖｍ３＝（Ｖｍａｘ＋Ｖｍｉｎ）／４）で４つに分けたときに、信号読み出し期間におけるアナログ信号Ｖｉｎの電位が、電位Ｖｍ３と電位Ｖｍ２との間にある場合（Ｖｍ３≦Ｖｉｎ＜Ｖｍ２）のタイミングチャートの一例である。

なお、図６に示した第３の具体例のタイミングチャートにおけるアナログ信号Ｖｉｎの電位は、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例におけるアナログ信号Ｖｉｎの電位と同じ電位である。従って、本第３の具体例においても、Ａ／Ｄ変換回路１０９は、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例と同じデジタル値のデジタル信号Ｄｏｕｔを出力することになる。

図６にも、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例のタイミングチャートと同様に、本第２の実施形態の固体撮像装置１００の１つの水平期間におけるアナログ信号Ｖｉｎおよびランプ波Ｖｒａｍｐの波形と、比較器出力信号ＣＭＰＯＵＴと、計数停止信号ＣＮＴＳＴＰおよび停止位置信号ＳＴＰＮＯとを示している。また、図６にも、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例のタイミングチャートと同様に、Ａ／Ｄ変換回路１０９に備えたカウンタ１３と、図９に示した従来の固体撮像装置６００内のＡ／Ｄ変換回路６０９に備えたカウンタとの駆動期間を示している。

なお、本第３の具体例でも、図６に示したように、リセット期間内の時刻ｔｒ０〜時刻ｔｒ１までのランプ期間Ｔｒｒにおけるクロック数は１５であり、すなわち、ランプ期間Ｔｒｒにおけるデジタル値の最大値＝１５であり、信号読み出し期間内の時刻ｔｓ０〜時刻ｔｓ２までのランプ期間Ｔｒｓにおけるクロック数は１２７である、すなわち、ランプ期間Ｔｒｓにおけるデジタル値の最大値＝１２７であるものとする。

制御回路１０７は、読み出し期間におけるランプ期間Ｔｒｓを、時刻ｔｓ０〜時刻ｔｓ１までの分割ランプ期間Ｔｒｓ１と、時刻ｔｓ１〜時刻ｔｓ２までの分割ランプ期間Ｔｒｓ２と、時刻ｔｓ２〜時刻ｔｓ３までの分割ランプ期間Ｔｒｓ３と、時刻ｔｓ３〜時刻ｔｓ４までの分割ランプ期間Ｔｒｓ４とに４等分する。そして、制御回路１０７は、図６に示したように、それぞれの分割ランプ期間が終了するタイミングのとき、すなわち、分割ランプ期間Ｔｒｓ１〜分割ランプ期間Ｔｒｓ４のそれぞれが終了するタイミングのときに、“Ｈｉｇｈ”レベルの計数停止信号ＣＮＴＳＴＰを、カラムＡ／Ｄ変換回路１０５に備えたそれぞれのＡ／Ｄ変換回路１０９内のカウンタ１３に出力する。

また、制御回路１０７は、それぞれの分割ランプ期間（分割ランプ期間Ｔｒｓ１〜分割ランプ期間Ｔｒｓ４）を判別するための停止位置信号ＳＴＰＮＯを、カラムＡ／Ｄ変換回路１０５に備えたそれぞれのＡ／Ｄ変換回路１０９内のメモリ１４に出力する。なお、本第３の具体例では、ランプ期間Ｔｒｓを４等分する、すなわち、分割数ｎ＝４であるため、図６に示したように、停止位置信号ＳＴＰＮＯはＮ＝ｌｏｇ_２ｎ＝ｌｏｇ_２４＝２ビットの情報である。

なお、図６に示した第３の具体例でも、ランプ期間Ｔｒｓの全ての期間を計数したときのカウント値＝１２７であるため、カウンタに必要とされる通常のビット数は、７ビットであるが、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９内のカウンタ１３は、上述したように、制御回路１０７が分割したランプ期間Ｔｒｓの内、いずれか１つの分割ランプ期間内の時間を計数する。すなわち、図６に示した第３の具体例では、カウンタ１３は、制御回路１０７がランプ期間Ｔｒｓを４等分したそれぞれの分割ランプ期間（分割ランプ期間Ｔｒｓ１〜分割ランプ期間Ｔｒｓ４）の内、１つの分割ランプ期間内の時間を計数する。従って、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９内のカウンタ１３のビット数は、制御回路１０７が出力する停止位置信号ＳＴＰＮＯのビット数Ｎと同じ２ビットだけ削減され、５ビットとなる。つまり、第１の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９内のカウンタ１３よりも、さらに１ビット削減することができる。このため、カウンタ１３が計数する分割ランプ期間の最大のカウント値は、カウント値＝３１である。

本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９によるアナログデジタル変換の動作では、まず、リセット期間において、コンパレータ１２が、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例と同様に、ランプ期間Ｔｒｒの開始のタイミングである時刻ｔｒ０から、アナログ信号処理回路１０３から入力されたリセットレベルのアナログ信号Ｖｉｎの電位と、ＤＡＣ１０４から入力されたランプ波Ｖｒａｍｐの電位との比較処理を行う。そして、コンパレータ１２は、ランプ波Ｖｒａｍｐの電位が、リセットレベルのアナログ信号Ｖｉｎの電位以下の電位になった時刻ｔｒｉｎのときから、“Ｈｉｇｈ”レベルの比較器出力信号ＣＭＰＯＵＴをカウンタ１３とメモリ１４とに出力する。

そして、カウンタ１３は、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例と同様に、ランプ期間Ｔｒｒの期間において、比較器出力信号ＣＭＰＯＵＴが入力された時刻ｔｒｉｎのタイミングから時間の計数を開始し、その後、制御回路１０７から計数停止信号ＣＮＴＳＴＰが入力された時刻ｔｒ１のタイミングで時間の計数を停止する。このようにして、カウンタ１３は、図６に示した期間ｔｒｎの期間の基準のクロック信号の数（クロック数）を計数し、アナログ信号処理回路１０３から入力されたリセットレベルのアナログ信号Ｖｉｎの大きさ（画素１１のリセット信号の値）に応じたデジタル値を得る。図６には、リセットレベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｒｎとして、デジタル値Ｄｒｎ＝５を得る場合を示している。

なお、従来のＡ／Ｄ変換回路６０９の動作では、図６に示した時刻ｔｒ０から時刻ｔｒｉｎまでの期間ｔｒｏの期間の基準のクロック信号の数（クロック数）を計数し、リセットレベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｒｏとして、デジタル値Ｄｒｏ＝１０を得ることになる。

続いて、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９によるアナログデジタル変換の動作では、信号読み出し期間において、コンパレータ１２が、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例と同様に、ランプ期間Ｔｒｓの開始のタイミングである時刻ｔｓ０から、アナログ信号処理回路１０３から入力されたリセット＋信号レベルのアナログ信号Ｖｉｎの電位と、ＤＡＣ１０４から入力されたランプ波Ｖｒａｍｐの電位との比較処理を行う。そして、コンパレータ１２は、ランプ波Ｖｒａｍｐの電位が、リセット＋信号レベルのアナログ信号Ｖｉｎの電位以下の電位になった時刻ｔｓｉｎのときから、“Ｈｉｇｈ”レベルの比較器出力信号ＣＭＰＯＵＴをカウンタ１３とメモリ１４とに出力する。

そして、カウンタ１３は、ランプ期間Ｔｒｓの期間において、比較器出力信号ＣＭＰＯＵＴが入力された時刻ｔｓｉｎのタイミングから時間の計数を開始する、すなわち、本第３の具体例では、分割ランプ期間Ｔｒｓ３になってから時間の計数を開始する。その後、カウンタ１３は、時間の計数を開始した後で、制御回路１０７から計数停止信号ＣＮＴＳＴＰが最初に入力された時刻ｔｓ３のタイミングのときに、時間の計数を停止する。このようにして、カウンタ１３は、図６に示した分割ランプ期間Ｔｒｓ３内の期間ｔｓｎの時間（クロック数）を計数し、アナログ信号処理回路１０３から入力されたリセット＋信号レベルのアナログ信号Ｖｉｎの大きさ（画素１１のリセット信号の値と画素信号の値との合計）に応じたデジタル値を得る。図６には、リセット＋信号レベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｓｎとして、デジタル値Ｄｓｎ＝１４を得る場合を示している。

なお、従来のＡ／Ｄ変換回路６０９の動作では、図６に示した時刻ｔｓ０から時刻ｔｓｉｎまでの期間ｔｓｏの期間の基準のクロック信号の数（クロック数）を計数し、リセット＋信号レベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｓｏとして、デジタル値Ｄｓｏ＝８１を得ることになる。

その後、カウンタ１３は、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例と同様に、リセット期間と信号読み出し期間とのそれぞれの期間で得たデジタル値Ｄｒｎとデジタル値Ｄｓｎとに基づいたデジタルＣＤＳ処理によって、Ａ／Ｄ変換回路１０９に入力されたアナログ信号Ｖｉｎの大きさに応じたデジタル値Ｄｃｎｔを算出し、算出したデジタル値Ｄｃｎｔをメモリ１４に出力する。図６に示した一例では、デジタル値Ｄｒｎ＝５であり、デジタル値Ｄｓｎ＝１４であるため、カウンタ１３は、下式（１０）に示したようなデジタル値Ｄｃｎｔを算出してメモリ１４に出力する。

Ｄｃｎｔ＝Ｄｒｎ−Ｄｓｎ＝５−１４＝−９ ・・・（１０）

これにより、メモリ１４は、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例と同様に、カウンタ１３から入力されたデジタル値Ｄｃｎｔを保持する。また、メモリ１４は、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例と同様に、比較器出力信号ＣＭＰＯＵＴが入力された時刻ｔｓｉｎのタイミングのときに、制御回路１０７から入力された停止位置信号ＳＴＰＮＯの２ビットの情報を、停止信号値Ｄｓｔｐとして保持する。図６に示した一例では、停止信号値Ｄｓｔｐ＝２を保持する。

そして、メモリ１４は、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例と同様に、保持したデジタル値Ｄｃｎｔと停止信号値Ｄｓｔｐとを、アナログ信号処理回路１０３から入力されたアナログ信号Ｖｉｎの大きさに応じてＡ／Ｄ変換回路１０９が生成したデジタル値Ｄｏとして、デコーダ１１０に出力する。

デコーダ１１０は、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例と同様に、Ａ／Ｄ変換回路１０９から入力されたデジタル値Ｄｏに含まれる停止信号値Ｄｓｔｐに基づいて、上式（２）によって、デジタル値Ｄｃｎｔを補正するためのオフセット値Ｄｏｆｆを決定する。図６に示した一例では、デジタル値Ｄｓｍａｘ＝１２７、デジタル値Ｄｒｍａｘ＝１５、分割数ｎ＝４である。また、図６に示した一例では、停止信号値Ｄｓｔｐ＝２である。従って、デコーダ１１０は、下式（１１）に示したようなオフセット値Ｄｏｆｆを算出する。

Ｄｏｆｆ＝（１２７＋１）×（２＋１）／４−（１５＋１）＝１２８×３／４−１６
＝８０ ・・・（１１）

なお、上述したように、オフセット値Ｄｏｆｆは、停止信号値Ｄｓｔｐのそれぞれに対して事前に算出しておくこともできる。例えば、図６に示した一例においては、それぞれの停止信号値Ｄｓｔｐに対応する図７に示したようなオフセット値Ｄｏｆｆを事前に算出する。そして、上述したように、事前に算出したそれぞれのオフセット値Ｄｏｆｆを、デコーダ１１０のテーブルとして設定または記憶しておく構成にすることもできる。

そして、デコーダ１１０は、図２に示した第１の実施形態の固体撮像装置１００の第１の具体例と同様に、決定したオフセット値Ｄｏｆｆを、Ａ／Ｄ変換回路１０９から入力されたデジタル値Ｄｏに含まれるデジタル値Ｄｃｎｔに加算して、Ａ／Ｄ変換回路１０９がアナログデジタル変換した、画素１１に入射した光量に応じたデジタル信号Ｄｏｕｔとして出力する。図６に示した一例では、下式（１２）に示したようなデジタル信号Ｄｏｕｔを、デジタル信号Ｄｏｕｔとして出力する。

Ｄｏｕｔ＝Ｄｃｎｔ＋Ｄｏｆｆ＝−９＋８０＝７１ ・・・（１２）

なお、従来のＡ／Ｄ変換回路６０９の動作では、デジタル値Ｄｓｏ＝８１であり、デジタル値Ｄｒｏ＝１０であるため、データ処理回路６３によるデジタルＣＤＳ処理によって、下式（１３）に示したようなデジタル信号Ｄｏｕｔを出力する。

Ｄｏｕｔ＝Ｄｓｏ−Ｄｒｏ＝８１−１０＝７１ ・・・（１３）

このようにして、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９では、第３の具体例で示した動作によって、従来のＡ／Ｄ変換回路６０９と同じ結果のデジタル信号Ｄｏｕｔを出力する。

なお、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９による他の電位のアナログ信号Ｖｉｎのアナログデジタル変換の動作は、図２および図４に示した第１の実施形態の固体撮像装置１００の第１の具体例および第２の具体例の動作や、図６に示した第３の具体例に基づいて同様に考えることができるため、詳細な説明は省略する。

このように、本第２の実施形態の固体撮像装置１００でも、制御回路１０７が、予め定めたランプ期間Ｔｒｓを分割数ｎの複数の分割ランプ期間に分割することによって、本第２の実施形態の固体撮像装置１００内のＡ／Ｄ変換回路１０９に備えたカウンタ１３のビット数を削減することができる。これにより、本第２の実施形態の固体撮像装置１００では、信号読み出し期間におけるアナログ信号Ｖｉｎの電位が電位Ｖｍ１よりも低い場合（Ｖｉｎ＜Ｖｍ１）におけるカウンタ１３の駆動期間を、従来の固体撮像装置６００においてＡ／Ｄ変換回路６０９内のデータ処理回路６３に備えたカウンタの駆動期間以下にすることができる。このことにより、本第２の実施形態の固体撮像装置１００でも、固体撮像装置１００自体の回路規模を削減することができるとともに、固体撮像装置１００内のＡ／Ｄ変換回路１０９に備えたカウンタ１３の消費電力を削減することができる。より具体的には、信号読み出し期間におけるアナログ信号Ｖｉｎの電位が電位Ｖｍ１よりも低い場合（Ｖｉｎ＜Ｖｍ１）の動作では、カウンタ１３の駆動期間（＝期間ｔｓｎ）が、従来のＡ／Ｄ変換回路６０９の動作におけるカウンタ１３の駆動期間（＝期間ｔｓｏ）と等しいか、必ず短くなるため、カウンタ１３の消費電力を削減することができる。

ここで、本第２の実施形態の固体撮像装置１００内のＡ／Ｄ変換回路１０９に備えたカウンタ１３の消費電力について説明する。図８は、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９に入力されるアナログ信号Ｖｉｎとカウンタの駆動期間との関係を示した図である。図８には、第３の具体例に示したような本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９の動作において、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９に入力される信号読み出し期間におけるアナログ信号Ｖｉｎの電位が、最小電位Ｖｍｉｎから最大電位Ｖｍａｘまで一様に分布している場合におけるカウンタの駆動期間を示している。なお、図８（ａ）には、従来のＡ／Ｄ変換回路６０９におけるアナログ信号Ｖｉｎとカウンタの駆動期間ｔｓｏとの関係を示し、図８（ｂ）には、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９におけるアナログ信号Ｖｉｎとカウンタの駆動期間ｔｓｎとの関係を示している。

図８（ａ）に示したように、従来のＡ／Ｄ変換回路６０９に最小電位Ｖｍｉｎから最大電位Ｖｍａｘまで一様に分布しているアナログ信号Ｖｉｎが入力されると、Ａ／Ｄ変換回路６０９内のデータ処理回路６３に備えたカウンタの駆動期間は、ランプ期間Ｔｒｓの全ての期間から駆動期間＝０まで一様に分布することになる。より具体的には、アナログ信号Ｖｉｎの電位が最小電位Ｖｍｉｎのときのカウンタの駆動期間はランプ期間Ｔｒｓから、アナログ信号Ｖｉｎの電位が、電位Ｖｍ３→電位Ｖｍ２→電位Ｖｍ１と高くなるにつれてカウンタの駆動期間が短くなり、アナログ信号Ｖｉｎの電位が最大電位Ｖｍａｘのときに、カウンタの駆動期間＝０になる。このため、従来の固体撮像装置６００に備えたＡ／Ｄ変換回路６０９におけるカウンタの消費電力は、図８（ａ）に示した領域Ａ〜領域Ｊで示されたカウンタの駆動期間の面積の合計に相当する消費電力となる。

しかし、本第２の実施形態の固体撮像装置１００では、図８（ｂ）に示したように、制御回路１０７が、アナログ信号Ｖｉｎの電位を、電位Ｖｍ３、電位Ｖｍ２、および電位Ｖｍ１の位置でランプ期間Ｔｒｓを４等分し、Ａ／Ｄ変換回路１０９に備えたカウンタ１３は、いずれか１つの分割ランプ期間内の時間を計数する。このため、Ａ／Ｄ変換回路１０９に最小電位Ｖｍｉｎから最大電位Ｖｍａｘまで一様に分布しているアナログ信号Ｖｉｎが入力された場合でも、カウンタ１３の駆動期間は、図８（ｂ）に示したように、電位Ｖｍ３、電位Ｖｍ２、および電位Ｖｍ１のときに一旦、駆動期間＝０になる。

より具体的には、アナログ信号Ｖｉｎの電位が最小電位Ｖｍｉｎのときのカウンタの駆動期間＝０から、アナログ信号Ｖｉｎの電位が高くなるにつれてカウンタの駆動期間が長くなり、アナログ信号Ｖｉｎの電位が電位Ｖｍ３のときに、カウンタ１３の駆動期間が分割ランプ期間Ｔｒｓ４となる。その後、アナログ信号Ｖｉｎの電位が電位Ｖｍ３よりも高くなると、一旦カウンタの駆動期間＝０となり、さらに、アナログ信号Ｖｉｎの電位が高くなるにつれて駆動期間＝０からカウンタの駆動期間が再び長くなり、アナログ信号Ｖｉｎの電位が電位Ｖｍ２のときに、カウンタ１３の駆動期間が分割ランプ期間Ｔｒｓ３となる。その後、アナログ信号Ｖｉｎの電位が電位Ｖｍ２よりも高くなると、一旦カウンタの駆動期間＝０となり、さらに、アナログ信号Ｖｉｎの電位が高くなるにつれて駆動期間＝０からカウンタの駆動期間が再び長くなり、アナログ信号Ｖｉｎの電位が電位Ｖｍ１のときに、カウンタ１３の駆動期間が分割ランプ期間Ｔｒｓ２となる。その後、アナログ信号Ｖｉｎの電位が電位Ｖｍ１よりも高くなると、一旦カウンタの駆動期間＝０となり、さらに、アナログ信号Ｖｉｎの電位が高くなるにつれて駆動期間＝０からカウンタの駆動期間が再び長くなり、アナログ信号Ｖｉｎの電位が最大電位Ｖｍａｘのときに、カウンタ１３の駆動期間が分割ランプ期間Ｔｒｓ１となる。

このため、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９におけるカウンタ１３の消費電力は、図８（ｂ）に示した領域Ａ、領域Ｂ、領域Ｃ、および領域Ｄで示されたカウンタの駆動期間の面積の合計に相当する消費電力となる。これは、図８（ａ）と図８（ｂ）と比較してわかるように、本第２の実施形態の固体撮像装置１００では、図８（ａ）に示した領域Ｅ〜領域Ｊで示されたカウンタの駆動期間の面積に相当する消費電力を削減していることになる。ここで、領域Ｅ〜領域Ｊで示されたカウンタの駆動期間の面積に相当する消費電力は、従来の固体撮像装置６００の消費電力の３／４に相当する。つまり、本第２の実施形態の固体撮像装置１００では、従来の固体撮像装置６００の１／４（＝１／ｎ）に、それぞれのＡ／Ｄ変換回路１０９に備えたカウンタ１３の消費電力を低減することができる。

上記に述べたとおり、本第２の実施形態の固体撮像装置１００では、予め定めたランプ期間Ｔｒｓを４つの分割ランプ期間に分割し、Ａ／Ｄ変換回路１０９に備えたカウンタ１３は、分割したいずれか１つの分割ランプ期間内の時間を計数する。これにより、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９内のカウンタ１３がそれぞれの分割ランプ期間において計数する最大のカウント値が小さくなり、カウンタ１３に必要とされるビット数を２ビット（＝ｌｏｇ_２ｎビット）のビット数だけ、削減することができる。このことにより、本第２の実施形態の固体撮像装置１００では、Ａ／Ｄ変換回路１０９（より詳細には、カウンタ１３）の回路規模および回路面積を、第１の実施形態の固体撮像装置１００よりもさらに削減することができ、Ａ／Ｄ変換回路１０９を画素アレイ部１０２の列の数だけ複数備えている本第２の実施形態の固体撮像装置１００では、さらに顕著に固体撮像装置１００自体の回路規模および回路面積の削減の効果を得ることができる。

また、本第２の実施形態の固体撮像装置１００では、Ａ／Ｄ変換回路１０９に備えたカウンタ１３が分割ランプ期間内の時間を計数する動作や、カウンタ１３のビット数のさらなる削減に伴って、Ａ／Ｄ変換回路１０９内のカウンタ１３の駆動期間がさらに短くなり、カウンタ１３の消費電力をさらに低減することができる。このことにより、本第２の実施形態の固体撮像装置１００に備えたＡ／Ｄ変換回路１０９（より詳細には、カウンタ１３）の消費電力をさらに低減することができ、Ａ／Ｄ変換回路１０９を画素アレイ部１０２の列の数だけ複数備えている本第２の実施形態の固体撮像装置１００では、さらに顕著に固体撮像装置１００自体の消費電力の低減の効果を得ることができる。

なお、本第２の実施形態の固体撮像装置１００でも、第１の実施形態の固体撮像装置１００と同様に、Ａ／Ｄ変換回路１０９に備えたカウンタ１３のビット数の削減に伴って少なくなる最終的に出力するデジタル信号Ｄｏｕｔのビット数を、それぞれのＡ／Ｄ変換回路１０９に共通のデコーダ１１０が補正する。このため、本第２の実施形態の固体撮像装置１００でも、従来のＡ／Ｄ変換回路６０９をカラムＡ／Ｄ変換回路６０５内に備えた従来の固体撮像装置６００と同じ結果のデジタル値を、最終的なデジタル信号Ｄｏｕｔとして出力することができ、固体撮像装置１００の性能を低下させずに、回路規模および回路面積の削減の効果と、消費電力の低減の効果とを得ることができる。

上記に述べたとおり、本発明を実施するための形態によれば、固体撮像装置に備えたＡ／Ｄ変換回路がアナログデジタル変換する予め定めたランプ期間を、分割数ｎの複数の分割ランプ期間に分割し、Ａ／Ｄ変換回路に備えたカウンタは、分割したいずれか１つの分割ランプ期間内の時間を計数する。これにより、本発明を実施するための形態では、Ａ／Ｄ変換回路に備えたカウンタがそれぞれの分割ランプ期間において計数する最大のカウント値を小さくすることができ、カウンタに必要とされるビット数を２を底とする分割数ｎの対数（＝ｌｏｇ_２ｎ）のビット数だけ、削減することができる。このことにより、本発明を実施するための形態では、Ａ／Ｄ変換回路の特にカウンタの回路規模および回路面積を削減することができ、Ａ／Ｄ変換回路を画素アレイ部の列の数だけ複数備えている固体撮像装置では、固体撮像装置自体の回路規模および回路面積のより顕著な削減効果を得ることができる。

また、本発明を実施するための形態では、Ａ／Ｄ変換回路に備えたカウンタが分割ランプ期間内の時間を計数する動作や、カウンタのビット数の削減に伴って、Ａ／Ｄ変換回路内のカウンタの駆動期間が短くなり、カウンタの消費電力を低減することができる。このことにより、本発明を実施するための形態では、Ａ／Ｄ変換回路の特にカウンタの消費電力を低減することができ、Ａ／Ｄ変換回路を画素アレイ部の列の数だけ複数備えている固体撮像装置では、固体撮像装置自体の消費電力のより顕著な低減効果を得ることができる。

また、本発明を実施するための形態では、ビット数が削減されたカウンタが出力するデジタル値にオフセット値を加算することによって、最終的に出力するデジタル信号を補正し、出力するデジタル信号のビット数を、従来のＡ／Ｄ変換回路が出力するデジタル信号のビット数と同じにする。これにより、本発明を実施するための形態では、Ａ／Ｄ変換回路の性能を低下させずに、Ａ／Ｄ変換回路の特にカウンタの回路規模および回路面積の削減と、消費電力の低減とをすることができる。このことにより、本発明を実施するための形態では、Ａ／Ｄ変換回路を画素アレイ部の列の数だけ複数備えている固体撮像装置においても、従来のＡ／Ｄ変換回路をカラムＡ／Ｄ変換回路内に備えた従来の固体撮像装置と同じ結果のデジタル値を最終的なデジタル信号として出力することができ、固体撮像装置自体の性能を低下させずに、回路規模および回路面積の削減の効果と、消費電力の低減の効果とを得ることができる。

なお、本実施形態においては、ＤＡＣ１０４が、時間に対して一定の割合で電位が減少する（単調変化する）ランプ波Ｖｒａｍｐを生成する場合について説明した。しかし、ＤＡＣ１０４が生成するランプ波Ｖｒａｍｐは、本発明を実施するための形態に限定されるものではない。例えば、時間に対して一定の割合で電位が増加する（単調変化する）ランプ波ＶｒａｍｐをＤＡＣ１０４が生成した場合であっても同様に、本発明の考え方を適用することができる。この場合には、ＤＡＣ１０４が生成するランプ波Ｖｒａｍｐに応じて、オフセット値Ｄｏｆｆを算出する方法を適宜変更する。

また、本実施形態においては、カウンタ１３が分割ランプ期間内の時間を計数する際に、カウントアップするアップカウンタの構成について説明した。しかし、カウンタ１３が時間を計数する動作は、本発明を実施するための形態に限定されるものではない。例えば、カウンタ１３は、時間を計数する際にカウントダウンするダウンカウンタであってもよく、また、例えば、条件に応じてカウントアップまたはカウントダウンするアップダウンカウンタであってもよい。この場合には、カウンタ１３の動作に応じて、オフセット値Ｄｏｆｆを算出する方法を適宜変更する。

また、本実施形態においては、Ａ／Ｄ変換回路１０９によるアナログデジタル変換の動作の説明において、制御回路１０７が、信号読み出し期間内のランプ期間Ｔｒｓをｎ分割（より具体的には、２分割または４分割）する場合について説明した。しかし、制御回路１０７が分割する期間は、本発明を実施するための形態に限定されるものではない。例えば、リセット期間内のランプ期間Ｔｒｒを、分割数ｍ（ｍは２以上の整数）の複数の期間に分割し、それぞれの分割ランプ期間が終了するタイミングのときに、Ａ／Ｄ変換回路１０９がリセットレベルのアナログ信号Ｖｉｎをアナログデジタル変換する際に行う時間の計数を停止させるための計数停止信号ＣＮＴＳＴＰを、Ａ／Ｄ変換回路１０９内のカウンタ１３に出力する構成にしてもよい。これにより、リセット期間におけるカウンタ１３の消費電力も削減することができ、Ａ／Ｄ変換回路１０９を画素アレイ部１０２の列の数だけ複数備えている固体撮像装置１００では、固体撮像装置１００自体の消費電力をさらに低減することができる。この場合には、リセット期間内のランプ期間Ｔｒｒの分割数ｍおよび信号読み出し期間内のランプ期間Ｔｒｓの分割数ｎに応じて、オフセット値Ｄｏｆｆを算出する方法を適宜変更する。

また、本実施形態においては、デコーダ１１０が、メモリ１４から入力されたデジタル値Ｄｃｎｔと停止信号値Ｄｓｔｐとを含むデジタル値Ｄｏに基づいて、オフセット値Ｄｏｆｆの決定と、最終的なデジタル信号Ｄｏｕｔの算出とを行う構成について説明した。しかし、オフセット値Ｄｏｆｆの決定と最終的なデジタル信号Ｄｏｕｔの算出とを行う構成要素は、本発明を実施するための形態に限定されるものではない。例えば、それぞれのＡ／Ｄ変換回路１０９に備えたカウンタ１３やメモリ１４が、オフセット値Ｄｏｆｆの決定や最終的なデジタル信号Ｄｏｕｔの算出を行う構成であってもよい。

また、本実施形態においては、Ａ／Ｄ変換回路１０９において予め定められたランプ期間Ｔｒｓにおける最大のデジタル値Ｄｓｍａｘ、およびランプ期間Ｔｒｒにおける最大のデジタル値Ｄｒｍａｘと、停止信号値Ｄｓｔｐとに基づいてオフセット値Ｄｏｆｆを算出する場合について説明した。しかし、オフセット値Ｄｏｆｆを算出する方法は、本発明を実施するための形態に限定されるものではない。例えば、それぞれの分割ランプ期間における最大のデジタル値を使用して、オフセット値Ｄｏｆｆを算出することもできる。より具体的には、分割ランプ期間における最大のデジタル値を、デジタル値Ｄｄｍａｘとして、下式（１４）によって上式（２）で算出するオフセット値Ｄｏｆｆと同じオフセット値Ｄｏｆｆを算出する方法が考えられる。

Ｄｏｆｆ＝（Ｄｄｍａｘ＋１）×（Ｄｓｔｐ＋１）−（Ｄｒｍａｘ＋１）
・・・（１４）

つまり、例えば、第３の具体例においては、カウンタ１３が計数する分割ランプ期間の最大のカウント値は、カウント値＝３１であるため、上式（１４）によって算出するオフセット値Ｄｏｆｆは、下式（１５）に示すように、上式（１１）で算出したオフセット値Ｄｏｆｆと同じ値を算出することができる。
Ｄｏｆｆ＝（３１＋１）×（２＋１）−（１５＋１）＝３２×３−１６
＝８０ ・・・（１５）

また、本実施形態においては、カウンタ１３がデジタルＣＤＳ処理を行う構成について説明したが、デジタルＣＤＳ処理を行う構成要素は、本発明を実施するための形態に限定されるものではない。例えば、カウンタ１３から入力されたリセット期間のデジタル値Ｄｒｎと、信号読み出し期間のデジタル値Ｄｓｎとに基づいて、メモリ１４がデジタルＣＤＳ処理を行う構成であってもよい。

また、本実施形態においては、カウンタ１３がデジタルＣＤＳ処理を行ったデジタル値Ｄｃｎｔに対して、デコーダ１１０が算出したオフセット値Ｄｏｆｆを加算することによって、最終的なデジタル信号Ｄｏｕｔを算出する構成について説明した。しかし、オフセット値Ｄｏｆｆを適用する位置は、本発明を実施するための形態に限定されるものではない。例えば、リセット期間におけるオフセット値と信号読み出し期間におけるオフセット値とをそれぞれ算出しておく。そして、リセット期間においてカウンタ１３が計数したリセットレベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｒｎと、信号読み出し期間においてカウンタ１３が計数したリセット＋信号レベルのアナログ信号Ｖｉｎの大きさを表すデジタル値Ｄｓｎとのそれぞれに対して、対応するオフセット値を適用した後に、デジタルＣＤＳ処理を行う構成にすることもできる。

また、本実施形態においては、アナログ信号処理回路１０３が、画素アレイ部１０２から入力された画素信号に対してノイズ除去を行った後の画素信号を増幅し、アナログ信号ＶｉｎとしてカラムＡ／Ｄ変換回路１０５に出力する構成を、固体撮像装置１００の構成の一例として説明した。しかし、固体撮像装置の構成は、本発明を実施するための形態に限定されるものではなく、例えば、画素アレイ部１０２がノイズ除去を行って増幅した画素信号を、アナログ信号ＶｉｎとしてカラムＡ／Ｄ変換回路１０５に出力する構成の固体撮像装置であっても、本発明の考え方を適用することができる。

なお、本実施形態においては、画素アレイ部１０２の各列（カラム）にＡ／Ｄ変換回路１０９を配置した固体撮像装置１００について説明したが、固体撮像装置内のＡ／Ｄ変換回路の配置は、本発明を実施するための形態に限定されるものではない。例えば、画素アレイ部の複数の列（カラム）に対して１つのＡ／Ｄ変換回路を配置した構成にすることもできる。

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。

１００・・・固体撮像装置
１０１・・・垂直走査回路
１０２・・・画素アレイ部
１１・・・画素
１０３・・・アナログ信号処理回路
１０４・・・ＤＡＣ（ランプ信号生成回路，アナログデジタル変換器）
１０５・・・カラムＡ／Ｄ変換回路（アナログデジタル変換器）
１０９・・・Ａ／Ｄ変換回路（アナログデジタル変換器）
１２・・・コンパレータ（比較回路，アナログデジタル変換器）
１３・・・カウンタ（カウンタ回路，アナログデジタル変換器）
１４・・・メモリ（カウンタ回路，アナログデジタル変換器）
１１０・・・デコーダ（デコーダ回路，アナログデジタル変換器）
１０６・・・水平走査回路
１０７・・・制御回路（カウント制御回路，アナログデジタル変換器）
６００・・・固体撮像装置
６０１・・・垂直走査回路
６０２・・・画素アレイ部
６１・・・画素
６０３・・・アナログ信号処理回路
６０４・・・ＤＡＣ
６０５・・・カラムＡ／Ｄ変換回路
６０６・・・水平走査回路
６０７・・・制御回路
６０９・・・Ａ／Ｄ変換回路
６２・・・コンパレータ
６３・・・データ処理回路

Claims (7)

1. 時間に対して一定の割合で電位が単調変化するランプ信号を生成するランプ信号生成回路と、
   入力されたアナログ信号の電位と前記ランプ信号の電位との比較処理を行い、前記ランプ信号の電位が前記アナログ信号の電位に対して予め定められた条件を満たしているときに、該条件を満たしていることを表す比較器出力信号を出力する比較回路と、
   前記ランプ信号生成回路が前記ランプ信号を出力する予め定めたランプ期間を予め定めた分割数ｎ（ｎは２以上の整数）の複数の分割ランプ期間に分割し、該分割したそれぞれの分割ランプ期間毎に、時間の計数を停止させる計数停止信号を出力するカウント制御回路と、
   前記比較器出力信号が入力されたときから、前記計数停止信号が最初に入力されるまでの前記分割ランプ期間内の時間を計数し、該計数した時間の計数値を出力するカウンタ回路と、
   前記計数値に対応するデジタル値と、前記カウンタ回路が時間の計数を開始したいずれか１つの前記分割ランプ期間に対応するデジタル値とに基づいて、入力された前記アナログ信号に応じたデジタル信号を生成し、該生成したデジタル信号を出力するデコーダ回路と、
   を備えることを特徴とするアナログデジタル変換器。
2. 前記計数値に対応するデジタル値は、
   前記計数値をデコードしたデジタル値であり、
   前記カウンタ回路が時間の計数を開始したいずれか１つの前記分割ランプ期間に対応するデジタル値は、
   前記カウンタ回路が時間の計数を開始したときから、前記ランプ期間が終了するまでの時間を計数した計数値をデコードしたデジタル値に相当するオフセット値である、
   ことを特徴とする請求項１に記載のアナログデジタル変換器。
3. 前記オフセット値は、
   前記分割数ｎと、前記カウンタ回路が時間の計数を開始した前記分割ランプ期間を表す情報と、前記ランプ期間内の全ての時間を計数した計数値をデコードしたデジタル値とに基づいて算出されるデジタル値である、
   ことを特徴とする請求項２に記載のアナログデジタル変換器。
4. 前記分割数ｎは、
   ２の累乗であり、
   前記カウンタ回路が時間の計数を開始した前記分割ランプ期間を表す情報は、２を底とする前記分割数ｎの対数となるビット数のデジタル値である、
   ことを特徴とする請求項３に記載のアナログデジタル変換器。
5. 前記分割数ｎは、
   ２であり、
   前記カウンタ回路が時間の計数を開始した前記分割ランプ期間を表す情報は、１ビットのデジタル値である、
   ことを特徴とする請求項４に記載のアナログデジタル変換器。
6. 入射した光量に応じた画素信号を出力する画素が、二次元の行列状に複数配置された画素アレイ部と、
   前記画素アレイ部の１列毎または複数列毎に配置され、前記画素のリセット期間および信号読み出し期間のそれぞれの期間で出力されるそれぞれの画素信号をアナログデジタル変換する、請求項１から請求項５のいずれか１の項に記載の複数のアナログデジタル変換器と、
   を備え、
   前記アナログデジタル変換器の前記比較回路と前記カウンタ回路とのそれぞれは、前記画素アレイ部の１列毎または複数列毎に配置され、前記アナログデジタル変換器の前記ランプ信号生成回路は、全ての前記比較回路に共通して１つ配置され、前記アナログデジタル変換器の前記カウント制御回路は、全ての前記カウンタ回路に共通して１つ配置され、
   複数の前記比較回路のそれぞれは、
   対応する列の前記画素から出力された前記画素信号に応じた前記アナログ信号が、前記画素アレイ部の行毎に入力され、該入力された前記アナログ信号の電位と前記ランプ信号の電位との前記比較処理を行った前記比較器出力信号をそれぞれ出力し、
   複数の前記カウンタ回路のそれぞれは、
   対応する前記比較回路から前記比較器出力信号が入力されたときから、前記計数停止信号が最初に入力されるまでの前記分割ランプ期間内の時間を計数した時間の計数値のそれぞれを、前記画素アレイ部の行毎に出力し、
   前記デコーダ回路は、
   前記画素アレイ部の列毎に、前記カウンタ回路が出力した前記計数値に対応するデジタル値と、該計数値を出力した前記カウンタ回路が時間の計数を開始したいずれか１つの前記分割ランプ期間に対応するデジタル値とに基づいた、前記アナログ信号に応じたデジタル信号を生成し、該生成したデジタル信号を前記画素アレイ部の列毎に順次出力する、
   ことを特徴とする固体撮像装置。
7. 前記アナログデジタル変換器の前記デコーダ回路は、全ての前記カウンタ回路に共通して１つ配置される、
   ことを特徴とする請求項６に記載の固体撮像装置。

Images