JP6183166B2 - Power module substrate with heat sink and manufacturing method thereof - Google Patents
Power module substrate with heat sink and manufacturing method thereof Download PDFInfo
- Publication number
- JP6183166B2 JP6183166B2 JP2013234573A JP2013234573A JP6183166B2 JP 6183166 B2 JP6183166 B2 JP 6183166B2 JP 2013234573 A JP2013234573 A JP 2013234573A JP 2013234573 A JP2013234573 A JP 2013234573A JP 6183166 B2 JP6183166 B2 JP 6183166B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit layer
- heat sink
- power module
- ceramic substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 125
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000919 ceramic Substances 0.000 claims description 69
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 238000005304 joining Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 230000035882 stress Effects 0.000 description 76
- 238000005219 brazing Methods 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000008602 contraction Effects 0.000 description 7
- 239000011888 foil Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 230000005477 standard model Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Description
本発明は、大電流、高電圧を制御する半導体装置に用いられるヒートシンク付パワーモジュール用基板及びその製造方法に関する。 The present invention relates to a power module substrate with a heat sink used in a semiconductor device for controlling a large current and a high voltage, and a method for manufacturing the same.
従来のヒートシンク付パワーモジュール用基板として、絶縁層となるセラミックス基板の一方の面に、回路層となる金属板が積層され、この回路層の上に半導体チップ等の電子部品がはんだ付けされるとともに、セラミックス基板の他方の面に放熱層となる金属板が形成され、この放熱層を介してヒートシンクが接合された構成のものが知られている。 As a conventional power module substrate with a heat sink, a metal plate serving as a circuit layer is laminated on one surface of a ceramic substrate serving as an insulating layer, and an electronic component such as a semiconductor chip is soldered on the circuit layer. There is known a structure in which a metal plate serving as a heat dissipation layer is formed on the other surface of the ceramic substrate, and a heat sink is bonded via the heat dissipation layer.
この種のヒートシンク付パワーモジュール用基板において、回路層となる金属板に電気的特性に優れる銅を用い、放熱層となる金属板には、セラミックス基板との間の熱応力を緩和する目的でアルミニウムを用いる場合がある。
この場合、回路層を銅で形成することにより、アルミニウムを用いる場合と比べて電子部品で発生する熱を速やかに放熱することができる。また、電子部品の発熱分を放熱し易くするためには、回路層の厚みを厚くすることが有効であるが、回路層の厚みを厚くすると、セラミックス基板との熱膨張差が大きいことから熱伸縮による反りが生じ、セラミックス基板にクラックが生じるおそれある。
In this type of power module substrate with a heat sink, copper having excellent electrical characteristics is used for the metal plate serving as the circuit layer, and the metal plate serving as the heat radiating layer is made of aluminum for the purpose of relaxing the thermal stress between the ceramic substrate. May be used.
In this case, by forming the circuit layer with copper, heat generated in the electronic component can be quickly dissipated as compared with the case of using aluminum. In addition, increasing the thickness of the circuit layer is effective to make it easier to dissipate the heat generated by the electronic components. However, increasing the thickness of the circuit layer increases the thermal expansion difference with the ceramic substrate. There is a risk of warping due to expansion and contraction and cracks in the ceramic substrate.
このようなヒートシンク付パワーモジュール用基板の反りを抑制する方法として、例えば、特許文献１から４では、以下のような対策がなされている。
特許文献１には、ろう材の一部を回路層（金属板）の外周から外部にはみ出すように配置し、回路層の縁部の内側に、その縁部に沿った溝を形成することが記載されている。また、特許文献２には、少なくとも回路層の縁部（端部）に３段以上の段差を設けることが提案されている。そして、特許文献３には、回路層（金属回路）の縁部からろう材をはみ出させて設けるとともに、回路層及び金属層（金属放熱板）の縁部にいずれもステップ部とこのステップ部に連続したスロープ部とで構成された段差構造を設けることが記載されている。さらに、特許文献４には、パワーモジュール用基板の回路層となる金属板の外周縁部やその外周縁部内側に薄肉部を設けることが提案されている。
このように、特許文献１から４においては、回路層の縁部に特定の形状を形成することにより、セラミックス基板に生じる応力を緩和させることが記載されており、セラミックス基板に生じるクラックを抑制できることから、接合信頼性が高められる。
As a method for suppressing such warpage of a power module substrate with a heat sink, for example, in Patent Documents 1 to 4, the following measures are taken.
In Patent Document 1, a part of the brazing material is arranged so as to protrude from the outer periphery of the circuit layer (metal plate) to the outside, and a groove along the edge is formed inside the edge of the circuit layer. Have been described. Further, Patent Document 2 proposes that at least three steps are provided at the edge (end) of the circuit layer. In Patent Document 3, a brazing material is provided so as to protrude from the edge of the circuit layer (metal circuit), and both the step portion and the step portion are provided at the edge of the circuit layer and the metal layer (metal heat sink). It is described that a step structure composed of a continuous slope portion is provided. Further, Patent Document 4 proposes to provide a thin wall portion on the outer peripheral edge portion of the metal plate to be a circuit layer of the power module substrate or on the inner side of the outer peripheral edge portion.
As described above, Patent Documents 1 to 4 describe that the stress generated in the ceramic substrate is relieved by forming a specific shape at the edge of the circuit layer, and cracks generated in the ceramic substrate can be suppressed. Therefore, the joining reliability is improved.
しかしながら、ヒートシンク付パワーモジュール用基板に搭載される電子部品から発生する熱量はますます増加しており、より一層の放熱特性の向上のために回路層の厚肉化が顕著になっている。このため、熱伸縮による反り対策がさらに求められている。 However, the amount of heat generated from the electronic components mounted on the power module substrate with a heat sink is increasing, and the thickness of the circuit layer has become remarkable in order to further improve the heat dissipation characteristics. For this reason, the countermeasure against the curvature by thermal expansion and contraction is further calculated | required.
本発明は、このような事情に鑑みてなされたものであって、優れた放熱特性を有するとともに、熱伸縮による反りを低減してクラック等の発生を防止することができるヒートシンク付パワーモジュール用基板を提供することを目的とする。 The present invention has been made in view of such circumstances, and has a heat radiation board with a heat sink that has excellent heat dissipation characteristics and can reduce warpage due to thermal expansion and contraction to prevent generation of cracks and the like. The purpose is to provide.
本発明は、セラミックス基板と、該セラミックス基板の一方の面に積層される銅又は銅合金からなる回路層と、前記セラミックス基板の他方の面に積層されるアルミニウム又はアルミニウム合金からなる金属層とを有するパワーモジュール用基板が、アルミニウム合金からなるヒートシンクに接合されてなるヒートシンク付パワーモジュール用基板であって、前記回路層の厚みが１．５ｍｍ以上５．０ｍｍ以下に設定され、前記金属層の厚みが０．４ｍｍ以上２．１ｍｍ以下に設定され、前記回路層の前記セラミックス基板との接合面と反対面に、少なくとも前記セラミックス基板の短手側に位置する前記回路層の端部に沿って凹溝が形成されており、該凹溝の幅方向の中心位置は、前記回路層の厚みをｔｍｍとした場合に、前記端部から（０．１８ｔ＋１．０１）ｍｍ以上（０．１８ｔ＋２．０１）ｍｍ以下の位置に形成されていることを特徴とする。 The present invention includes a ceramic substrate, a circuit layer made of copper or a copper alloy laminated on one surface of the ceramic substrate, and a metal layer made of aluminum or an aluminum alloy laminated on the other surface of the ceramic substrate. The power module substrate having a heat module with a heat sink bonded to a heat sink made of an aluminum alloy, wherein the thickness of the circuit layer is set to 1.5 mm or more and 5.0 mm or less, and the thickness of the metal layer Is set to 0.4 mm or more and 2.1 mm or less, and is recessed along the edge of the circuit layer located at least on the short side of the ceramic substrate on the surface opposite to the bonding surface of the circuit layer with the ceramic substrate. A groove is formed, and the center position in the width direction of the groove is from the end when the thickness of the circuit layer is tmm ( .18t + 1.01) mm or (0.18t + 2.01), characterized in that mm is formed in the following positions.
金属層に比べてヒートシンク及び回路層の剛性が高いことから、パワーモジュール用基板の金属層にヒートシンクを接合する際に、セラミックス基板はヒートシンク及び回路層の熱伸縮の影響を大きく受ける。この際、セラミックス基板に生じる応力は、セラミックス基板の短手側に位置する回路層の端部から（０．１８ｔ＋１．０１）ｍｍ以上（０．１８ｔ＋２．０１）ｍｍ以下の位置に対応するセラミックス基板の位置において最大となる。そこで、本発明のヒートシンク付パワーモジュール用基板においては、最大応力が生じる位置に対応する回路層の接合面の反対面に凹溝を設けることにより、セラミックス基板に生じる応力を緩和している。
したがって、銅からなる回路層により良好な放熱特性を確保することができるとともに、セラミックス基板に生じる応力集中を緩和することができ、反りを低減してクラック等の発生を防止することができる。
Since the heat sink and the circuit layer have higher rigidity than the metal layer, the ceramic substrate is greatly affected by the thermal expansion and contraction of the heat sink and the circuit layer when the heat sink is bonded to the metal layer of the power module substrate. At this time, the stress generated in the ceramic substrate corresponds to the position of (0.18t + 1.01) mm or more and (0.18t + 2.01) mm or less from the end of the circuit layer located on the short side of the ceramic substrate. It becomes the maximum in the position. Therefore, in the power module substrate with a heat sink of the present invention, the stress generated in the ceramic substrate is relieved by providing a concave groove on the surface opposite to the bonding surface of the circuit layer corresponding to the position where the maximum stress is generated.
Therefore, good heat dissipation characteristics can be ensured by the circuit layer made of copper, stress concentration generated in the ceramic substrate can be relaxed, warpage can be reduced, and generation of cracks and the like can be prevented.
本発明のヒートシンク付パワーモジュール用基板において、前記凹溝は、前記回路層の厚みの１／６以上５／６以下の深さで形成されているとよい。
上記のような凹溝を設けることで、回路層の熱拡散効果を損なわずに、セラミックス基板に生じる応力集中を緩和することができる。
凹溝の深さが、回路層の厚みの１／６未満では、十分な応力緩和効果が得られない。凹溝の深さが増すにつれて応力緩和効果を増加させることができるが、凹溝を回路層の厚みの５／６を超えて深く形成した場合には、回路層に薄肉部ができ、新たな応力集中箇所が発生しやすくなるとともに、凹溝によって回路層の面内熱拡散が阻害され、放熱性が低下する。
In the power module substrate with a heat sink according to the present invention, the concave groove may be formed with a depth of 1/6 or more and 5/6 or less of the thickness of the circuit layer.
By providing the concave groove as described above, stress concentration generated in the ceramic substrate can be relaxed without impairing the thermal diffusion effect of the circuit layer.
If the depth of the groove is less than 1/6 of the thickness of the circuit layer, a sufficient stress relaxation effect cannot be obtained. The stress relaxation effect can be increased as the depth of the concave groove increases. However, when the concave groove is formed deeply exceeding 5/6 of the thickness of the circuit layer, a thin portion is formed in the circuit layer. Stress concentration points are likely to occur, and the in-plane thermal diffusion of the circuit layer is hindered by the concave grooves, so that the heat dissipation is reduced.
本発明のヒートシンク付パワーモジュール用基板の製造方法は、上記のヒートシンク付パワーモジュール用基板を製造する方法であって、前記凹溝は、前記パワーモジュール用基板と前記ヒートシンクとの接合前に形成されることを特徴とする。
パワーモジュール用基板にヒートシンクを接合する前に凹溝を形成しておくことで、金属層にヒートシンクを接合する際にセラミックス基板が受けるヒートシンク及び回路層の熱伸縮の影響を低減することができる。
A method for manufacturing a power module substrate with a heat sink according to the present invention is a method for manufacturing the above power module substrate with a heat sink, wherein the concave groove is formed before joining the power module substrate and the heat sink. It is characterized by that.
By forming the concave groove before joining the heat sink to the power module substrate, it is possible to reduce the influence of thermal expansion and contraction of the heat sink and circuit layer received by the ceramic substrate when joining the heat sink to the metal layer.
本発明によれば、銅からなる回路層により良好な放熱特性を確保することができるとともに、セラミックス基板に生じる応力集中を緩和することができるので、ヒートシンク付パワーモジュール用基板の反りを低減してクラック等の発生を防止することができる。 According to the present invention, it is possible to secure good heat dissipation characteristics by the circuit layer made of copper, and it is possible to alleviate the stress concentration generated in the ceramic substrate, thereby reducing the warpage of the power module substrate with a heat sink. Generation | occurrence | production of a crack etc. can be prevented.
以下、本発明に係るヒートシンク付パワーモジュール用基板及びその製造方法の実施形態について説明する。
図１に示すヒートシンク付パワーモジュール１０Ａは、パワーモジュール用基板１０と、パワーモジュール用基板１０に接合されたヒートシンク３０とから構成されている。
Hereinafter, embodiments of a power module substrate with a heat sink and a manufacturing method thereof according to the present invention will be described.
A power module with heat sink 10 </ b> A shown in FIG. 1 includes a power module substrate 10 and a heat sink 30 bonded to the power module substrate 10.
パワーモジュール用基板１０は、セラミックス基板１１と、そのセラミックス基板１１の一方の面に積層された銅からなる回路層１２と、セラミックス基板１１の他方の面に積層されたアルミニウムからなる金属層１３とを有している。
セラミックス基板１１は、厚さ０．２ｍｍ〜１．５ｍｍのＡｌＮ，Ｓｉ３Ｎ４，Ａｌ２Ｏ３，ＳｉＣ等からなる。
回路層１２は、厚さ１．５ｍｍ以上５．０ｍｍ以下の純銅板又は銅合金板（好ましくは無酸素銅）により形成されている。図１及び図２に示すパワーモジュール１００においては、回路層１２は、エッチング等により所定の回路パターン状に成形されており、その上に電子部品２０がはんだ材等によって接合されている。
金属層１３は、厚さ０．４ｍｍ以上２．１ｍｍ以下の純アルミニウム板又はアルミニウム合金板（好ましくは純度９９．００質量％以上のＡｌ板）により形成されている。また、金属層１３の表面にヒートシンク３０がろう付けによって接合されており、ヒートシンク３０は、回路層１２よりも厚く、厚さ２．０ｍｍ〜５．０ｍｍのアルミニウム合金板により形成されている。
The power module substrate 10 includes a ceramic substrate 11, a circuit layer 12 made of copper laminated on one surface of the ceramic substrate 11, and a metal layer 13 made of aluminum laminated on the other surface of the ceramic substrate 11. have.
The ceramic substrate 11 is made of AlN, Si 3 N 4 , Al 2 O 3 , SiC, or the like having a thickness of 0.2 mm to 1.5 mm.
The circuit layer 12 is formed of a pure copper plate or a copper alloy plate (preferably oxygen-free copper) having a thickness of 1.5 mm to 5.0 mm. In the power module 100 shown in FIGS. 1 and 2, the circuit layer 12 is formed into a predetermined circuit pattern by etching or the like, and the electronic component 20 is bonded thereon by a solder material or the like.
The metal layer 13 is formed of a pure aluminum plate or aluminum alloy plate (preferably an Al plate having a purity of 99.00% by mass or more) having a thickness of 0.4 mm to 2.1 mm. A heat sink 30 is joined to the surface of the metal layer 13 by brazing, and the heat sink 30 is thicker than the circuit layer 12 and is formed of an aluminum alloy plate having a thickness of 2.0 mm to 5.0 mm.
そして、回路層１２のセラミックス基板１１との接合面と反対面１４には、パワーモジュール用基板１０とヒートシンク３０とを接合する際に、セラミックス基板１１に生じる最大応力の位置に対応する位置に、凹溝１５が設けられている。すなわち、凹溝１５は、反対面１４の少なくともセラミックス基板１２の短手側に位置する反対面１４の端部１４ａに沿って配置されており、凹溝１５の幅方向の中心位置は、回路層１２の厚みをｔとした場合に、端部１４ａから（０．１８ｔ＋１．０１）ｍｍ以上（０．１８ｔ＋２．０１）ｍｍ以下の位置（図１に示す符号Ｌ）に形成されている。そして、凹溝１５の幅ｗは、１ｍｍ以上５ｍｍ以下に設定され、回路層１２の端部に立設される立壁部１２ａは残されることが望ましい。
また、凹溝１５の深さｄは、回路層１２の厚みｔｍｍの１／６以上５／６以下の深さで形成されている。
Then, on the surface 14 opposite to the bonding surface of the circuit layer 12 with the ceramic substrate 11, at the position corresponding to the position of the maximum stress generated in the ceramic substrate 11 when bonding the power module substrate 10 and the heat sink 30, A concave groove 15 is provided. That is, the concave groove 15 is arranged along the end portion 14a of the opposite surface 14 located at least on the short side of the ceramic substrate 12 of the opposite surface 14, and the center position in the width direction of the concave groove 15 is the circuit layer. When the thickness of 12 is t, it is formed at a position (reference numeral L shown in FIG. 1) from (0.18t + 1.01) mm to (0.18t + 2.01) mm from the end portion 14a. And it is desirable that the width w of the concave groove 15 is set to 1 mm or more and 5 mm or less, and the standing wall portion 12a standing on the end portion of the circuit layer 12 is left.
Further, the depth d of the concave groove 15 is formed to be 1/6 or more and 5/6 or less of the thickness tmm of the circuit layer 12.
回路層１２の反対面１４に形成する凹溝１５の形成位置について、説明する。
図３に示すような、凹溝を有しない回路層１２により構成された従来のヒートシンク付パワーモジュール用基板１０Ｂにおいては、金属層１３に比べてヒートシンク１０と回路層１２の剛性が高いことから、パワーモジュール用基板１０の金属層１３にヒートシンク３０を接合する際に、セラミックス基板１１は両側のヒートシンク３０と回路層１２の熱伸縮の影響を大きく受ける。そこで、図３に示すようなヒートシンク付パワーモジュール用基板のモデルを用いて、パワーモジュール用基板１０とヒートシンク３０とのろう付け接合時に生じる応力を確認する解析を行った。基準となる解析モデル（基準モデル）の条件は、以下のように設定した。
The formation position of the groove 15 formed on the opposite surface 14 of the circuit layer 12 will be described.
As shown in FIG. 3, in the conventional power module substrate with heat sink 10 </ b> B configured by the circuit layer 12 having no concave groove, the rigidity of the heat sink 10 and the circuit layer 12 is higher than that of the metal layer 13. When the heat sink 30 is bonded to the metal layer 13 of the power module substrate 10, the ceramic substrate 11 is greatly affected by the thermal expansion and contraction of the heat sink 30 and the circuit layer 12 on both sides. Therefore, using a model of a power module substrate with a heat sink as shown in FIG. 3, an analysis was performed to confirm the stress generated during brazing joining of the power module substrate 10 and the heat sink 30. The conditions of the reference analysis model (reference model) were set as follows.
〔基準モデルの条件〕
回路層：無酸素銅（３７ｍｍ×３７ｍｍで厚み３ｍｍ）
セラミックス基板：ＡｌＮ（４０ｍｍ×４０ｍｍで厚み０．６３５ｍｍ）
金属層：純アルミニウム（純度９９．９９質量％）（３７ｍｍ×３７ｍｍで厚み１．６ｍｍ）
ヒートシンク：アルミニウム合金（Ａ６０６３）（５０ｍｍ×５０ｍｍで厚み５ｍｍ）
[Conditions for the reference model]
Circuit layer: Oxygen-free copper (37 mm x 37 mm, thickness 3 mm)
Ceramic substrate: AlN (40 mm x 40 mm, thickness 0.635 mm)
Metal layer: pure aluminum (purity 99.99 mass%) (37 mm × 37 mm and thickness 1.6 mm)
Heat sink: Aluminum alloy (A6063) (50 mm x 50 mm, thickness 5 mm)
この基準モデルについて、パワーモジュール用基板１０とヒートシンク３０とのろう付け温度（ろう付け時の最大加熱温度６００℃）まで加熱後、２０℃まで冷却した場合に生じる応力を解析した。その結果、図４に矢印で示すように、セラミックス基板（ＡｌＮ）の短手側の端部から少し内側に入った箇所（回路層の端部から２．０５ｍｍの位置）に応力が最大となる部分が生じることを確認することができた。なお、基準モデルに生じる最大応力値は３１０ＭＰａであった。 With respect to this reference model, the stress generated when the power module substrate 10 and the heat sink 30 were heated to the brazing temperature (maximum heating temperature 600 ° C. during brazing) and then cooled to 20 ° C. was analyzed. As a result, as indicated by an arrow in FIG. 4, the stress is maximized at a location slightly inside the short end of the ceramic substrate (AlN) (position 2.05 mm from the end of the circuit layer). It was possible to confirm that a part was generated. The maximum stress value generated in the reference model was 310 MPa.
〔セラミックス基板に生じる最大応力位置の検討〕
次に、基準モデルに対して、ヒートシンク３０の厚みのみを変量した場合、金属層１３の厚みのみを変量した場合、回路層１２の厚みのみを変量した場合のモデルを形成し、基準モデルの解析と同様の条件で応力解析を行い、セラミックス基板１１に生じる最大応力の位置（最大応力位置）の変化と、最大応力値の変化を確認した。図５から図８に結果を示す。なお、図５から図８では、最大応力位置を実線、最大応力値を破線で示した。また、一点鎖線は基準モデルの厚み寸法値を示す。
[Examination of maximum stress position in ceramic substrate]
Next, when only the thickness of the heat sink 30 is changed with respect to the reference model, only the thickness of the metal layer 13 is changed, or only the thickness of the circuit layer 12 is changed, and the reference model is analyzed. The stress analysis was performed under the same conditions as above, and the change of the maximum stress position (maximum stress position) generated in the ceramic substrate 11 and the change of the maximum stress value were confirmed. The results are shown in FIGS. 5 to 8, the maximum stress position is indicated by a solid line and the maximum stress value is indicated by a broken line. Moreover, a dashed-dotted line shows the thickness dimension value of a reference | standard model.
図５からわかるように、ヒートシンク３０の厚みを変量しても、セラミックス基板１１に生じる最大応力の位置は殆ど変化しない。また、いずれの変量モデルにおいても、最大応力値は３１０ＭＰａ程度であり、ヒートシンク３０の厚みは、最大応力値の増減や最大応力位置の変化に大きな影響を与えていないことがわかる。
また、図６からわかるように、金属層１３の厚みを変量した場合、最大応力位置は殆ど変化しないが、最大応力値は３００〜３４０ＭＰａ程度で変動していることがわかる。よって、金属層１３の厚みは、最大応力値に影響は与えるものの、最大応力位置の変化には大きな影響を与えていないことがわかる。
As can be seen from FIG. 5, even if the thickness of the heat sink 30 is varied, the position of the maximum stress generated in the ceramic substrate 11 hardly changes. Further, in any variable model, the maximum stress value is about 310 MPa, and it can be seen that the thickness of the heat sink 30 does not greatly affect the increase or decrease in the maximum stress value or the change in the maximum stress position.
As can be seen from FIG. 6, when the thickness of the metal layer 13 is varied, the maximum stress position hardly changes, but the maximum stress value fluctuates at about 300 to 340 MPa. Therefore, it can be seen that the thickness of the metal layer 13 does not greatly affect the change in the maximum stress position, although it affects the maximum stress value.
ところが、図７からわかるように、回路層１２の厚みを変量すると、回路層１２の厚みを増すにつれて最大応力位置がセラミックス基板１１の内側に移動する。また、図８からわかるように、回路層１２の厚みを増すごとに最大応力値が増加する傾向にあることがわかる。すなわち、回路層１２の厚みに応じて最大応力位置や最大応力値が変化することがわかる。
また、金属層１３の厚みを変量した場合における最大応力値は、前述したように３００〜３４０ＭＰａ程度で変動するが、回路層１２の厚みを変量した場合は、１８０〜３２０ＭＰａ程度で変動する。
よって、回路層１２の厚さは、最大応力値やその位置の変位に最も大きな影響を与えることがわかる。
However, as can be seen from FIG. 7, when the thickness of the circuit layer 12 is varied, the maximum stress position moves to the inside of the ceramic substrate 11 as the thickness of the circuit layer 12 increases. Further, as can be seen from FIG. 8, it can be seen that the maximum stress value tends to increase as the thickness of the circuit layer 12 increases. That is, it can be seen that the maximum stress position and the maximum stress value change according to the thickness of the circuit layer 12.
Further, the maximum stress value when the thickness of the metal layer 13 is varied varies in the range of about 300 to 340 MPa as described above, but varies in the range of about 180 to 320 MPa when the thickness of the circuit layer 12 is varied.
Therefore, it can be seen that the thickness of the circuit layer 12 has the greatest influence on the maximum stress value and the displacement of the position.
〔最大応力値の低減化検討〕
そこで、最大応力値やその位置の変位に最も大きな影響を与える回路層１２の反対面１４に、図１に示すような凹溝１５を形成することにより、セラミックス基板１１に生じる最大応力値を低減する検討を行った。
検討モデルには、基準モデルに深さ１ｍｍ×幅２ｍｍの凹溝を設けたモデル（図９参照）を用いた。そして、基準モデルの応力解析結果により得られた最大応力位置（図４の矢印で示す位置）の直上位置に凹溝を配置した場合と、直上位置から端部側又は内部側に移動させた場合とについて応力解析を行った。結果を図１０に示す。
図１０からわかるように、最大応力位置の直上位置に凹溝を設けた場合（凹溝の位置０）が、最も最大応力値を低くすることができる。また、最大応力位置の直上位置から多少ずれた位置に凹溝が設けられた場合でも、回路層に凹溝を設けない場合（最大応力値３１０ＭＰａ）と比べて大幅に最大応力値を低くでき、凹溝を設けることにより良好な応力緩和効果を得られることがわかる。
[Study on reduction of maximum stress value]
Therefore, the maximum stress value generated in the ceramic substrate 11 is reduced by forming the concave groove 15 as shown in FIG. 1 on the opposite surface 14 of the circuit layer 12 that has the greatest influence on the maximum stress value and the displacement of the position. I made an examination.
As a study model, a model (see FIG. 9) in which a concave groove having a depth of 1 mm and a width of 2 mm was provided in the reference model was used. Then, when the groove is arranged at a position immediately above the maximum stress position (position indicated by the arrow in FIG. 4) obtained from the stress analysis result of the reference model, and when moved from the position directly above to the end side or the inner side. The stress analysis was conducted. The results are shown in FIG.
As can be seen from FIG. 10, the maximum stress value can be made lowest when the concave groove is provided immediately above the maximum stress position (the concave groove position 0). In addition, even when the groove is provided at a position slightly deviated from the position immediately above the maximum stress position, the maximum stress value can be significantly lowered as compared with the case where the circuit layer is not provided with the groove (maximum stress value 310 MPa), It can be seen that a good stress relaxation effect can be obtained by providing the concave groove.
以上の検討結果から、パワーモジュール用基板１０とヒートシンク３０とをろう付け接合する際に、セラミックス基板１１に生じる最大応力位置に対応する位置に、凹溝１５を設けておくことにより、セラミックス基板１１に生じる応力集中を緩和できることがわかる。また、最大応力位置は回路層１２の厚みに応じて変化することから、回路層１２の厚みのみを変量した場合についての応力解析結果（図７）に基づいて凹溝１５の形成位置を決定することとした。具体的には、図７に示すデータ（６点）に対し、最小二乗フィッティングを行い、求めた計算式の切片値と製造公差を加味して範囲を設定した。これにより、凹溝１５の形成位置は、回路層の厚みをｔｍｍとした場合に、端部１４ａから（０．１８ｔ＋１．０１）ｍｍ以上（０．１８ｔ＋２．０１）ｍｍ以下とした。また、凹溝１５の幅ｗは、１ｍｍ以上５ｍｍ以下に設定することが望ましい。
なお、最大応力が発生する最大応力位置は、回路層１２とセラミックス基板１１との接合面に起因し、回路層１２の端部１４ａよりも突出して設けられるセラミックス基板１１の端部の突出量の大きさには影響を受けない。
From the above examination results, when the power module substrate 10 and the heat sink 30 are brazed and joined, the concave groove 15 is provided at a position corresponding to the position of the maximum stress generated in the ceramic substrate 11. It can be seen that the stress concentration occurring in can be relaxed. Moreover, since the maximum stress position changes according to the thickness of the circuit layer 12, the formation position of the groove 15 is determined based on the stress analysis result (FIG. 7) when only the thickness of the circuit layer 12 is varied. It was decided. Specifically, the least square fitting was performed on the data (6 points) shown in FIG. 7, and the range was set in consideration of the intercept value and the manufacturing tolerance of the calculated formula. Thereby, the formation position of the concave groove 15 was set to (0.18t + 1.01) mm or more (0.18t + 2.01) mm or less from the end portion 14a when the thickness of the circuit layer was tmm. The width w of the concave groove 15 is desirably set to 1 mm or more and 5 mm or less.
Note that the maximum stress position where the maximum stress is generated is due to the joint surface between the circuit layer 12 and the ceramic substrate 11, and is the amount of protrusion of the end portion of the ceramic substrate 11 provided to protrude from the end portion 14 a of the circuit layer 12. Unaffected by size.
〔凹溝の深さの検討〕
次に、反対面１４に形成する凹溝１５の深さの検討を行った。
検討モデルには、基準モデルに幅１ｍｍの凹溝を設けたモデル（図９参照）を用いた。そして、凹溝の深さを変量して、応力解析と伝熱解析を行った。なお、応力解析は、基準モデルの解析と同様の条件で行った。また、伝熱解析は、温度を６５℃に設定した雰囲気内で、回路層１２の中央上面部（反対面１４の中央部）が発熱すると仮定して行った。図１１に応力解析の結果を示し、図１２に伝熱解析の結果を示す。なお、図１１及び図１２に示す一点鎖線は、回路層の厚み（３ｍｍ）を示しており、凹溝の深さ３ｍｍは回路層の厚み３ｍｍと同じであり、回路層が完全に分離された状態である。
[Examination of depth of groove]
Next, the depth of the concave groove 15 formed on the opposite surface 14 was examined.
As a study model, a model (see FIG. 9) in which a groove having a width of 1 mm was provided in the reference model was used. Then, stress analysis and heat transfer analysis were performed by varying the depth of the groove. The stress analysis was performed under the same conditions as the analysis of the reference model. The heat transfer analysis was performed on the assumption that the central upper surface portion of the circuit layer 12 (the central portion of the opposite surface 14) generates heat in an atmosphere set at a temperature of 65 ° C. FIG. 11 shows the result of stress analysis, and FIG. 12 shows the result of heat transfer analysis. In addition, the dashed-dotted line shown in FIG.11 and FIG.12 has shown the thickness (3 mm) of the circuit layer, and the depth 3mm of the ditch | groove is the same as the thickness 3mm of a circuit layer, and the circuit layer was isolate | separated completely. State.
図１１からわかるように、回路層の厚み（３ｍｍ）の１／６（０．５ｍｍ）以上５／６（２．５ｍｍ）以下の深さの凹溝を設けることで、凹溝を設けていない基準モデルの最大応力値（３１０ＭＰａ）よりも最大応力値を低減することができる。
最大応力値は、回路層の厚みの１／６（０．５ｍｍ）以上２／３（２ｍｍ）以下の範囲においては、凹溝の深さが大きくなるにつれて減少する傾向がみられたが、回路層の厚みの５／６（２．５ｍｍ）に設定した場合には最大応力値が増加し、回路層の厚みの２／３（２ｍｍ）で最小となった。この結果から、凹溝の深さを回路層の厚みの１／６未満に設定した場合、もしくは回路層の厚みの５／６を超えて形成した場合には、最大応力値がさらに大きくなり、十分な応力緩和効果が得られないことが予測される。
As can be seen from FIG. 11, by providing a groove having a depth of 1/6 (0.5 mm) or more and 5/6 (2.5 mm) or less of the thickness (3 mm) of the circuit layer, no groove is provided. The maximum stress value can be reduced from the maximum stress value (310 MPa) of the reference model.
The maximum stress value tended to decrease as the depth of the groove increased in the range of 1/6 (0.5 mm) to 2/3 (2 mm) of the thickness of the circuit layer. When the layer thickness was set to 5/6 (2.5 mm), the maximum stress value increased, and the value was 2/3 (2 mm) of the circuit layer thickness. From this result, when the depth of the concave groove is set to be less than 1/6 of the thickness of the circuit layer, or when it is formed to exceed 5/6 of the thickness of the circuit layer, the maximum stress value is further increased, It is predicted that a sufficient stress relaxation effect cannot be obtained.
また、図１２からわかるように、凹溝の深さが大きくなるほど回路層の面内熱拡散が阻害されるため、モデル内の最高温度が高くなり、放熱性が低下する結果となった。
したがって、凹溝は、回路層の厚みの１／６以上５／６以下の深さで形成することにより、熱拡散効果を損なわずに、セラミックス基板に生じる応力集中を緩和することができる。
Further, as can be seen from FIG. 12, since the in-plane thermal diffusion of the circuit layer is hindered as the depth of the concave groove is increased, the maximum temperature in the model is increased, resulting in a decrease in heat dissipation.
Therefore, by forming the concave groove at a depth of 1/6 or more and 5/6 or less of the thickness of the circuit layer, stress concentration generated in the ceramic substrate can be reduced without impairing the thermal diffusion effect.
次に、本実施形態のヒートシンク付パワーモジュール用基板１０Ａの製造方法について説明する。
〔回路層とセラミックス基板の接合〕
図１３（ａ）に示すように、セラミックス基板１１の回路層１２側の表面（本発明でいう、一方の面）に、予めスクリーン印刷等によって銅部材接合用ペースト１７（Ａｇ、Ｃｕ、Ｔｉ及び有機物を含有するものである。）を塗布して乾燥させておく。そして、乾燥させた銅部材接合用ペースト１７上に回路パターン状に成形した回路層１２を積層し、回路層１２及びセラミックス基板１１をその積層方向に０．１ＭＰａ〜３．４ＭＰａで加圧した状態で真空加熱炉（図示略）に装入して、７９０℃〜８５０℃の加熱温度で加熱する。この際、回路層１２の接合部は、ＣｕとＡｇとの反応によって溶融する。そして、この回路層１２とセラミックス基板１１の積層体を冷却することにより溶融金属を凝固させて、回路層１２とセラミックス基板１１とを接合する。
Next, a method for manufacturing the power module substrate 10A with a heat sink of the present embodiment will be described.
[Bonding of circuit layer and ceramic substrate]
As shown in FIG. 13 (a), a copper member bonding paste 17 (Ag, Cu, Ti, and the like) is preliminarily formed on the surface (one surface referred to in the present invention) of the ceramic substrate 11 on the circuit layer 12 side by screen printing or the like. It contains organic matter.) And is dried. And the circuit layer 12 shape | molded in the circuit pattern shape is laminated | stacked on the dried copper member joining paste 17, and the circuit layer 12 and the ceramic substrate 11 were pressurized by 0.1 MPa-3.4 MPa in the lamination direction Then, it is charged into a vacuum heating furnace (not shown) and heated at a heating temperature of 790 ° C to 850 ° C. At this time, the joint portion of the circuit layer 12 is melted by the reaction between Cu and Ag. And the molten metal is solidified by cooling the laminated body of this circuit layer 12 and the ceramic substrate 11, and the circuit layer 12 and the ceramic substrate 11 are joined.
〔凹溝の形成〕
次に、回路層１２の接合面とは反対面１４に、凹溝１５を形成する部分を残してエッチングレジストインキ４０をスクリーン印刷によって塗布し、紫外線を照射してパターニングを行う。なお、エッチングレジストインキ４０を塗布する代わりに、ドライフィルムレジストを貼り付けてもよい。
そして、塩化第二銅や塩化第二鉄等の水溶液を用いてエッチング処理を行い、凹溝１５を形成する（図１３（ｂ））。エッチングレジスト４０は、凹溝１５の形成後に水酸化ナトリウムで剥離する。
(Formation of concave grooves)
Next, an etching resist ink 40 is applied by screen printing on the surface 14 opposite to the bonding surface of the circuit layer 12 leaving a portion where the concave groove 15 is formed, and patterning is performed by irradiating ultraviolet rays. Instead of applying the etching resist ink 40, a dry film resist may be attached.
And the etching process is performed using aqueous solutions, such as cupric chloride and ferric chloride, and the ditch | groove 15 is formed (FIG.13 (b)). The etching resist 40 is peeled off with sodium hydroxide after the concave groove 15 is formed.
〔セラミックス基板と金属層の接合〕
図１３（ｃ）に示すように、金属層１３をセラミックス基板１１の下面（本発明でいう、他方の面）側に、厚さ５μｍ〜５０μｍのろう材箔１８（Ａｌ‐Ｓｉ系ろう材箔）を介して積層し、回路層１２とセラミックス基板１１の積層体と金属層１３とをその積層方向に０．１ＭＰａ〜３．４ＭＰａ（１ｋｇｆ／ｃｍ２〜３５ｋｇｆ／ｃｍ２）で加圧した状態で真空加熱炉（図示略）に装入して、５５０℃〜６５０℃の加熱温度で加熱する。この際、ろう材箔１８と金属層１３の一部とが溶融する。そして、回路層１２、セラミックス基板１１及び金属層１３の積層体を冷却することにより溶融金属を凝固させ、セラミックス基板１１と金属層１３とを接合して、パワーモジュール用基板１０が製造される。
[Bonding of ceramic substrate and metal layer]
As shown in FIG. 13 (c), the metal layer 13 is placed on the lower surface (the other surface in the present invention) side of the ceramic substrate 11, and a brazing material foil 18 (Al—Si brazing material foil) having a thickness of 5 μm to 50 μm. ), And the laminate of the circuit layer 12 and the ceramic substrate 11 and the metal layer 13 are pressed in the stacking direction at 0.1 MPa to 3.4 MPa (1 kgf / cm 2 to 35 kgf / cm 2 ). Then, it is charged into a vacuum heating furnace (not shown) and heated at a heating temperature of 550 to 650 ° C. At this time, the brazing filler metal foil 18 and a part of the metal layer 13 are melted. And the laminated body of the circuit layer 12, the ceramic substrate 11, and the metal layer 13 is cooled, a molten metal is solidified, the ceramic substrate 11 and the metal layer 13 are joined, and the board | substrate 10 for power modules is manufactured.
〔金属層とヒートシンクの接合〕
図１３（ｄ）に示すように、ヒートシンク３０を金属層１３の下面側に、厚さ５μｍ〜５０μｍのろう材箔１８（Ａｌ‐Ｓｉ系ろう材箔）を介して積層し、パワーモジュール用基板１０とヒートシンク３０とをその積層方向に０．１ＭＰａ〜３．４ＭＰａで加圧した状態で真空加熱炉（図示略）に装入して、５５０℃〜６５０℃の加熱温度で加熱する。この際、ろう材箔１８と金属層１３の一部とが溶融する。そして、パワーモジュール用基板１０とヒートシンク３０の積層体を冷却することにより溶融金属を凝固させ、金属層１３とヒートシンク３０とを接合して、ヒートシンク付パワーモジュール用基板１０Ａが製造される。
[Bonding of metal layer and heat sink]
As shown in FIG. 13D, a heat module 30 is laminated on the lower surface side of the metal layer 13 via a brazing filler metal foil 18 (Al—Si brazing foil) having a thickness of 5 μm to 50 μm. 10 and the heat sink 30 are charged in a vacuum heating furnace (not shown) in a state of being pressurized in the laminating direction by 0.1 MPa to 3.4 MPa, and heated at a heating temperature of 550 ° C. to 650 ° C. At this time, the brazing filler metal foil 18 and a part of the metal layer 13 are melted. Then, the laminated body of the power module substrate 10 and the heat sink 30 is cooled to solidify the molten metal, the metal layer 13 and the heat sink 30 are joined, and the power module substrate 10A with a heat sink is manufactured.
このパワーモジュール用基板１０とヒートシンク３０とのろう付け接合時においては、セラミックス基板１１に最大応力が生じる位置に対応する回路層１２の接合面とは反対面１４に凹溝１５が設けられているので、セラミックス基板１１に生じる応力が緩和される。
このように、銅からなる回路層１２により良好な放熱特性を確保することができるとともに、セラミックス基板１１に生じる応力集中を緩和することができるので、ヒートシンク付パワーモジュール用基板１０Ａの反りを低減でき、クラック等の発生を防止することができる。また、このようなヒートシンク付パワーモジュール用基板１０Ａは、低温状態と高温状態とが繰り返される冷熱サイクル環境において使用された場合でも、セラミックス基板１１に生じる熱応力を低減できることから、セラミックス基板１１と回路層１２の接合信頼性を維持することができる。
At the time of brazing the power module substrate 10 and the heat sink 30, the concave groove 15 is provided on the surface 14 opposite to the bonding surface of the circuit layer 12 corresponding to the position where the maximum stress is generated on the ceramic substrate 11. Therefore, the stress generated in the ceramic substrate 11 is relieved.
Thus, the circuit layer 12 made of copper can ensure good heat dissipation characteristics and can reduce stress concentration generated in the ceramic substrate 11, thereby reducing the warpage of the power module substrate 10 A with a heat sink. Generation of cracks and the like can be prevented. Further, such a power module substrate 10A with a heat sink can reduce the thermal stress generated in the ceramic substrate 11 even when used in a cold cycle environment in which a low temperature state and a high temperature state are repeated. The bonding reliability of the layer 12 can be maintained.
なお、上記実施形態のように、回路層１２の回路パターンは、セラミックス基板１１との接合前に打抜き加工等の機械加工により形成することもできるし、セラミックス基板１１との接合後にエッチング処理によって形成する構成としてもよい。また、凹溝１５の形成を、エッチング処理により行う場合、回路層の回路パターン形成時に同時に形成することも可能である。さらに、凹溝は、セラミックス基板が受けるヒートシンク及び回路層の熱伸縮の影響を低減するために、少なくともパワーモジュール用基板とヒートシンクとの接合前に形成しておけば良いことから、上記実施形態のように、セラミックス基板と金属層の接合前に形成する構成としても良いし、セラミックス基板と金属層との接合後に形成する構成としてもよい。また、回路層をセラミックス基板に接合する前に凹溝を形成してもよく、この場合には機械加工により凹溝を形成してもよい。
また、パワーモジュール用基板とヒートシンクとの接合時においては、回路層１２の端部に設けられた立壁部１２ａによって、パワーモジュール用基板１０とヒートシンク３０との接合面の端部まで確実に加圧して接合することができる。これにより、パワーモジュール用基板１０とヒートシンク３０との接合面が全面にわたって良好に接合された状態のヒートシンク付パワーモジュール用基板１０Ａを製造することができ、ヒートシンク付パワーモジュール用基板１０Ａの良好な放熱特性を維持することができる。
As in the above embodiment, the circuit pattern of the circuit layer 12 can be formed by mechanical processing such as punching before bonding to the ceramic substrate 11, or formed by etching after bonding to the ceramic substrate 11. It is good also as composition to do. In addition, when the concave groove 15 is formed by etching, it can be formed at the same time as the circuit pattern of the circuit layer is formed. Furthermore, since the concave groove may be formed at least before joining the power module substrate and the heat sink in order to reduce the influence of thermal expansion and contraction of the heat sink and circuit layer received by the ceramic substrate, Thus, it is good also as a structure formed before joining a ceramic substrate and a metal layer, and it is good also as a structure formed after joining a ceramic substrate and a metal layer. Further, the groove may be formed before the circuit layer is bonded to the ceramic substrate. In this case, the groove may be formed by machining.
Further, when the power module substrate and the heat sink are joined, the upright wall portion 12a provided at the end portion of the circuit layer 12 is surely pressurized to the end portion of the joint surface between the power module substrate 10 and the heat sink 30. Can be joined together. Thereby, the power module substrate 10A with a heat sink in which the joint surface between the power module substrate 10 and the heat sink 30 is satisfactorily bonded over the entire surface can be manufactured. Characteristics can be maintained.
ところで、図１及び図２に示すヒートシンク付パワーモジュール用基板１０Ａにおいては、セラミックス基板１１上に１つの回路層１２が接合された構成とされていたが、本発明は、図１４に示すように、セラミックス基板１１上に複数の回路層１２が形成されたヒートシンク付パワーモジュール用基板５０Ａに適用することもできる。この場合においても、少なくともセラミックス基板１１の短手側の端部に沿って凹溝１５を形成しておくことにより、パワーモジュール用基板１０とヒートシンク３０とのろう付け接合時において、セラミックス基板１１に生じる応力集中を緩和することができる。 Incidentally, in the power module substrate 10A with a heat sink shown in FIGS. 1 and 2, one circuit layer 12 is bonded on the ceramic substrate 11, but the present invention is configured as shown in FIG. The present invention can also be applied to a power module substrate 50A with a heat sink in which a plurality of circuit layers 12 are formed on a ceramic substrate 11. Also in this case, by forming the concave groove 15 along at least the short-side end portion of the ceramic substrate 11, the brazing and joining of the power module substrate 10 and the heat sink 30 can be performed on the ceramic substrate 11. The resulting stress concentration can be relaxed.
なお、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、凹溝１５の形状は特に限定されるものではなく、スリット形状等でもよい。
In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, the shape of the concave groove 15 is not particularly limited, and may be a slit shape or the like.
１０ パワーモジュール用基板
１０Ａ，１０Ｂ，５０Ａ ヒートシンク付パワーモジュール用基板
１１ セラミックス基板
１２ 回路層
１２ａ 立璧部
１３ 金属層
１４ 反対面
１４ａ 端部
１５ 凹溝
１７ 銅部材接合用ペースト
１８ ろう材箔
２０ 電子部品
３０ ヒートシンク
４０ エッチングレジストインキ
DESCRIPTION OF SYMBOLS 10 Power module board | substrate 10A, 10B, 50A Power module board | substrate 11 with a heat sink Ceramic board | substrate 12 Circuit layer 12a Standing part 13 Metal layer 14 Opposite surface 14a End part 15 Concave groove 17 Copper member joining paste 18 Brazing material foil 20 Electron Component 30 Heat sink 40 Etching resist ink
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013234573A JP6183166B2 (en) | 2013-01-30 | 2013-11-13 | Power module substrate with heat sink and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013015481 | 2013-01-30 | ||
| JP2013015481 | 2013-01-30 | ||
| JP2013234573A JP6183166B2 (en) | 2013-01-30 | 2013-11-13 | Power module substrate with heat sink and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014168044A JP2014168044A (en) | 2014-09-11 |
| JP6183166B2 true JP6183166B2 (en) | 2017-08-23 |
Family
ID=51617579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013234573A Expired - Fee Related JP6183166B2 (en) | 2013-01-30 | 2013-11-13 | Power module substrate with heat sink and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6183166B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6127852B2 (en) * | 2013-09-13 | 2017-05-17 | 三菱マテリアル株式会社 | Power module substrate with heat sink and manufacturing method thereof |
| JP6333693B2 (en) * | 2014-09-30 | 2018-05-30 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| CN109156080B (en) * | 2016-05-16 | 2021-10-08 | 株式会社村田制作所 | Ceramic electronic component |
| JP7513984B2 (en) | 2020-10-05 | 2024-07-10 | 国立大学法人東北大学 | METHOD FOR RELAXING RESIDUAL STRESS IN CERAMIC-METAL BONDED BODY, ... AND METHOD FOR MANUFACTURING CERAMIC-METAL BONDED BODY |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0777246B2 (en) * | 1989-10-31 | 1995-08-16 | 株式会社住友金属セラミックス | Ceramics circuit board |
| JP3115238B2 (en) * | 1996-09-09 | 2000-12-04 | 株式会社東芝 | Silicon nitride circuit board |
| JP4649027B2 (en) * | 1999-09-28 | 2011-03-09 | 株式会社東芝 | Ceramic circuit board |
| JP2003197826A (en) * | 2001-12-26 | 2003-07-11 | Toshiba Corp | Ceramic circuit board and semiconductor module using the same |
| JP4893095B2 (en) * | 2006-05-01 | 2012-03-07 | 日立金属株式会社 | Circuit board and semiconductor module using the same |
| JP5577980B2 (en) * | 2010-09-16 | 2014-08-27 | 三菱マテリアル株式会社 | Power module substrate with heat sink, power module, and method for manufacturing power module substrate with heat sink |
-
2013
- 2013-11-13 JP JP2013234573A patent/JP6183166B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014168044A (en) | 2014-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2014034245A1 (en) | Power module substrate and power module | |
| JP6706253B2 (en) | POWER MODULE SUBSTRATE, POWER MODULE SUBSTRATE ASSEMBLY, AND POWER MODULE SUBSTRATE MANUFACTURING METHOD | |
| JP5067187B2 (en) | Power module substrate with heat sink and power module with heat sink | |
| WO2011065457A1 (en) | Laminate and manufacturing method for same | |
| JP2006240955A (en) | Ceramic substrate, ceramic circuit board, and power control component using the same | |
| JP6183166B2 (en) | Power module substrate with heat sink and manufacturing method thereof | |
| JP6146242B2 (en) | Power module substrate manufacturing method | |
| KR102496716B1 (en) | Ceramic Board Manufacturing Method | |
| JP2004022973A (en) | Ceramic circuit board and semiconductor module | |
| JP2008277654A (en) | Substrate for power module with heat sink, and power module | |
| JP6149654B2 (en) | Power module substrate manufacturing method | |
| JP2017084921A (en) | Power module | |
| JP5960522B2 (en) | Ceramic circuit board and electronic device using the same | |
| JP6702800B2 (en) | Circuit board assembly, electronic device assembly, circuit board assembly manufacturing method, and electronic device manufacturing method | |
| JP6127852B2 (en) | Power module substrate with heat sink and manufacturing method thereof | |
| JP2010238965A (en) | Substrate for power module, method for manufacturing substrate for power module, and power module | |
| JP2017063126A (en) | Manufacturing method for resistor, and resistor | |
| JP2010238963A (en) | Substrate for power module, method for manufacturing substrate for power module, and power module | |
| JP6317178B2 (en) | Circuit board and electronic device | |
| JP6201297B2 (en) | Power module substrate with copper plate and method for manufacturing power module substrate with copper plate | |
| JP4992302B2 (en) | Power semiconductor module | |
| JP2018006377A (en) | Composite substrate, electronic device, and electronic module | |
| JP2013211288A (en) | Manufacturing method of substrate for power module with heat sink | |
| KR102564818B1 (en) | Power module and manufacturing method thereof | |
| JP6237058B2 (en) | Power module substrate with copper plate and method for manufacturing power module substrate with copper plate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170710 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6183166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |