[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6153077B2 - 金属ナノ粒子ペースト、それを含有する接合材料、およびそれを用いた半導体装置 - Google Patents

金属ナノ粒子ペースト、それを含有する接合材料、およびそれを用いた半導体装置 Download PDF

Info

Publication number
JP6153077B2
JP6153077B2 JP2013177821A JP2013177821A JP6153077B2 JP 6153077 B2 JP6153077 B2 JP 6153077B2 JP 2013177821 A JP2013177821 A JP 2013177821A JP 2013177821 A JP2013177821 A JP 2013177821A JP 6153077 B2 JP6153077 B2 JP 6153077B2
Authority
JP
Japan
Prior art keywords
nanoparticles
bonding
layer
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013177821A
Other languages
English (en)
Other versions
JP2015004122A (ja
Inventor
敏孝 石崎
敏孝 石崎
亮太 渡邉
亮太 渡邉
明渡　邦夫
邦夫 明渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2013177821A priority Critical patent/JP6153077B2/ja
Publication of JP2015004122A publication Critical patent/JP2015004122A/ja
Application granted granted Critical
Publication of JP6153077B2 publication Critical patent/JP6153077B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Adhesives Or Adhesive Processes (AREA)
  • Powder Metallurgy (AREA)
  • Die Bonding (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、Ｃｕナノ粒子を含有する金属ナノ粒子ペースト、それを含有する接合材料、および前記接合材料を用いた半導体装置に関する。
半導体素子の電極接合などにおいては、従来、Ｓｎ−Ｐｂ系はんだが用いられていたが、近年、環境保全の観点から、鉛フリーはんだといった新規な接合材料が求められている。また、半導体素子の接合技術においては、半導体素子への負荷を低減するために、低温での接合や無加圧での接合が可能な材料が求められている。
Ａｇ、Ｃｕなどの金属ナノ粒子は、粒径が、例えば１０００ｎｍ以下のようにナノメートルサイズまで小さくなると、その融点よりはるかに低い温度（焼結温度２００℃以下）で焼結させることが可能となるため、半導体素子の低温接合などへの応用が期待されている。
しかしながら、このような金属ナノ粒子は、表面が高活性であり、凝集しやすいため、通常、界面活性剤やポリマーなどで被覆して分散安定性を確保している。このため、このような金属ナノ粒子を用いて半導体素子の接合を行う際に加熱処理を施すと、金属ナノ粒子が焼結するとともに界面活性剤やポリマーなどの被膜が分解され、ガスが発生し、金属ナノ粒子間に空隙（ボイド）が生じる。その結果、無加圧や低温では焼結組織が密にならず、十分に高い接合強度が得られなかった。
１１ｔｈ Ｓｙｍｐｏｓｉｕｍ ｏｎ ”Ｍｉｃｒｏｊｏｉｎｉｎｇ ａｎｄ Ａｓｓｅｍｂｌｙ Ｔｅｃｈｎｏｌｏｇｙ ｉｎ Ｅｌｅｃｔｒｏｎｉｃｓ”、２００５年２月３〜４日、２２９〜２３２頁（非特許文献１）には、平均粒子径が１０μｍまたは３０μｍのＣｕ粉１０〜５０質量％と平均粒子径が１０μｍまたは２５μｍのＳｎ粉９０〜５０質量％とを含有する複合ペーストが開示されている。しかしながら、このような平均粒子径が１０μｍ以上のマイクロメートルサイズの粉末を含有する複合ペーストを用いて半導体装置の低温接合を行うと、十分に高い接合強度が得られなかった。
また、特開２０１２−４６７７９号公報（特許文献１）には、炭素数８以上の脂肪酸と脂肪族アミンとを含有する有機被膜を表面に備える金属ナノ粒子が開示されており、前記有機被膜が低温で熱分解されることも記載されている。
一方、金属ナノ粒子を用いた半導体素子の実装技術においては、従来、半導体素子と基板との接合を加圧下で行なっていたが、チップの破壊による歩留まりの低下や生産工程の追加によるコストアップといった問題があり、無加圧接合による実装技術の開発が強く求められていた。
特開２０１２−４６７７９号公報
池田靖ら、「Ｃｕ粉／Ｓｎ粉複合ペーストを用いた接続の検討」、１１ｔｈ Ｓｙｍｐｏｓｉｕｍ ｏｎ "Ｍｉｃｒｏｊｏｉｎｉｎｇ ａｎｄ Ａｓｓｅｍｂｌｙ Ｔｅｃｈｎｏｌｏｇｙ ｉｎ Ｅｌｅｃｔｒｏｎｉｃｓ"、２００５年２月３〜４日、２２９〜２３２頁
しかしながら、特許文献１に記載の表面被覆Ｃｕナノ粒子を用いると、低温での焼結は可能であるが、接合層内部でのボイドは必ずしも十分に抑制されておらず、接合強度は必ずしも十分に高いものではなかった。
本発明は、上記従来技術の有する課題に鑑みてなされたものであり、接合強度が高い接合層を低温（具体的には４００℃以下）で形成することが可能な金属ナノ粒子ペーストを提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、Ｃｕナノ粒子とＳｎナノ粒子とを特定の割合で含有する金属ナノ粒子ペーストを用いることによって、接合強度が高い接合層を低温（具体的には４００℃以下）で形成することが可能であることを見出し、本発明を完成するに至った。
すなわち、本発明の金属ナノ粒子ペーストは、全金属ナノ粒子に対して、Ｃｕナノ粒子を９７〜８５質量％且つＳｎナノ粒子を３〜１５質量％含有することを特徴とするものである。このような金属ナノ粒子ペーストにおいて、直径が１〜１０００ｎｍの範囲にある金属ナノ粒子が、個数基準で全金属粒子の９９％以上であることが好ましい。本発明の接合材料はこのような本発明の金属ナノ粒子ペーストを含有するものである。
本発明の半導体装置は、半導体素子、基板、および前記半導体素子と前記基板とを接合する接合層を備えており、前記接合層が前記本発明の接合材料により形成されたＣｕとＳｎとの混合物層であることを特徴とするものである。
このような本発明の半導体装置において、前記混合物層は平均粒子径１〜１０００ｎｍの金属ナノ粒子により形成されていることが好ましい。また、前記混合物層にはＣｕＳｎ金属間化合物が含まれていることが好ましく、前記ＣｕＳｎ金属間化合物としてはＣｕ３ＳｎおよびＣｕ６Ｓｎ５のうちの少なくとも一方であることが好ましい。
さらに、本発明の半導体装置においては、前記接合層の両面にＮｉ、ＣｏおよびＡｇからなる群から選択される少なくとも１種の金属からなる密着層を更に備えており、一方の密着層が前記半導体素子の接合部に接するように配置され、他方の密着層が前記基板の接合部に接するように配置されていることが好ましい。
なお、本発明の金属ナノ粒子ペーストによって接合強度が高い接合層を低温で形成することが可能となる理由は必ずしも定かではないが、本発明者らは以下のように推察する。すなわち、本発明の金属ナノ粒子ペーストは融点が２３２℃のＳｎナノ粒子を含んでいるため、４００℃以下の温度で溶融したＳｎが、Ｃｕナノ粒子間に浸透することによってボイドが埋められ、焼結密度が向上し、接合層の接合強度が高くなると推察される。また、Ｃｕナノ粒子とＳｎナノ粒子は、活性な表面原子同士が低温、短時間で反応しやすく、ＣｕＳｎ金属間化合物が形成されやすい。このため、Ｃｕナノ粒子間に浸透したＳｎナノ粒子は、その界面近傍で、Ｃｕ３ＳｎやＣｕ６Ｓｎ５といった安定で高耐熱性のＣｕＳｎ金属間化合物を形成しやすく、強固で高強度の接合層が形成されると推察される。さらに、Ｓｎナノ粒子の還元効果によりＣｕナノ粒子表面の酸化物層が還元されやすいため、Ｃｕナノ粒子が焼結しやすく、焼結密度が向上し、接合強度が高い接合層が形成されると推察される。
一方、マイクロメートルサイズのＳｎ粒子を用いると、Ｃｕ粒子間にＳｎ粒子が浸透せず、Ｃｕ粒子間のボイドが十分に埋まらないため、十分な接合強度が得られないと推察される。また、マイクロメートルサイズのＣｕ粒子やＳｎ粒子は、表面の活性が高いものではないため、低温では焼結しにくく、また、ＣｕＳｎ金属間化合物が形成されにくく、接合強度が十分に高くならないと推察される。
また、有機被膜を表面に備えるＣｕナノ粒子のみを用いて比較的低温での熱処理や無加圧での熱処理により接合層を形成すると、有機被膜の分解時に生成するガスやＣｕナノ粒子同士の点での結合状態（リンキング状態）によりボイドが形成しやすく、焼結密度が低い組織構造が形成されると推察される。このため、有機被膜を表面に備えるＣｕナノ粒子のみを用いた場合には、接合強度は低下すると推察される。
本発明によれば、接合強度が高い接合層を低温（具体的には４００℃以下）で形成することが可能な金属ナノ粒子ペーストを提供することが可能となる。
本発明の半導体装置の一実施態様を示す模式図である。 本発明の半導体装置の他の一実施態様を示す模式図である。 本発明の半導体装置の他の一実施態様を示す模式図である。 本発明の半導体装置の他の一実施態様を示す模式図である。 実施例で作製したせん断強度測定用接合体を示す模式図である。 実施例１−２で作製した接合層の上側の密着層付近のＸＲＤスペクトルを示すグラフである。 比較例１−２で作製した接合層の上側の密着層付近のＸＲＤスペクトルを示すグラフである。 実施例１−２で作製した接合層の上側の密着層付近の走査型電子顕微鏡写真である。 実施例１−２で作製した接合層の下側の密着層付近の走査型電子顕微鏡写真である。 実施例２−１で作製した接合層の上側の密着層付近の走査型電子顕微鏡写真である。 実施例２−１で作製した接合層の下側の密着層付近の走査型電子顕微鏡写真である。 比較例２−２で作製した接合層の上側の密着層付近の走査型電子顕微鏡写真である。 比較例２−２で作製した接合層の下側の密着層付近の走査型電子顕微鏡写真である。
以下、本発明をその好適な実施形態に即して詳細に説明する。
先ず、本発明の金属ナノ粒子ペーストおよびそれを含有する本発明の接合材料について説明する。本発明の金属ナノ粒子ペーストは、Ｃｕナノ粒子とＳｎナノ粒子とを所定の割合で含有するものである。本発明の金属ナノ粒子ペーストは、低温（具体的には４００℃以下）での熱処理により焼結し、接合強度が高い接合層を形成することができる。また、本発明の金属ナノ粒子ペーストを用いると、熱処理時に無加圧でも、接合強度が高い接合層を形成することができる。
（Ｃｕナノ粒子）
本発明においては、直径が１〜１０００ｎｍの範囲にあるＣｕ粒子を「Ｃｕナノ粒子」という。Ｃｕ粒子の直径は、透過型電子顕微鏡（ＴＥＭ）観察において測定することができ、本発明においては、以下に示す全Ｃｕ粒子に対するＣｕナノ粒子の割合およびＣｕ粒子（Ｃｕナノ粒子を含む）の平均粒子径を、前記ＴＥＭ観察において、無作為に２００個のＣｕ粒子を抽出し、これらの直径を測定することによって求められる値とする。
本発明の金属ナノ粒子ペーストにおいては、このようなＣｕナノ粒子（直径が１〜１０００ｎｍの範囲にあるもの）が個数基準で全Ｃｕ粒子の９９％以上であることが好ましく、全てのＣｕ粒子が前記Ｃｕナノ粒子であることが特に好ましい。Ｃｕナノ粒子の割合が前記下限未満になると、Ｃｕ粒子の焼結温度が高くなるため、低温（具体的には４００℃以下）での加熱によるＣｕ粒子同士の結合が起こりにくく、その結果、接合強度が低下する傾向にある。
また、本発明の金属ナノ粒子ペーストに含まれるＣｕ粒子（Ｃｕナノ粒子を含む）の平均粒子径としては、１０〜１０００ｎｍが好ましく、３０〜５００ｎｍがより好ましく、５０〜２５０ｎｍが特に好ましい。Ｃｕ粒子の平均粒子径が前記下限未満になると、バルクに対する表面比率が大きくなるため、Ｃｕナノ粒子の表面が大気中で酸化されやすく、その結果、金属ナノ粒子ペースト中でＣｕナノ粒子同士の凝集が起こったり、接合時の熱処理で十分に酸化成分を除去できず、接合強度や導電性、熱伝導性などの接合材料の特性が低下する傾向にある。ただし、Ｃｕナノ粒子を不活性ガスまたは還元性ガス雰囲気下で取り扱えば、Ｃｕナノ粒子表面の酸化が起こりにくく、上記の不具合が起こりにくくなるため、平均粒子径が前記下限未満のＣｕナノ粒子も本発明の金属ナノ粒子ペーストに使用することが可能である。また、有機被膜を備えるＣｕナノ粒子を使用する場合には、有機被膜の割合がＣｕナノ粒子に比べて多くなるため、有機被膜が接合時の熱処理で十分に分解されずに残存し、接合強度や導電性、熱伝導性などの接合材料の特性が低下する傾向にある。他方、Ｃｕ粒子の平均粒子径が前記上限を超えると、粒子サイズ効果が小さいため、Ｃｕ粒子の焼結温度が高くなり、低温（具体的には４００℃以下）での加熱によるＣｕ粒子同士の結合が起こりにくく、その結果、接合強度が低下する傾向にある。
このようなＣｕナノ粒子としては、例えば、Ｃｕナノ粒子と、このＣｕナノ粒子の表面に配置された、脂肪酸および脂肪族アミンを含有する有機被膜とを備える表面被覆Ｃｕナノ粒子が挙げられる。前記有機被膜は低温（具体的には４００℃以下）で熱分解させることができるものである。この表面被覆Ｃｕナノ粒子は、特開２０１２−４６７７９号公報に記載された方法に準じて製造することができる。すなわち、アルコール系溶媒中、脂肪酸および脂肪族アミンの共存下で、前記アルコール系溶媒に不溶なＣｕ塩を還元せしめることによってＣｕナノ粒子を形成させ、且つ、このＣｕナノ粒子の表面に前記脂肪酸および脂肪族アミンを含有する有機被膜を形成させることによって前記表面被覆Ｃｕナノ粒子を製造することができる。ここで、Ｃｕ塩としては炭酸銅、水酸化銅が挙げられる。また、脂肪酸としてはオクタン酸、デカン酸、ドデカン酸、ミリスチン酸、パルミチン酸、ステアリン酸などの飽和脂肪酸やオレイン酸などの不飽和脂肪酸が挙げられ、脂肪族アミンとしてはオクチルアミン、デシルアミン、ドデシルアミン、ミリスチルアミン、パルミチルアミン、ステアリルアミンなどの飽和脂肪族アミンやオレイルアミンなどの不飽和脂肪族アミンが挙げられ、脂肪酸および脂肪族アミンの炭化水素鎖の炭素数を変更することによってＣｕナノ粒子の粒子径を調整することができる。
また、本発明においては、（株）テックサイエンス製の銅ナノ粒子粉末などの市販のＣｕナノ粒子を使用することもできる。さらに、溶媒中に分散されたＣｕナノ粒子を使用することもできる。このようなＣｕナノ粒子分散液としては、（株）イオックス製「Ｃｕ６０−ＢｔＴＰ」、立山科学工業（株）製の銅ナノ粒子分散液、大研化学工業（株）製「ＮＣＵ−０９」、ハリマ化成グループ（株）製の銅ナノ粒子分散液などの市販品が挙げられる。
（Ｓｎナノ粒子）
本発明においては、直径が１〜１０００ｎｍの範囲にあるＳｎ粒子を「Ｓｎナノ粒子」という。Ｓｎ粒子の直径は、透過型電子顕微鏡（ＴＥＭ）観察において測定することができ、本発明においては、以下に示す全Ｓｎ粒子に対するＳｎナノ粒子の割合およびＳｎ粒子（Ｓｎナノ粒子を含む）の平均粒子径は、前記ＴＥＭ観察において、無作為に２００個のＳｎ粒子を抽出し、これらの直径を測定することによって求められる値とする。
本発明の金属ナノ粒子ペーストにおいては、このようなＳｎナノ粒子（直径が１〜１０００ｎｍの範囲にあるもの）が個数基準で全Ｓｎ粒子の９９％以上であることが好ましく、全てのＳｎ粒子が前記Ｓｎナノ粒子であることが特に好ましい。Ｓｎナノ粒子の割合が前記下限未満になると、Ｃｕナノ粒子間に入り込むＳｎナノ粒子の量が少なくなり、Ｃｕナノ粒子間の空隙が十分に埋まらないため、ボイドが生成し、接合強度が十分に向上しない傾向にある。
また、本発明の金属ナノ粒子ペーストに含まれるＳｎ粒子（Ｓｎナノ粒子を含む）の平均粒子径としては、５〜１０００ｎｍが好ましく、１０〜５００ｎｍがより好ましく、２０〜２５０ｎｍが特に好ましい。Ｓｎ粒子の平均粒子径が前記下限未満になると、バルクに対する表面比率が大きくなるため、Ｓｎナノ粒子の表面が大気中で酸化されやすく、その結果、金属ナノ粒子ペースト中でＳｎナノ粒子同士の凝集が起こったり、接合時の熱処理で十分に酸化成分を除去できず、接合強度や導電性、熱伝導性などの接合材料の特性が低下する傾向にある。ただし、Ｓｎナノ粒子を不活性ガスまたは還元性ガス雰囲気下で取り扱えば、Ｓｎナノ粒子表面の酸化が起こりにくく、上記の不具合が起こりにくくなるため、平均粒子径が前記下限未満のＳｎナノ粒子も本発明の金属ナノ粒子ペーストに使用することが可能である。また、有機被膜を備えるＳｎナノ粒子を使用する場合には、有機被膜の割合がＳｎナノ粒子に比べて多くなるため、有機被膜が接合時の熱処理で十分に分解されずに残存し、接合強度や導電性、熱伝導性などの接合材料の特性が低下する傾向にある。他方、Ｓｎ粒子の平均粒子径が前記上限を超えると、Ｃｕナノ粒子間にＳｎナノ粒子が入り込めず、Ｃｕナノ粒子間の空隙が十分に埋まらないため、ボイドが生成し、接合強度が十分に向上しない傾向にある。
このようなＳｎナノ粒子としては、例えば、Ｓｎナノ粒子と、このＳｎナノ粒子の表面に配置された、脂肪族アミンを含有する有機被膜とを備える表面被覆Ｓｎナノ粒子が挙げられる。前記有機被膜は低温（具体的には４００℃以下）で熱分解させることができるものである。この表面被覆Ｓｎナノ粒子は、特願２０１２−１３０８８８号の明細書に記載された方法に準じて製造することができる。すなわち、有機溶媒中、脂肪族アミンと第４級アンモニウムボロハイドライドとの共存下で、Ｓｎイオンを還元せしめることによってＳｎナノ粒子を形成させ、且つ、このＳｎナノ粒子の表面に前記脂肪族アミンを含有する有機被膜を形成させることによって前記表面被覆Ｓｎナノ粒子を製造することができる。ここで、Ｓｎイオン源としては、有機溶媒に可溶であり、Ｓｎイオンを生成するＳｎ化合物であれば特に制限はなく、例えば、塩化スズ、フッ化スズ、臭化スズ、ヨウ化スズ、酢酸スズ、硫酸スズ、硝酸スズ、アセチルアセトナートスズなどが挙げられる。また、脂肪族アミンとしてはオクチルアミン、デシルアミン、ドデシルアミン、ミリスチルアミン、パルミチルアミン、ステアリルアミンなどの飽和脂肪族アミンやオレイルアミンなどの不飽和脂肪族アミンが挙げられ、脂肪族アミンの炭化水素鎖の炭素数を変更することによってＳｎナノ粒子の粒子径を調整することができる。
また、本発明においては、日本イオン（株）製のスズナノパウダーなどの市販のＳｎナノ粒子を使用することもできる。さらに、溶媒中に分散されたＳｎナノ粒子を使用することもできる。このようなＳｎナノ粒子分散液としては、立山科学工業（株）製のスズナノ粒子分散液などの市販品が挙げられる。
（金属ナノペースト）
本発明の金属ナノペーストは、このようなＣｕナノ粒子とＳｎナノ粒子とを所定の割合で含有するものである。本発明の金属ナノペーストにおけるＣｕナノ粒子とＳｎナノ粒子の割合は、全金属ナノ粒子に対して、Ｃｕナノ粒子が９９．９〜７０質量％であり且つＳｎナノ粒子が０．１〜３０質量％ある。Ｓｎナノ粒子の含有量が前記下限未満になる（すなわち、Ｃｕナノ粒子の含有量が前記上限を超える）と、Ｃｕナノ粒子間に入り込むＳｎナノ粒子の量が少なくなり、Ｃｕナノ粒子間の空隙が十分に埋まらないため、ボイドが生成し、接合強度が低下する。また、ＣｕＳｎ金属間化合物も生成しないため、接合強度が低下する。他方、Ｓｎナノ粒子の含有量が前記上限を超える（すなわち、Ｃｕナノ粒子の含有量が前記下限未満になる）と、接合強度や導電性、熱伝導性などの接合材料の特性が低下する。また、接合強度がより高くなるという観点から、Ｃｕナノ粒子の含有量が９８〜８０質量％であり且つＳｎナノ粒子の含有量が２〜２０質量％であることが好ましく、Ｃｕナノ粒子の含有量が９７〜８５質量％であり且つＳｎナノ粒子の含有量が３〜１５質量％であることがより好ましい。なお、Ｃｕナノ粒子とＳｎナノ粒子の割合において、これらの合計量は全金属ナノ粒子に対して１００質量％である。
また、本発明の金属ナノペーストにおいては、金属ナノ粒子（直径が１〜１０００ｎｍの範囲にあるもの、Ｃｕナノ粒子＋Ｓｎナノ粒子）が個数基準で全金属粒子（Ｃｕ粒子＋Ｓｎ粒子）の９９％以上であることが好ましく、全ての金属粒子が前記金属ナノ粒子であることが特に好ましい。金属ナノ粒子の割合が前記下限未満になると、金属粒子の焼結温度が高くなるため、低温（具体的には４００℃以下）での加熱による金属粒子同士の結合が起こりにくく、その結果、接合強度が低下する傾向にある。
このような本発明の金属ナノペーストは、例えば、Ｃｕナノ粒子とＳｎナノ粒子とが所定の割合となるように、両者を混合し、得られた混合ナノ粒子がペースト状となるように有機溶媒などの溶剤と混合したり、Ｃｕナノ粒子ペーストおよびＳｎナノ粒子ペーストを調製した後、Ｃｕナノ粒子とＳｎナノ粒子とが所定の割合となるように、両者を混合したり、Ｃｕナノ粒子分散液とＳｎナノ粒子分散液とを調製した後、Ｃｕナノ粒子とＳｎナノ粒子とが所定の割合となるように、両者を混合し、得られた混合ナノ粒子の分散液をペースト状になるまでエバポレータなどを用いて濃縮することによって製造することができる。
これらのナノ粒子のペーストや分散液は、Ｃｕナノ粒子およびＳｎナノ粒子をそれぞれ有機溶媒などの溶剤と混合して調製してもよいし、前述したような市販のナノ粒子のペーストや分散液を使用してもよい。
本発明の金属ナノペーストに用いられる有機溶媒としては特に制限はないが、例えば、テトラデカンなどの炭素数５〜１８のアルカン類；１−ブタノール、デカノール、イソプロピルアルコールなどの炭素数１〜２０のモノアルコール類；エチレングリコール、ジエチレングリコール、トリエチレングリコール、テトラエチレングリコールなどのグリコール類；グリセリンなどのトリオール類；α−テルピネオールなどの環状アルコール類；アセトン、メチルエチルケトン、ジエチルケトンなどのケトン類；テトラヒドロフラン、ジエチルエーテル、ブチルカルビトールなどのエーテル類；酢酸エチル、ブチルカルビトールアセテートなどのエステル類；ベンゼン、トルエン、キシレンなどの芳香族化合物などが挙げられる。また、本発明の金属ナノペーストには、必要に応じて、セルロース誘導体（例えば、エチルセルロース、ヒドロキシエチルセルロース）やグリセリド（例えば、ヒマシ油）といった粘度調整剤などの添加剤を添加してもよい。
ナノ粒子と溶剤との混合方法としては特に制限はないが、例えば、自転・公転ミキサー、ボールミル、スターラーなどの公知の撹拌装置を用いる方法が挙げられる。
＜半導体装置＞
次に、本発明の半導体装置について説明する。本発明の半導体装置は、半導体素子、基板、および前記半導体素子と前記基板とを接合する接合層を備えており、前記接合層が本発明の金属ナノペーストを含有する接合材料（以下、「本発明の接合材料」という）により形成されたＣｕとＳｎとの混合物層である。また、本発明の半導体装置において、前記混合物層は平均粒子径１〜１０００ｎｍの金属ナノ粒子により形成されていることが好ましい。さらに、前記混合物層には、接合強度が高くなるという観点から、ＣｕＳｎ金属間化合物が含まれていることが好ましい。このようなＣｕＳｎ金属間化合物としては、Ｃｕ３ＳｎおよびＣｕ６Ｓｎ５が挙げられ、これらは、いずれか一方が含まれていても両方が含まれていてもよい。また、本発明の半導体装置においては、前記混合物層の両面に、Ｎｉ、ＣｏおよびＡｇのうちの少なくとも１種の金属からなる密着層を更に備えていることが好ましい。この場合、一方の密着層は前記半導体素子の接合部に接するように配置され、他方の密着層は前記基板の接合部に接するように配置されている。
本発明の半導体装置を構成する半導体素子としては特に制限はなく、例えば、パワー素子、ＬＳＩ、抵抗、コンデンサなどが挙げられる。また、基板としては特に制限はなく、例えば、リードフレーム、電極が形成されたセラミック基板、実装基板などが挙げられる。リードフレームとしては、例えば、銅合金リードフレームが挙げられる。また、電極が形成されたセラミックス基板としては、例えば、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄ Ｃｏｐｐｅｒ：登録商標）基板、活性金属接合（ＡＭＣ：Ａｃｔｉｖｅ Ｍｅｔａｌ Ｃｏｐｐｅｒ）基板が挙げられる。また、実装基板としては、例えば、電極が形成されたアルミナ基板、低温同時焼成セラミックス（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）基板、ガラスエポキシ基板などが挙げられる。
以下、図面を参照しながら本発明の半導体装置の好適な実施形態について詳細に説明するが、本発明の半導体装置は前記図面に限定されるものではない。なお、以下の説明および図面中、同一または相当する要素には同一の符号を付し、重複する説明は省略する。
図１は、本発明の半導体装置の一実施形態を示す模式図である。この半導体装置は、半導体素子１、上部基板２ａ、下部基板２ｂ、接合層３ａおよび３ｂ、信号端子５、ボンディングワイヤ６、ならびにモールド樹脂７を備えるものである。半導体素子１の上表面には、接合層３ａを介して上部基板２ａが接合されている。半導体素子１の下表面には、接合層３ｂを介して下部基板２ｂが接合されている。また、半導体素子１の上表面の一部と信号素子５とは、ボンディングワイヤ６によって電気的に接続されている。半導体素子１、上部基板２ａの一部、下部基板２ｂの一部、接合層３ａおよび３ｂ、信号端子５の一部、ならびにボンディングワイヤ６は、モールド樹脂７に覆われている。また、上部基板２ａの突出部２ｃ、下部基板２ｂの突出部２ｄ、および信号端子５の一部は、モールド樹脂７の外部に突出している。
このような半導体装置は、以下のようにして製造することができる。すなわち、先ず、半導体素子１の上表面および上部基板２ａの下表面のいずれか一方に本発明の接合材料を塗布して接合材料層を形成する。また、半導体素子１の下表面および下部基板２ｂの上表面のいずれか一方に本発明の接合材料を塗布し接合材料層を形成する。これらの接合材料層の厚さとしては特に制限はないが、生産性や接合抵抗を考慮すると、１〜５００μｍが好ましく、５０〜４００μｍがより好ましく、１００〜３００μｍが特に好ましい。接合材料の塗布方法としては、例えば、スクリーン印刷法、インクジェット法、ディップ法、フレキソ印刷法などが挙げられる。また、このような塗布は、大気中もしくは不活性ガス雰囲気中で行うことができる。
次に、半導体素子１の上表面と上部基板２ａの下表面との間に接合材料層が配置されるように、半導体素子１と上部基板２ａとを貼り合わせ、また、半導体素子１の下表面と下部基板２ｂの上表面との間に接合材料層が配置されるように、半導体素子１と下部基板２ｂとを貼り合わせる。このとき、接合材料層に気泡が入り込まないように、加圧してもよい。また、貼り合わせは真空中で行なってもよいが、本発明の接合材料は大気中でのＣｕナノ粒子の酸化が抑制されているため、大気中で貼り合わせを行うことができる。
このようにして半導体素子１と上部基板２ａおよび半導体素子１と下部基板２ｂとを貼り合わせた接合体に加熱処理を施して接合材料を焼結させ、接合層３ａおよび３ｂを形成する。これにより、半導体素子１と上部基板２ａとが接合層３ａを介して接合され、半導体素子１と下部基板２ｂとが接合層３ｂを介して接合される。本発明の接合材料により形成された前記接合層３ａおよび３ｂは、ＣｕとＳｎとの混合物層であるため、接合強度に優れている。前記接合層３ａおよび３ｂは、Ｓｎが含まれていることにより、応力緩和層として作用する傾向にある。これに対して、Ｃｕのみからなる接合層は、高硬度であるため、応力が緩和されず、例えば、冷熱サイクル時に半導体素子が破壊されるという不具合が生じる。
さらに、本発明にかかる接合層においては、ＣｕＳｎ金属間化合物が含まれていることが好ましく、前記ＣｕＳｎ金属間化合物としてはＣｕ３ＳｎおよびＣｕ６Ｓｎ５のうちの少なくとも一方であることが好ましい。このようなＣｕＳｎ金属間化合物が含まれることによって、前記接合層の接合強度が向上する傾向にある。また、本発明にかかる接合層においては、焼結時にＣｕＳｎ金属間化合物が形成されることによって、Ｃｕナノ粒子は完全には焼結されず、本発明の接合材料中での粒子径を維持しながら焼結される傾向にある。その結果、得られる接合層（混合物層）は、平均粒子径１〜１０００ｎｍ（より好ましくは１０〜１０００ｎｍ）の金属ナノ粒子により形成されたものとなる傾向にある。このような金属ナノ粒子により形成された接合層は、走査型電子顕微鏡観察などにより確認することができる。
加熱処理の温度としては特に制限はないが、１５０〜４５０℃が好ましく、２５０〜４００℃がより好ましい。加熱処理温度が前記下限未満になると、接合材料に含まれていた溶剤が接合層３ａおよび３ｂ中に残存しやすく、十分な接合強度が得られない傾向にあり、他方、前記上限を超えると、半導体素子の耐熱温度を超える場合があり、熱応力が増大し、反りや剥離が発生しやすい傾向にあり、また、接合層が酸化される場合もある。
また、このような加熱処理は、不活性ガスまたは還元性ガス雰囲気中で行うことが好ましい。さらに、本発明の接合材料を用いると、無加圧で接合することができるが、加圧しながら接合することによって接合強度が向上する傾向にある。
また、本発明の半導体装置においては、図２に示すように、半導体素子１と接合層３ａとの間、上部基板２ａと接合層３ａとの間、半導体素子１と接合層３ｂとの間、下部基板２ｂと接合層３ａとの間に、Ｎｉ、ＣｏおよびＡｇのうちの少なくとも１種の金属からなる密着層４ａおよび４ｂが配置されていることが好ましい。このような密着層を形成することによって、接合強度がさらに向上する傾向にある。
このような密着層の厚さについては、１ｎｍ以上であれば高い接合強度が得られるため特に制限はないが、半導体装置の生産コストや密着層の電気抵抗などを考慮すると１０μｍ以下が好ましい。また、生産コストをより低減するという観点から２００ｎｍ以下がより好ましい。
このような半導体装置は、以下のようにして製造することができる。すなわち、先ず、半導体素子１の両面、上部基板２ａの下表面、および下部基板２ｂの上表面に前記密着層を形成する。密着層の形成方法としては、スパッタ法、メッキ法、塗布法などが挙げられる。
スパッタ法により密着層を形成する場合には、先ず、半導体素子や基板などの被塗布物を真空チャンバーに挿入し、チャンバー内を減圧する。チャンバー内が真空状態になった後、アルゴンガスを導入し、被塗布物側にＲＦプラズマを生成して被塗布物表面の不純物の除去を行う。その後、形成する密着層の材料（例えば、Ｎｉ、Ｃｏ、またはＡｇ）のターゲットを用いてＲＦスパッタ法を行う。これにより、被塗布物表面に密着層を形成することができる。密着層を形成する際の被塗布物の温度としては特に制限はないが、例えば、室温（２５℃程度）〜４５０℃が好ましい。被塗布物の温度が前記上限を超えると、半導体素子の耐熱温度を超える場合があり、熱応力が増大し、反りや剥離が発生しやすい傾向にある。
また、塗布法により密着層を形成する場合には、先ず、半導体素子や基板などの被塗布物に、大気中もしくは不活性ガス雰囲気中でメタルマスク法、インクジェット法、スピンコート法、ディップ法、スクリーン印刷法などの手法によって、形成する密着層の材料（例えば、Ｎｉ、Ｃｏ、またはＡｇ）を含むペーストまたはインクを塗布する。ペーストやインクとしては、金属粒子と溶剤などを混合して調製したものを使用してもよいし、金属粒子を含む市販のペーストを使用してもよい。ニッケル粒子を含む市販のペーストとしては、例えば、立山科学工業（株）製のニッケルナノ粒子分散液、大研化学工業（株）製「ＭＭ１２−８００ＴＯ」などが挙げられる。コバルト粒子を含む市販のペーストとしては、例えば、立山科学工業（株）製のコバルトナノ粒子分散液などが挙げられる。銀粒子を含む市販のペーストとしては、例えば、住友電気工業（株）製「ＡＧＩＮ−Ｗ４Ａ」、ハリマ化成（株）製「ＮＰＳ−Ｊ−ＨＴＢ」などが挙げられる。このようにペーストを塗布した被塗布物を不活性ガスまたは還元性ガス雰囲気中で加熱処理することにより前記密着層が形成される。なお、不活性ガスまたは還元性ガス雰囲気中での加熱処理の前に酸化雰囲気中で加熱処理を行なってもよい。加熱処理における雰囲気温度としては特に制限はないが、１５０〜４５０℃が好ましい。雰囲気温度が前記下限未満になると、ペースト中の有機成分（例えば、有機溶媒、有機修飾剤）の揮発除去が不十分となり、密着層中の有機成分の含有量が多くなる傾向にある。他方、前記上限を超えると、半導体素子の耐熱温度を超える場合があり、熱応力が増大し、反りや剥離が発生しやすい傾向にある。
次に、このようにして形成した密着層の表面に、図１に示した半導体装置の場合と同様に、本発明の接合材料を用いて接合材料層を形成し、半導体素子１と上部基板２ａ、半導体素子１と下部基板２ｂとを貼り合わせ、得られた接合体に加熱処理を施して接合材料を焼結させ、接合層３ａおよび３ｂを形成する。これにより、半導体素子１と上部基板２ａとが接合層３ａおよび密着層４ａおよび４ｂを介して接合され、半導体素子１と下部基板２ｂとが接合層３ｂおよび密着層４ａおよび４ｂを介して接合される。このようにＮｉ、ＣｏおよびＡｇのうちの少なくとも１種の金属からなる密着層を形成することによって、接合強度がさらに向上する傾向にある。
なお、前記密着層を形成することによって、接合強度がさらに向上する理由は必ずしも定かではないが、本発明者らは以下のように推察する。すなわち、Ｎｉなどの金属表面に形成されている不働態の酸化物層は薄く、容易に還元されるとともに、Ｎｉなどの金属層にはＣｕナノ粒子表面の酸化物層を還元する作用もある。また、Ｎｉなどの金属層は焼結時のＣｕナノ粒子との濡れ性が非常に大きいため、無加圧でも高い接合強度を有する密着層を形成することができる、と推察される。
以上、半導体素子を上部電極と下部電極とで挟持する場合（図１および図２）を例に本発明の半導体装置を説明したが、本発明の半導体装置はこれらに限定されるものではなく、例えば、図３および図４に示すように、半導体素子の一方の面のみを接合層を介して基板と接合した半導体装置などが挙げられる。
以下、実施例および比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。なお、実施例および比較例で使用した各種金属ナノ粒子は以下の方法により調製した。
（調製例１）
＜Ｃｕナノ粒子の調製＞
Ｃｕナノ粒子は、特開２０１２−４６７７９号公報に記載の方法に従って調製した。すなわち、フラスコにエチレングリコール（ＨＯ（ＣＨ２）２ＯＨ）３００ｍｌを入れ、これに炭酸銅（ＣｕＣＯ３・Ｃｕ（ＯＨ）２・Ｈ２Ｏ）６０ｍｍｏｌを添加したところ、炭酸銅はエチレングリコールにほとんど溶解せずに沈殿した。これに、デカン酸（Ｃ９Ｈ１９ＣＯＯＨ）９０ｍｍｏｌおよびデシルアミン（Ｃ１０Ｈ２１ＮＨ２）３０ｍｍｏｌを添加した後、窒素ガスを１Ｌ／ｍｉｎで流しながら、エチレングリコールの沸点で１時間加熱還流させたところ、微粒子が生成した。得られた微粒子をヘキサン中に分散させて回収し、アセトンおよびエタノールを順次添加して洗浄した後、遠心分離（３０００ｒｐｍ、２０ｍｉｎ）により回収し、真空乾燥（３５℃、３０ｍｉｎ）を施した。
得られた微粒子について、Ｘ線回折装置（（株）リガク製「試料水平型強力Ｘ線回折装置ＲＩＮＴ−ＴＴＲ」）を用い、Ｘ線源：ＣｕＫα線（λ＝０．１５４１８ｎｍ）、管電圧：５０ｋＶ、管電流：３００ｍＡの条件で粉末Ｘ線回折（ＸＲＤ）測定を行なった。得られたＸＲＤスペクトルから金属成分を同定し、Ｃｕが主成分であることを確認した。
また、得られたＣｕ微粒子をトルエンに分散させ、この分散液をエラスチックカーボン支持膜（高分子材料膜（１５〜２０ｎｍ厚）＋カーボン膜（２０〜２５ｎｍ厚））付きＣｕマイクログリッド（応研商事（株）製）上に滴下した後、自然乾燥させて観察用試料を作製した。この観察用試料を、透過型電子顕微鏡（ＴＥＭ、日本電子（株）製「ＪＥＭ−２０００ＥＸ」）を用いて加速電圧２００ｋＶで観察した。このＴＥＭ観察において、無作為に２００個のＣｕ微粒子を抽出し、その直径を測定したところ、直径１〜１０００ｎｍの範囲にあるＣｕナノ粒子は全Ｃｕ微粒子の１００％（個数基準）であった。また、これらの平均粒子径は２００ｎｍであった。
（調製例２）
＜Ｃｕ粒子の調製＞
デカン酸およびデシルアミンの代わりにヘキサン酸（Ｃ５Ｈ１１ＣＯＯＨ）３０ｍｍｏｌおよびヘキシルアミン（Ｃ６Ｈ１３ＮＨ２）３０ｍｍｏｌを用いた以外は調製例１と同様にしてＣｕ粒子を調製した。得られたＣｕ粒子を走査型電子顕微鏡（ＳＥＭ、（株）日立製作所製「Ｓ−３６００Ｎ」）を用いた以外は調製例１と同様にして観察したところ、平均粒子径は１．５μｍであった。
（調製例３）
＜Ｓｎナノ粒子の調製＞
フラスコにテトラヒドロフラン（ＴＨＦ）１２０ｍｌを入れ、これに塩化スズ（ＳｎＣｌ２）１０．８ｍｍｏｌ、オレイルアミン（Ｃ１８Ｈ３５ＮＨ２）９６ｍｍｏｌおよびテトラブチルアンモニウムボロハイドライド（ＴＢＡＢＨ）２１．６ｍｍｏｌを添加した後、窒素ガスを１Ｌ／ｍｉｎで流しながら、５０℃で３時間撹拌して合成反応を行い、微粒子を含むＴＨＦ分散液を得た。
このＴＨＦ分散液に遠心分離（３０００ｒｐｍ、１０ｍｉｎ）を施し、得られた沈殿物をエタノールに分散させた後、再度、遠心分離（３０００ｒｐｍ、２０ｍｉｎ）を施して微粒子を回収し、真空乾燥（３５℃、３０ｍｉｎ）を施した。
得られた微粒子について、Ｘ線回折装置（（株）リガク製「試料水平型強力Ｘ線回折装置ＲＩＮＴ−ＴＴＲ」）を用い、Ｘ線源：ＣｕＫα線（λ＝０．１５４１８ｎｍ）、管電圧：５０ｋＶ、管電流：３００ｍＡの条件で粉末Ｘ線回折（ＸＲＤ）測定を行なった。得られたＸＲＤスペクトルから金属成分を同定し、Ｓｎが主成分であることを確認した。
また、得られたＳｎ微粒子をトルエンに分散させ、この分散液をエラスチックカーボン支持膜（高分子材料膜（１５〜２０ｎｍ厚）＋カーボン膜（２０〜２５ｎｍ厚））付きＣｕマイクログリッド（応研商事（株）製）上に滴下した後、自然乾燥させて観察用試料を作製した。この観察用試料を、透過型電子顕微鏡（ＴＥＭ、日本電子（株）製「ＪＥＭ−２０００ＥＸ」）を用いて加速電圧２００ｋＶで観察した。このＴＥＭ観察において、無作為に２００個のＳｎ微粒子を抽出し、その直径を測定したところ、直径１〜１０００ｎｍの範囲にあるＳｎナノ粒子は全Ｓｎ微粒子の１００％（個数基準）であった。また、これらの平均粒子径は２５ｎｍであった。
（調製例４）
＜Ｃｕナノ粒子の調製＞
炭酸銅（ＣｕＣＯ３・Ｃｕ（ＯＨ）２・Ｈ２Ｏ）を３０ｍｍｏｌ、デカン酸およびデシルアミンの代わりにドデカン酸（Ｃ１１Ｈ２３ＣＯＯＨ）３０ｍｍｏｌおよびドデシルアミン（Ｃ１２Ｈ２５ＮＨ２）３０ｍｍｏｌを用いた以外は調製例１と同様にしてＣｕ微粒子を調製した。得られたＣｕ微粒子を調製例１と同様にして観察した。ＴＥＭ観察において、無作為に２００個のＣｕ微粒子を抽出し、その直径を測定したところ、直径１〜１０００ｎｍの範囲にあるＣｕナノ粒子は全Ｃｕ微粒子の１００％（個数基準）であった。また、これらの平均粒子径は６０ｎｍであった。
（調製例５）
＜Ｃｕナノ粒子の調製＞
炭酸銅（ＣｕＣＯ３・Ｃｕ（ＯＨ）２・Ｈ２Ｏ）を３０ｍｍｏｌ、デカン酸およびデシルアミンの代わりにオクタン酸（Ｃ７Ｈ１５ＣＯＯＨ）３０ｍｍｏｌおよびオクチルアミン（Ｃ８Ｈ１７ＮＨ２）３０ｍｍｏｌを用いた以外は調製例１と同様にしてＣｕ微粒子を調製した。得られたＣｕ微粒子を調製例１と同様にして観察した。ＴＥＭ観察において、無作為に２００個のＣｕ微粒子を抽出し、その直径を測定したところ、直径１〜１０００ｎｍの範囲にあるＣｕナノ粒子は全Ｃｕ微粒子の１００％（個数基準）であった。また、これらの平均粒子径は３００ｎｍであった。
（比較例１−１）
調製例１で調製したＣｕナノ粒子と調製例３で調製したＳｎナノ粒子とを乳鉢ですりつぶして混合し、全金属ナノ粒子に対して９９質量％のＣｕナノ粒子と１質量％のＳｎナノ粒子を含有する混合粉末を調製した。この混合粉末１ｇにデカノール５０μｌおよびα−テルピネオール５０μｌを添加し、自転・公転ミキサーにより撹拌して接合材料ペーストを調製した。
＜接合強度測定＞
リードフレームや半導体素子などにより構成される半導体装置において、接合層の接合強度を直接測定することは困難である。従って、得られた接合材料により形成される接合層の接合強度は、図５に示すせん断強度測定用接合体を用いて、以下の方法により測定した。
先ず、無酸素銅（Ｃ１０２０）からなる試験片８ａ（直径５ｍｍφ×高さ２ｍｍ）の一方の面および無酸素銅（Ｃ１０２０）からなる試験片８ｂ（１０ｍｍ×２２ｍｍ×３ｍｍ）の一方の面にそれぞれＲＦスパッタリング法により厚さ４０ｎｍのＮｉ密着層１０ａおよび１０ｂを形成した。
次に、試験片８ｂ上のＮｉ密着層１０ｂの表面に、メタルマスク（直径５ｍｍφ×厚さ０．１５ｍｍ）を用いてスクリーン印刷法により接合材料ペーストを塗布し、接合材料層（直径５ｍｍφ×厚さ１５０μｍ）を形成した。この接合材料層と試験片８ａ上のＮｉ密着層１０ａとが接するように試験片８ａと試験片８ｂとを貼り合わせ、水素雰囲気中、無加圧の条件下、２００℃で１０分間予備加熱した後、接合温度４００℃で５分間の加熱処理を施し、試験片８ａと試験片８ｂが接合層９により接合された、せん断強度測定用接合体（図５）を作製した。
このようにして３個のせん断強度測定用接合体を作製し、これらのせん断強度を、インストロン型万能試験機（インストロン社製）を用いて、室温（２０℃）、剪断速度１ｍｍ／分でそれぞれ測定し、これらの平均値を接合材料により形成された接合層の接合強度とした。その結果を表１に示す。
（実施例１−１〜１−２、比較例１−２）
Ｃｕナノ粒子およびＳｎナノ粒子の含有量を表１に示す割合に変更した以外は比較例１−１と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表１に示す。
また、実施例１−２で形成した接合層（Ｓｎ：１０質量％）および比較例１−２で形成した接合層（Ｓｎ：３０質量％）の上側の密着層１０ａ付近のＸＲＤスペクトルを測定したところ、それぞれ図６〜図７に示すように、Ｃｕに由来する回折ピークに加えて、Ｃｕ３ＳｎおよびＣｕ６Ｓｎ５に由来する回折ピークが観察され、ＣｕＳｎ金属間化合物（Ｃｕ３ＳｎおよびＣｕ６Ｓｎ５）が生成していることが確認された。
さらに、実施例１−２で形成した接合層（Ｓｎ：１０質量％）の上側の密着層１０ａ付近および下側の密着層１０ｂ付近の断面を走査型電子顕微鏡（ＳＥＭ）により観察したところ、図８Ａおよび図８Ｂに示したように、いずれの部分においても平均粒子径は１０００ｎｍ以下であることが確認された。これは、前記接合材料ペーストを用いて形成した接合層においては、ＣｕＳｎ金属間化合物が形成したことによってＣｕナノ粒子が完全には焼結せず（焼結が抑制され）、前記接合材料ペースト中での粒子径を維持しながらＣｕナノ粒子が焼結したためと考えられる。
（実施例１−３）
調製例１で調製したＣｕナノ粒子と平均粒子径が１．２μｍのＣｕ粉（全Ｃｕ粒子に対する直径１〜１０００ｎｍの範囲にあるＣｕナノ粒子の割合（個数基準）：２０％）とを混合し、Ｃｕナノ粒子を個数基準で９９％含有するＣｕ混合粉を調製した。このＣｕ混合粉９７質量％と調製例３で調製したＳｎナノ粒子３質量％とを乳鉢ですりつぶして混合し、Ｃｕナノ粒子とＳｎナノ粒子とを含有する混合粉末を調製した。この混合粉末１ｇ用いた以外は比較例１−１と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表１に示す。
（比較例１−３）
Ｓｎナノ粒子を混合しなかった以外は比較例１−１と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表１に示す。
（比較例１−４〜１−６）
Ｃｕナノ粒子およびＳｎナノ粒子の含有量を表１に示す割合に変更した以外は比較例１−１と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表１に示す。
表１に示した結果から明らかなように、全金属ナノ粒子に対して９７〜８５質量％のＣｕナノ粒子と３〜１５質量％のＳｎナノ粒子を含有する接合材料により形成された接合層（実施例１−１〜１−２）の接合強度は、Ｓｎナノ粒子を含まない接合材料により形成された接合層（比較例１−３）およびＳｎナノ粒子の含有量が１５質量％を超える接合材料により形成された接合層（比較例１−２、１−４〜１−６）の接合強度に比べて、高くなることが確認された。
（比較例１−７）
調製例２で調製したＣｕ粒子と調製例３で調製したＳｎナノ粒子とを乳鉢ですりつぶして混合し、全金属粒子に対して９０質量％のＣｕ粒子と１０質量％のＳｎナノ粒子を含有する混合粉末を調製した。この混合粉末０．２ｇにデカノール２０μｌおよびα−テルピネオール２０μｌを添加した以外は比較例１−１と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表２に示す。なお、表２には、実施例１−２の結果も示した。
（比較例１−８）
調製例２で調製したＣｕ粒子の代わりに平均粒子径が２４μｍのＣｕ粉（福田金属箔粉工業（株）製の電解Ｃｕ粉）を用いた以外は比較例１−７と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表２に示す。
表２に示した結果から明らかなように、平均粒子径が１μｍを超えるＣｕ粒子を用いた場合（比較例１−７〜１−８）には、Ｃｕナノ粒子を用いた場合（実施例１−２）に比べて接合強度が低くなることが確認された。
（実施例２−１、比較例２−１〜２−２）
実施例１−２、比較例１−１〜１−２と同様にして接合材料ペーストを調製し、さらに、接合温度を３５０℃に変更した以外は実施例１−２、比較例１−１〜１−２と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表３に示す。
また、実施例２−１で形成した接合層（Ｓｎ：１０質量％）および比較例２−２で形成した接合層（Ｓｎ：３０質量％）のそれぞれの上側の密着層１０ａ付近および下側の密着層１０ｂ付近の断面を走査型電子顕微鏡（ＳＥＭ）により観察したところ、図９Ａ〜図１０Ｂに示したように、いずれの部分においても平均粒子径は１０００ｎｍ以下であることが確認された。これは、前記接合材料ペーストを用いて形成した接合層においては、ＣｕＳｎ金属間化合物が形成したことによってＣｕナノ粒子が完全には焼結せず（焼結が抑制され）、前記接合材料ペースト中での粒子径を維持しながらＣｕナノ粒子が焼結したためと考えられる。
（比較例２−３〜２−４）
比較例１−３および１−４と同様にして接合材料ペーストを調製し、さらに、接合温度を３５０℃に変更した以外は比較例１−３および１−４と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表３に示す。
表３に示した結果から明らかなように、接合温度を３５０℃に変更した場合であっても、接合温度が４００℃の場合と同様に、全金属ナノ粒子に対して９７〜８５質量％のＣｕナノ粒子と３〜１５質量％のＳｎナノ粒子を含有する接合材料により形成された接合層（実施例２−１）は、Ｓｎナノ粒子を含まない接合材料により形成された接合層（比較例２−３）およびＳｎナノ粒子の含有量が１５質量％を超える接合材料により形成された接合層（比較例２−２、比較例２−４）の接合強度に比べて、高くなることが確認された。
（実施例３−１）
Ｃｕナノ粒子として調製例４で調製したＣｕナノ粒子を用い、さらに、Ｃｕナノ粒子およびＳｎナノ粒子の含有量を表４に示す割合に変更した以外は比較例１−１と同様にして接合材料ペーストを調製し、さらに、比較例１−１と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表４に示す。
（比較例３−１）
Ｓｎナノ粒子を混合しなかった以外は実施例３−１と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表４に示す。
表４に示した結果から明らかなように、平均粒子径６０ｎｍのＣｕナノ粒子を用いた場合であっても、実施例３−１の接合材料により形成された接合層は、Ｓｎナノ粒子を含まない接合材料（比較例３−１）により形成された接合層の接合強度に比べて高くなることが確認された。
（実施例４−１）
Ｃｕナノ粒子として調製例５で調製したＣｕナノ粒子を用い、さらに、Ｃｕナノ粒子およびＳｎナノ粒子の含有量を表５に示す割合に変更した以外は比較例１−１と同様にして接合材料ペーストを調製し、さらに、比較例１−１と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表５に示す。
（比較例４−１）
Ｓｎナノ粒子を混合しなかった以外は実施例４−１と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表５に示す。
表５に示した結果から明らかなように、平均粒子径３００ｎｍのＣｕナノ粒子を用いた場合であっても、実施例３−１の接合材料により形成された接合層は、Ｓｎナノ粒子を含まない接合材料（比較例３−１）により形成された接合層の接合強度に比べて高くなることが確認された。
以上説明したように、本発明によれば、接合強度が高い接合層を無加圧、低温（具体的には４００℃以下）で形成することが可能な接合材料を得ることができる。したがって、本発明の金属ナノ粒子ペーストは、低温や無加圧での半導体素子の接合技術において接合材料として有用である。
１：半導体素子、２：基板、２ａ：上部基板、２ｂ：下部基板、２ｃ，２ｄ：各基板の突出部、３，３ａ，３ｂ：接合層、４ａ，４ｂ：密着層、５：信号端子、６：ボンディングワイヤ、７：モールド樹脂、８ａ，８ｂ：試験片、９：接合層、１０ａ，１０ｂ：密着層。

Claims (8)

  1. 全金属ナノ粒子に対して、Ｃｕナノ粒子を９７〜８５質量％且つＳｎナノ粒子を３〜１５質量％含有することを特徴とする金属ナノ粒子ペースト。
  2. 直径が１〜１０００ｎｍの範囲にある金属ナノ粒子が、個数基準で全金属粒子の９９％以上であることを特徴とする請求項１に記載の金属ナノ粒子ペースト。
  3. 請求項１または２に記載の金属ナノ粒子ペーストを含有することを特徴とする接合材料。
  4. 半導体素子、基板、および前記半導体素子と前記基板との間に配置された接合層を備え、
    前記接合層が請求項３に記載の接合材料により形成されたＣｕとＳｎとの混合物層であることを特徴とする半導体装置。
  5. 前記混合物層が平均粒子径１〜１０００ｎｍの金属ナノ粒子により形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記混合物層にＣｕＳｎ金属間化合物が含まれていることを特徴とする請求項４または５に記載の半導体装置。
  7. 前記ＣｕＳｎ金属間化合物がＣｕ３ＳｎおよびＣｕ６Ｓｎ５のうちの少なくとも一方であることを特徴とする請求項６に記載の半導体装置。
  8. 前記接合層の両面にＮｉ、ＣｏおよびＡｇからなる群から選択される少なくとも１種の金属からなる密着層を更に備えており、
    一方の密着層が前記半導体素子の接合部に接するように配置され、他方の密着層が前記基板の接合部に接するように配置されていることを特徴とする請求項４〜７のうちのいずれか一項に記載の半導体装置。
JP2013177821A 2013-02-28 2013-08-29 金属ナノ粒子ペースト、それを含有する接合材料、およびそれを用いた半導体装置 Expired - Fee Related JP6153077B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013177821A JP6153077B2 (ja) 2013-02-28 2013-08-29 金属ナノ粒子ペースト、それを含有する接合材料、およびそれを用いた半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013039779 2013-02-28
JP2013039779 2013-02-28
JP2013107968 2013-05-22
JP2013107968 2013-05-22
JP2013177821A JP6153077B2 (ja) 2013-02-28 2013-08-29 金属ナノ粒子ペースト、それを含有する接合材料、およびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2015004122A JP2015004122A (ja) 2015-01-08
JP6153077B2 true JP6153077B2 (ja) 2017-06-28

Family

ID=52300246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013177821A Expired - Fee Related JP6153077B2 (ja) 2013-02-28 2013-08-29 金属ナノ粒子ペースト、それを含有する接合材料、およびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP6153077B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462508B2 (en) 2020-03-24 2022-10-04 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6153076B2 (ja) * 2013-05-22 2017-06-28 株式会社豊田中央研究所 金属ナノ粒子ペースト、それを含有する接合材料、及びそれを用いた半導体装置
JP2016167379A (ja) * 2015-03-09 2016-09-15 株式会社東芝 導電ペースト、その乾燥物、及び複合体
JP2018006512A (ja) * 2016-06-30 2018-01-11 株式会社 日立パワーデバイス 半導体装置及び移動体
TWI655693B (zh) 2017-02-28 2019-04-01 日商京瓷股份有限公司 半導體裝置之製造方法
KR102508790B1 (ko) * 2017-12-18 2023-03-14 디아이씨 가부시끼가이샤 구리 미립자 소결체
WO2019198328A1 (ja) * 2018-04-12 2019-10-17 パナソニックＩｐマネジメント株式会社 実装構造体およびナノ粒子実装材料
WO2020003536A1 (ja) * 2018-06-29 2020-01-02 日立化成株式会社 液相焼結用シート、焼結体、接合体及び接合体の製造方法
WO2020017050A1 (ja) * 2018-07-20 2020-01-23 日立化成株式会社 組成物、接合材料、焼結体、接合体及び接合体の製造方法
JP7198479B2 (ja) * 2018-08-31 2023-01-04 学校法人早稲田大学 半導体素子接合構造、半導体素子接合構造の生成方法及び導電性接合剤
US11890681B2 (en) 2018-11-29 2024-02-06 Resonac Corporation Method for producing bonded object and semiconductor device and copper bonding paste
EP4001373A4 (en) * 2019-07-16 2023-08-09 Furukawa Electric Co., Ltd. BONDING FILM, TAPE FOR EDGE PROCESSING, METHOD FOR PRODUCING BONDED OBJECT, AND BONDED OBJECT
JP7463681B2 (ja) * 2019-09-30 2024-04-09 株式会社レゾナック 接合体の製造方法及び接合体
CN111916344B (zh) * 2020-09-09 2022-10-04 合肥工业大学 一种基于石墨烯/锡改性的铜纳米颗粒的铜-铜低温键合方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP4638825B2 (ja) * 2006-02-01 2011-02-23 三井金属鉱業株式会社 多成分系金属粒子スラリー及びそのスラリーを用いた導電性インク又は導電性ペースト

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462508B2 (en) 2020-03-24 2022-10-04 Kabushiki Kaisha Toshiba Semiconductor device
US12080680B2 (en) 2020-03-24 2024-09-03 Kabushiki Kaisba Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2015004122A (ja) 2015-01-08

Similar Documents

Publication Publication Date Title
JP6153077B2 (ja) 金属ナノ粒子ペースト、それを含有する接合材料、およびそれを用いた半導体装置
KR101709302B1 (ko) 저온 소결성 접합재 및 상기 접합재를 이용한 접합 방법
JP6153076B2 (ja) 金属ナノ粒子ペースト、それを含有する接合材料、及びそれを用いた半導体装置
JP6032110B2 (ja) 金属ナノ粒子材料、それを含有する接合材料、およびそれを用いた半導体装置
JP6337909B2 (ja) 電子部品モジュールの製造方法
Krishnan et al. Preparation and low-temperature sintering of Cu nanoparticles for high-power devices
Zhang et al. Thermal fatigue behavior of silicon-carbide-doped silver microflake sinter joints for die attachment in silicon/silicon carbide power devices
JP5557698B2 (ja) 焼結接合剤、その製造方法およびそれを用いた接合方法
JP6372978B2 (ja) 導電性ペースト
WO2019188511A1 (ja) 銅ペースト、接合方法および接合体の製造方法
JP6352444B2 (ja) 接合用金属酸化物粒子、これを含む焼結接合剤、接合用金属酸化物粒子の製造方法、及び電子部品の接合方法
TW201312595A (zh) 金屬奈米粒子糊，接合方法，經接合元件及電子基板
JP5733638B2 (ja) 接合材料およびそれを用いた半導体装置、ならびに配線材料およびそれを用いた電子素子用配線
JP2014225350A (ja) 銀ペースト組成物
Choi et al. Characterization of the die-attach process via low-temperature reduction of Cu formate in air
JP6270241B2 (ja) 接合材料及びそれを用いた半導体装置
Sun et al. Solderless bonding with nanoporous copper as interlayer for high-temperature applications
JP6722679B2 (ja) 導電性ペースト
JP2017172029A (ja) Ｎｉナノ粒子を用いた接合材料及び接合構造体
JP6626572B2 (ja) 金属接合材料及びその製造方法、並びにそれを使用した金属接合体の製造方法
JP7317397B2 (ja) 酸化銅ペースト及び電子部品の製造方法
JP4624222B2 (ja) 導電部形成用粒子
JP2007136503A (ja) 接合用クラッドはんだ
JP2018168226A (ja) ペースト状銀粉組成物、接合体の製造方法および銀膜の製造方法
JP2014043382A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6153077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170521

LAPS Cancellation because of no payment of annual fees