JP6140101B2 - Semiconductor optical device - Google Patents
Semiconductor optical device Download PDFInfo
- Publication number
- JP6140101B2 JP6140101B2 JP2014091990A JP2014091990A JP6140101B2 JP 6140101 B2 JP6140101 B2 JP 6140101B2 JP 2014091990 A JP2014091990 A JP 2014091990A JP 2014091990 A JP2014091990 A JP 2014091990A JP 6140101 B2 JP6140101 B2 JP 6140101B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- electrode
- semiconductor
- layer
- discharge electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 311
- 230000003287 optical effect Effects 0.000 title claims description 57
- 238000002161 passivation Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 244
- 238000005253 cladding Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 29
- 238000007747 plating Methods 0.000 description 22
- 239000004020 conductor Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 238000003776 cleavage reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000007017 scission Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- LSNNMFCWUKXFEE-UHFFFAOYSA-N Sulfurous acid Chemical compound OS(O)=O LSNNMFCWUKXFEE-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
本発明は、半導体光装置に関する。 The present invention relates to a semiconductor optical device.
従来、半導体レーザ装置等の半導体光装置は、活性層及び複数の半導体層と、当該半導体層に電気的に接続されるｐ型電極及びｎ型電極とをそれぞれ有する。半導体光装置は、ｐ型電極とｎ型電極との間に順方向電圧を印加することで、活性層より光を発する。 Conventionally, a semiconductor optical device such as a semiconductor laser device has an active layer and a plurality of semiconductor layers, and a p-type electrode and an n-type electrode that are electrically connected to the semiconductor layer. The semiconductor optical device emits light from the active layer by applying a forward voltage between the p-type electrode and the n-type electrode.
ここで、ｐ型電極とｎ型電極との間に逆方向電圧を印加すると、印加する逆方向電圧の大きさがいわゆる降伏電圧以下の場合、半導体光装置の半導体層にはほとんど電流が流れない。 Here, when a reverse voltage is applied between the p-type electrode and the n-type electrode, almost no current flows in the semiconductor layer of the semiconductor optical device when the applied reverse voltage is less than the so-called breakdown voltage. .
下記特許文献１には、ｎ型窒化物半導体に対してオーミック接続を得るための熱処理を施したｎ電極を用いる、窒化物半導体発光装置が記載されている。 Patent Document 1 listed below describes a nitride semiconductor light-emitting device using an n-electrode that has been heat-treated to obtain an ohmic connection to an n-type nitride semiconductor.
また、特許文献２には、第１の電極と第２の電極との間に素子本体部と逆方向でかつ並列に設けられ、素子本体部とは溝で分離されるダイオード部を備えるＩＩＩ族窒化物半導体発光素子が記載されている。 Patent Document 2 discloses a group III including a diode portion that is provided between the first electrode and the second electrode in a direction opposite to and parallel to the element main body and separated from the element main body by a groove. A nitride semiconductor light emitting device is described.
しかし、静電気放電（以下、ＥＳＤ：Electrostatic Dischargeと呼ぶ。）等により、ｐ型電極とｎ型電極との間に降伏電圧を上回る大きさの逆方向電圧が印加されると、活性層等に、瞬間的に大きな逆方向電流が流れる場合がある。そのような逆方向電流は、活性層等に損傷を与える場合があり、半導体光装置の寿命を著しく短くする場合があった。 However, when a reverse voltage larger than the breakdown voltage is applied between the p-type electrode and the n-type electrode by electrostatic discharge (hereinafter referred to as ESD: Electrostatic Discharge) or the like, A large reverse current may flow instantaneously. Such reverse current may damage the active layer and the like, and may significantly shorten the life of the semiconductor optical device.
そこで、本発明は、ｐ型電極とｎ型電極との間に逆方向電圧が印加される場合であっても、活性層等の損傷が抑制される半導体光装置を提供することを目的とする。 Accordingly, an object of the present invention is to provide a semiconductor optical device in which damage to an active layer or the like is suppressed even when a reverse voltage is applied between a p-type electrode and an n-type electrode. .
（１）上記課題を解決するために、本発明に係る半導体光装置は、ｐ型電極と、ｎ型電極と、前記ｎ型電極と導電体を介して電気的に接続される放電電極と、前記ｐ型電極と前記ｎ型電極との間に順方向電圧が印加される駆動状態において、順方向電流が流れ、端面より光を出射する活性層と、前記ｐ型電極と前記放電電極との間に電気的に接続される抵抗体と、を備える、半導体光装置であって、前記順方向電圧が印加される場合は、前記ｐ型電極と前記ｎ型電極との間の電気抵抗は、前記抵抗体の電気抵抗より小さく、前記順方向電圧とは反対方向の逆方向電圧が印加される場合に、前記ｐ型電極と前記ｎ型電極との間の電気抵抗は、前記抵抗体の電気抵抗より大きい、ことを特徴とする。 (1) In order to solve the above problems, a semiconductor optical device according to the present invention includes a p-type electrode, an n-type electrode, a discharge electrode electrically connected to the n-type electrode via a conductor, In a driving state in which a forward voltage is applied between the p-type electrode and the n-type electrode, a forward current flows, an active layer that emits light from an end surface, and the p-type electrode and the discharge electrode A semiconductor optical device comprising a resistor electrically connected between the p-type electrode and the n-type electrode when the forward voltage is applied, The electrical resistance between the p-type electrode and the n-type electrode is smaller than the electrical resistance of the resistor and is opposite to the forward voltage. It is characterized by being larger than the resistance.
（２）上記（１）に記載の半導体光装置であって、前記活性層の上に積層されるｐ型半導体層をさらに備え、前記ｐ型半導体層の上面に、前記ｐ型電極及び前記放電電極が互いに離間して配置され、前記抵抗体は、前記ｐ型半導体層である、ことを特徴とする。 (2) The semiconductor optical device according to (1), further including a p-type semiconductor layer stacked on the active layer, wherein the p-type electrode and the discharge are formed on an upper surface of the p-type semiconductor layer. The electrodes are arranged apart from each other, and the resistor is the p-type semiconductor layer.
（３）上記（２）に記載の半導体光装置であって、基板と、前記基板上に積層され、前記活性層の下側に配置されるｎ型半導体層と、をさらに備え、前記ｐ型半導体層は、前記活性層に形成される光導波路の上側に形成されるリッジ部を有し、前記ｐ型電極は、前記リッジ部の上面に形成される部分を含み、前記放電電極は、前記リッジ部の第１の側方に配置され、前記ｎ型電極は、前記リッジ部の前記第１の側方であって、前記ｎ型半導体層のうち、前記活性層及び前記ｐ型半導体層が形成されない領域に形成されるパッド部分を含む、ことを特徴とする。 (3) The semiconductor optical device according to (2), further comprising: a substrate; and an n-type semiconductor layer stacked on the substrate and disposed below the active layer, and the p-type The semiconductor layer has a ridge portion formed on an upper side of the optical waveguide formed in the active layer, the p-type electrode includes a portion formed on an upper surface of the ridge portion, and the discharge electrode includes the discharge electrode The n-type electrode is disposed on the first side of the ridge portion, the n-type electrode is on the first side of the ridge portion, and the active layer and the p-type semiconductor layer of the n-type semiconductor layer are It includes a pad portion formed in a region that is not formed.
（４）上記（３）に記載の半導体光装置であって、前記放電電極の形状は、前記リッジ部側に、前記リッジ部の延伸方向に並行して延伸する第１の辺を有し、平面視において、前記第１の辺の長さは、前記リッジ部の延伸方向の長さより短い、ことを特徴とする。 (4) In the semiconductor optical device according to (3), the shape of the discharge electrode has a first side extending in parallel with the extending direction of the ridge portion on the ridge portion side. In plan view, the length of the first side is shorter than the length of the ridge portion in the extending direction.
（５）上記（４）に記載の半導体光装置であって、前記放電電極の形状は、前記第１の辺を外縁に含む矩形状である、ことを特徴とする。 (5) In the semiconductor optical device according to (4), the shape of the discharge electrode is a rectangular shape including the first side as an outer edge.
（６）上記（４）又は（５）のいずれかに記載の半導体光装置であって、前記パッド部分の形状は、前記リッジ部側に、前記リッジ部の延伸方向に並行して延伸する第２の辺を有し、平面視において、前記第１の辺の長さは、前記第２の辺の長さより短い、ことを特徴とする。 (6) In the semiconductor optical device according to any one of the above (4) and (5), the shape of the pad portion is the first extending to the ridge portion side in parallel with the extending direction of the ridge portion. It has two sides, and in plan view, the length of the first side is shorter than the length of the second side.
（７）上記（２）乃至（６）のいずれかに記載の半導体光装置であって、前記ｐ型半導体層は、前記第１の側方に形成されるバンク部を有し、前記放電電極は、前記バンク部の上面に形成される、ことを特徴とする。 (7) The semiconductor optical device according to any one of (2) to (6), wherein the p-type semiconductor layer has a bank portion formed on the first side, and the discharge electrode Is formed on the upper surface of the bank portion.
（８）上記（７）に記載の半導体光装置であって、前記バンク部は、前記活性層の端面から離間して形成される、ことを特徴とする。 (8) The semiconductor optical device according to (7), wherein the bank portion is formed apart from an end face of the active layer.
（９）上記（２）乃至（８）のいずれかに記載の半導体光装置であって、前記放電電極と、前記活性層の端面との間に、少なくとも前記活性層の下面にまで達する、溝が形成される、ことを特徴とする。 (9) The semiconductor optical device according to any one of (2) to (8), wherein the groove reaches at least the lower surface of the active layer between the discharge electrode and the end surface of the active layer. Is formed.
（１０）上記（３）乃至（９）のいずれかに記載の半導体光装置であって、前記ｐ型半導体層及び前記ｎ型半導体層は、窒化物半導体により形成される、ことを特徴とする。 (10) The semiconductor optical device according to any one of (3) to (9), wherein the p-type semiconductor layer and the n-type semiconductor layer are formed of a nitride semiconductor. .
本発明により、ｐ型電極とｎ型電極との間に逆方向電圧が印加された場合であっても、活性層等の損傷が抑制される半導体光装置が提供される。 The present invention provides a semiconductor optical device in which damage to an active layer or the like is suppressed even when a reverse voltage is applied between a p-type electrode and an n-type electrode.
以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。 Hereinafter, embodiments of the present invention will be described specifically and in detail based on the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted. In addition, the figure shown below demonstrates the Example of embodiment to the last, Comprising: The magnitude | size of a figure and the reduced scale as described in a present Example do not necessarily correspond.
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体レーザ装置１００の上面図である。本実施形態に係る半導体レーザ装置１００は、本実施形態に係る半導体レーザ素子１、サブマウント５０、ｐ型リード５２、ｎ型リード５４、ワイヤ６０、ワイヤ６２、及びワイヤ６４を備えており、半導体レーザ素子１はサブマウント５０に搭載されている。半導体レーザ素子１は、基板の表面に、ｐ型レーザ電極１０、ｎ型レーザ電極１２、及び放電電極１４を備えている。また、本実施形態に係る半導体レーザ素子１の上部に位置する半導体層に、リッジ部２０、及びバンク部２２が形成される。
[First Embodiment]
FIG. 1 is a top view of a
本実施形態に係る半導体レーザ装置１００は、ｐ型電極４及びｎ型電極６を備えている。ｐ型電極４は、半導体レーザ素子１のｐ型レーザ電極１０、ｐ型リード５２、及びワイヤ６０を含んでいる。また、ｎ型電極６は、半導体レーザ素子１のｎ型レーザ電極１２、ｎ型リード５４、及びワイヤ６２を含んでいる。本実施形態に係る半導体レーザ素子１は、リッジ型半導体レーザ素子であり、基板の上表面（一方の表面）にｐ型レーザ電極１０及びｎ型レーザ電極１２がともに形成される。
The
ｐ型リード５２及びｎ型リード５４は、例えば金属等の導電体で形成し、外部電源に接続する。ｐ型リード５２は、導電体であるワイヤ６０によりｐ型レーザ電極１０と電気的に接続される。また、ｎ型リード５４は、導電体であるワイヤ６２によりｎ型レーザ電極１２と電気的に接続される。
The p-
半導体レーザ素子１の放電電極１４は、導電体であるワイヤ６４を介してｎ型リード５４と電気的に接続される。よって、放電電極１４は、導電体を介してｎ型電極６と電気的に接続されており、半導体レーザ素子１の放電電極１４は、ｎ型電極６と導電体を介して電気的に接続するために設けられる。
The
本発明に係る半導体光装置の主な特徴は、ｐ型電極４と、ｎ型電極６と、ｎ型電極６と導電体を介して電気的に接続される放電電極１４と、ｐ型電極４と放電電極１４との間に電気的に接続される抵抗体と、を備え、順方向電圧が印加される場合は、ｐ型電極４とｎ型電極６との間の電気抵抗は、抵抗体の電気抵抗より小さく、逆方向電圧が印加される場合に、ｐ型電極４とｎ型電極６との間の電気抵抗は、抵抗体の電気抵抗より大きいことにある。本実施形態に係る半導体レーザ装置１００は、半導体光装置の一つであり、本実施形態において、後述する通り、抵抗体はｐ型半導体層である。
The main features of the semiconductor optical device according to the present invention are a p-
本明細書において抵抗体とは、印加される電圧と抵抗体を流れる電流とが比例する関係を有するか、又は印加される電圧と抵抗体を流れる電流とが非線形な関係を有する電気抵抗体をいい、印加する電圧の極性によって電気抵抗が変化しないものをいうこととする。例えば、整流機能を有するダイオード等は、本明細書における抵抗体に含まれないものとする。抵抗体は、半導体により形成されてよいが、半導体のｐｎ接合又はｐｉｎ接合等は含まないこととする。 In this specification, a resistor means an electric resistor having a relationship in which an applied voltage and a current flowing through the resistor are proportional to each other or a nonlinear relationship between an applied voltage and a current flowing through the resistor. It is said that the electrical resistance does not change depending on the polarity of the applied voltage. For example, a diode or the like having a rectifying function is not included in the resistor in this specification. The resistor may be formed of a semiconductor, but does not include a semiconductor pn junction or pin junction.
図２は、本発明の第１の実施形態に係る半導体レーザ素子１の上面図である。本実施形態に係る半導体レーザ素子１は、ｐ型レーザ電極１０と、ｎ型レーザ電極１２との間に電圧を印加することにより、レーザ発振を行う。帯状のリッジ部２０は、上部に位置する半導体層のうち、光導波路の上方に形成される。また、矩形状のバンク部２２は、上部に位置する半導体層のうち、リッジ部２０の第１の側方（図の左側）に、リッジ部２０と離間して形成される。ここで、リッジ部２０の第２の側方（図の右側）は、リッジ部２０やバンク部２２よりも一段低い平坦部となっている。リッジ部２０の第１の側方には、ｎ型レーザ電極１２が形成される。ｎ型レーザ電極１２は、リッジ部２０の第２の側方に拡がる平坦部よりも、さらに一段低い平坦部に形成される。
FIG. 2 is a top view of the semiconductor laser device 1 according to the first embodiment of the present invention. The semiconductor laser device 1 according to this embodiment performs laser oscillation by applying a voltage between the p-
図３乃至図５は、本実施形態に係る半導体レーザ素子１の断面図であり、図２のＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線、及びＶ−Ｖ線における断面を矢印の方向から平面視した様子をそれぞれ示している。以下に、図２乃至図５を用いて、本実施形態に係る半導体レーザ素子１の構造、及び本発明の特徴について説明する。 3 to 5 are cross-sectional views of the semiconductor laser device 1 according to the present embodiment, and the cross sections taken along lines III-III, IV-IV, and VV in FIG. Each state is shown. The structure of the semiconductor laser device 1 according to this embodiment and the features of the present invention will be described below with reference to FIGS.
図３に示す通り、本実施形態に係る半導体レーザ素子１には、ＧａＮ基板３０の上に、ｎ型バッファ層３１、ｎ型クラッド層３２、ｎ型ガイド層３３、活性層３４、電子ブロック層３５、ｐ型クラッド層３６、及びｐ型コンタクト層３８が順に積層される半導体多層（半導体層）が形成される。半導体多層の上表面に、所定の形状にパッシベーション膜３７が形成されている。なお、所定の形状は、リッジ部２０の上面となる領域（の少なくとも一部）及びバンク部２２の上面となる領域（の少なくとも一部）を含んでいない。
As shown in FIG. 3, the semiconductor laser device 1 according to the present embodiment includes an n-
電子ブロック層３５、ｐ型クラッド層３６、及びｐ型コンタクト層３８は、ｐ型半導体層である。ｐ型半導体層は、活性層３４の上に積層される。また、ｎ型バッファ層３１、ｎ型クラッド層３２、及びｎ型ガイド層３３は、ｎ型半導体層である。ｎ型半導体層は、ＧａＮ基板３０上に積層され、活性層３４の下側に配置される。本実施形態に係る半導体レーザ素子１のｐ型半導体層及びｎ型半導体層は、窒化物半導体により形成される。
The
リッジ部２０の上面を覆うように、ｐ型レーザ電極１０が形成される。ｐ型レーザ電極１０は、第１のｐ型レーザ電極１０ａと第２のｐ型レーザ電極１０ｂとを含んでいる。リッジ部２０の最上層はｐ型コンタクト層３８であり、リッジ部２０の上面の上には第１のｐ型レーザ電極１０ａが形成され、第１のｐ型レーザ電極１０ａ（ｐ型レーザ電極１０）はリッジ部２０の上面と電気的に接続される。第１のｐ型レーザ電極１０ａはリッジ部２０の上面の両側へ広がっており、リッジ部２０の両側面、さらに第１の側方及び第２の側方に広がって形成され、バンク部２２の側面及び上面の一部にも形成される。第１のｐ型レーザ電極１０ａの上には、第２のｐ型レーザ電極１０ｂが形成される。第２のｐ型レーザ電極１０ｂは、リッジ部２０の第１の側方については第１のｐ型レーザ電極１０ａの端部まで延伸し、リッジ部２０の第２の側方については第１のｐ型レーザ電極１０ａの端部を越えてさらに半導体レーザ素子１の端面付近まで延伸し、ワイヤ６０をボンディングするためのパッド部分を形成する。
A p-
バンク部２２の最上層はｐ型コンタクト層３８であり、バンク部２２の上面の上に、ｐ型レーザ電極１０と離間して、放電電極１４が形成される。放電電極１４は、第１の放電電極１４ａと第２の放電電極１４ｂとを含む２層構造となっている。すなわち、バンク部２２の上面の上に、第１の放電電極１４ａが形成され、第１の放電電極１４ａの上には、第２の放電電極１４ｂが形成される。なお、本実施形態では、ｐ型レーザ電極１０、及び放電電極１４を複数層からなるものとしたが、単層で形成することとしてもよい。
The uppermost layer of the
前述の通り、バンク部２２の上面にはパッシベーション膜３７は形成されず、ｐ型レーザ電極１０と放電電極１４とは、バンク部２２の最上層であるｐ型コンタクト層３８により電気的に接続される。ここで、ｐ型コンタクト層３８は、ｐ型半導体で形成され、抵抗体とみなせる。すなわち、ｐ型レーザ電極１０と放電電極１４との間には、抵抗体が電気的に接続されている。
As described above, the
図４には、ｐ型レーザ電極１０と、ｎ型レーザ電極１２との位置関係が示されている。前述の半導体多層は、ｎ型レーザ電極１２となる領域において、ｎ型バッファ層３１の途中まで除去されており、ｎ型レーザ電極１２は、ｎ型バッファ層３１の上面に形成される。本実施形態に係る半導体レーザ素子１を含む半導体レーザ装置１００の駆動状態では、ｐ型電極４とｎ型電極６とに順方向電圧が印加され、ｐ型電極４（ｐ型レーザ電極１０）から活性層３４にホールが供給され、ｎ型電極６（ｎ型レーザ電極１２）から活性層３４に電子が供給されることとなる。
FIG. 4 shows the positional relationship between the p-
図５には、主な３つの電流経路が矢印Ａ、矢印Ｂ、及び両矢印Ｃを用いて示されている。矢印Ａは、ｐ型電極４とｎ型電極６との間に順方向電圧が印加される場合に活性層３４（の光導波路となる部分）を通って流れる、順方向電流の経路を表すものである。すなわち、矢印Ａは、半導体レーザ装置１００の通常の駆動状態における電流経路である。矢印Ａが示す向きは電流の向きを示しており、すなわち、電子の流れとは逆向き、ホールの流れと同じ向きである。駆動状態において、ｐ型レーザ電極１０は高電位に保たれ、ｐ型半導体層から活性層３４にホールが供給される。また、ｎ型レーザ電極１２は低電位に保たれ、ｎ型半導体層から活性層３４に電子が供給される。活性層３４において、電子とホールの再結合が起こり、光が発生する。本実施形態に係る半導体レーザ素子１では、活性層３４で発生した光を活性層３４の両端面に形成した反射膜により反射させ、リッジ部２０下方の光導波路を往復させつつ増幅して、レーザ発振を行う。
In FIG. 5, the three main current paths are shown using arrows A, B and C. An arrow A represents a path of a forward current that flows through the active layer 34 (portion serving as an optical waveguide) when a forward voltage is applied between the p-
矢印Ｂは、ｐ型電極４とｎ型電極６との間に、逆方向電圧を印加した場合に活性層３４（の光導波路となる部分）を通って流れる、逆方向電流の経路を表すものである。逆方向電圧を印加した場合、逆方向電圧が降伏電圧より小さい電圧であれば、ごく僅かしか逆方向電流は流れない。しかし、逆方向電圧が降伏電圧より大きな電圧であれば、飛躍的に大きな逆方向電流が流れ、活性層３４等に損傷が起き得る。逆方向電圧の印加は、通常の駆動状態において意図して行われることはないが、ＥＳＤ等により意図せずに印加される場合がある。本実施形態のように半導体レーザ素子１の半導体層を窒化物半導体で形成する場合、ＩｎＰやＧａＡｓで半導体層を形成する場合と比較して降伏電圧が低くなる傾向にあるため、ＥＳＤ等による逆方向電圧に対する耐久性がより求められる。
An arrow B represents a path of a reverse current that flows through the active layer 34 (a portion serving as an optical waveguide) when a reverse voltage is applied between the p-
矢印Ｃは、ｐ型電極４とｎ型電極６との間に順方向電圧が印加される場合に抵抗体（ｐ型半導体層）を通って流れる順方向電流の経路と、ｐ型電極４とｎ型電極６との間に逆方向電圧が印加される場合に抵抗体を通って流れる逆方向電流の経路の両方を表す両矢印である。順方向電圧を印加する場合、ｐ型レーザ電極１０のうちバンク部２２の上面に形成される部分から、放電電極１４に向かってホールが流れることにより、順方向電流が流れる。ここで、ホールは、主としてバンク部２２の最上層であるｐ型コンタクト層３８を流れ、部分的にｐ型クラッド層３６を流れる。また、逆方向電圧を印加する場合、放電電極１４から、ｐ型レーザ電極１０のうちバンク部２２の上面に形成される部分に向かってホールが流れることにより、逆方向電流が流れる。
An arrow C indicates a path of a forward current that flows through the resistor (p-type semiconductor layer) when a forward voltage is applied between the p-
本実施形態では、ｐ型クラッド層３６及びｐ型コンタクト層３８をＭｇが添加されるＡｌＧａＮで形成するため、例えばＩｎＰでｐ型クラッド層を形成しＩｎＧａＡｓでｐ型コンタクト層を形成する場合と比較して、両層の電気抵抗は大きい。そのため、ｐ型レーザ電極１０のうちバンク部２２の上面に形成される部分と、放電電極１４との間は、抵抗体（ｐ型半導体層）で電気的に接続された状態となっている。ここで、当該抵抗体の電気抵抗の値は、ｐ型レーザ電極１０と放電電極１４との間の距離、ｐ型レーザ電極１０のバンク部２２に形成される部分の面積（ｐ型半導体層との接触面積）、放電電極１４（のバンク部２２に形成される部分）の面積（ｐ型半導体層との接触面積）、バンク部２２におけるｐ型半導体層の厚み（ｐ型コンタクト層３８の厚さ及びｐ型クラッド層３６の厚さ）、等を調整することで設計する。
In this embodiment, since the p-
ｐ型電極４と放電電極１４とは、ｐ型半導体層という抵抗体を介して電気的に接続され、放電電極１４とｎ型電極６とは、ワイヤ６４という導電体を介して電気的に接続される。よって、ｐ型電極４とｎ型電極６との間の電気的接続は、活性層３４を介する経路とは別に、抵抗体を介する経路でも行われる。
The p-
本実施形態では、図２に示すように、放電電極１４の形状は、リッジ部２０側に、リッジ部２０の延伸方向に並行して延伸する第１の辺Ｅ１を有する。また、放電電極１４の形状は、第１の辺Ｅ１を外縁に含む矩形状である。第１の辺Ｅ１の長さＬ１は、平面視において、リッジ部２０の延伸方向の長さＬ０より短い。そのため、ｐ型レーザ電極１０から流入する電流は、放電電極１４に至るまでに狭窄され、第１の辺Ｅ１の長さＬ１をリッジ部２０の延伸方向の長さＬ０と同程度とする場合に比べて、ｐ型レーザ電極１０と放電電極１４との間の電気抵抗は上昇する。
In the present embodiment, as shown in FIG. 2, the shape of the
なお、放電電極１４の形状は矩形状に限られない。その場合であっても、放電電極１４の辺のうちリッジ部２０の延伸方向に並行して延伸する辺の長さが、リッジ部２０の延伸方向の長さＬ０より短いことが望ましい。もっとも、ｐ型レーザ電極１０と放電電極１４との間の電気抵抗として所望の値を得ることができるのであれば、放電電極１４の形状はどのようなものであってもよい。本実施形態では、電気抵抗の調整を容易とするため、放電電極１４の形状を矩形状とし、第１の辺Ｅ１の長さＬ１を、電気抵抗を調整するためのパラメータの１つとしている。またここで言う矩形状とは放電電極１４全体の大まかな形状を示し、例えば角部を応力低減のために少し丸めた形状のものも含むとする。さらに、放電電極１４へのワイヤボンディグ性を考慮し、その面積は５０〜２００μｍ２が望ましい。
The shape of the
ｎ型レーザ電極１２の形状は、リッジ部２０側に、リッジ部２０の延伸方向に並行して延伸する第２の辺Ｅ２を有する。また、ｎ型レーザ電極１２の形状は、第２の辺Ｅ２を外縁に含む矩形状である。第１の辺Ｅ１と第２の辺Ｅ２の長さを平面視において比較すると、第１の辺Ｅ１の長さＬ１は、第２の辺Ｅ２の長さＬ２より短い。そのため、ｐ型レーザ電極１０から流入する電流は、放電電極１４に至るまでに狭窄され、第１の辺Ｅ１の長さＬ１を第２の辺Ｅ２の長さＬ２と同程度とする場合に比べて、ｐ型レーザ電極１０と放電電極１４との間の電気抵抗は上昇する。
The shape of the n-
なお、ｎ型レーザ電極１２の形状が矩形状に限られない点は、放電電極１４の形状と同様である。また、上述のように、第１の辺Ｅ１の長さＬ１は、ｐ型レーザ電極１０と放電電極１４との間の電気抵抗として所望の値を得るように調整されるのであって、必ずしも第２の辺Ｅ２の長さＬ２より短くなければならないわけではない。例えば、第１の辺Ｅ１の長さＬ１を、半導体レーザ素子１の幅（リッジ部２０と直交する方向についての半導体レーザ素子１の長さ）より短くすることとしてもよい。
Note that the shape of the n-
本実施形態に係る半導体レーザ素子１は、ｐ型レーザ電極１０と、放電電極１４との間の電気抵抗を調整して形成する結果、順方向電圧が印加される場合におけるｐ型電極４とｎ型電極６との間の電気抵抗は、抵抗体であるｐ型半導体層の電気抵抗より小さい。ここで、ｐ型電極４とｎ型電極６との間の電気抵抗は、放電電極１４とｎ型電極６との接続を断った場合における電気抵抗を意味する。また、抵抗体であるｐ型半導体層の電気抵抗とは、放電電極１４とｎ型電極６との接続を断った場合のｐ型電極４と放電電極１４との間の電気抵抗であり、矢印Ｃで表される電流経路における、実質的な電気抵抗を意味する。
The semiconductor laser device 1 according to the present embodiment is formed by adjusting the electrical resistance between the p-
本実施形態に係る半導体レーザ素子１では、順方向電圧が印加される場合におけるｐ型電極４とｎ型電極６との間の電気抵抗は、抵抗体であるｐ型半導体層（ｐ型半導体層のうち、ｐ型レーザ電極１０と放電電極１４との間の電流経路となる部分）の電気抵抗より小さいため、通常の駆動状態において、電流は主として矢印Ａの経路で流れる。もっとも、ｐ型レーザ電極１０と放電電極１４との間の電気抵抗の値によっては、矢印Ｃの経路で電流が流れることとなる。本実施形態では、抵抗体であるｐ型半導体層の電気抵抗が、順方向電圧が印加される場合におけるｐ型電極４とｎ型電極６との間の電気抵抗の約６千倍となるよう設計している。そのため、通常の駆動状態において、矢印Ｃで表される経路に流れる電流はほとんどなく、矢印Ａで表される経路に大部分の電流が流れ、高効率な発光が実現される。
In the semiconductor laser device 1 according to this embodiment, the electrical resistance between the p-
一方、本実施形態において、逆方向電圧が印加される場合におけるｐ型電極４とｎ型電極６との間の電気抵抗は、抵抗体であるｐ型半導体層の電気抵抗より大きい。そのため、ＥＳＤ等により逆方向電圧が印加された場合には、電流は主として矢印Ｃの経路で流れる。本実施形態では、逆方向電圧が印加される場合におけるｐ型電極４とｎ型電極６との間の電気抵抗は、順方向電圧が印加される場合におけるｐ型電極４とｎ型電極６との間の電気抵抗の約２万倍である。すなわち、逆方向電圧が印加される場合におけるｐ型電極４とｎ型電極６との間の電気抵抗は、抵抗体であるｐ型半導体層の電気抵抗の約３．３倍である。そのため、ＥＳＤ等により逆方向電圧が印加された場合であっても、矢印Ｂで表される経路に流れる電流はほとんどなく、矢印Ｃで表される経路に大部分の電流が流れる。よって、ｐ型電極４とｎ型電極６との間に逆方向電圧が印加された場合であっても、活性層３４に流れる電流はほとんどなく、活性層３４等の半導体層の損傷が抑制される。
On the other hand, in this embodiment, when a reverse voltage is applied, the electrical resistance between the p-
本実施形態に係る半導体レーザ素子１の半導体層は窒化物半導体で形成されており、降伏電圧が比較的低く、本発明には最適であるが、窒化物半導体を用いる半導体レーザ素子１に限定されないことは言うまでもない。他の半導体材料、例えば、ＩｎＰ又はＧａＡｓで半導体層を形成する場合であっても、本発明を適用することが出来る。 The semiconductor layer of the semiconductor laser device 1 according to the present embodiment is formed of a nitride semiconductor, has a relatively low breakdown voltage, and is optimal for the present invention, but is not limited to the semiconductor laser device 1 using a nitride semiconductor. Needless to say. Even when the semiconductor layer is formed of another semiconductor material such as InP or GaAs, the present invention can be applied.
本実施形態に係る半導体レーザ素子１の構成は、以下に説明するように、一般的な製造工程により得られるものである。一方で、例えば、引用文献２に記載の発明では、熱処理を行うことで電極と半導体層の接続を変質させるといった特殊な工程を要する。本実施形態に係る半導体レーザ素子１は、製造において特殊な工程を要する構成を有しないため、製品間のばらつきなく、安定的に、ＥＳＤ等による活性層３４等の損傷が抑止されるという効果を奏することができる。
The configuration of the semiconductor laser device 1 according to the present embodiment is obtained by a general manufacturing process as described below. On the other hand, for example, the invention described in the cited document 2 requires a special process of changing the connection between the electrode and the semiconductor layer by performing heat treatment. Since the semiconductor laser device 1 according to this embodiment does not have a configuration that requires a special process in manufacturing, there is an effect that damage to the
本実施形態に係る半導体レーザ素子１では、ｐ型半導体層を抵抗体として用いるため、抵抗体となる新たな層を形成する必要がない。また、引用文献２に記載の発明のように、素子上にダイオードを形成する必要がないため、本実施形態に係る半導体レーザ素子１は、比較的簡単な工程により製造することができる。 In the semiconductor laser device 1 according to this embodiment, since the p-type semiconductor layer is used as a resistor, it is not necessary to form a new layer that becomes a resistor. Further, unlike the invention described in the cited document 2, it is not necessary to form a diode on the element, so that the semiconductor laser element 1 according to this embodiment can be manufactured by a relatively simple process.
なお、順方向電圧が印加される場合に、順方向電流はリッジ部２０のみに流れるのではなく、順方向電流の一部が、バンク部２２を経由してバンク部２２の下方に流れ、バンク部２２下方の活性層３４に僅かに流れ得る。その場合、バンク部２２下方（放電電極１４下方）の活性層３４が発光し得る。そのような発光が半導体レーザ装置１００の光学特性に影響することを抑制するために、バンク部２２（放電電極１４）を活性層３４の端面から離間して内側に形成するのが望ましい。バンク部２２を半導体レーザ素子１の端面から離間させて内側に配置することにより、放電電極１４下方に位置する活性層３４端面における発光強度が弱まり、半導体レーザ装置１００の光学特性が安定する。また、放電電極１４と、半導体レーザ素子１の端面（活性層３４の端面）との間に、少なくとも活性層３４の下面にまで達する溝を形成することとしてもよい。当該溝を形成することにより、放電電極１４下方に位置する活性層３４で発生する光が半導体レーザ素子１の端面より出射することがさらに抑止され、半導体レーザ装置１００の光学特性がさらに安定する。
When a forward voltage is applied, the forward current does not flow only in the
本実施形態に係る半導体レーザ素子１は、以下の工程により形成する。なお、以下の工程は１枚のウェハ上で行い、複数の半導体レーザ素子１を１枚のウェハ上に形成することとしてよい。すなわち、第１の工程では、ＧａＮ基板３０上に、Ｓｉが添加（ドープ）されるＧａＮからなるｎ型バッファ層３１、Ｓｉが添加されるＡｌＧａＮからなるｎ型クラッド層３２、Ｓｉが添加されるＧａＮからなるｎ型ガイド層３３、ＩｎＧａＮ多重量子井戸構造からなる活性層３４、Ｍｇが添加されるＡｌＧａＮ（Ａｌ組成比＝１０％）からなる電子ブロック層３５、Ｍｇが添加されるＡｌＧａＮ（Ａｌ組成比＝４％）からなるｐ型クラッド層３６、及びＭｇが高濃度に添加されるＡｌＧａＮからなるｐ型コンタクト層３８を、有機金属気相成長法を用いて順次成長させる。
The semiconductor laser device 1 according to this embodiment is formed by the following steps. The following steps may be performed on a single wafer, and a plurality of semiconductor laser elements 1 may be formed on a single wafer. That is, in the first step, an n-
第２の工程では、例えばＣＶＤ（Chemical Vapor Deposition）法を用いてｐ型コンタクト層３８の上部にＰＳＧ（Phosphorus Silicon Glass）膜等を堆積した後、ＰＳＧ膜の上部に形成したフォトレジスト膜をマスクにしたエッチングでＰＳＧ膜をリッジ部２２となる領域（ストライプ状の領域）にパターニングする。また、リッジ部２０の第１の側方に、リッジ部２０を形成するためのストライプ状のパターニングと離間して、矩形状のバンク部２２を形成するためのＰＳＧ膜をバンク部２２となる領域にパターニングする。
In the second process, a PSG (Phosphorus Silicon Glass) film or the like is deposited on the p-
第３の工程では、パターニングされたＰＳＧ膜をマスクに用いて、ＧａＮ基板３０の上面に成長させた半導体多層を、ｐ型クラッド層３６の途中まで、具体的にはｐ型クラッド層３６を３０〜４０ｎｍ程度残す深さまでエッチングする。ここで、ｐ型コンタクト層３８やｐ型クラッド層３６はＭｇが添加されるＡｌＧａＮによって形成されており、Ｍｇが添加されるＡｌＧａＮをドライエッチングするには、例えば塩素系のガスを使用する。ドライエッチングにより、ｐ型コンタクト層３８を頂上部とする共振器幅７μｍ程度の、凸状のリッジ部２０を形成するとともに、リッジ部２０と離間した位置にバンク部２２を形成する。
In the third step, using the patterned PSG film as a mask, the semiconductor multilayer grown on the upper surface of the
本実施形態に係る半導体レーザ素子１のｐ型半導体層は、活性層３４に形成される光導波路の上側に形成されるリッジ部２０を有する。光導波路は、ｎ型クラッド層３２及びｎ型ガイド層３３と、電子ブロック層３５及びｐ型クラッド層３６とに囲まれる領域であり、図２の紙面に垂直な方向に延伸する。光導波路は、活性層３４を含んで形成され、活性層３４で発生した光を増幅する共振器の一部となる。
The p-type semiconductor layer of the semiconductor laser device 1 according to this embodiment has a
第４の工程では、例えばＥＣＲ（Electron Cyclotron Resonance）スパッタ法で、厚さ１６０ｎｍ程度のＳｉＮ等によりパッシベーション膜３７を保護膜として全面に形成する。
In the fourth step, the
第５の工程では、リッジ部２０の上面及びバンク部２２の上面以外にフォトレジスト膜を形成し、そのレジストをマスクとしてフッ酸系のエッチング液でリッジ部２０の上面に形成されたＰＳＧ膜を除去する。第４の工程を経たリッジ部２０及びバンク部２２は、頂上部にＰＳＧ膜とパッシベーション膜３７とが積層されているが、このエッチングにより、リッジ部２０及びバンク部２２の上面に形成されたＰＳＧ膜及びパッシベーション膜３７は除去されて、リッジ部２０及びバンク部２２の上面が露出する。
In the fifth step, a photoresist film is formed on the upper surface of the
第６の工程では、例えばＰｄ／Ｔｉ／Ｐｔ／Ａｕをこの順に蒸着し、リフトオフ法でパターニングして、リッジ部２０の上面、リッジ部２０の側面、及びリッジ部２０の第１の側方及び第２の側方に第１のｐ型レーザ電極１０ａを形成する。同時に、バンク部２２の上面に、第１のｐ型レーザ電極１０ａと離間して、第１の放電電極１４ａを形成する。さらに、第１のｐ型レーザ電極１０ａの上面、及びリッジ部２０の第２の側方に、例えばＭｏ／Ａｕをこの順に蒸着し、リフトオフ法でパターニングして第２のｐ型レーザ電極１０ｂを形成する。同時に、第１の放電電極１４ａの上面に第２の放電電極１４ｂを形成する。
In the sixth step, for example, Pd / Ti / Pt / Au is vapor-deposited in this order, and patterned by a lift-off method, and the upper surface of the
本実施形態に係る半導体レーザ素子１のｐ型半導体層は、リッジ部２０の第１の側方に形成されるバンク部２２を有する。バンク部２２は、リッジ部２０の第１の側方にのみ形成され、リッジ部２０の延伸方向についての長さが、リッジ部２０よりも短いことを特徴とする。また、本実施形態に係る半導体レーザ素子１の放電電極１４は、バンク部２２の上面に形成される。より具体的には、放電電極１４は、バンク部２２の最上層であるｐ型コンタクト層３８の上面に形成される。バンク部２２は、活性層３４の端面を含む劈開面から離間して形成する。
The p-type semiconductor layer of the semiconductor laser device 1 according to the present embodiment has a
ｐ型レーザ電極１０は、リッジ部２０の上面に形成される部分を含み、リッジ部２０の上面に形成される部分から連続して、バンク部２２の上面の一部に形成する。本実施形態において、ｐ型レーザ電極１０は、リッジ部２０の上面（リッジ部２０の最上層であるｐ型コンタクト層３８の上面）と、リッジ部２０の側面と、リッジ部２０の第１の側方及び第２の側方に配置されるパッシベーション膜３７の上面と、バンク部２２のリッジ部２０側の側面と、バンク部２２の上面の一部（バンク部２２の最上層であるｐ型コンタクト層３８の上面の一部）と、に形成する。
The p-
ｐ型レーザ電極１０の一部は、バンク部２２の上面に、放電電極１４と離間して形成する。ｐ型レーザ電極１０のうちバンク部２２の上面に形成される部分と、放電電極１４とをどの程度離間させるかについては、放電電極１４とｐ型レーザ電極１０との間の電気抵抗をどのような値とするかに応じて設計することとなる。
A part of the p-
第７の工程では、パッシベーション膜３７の上面の一部の領域を除いて、半導体レーザ素子１の上面にフォトレジスト膜を形成してマスクとし、ドライエッチング又はイオンミリングを行って、フォトレジスト膜を形成しない領域の半導体多層を、ｎ型バッファ層３１の途中まで除去し、ｎ型バッファ層３１を露出させる。本実施形態では、リッジ部２０の第１の側方であって、平面視においてバンク部２２と離間した領域に、フォトレジスト膜を形成せず、かかる領域の半導体多層を除去している。
In the seventh step, a photoresist film is formed on the upper surface of the semiconductor laser element 1 except for a part of the upper surface of the
第８の工程では、ｎ型バッファ層３１の上面を露出した領域に例えばＮｉ／Ａｌ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕをこの順に蒸着し、リフトオフ法でパターニングしてｎ型レーザ電極１２を形成する。ｎ型レーザ電極１２は、第７の工程において半導体多層が除去されて、露出されたｎ型バッファ層３１の上面に形成される。すなわち、ｎ型レーザ電極１２が形成される領域は、平面視して、リッジ部２０の第１の側方であって、ｎ型半導体層のうち、活性層３４及びｐ型半導体層が形成されない領域である。
In the eighth step, for example, Ni / Al / Ni / Ti / Pt / Au is vapor-deposited in this order in a region where the upper surface of the n-
第９の工程では、基板厚が８０μｍ程度になるように、ＧａＮ基板３０を裏面（リッジ部２０等が形成される側とは反対側の面）側から切削加工し、ＧａＮ基板３０の裏面に例えばＴｉ／Ｐｔ／Ａｕをこの順に蒸着し、ダイボンディングパッド４０を形成する。ダイボンディングパッド４０形成後、電気的特性安定化のため、例えば５００℃、１０分のアニール処理を行なう。
In the ninth step, the
第１０の工程では、完成したウェハを矩形に整形し、リッジ部２０の延伸方向と直交する方向に、劈開用のキズを入れ、バー状に劈開する。バーの幅、すなわち共振器長は、例えば８００μｍとする。
In the tenth step, the completed wafer is shaped into a rectangle, cleaved for cleaving in a direction perpendicular to the extending direction of the
第１１の工程では、第１０の工程で作成したバーの劈開面の内、レーザ出射側の端面に反射率４％程度の低反射膜を形成し、出射側と反対の端面に反射率９５％程度の高反射膜を形成する。 In the eleventh step, a low reflection film having a reflectance of about 4% is formed on the end surface on the laser emission side of the cleavage surface of the bar created in the tenth step, and the reflectance is 95% on the end surface opposite to the emission side. A highly reflective film of a degree is formed.
第１２の工程では、リッジ部２０の延伸方向と並行する方向に、チップ分割用のキズを入れ、チップ分割することで半導体レーザ素子１を得る。
In the twelfth step, the semiconductor laser device 1 is obtained by inserting a chip split in a direction parallel to the extending direction of the
本実施形態に係る半導体レーザ装置１００は、本実施形態に係る半導体レーザ素子１のダイボンディングパッド４０をサブマウント５０に半田付けし、ｐ型レーザ電極１０とｐ型リード５２とをワイヤ６０でワイヤボンディングし、ｎ型レーザ電極１２とｎ型リード５４とをワイヤ６２でワイヤボンディングし、放電電極１４とｎ型リード５４とをワイヤ６４でワイヤボンディングすることにより得られる。
In the
図６は、本発明の第１の実施形態に係る半導体レーザ装置１００の断面図である。本実施形態に係る半導体レーザ装置１００では、半導体レーザ素子１のダイボンディングパッド４０と、サブマウント５０とが、ダイボンディングソルダ４２により半田付けされる。ここで、ダイボンディングソルダ４２は、例えばＡｕＳｎである。また、サブマウント５０は、例えばＡｌＮで形成する。
FIG. 6 is a cross-sectional view of the
図７は、本発明の第１の実施形態の変形例に係る半導体レーザ装置１００の断面図である。変形例では、ｐ型パターン５３及びｎ型パターン５５がサブマウント５０上にパターニングされ、ｐ型レーザ電極１０、ｎ型レーザ電極１２、及び放電電極１４の上面に、それぞれｐ型メッキパターン７０、ｎ型メッキパターン７２、及び放電電極メッキパターン（図示せず）が形成される。ｐ型メッキパターン７０、ｎ型メッキパターン７２、及び放電電極メッキパターンは、それぞれの電極上に開口を有するようにフォトレジスト膜を形成し、例えば亜硫酸系Ａｕメッキ液に浸漬し通電することで、Ａｕメッキパターンとして形成する。そして、ｐ型メッキパターン７０をサブマウント５０のｐ型パターン５３に半田付けし、ｎ型メッキパターン７２及び放電電極メッキパターンを、ｎ型パターン５５に半田付けする。ここで、ｐ型メッキパターン７０、ｎ型メッキパターン７２、及び放電電極メッキパターンの高さは、リッジ部２０の高さより高いことが望ましい。リッジ部２０がサブマウント５０に接触して損傷することを避けるためである。また、ｐ型メッキパターン７０、ｎ型メッキパターン７２、及び放電電極メッキパターンの高さは、それぞれ同程度であることが望ましい。半導体レーザ素子１を、サブマウント５０に水平にマウントするためである。
FIG. 7 is a cross-sectional view of a
第１の実施形態の変形例において、ｐ型電極４は、ｐ型レーザ電極１０と、ｐ型メッキパターン７０と、ｐ型パターン５３とを含む。また、ｎ型電極６は、ｎ型レーザ電極１２と、ｎ型メッキパターン７２と、ｎ型パターン５５とを含む。放電電極１４は、導電体である放電電極メッキパターンを介してｎ型電極６と電気的に接続される。放電電極１４とｐ型電極４は、抵抗体であるｐ型半導体層（ｐ型半導体層のうち、ｐ型レーザ電極１０と放電電極１４との間の電流経路となる部分）により電気的に接続される。このような構成を採用する場合でも、第１の実施形態の場合と同じく、ＥＳＤ等により、ｐ型電極４とｎ型電極６との間に逆方向電圧が印加された場合であっても、活性層３４等の損傷が抑制されるという効果を奏する。
In the modification of the first embodiment, the p-
なお、変形例の場合、ダイボンディングパッドは不要である。変形例のように配線を行うことで、ワイヤボンディングを排することが可能となり、半導体レーザ装置１００の製造工程が簡単化されるという利点がある。またｐ型レーザ電極１０およびｎ型レーザ電極１２の幅設計にあたってワイヤボンディングに必要となる面積を考慮する必要がなくなり、チップ幅を小さくできる利点がある。
In the case of the modification, a die bonding pad is not necessary. By performing wiring as in the modified example, wire bonding can be eliminated, and the manufacturing process of the
［第２の実施形態］
図８は、本発明の第２の実施形態に係る半導体レーザ素子１の上面図である。本実施形態に係る半導体光装置は、本実施形態に係る半導体レーザ素子１を備える半導体レーザ装置１００である。第２の実施形態に係る半導体レーザ素子１は、基板の表面に、ｐ型レーザ電極１０、ｎ型レーザ電極１２、及び放電電極１４を備えている。また、本実施形態に係る半導体レーザ素子１の上部に位置する半導体層に、リッジ部２０、及びバンク部２２が形成される。本実施形態に係る半導体レーザ素子１のバンク部２２は矩形状の主要部分に橋部分が繋がった形状を有し、橋部分によってリッジ部２０と繋がっている。図８では、リッジ部２０とバンク部２２の境界を想像線である二点鎖線で表している。第２の実施形態に係る半導体レーザ素子１は、ｐ型レーザ電極１０の形状と、バンク部２２の位置及び形状と、放電電極１４の位置及び大きさ以外の構成については、第１の実施形態に係る半導体レーザ素子１と同様の構成を有する。
[Second Embodiment]
FIG. 8 is a top view of the semiconductor laser device 1 according to the second embodiment of the present invention. The semiconductor optical device according to this embodiment is a
本実施形態では、ｐ型レーザ電極１０がバンク部２２の橋部分の上面に形成され、ｐ型レーザ電極１０と放電電極１４とは、当該橋部分の最上層であるｐ型コンタクト層３８を介して電気的に接続される。ここで、バンク部２２の橋部分の最上層であるｐ型コンタクト層３８は、ｐ型レーザ電極１０と放電電極１４との間に電気的に接続される抵抗体となる。本実施形態において、ｐ型レーザ電極１０と放電電極１４との間の電気抵抗は、主として、バンク部２２の橋部分の幅と、ｐ型レーザ電極１０と放電電極１４との離間距離によって調整される。
In this embodiment, the p-
バンク部２２の橋部分は、リッジ部２０のうち、半導体レーザ素子１の劈開面側に偏って配置することが好ましい。半導体レーザ素子１の光導波路はリッジ部２０の下方にあるため、リッジ部２０の中央に橋部分を形成すると、半導体レーザ素子１の光学特性に影響を及ぼすおそれがあるためである。
The bridge portion of the
第２の実施形態に係る半導体レーザ素子１は、第１の実施形態に係る半導体レーザ素子１と同様に、ｐ型レーザ電極１０とｎ型レーザ電極１２との間に逆方向電圧が印加された場合であっても、活性層３４等の半導体層の損傷が抑制されるという効果を奏する。
In the semiconductor laser device 1 according to the second embodiment, a reverse voltage is applied between the p-
第２の実施形態に係る半導体レーザ素子１を製造する工程は、第１の実施形態に係る半導体レーザ素子１を製造する工程と、第２の工程において相違する。他の工程については同様である。 The process of manufacturing the semiconductor laser device 1 according to the second embodiment is different from the process of manufacturing the semiconductor laser device 1 according to the first embodiment in the second process. The other processes are the same.
本実施形態では、第２の工程において、リッジ部２０の第１の側方に、リッジ部２０となる領域（ストライプ状の領域）のパターニングと連続して、バンク部２２となる領域にＰＳＧ膜をパターニングする。ＰＳＧ膜は、リッジ部２０となる領域に形成されるストライプ状の部分と、バンク部２２の矩形状の部分となる領域に形成される部分と、両者を橋渡しするバンク部２２の橋部分となる領域に形成される部分とからなる。
In the present embodiment, in the second step, the PSG film is formed on the first side of the
第３の工程では、ドライエッチングにより、リッジ部２０と、リッジ部２０と橋部分により繋がったバンク部２２とを形成する。第４の工程でパッシベーション膜３７を全面に形成し、第５の工程でリッジ部２０及びバンク部２２の上面以外にフォトレジスト膜を形成し、そのレジストをマスクとしてウェットエッチングにより、リッジ部２０及びバンク部２２の上面に形成されたＰＳＧ膜及びパッシベーション膜３７を除去する。第６の工程では、ｐ型レーザ電極１０を形成するとともに、バンク部２２の上面に矩形状の放電電極１４を形成する。
In the third step, the
［第３の実施形態］
図９は、本発明の第３の実施形態に係る半導体レーザ素子１の上面図である。本実施形態に係る半導体光装置は、本実施形態に係る半導体レーザ素子１を備える半導体レーザ装置１００である。第３の実施形態に係る半導体レーザ素子１は、基板の表面に、ｐ型レーザ電極１０、ｎ型レーザ電極１２、及び放電電極１４を備えている。また、本実施形態に係る半導体レーザ素子１の上部に位置する半導体層に、リッジ部２０、及びバンク部２２が形成される。本実施形態に係る半導体レーザ素子１のバンク部２２は、リッジ部２０と繋がる橋部分のみからなる。図９では、リッジ部２０とバンク部２２の境界を仮想的に二点鎖線で表している。第３の実施形態に係る半導体レーザ素子１は、ｐ型レーザ電極１０の形状と、バンク部２２の位置及び形状と、放電電極１４の位置及び大きさ以外の構成については、第１の実施形態に係る半導体レーザ素子１と同様の構成を有する。
[Third Embodiment]
FIG. 9 is a top view of the semiconductor laser device 1 according to the third embodiment of the present invention. The semiconductor optical device according to this embodiment is a
本実施形態では、ｐ型レーザ電極１０が、バンク部２２である橋部分の上面に形成され、放電電極１４と当該橋部分の最上層であるｐ型コンタクト層３８を介して電気的に接続される。ここで、バンク部２２の最上層であるｐ型コンタクト層３８は、ｐ型レーザ電極１０と放電電極１４との間に電気的に接続される抵抗体となる。本実施形態において、ｐ型レーザ電極１０と放電電極１４との間の電気抵抗は、主として、バンク部２２である橋部分の幅とｐ型レーザ電極１０と放電電極１４との離間距離によって調整される。また、放電電極１４のうちバンク部２２に重畳する部分の大きさによっても調整される。バンク部２２は、第２の実施形態の場合と同様に、リッジ部２０のうち、半導体レーザ素子１の劈開面側に偏って配置することが好ましい。
In this embodiment, the p-
第３の実施形態に係る半導体レーザ素子１は、第１の実施形態に係る半導体レーザ素子１と同様に、ｐ型レーザ電極１０とｎ型レーザ電極１２との間に逆方向電圧が印加された場合であっても、活性層３４等の半導体層の損傷が抑制されるという効果を奏する。
In the semiconductor laser device 1 according to the third embodiment, a reverse voltage is applied between the p-
第３の実施形態に係る半導体レーザ素子１を製造する工程は、第１の実施形態に係る半導体レーザ素子１を製造する工程と、第２の工程において相違する。他の工程については同様である。 The process of manufacturing the semiconductor laser device 1 according to the third embodiment is different from the process of manufacturing the semiconductor laser device 1 according to the first embodiment in the second process. The other processes are the same.
本実施形態では、第２の工程において、リッジ部２０の第１の側方に、リッジ部２０となる領域（ストライプ状の領域）に形成するパターニングと連続して、バンク部２２となる領域にＰＳＧ膜をパターニングする。ＰＳＧ膜は、リッジ部２０となる領域に形成するストライプ状の部分と、バンク部２２となる領域に形成する橋部分とからなる。
In the present embodiment, in the second step, on the first side of the
第３の工程では、ドライエッチングにより、リッジ部２０と、リッジ部２０と繋がった橋部分であるバンク部２２とを形成する。第４の工程でパッシベーション膜３７を全面に形成し、第５の工程でリッジ部２０及びバンク部２２の上面以外にフォトレジスト膜を形成し、そのレジストをマスクとしてウェットエッチングにより、リッジ部２０及びバンク部２２の上面に形成されたＰＳＧ膜及びパッシベーション膜３７を除去する。第６の工程では、ｐ型レーザ電極１０を形成するとともに、バンク部２２の上面、側面、及びパッシベーション膜３７の上面に放電電極１４を形成する。放電電極１４は、平面視において矩形状であり、バンク部２２と重畳する部分を含み、バンク部２２の周囲に広がって形成される。
In the third step, the
［第４の実施形態］
図１０は、本発明の第４の実施形態に係る半導体レーザ装置１００の上面図である。本実施形態に係る半導体レーザ装置１００は、本実施形態に係る半導体レーザ素子１、サブマウント５０、ｐ型リード５２、ｎ型リード５４、ワイヤ６０、ワイヤ６２、ワイヤ６４、及びワイヤ６６を備えており、半導体レーザ素子１はサブマウント５０に搭載されている。半導体レーザ素子１は、基板の表面に、ｐ型レーザ電極１０、ｎ型レーザ電極１２、放電電極１４、及びｐ型補助電極１６を備えている。また、本実施形態に係る半導体レーザ素子１の上部に位置する半導体層に、リッジ部２０、及びバンク部２２が形成される。本実施形態に係る半導体レーザ装置１００は、ｐ型補助電極１６を有し、バンク部２２の上面以外にも放電電極１４が形成される。本実施形態では、ｐ型電極４は、ｐ型レーザ電極１０、ｐ型補助電極１６、ｐ型リード５２、ワイヤ６０、及びワイヤ６６を含んでいる。また、ｎ型電極６は、ｎ型レーザ電極１２、ｎ型リード５４、及びワイヤ６２を含んでいる。放電電極１４とｎ型電極６とは、導電体であるワイヤ６４を介して電気的に接続されている。第４の実施形態に係る半導体レーザ装置１００は、半導体レーザ素子１と、ワイヤ６６以外の構成について、第１の実施形態に係る半導体レーザ装置１００と同様の構成を有する。また、第４の実施形態に係る半導体レーザ素子１は、ｐ型レーザ電極１０の形状と、バンク部２２の位置及び形状と、放電電極１４の位置及び大きさと、ｐ型補助電極１６の有無以外の構成については、第１の実施形態に係る半導体レーザ素子１と同様の構成を有する。
[Fourth Embodiment]
FIG. 10 is a top view of a
本実施形態では、放電電極１４とｐ型補助電極１６とが、バンク部２２の最上層であるｐ型コンタクト層３８を介して電気的に接続される。また、ｐ型補助電極１６は、ｐ型リード５２と、ワイヤ６６を介して電気的に接続される。そのため、バンク部２２の最上層であるｐ型コンタクト層３８は、ｐ型電極４と放電電極１４との間に電気的に接続される抵抗体となる。
In the present embodiment, the
本実施形態において、ｐ型レーザ電極１０と放電電極１４との間の電気抵抗は、主として、ｐ型レーザ電極１０及び放電電極１４のうちバンク部２２の上面に形成される部分の幅（バンク部２２の有する辺のうち、リッジ部２０の延伸方向と直交する方向に延伸する辺の長さ）と、ｐ型レーザ電極１０と放電電極１４との離間距離によって調整される。また、放電電極１４及びｐ型補助電極１６のうちバンク部２２の上面に形成される部分の大きさによっても調整される。本実施形態では、放電電極１４及びｐ型補助電極１６の大きさを同程度としたが、いずれか一方を大きく形成することとしてもよい。また、バンク部２２の平面視における形状を矩形状としたが、異なる形状であってもよい。それらの事項は、ｐ型電極４と放電電極１４との間の電気抵抗を所望の値とするために調整することができる。
In this embodiment, the electrical resistance between the p-
第４の実施形態に係る半導体レーザ装置１００は、第１の実施形態に係る半導体レーザ装置１００と同様に、ｐ型電極４とｎ型電極６との間に逆方向電圧が印加された場合であっても、活性層３４等の半導体層の損傷が抑制されるという効果を奏する。
Similar to the
第４の実施形態に係る半導体レーザ素子１を製造する工程は、第１の実施形態に係る半導体レーザ素子１を製造する工程と、第２の工程において相違する。本実施形態では、第２の工程において、リッジ部２０の第１の側方に、リッジ部２０となる領域（ストライプ状の領域）に形成するパターニングと離間して、バンク部２２となる領域にＰＳＧ膜を矩形状にパターニングする。ＰＳＧ膜は、リッジ部２０となる領域に形成するストライプ状の部分と、バンク部２２となる領域に形成する矩形状の部分とからなる。
The process of manufacturing the semiconductor laser device 1 according to the fourth embodiment is different from the process of manufacturing the semiconductor laser device 1 according to the first embodiment in the second process. In the present embodiment, in the second step, on the first side of the
第３の工程では、ドライエッチングにより、リッジ部２０と、バンク部２２とを形成する。第４の工程でパッシベーション膜３７を全面に形成し、第５の工程でリッジ部２０及びバンク部２２の上面以外にフォトレジスト膜を形成し、そのレジストをマスクとしてウェットエッチングにより、リッジ部２０及びバンク部２２の上面に形成されたＰＳＧ膜及びパッシベーション膜３７を除去する。第６の工程では、ｐ型レーザ電極１０を形成するとともに、バンク部２２の上面、側面、及びパッシベーション膜３７の上面に放電電極１４を形成し、放電電極１４とは接触させずに、バンク部２２の上面、側面、及びパッシベーション膜３７の上面にｐ型補助電極１６を形成する。放電電極１４は、平面視において矩形状であり、バンク部２２の有する辺のうちリッジ部２０の延伸方向と直交して延伸する１辺を覆い、バンク部２２の周囲に広がって形成される。ｐ型補助電極１６は、平面視において矩形状であり、放電電極１４とは離間して、バンク部２２の有する辺のうちリッジ部２０の延伸方向と直交して延伸する１辺（ｐ型放電電極１６に覆われる辺の対辺）を覆い、バンク部２２の周囲に広がって形成される。
In the third step, the
［第５の実施形態］
図１１は、本発明の第５の実施形態に係る半導体レーザ装置１００の上面図である。本実施形態に係る半導体レーザ装置１００は、本実施形態に係る半導体レーザ素子１、サブマウント５０、ｐ型リード５２、ｎ型リード５４、ワイヤ６０、及びワイヤ６２を備えており、半導体レーザ素子１はサブマウント５０に搭載されている。半導体レーザ素子１は、基板の表面に、ｐ型レーザ電極１０、ｎ型レーザ電極１２、及び放電電極１４を備えている。また、本実施形態に係る半導体レーザ素子１の上部に位置する半導体層に、リッジ部２０、及びバンク部２２が形成される。本実施形態に係る半導体レーザ装置１００は、半導体レーザ素子１以外の構成において、第１の実施形態に係る半導体レーザ素子１と同様の構成を有する。また、本実施形態に係る半導体レーザ素子１は、ｎ型レーザ電極１２が突出部を有し、当該突出部の一部は、放電電極１４と重畳して形成される点で、第１の実施形態に係る半導体レーザ素子１の構成と相違する。本実施形態に係る半導体レーザ素子１の構成のうちｎ型レーザ電極１２以外の構成については、第１の実施形態に係る半導体レーザ素子１の構成と同様である。
[Fifth Embodiment]
FIG. 11 is a top view of a
第５の実施形態に係る半導体レーザ装置１００は、第１の実施形態に係る半導体レーザ装置１００と同様に、ｐ型電極４とｎ型電極６との間に逆方向電圧が印加された場合であっても、活性層３４等の半導体層の損傷が抑制されるという効果を奏する。
Similar to the
本実施形態では、放電電極１４とｎ型レーザ電極１２とが、導電体であるｎ型レーザ電極１２自体を介して電気的に接続される。このような構成を採用することで、ワイヤ６４を排することができ、ワイヤボンディングの工程を１つ減らして、半導体レーザ装置１００の製造工程を簡単化することができる。
In the present embodiment, the
第５の実施形態に係る半導体レーザ素子１を製造する工程は、第１の実施形態に係る半導体レーザ素子１を製造する工程と、第８の工程において相違する。本実施形態では、第８の工程において、放電電極１４と重畳する部分を有するようにｎ型レーザ電極１２を形成する。ｎ型レーザ電極１２は、リッジ部２０の第１の側方であって、ｎ型半導体層のうち、活性層３４及びｐ型半導体層が形成されない領域に形成されるとともに、ｎ型バッファ層３１の側面、ｎ型クラッド層３２の側面、ｎ型ガイド層３３の側面、活性層３４の側面、電子ブロック層３５の側面、ｐ型クラッド層３６の側面、パッシベーション膜３７の側面及び上面、放電電極１４の上面に形成される。
The process of manufacturing the semiconductor laser device 1 according to the fifth embodiment is different from the process of manufacturing the semiconductor laser device 1 according to the first embodiment in the eighth process. In the present embodiment, in the eighth step, the n-
［第６の実施形態］
図１２は、本発明の第６の実施形態に係る半導体レーザ素子１の上面図である。本実施形態に係る半導体光装置は、本実施形態に係る半導体レーザ素子１を備える半導体レーザ装置１００である。図１２では、本実施形態に係る半導体レーザ素子１を半導体レーザ装置とした場合の構成を想像線である二点鎖線により示し、各電極についての配線関係を示している。本実施形態に係る半導体レーザ素子１は、基板の表面に、ｐ型レーザ電極１０、ｎ型レーザ電極１２、放電電極１４、及びｐ型補助電極１６を備えている。また、本実施形態に係る半導体レーザ素子１の上部に位置する半導体層に、リッジ部２０、及びバンク部２２が形成される。図１２では、各電極の配線関係を示すため、サブマウント５０、ｐ型リード５２、ｎ型リード５４、ワイヤ６０、ワイヤ６２、ワイヤ６４、及びワイヤ６６を仮想的に図示している。第６の実施形態に係る半導体レーザ素子１は、ｐ型レーザ電極１０の形状と、バンク部２２の位置及び形状と、放電電極１４の位置及び大きさと、ｐ型補助電極１６の有無以外の構成については、第１の実施形態に係る半導体レーザ素子１と同様の構成を有する。
[Sixth Embodiment]
FIG. 12 is a top view of a semiconductor laser device 1 according to the sixth embodiment of the present invention. The semiconductor optical device according to this embodiment is a
本実施形態では、放電電極１４は、バンク部２２の最上層であるｐ型コンタクト層３８の上面に形成され、ｐ型補助電極１６は、ｐ型クラッド層３６の上面に形成される。そのため、放電電極１４とｐ型補助電極１６とは、ｐ型コンタクト層３８及びｐ型クラッド層３６を介して電気的に接続される。また、ｐ型補助電極１６は、ｐ型リード５２と、ワイヤ６６を介して電気的に接続される。そのため、ｐ型コンタクト層３８及びｐ型クラッド層３６は、ｐ型電極４と放電電極１４との間に電気的に接続される抵抗体となる。
In the present embodiment, the
本実施形態において、ｐ型電極４と放電電極１４とのとの間の電気抵抗は、主として、放電電極１４とｐ型補助電極１６との平面視における離間距離によって調整される。また、放電電極１４とｐ型補助電極１６とがそれぞれ有する、互いに向かい合う辺の長さによっても調整される。また、バンク部２２の高さ（第３の工程における、ｐ型クラッド層３６のエッチング深さ）によっても調整される。
In the present embodiment, the electrical resistance between the p-
第６の実施形態に係る半導体レーザ素子１を製造する工程は、第１の実施形態に係る半導体レーザ素子１を製造する工程と、第２の工程において相違する。本実施形態では、第２の工程において、リッジ部２０の第１の側方に、リッジ部２０となる領域（ストライプ状の領域）に形成するパターニングと離間して、バンク部２２となる領域にＰＳＧ膜を矩形状にパターニングする。ＰＳＧ膜は、リッジ部２０となる領域に形成するストライプ状の部分と、バンク部２２となる領域に形成する矩形状の部分とからなる。
The process of manufacturing the semiconductor laser device 1 according to the sixth embodiment is different from the process of manufacturing the semiconductor laser device 1 according to the first embodiment in the second process. In the present embodiment, in the second step, on the first side of the
第３の工程では、ドライエッチングにより、リッジ部２０と、バンク部２２とを形成する。第４の工程でｐ型補助電極１６を形成する領域を除いてパッシベーション膜３７を形成し、第５の工程でリッジ部２０及びバンク部２２の上面以外にフォトレジスト膜を形成し、そのレジストをマスクとしてウェットエッチングにより、リッジ部２０及びバンク部２２の上面に形成されたＰＳＧ膜及びパッシベーション膜３７を除去する。第６の工程では、ｐ型レーザ電極１０を形成するとともに、バンク部２２の上面（バンク部２２の最上層であるｐ型コンタクト層３８の上面）に矩形状の放電電極１４を形成し、放電電極１４と離間して、ｐ型クラッド層３６の上面に矩形状のｐ型補助電極１６を形成する。ｐ型補助電極１６は、バンク部２２とも離間して形成する。
In the third step, the
図１３は、本発明の第６の実施形態に係る半導体レーザ素子１における電流経路を示す図である。図１３は、図１２のＸＩＩＩ−ＸＩＩＩ線における断面を矢印の方向から平面視した様子を示す図である。図６には、電流経路を示す矢印として、矢印Ａ、矢印Ｂ、及び両矢印Ｄを示している。ここで、矢印Ａ及び矢印Ｂについては、第１の実施形態において説明したものと同じである。 FIG. 13 is a diagram showing a current path in the semiconductor laser device 1 according to the sixth embodiment of the present invention. 13 is a diagram showing a cross-sectional view taken along the line XIII-XIII in FIG. 12 from the direction of the arrow. FIG. 6 shows an arrow A, an arrow B, and a double arrow D as arrows indicating the current path. Here, the arrow A and the arrow B are the same as those described in the first embodiment.
矢印Ｄは、ｐ型電極４とｎ型電極６との間に順方向電圧が印加される場合に抵抗体（ｐ型半導体層）を通って流れる順方向電流の経路と、ｐ型電極４とｎ型電極６との間に逆方向電圧が印加される場合に抵抗体を通って流れる逆方向電流の経路の両方を表す両矢印である。順方向電圧を印加する場合、ｐ型電極４に導電体を介して電気的に接続されたｐ型補助電極１６と、ｎ型電極６に導電体を介して電気的に接続された放電電極１４との間に順方向電圧が印加されることとなる。そのため、ｐ型補助電極１６から、放電電極１４に向かってホールが流れることにより、順方向電流が流れる。ここで、ホールが流れる主な経路は、ｐ型クラッド層３６と、バンク部２２の最上層であるｐ型コンタクト層３８である。また、逆方向電圧を印加する場合におけるホールが流れる主な経路は順方向電圧を印加する場合と同様である。すなわち、放電電極１４から、バンク部２２の最上層であるｐ型コンタクト層３８及びｐ型クラッド層３６を通り、ｐ型補助電極１６に向かってホールが流れることにより、逆方向電流が流れる。
An arrow D indicates a path of a forward current that flows through the resistor (p-type semiconductor layer) when a forward voltage is applied between the p-
ｐ型補助電極１６と放電電極１４とは、ｐ型半導体層（ｐ型クラッド層３６及びｐ型コンタクト層３８）という抵抗体を介して電気的に接続され、放電電極１４とｎ型電極６とは、ワイヤ６４という導電体を介して電気的に接続される。本実施形態に係る半導体レーザ素子１では、順方向電圧が印加される場合におけるｐ型電極４とｎ型電極６との間の電気抵抗は、抵抗体であるｐ型半導体層の電気抵抗より小さいため、通常の駆動状態において、電流は主として矢印Ａの経路で流れる。
The p-
一方、本実施形態において、逆方向電圧が印加される場合におけるｐ型電極４とｎ型電極６との間の電気抵抗は、抵抗体であるｐ型半導体層の電気抵抗より大きい。そのため、ＥＳＤ等により逆方向電圧が印加された場合には、電流は主として矢印Ｄの経路で流れる。そのため、ＥＳＤ等により逆方向電圧が印加された場合であっても、矢印Ｂで表される経路に流れる電流はほとんどなく、矢印Ｄで表される経路に大部分の電流が流れる。よって、ｐ型電極４とｎ型電極６との間に逆方向電圧が印加された場合であっても、活性層３４に流れる電流はほとんどなく、活性層３４等の半導体層の損傷が抑制される。
On the other hand, in this embodiment, when a reverse voltage is applied, the electrical resistance between the p-
［第７の実施形態］
図１４は、本発明の第７の実施形態に係る半導体レーザ装置１００の上面図である。本実施形態に係る半導体レーザ装置１００は、本実施形態に係る半導体レーザ素子１、放電電極１４、サブマウント５０、ｐ型リード５２、ｎ型リード５４、シート抵抗５６、ワイヤ６０、ワイヤ６２、ワイヤ６４、及びワイヤ６８を備えており、半導体レーザ素子１はサブマウント５０に搭載されている。半導体レーザ素子１は、基板の表面に、ｐ型レーザ電極１０、及びｎ型レーザ電極１２を備えている。また、本実施形態に係る半導体レーザ素子１の上部に位置する半導体層に、リッジ部２０、及びバンク部２２が形成される。第７の実施形態に係る半導体レーザ装置１００は、半導体レーザ素子１と、放電電極１４と、シート抵抗５６と、ワイヤ６８以外の構成について、第１の実施形態に係る半導体レーザ装置１００と同様の構成を有する。また、第４の実施形態に係る半導体レーザ素子１は、ｐ型レーザ電極１０の形状と、放電電極１４の有無と、バンク部２２の有無以外の構成については、第１の実施形態に係る半導体レーザ素子１と同様の構成を有する。
[Seventh Embodiment]
FIG. 14 is a top view of a
本実施形態では、放電電極１４はｎ型リード５４の一部として構成される。放電電極１４とｐ型リード５２とは、シート抵抗５６を介して電気的に接続される。より具体的には、放電電極１４とシート抵抗５６は導電体であるワイヤ６４により電気的に接続され、シート抵抗５６とｐ型リード５２は導電体であるワイヤ６８により電気的に接続される。シート抵抗５６は、ｐ型電極４と放電電極１４との間に電気的に接続される抵抗体となる。
In the present embodiment, the
本実施形態において、ｐ型電極４と放電電極１４との間の電気抵抗は、シート抵抗５６の厚さや材質によって調整される。本実施形態では、抵抗体としてシート抵抗５６を用いるが、抵抗体はこれに限られず、種々のものを採用することができる。もっとも、抵抗体以外のもの、例えば整流機能を有するダイオード等、をシート抵抗５６の代わりに用いることは意図されていない。
In the present embodiment, the electrical resistance between the p-
第７の実施形態に係る半導体レーザ装置１００は、第１の実施形態に係る半導体レーザ装置１００と同様に、ｐ型電極４とｎ型電極６との間に逆方向電圧が印加された場合であっても、活性層３４等の半導体層の損傷が抑制されるという効果を奏する。
The
第７の実施形態に係る半導体レーザ素子１を製造する工程は、第１の実施形態に係る半導体レーザ素子１を製造する工程と、第２、第３、及び第６の工程において相違する。本実施形態では、第２の工程において、リッジ部２０となる領域（ストライプ状の領域）に形成するストライプ状のＰＳＧ膜のみをパターニングする。また、第３の工程においてバンク部２２を形成せず、第６の工程で放電電極１４を形成しない。
The process of manufacturing the semiconductor laser device 1 according to the seventh embodiment is different from the process of manufacturing the semiconductor laser device 1 according to the first embodiment in the second, third, and sixth steps. In the present embodiment, in the second step, only the stripe-shaped PSG film formed in the region (stripe-shaped region) to be the
［第８の実施形態］
図１５は、本発明の第８の実施形態に係る発光ダイオード素子２の上面図である。本実施形態に係る半導体光装置は、本実施形態に係る発光ダイオード素子２を備えている。本実施形態に係る発光ダイオード素子２は、ｐ型ダイオード電極１０ｃ、ｎ型ダイオード電極１２ｃ、及び放電電極１４を含む。本実施形態では、発光ダイオード素子２は、サブマウント５０に搭載され、ｐ型ダイオード電極１０ｃは、ワイヤ６０を介してｐ型リード５２に電気的に接続され、ｎ型ダイオード電極１２ｃは、ワイヤ６２を介してｎ型リード５４に電気的に接続され、放電電極１４は、ワイヤ６４を介してｎ型リード５４に電気的に接続されて、半導体光装置となる。ここで、ｐ型電極４は、ｐ型ダイオード電極１０ｃ、ｐ型リード５２、ワイヤ６０、及びワイヤ６６を含むものである。また、ｎ型電極６は、ｎ型ダイオード電極１２ｃ、ｎ型リード５４、及びワイヤ６２を含む。放電電極１４とｎ型電極６とは、導電体であるワイヤ６４を介して電気的に接続される。本実施形態の半導体光装置の構造は、半導体レーザ素子１を発光ダイオード素子２に置換した以外は、第１の実施形態の半導体レーザ装置１００と同様の構造を有している。本実施形態に係る発光ダイオード素子２のｐ型ダイオード電極１０ｃ、及びｎ型ダイオード電極１２ｃは、第１の実施形態に係る半導体レーザ素子１のｐ型レーザ電極１０、及びｎ型レーザ電極１２とそれぞれ対応しており、ワイヤ６０、及びワイヤ６２をそれぞれ介して、ｐ型リード５２、及びｎ型リード５４と電気的に接続される。
[Eighth Embodiment]
FIG. 15 is a top view of the light-emitting diode element 2 according to the eighth embodiment of the present invention. The semiconductor optical device according to the present embodiment includes the light emitting diode element 2 according to the present embodiment. The light emitting diode element 2 according to the present embodiment includes a p-
図１６は、本発明の第８の実施形態に係る発光ダイオード素子２の断面図である。図１６は、図１５におけるＸＶＩ−ＸＶＩ線における断面を矢印の方向から平面視した様子を示す図である。本実施形態に係る発光ダイオード素子２は、ＧａＮ基板３０の上に、ｎ型バッファ層３１、ｎ型クラッド層３２、活性層３４、ｐ型クラッド層３６、パッシベーション膜３７、及びｐ型コンタクト層３８を積層することによって形成される。
FIG. 16 is a cross-sectional view of the light-emitting diode element 2 according to the eighth embodiment of the present invention. FIG. 16 is a diagram showing a cross-sectional view taken along the line XVI-XVI in FIG. 15 from the direction of the arrow. The light-emitting diode element 2 according to this embodiment includes an n-
ｐ型ダイオード電極１０ｃは、ｐ型コンタクト層３８の上面に形成され、放電電極１４は、ｐ型ダイオード電極１０ｃと離間して、ｐ型コンタクト層３８の上面に形成される。また、ｎ型ダイオード電極１２ｃは、ｎ型バッファ層３１の上面に形成される。また、ｎ型ダイオード電極１２ｃと放電電極１４とは、導電体を介して電気的に接続される。ｐ型ダイオード電極１０ｃと放電電極１４とは、主としてｐ型コンタクト層３８により電気的に接続される。ｐ型コンタクト層３８は、ｐ型ダイオード電極１０ｃと放電電極１４との間に電気的に接続される抵抗体となる。
The p-
本実施形態では、ｐ型ダイオード電極１０ｃと放電電極１４との間の電気抵抗を、ｐ型ダイオード電極１０ｃと放電電極１４との間の距離、ｎ型ダイオード電極１２ｃとｐ型コンタクト層３８との接触面積、放電電極１４とｐ型コンタクト層３８との接触面積、ｐ型コンタクト層３８の厚さ、等を調整することで、順方向電圧が印加される場合におけるｐ型電極とｎ型電極との間の電気抵抗より大きくする。また、ｐ型ダイオード電極１０ｃと放電電極１４との間の電気抵抗を、逆方向電圧が印加される場合におけるｐ型電極とｎ型電極との間の電気抵抗より小さくする。
In the present embodiment, the electrical resistance between the p-
ｐ型ダイオード電極１０ｃと放電電極１４との間の電気抵抗を上記のように調整することで、順方向電圧を印加した場合には、主としてｐ型ダイオード電極１０ｃから活性層３４を通ってｎ型ダイオード電極１２ｃへ電流が流れ、高効率の発光が実現できる。
By adjusting the electrical resistance between the p-
また、ＥＳＤ等により意図せず逆方向電圧が印加された場合であっても、主として放電電極１４からｐ型半導体層を介してｐ型ダイオード電極１０ｃに電流が流れる。そのため、ｐ型電極とｎ型電極との間に逆方向電圧が印加された場合であっても、活性層３４に流れる電流はほとんどなく、活性層３４等の半導体層の損傷が抑制される。
Even when a reverse voltage is applied unintentionally due to ESD or the like, a current flows mainly from the
以上説明した第１乃至第８の実施形態では、ｎ型レーザ電極１２（又はｎ型ダイオード電極１２ｃ）をｐ型レーザ電極１０（又はｐ型ダイオード電極１０ｃ）と同じ側に形成することとしたが、ｎ型レーザ電極１２（又はｎ型ダイオード電極１２ｃ）をＧａＮ基板３０の裏面に形成することとしてもよい。
In the first to eighth embodiments described above, the n-type laser electrode 12 (or n-
また、第１乃至第７の実施形態では、１つのリッジ部２０を有する場合を説明したが、リッジ部２０を複数並列して形成することして、複数本のレーザを発生させることとしてもよい。
In the first to seventh embodiments, the case of having one
なお、第１乃至第８の実施形態に示した具体的な材料名および構成は一例として示したものであり、本発明の技術的範囲をこれに限定することは意図されていない。また平面図での説明においてリッジ部２０の左側を第1の側方、右側を第２の側方として説明したが、右および左の位置関係はこれに限定することは意図されていない。リッジ部２０の同一の側方にｐ型レーザ電極１０、ｎ型レーザ電極１２、及び放電電極１４を配置する等、当業者は、これら開示された実施形態を適宜変形してもよく、本明細書にて開示される発明の技術的範囲は、そのようになされた変形をも含むものと理解すべきである。
The specific material names and configurations shown in the first to eighth embodiments are shown as examples, and the technical scope of the present invention is not intended to be limited thereto. In the plan view, the left side of the
１ 半導体レーザ素子、２ 発光ダイオード素子、４ ｐ型電極、６ ｎ型電極、１０ ｐ型レーザ電極、１０ａ 第１のｐ型レーザ電極、１０ｂ 第２のｐ型レーザ電極、１０ｃ ｐ型ダイオード電極、１２ ｎ型レーザ電極、１２ｃ ｎ型ダイオード電極、１４ 放電電極、１４ａ 第１の放電電極、１４ｂ 第２の放電電極、１６ ｐ型補助電極、２０ リッジ部、２２ バンク部、３０ ＧａＮ基板、３１ ｎ型バッファ層、３２ ｎ型クラッド層、３３ｎ型ガイド層、３４ 活性層、３５ 電子ブロック層、３６ ｐ型クラッド層、３７ パッシベーション膜、３８ ｐ型コンタクト層、４０ ダイボンディングパッド、４２ ダイボンディングソルダ、５０ サブマウント、５２ ｐ型リード、５３ ｐ型パターン、５４ ｎ型リード、５５ ｎ型パターン、５６ シート抵抗、６０ ワイヤ、６２ ワイヤ、６４ ワイヤ、６６ ワイヤ、６８ ワイヤ、７０ ｐ型メッキパターン、７２ ｎ型メッキパターン、１００ 半導体レーザ装置。 DESCRIPTION OF SYMBOLS 1 Semiconductor laser element, 2 Light emitting diode element, 4 p-type electrode, 6 n-type electrode, 10 p-type laser electrode, 10a 1st p-type laser electrode, 10b 2nd p-type laser electrode, 10c p-type diode electrode, 12 n-type laser electrode, 12c n-type diode electrode, 14 discharge electrode, 14a first discharge electrode, 14b second discharge electrode, 16p type auxiliary electrode, 20 ridge portion, 22 bank portion, 30 GaN substrate, 31 n Type buffer layer, 32 n type cladding layer, 33 n type guide layer, 34 active layer, 35 electron block layer, 36 p type cladding layer, 37 passivation film, 38 p type contact layer, 40 die bonding pad, 42 die bonding solder, 50 submount, 52 p-type lead, 53 p-type pattern, 54 n-type lead, 55 n-type lead Over emissions, 56 sheet resistance, 60 wire, 62 wire, 64 wire, 66 wire, 68 wire, 70 p-type plating pattern, 72 n-type plating pattern, 100 semiconductor laser device.
Claims (8)
前記基板上に積層されるｎ型半導体層と、
前記ｎ型半導体層の上側に積層され、端面より光を出射する活性層と、
前記活性層の上に積層されるｐ型半導体層と、
ｐ型電極と、
ｎ型電極と、
前記ｎ型電極と少なくともワイヤを介して電気的に接続される放電電極と、
前記ｐ型電極と前記放電電極との間に電気的に接続される抵抗体と、
を備える、半導体光装置であって、
前記ｐ型半導体層は、前記活性層に形成される光導波路の上側に形成されるリッジ部と、前記リッジ部の第１の側方に形成され前記リッジ部から離間するとともに上面の少なくとも一部にパッシベーション膜が形成されないバンク部と、前記リッジ部の第２の側方に形成され前記リッジ部及び前記バンク部よりも高さが低い平坦部と、を備え、
前記ｐ型電極は、前記リッジ部の上面に形成される部分と、前記バンク部の上面のうちパッシベーション膜が形成されない部分に形成される部分とを含み、
前記放電電極は、前記ｐ型電極から離間して、前記バンク部の上面のうちパッシベーション膜が形成されない部分を含んで形成され、
前記抵抗体は、前記ｐ型半導体層であり、前記バンク部の上面において前記ｐ型電極と前記放電電極との間に電気的に接続され、
前記順方向電圧が印加される場合は、前記ｐ型電極と前記ｎ型電極との間の電気抵抗は、前記抵抗体の電気抵抗より小さく、
前記順方向電圧とは反対方向の逆方向電圧が印加される場合に、前記ｐ型電極と前記ｎ型電極との間の電気抵抗は、前記抵抗体の電気抵抗より大きい、
ことを特徴とする、半導体光装置。 A substrate,
An n-type semiconductor layer stacked on the substrate;
An active layer laminated on the n-type semiconductor layer and emitting light from an end face;
A p-type semiconductor layer stacked on the active layer;
a p-type electrode;
an n-type electrode;
A discharge electrode electrically connected to the n-type electrode through at least a wire ;
A resistor electrically connected between the p-type electrode and the discharge electrode;
A semiconductor optical device comprising:
The p-type semiconductor layer includes a ridge formed on an upper side of the optical waveguide formed in the active layer, and is formed on a first side of the ridge and is separated from the ridge , and at least a part of the upper surface And a bank part where no passivation film is formed, and a flat part formed on the second side of the ridge part and having a height lower than that of the ridge part and the bank part,
The p-type electrode includes a portion formed on an upper surface of the ridge portion and a portion formed on a portion of the upper surface of the bank portion where a passivation film is not formed,
The discharge electrode is formed to include a portion of the upper surface of the bank portion that is not formed with a passivation film and is spaced apart from the p-type electrode.
The resistor is the p-type semiconductor layer, and is electrically connected between the p-type electrode and the discharge electrode on the upper surface of the bank unit,
When the forward voltage is applied, the electrical resistance between the p-type electrode and the n-type electrode is smaller than the electrical resistance of the resistor,
When a reverse voltage opposite to the forward voltage is applied, the electrical resistance between the p-type electrode and the n-type electrode is greater than the electrical resistance of the resistor,
A semiconductor optical device.
前記ｎ型電極は、前記リッジ部の前記第１の側方であって、前記ｎ型半導体層のうち、前記活性層及び前記ｐ型半導体層が形成されない領域に形成されるパッド部分を含む、
ことを特徴とする、半導体光装置。 The semiconductor optical device according to claim 1,
The n-type electrode includes a pad portion formed in a region of the n-type semiconductor layer where the active layer and the p-type semiconductor layer are not formed, on the first side of the ridge portion.
A semiconductor optical device.
前記放電電極の形状は、前記リッジ部側に、前記リッジ部の延伸方向に並行して延伸する第１の辺を有し、
平面視において、前記第１の辺の長さは、前記リッジ部の延伸方向の長さより短い、
ことを特徴とする、半導体光装置。 The semiconductor optical device according to claim 2,
The shape of the discharge electrode has, on the ridge portion side, a first side extending in parallel with the extending direction of the ridge portion,
In plan view, the length of the first side is shorter than the length of the ridge portion in the extending direction.
A semiconductor optical device.
前記放電電極の形状は、前記第１の辺を外縁に含む矩形状である、
ことを特徴とする、半導体光装置。 The semiconductor optical device according to claim 3,
The shape of the discharge electrode is a rectangular shape including the first side as an outer edge.
A semiconductor optical device.
前記パッド部分の形状は、前記リッジ部側に、前記リッジ部の延伸方向に並行して延伸する第２の辺を有し、
平面視において、前記第１の辺の長さは、前記第２の辺の長さより短い、
ことを特徴とする、半導体光装置。 The semiconductor optical device according to claim 3, wherein:
The shape of the pad portion has, on the ridge portion side, a second side extending in parallel with the extending direction of the ridge portion,
In plan view, the length of the first side is shorter than the length of the second side.
A semiconductor optical device.
前記バンク部は、前記活性層の端面から離間して形成される、
ことを特徴とする、半導体光装置。 A semiconductor optical device according to claim 1,
The bank portion is formed apart from the end face of the active layer.
A semiconductor optical device.
前記放電電極と、前記活性層の端面との間に、少なくとも前記活性層の下面にまで達する、溝が形成される、
ことを特徴とする、半導体光装置。 The semiconductor optical device according to claim 1,
A groove is formed between the discharge electrode and the end surface of the active layer, reaching at least the lower surface of the active layer.
A semiconductor optical device.
前記ｐ型半導体層及び前記ｎ型半導体層は、窒化物半導体により形成される、
ことを特徴とする、半導体光装置。 A semiconductor optical device according to claim 1,
The p-type semiconductor layer and the n-type semiconductor layer are formed of a nitride semiconductor.
A semiconductor optical device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014091990A JP6140101B2 (en) | 2014-04-25 | 2014-04-25 | Semiconductor optical device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014091990A JP6140101B2 (en) | 2014-04-25 | 2014-04-25 | Semiconductor optical device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015211135A JP2015211135A (en) | 2015-11-24 |
| JP6140101B2 true JP6140101B2 (en) | 2017-05-31 |
Family
ID=54613120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014091990A Expired - Fee Related JP6140101B2 (en) | 2014-04-25 | 2014-04-25 | Semiconductor optical device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6140101B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6821921B2 (en) * | 2016-02-29 | 2021-01-27 | 日亜化学工業株式会社 | Laser element |
| WO2021070276A1 (en) * | 2019-10-09 | 2021-04-15 | ウシオオプトセミコンダクター株式会社 | Semiconductor light-emitting device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930015139A (en) * | 1991-12-18 | 1993-07-23 | 이헌조 | Manufacturing method of light emitting diode capable of changing light intensity |
| JP3920613B2 (en) * | 2001-10-02 | 2007-05-30 | 三洋電機株式会社 | Optical semiconductor device |
| JP2004126108A (en) * | 2002-10-01 | 2004-04-22 | Toshiba Corp | Semiconductor optical modulator and optical modulation system |
| JP2006066846A (en) * | 2004-07-29 | 2006-03-09 | Seiko Epson Corp | Surface emitting device and method for manufacturing the same |
| JP4857937B2 (en) * | 2005-10-26 | 2012-01-18 | セイコーエプソン株式会社 | Manufacturing method of optical element |
| KR100875128B1 (en) * | 2007-01-16 | 2008-12-22 | 한국광기술원 | Light emitting diode having high withstand voltage and manufacturing method thereof |
| US7759670B2 (en) * | 2007-06-12 | 2010-07-20 | SemiLEDs Optoelectronics Co., Ltd. | Vertical LED with current guiding structure |
| JP2011199006A (en) * | 2010-03-19 | 2011-10-06 | Sharp Corp | Nitride semiconductor laser element |
-
2014
- 2014-04-25 JP JP2014091990A patent/JP6140101B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015211135A (en) | 2015-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113851932B (en) | Semiconductor laser diode | |
| JP5039343B2 (en) | GaN laser with refractory metal ELOG mask for intracavity contact | |
| US20100059790A1 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| JP5326957B2 (en) | Light emitting device manufacturing method and light emitting device | |
| JP7332623B2 (en) | Semiconductor laser device | |
| WO2018083896A1 (en) | Semiconductor element, semiconductor laser, and method for manufacturing semiconductor element | |
| KR101262226B1 (en) | Manufacturing method of semiconductor light emitting element | |
| JP2013239471A (en) | Method of manufacturing light-emitting diode element | |
| JP2009231820A (en) | Semiconductor laser element and method for manufacturing same | |
| JP2008205139A (en) | Nitride semiconductor laser device | |
| JP6140101B2 (en) | Semiconductor optical device | |
| JP6934868B2 (en) | Nitride semiconductor laser and nitride semiconductor laser device | |
| JP2009004524A (en) | Nitride-based semiconductor laser element and manufacturing method of nitride-based semiconductor laser element | |
| JP6627728B2 (en) | Light emitting device manufacturing method | |
| JP5872790B2 (en) | Semiconductor laser device | |
| JP5945409B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009188273A (en) | Junction-down type optical semiconductor element, and optical semiconductor device | |
| TWI688117B (en) | Semiconductor light emitting device | |
| JP5865870B2 (en) | Semiconductor light emitting device | |
| CN113439344A (en) | Optoelectronic semiconductor component with a section of a conductive layer and method for the production thereof | |
| JPWO2018158934A1 (en) | Semiconductor laser and manufacturing method thereof | |
| JP2006351661A (en) | Surface emitting semiconductor laser | |
| WO2020195282A1 (en) | Semiconductor laser element | |
| JP2004193302A (en) | Semiconductor laser element | |
| JP6100567B2 (en) | Semiconductor light emitting device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160617 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170208 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6140101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |