JP6024432B2 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- JP6024432B2 JP6024432B2 JP2012268920A JP2012268920A JP6024432B2 JP 6024432 B2 JP6024432 B2 JP 6024432B2 JP 2012268920 A JP2012268920 A JP 2012268920A JP 2012268920 A JP2012268920 A JP 2012268920A JP 6024432 B2 JP6024432 B2 JP 6024432B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- electrode
- semiconductor layer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 329
- 239000000758 substrate Substances 0.000 claims description 91
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 323
- 230000001681 protective effect Effects 0.000 description 48
- 238000000034 method Methods 0.000 description 27
- 239000000463 material Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000012790 adhesive layer Substances 0.000 description 14
- 230000001902 propagating effect Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000000605 extraction Methods 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 239000007769 metal material Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052703 rhodium Inorganic materials 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 238000007788 roughening Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052762 osmium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- -1 gallium nitride compound Chemical class 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
本発明は、傾斜した側面を有する半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device having inclined side surfaces.
従来、LED(発光ダイオード)などの半導体発光素子において、光取り出し効率を考慮して、半導体層の側面を傾斜させた構造が提案されている。
例えば、特許文献1及び特許文献2には、半導体層の断面が上層に向かうほど狭くなる先細りの錐台形状(以下、適宜に順テーパ状ということがある)となるように側面を傾斜(以下、適宜に順傾斜ということがある)させた半導体発光素子が記載されている。また、例えば、特許文献3から特許文献6には、半導体層の断面が上層に向かうほど広くなる先太りの錐台形状(以下、適宜に逆テーパ状ということがある)となるように側面を傾斜(以下、適宜に逆傾斜ということがある)させた半導体発光素子が記載されている。
また、特許文献7及び特許文献8には、半導体層の下層部が逆テーパ状となるように側面を逆傾斜させた半導体発光素子が記載されている。
Conventionally, in a semiconductor light emitting element such as an LED (light emitting diode), a structure in which a side surface of a semiconductor layer is inclined in consideration of light extraction efficiency has been proposed.
For example, in Patent Document 1 and
Patent Documents 7 and 8 describe semiconductor light-emitting elements whose side surfaces are reversely inclined so that the lower layer portion of the semiconductor layer has a reverse taper shape.
ここで、図6を参照して、従来の半導体発光素子における光取り出しの光路について説明する。図6は、従来技術に係る半導体発光素子において、光が取り出される光路を説明するための模式的断面図であり、(a)は順テーパ状の場合、(b)は逆テーパ状の場合を示す。また、何れの場合においても、上方向を光取り出し方向としている。 Here, with reference to FIG. 6, the light extraction optical path in the conventional semiconductor light emitting device will be described. 6A and 6B are schematic cross-sectional views for explaining an optical path from which light is extracted in a semiconductor light emitting device according to the prior art. FIG. 6A shows a forward tapered shape, and FIG. 6B shows a reverse tapered shape. Show. In any case, the upward direction is the light extraction direction.
まず、図6(a)に示すように、半導体層の形状が順テーパ状の場合について説明する。活性層から放出され、側面の上部に向かって伝播する光線L21は、側面によって反射され、光線L22のように上端面から取り出される。このときに、側面が内側に傾斜(順傾斜)しているため、垂直方向に対して横方向に大きく傾斜した方向に反射される。また、半導体層の側面に反射膜が設けられていない場合は、光線L21の一部は、光線L23のように側面から外部に取り出される。このとき、例えば、窒化物半導体のように、半導体層の屈折率が比較的大きい場合は、光線L23は、光線L21の伝播方向よりも半導体層側に屈折する。 First, as shown in FIG. 6A, the case where the semiconductor layer has a forward tapered shape will be described. The light beam L 21 emitted from the active layer and propagating toward the upper part of the side surface is reflected by the side surface and extracted from the upper end surface like the light beam L 22 . At this time, since the side surface is inclined inward (forward inclination), the light is reflected in a direction greatly inclined in the lateral direction with respect to the vertical direction. Further, when the reflective film is not provided on the side surface of the semiconductor layer, a part of the light beam L 21 is extracted from the side surface to the outside like the light beam L 23 . At this time, for example, when the refractive index of the semiconductor layer is relatively large like a nitride semiconductor, the light beam L 23 is refracted to the semiconductor layer side with respect to the propagation direction of the light beam L 21 .
同様に、活性層から放出され、側面の中程に向かって伝播する光線L24は、側面によって反射され、光線L25のように上端面から取り出される。この場合も、光線L25は、側面で垂直方向に対して大きく横方向に傾いていて反射されるため、上面から取り出されるまでの光路が長く、半導体層に吸収される光量が多くなる。なお、側面から取り出される屈折光については省略している。 Similarly, the light beam L 24 emitted from the active layer and propagating toward the middle of the side surface is reflected by the side surface and is extracted from the upper end surface like the light beam L 25 . Also in this case, since the light beam L 25 is reflected by being tilted largely laterally with respect to the vertical direction on the side surface, the light path taken from the upper surface is long, and the amount of light absorbed by the semiconductor layer increases. Note that refracted light extracted from the side surface is omitted.
また、順傾斜した側面下の領域Aにおいて、活性層から垂直上向きに放出された光線L26は、側面で反射され、光線L27のように、斜め上方向に伝播する。
また、活性層から下方向に側面に向かって放出された光線L28は、光線L29のように、側面で下方向に反射され、底面や側面で反射を繰り返しながら、長い光路を伝播した後に上面から取り出される。
Further, in the region A under the side surface with the forward inclination, the light beam L 26 emitted vertically upward from the active layer is reflected by the side surface and propagates obliquely upward like the light beam L 27 .
The light beam L 28 emitted downward from the active layer toward the side surface is reflected downward on the side surface like the light beam L 29 , and propagates through a long optical path while repeatedly reflecting on the bottom surface and side surface. It is taken out from the upper surface.
特許文献1及び特許文献2に記載された半導体発光素子のように、側面が順傾斜している場合は、側面で横方向ないし下方向に向かって反射され、外部に取り出されるまでの長い光路を半導体層内を伝播する光線が多くなるため、半導体層による光の吸収が多く、光取り出し効率が低下することとなる。
また、順傾斜した側面近傍から垂直に上方向に取り出される光線が少なくなり、発光素子の端部の光量が少なくなるという光度むらが生じることとなる。
When the side surface is forwardly inclined like the semiconductor light emitting devices described in Patent Document 1 and
In addition, light rays that are extracted vertically upward from the vicinity of the forward inclined side surface are reduced, resulting in light intensity unevenness in which the amount of light at the end of the light emitting element is reduced.
次に、図6(b)に示すように、半導体層の形状が逆テーパ状の場合について説明する。側面が外側に傾斜(逆傾斜)している場合は、活性層から側面に向かって放出された光線L31は、逆傾斜した側面によって、光線L32のように、垂直方向に対して外向きに反射されて、上面から取り出される。また、側面に反射膜を設けていない場合は、光線L31の一部は、光線L33のように、側面から半導体層側に屈折して取り出される。 Next, as shown in FIG. 6B, the case where the shape of the semiconductor layer is an inversely tapered shape will be described. When the side surface is inclined outward (reverse inclination), the light beam L 31 emitted from the active layer toward the side surface is directed outward with respect to the vertical direction like the light beam L 32 by the reverse inclined side surface. And is taken out from the upper surface. Further, in the case where no reflective film is provided on the side surface, a part of the light beam L 31 is refracted from the side surface to the semiconductor layer side and extracted as the light beam L 33 .
特許文献3から特許文献6に記載された半導体発光素子のように、側面が逆傾斜している場合は、逆傾斜した側面下の領域Bでは、取り出される光線が外側に広がるため、発光素子の端部の光量が低下する光度むらが生じることとなる。
As in the semiconductor light emitting devices described in
また、特許文献7及び特許文献8に記載された発光素子のように、下層部の側面のみを逆傾斜させた場合でも、上層部の側面が垂直面の場合には、光線は外側に広がる傾向があるため、更なる光度むらの低減が望まれていた。 Moreover, even when only the side surface of the lower layer portion is reversely inclined as in the light emitting elements described in Patent Document 7 and Patent Document 8, when the side surface of the upper layer portion is a vertical surface, the light beam tends to spread outward. Therefore, it has been desired to further reduce the brightness unevenness.
本発明は、前記問題に鑑みてなされたものであり、光取り出し効率が高い半導体発光素子を提供することを課題とする。 This invention is made | formed in view of the said problem, and makes it a subject to provide a semiconductor light-emitting device with high light extraction efficiency.
前記課題を解決するために本発明に係る半導体発光素子は、基板上に、活性層を含む半導体積層体を有し、前記半導体積層体は、前記活性層が含まれる下層部が、上方に向かって外側に広がるように傾斜(逆傾斜)した側面を有し、かつ、前記下層部よりも上の層である上層部が、前記下層部の側面の上端に接続し、上方に向かって内側に狭まるように傾斜(順傾斜)した側面を有し、前記半導体積層体は、前記基板側から順に、第1半導体層と、前記活性層と、第2半導体層と、が積層され、前記基板と前記半導体積層体との間に、前記第1半導体層と電気的に接続される第1電極と、前記第2半導体層と電気的に接続される第2電極とが配置され、前記第1電極は、前記第1半導体層の下面の略全領域を被覆し、前記第2電極は、前記半導体積層体の下面側から前記第1半導体層及び前記活性層を貫通する貫通孔内に配置された突出部を有し、前記突出部の先端部が前記第2半導体層と電気的に接続されており、前記突出部が、上方に向かって先細りとなる形状を有し、前記突出部の上面の前記第1半導体層の下面からの高さが、前記下層部の側面の上端における前記第1半導体層の下面からの高さよりも高いように構成した。 In order to solve the above problems, a semiconductor light emitting device according to the present invention has a semiconductor stacked body including an active layer on a substrate, and the semiconductor stacked body has a lower layer portion including the active layer facing upward. And the upper layer part, which is a layer above the lower layer part, is connected to the upper end of the side surface of the lower layer part, and inwardly upward. possess inclined (forward inclination) side surfaces as narrower, the semiconductor laminate, in order from the substrate side, a first semiconductor layer, said active layer, a second semiconductor layer, are laminated, and the substrate A first electrode electrically connected to the first semiconductor layer and a second electrode electrically connected to the second semiconductor layer are disposed between the semiconductor stacked body and the first electrode. Covers substantially the entire area of the lower surface of the first semiconductor layer, and the second electrode A projecting portion disposed in a through-hole penetrating the first semiconductor layer and the active layer from the lower surface side of the body laminate, and a tip portion of the projecting portion is electrically connected to the second semiconductor layer. The protrusion has a shape that tapers upward, and the height of the upper surface of the protrusion from the lower surface of the first semiconductor layer is the first at the upper end of the side surface of the lower layer. It was configured to be higher than the height from the lower surface of the semiconductor layer .
本発明に係る半導体発光素子によれば、活性層から放出された光線を、順傾斜した上層部の側面と逆傾斜した下層部の側面とで、上方向に反射して、短い光路を伝播するだけで効率的に外部に取り出すことができるため、光取り出し効率が向上する。 According to the semiconductor light emitting device according to the present invention, the light emitted from the active layer is reflected upward by the side surface of the upper layer portion inclined in the forward direction and the side surface of the lower layer portion inclined in the reverse direction, and propagated through the short optical path. Thus, the light extraction efficiency is improved because it can be efficiently extracted to the outside.
以下、本発明の実施形態に係る半導体発光素子について、図面を参照しながら詳細に説明する。なお、以下の説明において参照する図面は、本発明を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、以下の説明では、同一の名称及び符号については原則として同一又は同質の部材を示しており、詳細説明を適宜省略することとする。 Hereinafter, semiconductor light emitting devices according to embodiments of the present invention will be described in detail with reference to the drawings. Note that the drawings referred to in the following description schematically show the present invention, and therefore the scale, spacing, positional relationship, etc. of each member are exaggerated, or some of the members are not shown. There is a case. Moreover, in the following description, the same name and code | symbol have shown the member same or the same quality in principle, and shall abbreviate | omit detailed description suitably.
<実施形態>
[半導体発光素子の構成]
本発明の実施形態に係る半導体発光素子1の構成について、図1A、図1B及び図2を参照しながら説明する。
<Embodiment>
[Configuration of Semiconductor Light Emitting Element]
The configuration of the semiconductor light emitting device 1 according to the embodiment of the present invention will be described with reference to FIGS. 1A, 1B, and 2. FIG.
半導体発光素子1は、図1A(a)に示すように、平面視において略矩形状に形成されている。また、半導体発光素子1は、図1A(b)及び図1Bに示すように、下面に裏面接着層12を有する支持基板11上に、基板側接合層13と電極側接合層14とn側電極15と絶縁膜16をこの順で備え、更に絶縁膜16上にp側電極17を備え、p側電極17又は保護膜18を介して半導体積層体19が備えられている。
As shown in FIG. 1A (a), the semiconductor light emitting element 1 is formed in a substantially rectangular shape in plan view. In addition, as shown in FIGS. 1A (b) and 1B, the semiconductor light emitting device 1 includes a substrate-
半導体積層体19は、下層部19Lと上層部19Uで側面の傾斜角が異なっており、活性層192が含まれる下層部19Lが上方に向かって外側に広がるように傾斜した側面を有し、かつ、下層部19Lよりも上の層である上層部19Uが、前記下層部19Lの側面の上端に接続し、上方に向かって内側に狭まるように傾斜した側面を有する。より具体的には、下層部19Lは、横断面が上面に向かうほど広くなる先太りの錐台形状(逆テーパ状)に形成され、上層部19Uは、横断面が上面に向かうほど狭くなる先細りの錐台形状(順テーパ状)に形成され、更に上層部19Uの上面191aは粗面化され、微細な凹凸形状を有してしている。また、半導体積層体19は、下層側(支持基板11側)から順に、第1半導体層であるp型半導体層193と、活性層192とn、第2半導体層であるn型半導体層191と、が積層され、支持基板11と半導体積層体19との間に、p型半導体層193と電気的に接続される第1電極であるp側電極17と、n型半導体層191と電気的に接続される第2電極であるn側電極15とが配置されている。
The
また、n側電極15は、複数の突出部151を有し、図1A(a)に示すように、格子状に二次元配列されている。突出部151は、半導体積層体19の下面側からp型半導体層193及び活性層192を貫通する貫通孔20内に絶縁膜16及び保護膜18を介して設けられ、突出部151の先端部が絶縁膜16及び保護膜18の開口突出部161の開口部から突出してn型半導体層191と接触している。
The n-
また、p側電極17は、p型半導体層193の下面の略全領域を被覆しており、絶縁膜16上に設けられる配線電極172と、配線電極172上に設けられ、p型半導体層193の下面と接触する反射電極171と、配線電極172上に設けられ、上面が保護膜18から露出するパッド電極173と、から構成されている。パッド電極173は、図1(a)に示すように、平面視で略矩形状の半導体積層体19の下辺側に設けられた切り欠き領域に配置されている。
The p-
なお、図1A(b)は、図1A(a)のA−A線における断面に相当するが、ここでは図示の便宜上、図1A(a)において、A−A線上に6個設けられているn側電極15の突出部151を1個だけ図示し、同様に、開口突出部161を1個だけ図示している。
また、図1Bは、図1A(a)のB−B線における断面に相当するが、図1A(b)と同様に、図1A(a)において、B−B線上に6個設けられているn側電極15の突出部151を、パッド電極173の両側に1個ずつだけ図示し、同様に、開口突出部161を1個ずつだけ図示している。
以下、構成各部について詳細に説明する。
1A (b) corresponds to a cross section taken along line AA in FIG. 1A (a). Here, for convenience of illustration, six lines are provided on the line AA in FIG. 1A (a). Only one
1B corresponds to a cross section taken along line BB in FIG. 1A (a), but in the same manner as FIG. 1A (b), six lines are provided on line BB in FIG. 1A (a). Only one
Hereinafter, each component will be described in detail.
(支持基板(基板)11)
支持基板11は、半導体積層体19と電極などの部材を介して貼り合わせられ、半導体積層体19を支持するための基板である。支持基板11は、図1A及び図1Bに示すように、略矩形平板状に形成されている。また、支持基板11は、図1A及び図1Bに示すように、下面に裏面接着層12が形成され、上面に基板側接合層13が形成されている。この支持基板11の面積は特に限定されず、当該支持基板11上に積層される部材の大きさに応じて適宜選択される。また、支持基板11の厚さは、放熱性の観点から50μm〜500μmとすることが好ましい。
(Support substrate (substrate) 11)
The
支持基板11の具体例としては、Si基板の他、GaAsなどからなる半導体基板や、Cu,Ge,Niなどの金属材料、あるいは、Cu−Wなどの複合材料からなる導電性基板を挙げることができる。また、支持基板11としては、前記したものの他にもCu−Mo,AlSiC,AlSi,AlN,SiC,Cu−ダイヤなどの金属とセラミックの複合体なども利用することができる。なお、このような複合体は、例えばCu−W,Cu−Moの一般式をCuxW100−x(0≦x≦30),CuxMo100−x(0≦x≦50)のようにそれぞれ示すことができる。
Specific examples of the
ここで、支持基板11の一例としてSi基板を挙げたのは、安価でチップ化しやすいという利点があるためである。一方、前記したように支持基板11に導電性基板を用いると、支持基板11側からの電力供給が可能となるほか、放熱性に優れた素子とすることができるという利点がある。
Here, the Si substrate is cited as an example of the
また、支持基板11は、例えばSi,Cu(Cu−W)などの材料で構成し、当該支持基板11と半導体積層体19との間に電極を設けるか、あるいは、半導体積層体19との間に光反射構造を設けることが好ましい。これにより、半導体発光素子1は、放熱性や発光特性を向上させることができる。
The
(裏面接着層12)
裏面接着層12は、支持基板11と電気的に接続されており、かつ半導体発光素子1を例えば発光装置などの実装基板(不図示)に実装するための接着部材である。裏面接着層12は、図1A(b)及び図1Bに示すように、支持基板11の下面の全領域に形成されている。裏面接着層12の厚さは特に限定されず、所望の接合性及び導電性に応じて適宜調整することができる。また、裏面接着層12の具体例としては、TiSi2,Ti,Pt,Ru,Au,Sn,Alなどの金属を含む層やその積層構造で構成することができる。なお、裏面接着層12は、後記する基板側接合層13、電極側接合層14と同様の材料を使用することができるが、例えば導電性樹脂材料を使用してもよい。
(Back side adhesive layer 12)
The back
(基板側接合層13)
基板側接合層13は、電極側接合層14とともに、支持基板11とn側電極15とを接合し、かつ両者を機械的及び電気的に接続するための接着部材である。基板側接合層13は、図1A(b)及び図1Bに示すように、支持基板11の上面の全領域に形成されている。基板側接合層13の厚さは特に限定されず、所望の接合性及び導電性に応じて適宜調整することができる。また、基板側接合層13の具体例としては、Al,Al合金、Si,Ti,Pt,Au,Sn,Pd,Rh,Ru,In,Co,Moなどの金属を含む層やその積層構造で構成することができる。
(Substrate side bonding layer 13)
The substrate-
ここで、基板側接合層13は、密着層、バリア層、接合層を有する積層構造としてもよい。これにより、支持基板11とn側電極15とを機械的及び電気的に良好に接合するとともに、材料のマイグレーションを防止して、高い信頼性で接合することができる。また、基板側接合層13を前記した金属の積層構造とする場合、電極側接合層14とAu−Au接合するために、最上面をAuで構成することが好ましく、例えば支持基板11側から順にTiSi2/Pt/Au,Ti/Pt/Au,Ti/Ru/Au,Co/Mo/Auなどのように積層することができる。このように基板側接合層13と電極側接合層14との接合面をAu−Au接合することで、熱に対する耐性を向上させることができるため、半導体発光素子1の信頼性を高めることができる。
Here, the substrate-
(電極側接合層14)
電極側接合層14は、基板側接合層13とともに、支持基板11とn側電極15とを機械的及び電気的に接合するための接着部材である。電極側接合層14は、図1A(b)及び図1Bに示すように、n側電極15の下面の全領域に形成されている。電極側接合層14の厚さは特に限定されず、所望の接合性及び導電性に応じて適宜調整することができる。また、電極側接合層14の具体例としては、前記した基板側接合層13と同様に、Al,Al合金、Si,Ni,Ti,Pt,Au,Sn,Pd,Rh,Ru,In,Co,Moなどの金属を含む層やその積層構造で構成することができる。
(Electrode side bonding layer 14)
The electrode-
ここで、電極側接合層14は、前記した基板側接合層13と同様に、密着層、バリア層、接合層を有する積層構造としてもよい。これにより、支持基板11とn側電極15とを機械的及び電気的に良好に接合するとともに、材料のマイグレーションを防止して、高い信頼性で接合することができる。また、電極側接合層14を前記した金属の積層構造とする場合、基板側接合層13とAu−Au接合するために、最下面はAuで構成することが好ましく、例えばn側電極15側から順にTiSi2/Pt/Au,Ti/Pt/Au,Ti/Ru/Au,Co/Mo/Auなどのように積層することができる。このように電極側接合層14と基板側接合層13との接合面をAu−Au接合することで、熱に対する耐性を向上させることができるため、半導体発光素子1の信頼性を高めることができる。
Here, the electrode-
(n側電極(第2電極)15)
n側電極15は、n型半導体層191に対して電流を供給するための半導体発光素子1の負電極である。n側電極15は、図1A(b)、図1B及び図2(a)に示すように、電極側接合層14及び基板側接合部13を介して、支持基板11の上面の全領域に形成され、絶縁膜16を挟んでp側電極17と対向するように配置されている。また、n側電極15は、半導体積層体19よりも広い範囲に形成されている。すなわち、n側電極15は、平面視において、半導体積層体19の面積よりも広い面積で形成されており、当該半導体積層体19の下面領域を超えた外縁部152に段差が形成されている。
(N-side electrode (second electrode) 15)
The n-
n側電極15は、半導体積層体19側(図1A(b)及び図1Bにおいて上方向)に突出する複数の突出部151を備えており、当該突出部151の先端部が、n型半導体層191と電気的に接続されている。
The n-
突出部151は、図1A(b)及び図1Bに示すように、p型半導体層193及び活性層192を貫通する貫通孔20内に絶縁膜16及び保護膜18を介して設けられている。突出部151は、更に先端部が絶縁膜16及び保護膜18の開口突出部161の開口部から突出して、その先端部の上面と側面とがn型半導体層191と接触することで、n型半導体層191と電気的に接続されている。
As shown in FIG. 1A (b) and FIG. 1B, the
なお、突出部151は、先端部の上面がn型半導体層191と接触するようにしてもよいが、本例のように、更に側面を接触させることが好ましい。これにより、突出部151とn型半導体層191との接触面積が大きくなるため、n型半導体層191に電流が広がりやすくなり、順方向電圧Vfを低減することができる。
なお、n側電極15の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。
In addition, although the
The thickness of the n-
また、この突出部151は、上方に向かって先細りとなる形状を有し、側面が絶縁膜16及び保護膜18で被覆された下部と、その上部との間に段差を有するテーパ状(錐台形状)に形成されており、図1A(b)及び図1Bに示すように断面視において、段差を有する略台形状に形成されている。また、突出部151は、図2(a)に示すように、平面視において、長円状に形成されている。そして、突出部151は、ここでは図2(a)に示すように、半導体積層体19の下部に48個形成されており、半導体積層体19と48箇所で接続されている。
The
また、突出部151の上面のp型半導体層193の下面からの高さは、下層部19Lの側面の上端におけるp型半導体層193の下面からの高さよりも高くなるように設けるのが好ましい。つまり、本実施形態においては、半導体積層体19の下端面、すなわちp型半導体層193の下面を基準として、突出部151の上面の高さが、半導体積層体19の下層部19Lの上端19bよりも高い位置となるように設けられている。これによって、半導体積層体19内を横方向ないし横斜め上方向に伝播する光を、突出部151の先端部の側面で上方に反射して、半導体積層体19内を長く伝播することなく外部に取り出すことができる。これによって、半導体積層体19を伝播中に半導体積層体19に吸収をされる光量を低減し、光取り出し効率を向上することができる。
なお、突出部151の先端部の側面の傾斜角は、水平面を基準として、30度以上45度以下とすることが好ましく、特に好ましくは35度以上45度以下である。これによって、水平に近い角度で伝播する光線を、効率的に上方向に反射させることができる。
Further, it is preferable that the height of the upper surface of the
In addition, the inclination angle of the side surface of the tip portion of the
なお、突出部151は、本例では、段差を有するが、段差を有さないように構成してもよい。また、本例では、突出部151の平面視における形状を長円としたが、これに限定されるものではなく、円、楕円、矩形、多角形など任意の形状とすることができる。
また、テーパ状でなく、垂直な側面を有する柱状としてもよい。
In addition, although the
Moreover, it is good also as columnar shape which has not a taper shape but a perpendicular | vertical side surface.
突出部151は、図1A(a)及び図2(a)に示すように、平面視で縦方向及び横方向に等間隔な格子状に二次元配列されている。このように、半導体発光素子1は、複数の突出部151が小さい面積で分散配置されているため、広い発光面積を確保することができる。また、これによって、電流密度を均一にしてVf(順方向電圧)を低減させることができ、均一発光が可能となる。
なお、突出部151の個数、配列方法は、これに限定されるものではなく、任意に設定することができる。
As shown in FIGS. 1A (a) and 2 (a), the
In addition, the number of the
n側電極15としては、例えば、AlCu合金を用いることができる。また、その他には、例えばNi,Pt,Pd,Rh,Ru,Os,Ir,Ti,Zr,Hf,V,Nb,Ta,Co,Fe,Mn,Mo,Cr,W,La,Cu,Ag,Y,Al,Si,Auなどの金属又はこれらの金属を含む合金を用いることができる。更にその他にも、ITO,ZnO,In2O3などの透明導電性酸化物からなる群から選択された少なくとも一種を含む単層膜又は積層膜により形成することができる。また、突出部151は、図1A(b)及び図1Bに示すように、先端部の位置ではn型半導体層191と接し、また開口突出部161より下部の位置では絶縁膜16及び保護膜18によって半導体積層体19と絶縁されている。突出部151の、特にn型半導体層191と接触する先端部は、n型半導体層191とのオーミック性接触を考慮するとともに、活性層192から出た光を反射する光反射性の材料を用いて形成することが好ましく、具体的にはAl及びAl合金を用いて形成することが好ましい。
As the n-
(絶縁膜16)
絶縁膜16は、図1A(b)及び図1Bに示すように、n側電極15の突出部151の先端部を除いた、n側電極15の表面の全領域を被覆するように形成されており、n側電極15とp側電極17とを絶縁するためのものである。更に、絶縁膜16は、貫通孔20においては、保護膜18とともに、n側電極の突出部151とp型半導体層193及び活性層192とを絶縁している。
(Insulating film 16)
As shown in FIGS. 1A (b) and 1B, the insulating
より詳細には、絶縁膜16は、n側電極15と、p側電極17の下層部である配線電極172との間に形成されている。また、絶縁膜16は、半導体積層体19の貫通孔20の内面を保護膜18の外側から被覆するとともに、保護膜18とともに貫通孔20の内面を被覆する突出部の先端部が開口する開口突出部161を有している。開口突出部161は、n側電極15の突出部151に対応して設けられており、本例では48個の開口突出部161が設けられている。
More specifically, the insulating
絶縁膜16の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。また、絶縁膜16の具体例としては、例えばSi,Ti,V,Zr,Nb,Hf,Taからなる群から選択された少なくとも一種の元素を含む金属の酸化膜、窒化膜、酸化窒化膜などで構成することができ、特に、SiO2,ZrO2,SiN,SiON,BN,SiC,SiOC,AlN,AlGaNなどで構成することができる。また、絶縁膜16は、単一の材料の単層膜又は積層膜で構成してもよく、異なる材料の積層膜で構成してもよい。更に、絶縁膜16は、屈折率の異なる2種以上の透光性の絶縁材料を積層して、単独で又は保護膜18とともにDBR(Distributed Bragg Reflector;分布ブラッグ反射鏡)を構成するようにしてもよい。
これによって、保護膜18が透光性を有する場合に、半導体積層体19から保護膜18を透過してくる光を反射して、半導体積層体19に戻すことができ、結果として光取り出し効率を向上させることができる。
The thickness of the insulating
Thereby, when the
(p側電極(第1電極)17)
p側電極17は、p型半導体層193に対して電流を供給するための、半導体発光素子1における正電極である。p側電極17は、図1A(b)及び図1Bに示すように、p型半導体層193の下面に膜状に形成され、絶縁膜16を挟んでn側電極15と対向するように配置されている。p側電極17は、より詳細には、p型半導体層193と接続される反射電極171と、反射電極171を介してp型半導体層193と電気的に接続される配線電極172と、配線電極172と電気的に接続され、外部と接続するためのパッド電極(外部接続部)173とから構成されている。
(P-side electrode (first electrode) 17)
The p-
反射電極(光反射部材)171は、図1A(b)、図1B及び図2(b)に示すように、n側電極15の突出部151が設けられた領域と、保護膜18が設けられた領域とを除く、半導体積層体19の下面、すなわちp型半導体層193の下面の略全領域に形成されている。反射電極171は、p型半導体層193に電流を均一に拡散させるための全面電極であり、活性層192から発せられる光を光取り出し方向である上方向に反射するための反射膜としても機能するものである。
このため、反射電極171は、p型半導体層193とのオーミック接触性に優れ、活性層192からの光を効率よく反射させることが好ましい。また、反射電極171の下面には、配線電極172が形成されている。
As shown in FIGS. 1A (b), 1B, and 2 (b), the reflective electrode (light reflecting member) 171 is provided with a region where the protruding
For this reason, it is preferable that the
反射電極171は、p型半導体層193の下面の面積に対して、70%以上の面積で構成されることが好ましく、更に好ましくは80%以上の面積で構成され、更により好ましくは90%以上の面積で構成される。これにより、接触抵抗を低下させ、半導体発光素子1の駆動電圧を低減させることができる。特に、反射電極171をp型半導体層193の面積に対して70%以上の面積で構成することで、活性層192から発せられる光をp型半導体層193の下面の略全領域で反射させることが可能となるため、光の取り出し効率を向上させることができる。
The
反射電極171は、具体的には第1半導体層193の下面と、平面視での外形が略同じ板状部材で構成されており、図2(b)に示すように、絶縁膜16及び保護膜18の開口突出部161が挿通される複数の開口部171aが、当該開口突出部161と同心に形成されている。
Specifically, the
反射電極171は、半導体積層体19からの光を反射させる材料として、Al,Rh及びAgから選択された少なくとも一種を含む金属、合金の単層膜又は積層膜により形成することが好ましく、その中でもAg又はAg合金を含む金属膜により形成することがより好ましい。なお、反射電極171は、Agなどの金属材料のマイグレーション防止のために、カバー電極となる別の金属含有層で側面と下側(支持基板11側)が完全に被覆された構成であってもよい。なお、半導体発光素子1は、図1A(b)及び図1Bに示すように、反射電極171の下部に配線電極172が配置され、反射電極171の側面が保護膜18で覆われているため、これらがマイグレーション防止としての役割も担っている。
The
配線電極172は、パッド電極173を介して供給される電流を、更に反射電極171を介して半導体積層体19のp型半導体層193に供給するためのものである。配線電極172は、図1A(b)、図1B及び図2(c)に示すように、絶縁膜16の開口突出部161が設けられた領域を除く、p型半導体層193の下面に対向するほぼ全領域に形成されている。また、半導体積層体19の切り欠き領域において、配線電極172の上面にパッド電極173が設けられている。
The
配線電極172は、図1A(b)及び図1Bに示すように、具体的には、平面視での外形が支持基板11と略同じ板状部材で構成されており、図2(c)に示すように、絶縁膜16の開口突出部161が挿通される複数の開口部172aが、当該開口突出部161と同心に形成されている。また、配線電極172は、反射電極171と同様に、活性層192からの光に対して反射率の高い材料で構成されることが好ましく、かつ、導電性の高い材料で構成されることが好ましい。
As shown in FIGS. 1A (b) and 1B, the
パッド電極(外部接続部)173は、p側電極17において、外部電源と接続するためのものである。パッド電極173は、図1A(a)に示すように、半導体積層体19の切り欠き領域における配線電極172上に設けられ、上面が保護膜18から露出している。
The pad electrode (external connection portion) 173 is for connecting to an external power source in the p-
パッド電極173は、本例では、平面視で半円状に形成されているとともに、所定の高さで形成されている。また、パッド電極173の上面に、外部の配線パターン(不図示)と接続するためのバンプを形成するようにしてもよい。
また、パッド電極173は、外部接続用の導電性ワイヤが光の出射を遮ることを考慮すると、図1A(a)に示すように、半導体発光素子1の周縁領域に配置することが好ましいが、例えば半導体発光素子1の中央領域に設置しても構わない。また、パッド電極173の大きさ、形状、個数及び位置は特に限定されず、半導体発光素子1の大きさや半導体積層体19の大きさ及び形状に応じて適宜調整することができる。
In this example, the
The
p側電極17の各部の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。また、配線電極172及びパッド電極173の具体例としては、例えばNi,Pt,Pd,Rh,Ru,Os,Ir,Ti,Zr,Hf,V,Nb,Ta,Co,Fe,Mn,Mo,Cr,W,La,Cu,Ag,Y,Al,Si,Auなどの金属もしくは合金の単層膜、又はこれらの積層膜により形成することができる。
また、この他に、前記した金属の酸化物もしくは窒化物、ITO,ZnO,In2O3などの透明導電性酸化物からなる単層膜又はこれらの積層膜により形成することもできる。
The thickness of each part of the p-
In addition to this, it can also be formed by the above-described metal oxide or nitride, a single layer film made of a transparent conductive oxide such as ITO, ZnO, In 2 O 3 or a laminated film thereof.
(保護膜(光反射部材)18)
保護膜18は、図1A(b)及び図1Bに示すように、反射電極171と相補的に同層に配置され、半導体積層体19の下層部19Lの側面、及び、反射電極171並びに突出部151が接触する領域を除く下層部19Lの下面を被覆するとともに、平面視で半導体積層体19の外側の、パッド電極173を除く領域の半導体発光素子1の表面を被覆し、半導体発光素子1を外気などの雰囲気から保護する絶縁性の膜である。
(Protective film (light reflecting member) 18)
As shown in FIGS. 1A (b) and 1B, the
なお、本実施形態では、保護膜18は、半導体積層体19の活性層192が含まれる下層部19Lの側面を被覆して、活性層192を外気などによる劣化から防止するが、上層部19Uは被覆しない。これによって、上層部19Uの側面及び上面が保護膜18から露出されることになり、半導体積層体19の上層部19Uから光を取り出す際に、保護膜18による光吸収がないため、光取り出し効率が向上する。
In the present embodiment, the
また、保護膜18として、例えば樹脂にTiO2などの光拡散材を含有させた光反射性の樹脂や、DBRなどの光反射性の部材で構成することが好ましい。これによって、半導体積層体19内を伝播して保護膜18が被覆された面に到達した光を、半導体積層体19内に効率的に反射することができる。また、保護膜18として、半導体積層体19を構成する半導体材料よりも屈折率の低い透光性材料を用いることで、透光性絶縁膜である保護膜18と半導体積層体19との界面で光を全反射することができる。このような材料として、例えば、半導体材料が窒化ガリウム系化合物の場合、SiO2などの透光性絶縁材料を用いることができる。また、保護膜18の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。
Further, the
(半導体積層体19)
半導体積層体19は、p型半導体層(第1半導体層)193、活性層192及びn型半導体層(第2半導体層)191がこの順で積層され、半導体発光素子1における発光部を構成するものである。この半導体積層体19は、支持基板11の上部に、基板側接合層13、電極側接合層14、n側電極15、絶縁膜16、p側電極17及び保護膜18を介して配置されている。また、半導体積層体19は、活性層192を含む下層部19Lと、その上部である上層部19Uとで、側面の傾斜が異なっている。光取り出し方向である図1A(b)及び図1Bの上方向に対して、下層部19Lは上方に向かって先太りとなる錐台形状(逆テーパ状)に形成され、上方に向かって外側に広がるように傾斜(逆傾斜)した端部側面を有し、上層部19Uは上方に向かって先細りとなる錐台形状(順テーパ状)に形成され、下層部19Lの側面の上端に接続し、上方に向かって内側に狭まるように傾斜(順傾斜)した端部側面を有している。また、半導体積層体19の上面である上層部19Uの上面191aは粗面化されており、微細な凹凸形状が形成されている。
なお、上面191aは粗面化しないように構成してもよいが、粗面化することが好ましい。これによって、半導体積層体19内を伝播して上面191aに到達した光が、上面191aの凹凸で拡散されて出射されるため、光の取り出し効率が向上する。
(Semiconductor laminate 19)
In the semiconductor stacked
Note that the
上層部19Uは、図1A及び図1Bに示すように順テーパ状の形状をしており、半導体積層体19の上面における外縁端部19aが、活性層192の外縁端部19cの垂線N1よりも外側となるような傾斜角の側面が形成されている。つまり、平面視において、上層部19Uの側面の上端が、活性層192の外縁よりも外側になるように配置されている。また、半導体積層体19は、平面視で、支持基板11とほぼ同形又はやや小さい矩形状に形成されており、一部に平面視で半球状の切り欠き領域が設けられている。この切り欠き領域には、パッド電極173が設けられている。
The
また、詳細は後記するが、上層部19U及び下層部19Lの端部側面は、活性層192から放出される光を効率的に、また光度むらが少なく外部に取り出されるように、それぞれ異なる傾斜角で傾斜している。このために、上層部19Uの端部側面は、水平面に対して、75度以上90度未満の傾斜角で順傾斜することが好ましく、更に好ましくは75度以上85度以下であり、下層部19Lの端部側面は、水平面に対して、30度以上45度以下の傾斜角で逆傾斜することが好ましく、更に好ましくは35度以上45度以下である。
Although details will be described later, the end side surfaces of the
半導体積層体19は、下面側から、p型半導体層193及び活性層192を貫通し、n型半導体層191の一部がえぐられた複数の貫通孔20が形成されている。本例では、図1A(a)に示すように、48個の貫通孔20が、格子状に二次元に配列して設けられている。
各貫通孔20内には、n側電極15の突出部151が絶縁膜16及び保護膜18を介して設けられており、絶縁膜16及び保護膜18の開口突出部161の開口部から突出する突出部151の先端部は、n型半導体層191と接触し、電気的に接続されている。また、p型半導体層193の下面の略全領域には、p側電極17の反射電極171が設けられ、両者は電気的に接続されている。更に、下層部19Lのその他の面は、保護膜18によって被覆されている。また、上層部19Uは、保護膜18によって被覆されておらず、露出している。
The semiconductor stacked
In each through
n型半導体層191、活性層192及びp型半導体層193の具体的構成は特に限定されず、InAlGaP系、InP系、AlGaAs系、これらの混晶、GaN系などの窒化物半導体の何れかであってもよい。なお、窒化物半導体としては、GaN,AlNもしくはInN,又はこれらの混晶であるIII−V族窒化物半導体(InXAlYGa1−X−YN(0≦X,0≦Y,X+Y≦1))が挙げられる。更に、III族元素は、一部又は全部にBを用いてもよく、V族元素は、Nの一部をP,As,Sbで置換した混晶であってもよい。これらの半導体層は、通常、n型又はp型の何れかの不純物がドーピングされている。
Specific configurations of the n-
なお、本実施形態では、下層側の半導体層である第1半導体層としてp型半導体層193を、上層側の半導体層である第2半導体層としてn型半導体層191を用いて構成するようにしたが、これに限定されるものではなく、第1半導体層をn型半導体を用いて構成し、第2半導体層をp型半導体を用いて構成するようにしてもよい。
In this embodiment, the p-
本実施形態では、半導体発光素子1の好ましい形態として、下層側の第1半導体層がp型半導体層193で構成され、上層側の第2半導体層がn型半導体層191で構成されている。下層側のp型半導体層193よりも上層側のn型半導体層191の抵抗を低くすることで、n側電極15に接続されたn型半導体層191中を電流が拡散しやすくなり、半導体積層体19を流れる電流の集中をより緩和することができる。
In the present embodiment, as a preferred form of the semiconductor light emitting device 1, the lower first semiconductor layer is composed of a p-
半導体積層体19を構成するn型半導体層191及びp型半導体層193は、それぞれ単層構造でもよいが、MIS接合、PIN接合又はPN接合を有したホモ構造、ヘテロ構造又はダブルへテロ構造などの積層構造であってもよい。また、半導体発光素子1は、図1A(b)及び図1Bに示すように、n型半導体層191とp型半導体層193との接合部である半導体接合部に活性層192を設け、当該活性層192が発光部となる素子でもよく、あるいは、n型半導体層191とp型半導体層193とが直接に接して発光部となる素子でもよい。なお、半導体積層体19を構成するn型半導体層191、活性層192及びp型半導体層193のそれぞれの厚さは特に限定されず、所望の特性に応じて適宜調整することができる。
Each of the n-
[半導体発光素子の動作]
次に、図3を参照(適宜図1A及び図1B参照)して、半導体発光素子1の動作について説明する。
半導体発光素子1は、n側電極15と導通する裏面接着層12を用いて、不図示の実装基板の負極用の配線パターンと接合されるとともに、p側電極17の外部接続部であるパッド電極173と実装基板の正極用の配線パターンとがボンディングワイヤ(不図示)などにより電気的に接続される。
[Operation of semiconductor light emitting device]
Next, the operation of the semiconductor light emitting element 1 will be described with reference to FIG. 3 (refer to FIGS. 1A and 1B as appropriate).
The semiconductor light emitting device 1 is bonded to a wiring pattern for a negative electrode of a mounting substrate (not shown) using a back
半導体発光素子1は、不図示の実装基板の配線パターンを介して外部電源から電力が供給される。パッド電極173から供給された電流は、配線電極172及び反射電極171を介してp型半導体層193に供給される。この電流は、更に活性層192及びn型半導体層191を流れ、更に、n側電極15の突出部151の先端部からn側電極15の下層側の平坦部、電極側接合層14、基板側接合層13、導電性の支持基板11及び裏面接着層12の順に流れる。
このように電流が流れることにより、活性層192から光が放出され、放出された光は半導体積層体19内を伝播して上層部19Uから外部に取り出される。
The semiconductor light emitting element 1 is supplied with electric power from an external power source via a wiring pattern (not shown) of the mounting substrate. The current supplied from the
As the current flows in this manner, light is emitted from the
このとき、図3に示すように、活性層192から、順テーパ状に形成された上層部19Uの側面に向かって、斜め上方向に伝播する光線L1は、上層部19Uの順傾斜した側面において、一部は光線L2のように上面191a方向に反射され、粗面化された上面191aから外部に取り出される。また、上層部19Uの側面に到達した光線L1の他の部分は、光線L3のように、この側面から上向きに屈折して外部に取り出される。
なお、本実施形態では、半導体積層体19の上層部19Uの側面及び上面は保護膜18で被覆されずに露出しているため、保護膜18による余計な光吸収を受けることなく光を取り出すことができる。
At this time, as shown in FIG. 3, the
In the present embodiment, since the side surface and the upper surface of the
ここで、半導体積層体19の側面が、下層部19Lの側面と同じ傾斜角で、この傾斜面の延長線N2のように形成されていたとすると、光線L1は、光線L4のように真っ直ぐに伝播し、延長線N2との交点で、光線L5のように、やや外向きに上方向に反射される。
すなわち、本実施形態のように、上層部19Uが順テーパ状となるように側面を順傾斜させることにより、半導体積層体19の外縁端部近傍から取り出される光の拡がりを抑制することができる。
Here, the side surface of the semiconductor stacked
That is, as in the present embodiment, by spreading the side surface forward so that the
また、活性層192から、逆テーパ状に形成された下層部19Lの側面に向かって、水平に近い角度で斜め上方向に伝播する光線L6は、下層部19Lの逆傾斜した側面において、光線L7のように上面191a方向に反射され、粗面化された上面191aから外部に取り出される。
また、活性層192から、下層部19Lの側面に向かって、水平に近い角度で斜め下方向に伝播する光線L8は、下層部19Lの逆傾斜した側面において、光線L9のように上面191a方向に反射され、粗面化された上面191aから外部に取り出される。
Further, the light beam L 6 propagating obliquely upward at an angle close to the horizontal from the
Further, the light beam L 8 propagating obliquely downward at an angle close to the horizontal direction from the
ここで、光線L6及び光線L8のように、水平に近い角度で活性層192から放出される光線は、半導体積層体19の側面が下端面まで順傾斜又は垂直に形成されている場合は、進行方向が1回の反射では上向きにならず、外部に取り出されるまでに半導体積層体19内を多数回往復することとなる。このため、半導体積層体19による光吸収が多く、外部に取り出される光量が低減する。本実施形態のように、下層部19Lを逆テーパ状となるように、下層部19Lの側面を逆傾斜させることにより、水平に近い角度で伝播する光線を効率的に上向きに反射させ、外部に取り出すことができる。
Here, as in the case of the light beam L 6 and the light beam L 8 , the light beam emitted from the
また、活性層192から、下層部19L内に形成された貫通孔20の側面に向かって、水平に近い角度で横方向に伝播する光線L10は、貫通孔20側の逆傾斜した側面において、光線L11のように上面191a方向に反射され、粗面化された上面191aから外部に取り出される。下層部19Lの外縁側面に向かって伝播する光線L6,L8と同様に、貫通孔20側の側面が逆傾斜しているため、効率的に光を上方向に反射させることができる。
In addition, the light beam L 10 propagating in the lateral direction at an angle close to horizontal from the
また、活性層192から、略垂直に上方向に伝播する光線L12は、側面で反射されることなく、そのまま粗面化された上面191aに到達して外部に取り出される。
本実施形態のように、上層部19Uの側面を順傾斜させながらも、外縁端部19aが、活性層192の外縁端部19cよりも外側になるような傾斜角で傾斜しているため、活性層192から略垂直に上向きに放出されるすべての光線は、上層部19Uの側面で反射されることなく、そのまま上面191aから短い光路を伝播して取り出されるため、半導体積層体19による光吸収が抑制される。
Further, the light beam L 12 propagating upward from the
As in the present embodiment, while the side surface of the
また、活性層192から、上層部19Uの側面に向かって、斜め上方向に伝播する光線の一部である光線L13は、n側電極15の突出部151の先端部との境界である逆傾斜した内側面で、光線L14のように上向きに反射され、上面191aから外部に取り出される。
ここで、突出部151の上面が下層部19Lの上端19bよりも低くなるように設けられている場合は、活性層192から放出された光線が直接に突出部151の先端部で反射されることはない。このため、光線L13は、光線L15のようにその延長線方向に真っ直ぐに伝播し、上層部19Uの外縁側面に到達して、光線L16のように反射される。すなわち、半導体積層体19内の長い光路を伝播中に半導体積層体19による光吸収を受けた後に外部に取り出される。
本実施形態のように、突出部151の上面を、下層部19Lの上端19bよりも高くなるように設けることにより、突出部151の先端部に到達した光線L13は、効率よく外部に取り出すことができる。
The inverse from the
Here, when the upper surface of the protruding
As in the present embodiment, the upper surface of the projecting
以上説明したように、本実施形態のように半導体積層体19を構成することにより、半導体積層体19の外縁端部から外部に取り出される光の量を増加することができるため、半導体発光素子1の光度むらを低減することができる。
また、本実施形態のように半導体積層体19を構成することにより、更に好ましくは突出部151の上面の高さを下層部19Lの上端19bの高さよりも高くすることにより、活性層192から放出された光を効率的に外部に取り出すことができる。
As described above, by configuring the semiconductor stacked
In addition, by forming the semiconductor stacked
[半導体発光素子の製造方法]
以下、本発明の実施形態に係る半導体発光素子1の製造方法について、図4及び図5A〜図5Gを参照(適宜図1A及び図2参照)して説明する。
なお、以下で参照する図5A〜図5Gは、前記した図1A(b)と同様に、図1A(a)のA−A線における断面に相当する断面図であり、突出部151、貫通孔20及びこれに関する構造を1個だけ図示し、その他を省略している。
また、本例では、後記する成長基板Sb(例えば、図5A(a)参照)上又は支持基板11上(以下、これらの基板及び基板上に形成される半導体層などの構成物をまとめてウエハと呼ぶことがある)に、図1Aに示した構造の、複数個の半導体発光素子1を二次元配列するように形成し、後記する個片化工程S27(図4参照)において、個々の半導体発光素子1に個片化する。図5A〜図5Gでは、この内の1個の半導体発光素子1についてのみ図示をする。
[Method for Manufacturing Semiconductor Light-Emitting Element]
Hereinafter, a method of manufacturing the semiconductor light emitting device 1 according to the embodiment of the present invention will be described with reference to FIGS. 4 and 5A to 5G (refer to FIGS. 1A and 2 as appropriate).
5A to 5G referred to below are cross-sectional views corresponding to the cross section taken along the line AA of FIG. 1A (a), similar to the above-described FIG. 1A (b). Only one
Further, in this example, on the growth substrate Sb (for example, see FIG. 5A (a)), which will be described later, or on the support substrate 11 (hereinafter referred to as these substrates and semiconductor layers formed on the substrate, the wafers are collected. 1A), a plurality of semiconductor light emitting elements 1 having the structure shown in FIG. 1A are formed so as to be two-dimensionally arranged, and in the individualization step S27 (see FIG. 4) described later, individual semiconductors are formed. The light emitting element 1 is separated into individual pieces. 5A to 5G, only one of the semiconductor light emitting elements 1 is illustrated.
半導体発光素子1の製造方法は、図4に示すように、半導体積層体形成工程S10と、第1のn型半導体層露出工程S11と、反射電極形成工程S12と、保護膜形成工程S13と、配線電極形成工程S14と、絶縁膜形成工程S15と、第2のn型半導体層露出工程S16と、n側電極層形成工程S17と、n側電極層平坦化工程S18と、接合層形成工程S19と、支持基板接合工程S20と、成長基板剥離工程S21と、半導体層研磨工程S22と、素子分離工程S23と、半導体層粗面化工程S24と、パッド電極形成工程S25と、裏面接着層形成工程S26と、個片化工程S27と、が含まれる。 As shown in FIG. 4, the method for manufacturing the semiconductor light emitting device 1 includes a semiconductor stacked body forming step S10, a first n-type semiconductor layer exposing step S11, a reflective electrode forming step S12, a protective film forming step S13, Wiring electrode forming step S14, insulating film forming step S15, second n-type semiconductor layer exposing step S16, n-side electrode layer forming step S17, n-side electrode layer flattening step S18, and bonding layer forming step S19 Support substrate bonding step S20, growth substrate peeling step S21, semiconductor layer polishing step S22, element isolation step S23, semiconductor layer roughening step S24, pad electrode forming step S25, and back surface adhesive layer forming step S26 and individualization process S27 are included.
半導体発光素子1の製造方法は、まず、半導体積層体形成工程S10において、図5A(a)に示すように、成長基板Sb上に、n型半導体層191、活性層192及びp型半導体層193を順次積層して半導体積層体19を形成する。
成長基板Sbは、半導体を結晶成長させるための基板であり、後工程で剥離されるものである。成長基板Sbとしては、例えば、C面、R面及びA面のいずれかを主面とするサファイアから構成される。なお、成長基板Sbとしてサファイアと異なる異種基板を用いてもよい。異種基板としては、例えば、スピネル(MgAl2O4)のような絶縁性基板、SiC(6H,4H,3Cを含む)、ZnS、ZnO、GaAs及び窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で、従来から知られている基板材料を用いることができる。
また、半導体積層体19は、例えば、MOCVD(有機金属気相成長)法やMBE(分子線エピタキシー)法などを用いて形成することができる。
In the method for manufacturing the semiconductor light emitting device 1, first, in the semiconductor stacked body forming step S10, as shown in FIG. 5A (a), the n-
The growth substrate Sb is a substrate for crystal growth of a semiconductor and is peeled off in a later process. The growth substrate Sb is made of, for example, sapphire whose main surface is any one of the C-plane, R-plane, and A-plane. A different substrate different from sapphire may be used as the growth substrate Sb. Examples of the heterogeneous substrate include an insulating substrate such as spinel (MgAl 2 O 4 ), an oxide substrate lattice-matched with SiC (including 6H, 4H, and 3C), ZnS, ZnO, GaAs, and a nitride semiconductor. A nitride semiconductor can be grown, and a conventionally known substrate material can be used.
Further, the semiconductor stacked
次に、第1のn型半導体層露出工程S11において、パッド電極173を形成するための切り欠き領域、外縁端部及び貫通孔20となる領域のn型半導体層191を露出させる。n型半導体層191の露出は、フォトリソグラフィ法を用いて行うことができる。
なお、貫通孔20は、第1のn型半導体層露出工程S11及び後記する第2のn型半導体層露出工程S16の2回に分けて形成される。第1のn型半導体層露出工程S11では、貫通孔20の1段目が形成される。
Next, in the first n-type semiconductor layer exposing step S <b> 11, the notch region for forming the
Note that the through
この工程では、まず、図5A(b)に示すように、フォトレジストを用いて、n型半導体層191を露出させる領域以外を被覆するマスクM1を設ける。
次に、図5A(c)に示すように、マスクM1で被覆されない領域の半導体積層体19を、上面からn型半導体層191が露出するまでRIE(反応性イオンエッチング)などのドライエッチングによって除去する。
In this step, first, as shown in FIG. 5A (b), a mask M1 that covers a region other than the region where the n-
Next, as shown in FIG. 5A (c), the semiconductor stacked
このとき、エッチングによって除去されずに残った半導体積層体19の領域に、マスクM1の立体形状が転写される。この半導体積層体19のエッチングされなかった領域が、半導体積層体19の下層部19Lとなる。
このため、マスクM1は図1A(b)に示した半導体積層体19の下層部19Lの形状と略同じ形状にとなるように、半導体の成長方向(図5A(b)において、上方向)に対して順テーパ状に形成する。そして、このマスクM1を用いたエッチングによって、図5A(c)に示すように、切り欠き領域19e、外縁端部19f及び貫通孔20の1段目201が形成される。
At this time, the three-dimensional shape of the mask M1 is transferred to the region of the semiconductor stacked
For this reason, the mask M1 extends in the semiconductor growth direction (upward in FIG. 5A (b)) so as to have substantially the same shape as that of the
なお、マスクM1の側面の傾斜角の調整は、次のように行うことができる。例えば、フォトレジストの粘度を調整することにより、フォトレジストを半導体積層体19の上面に塗布した際に塗布領域の端部がだれる量を制御することで、マスクM1の側面を所望の角度に傾斜させることができる。また、フォトレジストのベーキング処理によっても、端部をだれる量、すなわち傾斜角を調整することができる。
また、マスクM1の側面が垂直面であっても、例えば、雰囲気圧力などの、ドライエッチングの条件を適宜調整することで下層部19Lの側面の傾斜角を調整することもできる。
The inclination angle of the side surface of the mask M1 can be adjusted as follows. For example, by adjusting the viscosity of the photoresist, the side of the mask M1 is adjusted to a desired angle by controlling the amount of the end of the coating region that leaks when the photoresist is applied to the upper surface of the semiconductor stacked
Further, even if the side surface of the mask M1 is a vertical surface, the inclination angle of the side surface of the
次に、反射電極形成工程S12において、平面視で図3(a)に示すように、また断面視で図5B(a)に示すように、p型半導体層193の上面の略全領域に反射電極171を形成する。
このとき、半導体積層体19の表面全体に、スパッタリング法などにより金属などの電極材料を用いて成膜し、この膜をパターニングすることで反射電極171を形成することができる。また、成膜した金属層などのパターニングは、フォトリソグラフィ法やリフトオフ法などを用いて行うことができる。以降の工程においても、用いる材料に応じて適宜な方法で成膜し、本工程と同様の方法によりパターニングを行うことができるため、成膜とパターニングについての説明は適宜省略する。
Next, in the reflective electrode forming step S12, as shown in FIG. 3A in a plan view and as shown in FIG. 5B in a cross-sectional view, reflection is performed on substantially the entire region of the upper surface of the p-
At this time, the
次に、保護膜形成工程S13において、図5B(b)に示すように、反射電極171を形成した領域を除く、半導体積層体19の露出面全体を被覆するように、保護膜18を形成する。保護膜18の形成は、スパッタリング法などにより、例えば、SiO2などの絶縁材料を成膜し、パターニングすることで形成することができる。また、保護膜18の材料として光反射部材を含有させた樹脂を用いる場合は、塗布法により保護膜18を形成することもできる。用いる材料に応じて、適宜な方法で保護膜18を形成することができる。
Next, in the protective film forming step S13, as shown in FIG. 5B (b), the
次に、配線電極形成工程S14において、図5B(c)に示すように、反射電極形成工程S12と同様の方法により、反射電極171の上面及び切り欠き領域19e(図5A(c)参照)に設けられた保護膜18の上面に配線電極172を形成する。
なお、配線電極172は、平面視で図2(c)に示したように形成する。
Next, in the wiring electrode formation step S14, as shown in FIG. 5B (c), the upper surface of the
The
次に、絶縁膜形成工程S15において、図5C(a)に示すように、配線電極172及び保護膜18、すなわち、ウエハの表面の全体を被覆するように、例えばスパッタリング法により絶縁材料を用いて絶縁膜16を形成する。
絶縁膜16は、前記した保護膜18の形成と同様に、用いる材料に応じて、適宜な方法で形成することができる。
Next, in the insulating film forming step S15, as shown in FIG. 5C (a), an insulating material is used, for example, by sputtering so as to cover the
The insulating
次に、第2のn型半導体層露出工程S16において、図5C(b)に示すように、保護膜18及び絶縁膜16で被覆された貫通孔20の1段目201を、例えばドライエッチングして、n型半導体層191を露出させる。これによって、貫通孔20の内面を被覆する絶縁膜16及び保護膜18の突出部の先端が開口し、開口突出部161が形成される。
Then, in the second n-type semiconductor layer exposing step S16, as shown in FIG. 5C (b), the
また、この工程では、n型半導体層191についても部分的に所定の深さまで除去するようにエッチングする。このn型半導体層191のエッチングにより貫通孔20の2段目202が形成される。
なお、本工程は、貫通孔20内を除く領域に例えばフォトレジストを用いてマスク(不図示)を形成し、第1のn型半導体層露出工程S11と同様に、貫通孔20内をエッチングする。なお、貫通孔20の2段目202の側面が順テーパ状に傾斜するように、マスク(不図示)の開口部の形状を形成する。
In this step, the n-
In this step, a mask (not shown) is formed in a region other than the inside of the through
次に、n側電極層形成工程S17において、図5C(c)に示すように、ウエハ表面の全体に、例えばスパッタリング法により金属材料などを用いてn側電極15となるn側電極層(金属層)を形成する。このとき、貫通孔20などの凹部に金属材料を埋め込むとともに、当該凹部において、例えば、p型半導体層193上に設けられた絶縁膜16の上面を基準として、この金属層の厚さが所定の厚さ以上となるように成膜する。また、貫通孔20に埋め込まれた金属材料が突出部151となる。
なお、この金属層の上面は、ウエハの表面形状に対応した凹凸ができるが、次工程において平坦化される。
Next, in the n-side electrode layer forming step S17, as shown in FIG. 5C (c), the n-side electrode layer (metal) that becomes the n-
Note that the upper surface of the metal layer has irregularities corresponding to the surface shape of the wafer, but is flattened in the next step.
次に、n側電極層平坦化工程S18において、図5D(a)に示すように、n側電極15として形成された金属層の上面を、例えばCMP(Chemical Mechanical Polishing;機械的化学的研磨)法などにより研磨して平坦化する。このとき、例えば、p型半導体層193上に設けられた絶縁膜16の上面を基準として、n側電極15が所定の厚さとなるように研磨する。
Next, in the n-side electrode layer flattening step S18, as shown in FIG. 5D (a), the upper surface of the metal layer formed as the n-
次に、接合層形成工程S19において、図5D(b)に示すように、例えばスパッタリング法により金属材料など用いて、平坦化したn側電極15の上面に電極側接合層14を形成する。
Next, in the bonding layer forming step S19, as shown in FIG. 5D (b), the electrode-
次に、支持基板接合工程S20において、図5D(c)に示すように、ウエハと、片面に基板側接合層13が設けられた支持基板11とを接合する。このとき、電極側接合層14と基板側接合層13とが対向するように接合する。
なお、基板側接合層13が設けられた支持基板11は、本工程までに、予め準備しておくものとする。例えば、支持基板11の片面に、スパッタリング法などにより金属材料を用いて成膜することで、基板側接合層13を設けることができる。
Next, in the support substrate bonding step S20, as shown in FIG. 5D (c), the wafer and the
Note that the
次に、成長基板剥離工程S21において、図5E(a)に示すように、例えばレーザリフトオフ法により、サファイアなどからなる成長基板Sb側からレーザ光を照射して、成長基板Sbと半導体積層体19(より詳細にはn型半導体層191)との界面を分解し、成長基板Sbを剥離する。
なお、成長基板Sbの剥離は、例えばケミカルリフトオフ法などの他の方法で剥離するようにしてもよい。
Next, in the growth substrate peeling step S21, as shown in FIG. 5E (a), the growth substrate Sb and the
The growth substrate Sb may be peeled off by another method such as a chemical lift-off method.
次に、半導体層研磨工程S22において、図5E(b)に示すように、n型半導体層191の表面を、例えばCMP法などにより研磨し、平坦化する。また、CMPによる研磨の後で、RIEにより表面を除去するようにしてもよい。
なお、図5E(b)以降においては、上下を反転し、支持基板11が下側となるように記載している。
Next, in the semiconductor layer polishing step S22, as shown in FIG. 5E (b), the surface of the n-
In FIG. 5E (b) and subsequent figures, the upper and lower sides are inverted so that the
次に、素子分離工程S23において、ウエハ上に連続して形成されている半導体積層体19を、単位となる発光素子ごとに分離する。より具体的には、後記する個片化工程S27において切り代となる発光素子の境界領域(ストリート)のn型半導体層191をエッチングにより除去することで、半導体積層体19を素子ごとに分離する。このとき、切り代となる境界領域に加えて、各発光素子の切り欠き領域及び外縁部のn型半導体層191をエッチングにより除去することで、半導体積層体19の上層部19Uの外縁端部の順テーパ状に傾斜した側面が形成される。
Next, in the element separation step S23, the semiconductor stacked
この工程は、前記した第1のn型半導体層露出工程S11と同様の手順で行うことができる。まず、図5F(a)に示すように、n型半導体層191上に、マスクM2を形成する。
このマスクM2は、フォトレジストなど用いて形成することができる。このマスクM2を用いてn型半導体層191をエッチングすることで、第1のn型半導体層露出工程S11と同様に、マスクM2が設けられた下層のn型半導体層191に、その形状が転写される。従って、このマスクM2は、図1A(b)に示した完成後の半導体発光素子1の半導体積層体19の上層部19Uと略同じ形状の順テーパ状の側面を有するように形成する。
This step can be performed in the same procedure as the first n-type semiconductor layer exposure step S11 described above. First, as shown in FIG. 5F (a), a mask M2 is formed on the n-
This mask M2 can be formed using a photoresist or the like. By etching the n-
また、半導体積層体19の上層部19Uの側面の傾斜角の調整は、前記した下層部19Lの側面の傾斜角の調整と同様にして行うことができる。
なお、上層部19Uの側面の、垂直面に対する傾斜角が僅かである場合は、フォトレジストを用いて側面が略垂直なマスクM2を形成し、ベーキング処理を行うことで、マスクM2の側面をだれさせて、傾斜角をつけるようにすることもできる。
Further, the adjustment of the inclination angle of the side surface of the
If the inclination angle of the side surface of the
そして、マスクM2用いて、例えばドライエッチングして、保護膜18が露出するまでn型半導体層191を除去することにより、図5F(b)に示すように、各発光素子の半導体積層体19の上層部19Uが形成される。
Then, using the mask M2, for example, dry etching is performed, and the n-
次に、半導体層粗面化工程S24において、例えば、エッチング液としてTMAH(水酸化テトラメチルアンモニウム)、KOH水溶液、エチレンジアミン・ピロカテコールなど用いたウェットエッチングにより、図5F(c)に示すように、n型半導体層191の上面191aを粗面化して、微細な凹凸形状を形成する。
なお、エッチングの際に粗面化しない他の領域は、適宜な方法でマスクしておくものとする。また、粗面化は、ドライエッチングにより行うこともできる。
Next, in the semiconductor layer roughening step S24, for example, by wet etching using TMAH (tetramethylammonium hydroxide), an aqueous KOH solution, ethylenediamine / pyrocatechol as an etching solution, as shown in FIG. 5F (c), The
Note that other regions which are not roughened during etching are masked by an appropriate method. The roughening can also be performed by dry etching.
次に、パッド電極形成工程S25において、図5G(a)に示すように、配線電極172上の所定の領域にパッド電極173を形成する。
この工程では、まず、ドライエッチングなどによりパッド電極173を形成する領域を被覆する保護膜18を除去し、配線電極172を露出させる。
その後、スパッタリングなどにより所定の金属材料など用いてパッド電極を形成する。
なお、パッド電極173を形成す領域は、図1A(a)に示したように、半導体積層体19の切り欠き領域である。
Next, in the pad electrode formation step S25, as shown in FIG. 5G (a), a
In this step, first, the
Thereafter, a pad electrode is formed using a predetermined metal material by sputtering or the like.
The region where the
次に、裏面接着層形成工程S26において、図5G(b)に示すように、支持基板11の裏面側に、スパッタリング法などにより、前記した金属材料などを用いてオーミック電極としての裏面接着層12を形成する。
Next, in the back surface adhesive layer forming step S26, as shown in FIG. 5G (b), the back
最後に、個片化工程S27において、図5G(c)に示すように、ウエハの切り代部をダイシング法、スクライブ法、レーザスクライブ法などにより切断することで、半導体発光素子1が個片化され、図1Aに示した半導体発光素子1が完成する。 Finally, in the singulation step S27, as shown in FIG. 5G (c), the semiconductor light emitting element 1 is singulated by cutting the wafer cutting margin by a dicing method, a scribe method, a laser scribe method, or the like. Thus, the semiconductor light emitting device 1 shown in FIG. 1A is completed.
以上、本発明に係る半導体発光素子及びその製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。 Although the semiconductor light emitting device and the manufacturing method thereof according to the present invention have been specifically described above by the embodiments for carrying out the invention, the gist of the present invention is not limited to these descriptions, and the scope of the claims Should be interpreted broadly based on the description. Needless to say, various changes and modifications based on these descriptions are also included in the spirit of the present invention.
例えば、実施形態においては、半導体材料として窒化物半導体を用いたが、これに限定されるものではなく、他の半導体材料であってもよい。また、半導体積層構造は実施形態に限定されるものではなく、支持基板に半導体積層体を転写せず、成長基板上にn型半導体層とp型半導体層をこの順で積層したものであってもよい。更にまた、発光素子の電極構造は実施形態に限定されるものではなく、半導体積層体を設けた側にn側電極の外部接続部としてパッド電極を設け、支持基板をp側電極と導通するように構成してもよく、n側パッド電極及びp側パッド電極をともに基板の同じ面側に配置するようにしてもよく、また、n側電極の突出部を設けない構成としてもよい。 For example, in the embodiment, a nitride semiconductor is used as a semiconductor material, but the present invention is not limited to this, and other semiconductor materials may be used. Further, the semiconductor multilayer structure is not limited to the embodiment, and the semiconductor multilayer body is not transferred to the support substrate, and the n-type semiconductor layer and the p-type semiconductor layer are laminated in this order on the growth substrate. Also good. Furthermore, the electrode structure of the light-emitting element is not limited to the embodiment, and a pad electrode is provided as an external connection portion of the n-side electrode on the side where the semiconductor laminate is provided, so that the support substrate is electrically connected to the p-side electrode. The n-side pad electrode and the p-side pad electrode may be arranged on the same surface side of the substrate, or the protruding portion of the n-side electrode may not be provided.
1 半導体発光素子
11 支持基板(基板)
12 裏面接着層
13 基板側接合層
14 電極側接合層
15 n側電極(第2電極)
151 突出部
152 外縁部
16 絶縁膜
161 開口突出部
17 p側電極(第1電極)
171 反射電極(光反射部材)
172 配線電極
173 パッド電極(外部接続部)
18 保護膜(光反射部材)
19 半導体積層体
191 n型半導体層(第2半導体層)
192 活性層
193 p型半導体層(第1半導体層)
20 貫通孔
Sb 成長基板
1 Semiconductor
12
151 projecting
171 Reflective electrode (light reflecting member)
172
18 Protective film (light reflecting member)
19 Semiconductor Stack 191 N-type Semiconductor Layer (Second Semiconductor Layer)
192 Active layer 193 p-type semiconductor layer (first semiconductor layer)
20 Through-hole Sb Growth substrate
Claims (6)
前記半導体積層体は、前記活性層が含まれる下層部が上方に向かって外側に広がるように傾斜した側面を有し、かつ、前記下層部よりも上の層である上層部が、前記下層部の側面の上端に接続し、上方に向かって内側に狭まるように傾斜した側面を有し、
前記半導体積層体は、前記基板側から順に、第1半導体層と、前記活性層と、第2半導体層と、が積層され、
前記基板と前記半導体積層体との間に、前記第1半導体層と電気的に接続される第1電極と、前記第2半導体層と電気的に接続される第2電極とが配置され、
前記第1電極は、前記第1半導体層の下面の略全領域を被覆し、
前記第2電極は、前記半導体積層体の下面側から前記第1半導体層及び前記活性層を貫通する貫通孔内に配置された突出部を有し、前記突出部の先端部が前記第2半導体層と電気的に接続されており、
前記突出部が、上方に向かって先細りとなる形状を有し、前記突出部の上面の前記第1半導体層の下面からの高さが、前記下層部の側面の上端における前記第1半導体層の下面からの高さよりも高いことを特徴とする半導体発光素子。 On the substrate, has a semiconductor laminate including an active layer,
The semiconductor stacked body has a side surface that is inclined so that a lower layer portion including the active layer spreads outward and an upper layer portion that is a layer above the lower layer portion is the lower layer portion. the connected to the upper end of the side, it has a sloping sides so narrows inwardly upward,
In the semiconductor stacked body, a first semiconductor layer, the active layer, and a second semiconductor layer are stacked in order from the substrate side,
A first electrode electrically connected to the first semiconductor layer and a second electrode electrically connected to the second semiconductor layer are disposed between the substrate and the semiconductor stacked body,
The first electrode covers substantially the entire area of the lower surface of the first semiconductor layer,
The second electrode has a protruding portion disposed in a through-hole penetrating the first semiconductor layer and the active layer from a lower surface side of the semiconductor stacked body, and a tip portion of the protruding portion is the second semiconductor. Electrically connected to the layer,
The protruding portion has a shape that tapers upward, and the height of the upper surface of the protruding portion from the lower surface of the first semiconductor layer is such that the height of the first semiconductor layer at the upper end of the side surface of the lower layer portion A semiconductor light emitting element characterized by being higher than the height from the lower surface .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268920A JP6024432B2 (en) | 2012-12-10 | 2012-12-10 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268920A JP6024432B2 (en) | 2012-12-10 | 2012-12-10 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014116439A JP2014116439A (en) | 2014-06-26 |
JP6024432B2 true JP6024432B2 (en) | 2016-11-16 |
Family
ID=51172148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012268920A Active JP6024432B2 (en) | 2012-12-10 | 2012-12-10 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6024432B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102628787B1 (en) | 2018-10-26 | 2024-01-24 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016032192A1 (en) * | 2014-08-27 | 2016-03-03 | 서울바이오시스 주식회사 | Light emitting diode and manufacturing method therefor |
KR20160025456A (en) * | 2014-08-27 | 2016-03-08 | 서울바이오시스 주식회사 | Light emitting diode and method of fabricating the same |
KR102256591B1 (en) | 2014-10-31 | 2021-05-27 | 서울바이오시스 주식회사 | High efficiency light emitti ng device |
JP6696298B2 (en) * | 2015-07-30 | 2020-05-20 | 日亜化学工業株式会社 | Light emitting device and light emitting device using the same |
JP6434878B2 (en) | 2015-09-10 | 2018-12-05 | 株式会社東芝 | Light emitting device |
JP6504221B2 (en) * | 2016-09-29 | 2019-04-24 | 日亜化学工業株式会社 | Method of manufacturing light emitting device |
JP7096489B2 (en) * | 2018-09-20 | 2022-07-06 | 日亜化学工業株式会社 | Manufacturing method of semiconductor device |
JP6845483B2 (en) * | 2018-11-26 | 2021-03-17 | 日亜化学工業株式会社 | Manufacturing method of light emitting element |
JP7165858B2 (en) | 2020-06-30 | 2022-11-07 | 日亜化学工業株式会社 | Method for manufacturing light-emitting element |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784463B2 (en) * | 1997-06-03 | 2004-08-31 | Lumileds Lighting U.S., Llc | III-Phospide and III-Arsenide flip chip light-emitting devices |
JP4250576B2 (en) * | 2004-08-24 | 2009-04-08 | 株式会社東芝 | Semiconductor light emitting device |
JP4244953B2 (en) * | 2005-04-26 | 2009-03-25 | 住友電気工業株式会社 | Light emitting device and manufacturing method thereof |
JP4660453B2 (en) * | 2006-11-13 | 2011-03-30 | 昭和電工株式会社 | Gallium nitride compound semiconductor light emitting device |
JP5334158B2 (en) * | 2008-07-15 | 2013-11-06 | シャープ株式会社 | Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device |
JP2011198997A (en) * | 2010-03-19 | 2011-10-06 | Toyoda Gosei Co Ltd | Group iii nitride semiconductor light emitting element |
JP5740350B2 (en) * | 2012-05-31 | 2015-06-24 | 株式会社東芝 | Semiconductor light emitting device |
-
2012
- 2012-12-10 JP JP2012268920A patent/JP6024432B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102628787B1 (en) | 2018-10-26 | 2024-01-24 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting device |
Also Published As
Publication number | Publication date |
---|---|
JP2014116439A (en) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6024432B2 (en) | Semiconductor light emitting device | |
JP6287317B2 (en) | Semiconductor light emitting device | |
KR101627010B1 (en) | Semiconductor light emitting device including metal reflecting layer | |
TWI604634B (en) | Light emitting element | |
JP5421386B2 (en) | Composite highly reflective layer | |
KR101166922B1 (en) | Method of manufacturing light emitting diode | |
US7829911B2 (en) | Light emitting diode | |
JP3896704B2 (en) | GaN compound semiconductor light emitting device | |
JP5983125B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP4602079B2 (en) | LIGHT EMITTING DIODE INCLUDING BARRIER LAYER AND METHOD FOR MANUFACTURING SAME | |
CN107210341B (en) | LED and method of manufacture | |
JP6135213B2 (en) | Semiconductor light emitting device | |
US8878214B2 (en) | Semiconductor light emitting device | |
US9812616B2 (en) | Light-emitting diode | |
JP2012074665A (en) | Light-emitting diode | |
JP6011244B2 (en) | Semiconductor light emitting device | |
JP5729328B2 (en) | Group III nitride semiconductor light emitting device and method of manufacturing the same | |
JP2011165799A (en) | Flip-chip light emitting diode and method for manufacturing the same, and light emitting diode lamp | |
JP5924231B2 (en) | Semiconductor light emitting device | |
JPWO2017154975A1 (en) | Semiconductor light emitting device | |
US7446342B2 (en) | Light emitting diode having conductive reflecting layer | |
JP6136717B2 (en) | LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD | |
JP6519673B2 (en) | Semiconductor light emitting device | |
US9093356B2 (en) | Semiconductor light emitting element | |
KR100676061B1 (en) | Method of manufacturing light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160405 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6024432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |