[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6097793B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6097793B2
JP6097793B2 JP2015132371A JP2015132371A JP6097793B2 JP 6097793 B2 JP6097793 B2 JP 6097793B2 JP 2015132371 A JP2015132371 A JP 2015132371A JP 2015132371 A JP2015132371 A JP 2015132371A JP 6097793 B2 JP6097793 B2 JP 6097793B2
Authority
JP
Japan
Prior art keywords
film
transistor
oxide semiconductor
electrode layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015132371A
Other languages
English (en)
Other versions
JP2015173297A (ja
Inventor
剛久 波多野
剛久 波多野
祐朗 手塚
祐朗 手塚
磯部　敦生
敦生 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015132371A priority Critical patent/JP6097793B2/ja
Publication of JP2015173297A publication Critical patent/JP2015173297A/ja
Application granted granted Critical
Publication of JP6097793B2 publication Critical patent/JP6097793B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

開示する発明は、半導体装置及びその作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置で
ある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（単に表示装置と
も表記する）のような半導体電子デバイスに広く応用されている。トランジスタに適用可
能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として
酸化物半導体材料が注目されている。
例えば、酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジス
タを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１及び特許
文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
トランジスタの動作の高速化、トランジスタの低消費電力化、高集積化等を達成するため
にはトランジスタの微細化が必須となっている。また、トランジスタのオン電流の低下の
抑制には、酸化物半導体膜におけるゲート電極層が重畳しない領域（Ｌｏｆｆ領域）を、
できるだけ狭くする必要がある。
しかしながら、トランジスタの微細化に伴い、パターン精度、特にアライメント精度が問
題となっており、トランジスタの微細化を妨げる要因となっている。特に、線幅の細い半
導体膜と、線幅の細いゲート電極層とのアライメント精度は、トランジスタの形状や特性
の劣化、歩留まりの低下などに大きく影響する。
そこで、本発明の一態様は、良好な特性を維持しつつ微細化を達成した半導体装置を提供
することを目的の一とする。また、微細化された半導体装置を歩留まりよく提供すること
を目的の一とする。
本発明の一態様に係る半導体装置は、絶縁表面を有する基板上に設けられた酸化物半導体
膜と、酸化物半導体膜の一側面に接し該酸化物半導体膜よりも厚く形成されたソース電極
層と、酸化物半導体膜の一側面に対向する側面に接し該酸化物半導体膜よりも厚く形成さ
れたドレイン電極層と、酸化物半導体膜の上面と、ソース電極層及びドレイン電極層の酸
化物半導体膜側の側面に形成されたゲート絶縁膜と、酸化物半導体膜上において、ゲート
絶縁膜を介して、ソース電極層及びドレイン電極層に埋め込まれるように形成されたゲー
ト電極層と、を有する構造である。
本発明の一態様に係る半導体装置では、酸化物半導体膜の上面と、ソース電極層及びドレ
イン電極層との上面との間の段差により生じた凹部に、ゲート絶縁膜及びゲート電極層を
形成する。また、酸化物半導体膜において、ゲート電極層が重畳しない領域（Ｌｏｆｆ領
域）は、ゲート絶縁膜の膜厚（１ｎｍ以上２０ｎｍ以下）によって決定される。また、酸
化物半導体膜にＬｏｆｆ領域が存在するが、トランジスタがオン状態のときに、該Ｌｏｆ
ｆ領域にもゲート電極層による電界がチャネル形成領域と同等にかかるため、オン状態の
ときの該Ｌｏｆｆ領域の抵抗を十分に下げることが可能である。よって、トランジスタの
オン電流の低下を抑制することができる。
また、Ｌｏｆｆ領域は、ゲート絶縁膜の膜厚（１ｎｍ以上２０ｎｍ以下）によって形成さ
れるため、精密なアライメントを行わずに、自己整合的に形成することができる。
上述の構造において、ソース電極層及びドレイン電極層の膜厚は１０ｎｍ以上２００ｎｍ
以下であることが好ましく、酸化物半導体膜の膜厚は、３ｎｍ以上３０ｎｍ以下であるこ
とが好ましい。
また、本発明の一態様では、絶縁表面を有する基板上に酸化物半導体膜を形成し、酸化物
半導体膜上に絶縁膜を形成し、酸化物半導体膜及び絶縁膜上にマスクを形成し、該マスク
を用いて酸化物半導体膜及び絶縁膜をエッチングすることで、島状の酸化物半導体膜及び
島状の絶縁膜を形成する。次に、島状の酸化物半導体膜及び島状の絶縁膜上に第１の導電
膜を形成し、第１の導電膜に島状の絶縁膜が露出するように研磨（切削、研磨）処理を行
うことにより、酸化物半導体膜の側面に接するソース電極層及びドレイン電極層を形成す
る。さらに、島状の絶縁膜を除去し、島状の酸化物半導体膜、ソース電極層、及びドレイ
ン電極層上にゲート絶縁膜を形成した後、ゲート絶縁膜上に、第２の導電膜を形成し、第
２の導電膜にゲート絶縁膜の一部が露出するように研磨処理を行うことにより、酸化物半
導体膜と重畳する領域にゲート電極層を形成する。
本発明の一態様では、島状の酸化物半導体膜に積層された島状の絶縁膜により、絶縁表面
を有する基板表面と、島状の絶縁膜の上面との間に段差が生じている。この段差を利用し
て、基板及び島状の絶縁膜上に形成された第１の導電膜を研磨処理することにより、ソー
ス電極層及びドレイン電極層を形成することができる。これにより、酸化物半導体膜の側
面に接するソース電極層及びドレイン電極層を、自己整合的に形成することができるため
、酸化物半導体膜と、ソース電極層及びドレイン電極層との位置精度を向上させることが
できる。
また、本発明の一態様では、酸化物半導体膜よりも膜厚が大きいソース電極層及びドレイ
ン電極層により、酸化物半導体膜の上面と、ソース電極層及びドレイン電極層の上面との
間に段差が生じている。この段差を利用して、ゲート絶縁膜上に形成された第２の導電膜
を研磨処理することにより、ゲート電極層を形成することができる。これにより、酸化物
半導体膜と重畳する領域に設けられるゲート電極層を、自己整合的に形成することができ
るため、酸化物半導体膜と、ゲート電極層との位置精度を向上させることができる。
このように、本発明の一態様では、ソース電極層及びドレイン電極層、並びにゲート電極
層を、自己整合的に形成することができる。これにより、微細化された半導体装置であっ
ても、歩留まりよく作製することが可能である。
また、本発明の一態様では、酸化物半導体膜及び絶縁膜をエッチングするためのマスクに
、スリミング処理を行うことにより、マスクを露光装置の解像限界以下、好ましくは１／
２以下、より好ましくは１／３以下の線幅まで微細化することが好ましい。例えば、線幅
は、３０ｎｍ以上２０００ｎｍ以下、好ましくは５０ｎｍ以上３５０ｎｍ以下とすること
ができる。これにより、トランジスタをより微細化することができる。
また、本発明の一態様では、島状の酸化物半導体膜上に形成された島状の絶縁膜をハード
マスクとして用い、第１の導電膜を研磨処理するため、研磨処理の際に、酸化物半導体膜
が削られてしまうことを防止することができる。
また、本発明の一態様では、研磨（切削、研削）処理として、例えば、化学的機械研磨（
Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を用いる
ことが好ましい。
本発明の一態様によれば、酸化物半導体膜と重畳する領域に設けられるゲート電極層を、
自己整合的に形成することができるため、酸化物半導体膜と、ゲート電極層との位置精度
を向上させることができる。これにより、トランジスタの形状や特性の劣化などを防止す
ることができる。
また、本発明の一態様によれば、酸化物半導体膜におけるゲート電極層が重畳しない領域
（Ｌｏｆｆ領域）を、できるだけ狭く形成することができる。これにより、トランジスタ
のオン電流の低下を抑制することができる。
したがって、本発明の一態様により、良好な特性を維持しつつ微細化を達成した半導体装
置を提供することができる。また、このような微細化された半導体装置を歩留まりよく提
供することができる。
半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一形態を示す断面図、平面図、及び回路図。 半導体装置の一形態を示す回路図及び斜視図。 半導体装置の一形態を示す断面図及び平面図。 半導体装置の一形態を示す回路図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を示すブロック図。 電子機器を示す図。
以下では、本明細書等に開示する発明の実施の形態について図面を用いて詳細に説明する
。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ること
は、当業者であれば容易に理解される。したがって、本発明は以下の記載内容に限定して
解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または
同様の機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返し
の説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同
じくし、特に符号を付さない場合がある。
なお、本明細書等において、第１、第２として付される序数詞は便宜上用いるものであり
、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するため
の事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置及び半導体装置の作製方法について
図１乃至図３を用いて説明する。
〈半導体装置の構成例〉
図１（Ａ）乃至図１（Ｃ）に半導体装置の例として、トランジスタ１３０の平面図及び断
面図を示す。図１（Ａ）は、トランジスタ１３０の平面図であり、図１（Ｂ）は、図１（
Ａ）のＡ１−Ａ２における断面図であり、図１（Ｃ）は、図１（Ａ）のＢ１−Ｂ２におけ
る断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１
３０の構成要素の一部（例えば、ゲート絶縁膜１１６、絶縁膜１２２など）を省略して図
示している。
図１（Ａ）乃至図１（Ｃ）に示すトランジスタ１３０は、絶縁表面を有する基板１００上
に設けられた酸化物半導体膜１０８と、酸化物半導体膜１０８の側面に接して設けられた
ソース電極層１１４ａ及びドレイン電極層１１４ｂと、酸化物半導体膜１０８、ソース電
極層１１４ａ、及びドレイン電極層１１４ｂ上に設けられたゲート絶縁膜１１６と、ゲー
ト絶縁膜１１６を介して酸化物半導体膜１０８と重畳する領域に設けられたゲート電極層
１２０と、を有する。
また、トランジスタ１３０上には、絶縁膜１２２が設けられており、絶縁膜１２２に設け
られた開口を介して、ソース電極層１１４ａと配線層１２４ａとが接して設けられ、また
、ドレイン電極層１１４ｂと配線層１２４ｂとが接して設けられている。さらに、基板１
００と酸化物半導体膜１０８との間に、下地絶縁膜１０２が設けられていてもよい。
ここで、ゲート電極層１２０は、酸化物半導体膜１０８の上面と、ソース電極層１１４ａ
及びドレイン電極層１１４ｂの上面との間に生じた段差により生じた凹部に設けられてい
る。また、酸化物半導体膜１０８において、ゲート電極層１２０が重畳しない領域（Ｌｏ
ｆｆ領域）は、ゲート絶縁膜１１６の膜厚（１ｎｍ以上２０ｎｍ以下）によって決定され
る。酸化物半導体膜１０８に、Ｌｏｆｆ領域が存在するが、ゲート絶縁膜１１６の膜厚と
同じであるため十分に短い。また、トランジスタ１３０がオン状態のときに、該Ｌｏｆｆ
領域にもゲート電極層１２０による電界がチャネル形成領域と同等にかかるため、オン状
態のときの該Ｌｏｆｆ領域の抵抗を十分に下げることが可能である。よって、トランジス
タ１３０のオン電流の低下を抑制することができる。
また、Ｌｏｆｆ領域は、ゲート絶縁膜１１６の膜厚（１ｎｍ以上２０ｎｍ以下）によって
形成されるため、精密なアライメントを行わずに、自己整合的に形成することができる。
ソース電極層１１４ａ及びドレイン電極層１１４ｂの膜厚は１０ｎｍ以上２００ｎｍ以下
であることが好ましく、酸化物半導体膜１０８の膜厚は、３ｎｍ以上３０ｎｍ以下である
ことが好ましい。
酸化物半導体膜１０８は、単結晶、多結晶（ポリクリスタルともいう）、又は非晶質（ア
モルファスともいう）などの状態をとる。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いたトランジスタは動作させた際のキャリア（電子）の界面散乱を低減でき、比
較的容易に、比較的高い電界効果移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めれば、該結晶性を有する酸化物半導体を用いたトランジスタは、アモルフ
ァス状態の酸化物半導体を用いたトランジスタ以上の電界効果移動度を得ることができる
。
また、酸化物半導体膜１０８として、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いることが
できる。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当
該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリ
ーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動
度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面又は表面に垂
直な方向に揃い、かつａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有
し、ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列し
ている。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。
本明細書等において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれる
こととする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面又は表面に垂
直な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状又は表面の断面形状
）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡ
Ｃ−ＯＳ膜が形成されたときの被形成面又は表面に垂直な方向となる。結晶部は、成膜す
ることにより、又は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタの
電気特性の変動を抑制することが可能である。よって、当該トランジスタは信頼性が高い
。
また、酸化物半導体膜１０８は、電子供与体（ドナー）となる水素または水などの不純物
が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体であ
ることが好ましい。高純度化された酸化物半導体は、ｉ型（真性半導体）又はｉ型に限り
なく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低い
という特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは
２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が
十分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体
膜を用いることにより、トランジスタのオフ電流を下げることができる。
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が低
いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチ
ャネル長が１０μｍの素子であっても、ソース端子とドレイン端子間の電圧（ドレイン電
圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定
限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オ
フ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ
／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子
に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オ
フ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半
導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該ト
ランジスタのオフ電流密度を測定した。その結果、トランジスタのソース端子とドレイン
端子間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られ
ることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いた
トランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著
しく低い。
なお、特に断りがない限り、本明細書等でオフ電流とは、ｎチャネル型トランジスタにお
いては、ドレイン端子をソース端子とゲート電極よりも高い電位とした状態において、ソ
ース端子の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース端子
とドレイン端子の間に流れる電流のことを意味する。或いは、本明細書等でオフ電流とは
、ｐチャネル型トランジスタにおいては、ドレイン端子をソース端子とゲート電極よりも
低い電位とした状態において、ソース端子の電位を基準としたときのゲート電極の電位が
０以上であるときに、ソース端子とドレイン端子の間に流れる電流のことを意味する。
〈トランジスタの作製工程の例〉
以下、本実施の形態に係るトランジスタ１３０の作製工程の例について、図２及び図３を
参照して説明する。
まず、基板１００上に、下地絶縁膜１０２を形成する（図２（Ａ）参照）。
基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理
工程に耐えうる程度の耐熱性を有することが好ましい。例えば、基板１００として、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、基板１００として、シリコ
ンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムな
どの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板の上に半導
体素子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いることにより、可撓性を有する半導体装置を
作製することができる。例えば、可撓性基板上に酸化物半導体膜１０８を含むトランジス
タ１３０を直接形成してもよいし、他の作製基板に酸化物半導体膜１０８を含むトランジ
スタ１３０を作製し、その後、可撓性基板に剥離、転置することにより、可撓性基板上に
トランジスタ１３０を形成してもよい。なお、作製基板から可撓性基板に剥離、転置する
ために、作製基板と酸化物半導体膜１０８を含むトランジスタ１３０との間に剥離層を設
けるとよい。
下地絶縁膜１０２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウ
ム、酸化ハフニウム、酸化ガリウム、またはこれらの混合材料を含む膜を用いて、単層構
造又は積層構造で形成される。但し、下地絶縁膜１０２は、酸化物絶縁膜を含む単層構造
または積層構造として、該酸化物絶縁膜が、後に形成される酸化物半導体膜１０４と接す
ることが好ましい。なお、下地絶縁膜１０２は、必ずしも設けなくともよい。
また、下地絶縁膜１０２は、化学量論的組成を超える酸素（以下、過剰な酸素とも記す）
を含む領域（以下、酸素過剰領域とも記す）を有することが好ましい。下地絶縁膜１０２
として、例えば、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）と
することが好ましい。下地絶縁膜１０２に含まれる過剰な酸素によって、後に形成される
酸化物半導体膜１０４（または酸化物半導体膜１０８）に存在する酸素欠損を補填するこ
とができる。また、下地絶縁膜１０２が積層構造の場合は、少なくとも酸化物半導体膜１
０４（または酸化物半導体膜１０８）と接する膜が酸素過剰領域を有することが好ましい
。下地絶縁膜１０２に酸素過剰領域を形成するためには、例えば、酸素雰囲気下にて下地
絶縁膜１０２を成膜すればよい。または、成膜後の下地絶縁膜１０２に、酸素（少なくと
も、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入することにより、酸
素過剰領域を形成してもよい。酸素の導入方法として、イオン注入法、イオンドーピング
法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などが挙げられ
る。
ここで、下地絶縁膜１０２に平坦化処理を行ってもよい。平坦化処理としては特に限定さ
れないが、研磨処理、ドライエッチング処理、プラズマ処理などを用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法をいう。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うことにより、下地絶縁膜１０２表面に付着している粉状物質（パーティクル、
ごみともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理を複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、下地絶縁膜１０２の表面状態に併せて適宜設定すればよい。
下地絶縁膜１０２に平坦化処理を行うことにより、下地絶縁膜１０２表面の平均面粗さ（
Ｒａ）を、０．１５ｎｍ以下、好ましくは０．１ｎｍ以下とすることができる。このよう
な平坦な表面に酸化物半導体膜１０４を成膜することにより、酸化物半導体膜１０４表面
も平坦にすることができる。さらに、酸化物半導体膜１０４をＣＡＡＣ−ＯＳ膜とする場
合には、結晶性を向上させることができるため好ましい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義され
ている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準
面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
Figure 0006097793
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ
１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ
２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に
投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａ
は原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測
定可能である。
次に、下地絶縁膜１０２上に酸化物半導体膜１０４を成膜する（図２（Ａ）参照）。酸化
物半導体膜１０４の膜厚は、例えば、３ｎｍ以上３０ｎｍ以下、好ましくは５ｎｍ以上２
０ｎｍ以下とする。
酸化物半導体膜１０４は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ
Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて成膜される。また、酸化物半導体膜１０４は、
スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で
成膜を行うスパッタリング装置を用いて成膜されてもよい。
酸化物半導体膜１０４を成膜する際、酸化物半導体膜１０４に含まれる水素濃度をできる
限り低減させることが好ましい。酸化物半導体膜１０４に含まれる水素濃度を低減させる
ためには、例えば、スパッタリング法を用いて成膜する場合、スパッタリング装置の処理
室内に供給する雰囲気ガスとして、水素、水、水酸基、又は水素化物などの不純物が除去
された高純度の希ガス（代表的には、アルゴン）、酸素、及び希ガスと酸素との混合ガス
を用いることが好ましい。
また、成膜室内の残留水分を除去しつつ、水素及び水などが除去されたスパッタガスを導
入して成膜を行うことで、成膜された酸化物半導体膜１０４に含まれる水素濃度を低減さ
せることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライ
オポンプを用いて排気した成膜室は、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含
む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、当該成膜
室で成膜された酸化物半導体膜１０４に含まれる不純物の濃度を低減できる。
また、酸化物半導体膜１０４を、スパッタリング法を用いて成膜する場合、成膜に用いる
金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９
．９％以下とすることが好ましい。相対密度が高い金属酸化物ターゲットを用いることに
より、成膜された酸化物半導体膜１０４を緻密な膜とすることができる。
酸化物半導体膜１０４に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あ
るいは亜鉛（Ｚｎ）を含むことが好ましい。特に、ＩｎとＺｎの双方を含むことが好まし
い。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのス
タビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、
他のスタビライザーとしてスズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、
ジルコニウム（Ｚｒ）のうちいずれか一または複数を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化
物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化
物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯと
も表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚ
ｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ
系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系
酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸
化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化
物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物
、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸
化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ
−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸
化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚ
ｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２
（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍
の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：
１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるい
はＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ
−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を
適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋
（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。
酸化物半導体膜１０４は、単層構造であってもよいし、積層構造であってもよい。また、
酸化物半導体膜１０４は、単結晶、多結晶、又は非晶質（アモルファスともいう）であっ
てもよいし、ＣＡＡＣ−ＯＳ膜であってもよい。
例えば、非晶質構造の酸化物半導体膜を成膜した後、熱処理を行うことによって、結晶性
を有する酸化物半導体膜１０４とすることもできる。非晶質構造の酸化物半導体膜を結晶
化させる熱処理の温度は、２５０℃以上７００℃以下、好ましくは、４００℃以上、より
好ましくは５００℃以上、さらに好ましくは５５０℃以上である。なお、当該熱処理は、
作製工程における他の熱処理と兼ねることも可能である。
酸化物半導体膜１０４としてＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形
成する方法としては、三つ挙げられる。一つ目は、成膜温度を２００℃以上４５０℃以下
として酸化物半導体膜１０４の成膜を行うことで、酸化物半導体膜１０４の被形成面また
は表面に対してｃ軸が垂直な方向に揃った結晶部を形成する方法である。二つ目は、酸化
物半導体膜１０４を薄く成膜した後、２００℃以上７００℃以下の熱処理を行うことで、
酸化物半導体膜１０４の被形成面または表面に対してｃ軸が垂直な方向に揃った結晶部を
形成する方法である。三つ目は、一層目として薄く成膜した後、２００℃以上７００℃以
下の熱処理を行い、さらに二層目の成膜を行うことで酸化物半導体膜１０４の被形成面ま
たは表面に対してｃ軸が垂直な方向に揃った結晶部を形成する方法である。
また、酸化物半導体膜１０４に含まれる過剰な水素及び水などの不純物を除去（脱水化処
理、脱水素化処理ともいう）するための熱処理を行ってもよい。熱処理の温度は、３００
℃以上７００℃以下、または基板の歪み点未満とする。熱処理は、減圧下または窒素雰囲
気下などで行うことができる。
この熱処理を行うことによって、ｎ型の導電性を付与する不純物である水素を酸化物半導
体膜１０４から除去することができる。例えば、脱水化又は脱水素化のための熱処理後、
酸化物半導体膜１０４に含まれる水素濃度を、５×１０１９／ｃｍ３以下、好ましくは５
×１０１８／ｃｍ３以下とすることができる。
なお、脱水化または脱水素化のための熱処理は、酸化物半導体膜１０４の成膜後であれば
、トランジスタ１３０の作製工程において、どのタイミングで行ってもよい。但し、ゲー
ト絶縁膜１１６または絶縁膜１２２として酸化アルミニウムを用いる場合には、当該酸化
アルミニウム膜を形成する前に行うことが好ましい。また、脱水化または脱水素化のため
の熱処理は、複数回行ってもよく、他の熱処理と兼ねても良い。
なお、下地絶縁膜１０２に酸素過剰領域が形成されている場合、脱水化または脱水素化の
ための熱処理を、酸化物半導体膜１０４を島状に加工するまえに行うと、下地絶縁膜１０
２に含まれる酸素が熱処理によって外方拡散されるのを防止することができるため好まし
い。
熱処理において、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが
含まれないことが好ましい。または、熱処理装置に導入する窒素、又はヘリウム、ネオン
、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９
．９９９９９％）以上（すなわち、不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ
以下）とすることが好ましい。
また、熱処理で酸化物半導体膜１０４を加熱した後、加熱温度を維持、またその加熱温度
から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、または超乾燥
エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定し
た場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、よ
り好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガス又は一酸化二窒素ガス
に、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する酸素ガス又
は一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス又は一酸化
二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが
好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化又は脱水素化処理による
不純物の排除工程によって同時に減少してしまった酸素を供給することによって、酸化物
半導体膜１０４を高純度化及びｉ型（真性）化することができる。
次に、酸化物半導体膜１０４上に、絶縁膜１０６を成膜する（図２（Ｂ）参照）。
絶縁膜１０６は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、
酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、
酸化ハフニウム、酸化ガリウム、またはこれらの混合材料を含む膜を用いて成膜される。
また、絶縁膜１０６は、後に形成される導電膜を研磨処理する際のハードマスクとして用
いる膜であるため、研磨処理に耐えうる厚さに形成することが好ましい。
なお、絶縁膜１０６の成膜後に、上述した熱処理（結晶化、脱水化、または脱水素化のた
めの熱処理）を行ってもよい。
次に、酸化物半導体膜１０４及び絶縁膜１０６上にマスクを形成して、エッチング処理を
行うことにより、島状の酸化物半導体膜１０８及び島状の絶縁膜１１０を形成する（図２
（Ｃ）参照）。ここで、酸化物半導体膜１０４及び絶縁膜１０６上に形成されるマスクは
、フォトリソグラフィ法などによって形成されたマスクに、スリミング処理を行うことに
よって、より微細なパターンを有するマスクとすることが好ましい。
スリミング処理としては、例えば、ラジカル状態の酸素（酸素ラジカル）などを用いるア
ッシング処理を適用することができる。スリミング処理はフォトリソグラフィ法などによ
って形成されたマスクをより微細なパターンに加工できる処理であれば、アッシング処理
に限定する必要はない。また、スリミング処理によって形成されるマスクによってトラン
ジスタのチャネル長（Ｌ）が決定されることになるため、当該スリミング処理としては制
御性の良好な処理を適用すればよい。
スリミング処理の結果、フォトリソグラフィ法などによって形成されたマスクを、露光装
置の解像限界以下、好ましくは１／２以下、より好ましくは１／３以下の線幅まで微細化
することが可能である。例えば、線幅は、３０ｎｍ以上２０００ｎｍ以下、好ましくは５
０ｎｍ以上３５０ｎｍ以下とすることができる。該マスクを用いて、酸化物半導体膜１０
４及び絶縁膜１０６を加工することにより、トランジスタのさらなる微細化を達成するこ
とができる。
なお、マスクにアッシング処理を施しながら酸化物半導体膜１０４及び絶縁膜１０６をエ
ッチングすることで、端部にテーパ形状を有する酸化物半導体膜１０８及び絶縁膜１１０
としてもよい。
次に、酸化物半導体膜１０８及び絶縁膜１１０上に、ソース電極層及びドレイン電極層（
これと同じ層で形成される配線を含む）となる導電膜１１２を成膜する（図２（Ｄ）参照
）。導電膜１１２は、単層構造としてもよいし、積層構造としてもよい。
導電膜１１２は、プラズマＣＶＤ法またはスパッタリング法等により形成することができ
る。また、導電膜１１２の材料として、後の加熱処理に耐えられる材料を用いる。導電膜
１１２として、例えば、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素
を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリ
ブデン膜、窒化タングステン膜）などを用いることができる。また、アルミニウム、銅な
どの金属膜の下側及び上側の少なくとも一方に、チタン、モリブデン、タングステンなど
の高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タ
ングステン膜）を積層させた構成としてもよい。
また、導電膜１１２の材料として、導電性の金属酸化物材料を用いることもできる。導電
性の金属酸化物膜として、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化
亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）
、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）、又はこれらの金属酸化物膜に酸化シ
リコンを含ませたものを用いることができる。また、上記金属膜と、上記金属酸化物膜の
積層構造とすることもできる。
次に、導電膜１１２に研磨（切削、研削）処理を行うことにより、絶縁膜１１０が露出す
るように導電膜１１２の一部を除去する（図２（Ｅ）参照）。該研磨処理によって、酸化
物半導体膜１０８と重畳する領域の導電膜１１２が除去される。研磨（切削、研削）方法
としては化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ：ＣＭＰ）処理を好適に用いることができる。本実施の形態では、ＣＭＰ処理によって
酸化物半導体膜１０８と重畳する領域の導電膜１１２を除去する。
なお、本実施の形態では、酸化物半導体膜１０８と重畳する領域の導電膜１１２の除去に
ＣＭＰ処理を用いたが、他の研磨（研削、切削）処理を用いてもよい。又は、ＣＭＰ処理
等の研磨処理と、エッチング（ドライエッチング、ウェットエッチング）処理や、プラズ
マ処理などを組み合わせてもよい。例えば、ＣＭＰ処理後、ドライエッチング処理やプラ
ズマ処理（逆スパッタリングなど）を行い、処理表面の平坦性向上を図ってもよい。研磨
処理に、エッチング処理、プラズマ処理などを組み合わせて行う場合、工程順は特に限定
されず、導電膜１１２の材料、膜厚、及び表面の凹凸状態に合わせて適宜設定すればよい
。
酸化物半導体膜１０８上に導電膜１１２を形成して研磨処理を行う場合、研磨処理によっ
て、酸化物半導体膜１０８表面が削られてしまい、導電膜１１２の上面よりも酸化物半導
体膜１０８の上面が低くなってしまうおそれがある。本実施の形態では、島状の絶縁膜１
１０をハードマスクとして用いることにより、酸化物半導体膜１０８表面が削られること
なく、導電膜１１２に研磨処理を行うことができるため好ましい。
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣ
ＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ
研磨を行うことが好ましい。このように研磨レートの異なる研磨を組み合わせることによ
って、導電膜１１２の表面の平坦性をより向上させることができる。
次に、絶縁膜１１０を除去することで、酸化物半導体膜１０８の表面を露出させる。その
後、導電膜１１２上にマスクを形成して、エッチング処理を行うことにより、ソース電極
層１１４ａ及びドレイン電極層１１４ｂを形成する（図３（Ａ）参照）。絶縁膜１１０の
除去は、ドライエッチングを用いて行うことが好ましい。
ソース電極層１１４ａ及びドレイン電極層１１４ｂを、レジストマスクを用いたエッチン
グにより形成する場合には、線幅の細い酸化物半導体膜１０８に合わせて、高いアライメ
ント精度が要求される。本実施の形態で示すトランジスタの作製方法では、ソース電極層
１１４ａ及びドレイン電極層１１４ｂを形成する際、研磨処理を用いて行うことで、自己
整合的に酸化物半導体膜１０８の側面と接するソース電極層１１４ａ及びドレイン電極層
１１４ｂを形成することができる。これにより、酸化物半導体膜１０８のチャネル長方向
の幅が微細化されている場合であっても、精密な加工を正確に行うことができる。よって
、半導体装置の作製工程において、ソース電極層１１４ａ及びドレイン電極層１１４ｂの
形状に、ばらつきが少ない微細な構造を有するトランジスタ１３０を歩留まりよく作製す
ることができる。
なお、絶縁膜１１０を除去した後、露出した酸化物半導体膜１０８に、酸素（少なくとも
、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入してもよい。
酸化物半導体膜１０８に酸素を導入することによって、酸化物半導体膜１０８を高純度化
、及びｉ型（真性）化することができる。高純度化し、ｉ型（真性）化した酸化物半導体
膜を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
酸素の導入工程は、酸化物半導体膜１０８に酸素導入する場合、酸化物半導体膜１０８に
直接導入してもよいし、後に形成されるゲート絶縁膜１１６を通過して酸化物半導体膜１
０８へ導入してもよい。ゲート絶縁膜１１６を通過して酸化物半導体膜１０８に酸素を導
入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプ
ランテーション法などを用いればよい。また、露出された酸化物半導体膜１０８へ直接酸
素を導入する場合は、上記の方法に加えてプラズマ処理なども用いることができる。なお
、酸化物半導体膜１０８への酸素の導入は、複数回行ってもよい。
次に、酸化物半導体膜１０８、ソース電極層１１４ａ、及びドレイン電極層１１４ｂ上に
ゲート絶縁膜１１６を成膜する（図３（Ｂ）参照）。
ゲート絶縁膜１１６は、１ｎｍ以上２０ｎｍ以下の膜厚で、スパッタリング法、ＭＢＥ法
、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いて成膜される。また、ゲート絶
縁膜１１６を、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセッ
トされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。また、ゲート絶縁膜１
１６は、作製するトランジスタのサイズやゲート絶縁膜１１６の段差被覆性を考慮して形
成することが好ましい。なお、ゲート絶縁膜１１６の膜厚によって、酸化物半導体膜１０
８におけるＬｏｆｆ領域を決定することができるため、Ｌｏｆｆ領域を自己整合的に形成
することができる。
ゲート絶縁膜１１６は、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン
、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いることがで
きる。また、ゲート絶縁膜１１６の材料として酸化ハフニウム、酸化イットリウム、ハフ
ニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウム
シリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡ
ｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲ
ートリーク電流を低減できる。ゲート絶縁膜１１６は、これらの材料を用いて、単層構造
または積層構造で形成される。
また、下地絶縁膜１０２と同様に、ゲート絶縁膜１１６は酸素過剰領域を有すると、ゲー
ト絶縁膜１１６に含まれる過剰な酸素によって、酸化物半導体膜１０８の酸素欠損を補填
することが可能であるため好ましい。ゲート絶縁膜１１６が積層構造の場合は、少なくと
も酸化物半導体膜１０８と接する層において酸素過剰領域を有することが好ましい。ゲー
ト絶縁膜１１６に酸素過剰領域を設けるには、例えば、酸素雰囲気下にてゲート絶縁膜１
１６を成膜すればよい。又は、成膜後のゲート絶縁膜１１６に、酸素（少なくとも、酸素
ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して、酸素過剰領域を形成し
ても良い。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマ
ージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
なお、成膜後のゲート絶縁膜１１６に酸素を導入する場合、当該酸素導入処理によって同
時に酸化物半導体膜１０８へ酸素を導入してもよい。また、ゲート絶縁膜１１６に酸素を
導入した後に、熱処理を行うのが好ましい。熱処理の温度は、例えば３００℃以上４５０
℃以下とすることができる。なお、当該熱処理は、酸化物半導体膜１０８からの脱水化処
理又は脱水素化処理と兼ねることが可能である。
なお、ゲート絶縁膜１１６への酸素の導入処理は、ゲート絶縁膜１１６の成膜後であれば
そのタイミングは特に限定されない。また、酸素の導入方法を複数組み合わせて用いるこ
ともできる。例えば、ゲート絶縁膜１１６成膜後に、イオン注入法及びプラズマ処理によ
って酸素を導入して、熱処理を施してもよい。
次に、ゲート絶縁膜１１６上にゲート電極層（これと同じ層で形成される配線を含む）と
なる導電膜１１８を成膜する（図３（Ｃ）参照）。導電膜１１８は、単層構造としてもよ
いし、積層構造としてもよい。
導電膜１１８は、プラズマＣＶＤ法またはスパッタリング法等により形成することができ
る。また、導電膜１１８の材料として、モリブデン、チタン、タンタル、タングステン、
アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、ま
たは上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タ
ングステン膜）等を用いることができる。また、導電膜１１８として、リン等の不純物元
素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどの
シリサイド膜を用いてもよい。
また、導電膜１１８として、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料
と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜１１６と接する導電膜１１８（後のゲート電極層）の一層として、窒
素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩ
ｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒
素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を
用いることができる。これらの膜は、５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電
子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタのしき
い値電圧をプラス側にシフトさせることができ、所謂ノーマリーオフのスイッチング素子
を実現できる。
次に、導電膜１１８に研磨（切削、研削）処理を行うことにより、ゲート絶縁膜１１６の
一部が露出するように導電膜１１８の一部を除去する。該研磨処理によって、ソース電極
層１１４ａ及びドレイン電極層１１４ｂと重畳する領域の導電膜１１８が除去される。本
実施の形態では、ＣＭＰ処理によって、ソース電極層１１４ａ及びドレイン電極層１１４
ｂと重畳する領域の導電膜１１８を除去する。
酸化物半導体膜１０８よりも膜厚が大きいソース電極層１１４ａ及びドレイン電極層１１
４ｂにより、酸化物半導体膜１０８の上面と、ソース電極層１１４ａ及びドレイン電極層
１１４ｂの上面との間に段差が生じている。この段差を利用して、ゲート絶縁膜１１６上
に形成された導電膜１１８を研磨処理することにより、ソース電極層１１４ａ及びドレイ
ン電極層１１４ｂと重畳する領域の導電膜１１８を除去することができる。
次に、導電膜１１８上にマスクを形成して、エッチング処理を行うことにより、ゲート電
極層１２０を形成する（図３（Ｄ）参照）。これにより、酸化物半導体膜１０８と重畳す
る領域に、ゲート電極層１２０を形成することができる。
ゲート電極層１２０を、レジストマスクを用いたエッチングにより形成する場合には、線
幅の細い酸化物半導体膜と、線幅の細いゲート電極層との精密なアライメントが要求され
る。本実施の形態で示すトランジスタの作製方法では、酸化物半導体膜１０８と重畳する
領域にゲート電極層１２０を形成する際、研磨処理を用いて行うことで、酸化物半導体膜
１０８と重畳する領域に自己整合的にゲート電極層１２０を形成することができる。これ
により、酸化物半導体膜１０８のチャネル長方向の幅が微細化されている場合であっても
、精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、ゲー
ト電極層１２０の形状に、ばらつきが少ない微細な構造を有するトランジスタを歩留まり
よく作製することができる。
次に、ゲート絶縁膜１１６及びゲート電極層１２０上に、絶縁膜１２２を形成する（図３
（Ｅ）参照）。絶縁膜１２２は、単層構造としてもよいし、積層構造としてもよい。
絶縁膜１２２は、プラズマＣＶＤ法、スパッタリング法、または蒸着法により形成するこ
とができる。特に、スパッタリング法など、絶縁膜１２２に、水、水素等の不純物を混入
させない方法を適宜用いて形成することが好ましい。
絶縁膜１２２としては、酸化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、また
は酸化ガリウムなどの無機絶縁膜などを用いることができる。また、絶縁膜１２２として
、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ジルコニウム、酸化ラン
タン、酸化バリウム、または金属窒化物（例えば、窒化アルミニウム膜）も用いることが
できる。
なお、絶縁膜１２２として、酸化アルミニウム膜を設けることが好ましい。酸化アルミニ
ウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果
（ブロック効果）が高い。したがって、トランジスタ作製工程中及び作製後において、電
気特性の変動要因となる水素、水分などの不純物の酸化物半導体膜１０８への混入、及び
酸化物半導体膜１０８から酸素が放出することを防止する保護膜として機能するため好ま
しく適用することができる。
酸化物半導体膜１０４の成膜時と同様に、絶縁膜１２２の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜した絶縁膜１２２に含まれる不純物の濃度を低減
できる。また、絶縁膜１２２の成膜室内の残留水分を除去するための排気手段としては、
ターボ分子ポンプにコールドトラップを加えたものであってもよい。
次に、絶縁膜１２２及びゲート絶縁膜１１６に、ソース電極層１１４ａ又はドレイン電極
層１１４ｂに達する開口を形成し、開口に配線層となる導電膜を成膜する。その後、該導
電膜上にマスクを形成し、エッチング処理を行うことにより、配線層１２４ａ及び配線層
１２４ｂを形成する（図３（Ｅ）参照）。配線層１２４ａ及び配線層１２４ｂを用いて他
のトランジスタや素子と接続させ、様々な回路を形成することができる。
配線層１２４ａ及び配線層１２４ｂはゲート電極層１２０、ソース電極層１１４ａ、又は
ドレイン電極層１１４ｂと同様の材料及び方法を用いて形成することができる。例えば、
配線層１２４ａ及び配線層１２４ｂは、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃ
ｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）か
ら選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタ
ン膜、窒化モリブデン膜、窒化タングステン膜）などを用いて形成することができる。ま
た、アルミニウム、銅などの金属膜の下側及び上側の少なくとも一方に、チタン、モリブ
デン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒
化モリブデン膜、窒化タングステン膜）を積層させた構成としてもよい。
また、配線層１２４ａ及び配線層１２４ｂの材料として、導電性の金属酸化物を用いるこ
ともできる。導電性の金属酸化物として、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（Ｓ
ｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴ
Ｏと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）又はこれらの金属酸化
物材料に酸化シリコンを含ませたものを用いることができる。また、上記導電性材料と、
上記金属酸化物材料の積層構造とすることもできる。
例えば、配線層１２４ａ及び配線層１２４ｂとして、モリブデン膜の単層、窒化タンタル
膜と銅膜との積層、又は窒化タンタル膜とタングステン膜との積層などを用いることがで
きる。
以上の工程によって、本実施の形態のトランジスタ１３０が形成される。
本発明の一態様によれば、酸化物半導体膜の側面に接するソース電極層及びドレイン電極
層を、自己整合的に形成することができるため、酸化物半導体膜と、ソース電極層及びド
レイン電極層との位置精度を向上させることができる。また、酸化物半導体膜と重畳する
領域に設けられるゲート電極層を、自己整合的に形成することができるため、酸化物半導
体膜と、ゲート電極層との位置精度を向上させることができる。これにより、トランジス
タの形状や特性の劣化などを防止することができる。
また、本発明の一態様によれば、ゲート電極層が、ゲート絶縁膜を介してソース電極層ま
たはドレイン電極層と重畳する領域を自己整合的に形成することができる。これにより、
トランジスタのオン電流の低下を抑制することができる。
このように、本発明の一態様では、微細化に伴う問題点を解消することができるため、結
果として、トランジスタサイズを十分に小さくすることが可能になる。トランジスタサイ
ズを十分に小さくすることで、半導体装置の占める面積が小さくなるため、半導体装置の
取り数が増大する。これにより、半導体装置あたりの製造コストは抑制される。また、半
導体装置が小型化されるため、従来の半導体装置と同程度の大きさでさらに機能が高めら
れた半導体装置を実現することができる。また、チャネル長の縮小による、動作の高速化
、低消費電力化などの効果を得ることもできる。つまり、本発明の一態様により酸化物半
導体を用いたトランジスタの微細化が達成されることで、これに付随する様々な効果を得
ることが可能である。
したがって、本発明の一態様により、良好な特性を維持しつつ微細化を達成した半導体装
置を提供することができる。また、このような微細化された半導体装置を歩留まりよく提
供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係るトランジスタを使用し、電力が供給されない状
況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を
、図面を用いて説明する。
図４は、半導体装置の構成の一例である。図４（Ａ）に、半導体装置の断面図を、図４（
Ｂ）に半導体装置の平面図を、図４（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで
、図４（Ａ）は、図４（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
図４（Ａ）及び図４（Ｃ）に示す半導体装置（メモリセル２９０）は、下部に第１の半導
体材料を用いたトランジスタ２６０を有し、上部に第２の半導体材料を用いたトランジス
タ１３０を有する。トランジスタ１３０として、実施の形態１で示したトランジスタ１３
０の構造を適用している。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが
望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）
とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を
用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジ
スタは、その特性により長時間の電荷保持を可能とする。
トランジスタ２６０に用いる半導体材料として、例えば、シリコン、ゲルマニウム、シリ
コンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半
導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半
導体材料を用いたトランジスタは、十分な高速動作が可能である。
なお、上記トランジスタ２６０及びトランジスタ１３０は、いずれもｎチャネル型トラン
ジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるの
はいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態１に示
すトランジスタ１３０を、トランジスタ２６０として用いる他、半導体装置に用いられる
材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必
要はない。
図４（Ａ）におけるトランジスタ２６０は、半導体材料（例えば、シリコンなど）を含む
基板２００に設けられたチャネル形成領域２１６と、チャネル形成領域２１６を挟むよう
に設けられた不純物領域２２０と、不純物領域２２０に接する金属間化合物領域２２４と
、チャネル形成領域２１６上に設けられたゲート絶縁膜２０８と、ゲート絶縁膜２０８上
に設けられたゲート電極層２１０と、を有する。なお、図において、明示的にはソース電
極層やドレイン電極層を有しない場合があるが、便宜上、このような状態を含めてトラン
ジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、
ソース領域やドレイン領域を含めてソース電極層やドレイン電極層と表現することがある
。つまり、図４において、ソース電極層との記載には、ソース領域が含まれうる。
基板２００上にはトランジスタ２６０を囲むように素子分離絶縁膜２０６が設けられてお
り、トランジスタ２６０を覆うように絶縁膜２２８、及び絶縁膜２３０が設けられている
。なお、トランジスタ２６０において、ゲート電極層２１０の側面に側壁絶縁膜（サイド
ウォール絶縁膜）を設け、不純物濃度が異なる領域を含む不純物領域２２０としてもよい
。
単結晶半導体基板を用いたトランジスタ２６０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。本実施の形態では、トランジスタ２６０を覆うように絶縁膜を２層
形成する。但し絶縁膜は、単層としてもよいし、３層以上の積層としてもよい。トランジ
スタ１３０および容量素子１３２の形成前の処理として、トランジスタ２６０上に形成さ
れた絶縁膜にＣＭＰ処理を施して、平坦化した絶縁膜２２８、絶縁膜２３０を形成し、同
時にゲート電極層２１０の上面を露出させる。
絶縁膜２２８、絶縁膜２３０は、例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化ア
ルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸
化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜
２２８、絶縁膜２３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成するこ
とができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜
２２８、絶縁膜２３０を形成してもよい。
なお、本実施の形態において、絶縁膜２２８として窒化シリコン膜、絶縁膜２３０として
酸化シリコン膜を用いる。
絶縁膜２３０表面において、酸化物半導体膜１０８形成領域に、平坦化処理を行うことが
好ましい。本実施の形態では、研磨処理（例えばＣＭＰ処理）により十分に平坦化した（
好ましくは絶縁膜２３０表面の平均面粗さは０．１５ｎｍ以下）絶縁膜２３０上に酸化物
半導体膜１０８を形成する。
図４（Ａ）に示すトランジスタ１３０は、酸化物半導体をチャネル形成領域に用いたトラ
ンジスタである。ここで、トランジスタ１３０に含まれる酸化物半導体膜１０８は、水素
や水などの不純物が低減され、酸素欠損が低減されたものであることが望ましい。このよ
うな酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１３０を得るこ
とができる。
トランジスタ１３０は、オフ電流が小さいため、これを用いることにより長期にわたり記
憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは
、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、
消費電力を十分に低減することができる。
また、トランジスタ１３０のゲート電極層１２０は、酸化物半導体膜１０８の上面と、ソ
ース電極層１１４ａ及びドレイン電極層１１４ｂの上面との間に生じた段差により生じた
凹部に設けられている。また、酸化物半導体膜１０８において、ゲート電極層１２０が重
畳しない領域（Ｌｏｆｆ領域）は、ゲート絶縁膜１１６の膜厚（１ｎｍ以上２０ｎｍ以下
）によって決定される。酸化物半導体膜１０８に、Ｌｏｆｆ領域が存在するが、ゲート絶
縁膜１１６の膜厚と同じであるため十分に短い。また、トランジスタ１３０がオン状態の
ときに、該Ｌｏｆｆ領域にもゲート電極層１２０による電界がチャネル形成領域と同等に
かかるため、オン状態のときの該Ｌｏｆｆ領域の抵抗を十分に下げることが可能である。
よって、トランジスタ１３０のオン電流の低下を抑制することができる。
また、Ｌｏｆｆ領域は、ゲート絶縁膜１１６の膜厚（１ｎｍ以上２０ｎｍ以下）によって
形成されるため、精密なアライメントを行わずに、自己整合的に形成することができる。
また、ゲート絶縁膜１１６を介して、トランジスタ１３０のソース電極層１１４ａと重畳
する領域には、導電膜１２６が設けられており、ソース電極層１１４ａと、ゲート絶縁膜
１１６と、導電膜１２６とによって、容量素子１３２が構成される。すなわち、トランジ
スタ１３０のソース電極層１１４ａは、容量素子１３２の一方の電極として機能し、導電
膜１２６は、容量素子１３２の他方の電極として機能する。なお、容量が不要の場合には
、容量素子１３２を設けない構成とすることもできる。また、容量素子１３２は、別途、
トランジスタ１３０の上方に設けてもよい。なお、導電膜１２６は、ゲート電極層１２０
の形成後に、導電膜を成膜し、マスクを用いてエッチング処理を行うことにより形成され
る。
また、トランジスタ１３０及び容量素子１３２を覆うように、絶縁膜１２２が設けられて
いる。絶縁膜１２２は、単層構造または積層構造で形成される。
絶縁膜１２２上にはトランジスタ１３０と、他のトランジスタを接続するための配線層１
２８が設けられている。配線層１２８は、絶縁膜１２２及びゲート絶縁膜１１６などに形
成された開口を介してドレイン電極層１１４ｂと電気的に接続される。配線層１２８の材
料及び形成方法は、実施の形態１に示す配線層１２４ａ、１２４ｂの記載を参酌できる。
図４（Ａ）及び図４（Ｂ）において、トランジスタ２６０と、トランジスタ１３０とは、
少なくとも一部が重畳するように設けられており、トランジスタ２６０のソース領域また
はドレイン領域と酸化物半導体膜１０８の一部が重畳するように設けられていることが好
ましい。また、トランジスタ１３０及び容量素子１３２が、トランジスタ２６０の少なく
とも一部と重畳するように設けられている。例えば、容量素子１３２の導電膜１２６は、
トランジスタ２６０のゲート電極層２１０と少なくとも一部が重畳して設けられている。
このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図るこ
とができるため、高集積化を図ることができる。
次に、図４（Ａ）及び図４（Ｂ）に対応する回路構成の一例を図４（Ｃ）に示す。
図４（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ２６０のソース電
極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ２６０の
ドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）
とトランジスタ１３０のソース電極層またはドレイン電極層とは、電気的に接続され、第
４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１３０のゲート電極層とは、電気的に接
続されている。そして、トランジスタ２６０のゲート電極層と、トランジスタ１３０のソ
ース電極層またはドレイン電極層は、容量素子１３２の電極の一方と電気的に接続され、
第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１３２の電極の他方は電気的に接続されて
いる。
図４（Ｃ）に示す半導体装置では、トランジスタ２６０のゲート電極層の電位が保持可能
という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である
。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ
１３０がオン状態となる電位にして、トランジスタ１３０をオン状態とする。これにより
、第３の配線の電位が、トランジスタ２６０のゲート電極層、および容量素子１３２に与
えられる。すなわち、トランジスタ２６０のゲート電極層には、所定の電荷が与えられる
（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷
、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線
の電位を、トランジスタ１３０がオフ状態となる電位にして、トランジスタ１３０をオフ
状態とすることにより、トランジスタ２６０のゲート電極層に与えられた電荷が保持され
る（保持）。
トランジスタ１３０のオフ電流は極めて小さいため、トランジスタ２６０のゲート電極層
の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態
で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２６０のゲート
電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジ
スタ２６０をｎチャネル型とすると、トランジスタ２６０のゲート電極層にＨｉｇｈレベ
ル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ２６０のゲ
ート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより
低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２６０を「オン
状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線
の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ２６０
のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレ
ベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば
、トランジスタ２６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合に
は、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ２６０は「オフ
状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を
読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態
にかかわらずトランジスタ２６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈ
より小さい電位を第５の配線に与えればよい。または、ゲート電極層の状態にかかわらず
トランジスタ２６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電
位を第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、実施の形態１に示すトランジスタを使用し、電力が供給されな
い状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置につ
いて、実施の形態２に示した構成と異なる構成について、図５及び図６を用いて説明を行
う。
図５（Ａ）は、半導体装置の回路構成の一例を示し、図５（Ｂ）は半導体装置の一例を示
す概念図である。まず、図５（Ａ）に示す半導体装置について説明を行い、続けて図５（
Ｂ）に示す半導体装置について、以下説明を行う。
図５（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１３０のソース電極
層又はドレイン電極層とは電気的に接続され、ワード線ＷＬとトランジスタ１３０のゲー
ト電極層とは電気的に接続され、トランジスタ１３０のソース電極層又はドレイン電極層
と容量素子１３２の第１の端子とは電気的に接続されている。
次に、図５（Ａ）に示す半導体装置（メモリセル３９０）に、情報の書き込みおよび保持
を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ１３０がオン状態となる電位として、トラン
ジスタ１３０をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子１３２の
第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１
３０がオフ状態となる電位として、トランジスタ１３０をオフ状態とすることにより、容
量素子１３２の第１の端子の電位が保持される（保持）。
酸化物半導体を用いたトランジスタ１３０は、オフ電流が極めて小さいという特徴を有し
ている。このため、トランジスタ１３０をオフ状態とすることで、容量素子１３２の第１
の端子の電位（あるいは、容量素子１３２に蓄積された電荷）を極めて長時間にわたって
保持することが可能である。
次に、情報の読み出しについて説明する。トランジスタ１３０がオン状態となると、浮遊
状態であるビット線ＢＬと容量素子１３２とが導通し、ビット線ＢＬと容量素子１３２の
間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電
位の変化量は、容量素子１３２の第１の端子の電位（あるいは容量素子１３２に蓄積され
た電荷）によって、異なる値をとる。
例えば、容量素子１３２の第１の端子の電位をＶ、容量素子１３２の容量をＣ、ビット線
ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前の
ビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、
（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル３９０の状態とし
て、容量素子１３２の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとす
ると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１
）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×
ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができ
る。
このように、図５（Ａ）に示す半導体装置は、トランジスタ１３０のオフ電流が極めて小
さいという特徴から、容量素子１３２に蓄積された電荷は長時間にわたって保持すること
ができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度
を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また
、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能であ
る。
次に、図５（Ｂ）に示す半導体装置について、説明を行う。
図５（Ｂ）に示す半導体装置は、上部に記憶回路として図５（Ａ）に示したメモリセル３
９０を複数有するメモリセルアレイ３０１ａ及び３０１ｂを有し、下部に、メモリセルア
レイ３１０（メモリセルアレイ３０１ａ及び３０１ｂ）を動作させるために必要な周辺回
路３２０を有する。なお、周辺回路３２０は、メモリセルアレイ３０１ａ、メモリセルア
レイ３０１ｂとそれぞれ電気的に接続されている。
図５（Ｂ）に示した構成とすることにより、周辺回路３２０をメモリセルアレイ３１０（
メモリセルアレイ３０１ａ及び３０１ｂ）の真下に設けることができるため半導体装置の
小型化を図ることができる。
周辺回路３２０に設けられるトランジスタは、トランジスタ１３０とは異なる半導体材料
を用いることがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム
、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いること
が好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いた
トランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高
速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能で
ある。
なお、図５（Ｂ）に示した半導体装置では、メモリセルアレイ３１０（メモリセルアレイ
３０１ａと、メモリセルアレイ３０１ｂが積層された構成）を例示したが、積層するメモ
リセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成と
しても良い。
次に、図５（Ａ）に示したメモリセル３９０の具体的な構成について図６を用いて説明を
行う。
図６は、メモリセル３９０の構成の一例である。図６（Ａ）に、メモリセル３９０の断面
図を、図６（Ｂ）にメモリセル３９０の平面図をそれぞれ示す。ここで、図６（Ａ）は、
図６（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。
図６（Ａ）及び図６（Ｂ）に示すトランジスタ１３０は、実施の形態１で示した構成と同
一の構成とすることができる。
ゲート絶縁膜１１６を介して、トランジスタ１３０のソース電極層１１４ａと重畳する領
域には、導電膜１２６が設けられており、ソース電極層１１４ａと、ゲート絶縁膜１１６
と、導電膜１２６とによって、容量素子１３２が構成される。すなわち、トランジスタ１
３０のソース電極層１１４ａは、容量素子１３２の一方の電極として機能し、導電膜１２
６は、容量素子１３２の他方の電極として機能する。
また、トランジスタ１３０のゲート電極層１２０は、酸化物半導体膜１０８の上面と、ソ
ース電極層１１４ａ及びドレイン電極層１１４ｂの上面との間に生じた段差により生じた
凹部に設けられている。また、酸化物半導体膜１０８において、ゲート電極層１２０が重
畳しない領域（Ｌｏｆｆ領域）は、ゲート絶縁膜１１６の膜厚（１ｎｍ以上２０ｎｍ以下
）によって決定される。酸化物半導体膜１０８に、Ｌｏｆｆ領域が存在するが、ゲート絶
縁膜１１６の膜厚と同じであるため十分に短い。また、トランジスタ１３０がオン状態の
ときに、該Ｌｏｆｆ領域にもゲート電極層１２０による電界がチャネル形成領域と同等に
かかるため、オン状態のときの該Ｌｏｆｆ領域の抵抗を十分に下げることが可能である。
よって、トランジスタ１３０のオン電流の低下を抑制することができる。
また、Ｌｏｆｆ領域は、ゲート絶縁膜１１６の膜厚（１ｎｍ以上２０ｎｍ以下）によって
形成されるため、精密なアライメントを行わずに、自己整合的に形成することができる。
トランジスタ２６０及び容量素子１３２上には、絶縁膜１２２が単層構造または積層構造
で設けられている。そして、絶縁膜１２２上にはメモリセル３９０と、隣接するメモリセ
ルを接続するための配線層１２８が設けられている。配線層１２８は、絶縁膜１２２及び
ゲート絶縁膜１１６などに形成された開口を介してトランジスタ１３０のドレイン電極層
１１４ｂと電気的に接続されている。但し、配線層１２８とドレイン電極層１１４ｂとを
直接接続してもよい。なお、配線層１２８は、図５（Ａ）の回路図におけるビット線ＢＬ
に相当する。
図６（Ａ）及び図６（Ｂ）において、トランジスタ１３０のドレイン電極層１１４ｂは、
隣接するメモリセルに含まれるトランジスタのソース電極層としても機能することができ
る。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図
ることができるため、高集積化を図ることができる。
なお、メモリセルアレイを積層構造とする場合には、配線層１２８上にさらに絶縁膜を形
成し、該絶縁膜上にトランジスタ１３０と同様に、酸化物半導体を用いたトランジスタを
形成すればよい。
図６（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を
図ることができるため、高集積化を図ることができる。
以上のように、多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジス
タにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため
、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、
リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減
することができる。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動
作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（よ
り広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備える
ことで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回
路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電
子書籍などの携帯機器に応用した場合の例を図７乃至図１０を用いて説明する。
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶
などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される
理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。
一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴があ
る。
通常のＳＲＡＭは、図７（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８
０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー
８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０
４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つ
のメモリセルが６個のトランジスタで構成されているため、セル面積が大きいという欠点
がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１
００〜１５０Ｆ２である。このため、ＳＲＡＭはビットあたりの単価が各種メモリの中で
最も高い。
それに対して、ＤＲＡＭはメモリセルが図７（Ｂ）に示すようにトランジスタ８１１、保
持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆
動している。１つのセルが１トランジスタ、１容量の構成になっており、面積が小さい。
ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッ
シュが必要であり、書き換えをおこなわない場合でも電力を消費する。
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり
、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ
消費電力が低減することができる。
図８に携帯機器のブロック図を示す。図８に示す携帯機器はＲＦ回路９０１、アナログベ
ースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路
９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコ
ントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声
回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９
１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケ
ーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（Ｉ
Ｆ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成され
ており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報
の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に
低減することができる。
図９に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用
した例を示す。図９に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ
９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、
メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及
びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディ
スプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示
するディスプレイ９５７が接続されている。
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成され
る（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に
記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイ
ッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ
、表示される。
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周
期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読
み出される。
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡ
に変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データ
Ｂ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される
。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出
されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、
ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５
５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像デー
タＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモ
リ９５２に記憶されるまで継続される。
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データ
の読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９
５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使
用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に
採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可
能で、且つ消費電力が十分に低減することができる。
図１０に電子書籍のブロック図を示す。図１０はバッテリー１００１、電源回路１００２
、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボ
ード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、デ
ィスプレイコントローラ１０１０によって構成される。
ここでは、図１０のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用す
ることができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ
。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが
電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキ
ング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太
くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが
指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合には
フラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の
形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高
速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が
可能で、且つ消費電力を低減した携帯機器が実現される。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態５）
本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について
説明する。
図１１（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。先の実施の形態
に示すトランジスタを、表示部３００３に適用することができる。また、図示しないが、
本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装
置を適用することができる。先の実施の形態に係る半導体装置を適用することにより、情
報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減
したノート型のパーソナルコンピュータとすることができる。
図１１（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。先の実施の形態に示すトランジスタを、表示
部３０２３に適用することができる。また、図示しないが、本体内部にある演算回路、無
線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。
先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出し
が高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯情報端末（ＰＤＡ）
とすることができる。
図１１（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７
０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０
３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１１（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１１（Ｃ）では表示部２７０７）に画像を表示することができる。先の実施の
形態に示すトランジスタを、表示部２７０５及び表示部２７０７に適用することができる
。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の
実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を
適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能
で、且つ消費電力を低減した電子書籍２７００とすることができる。
また、図１１（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備
えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持た
せた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図１１（Ｄ）は、スマートフォンであり、筐体２８００と、ボタン２８０１と、マイクロ
フォン２８０２と、タッチパネルを備えた表示部２８０３と、スピーカー２８０４と、カ
メラ用レンズ２８０５と、を具備し、携帯型電話機としての機能を有する。先の実施の形
態に示すトランジスタを、表示部２８０３に適用することができる。また、図示しないが
、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶
装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、
情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低
減した携帯電話とすることができる。
表示部２８０３は、使用形態に応じて表示の方向が適宜変化する。また、表示部２８０３
と同一面上にカメラ用レンズ２８０５を備えているため、テレビ電話が可能である。スピ
ーカー２８０４及びマイクロフォン２８０２は音声通話に限らず、テレビ電話、録音、再
生などが可能である。
また、外部接続端子２８０６はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接
続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また
、外部メモリスロット（図示せず）に記録媒体を挿入し、より大量のデータ保存及び移動
に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１１（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。先の実施の形態に示すトランジスタを、表示部（Ａ）３０５
７及び表示部（Ｂ）３０５５に適用することができる。また、図示しないが、本体内部に
ある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用す
ることもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込
みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減したデジタ
ルビデオカメラとすることができる。
図１１（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。先の実施の形態に示すトランジスタを、表示部９６０３に適用する
ことができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回
路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る
半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記
憶保持が可能で、且つ消費電力を低減したテレビジョン装置９６００とすることができる
。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
１００ 基板
１０２ 下地絶縁膜
１０４ 酸化物半導体膜
１０６ 絶縁膜
１０８ 酸化物半導体膜
１１０ 絶縁膜
１１２ 導電膜
１１４ａ ソース電極層
１１４ｂ ドレイン電極層
１１６ ゲート絶縁膜
１１８ 導電膜
１２０ ゲート電極層
１２２ 絶縁膜
１２４ａ 配線層
１２４ｂ 配線層
１２６ 導電膜
１２８ 配線層
１３０ トランジスタ
１３２ 容量素子
２００ 基板
２０６ 素子分離絶縁膜
２０８ ゲート絶縁膜
２１０ ゲート電極層
２１６ チャネル形成領域
２２０ 不純物領域
２２４ 金属間化合物領域
２２８ 絶縁膜
２３０ 絶縁膜
２６０ トランジスタ
２９０ メモリセル
３０１ａ メモリセルアレイ
３０１ｂ メモリセルアレイ
３１０ メモリセルアレイ
３２０ 周辺回路
３９０ メモリセル
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ ボタン
２８０２ マイクロフォン
２８０３ 表示部
２８０４ スピーカー
２８０５ カメラ用レンズ
２８０６ 外部接続端子
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５６ バッテリー
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (4)

  1. 第１の酸化物層と、
    ＩｎとＧａとＺｎとを有する第２の酸化物層と、
    ソース電極と、
    ドレイン電極と、
    ゲート絶縁層と、
    ゲート電極と、を有する半導体装置であって、
    前記第１の酸化物層は、前記第２の酸化物層と接する領域を有し、
    前記第１の酸化物層は、前記ソース電極と接する領域を有し、
    前記第１の酸化物層は、前記ドレイン電極と接する領域を有し、
    前記ソース電極の側面は、前記第２の酸化物層と接する領域を有し、
    前記ドレイン電極の側面は、前記第２の酸化物層と接する領域を有し、
    前記第２の酸化物層の上面は、前記ソース電極と接する領域を有さず、
    前記第２の酸化物層の上面は、前記ドレイン電極と接する領域を有さず、
    前記ゲート絶縁層は、前記ソース電極の側面と接して向き合う第１の領域を有し、
    前記ゲート絶縁層は、前記ドレイン電極の側面と接して向き合う第２の領域を有し、
    前記第１の領域において、前記ゲート絶縁層は前記ゲート電極と接する領域を有し、
    前記第２の領域において、前記ゲート絶縁層は前記ゲート電極と接する領域を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記ゲート絶縁層の膜厚は、１ｎｍ以上２０ｎｍ以下であることを特徴とする半導体装置。
  3. 請求項１または２において、
    前記ゲート電極は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属、またはそれらの金属窒化物からなることを特徴とする半導体装置
  4. 請求項１乃至請求項３のいずれか一項において、
    前記ソース電極およびドレイン電極は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属、またはそれらの金属窒化物からなることを特徴とする半導体装置。
JP2015132371A 2011-10-13 2015-07-01 半導体装置 Active JP6097793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015132371A JP6097793B2 (ja) 2011-10-13 2015-07-01 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011226229 2011-10-13
JP2011226229 2011-10-13
JP2015132371A JP6097793B2 (ja) 2011-10-13 2015-07-01 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012225695A Division JP6063700B2 (ja) 2011-10-13 2012-10-11 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2015173297A JP2015173297A (ja) 2015-10-01
JP6097793B2 true JP6097793B2 (ja) 2017-03-15

Family

ID=48085393

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012225695A Expired - Fee Related JP6063700B2 (ja) 2011-10-13 2012-10-11 半導体装置の作製方法
JP2015132371A Active JP6097793B2 (ja) 2011-10-13 2015-07-01 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012225695A Expired - Fee Related JP6063700B2 (ja) 2011-10-13 2012-10-11 半導体装置の作製方法

Country Status (2)

Country Link
US (3) US9117916B2 (ja)
JP (2) JP6063700B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6022880B2 (ja) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
US9293592B2 (en) 2013-10-11 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI662709B (zh) * 2014-04-07 2019-06-11 緯創資通股份有限公司 電子元件及其製作方法
KR102481037B1 (ko) 2014-10-01 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선층 및 그 제작 방법
US9954113B2 (en) * 2015-02-09 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Transistor including oxide semiconductor, semiconductor device including the transistor, and electronic device including the transistor
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
JP6850096B2 (ja) * 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
KR102652370B1 (ko) 2017-02-15 2024-03-27 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 및 박막 트랜지스터를 포함하는 전자 기기
US10964527B2 (en) * 2018-06-21 2021-03-30 Applied Materials, Inc. Residual removal
US11056552B2 (en) * 2019-08-13 2021-07-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and method of manufacturing same

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69023765T2 (de) 1990-07-31 1996-06-20 Ibm Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur.
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
JP3103159B2 (ja) * 1991-07-08 2000-10-23 株式会社東芝 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6271542B1 (en) 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
JP2005354035A (ja) * 2004-05-14 2005-12-22 Toppan Printing Co Ltd 半導体装置の形成方法
US7504663B2 (en) 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
JP4942950B2 (ja) * 2004-05-28 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007299850A (ja) * 2006-04-28 2007-11-15 Seiko Epson Corp 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4176785B2 (ja) * 2006-06-02 2008-11-05 株式会社東芝 スイッチング素子、半導体装置及びそれらの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5145666B2 (ja) * 2006-07-31 2013-02-20 株式会社リコー 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5337347B2 (ja) * 2007-02-28 2013-11-06 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102598248B (zh) 2009-10-21 2015-09-23 株式会社半导体能源研究所 半导体器件
SG10201406934WA (en) * 2009-10-29 2014-11-27 Semiconductor Energy Lab Semiconductor device
WO2011062067A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR101770976B1 (ko) * 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011077926A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102326104B1 (ko) * 2009-12-25 2021-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101745749B1 (ko) 2010-01-20 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8415731B2 (en) * 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US8436403B2 (en) 2010-02-05 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor provided with sidewall and electronic appliance
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101780841B1 (ko) 2010-02-26 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102341927B1 (ko) * 2010-03-05 2021-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20180020327A (ko) * 2010-03-08 2018-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
CN110718557B (zh) * 2010-03-08 2023-12-26 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2011142371A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011152286A1 (en) * 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011101969B4 (de) * 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2012008390A1 (en) * 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI621184B (zh) * 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5888990B2 (ja) 2011-01-12 2016-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW202320146A (zh) 2011-01-26 2023-05-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI552345B (zh) 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2012102183A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2012102182A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
KR102014876B1 (ko) * 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013008403A1 (ja) * 2011-07-08 2013-01-17 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) * 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6022880B2 (ja) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20130092943A1 (en) 2013-04-18
US20160204268A1 (en) 2016-07-14
US9570594B2 (en) 2017-02-14
US9117916B2 (en) 2015-08-25
JP6063700B2 (ja) 2017-01-18
JP2013102147A (ja) 2013-05-23
JP2015173297A (ja) 2015-10-01
US20150279977A1 (en) 2015-10-01
US9269798B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
JP6097793B2 (ja) 半導体装置
JP6081790B2 (ja) 半導体装置及び半導体装置の作製方法
JP6408644B2 (ja) 半導体装置
JP6026839B2 (ja) 半導体装置
JP6091905B2 (ja) 半導体装置
US9218966B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8861288B2 (en) Level-shift circuit and semiconductor integrated circuit
JP6345299B2 (ja) 半導体装置
JP6022880B2 (ja) 半導体装置及び半導体装置の作製方法
JP6034125B2 (ja) 半導体装置、及び半導体装置の作製方法
JP6126357B2 (ja) 半導体装置及び半導体装置の作製方法
JP6125803B2 (ja) 半導体装置
JP5948037B2 (ja) 半導体装置の作製方法
JP6088852B2 (ja) 半導体装置の作製方法、及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R150 Certificate of patent or registration of utility model

Ref document number: 6097793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250