JP6089572B2 - 磁気抵抗効果素子のリセット回路 - Google Patents

Description

本発明は、磁気抵抗効果素子のリセット回路に関し、特に、磁気抵抗効果素子のフリー層の磁化方向をリセットするための技術に関する。

外部磁場により物質の電気抵抗が変化する磁気抵抗効果の中でも、特にその相対変化の度合いが大きい巨大磁気抵抗効果を利用するＧＭＲ（Giant Magneto Resistive effect：巨大磁気抵抗効果）素子が知られている。一般に、ＧＭＲ素子は、２つの強磁性薄膜層の間に非磁性薄膜層を配置した多層構造を有している。一方の強磁性薄膜層は、磁化方向が外部磁場によって変化しないように固定されたピンド層であり、他方の強磁性薄膜層は、磁化方向が外部磁場に応じて変化するフリー層である。このようなＧＭＲ素子は、ピンド層の固定された磁化方向に対し、外部磁場に応じてフリー層の磁化方向が相対的に回転することによって電気抵抗が変化する。

従来、上記のようなＧＭＲ素子は、磁気メモリや、磁気ディスク装置の読み出しヘッドなどに広く用いられていた（例えば特許文献１，２）。しかし、近年では、スマートフォンやタブレット端末、ノート型パソコン（ＰＣ）などのような携帯機器においてナビゲーションシステムを支援するための電子コンパスとして、ＧＭＲ素子が地磁気センサーとしても利用される傾向にある。

ＧＭＲ素子を内蔵するセンサーデバイスが携帯機器に組み込まれると、その携帯機器の使用環境によってＧＭＲ素子が強磁場に曝されてしまう可能性がある。その場合、ＧＭＲ素子が外部強磁場による影響を受け、フリー層の磁化方向が初期状態とは異なる方向に変化してしまい、それ以後、正常な出力信号を出力することができなくなる。これを防止するため、センサーデバイスは、ＧＭＲ素子の近傍にコイルを配置しており、そのコイルに電流を流すことによってフリー層の磁化方向を元の初期状態に戻すためのリセット動作を行う構成となっている。

図９は、コイルに電流を流すための従来のリセット回路の一例を示す図である。図９に示すように、従来のリセット回路は、コイル１０４と、スイッチ素子１０５とを有し、コイル１０４の一端が携帯機器などの内部に設けられる電源電圧ＶＤＤに接続され、他端がスイッチ素子１０５を介して接地された構成である。そしてＧＭＲ素子のフリー層をリセットする際には、スイッチ素子１０５に制御信号Ｓｃを与えてスイッチ素子１０５をオンにし、コイル１０４にリセット電流ＩＲを流すようにしている。コイル１０４に流すリセット電流ＩＲは通常２０ｍＡ〜１００ｍＡ程度であり、これによりフリー層の磁化方向を初期状態に戻すことが可能な磁場を発生する。

特開２００４−１４６６８８号公報 特開２００４−１６５４４２号公報

ところで、ＧＭＲ素子を内蔵するセンサーデバイスは多種多様な機器に実装され、それらの機器に応じて電源電圧ＶＤＤの仕様が異なるのが一般的であり、例えば１．６Ｖ〜３．８Ｖの範囲内のいずれかの値で使用される。特に近年は、スマートフォンなどのような小型の携帯機器の分野において電源電圧ＶＤＤが低くなる傾向にあるのに対し、ＰＣなどの分野では電源電圧ＶＤＤが高い電圧で使用され続ける傾向もある。そのため、近年ではセンサーデバイスが使用される電源電圧ＶＤＤの仕様範囲がさらに広がる傾向にある。

そのような状況の下で、図９に示すような従来のリセット回路を採用すると、電源電圧ＶＤＤが比較的低いときには、フリー層の磁化方向を初期状態に戻すために適度な電流をコイル１０４に流すことができる反面、電源電圧ＶＤＤが比較的高いときには、フリー層の磁化方向を初期状態に戻すために必要以上の過電流がコイル１０４に流れてしまうことになる。そのため、電源電圧ＶＤＤが大きくなる程、ＧＭＲ素子のフリー層をリセットする際の消費電力が増加してしまうという問題が生じると共に、電流密度の増加に伴って発生するマイグレーションでの破損が問題となる。

マイグレーションによる破損の問題は、電源ラインや接地ラインなどの配線パターンを十分に太くしてレイアウトすることにより解消することが可能であるが、その場合は、コスト上昇を招くだけでなく、チップサイズの大型化を避けられない。そのため、配線パターンを太くレイアウトすることによる解決手法は、特にスマートフォンなどのような小型の携帯機器には適さない。

本発明は、上記課題を解決するためになされたものであり、コイルに流れる電流を一定の範囲内に制御することにより、マイグレーションを生じさせることなく、磁気抵抗効果素子のフリー層をリセットできるようにした磁気抵抗効果素子のリセット回路を提供することを、その目的とするものである。

上記目的を達成するため、本発明は、磁気抵抗効果素子のリセット回路において、磁気抵抗効果素子を備えて構成される磁気センサーと、前記磁気抵抗効果素子の近傍に配置され、外部電源から出力される電流によって前記磁気抵抗効果素子におけるフリー層の磁化方向をリセットするための磁場を発生するコイルと、前記外部電源の電源電圧に関わらず、前記コイルに流す電流を、予め定められた下限値と上限値の範囲内の定電流に調整する電流調整回路と、を備える構成を解決手段として採用するものである。

また上記構成において、前記電流調整回路は、定電流源から出力される定電流を第１抵抗に流すことによって基準電圧を生成し、該基準電圧を前記コイルの一端に接続された第２抵抗に印加することによって、前記コイルに流れる電流を、前記下限値と上限値の範囲内の一定値に調整することを特徴とする構成を採用しても良い。

また上記構成において、前記電流調整回路は、前記コイルの一端に、互いに並列に接続された複数のトランジスタを有し、前記外部電源の電源電圧に応じて前記複数のトランジスタのそれぞれを選択的にオンオフすることにより、前記コイルに流れる電流を、前記下限値と上限値の範囲内の値に制御することを特徴とする構成を採用するようにしても良い。

また上記構成において、前記電流調整回路は、前記外部電源の電源電圧を測定する測定回路をさらに備え、該測定回路の測定結果に基づいて前記複数のトランジスタのそれぞれを選択的にオンオフすることを特徴とする構成を採用しても良い。

さらに上記構成において、前記磁気センサーは複数の磁気抵抗効果素子を備えており、前記電流調整回路は、前記複数の磁気抵抗効果素子のそれぞれに対応して配置される複数のコイルに対し、前記下限値と上限値の範囲内となる定電流を個別に流すことによって各磁気抵抗効果素子におけるフリー層の磁化方向をリセットすることを特徴とする構成を採用しても良い。

本発明によれば、外部電源の電源電圧に関わらず、コイルに流す電流を、予め定められた下限値と上限値の範囲内の定電流に調整するため、マイグレーションを生じさせることなく、磁気抵抗効果素子のフリー層をリセットすることが可能になる。

ＧＭＲ素子のリセット回路が設けられるセンサーデバイスの一構成例を示す図である ＧＭＲ素子の一構成例を示す断面図である。 リセット回路によって電流が調整される範囲を示す概念図である。 第１実施形態におけるＧＭＲ素子のリセット回路の一構成例を示す図である。 第１実施形態における電源電圧と電流との関係を示す図である。 第２実施形態におけるＧＭＲ素子のリセット回路の一構成例を示す図である。 第２実施形態において電源電圧と電流との関係を示す図である。 第３実施形態におけるＧＭＲ素子のリセット回路の一構成例を示す図である。 コイルに電流を流すための従来のリセット回路の一例を示す図である。

以下、本発明に関する幾つかの好ましい実施形態について図面を参照しつつ詳細に説明する。尚、以下の実施形態においては、磁気抵抗効果素子の一例として、主にＧＭＲ素子を利用する形態について説明する。また、以下において参照する各図面では、互いに共通する部材に同一符号を付しており、それらについての重複する説明は省略する。

（第１実施形態）
図１は、本発明に関するＧＭＲ素子のリセット回路７が設けられるセンサーデバイス１の一構成例を示す図である。このセンサーデバイス１は、例えばスマートフォンやタブレット端末、ノート型パソコン、デスクトップ型パソコン、カーナビゲーションシステムなどのような機器に搭載され、ＧＭＲ素子の磁気検知機能によって、それらの機器に電子コンパスの機能を付与するための地磁気センサーとして利用される。図１に示すように、センサーデバイス１は、複数のＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄで構成されるセンサー部２と、センサー部２から出力される信号を増幅するアンプ部５と、アンプ部５から出力されるアナログ信号をディジタル信号に変換してセンサー出力ＳＧを出力するＡ／Ｄ変換部６と、複数のＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄのそれぞれをリセットするためのリセット回路７とを備えて構成される。これら各部は、センサーデバイス１が搭載される機器の外部電源に接続され、その外部電源から供給される電源電圧ＶＤＤによって動作する。

センサー部２は、図１に示すように、４つのＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄがブリッジ回路を構成しており、これにより１軸の地磁気センサーが形成されている。地磁気方向を正確に検知するためには、互いに直交する３軸方向について地磁気を検知することが好ましいため、実際には、センサーデバイス１に４つのＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄから成るブリッジ回路が３組実装されるが、図１では説明を簡単にするために１組だけを例示している。

図２は、ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄの一構成例を示す断面図である。図２に示すように、ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄは、半導体層１５と配線層１６とから成る半導体チップ１７の表面上に形成される。ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄは、２つの強磁性体層１１，１３の間に非磁性体層１２を配置し、さらに一方の強磁性体層１１に反強磁性体層１０を結合させた多層構造を有し、半導体チップ１７の表面から順に、反強磁性体層１０、強磁性体層１１、非磁性体層１２及び強磁性体層１３が積層されている。このうち、強磁性体層１１は反強磁性体層１０によって磁化方向が固定されたピンド層となっており、外部磁場が作用してもその磁化方向は変化しない。これに対し、最上部の強磁性体層１３は、予め磁化された磁化方向が外部磁場に応じて変化するフリー層となっている。例えばフリー層１３の磁化方向は、ピンド層１１の磁化方向に対して平面視で略９０度の角度を成すように予め設定されている。これに外部磁場が作用すると、その外部磁場に応じてフリー層１３の磁化方向が平面視で回転し、ピンド層１１の磁化方向との成す角度が変位することにより、ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄの電気抵抗が変化する。したがって、４つのＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄのそれぞれを同一平面内において異なる方向の地磁気に感度を有するように配置して図１のようなブリッジ回路を構成することにより、そのブリッジ回路の２つの中点の電位バランスの変化でその平面内における地磁気方向を検知することができる。

センサーデバイス１に設けられたリセット回路７は、外部からの強磁場によってフリー層１３の磁化方向が初期方向から反転してしまった場合に、そのフリー層１３の磁化方向を初期方向に戻してリセットするための回路である。例えば、リセット回路７は、センサーデバイス１への電源投入時、或いは、センサーデバイス１が所定値以上の強磁場を検知した直後に、フリー層１３の磁化方向を初期方向に戻すためのリセット動作を行う。

このリセット回路７は、図１に示すように、４つのＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄの近傍に配置されたコイル４ａ，４ｂ，４ｃ，４ｄを備えている。これらのコイル４ａ，４ｂ，４ｃ，４ｄは、例えば図２に示すように、各ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄの直下において半導体チップ１７の３〜４層構造で構成される配線層１６に形成される。そしてリセット回路７は、これらコイル４ａ，４ｂ，４ｃ，４ｄに対して個別に外部電源から出力される電流をリセット電流ＩＲとして流すことにより、フリー層１３の磁化方向を初期状態に戻すために必要な磁場を発生させてリセットする。

このときリセット回路７は、各コイル４ａ，４ｂ，４ｃ，４ｄに流すリセット電流ＩＲを、所定範囲内の定電流に調整する。図３は、リセット回路７によってリセット電流ＩＲが調整される範囲を示す概念図である。図３に示すように、リセット回路７は、外部電源の電源電圧ＶＤＤに関わらず、各コイル４ａ，４ｂ，４ｃ，４ｄに流すリセット電流ＩＲを、所定の下限値Ｉｍｉｎと上限値Ｉｍａｘの範囲内（図３の斜線領域内）の定電流に調整する。つまり、各コイル４ａ，４ｂ，４ｃ，４ｄに流れるリセット電流ＩＲが所定の下限値Ｉｍｉｎに満たない場合には、フリー層１３の磁化方向を初期状態に戻すために必要十分な磁場が発生しないため、リセット回路７は、外部から供給される電源電圧ＶＤＤに関わらず、リセット電流ＩＲが所定の下限値Ｉｍｉｎ以上となるように調整する。逆に、各コイル４ａ，４ｂ，４ｃ，４ｄに流れるリセット電流ＩＲが所定の上限値Ｉｍａｘを越える場合にはセンサーデバイス１内の電源ラインや接地ラインの電流密度が増加し、マイグレーションによる破損が生じる可能性があるため、リセット回路７はそれを防止すべく、外部から供給される電源電圧ＶＤＤに関わらず、リセット電流ＩＲが所定の上限値Ｉｍａｘ以下となるように調整する。以下、本実施形態におけるリセット回路７の具体的構成例について説明する。

図４は、第１実施形態におけるＧＭＲ素子のリセット回路７の構成例を示す図である。このリセット回路７は、外部電源の電源電圧ＶＤＤに関わらず、各コイル４ａ，４ｂ，４ｃ，４ｄに流すリセット電流ＩＲを、予め定められた下限値Ｉｍｉｎと上限値Ｉｍａｘの範囲内の定電流に調整する電流調整回路８を備えている。図４に示す電流調整回路８は、電源電圧ＶＤＤに接続される定電流源２１と、その定電流源２１に直列接続される抵抗値Ｒａの第１抵抗２２と、非反転入力端子が定電流源２１と第１抵抗２２との間に接続されるオペアンプ２３と、オペアンプ２３の出力端子と反転入力端子との間を開閉するスイッチ２４と、第１〜第４ドライブ回路２５，２６，２７，２８とを備えている。また各コイル４ａ，４ｂ，４ｃ，４ｄの一端は電源電圧ＶＤＤに接続され、他端は第１〜第４ドライブ回路２５〜２８のそれぞれに接続されている。尚、定電流源２１が出力する定電流Ｉｒは、電源電圧ＶＤＤに依存しない一定の微小な電流である。

第１ドライブ回路２５は、オペアンプ２３からの出力信号によってオンオフするＭＯＳ電界効果トランジスタ（以下、単に「トランジスタ」と呼ぶ）２９と、トランジスタ２９のソース端子と接地端子との間に接続される抵抗値Ｒｂの第２抵抗３０と、オペアンプ２３の出力端子とトランジスタ２９のゲート端子との間に介挿されるスイッチ３１と、オペアンプ２３の反転入力端子とトランジスタ２９のソース端子との間に介挿されるスイッチ３２と、トランジスタ２９のゲート端子と接地端子との間に介挿されるスイッチ３３とを備えている。またトランジスタ２９のドレイン端子はコイル４ａに接続される。

第２〜第４ドライブ回路２６，２７，２８は、第１ドライブ回路２５と同様の構成であるため説明を省略する。またスイッチ２４，３１，３２，３３は、それぞれリセット回路７に設けられる図示しない制御回路によってオンオフが切り替えられるようになっている。

次に上記構成を有する電流調整回路８の動作について説明する。第１ドライブ回路２５を駆動してコイル４ａにリセット電流ＩＲを流す際には、図４に示すように、スイッチ２４，３３を開とし、スイッチ３１，３２を閉とする。その状態で定電流源２１から出力される定電流Ｉｒを第１抵抗２２に流し、オペアンプ２３の非反転入力端子に基準電圧（Ｉｒ・Ｒａ）を発生させる。これにより、オペアンプ２３は、トランジスタ２９をオンさせて反転入力端子が基準電圧と同電圧となるように動作する。その結果、基準電圧が第２抵抗３０に印加されることとなり、外部電源から出力される電流が、コイル４ａ及びトランジスタ２９を介して第２抵抗３０に流れる。このときコイル４ａに流れる電流がリセット電流ＩＲとなり、ＩＲ＝（Ｒａ／Ｒｂ）・Ｉｒで表される。したがって、第１抵抗２２及び第２抵抗３０の抵抗値Ｒａ，Ｒｂを予め適切な値に設定しておくことにより、電源電圧ＶＤＤに依存することなく、リセット電流ＩＲを上述した下限値Ｉｍｉｎと上限値Ｉｍａｘの範囲内の定電流に調整して流すことができる。

そしてリセット電流ＩＲを一定時間流すと、ＧＭＲ素子３ａの初期化が完了するため、第１ドライブ回路２５のスイッチ３１，３２を開とし、スイッチ３３を閉とする。その後、上記と同様にして第２〜第４ドライブ回路２６〜２８を順に動作させていくことにより、他のＧＭＲ素子３ｂ，３ｃ，３ｄを初期化することができる。全てのＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄの初期化が完了すると、スイッチ２４を閉としてリセット動作を終了する。

以上のように本実施形態のリセット回路７は、定電流源２１から出力される定電流Ｉｒを第１抵抗２２に流すことによって基準電圧を生成し、その基準電圧をコイル４ａ，４ｂ，４ｃ，４ｄの一端に接続された第２抵抗３０に印加することによって、各コイル４ａ，４ｂ，４ｃ，４ｄに流れるリセット電流ＩＲを、所定の下限値Ｉｍｉｎと上限値Ｉｍａｘの範囲内の一定値に調整する構成である。このような構成によれば、外部電源から供給される電源電圧ＶＤＤに依存することなく、リセット電流ＩＲを一定の範囲内に制御することが可能であるため、電源ラインや接地ラインなどの配線パターンを太く設計しなくてもマイグレーションを生じさせることがなく、しかも各ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄにおけるフリー層１３の磁化方向を良好に初期状態にリセットすることが可能である。

また本実施形態のリセット回路７によれば、仮にセンサーデバイス１が搭載された機器の充電中に電源電圧ＶＤＤが上昇する場合であっても、リセット動作を行う際に各コイル４ａ，４ｂ，４ｃ，４ｄに流れるリセット電流ＩＲを上昇させることなく、一定値に保つことが可能である。

ただし、本実施形態におけるリセット回路７の構成では、外部電源から供給される電源電圧ＶＤＤが一定レベルよりも低くなり、電源電圧ＶＤＤと、第１抵抗２２によって生成される基準電圧との差がトランジスタ２９をオンさせるために必要なゲート−ソース間電圧よりも低くなると、トランジスタ２９が正常にオンしなくなり、適切なリセット電流ＩＲを流すことができなくなる。図５は、第１実施形態において電源電圧ＶＤＤと各コイル４ａ，４ｂ，４ｃ，４ｄに流れるリセット電流ＩＲとの関係を示す図である。図５に示すように電源電圧ＶＤＤが所定値ＶＬよりも低くなると、リセット電流ＩＲが減少する傾向が現れる。この傾向が現れる所定値ＶＬをなるべく小さな値にするためには、オン抵抗のより小さなトランジスタ２９を用いる必要があるが、そうするとトランジスタ２９のサイズが大型化する。そのため、本実施形態のリセット回路７は、小型で且つ電源電圧ＶＤＤが低くなる傾向にあるスマートフォンなどのような小型機器よりも、電源電圧ＶＤＤが高い傾向にある機器に搭載されることが好ましい。

（第２実施形態）
次に第２実施形態について説明する。本実施形態では、小型で且つ電源電圧ＶＤＤが低くなる傾向にあるスマートフォンなどのような小型機器にも良好に適用可能なリセット回路７を例示する。尚、本実施形態でもリセット回路７が設けられるセンサーデバイス１の構成は第１実施形態で説明したものと同様であるため、説明を省略する。

図６は、第２実施形態におけるＧＭＲ素子のリセット回路７の構成例を示す図である。このリセット回路７もまた、外部電源の電源電圧ＶＤＤに関わらず、各コイル４ａ，４ｂ，４ｃ，４ｄに流すリセット電流ＩＲを、予め定められた下限値Ｉｍｉｎと上限値Ｉｍａｘの範囲内の定電流に調整する電流調整回路８を備えている。図６に示す電流調整回路８は、電源電圧ＶＤＤを所定の分圧比で分圧する分圧抵抗４１，４２と、電源電圧ＶＤＤに依存しない基準電圧Ｖｒｅｆ（ただし、Ｖｒｅｆ＜ＶＤＤ）を分圧して複数の基準分圧値を出力する抵抗４３，４４，４５，４６と、電源電圧ＶＤＤの分圧値を複数の基準分圧値のそれぞれと比較するコンパレータ４７，４８，４９と、制御回路５０と、制御回路５０に接続される第１〜第４ドライブ回路２５，２６，２７，２８とを備えている。

分圧抵抗４１，４２と、抵抗４３，４４，４５，４６と、コンパレータ４７，４８，４９とによって構成される回路は、電源電圧ＶＤＤを測定する測定回路である。すなわち、複数のコンパレータ４７，４８，４９は、電源電圧ＶＤＤの分圧値を、それぞれ異なる基準分圧値と比較し、電源電圧ＶＤＤに応じたコードを出力する。制御回路５０は、その電源電圧ＶＤＤに応じたコード出力に基づき、第１〜第４ドライブ回路２５，２６，２７，２８のそれぞれを駆動し、各コイル４ａ，４ｂ，４ｃ，４ｄに流すリセット電流ＩＲを調整する。

第１ドライブ回路２５は、互いに並列に接続された複数のトランジスタ５５，５６，５７，５８を有し、それら複数のトランジスタ５５，５６，５７，５８のドレイン端子がコイル４ａの一端に接続され、ソース端子が接地端子に接続された構成である。また複数のトランジスタ５５，５６，５７，５８のゲート端子は、制御回路５０に接続される。複数のトランジスタ５５，５６，５７，５８は、それぞれ特性が異なるものであり、例えばオン抵抗がそれぞれ異なる値となっている。そのため、複数のトランジスタ５５，５６，５７，５８は、それぞれオンしたときにドレイン−ソース間に流れる電流が異なる値となる。尚、第２〜第４ドライブ回路２６，２７，２８は、それぞれコイル４ｂ〜４ｄにリセット電流ＩＲを流すためのものであり、その構成は第１ドライブ回路２５と同様である。

上記のような回路構成の場合、制御回路５０は、外部電源の電源電圧ＶＤＤに応じて複数のトランジスタ５５，５６，５７，５８のそれぞれを選択的にオンオフすることにより、コイル４ａに流れるリセット電流ＩＲを、上述した下限値Ｉｍｉｎと上限値Ｉｍａｘの範囲内の値に制御する。このとき、制御回路５０は、一のトランジスタだけをオンさせるようにしても良いし、複数のトランジスタを同時にオンさせるようにしても良い。尚、第２〜第４ドライブ回路２６〜２８を駆動して他のコイル４ｂ，４ｃ，４ｄにリセット電流ＩＲを流す場合もこれと同様である。

図７は、第２実施形態において電源電圧ＶＤＤと各コイル４ａ，４ｂ，４ｃ，４ｄに流れるリセット電流ＩＲとの関係を示す図である。図７に示すように、本実施形態では電源電圧ＶＤＤが複数の基準電圧Ｖｔｈ１，Ｖｔｈ２，Ｖｔｈ３と比較されてオンするトランジスタが選択的に切り替えられるため、電源電圧ＶＤＤに応じてリセット電流ＩＲは鋸波状に変化する。ここで、基準電圧Ｖｔｈ１，Ｖｔｈ２，Ｖｔｈ３は、基準電圧Ｖｒｅｆを分圧した基準分圧値に基づく電圧である。例えば、ＶＤＤ≦Ｖｔｈ１のときには、トランジスタ５５がオンし、リセット電流ＩＲが一定範囲内に制御される。また例えば、Ｖｔｈ１＜ＶＤＤ≦Ｖｔｈ２のときには、トランジスタ５６がオンし、リセット電流ＩＲが一定範囲内に制御される。このように本実施形態では、電源電圧ＶＤＤが比較的高電圧となる場合、或いは比較的低電圧となる場合のいずれであっても、その電源電圧ＶＤＤに適したトランジスタをオンさせることにより、リセット電流ＩＲを一定範囲内に抑制することができる。

したがって、本実施形態では、外部電源から供給される電源電圧ＶＤＤがどのような電圧であっても、リセット電流ＩＲを一定の範囲内に制御することが可能であるため、電源ラインや接地ラインなどの配線パターンを太く設計しなくてもマイグレーションを生じさせることがなく、しかも各ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄにおけるフリー層１３の磁化方向を良好に初期状態にリセットすることが可能である。

また本実施形態のリセット回路７は、仮にセンサーデバイス１が搭載された機器の充電中に電源電圧ＶＤＤが上昇する場合であっても、リセット動作を行う際にはオンするトランジスタを必要に応じて切り替えることにより、各コイル４ａ，４ｂ，４ｃ，４ｄに流れるリセット電流ＩＲを一定の範囲内の値に保つことが可能である。逆に、二次電池の放電が進み、仮に電源電圧ＶＤＤが低下する場合でも、リセット動作を行う際にはオンするトランジスタを必要に応じて切り替えることにより、各コイル４ａ，４ｂ，４ｃ，４ｄに流れるリセット電流ＩＲを一定の範囲内の値に保つことも可能である。

特に本実施形態では、複数のトランジスタ５５，５６，５７，５８のソース端子に電圧降下を生じさせる抵抗が接続されていないため、電源電圧ＶＤＤが第１実施形態で説明した所定値ＶＬ（図５参照）よりも低くなる場合であっても、その電源電圧ＶＤＤに適したトランジスタをオンさせることにより、リセット電流ＩＲを適切に一定範囲内に制御することができるという利点がある。それ故、本実施形態のリセット回路７は、小型で且つ電源電圧ＶＤＤが低くなる傾向にあるスマートフォンなどのような小型機器にも良好に適用し得るものである。

（第３実施形態）
図８は、第３実施形態におけるＧＭＲ素子のリセット回路７の構成例を示す図である。図８に示すリセット回路７では、図６に示した電源電圧ＶＤＤを測定する測定回路の代わりにレジスタ６０が設けられている。レジスタ６０以外の部分は、第２実施形態（図６）と同様である。本実施形態では、このレジスタ６０に予め電源電圧ＶＤＤの値（電源電圧値）６１を格納しておく。つまり、センサーデバイス１をスマートフォンなどの機器に搭載して使用するユーザーがその機器からセンサーデバイス１に供給する電源電圧ＶＤＤの値６１をレジスタ６０に予め格納しておくのである。

このような回路構成の場合、制御回路５０は、レジスタ６０に格納されている電源電圧ＶＤＤの値６１を読み出し、その電源電圧ＶＤＤの値６１に応じて複数のトランジスタ５５，５６，５７，５８のそれぞれを選択的にオンオフすることにより、コイル４ａに流れるリセット電流ＩＲを、上述した下限値Ｉｍｉｎと上限値Ｉｍａｘの範囲内の値に制御する。したがって、本実施形態においても、電源電圧ＶＤＤに適したトランジスタをオンさせることにより、リセット電流ＩＲを一定範囲内に抑制することができる。そして本実施形態のリセット回路７もまた第２実施形態と同様に、小型で且つ電源電圧ＶＤＤが低くなる傾向にあるスマートフォンなどのような小型機器にも良好に適用し得るものである。

（変形例）
以上、本発明に関する幾つかの実施形態について説明したが、本発明は上述した内容のものに限定されるものではなく、種々の変形例が適用可能である。

例えば上記第１実施形態では、ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄを備えたセンサーデバイス１（特にセンサー部２）が地磁気センサーとして構成される場合を例示したが、ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄを備えたセンサーデバイス１の用途は必ずしも地磁気を検知するものに限られない。そのため、センサーデバイス１（特にセンサー部２）は、地磁気以外の磁気を検知する磁気センサーとして構成されるものであっても構わない。

また、例えば上記第２実施形態では、特性の異なる複数のトランジスタ５５，５６，５７，５８が第１〜第４ドライブ回路２５，２６，２７，２８に設けられる構成例を説明した。しかし、これに限られず、複数のトランジスタ５５，５６，５７，５８は全て同じ特性のものであっても良い。その場合、制御回路５０は、電源電圧ＶＤＤに応じてオンするトランジスタの数を変更することにより、リセット電流ＩＲを一定範囲内に制御することが可能である。尚、この点は第３実施形態でも同様である。

さらに、上記各実施形態では、ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄを用いて磁気センサーを構成する場合を例示したが、ＧＭＲ素子以外の磁気抵抗効果素子を用いて磁気センサーを構成するものであっても構わない。すなわち、上述したリセット回路７は、例えばＴＭＲ（Tunnel Magneto-Resistance effect：トンネル磁気抵抗効果）素子など、他の磁気抵抗効果素子におけるフリー層の磁化方向をリセットするためのリセット回路としても適用可能である。

１：センサーデバイス、２：センサー部（磁気センサー）、３ａ，３ｂ，３ｃ，３ｄ：ＧＭＲ素子、４ａ，４ｂ，４ｃ，４ｄ：コイル、７：リセット回路、１３：フリー層（強磁性体層）、８：電流調整回路。

Claims (3)

1. 複数の磁気抵抗効果素子を備えて構成される磁気センサーと、
   前記複数の磁気抵抗効果素子におけるフリー層の磁化方向をリセットするリセット回路と、
   を有し、
   前記リセット回路は、
   前記複数の磁気抵抗効果素子のそれぞれの近傍位置に対して一対一で配置され、外部電源から出力される電流によって前記複数の磁気抵抗効果素子のそれぞれにおけるフリー層の磁化方向をリセットするための磁場を発生する複数のコイルと、
   前記コイルに流す電流を、予め定められた下限値と上限値の範囲内に調整する電流調整回路と、
   を備え、
   前記電流調整回路は、前記外部電源に接続される定電流源と、前記定電流源から出力される定電流を流すことによって基準電圧を生成する第１抵抗と、前記複数のコイルのそれぞれの一端側に対して一対一で接続される複数の第２抵抗と、を有し、前記第１抵抗によって生成される前記基準電圧を、前記複数の第２抵抗に対して順に印加していくことにより、前記範囲内に調整された電流を前記複数のコイルに対して順に流し、前記複数の磁気抵抗効果素子におけるフリー層を順にリセットすることを特徴とするセンサーデバイス。
2. 磁気抵抗効果素子を備えて構成される磁気センサーと、
   前記磁気抵抗効果素子におけるフリー層の磁化方向をリセットするリセット回路と、
   を有し、
   前記リセット回路は、
   前記磁気抵抗効果素子の近傍に配置され、外部電源から出力される電流によって前記磁気抵抗効果素子におけるフリー層の磁化方向をリセットするための磁場を発生するコイルと、
   前記コイルに流す電流を、予め定められた下限値と上限値の範囲内の定電流に調整する電流調整回路と、
   を備え、
   前記電流調整回路は、前記コイルの一端に、互いに並列に接続された複数のトランジスタを有し、前記外部電源の電源電圧に応じて前記複数のトランジスタのそれぞれを選択的にオンオフすることにより、前記コイルに流れる電流を、前記下限値と上限値の範囲内の値に制御することを特徴とするセンサーデバイス。
3. 前記電流調整回路は、前記外部電源の電源電圧を測定する測定回路をさらに備え、該測定回路の測定結果に基づいて前記複数のトランジスタのそれぞれを選択的にオンオフすることを特徴とする請求項２に記載のセンサーデバイス。

Images