JP6071531B2 - Power supply circuit, semiconductor device and electronic device - Google Patents
Power supply circuit, semiconductor device and electronic device Download PDFInfo
- Publication number
- JP6071531B2 JP6071531B2 JP2012281111A JP2012281111A JP6071531B2 JP 6071531 B2 JP6071531 B2 JP 6071531B2 JP 2012281111 A JP2012281111 A JP 2012281111A JP 2012281111 A JP2012281111 A JP 2012281111A JP 6071531 B2 JP6071531 B2 JP 6071531B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- power
- down signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本発明は、電源回路、特に、外部供給された電圧に基づき定電圧の電源電圧を生成する電源回路、かかる電源回路が形成されている半導体装置、及びこの電源回路が搭載されている電子機器に関する。 The present invention relates to a power supply circuit, in particular, a power supply circuit that generates a constant power supply voltage based on an externally supplied voltage, a semiconductor device in which such a power supply circuit is formed, and an electronic device in which the power supply circuit is mounted. .
近年、バッテリ駆動可能な例えばドリル又はグラインダ等のコードレス電動工具に、モータの回転速度制御及びバッテリの残量監視等を行わせる為のCPU(Central Processing Unit)と、このCPUを駆動する為の電源電圧を生成する電源回路を搭載したものが製品化されている。 In recent years, a CPU (Central Processing Unit) for causing a cordless electric tool such as a drill or a grinder that can be driven by a battery to control the rotational speed of the motor, monitor the remaining amount of the battery, and the like, and a power source for driving the CPU Products with power supply circuits that generate voltage have been commercialized.
また、上記の如き電源回路として、バッテリ等からの外部電圧に基づき、生成すべき電源電圧の電圧値を示す基準電圧を生成する基準電圧発生回路と、出力した電源電圧と基準電圧との差分に応じた制御信号を生成するオペアンプと、制御信号に応じた電源電圧を出力する出力トランジスタと、を有するものが提案されている(例えば、特許文献1の図2参照)。 尚、かかる電源回路では、外部供給されたオンオフ制御信号に応じてオン状態又はオフ状態に設定されるトランジスタ(以下、電源供給トランジスタと称する)によって、基準電圧発生回路及びオペアンプに対して外部電圧(VDD)を供給又は遮断させることにより、電源回路自体を任意に停止状態又は動作状態に制御できるようにしている。 Further, as a power supply circuit as described above, a reference voltage generation circuit that generates a reference voltage indicating a voltage value of a power supply voltage to be generated based on an external voltage from a battery or the like, and a difference between the output power supply voltage and the reference voltage There has been proposed one having an operational amplifier that generates a control signal corresponding to the output signal and an output transistor that outputs a power supply voltage corresponding to the control signal (see, for example, FIG. 2 of Patent Document 1). In such a power supply circuit, an external voltage (with respect to the reference voltage generating circuit and the operational amplifier) (referred to as a power supply transistor) is set to an on state or an off state in accordance with an on / off control signal supplied from the outside. (VDD) is supplied or cut off, so that the power supply circuit itself can be arbitrarily controlled to a stopped state or an operating state.
ところで、上記した如きコードレス電動工具では、モータ等の高負荷且つ負荷変動が大なる負荷の電源としてバッテリで生成された外部電圧が使用されると共に、この外部電圧が上記した電源回路を介してCPUの電源としても使用される。 By the way, in the cordless electric tool as described above, an external voltage generated by a battery is used as a power source for a load such as a motor and a load with a large load fluctuation, and the external voltage is transmitted to the CPU via the power circuit described above. It is also used as a power source.
従って、モータの駆動に起因して外部電圧にノイズが重畳した場合には、CPUが誤動作する虞が生じる。 Therefore, when noise is superimposed on the external voltage due to driving of the motor, the CPU may malfunction.
そこで、電源回路の出力トランジスタに対しては、バッテリから出力された外部電圧(VDD1)ではなく、この外部電圧とは電気的にアイソレートされた別系統の外部電圧(VDD2)を供給するようにした電源回路が提案されている(例えば、特許文献2の図1参照)。 Therefore, not the external voltage (VDD1) output from the battery but an external voltage (VDD2) of another system that is electrically isolated from the external voltage is supplied to the output transistor of the power supply circuit. A power supply circuit has been proposed (see, for example, FIG. 1 of Patent Document 2).
しかしながら、モータ駆動に起因する負荷変動やノイズ重畳によって、バッテリから出力された外部電圧と別系統の外部電圧との電圧差がトランジスタの閾値電圧よりも大となる場合があった。このような場合、本来、オフ状態を維持していなければならない電源供給トランジスタがオン状態となってリーク電流が流れてしまうことから、消費電流の増大、及び出力電源電圧の不安定を招くという問題が生じた。 However, there is a case where the voltage difference between the external voltage output from the battery and the external voltage of another system becomes larger than the threshold voltage of the transistor due to load fluctuation or noise superposition caused by the motor drive. In such a case, the power supply transistor that should be kept off in the original state is turned on and a leakage current flows, resulting in an increase in current consumption and instability of the output power supply voltage. Occurred.
本発明は、上記した如き問題を解消するものであり、消費電力の増大及び電源電圧の精度低下を抑えることが可能な電源回路、この電源回路を含む半導体装置及び電子機器を提供することを目的とする。 An object of the present invention is to solve the above-described problems, and to provide a power supply circuit capable of suppressing an increase in power consumption and a reduction in accuracy of a power supply voltage, a semiconductor device including the power supply circuit, and an electronic apparatus. And
本発明に係る電源回路は、第1電源で生成された第1電圧及び第2電源で生成された第2電圧に基づいて定電圧の電源電圧を生成する電源回路であって、前記第1電圧に基づいて基準電圧を生成する第1のトランジスタと、パワーダウン信号に応じて前記第1のトランジスタの制御端子に前記第1電圧を印加することにより前記基準電圧の生成動作を停止せしめる第2のトランジスタと、を含む基準電圧生成部と、前記第2電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成して第1のラインに送出するレベルシフト部と、前記基準電圧を増幅した増幅信号を生成するアンプと、前記第2電圧に基づき前記増幅信号に対応した電圧値を有する電圧を前記電源電圧として生成する第3のトランジスタと、前記第1のラインを介して受けた前記レベルシフトパワーダウン信号に応じて前記第3のトランジスタの制御端子に前記第2電圧を印加することにより前記電源電圧の生成動作を停止せしめる第4のトランジスタと、を含むレギュレータ部と、を有し、前記レベルシフト部は、前記パワーダウン信号を自身の制御端子に受け、自身の第1の端子が前記第1のラインに接続されており且つ自身の第2の端子が接地されている第5のトランジスタを含む。
また、本発明に係る電源回路は、第1電源で生成された第1電圧及び第2電源で生成された第2電圧に基づいて定電圧の電源電圧を生成する電源回路であって、前記第1電圧に基づいて基準電圧を生成する第1のトランジスタと、前記第1電圧の供給を受けて動作し前記基準電圧に基づき一定の電圧値を有する第1の増幅信号を生成して前記第1のトランジスタの制御端子に供給する第1のアンプと、パワーダウン信号に応じて前記第1のアンプへの前記第1電圧の供給を停止することにより前記基準電圧の生成動作を停止せしめる第2のトランジスタと、を含む基準電圧生成部と、前記第2電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成して第1のラインに送出するレベルシフト部と、前記第2電圧の供給を受けて動作し前記基準電圧を増幅した第2の増幅信号を生成する第2のアンプと、前記第2電圧に基づき前記第2の増幅信号に対応した電圧値を有する電圧を前記電源電圧として生成する第3のトランジスタと、前記第1のラインを介して受けた前記レベルシフトパワーダウン信号に応じて前記第2のアンプへの前記第2電圧の供給を停止することにより前記電源電圧の生成動作を停止せしめる第4のトランジスタと、を含むレギュレータ部と、を有し、前記レベルシフト部は、前記パワーダウン信号を自身の制御端子に受け、自身の第1の端子が前記第1のラインに接続されており且つ自身の第2の端子が接地されている第5のトランジスタを含む。
A power supply circuit according to the present invention is a power supply circuit that generates a constant power supply voltage based on a first voltage generated by a first power supply and a second voltage generated by a second power supply, wherein the first voltage A first transistor that generates a reference voltage based on the first voltage, and a second transistor that stops the generation operation of the reference voltage by applying the first voltage to a control terminal of the first transistor in response to a power-down signal . A reference voltage generation unit including a transistor, a level shift unit that generates a level shift power down signal according to the power down signal under the second voltage, and sends the level shift power down signal to the first line, and the reference voltage An amplifier for generating an amplified signal; a third transistor for generating a voltage having a voltage value corresponding to the amplified signal based on the second voltage as the power supply voltage; And a fourth transistor allowed to stop the generation operation of the power supply voltage by applying the second voltage to the control terminal of said third transistor in response to said level shift power down signal received via the in possess a regulator unit, wherein the level shift unit, the power down signal received in own control terminal, its first terminal connected to said first line and and its second terminal Includes a fifth transistor that is grounded.
A power supply circuit according to the present invention is a power supply circuit that generates a constant power supply voltage based on a first voltage generated by a first power supply and a second voltage generated by a second power supply. A first transistor for generating a reference voltage based on one voltage; and a first amplification signal that operates by receiving the supply of the first voltage and has a constant voltage value based on the reference voltage. A first amplifier that supplies the control terminal of the transistor, and a second amplifier that stops the operation of generating the reference voltage by stopping the supply of the first voltage to the first amplifier in response to a power-down signal. A reference voltage generation unit including a transistor, a level shift unit that generates a level shift power down signal according to the power down signal under the second voltage and sends the level shift power down signal to the first line, and the second voltage. Supply A second amplifier for generating a second amplified signal obtained by receiving and amplifying the reference voltage; and generating a voltage having a voltage value corresponding to the second amplified signal based on the second voltage as the power supply voltage. The operation of generating the power supply voltage by stopping the supply of the second voltage to the second amplifier in response to the third transistor that performs and the level shift power down signal received through the first line A regulator unit including a fourth transistor for stopping the power supply, wherein the level shift unit receives the power-down signal at its control terminal, and its first terminal is connected to the first line. It includes a fifth transistor that is connected and whose second terminal is grounded.
また、本発明に係る半導体装置は、第1電源で生成された第1電圧及び第2電源で生成された第2電圧に基づいて定電圧の電源電圧を生成する電源回路を含む半導体装置であって、前記電源回路は、前記第1電圧に基づいて基準電圧を生成する第1のトランジスタと、パワーダウン信号に応じて前記第1のトランジスタの制御端子に前記第1電圧を印加することにより前記基準電圧の生成動作を停止せしめる第2のトランジスタと、を含む基準電圧生成部と、前記第2電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成して第1のラインに送出するレベルシフト部と、前記基準電圧を増幅した増幅信号を生成するアンプと、前記第2電圧に基づき前記増幅信号に対応した電圧値を有する電圧を前記電源電圧として生成する第3のトランジスタと、前記第1のラインを介して受けた前記レベルシフトパワーダウン信号に応じて前記第3のトランジスタの制御端子に前記第2電圧を印加することにより前記電源電圧の生成動作を停止せしめる第4のトランジスタと、を含むレギュレータ部と、を有し、前記レベルシフト部は、前記パワーダウン信号を自身の制御端子に受け、自身の第1の端子が前記第1のラインに接続されており且つ自身の第2の端子が接地されている第5のトランジスタを含む。
また、本発明に係る半導体装置は、第1電源で生成された第1電圧及び第2電源で生成された第2電圧に基づいて定電圧の電源電圧を生成する電源回路を含む半導体装置であって、前記電源回路は、前記第1電圧に基づいて基準電圧を生成する第1のトランジスタと、前記第1電圧の供給を受けて動作し前記基準電圧に基づき一定の電圧値を有する第1の増幅信号を生成して前記第1のトランジスタの制御端子に供給する第1のアンプと、パワーダウン信号に応じて前記第1のアンプへの前記第1電圧の供給を停止することにより前記基準電圧の生成動作を停止せしめる第2のトランジスタと、を含む基準電圧生成部と、前記第2電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成して第1のラインに送出するレベルシフト部と、前記第2電圧の供給を受けて動作し前記基準電圧を増幅した第2の増幅信号を生成する第2のアンプと、前記第2電圧に基づき前記第2の増幅信号に対応した電圧値を有する電圧を前記電源電圧として生成する第3のトランジスタと、前記第1のラインを介して受けた前記レベルシフトパワーダウン信号に応じて前記第2のアンプへの前記第2電圧の供給を停止することにより前記電源電圧の生成動作を停止せしめる第4のトランジスタと、を含むレギュレータ部と、を有し、前記レベルシフト部は、前記パワーダウン信号を自身の制御端子に受け、自身の第1の端子が前記第1のラインに接続されており且つ自身の第2の端子が接地されている第5のトランジスタを含む。
The semiconductor device according to the present invention is a semiconductor device including a power supply circuit that generates a constant power supply voltage based on a first voltage generated by a first power supply and a second voltage generated by a second power supply. The power supply circuit applies the first voltage to a control terminal of the first transistor in response to a first transistor that generates a reference voltage based on the first voltage and a power-down signal. A reference voltage generating unit including a second transistor for stopping a reference voltage generating operation; and generating a level shift power down signal according to the power down signal under the second voltage to the first line a level shift unit for sending, an amplifier for generating an amplified signal obtained by amplifying the reference voltage, a voltage having a voltage value corresponding to the amplified signal on the basis of the second voltage as the power supply voltage And generating the power supply voltage by applying the second voltage to a control terminal of the third transistor in response to the third transistor formed and the level shift power down signal received via the first line. possess a fourth transistor allowed to stop operating, and the regulator section comprising the said level shift unit, the power down signal received in own control terminal, its first terminal is the first line And a fifth transistor having its second terminal grounded .
The semiconductor device according to the present invention is a semiconductor device including a power supply circuit that generates a constant power supply voltage based on a first voltage generated by a first power supply and a second voltage generated by a second power supply. The power supply circuit operates with a first transistor that generates a reference voltage based on the first voltage and a first voltage having a constant voltage value based on the reference voltage. A first amplifier for generating an amplified signal and supplying the amplified signal to a control terminal of the first transistor; and stopping the supply of the first voltage to the first amplifier in response to a power-down signal. A reference voltage generation unit including a second transistor that stops the generation operation of the signal, and a level shift power down signal is generated according to the power down signal under the second voltage and is sent to the first line Les Corresponding to the second amplified signal based on the second voltage, and a second amplifier that generates a second amplified signal that operates by receiving the second voltage and amplifies the reference voltage. A third transistor that generates a voltage having a voltage value as the power supply voltage, and the supply of the second voltage to the second amplifier in response to the level shift power down signal received via the first line. A regulator section including a fourth transistor that stops the generation operation of the power supply voltage by stopping the power supply, and the level shift section receives the power-down signal at its control terminal, It includes a fifth transistor having a first terminal connected to the first line and having its second terminal grounded.
また、本発明に係る電子機器は、第1電圧を生成して第1ラインに供給するバッテリと、前記第1ライン上の前記第1電圧に基づく第2電圧を前記第1ラインとは電気的に絶縁されている第2ラインを介して送出するアイソレータと、前記第1電圧の電圧値を監視するバッテリ監視装置と、を含む電子機器であって、前記バッテリ監視装置は、前記第1電圧の下で基準電圧を生成する一方、パワーダウン信号に応じて前記基準電圧の生成動作を停止する基準電圧生成部と、前記第2電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成するレベルシフト部と、前記第2電圧の下で前記基準電圧に対応した電圧値を有する電源電圧を生成する一方、前記レベルシフトパワーダウン信号に応じて前記電源電圧の生成動作を停止するレギュレータ部と、を有する電源回路を更に含む。 The electronic device according to the present invention, electrical and battery and, said first second voltage based on the first voltage on line the first line is supplied to the first line to generate a first voltage An electronic device including an isolator that transmits the second voltage through a second line insulated from the battery, and a battery monitoring device that monitors a voltage value of the first voltage. A reference voltage generator that generates a reference voltage under the power supply signal, and stops a generation operation of the reference voltage according to a power down signal; and a level shift power down signal according to the power down signal under the second voltage. A level shift unit for generating and generating a power supply voltage having a voltage value corresponding to the reference voltage under the second voltage, and generating the power supply voltage according to the level shift power down signal Further comprising a regulator unit for stopping the power supply circuit having a.
本発明に係る電源回路は、第1電源で生成された第1電圧の下で基準電圧を生成する基準電圧生成部と、第2電源で生成された第2電圧の下で上記基準電圧に対応した電圧値を有する電源電圧を生成するレギュレータ部とを、以下の如きパワーダウン信号に応じてパワーダウンさせる。すなわち、基準電圧生成部に対しては上記した第1電圧を有するパワーダウン信号に応じてパワーダウンさせ、レギュレータ部に対しては、このパワーダウン信号の電圧値を上記した第2電圧にレベルシフトしたレベルシフトパワーダウン信号に応じてパワーダウンさせる。 A power supply circuit according to the present invention corresponds to a reference voltage generation unit that generates a reference voltage under a first voltage generated by a first power supply and the reference voltage under a second voltage generated by a second power supply. The regulator unit that generates the power supply voltage having the above voltage value is powered down in response to a power down signal as follows. That is, the reference voltage generator is powered down according to the power down signal having the first voltage, and the voltage value of the power down signal is level shifted to the second voltage for the regulator. Power down according to the level shift power down signal.
これにより、例え第1電圧と、第2電圧の電圧差がレギュレータ部に形成されている出力トランジスタの閾値電圧よりも大であっても、この出力トランジスタをパワーダウン信号に応じたオン又はオフ状態に確実に維持させておくことが可能となる。よって、この際、出力トランジスタからのリーク電流が抑制されるので、消費電流の増大及び出力される電源電圧の精度低下を解消することが可能となる。 As a result, even if the voltage difference between the first voltage and the second voltage is larger than the threshold voltage of the output transistor formed in the regulator unit, the output transistor is turned on or off according to the power-down signal. It is possible to maintain it reliably. Therefore, at this time, since the leakage current from the output transistor is suppressed, it is possible to eliminate an increase in current consumption and a decrease in accuracy of the output power supply voltage.
図1は、本発明に係る電源回路41が搭載されている、例えば電動ドリル等からなるバッテリ駆動型電動工具内の電気系の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an electric system in a battery-driven electric tool including, for example, an electric drill in which a
図1において、バッテリ1は、乾電池等からなる一次電池、或いは充電可能な二次電池からなり、所定の第1電圧VDDを発生しこれをラインL1を介してアイソレータ2、ドリル回転用のモータ3、及びバッテリ監視IC(Integrated Circuit)4の各々に供給する。アイソレータ2は、バッテリ1から供給された第1電圧VDDに基づき、この第1電圧VDDと同一の電圧値を有する第2電圧VDPを生成し、これをラインL1とは電気的に絶縁されているラインL2を介してバッテリ監視IC4に供給する。
In FIG. 1, a battery 1 is composed of a primary battery made of a dry battery or the like, or a rechargeable secondary battery, and generates a predetermined first voltage VDD, which is supplied via a line L1 to an
要するに、第1の電源としてのバッテリ1で生成された第1電圧VDDがモータ3に供給されると共に、第2の電源としてのアイソレータ2で生成された第2電圧VDP及び上記第1電圧VDDの各々がバッテリ監視IC4に供給されるのである。
In short, the first voltage VDD generated by the battery 1 as the first power supply is supplied to the motor 3, and the second voltage VDP generated by the
モータ3は、バッテリ1から供給された第1電圧VDDによって回転駆動される。尚、モータ3は、高負荷素子としてのCPU6から供給された回転制御信号に応じてその回転速度が制御される。
The motor 3 is rotationally driven by the first voltage VDD supplied from the battery 1. Note that the rotation speed of the motor 3 is controlled in accordance with a rotation control signal supplied from the
電源スイッチ5は、使用者又はCPU6からパワーダウン指令が発せられた場合には論理レベル0に対応した接地電圧VSSを有するパワーダウン信号PDNを生成する一方、パワーダウン指令が発せられていない場合には論理レベル1に対応した電圧値、つまり上記した第1電圧VDDを有するパワーダウン信号PDNを生成する。そして、電源スイッチ5は、かかるパワーダウン信号PDNをバッテリ監視IC4に供給する。
The
バッテリ監視IC4は、バッテリ電圧検出回路40及び電源回路41を含む半導体ICからなる。
The
バッテリ電圧検出回路40は、バッテリ1から供給された第1電圧VDDの電圧値を検出し、その電圧値を示すバッテリ電圧検出信号をCPU6に供給する。この際、CPU6は、かかるバッテリ電圧検出信号に基づいてバッテリ1のバッテリ残量を判定し、その残量が所定値を下回った場合にはバッテリ交換又は充電を促すべき表示指令を表示器(図示せぬ)に供給する。更に、CPU6は、使用者の操作によって指定された回転速度に対して上記したバッテリ残量に基づく調整を施して得られた回転速度でモータ3を回転させるべき回転制御信号をモータ3に供給する。
The battery
電源回路41は、バッテリ1から供給された第1電圧VDD及びアイソレータ2から供給された第2電圧VDPに基づき、CPU6を駆動させるべき定電圧の電源電圧VRGを生成しこれをCPU6に供給する。よって、CPU6は、かかる電源電圧VRGが供給されている間に亘り駆動状態となる。尚、電源回路41は、電源スイッチ5から、パワーダウンを示す論理レベル0のパワーダウン信号PDNが供給された場合には、上記した電源電圧VRGの生成を停止する。よって、かかるパワーダウン信号PDNに応じてCPU6は動作停止状態となり、これに伴いモータ3も停止する。
The
図2は、電源回路41を示す回路図である。
FIG. 2 is a circuit diagram showing the
図2に示すように、電源回路41は、基準電圧生成部401、レギュレータ部402、及びレベルシフト部403を有する。
As illustrated in FIG. 2, the
基準電圧生成部401は、pチャネルMOS(Metal-Oxide-Semiconductor)型のトランジスタ11及び12、オペアンプ13、抵抗14〜16、ダイオード17及び18、複数のダイオードがパラレルに接続されてなるダイオードユニット19及び20を含む。
The
基準電圧生成部401のパワーダウン制御用のトランジスタ11のソース端子及びバックゲートには、バッテリ1から供給された第1電圧VDDが印加されており、そのゲート端子には電源スイッチ5から送出されたパワーダウン信号PDNが供給されている。トランジスタ11のドレイン端子はラインL3を介して出力トランジスタとしてのトランジスタ12のゲート端子及びオペアンプ13の出力端子に接続されている。トランジスタ12のソース端子及びバックゲートには上記した第1電圧VDDが印加されており、そのドレイン端子はラインL4を介して抵抗14及び15各々の一端、及びレギュレータ部402のオペアンプ16の反転入力端子に接続されている。抵抗14の他端はダイオード17のアノード端子及びオペアンプ13の反転入力端子に接続されている。ダイオード17のカソード端子はダイオード18のアノード端子に接続されており、このダイオード18のカソード端子には接地電圧VSSが印加されている。抵抗15の他端はオペアンプ13の非反転入力端子及び抵抗16の一端に接続されている。抵抗16の他端は、ダイオードユニット19のアノード端子に接続されている。ダイオードユニット19のカソード端子はダイオードユニット20のアノード端子に接続されている。ダイオードユニット20のカソード端子には接地電圧VSSが印加されている。また、ダイオード17及び18と、ダイオードユニット19及び20は、半導体チップ上における互いに独立したPN接合面に構築されており、ダイオードユニット19及び20のPN接合面積は、ダイオード17及び18のPN接合面積よりも大である。
The first voltage VDD supplied from the battery 1 is applied to the source terminal and back gate of the power-
以上の如き構成により、基準電圧生成部401のオペアンプ13は、半導体のバンドギャップエネルギーを利用した一定の電圧値を有する増幅信号AOT1を生成し、これをラインL3を介してトランジスタ12のゲート端子に供給する。トランジスタ12は、第1電圧VDDに基づき、かかる増幅信号AOT1に応じた電圧値を有する基準電圧VINを生成し、これをラインL4を介してレギュレータ部402に出力すると共に、抵抗14及び15の一端に夫々印加する。この際、かかる基準電圧VINを、抵抗16、ダイオードユニット19及び20からなる直列回路と抵抗15とによって分圧した電圧FBAと、この基準電圧VINを、ダイオード17及び18からなる直列回路と抵抗14とによって分圧した電圧FBBと、がオペアンプ13に供給される。つまり、オペアンプ13は、上記した電圧FBAと電圧FBBとの差分を増幅した増幅信号AOT1を生成してトランジスタ12に供給するのである。これにより、オペアンプ13及びトランジスタ12は、上記した電圧FBAと電圧FBBとを等しくすべき帰還電圧を、基準電圧VINとして生成するように動作することになる。この際、抵抗14に直列に接続されているダイオード17と、抵抗16を介して抵抗15に直列に接続されているダイオードユニット19とは、互いに異なるPN接合面積を有する為、夫々に流れ込む電流は異なるものとなる。この際、ダイオード17及びダイオードユニット19各々の温度上昇に伴う順方向電圧の低下度合いも互いに異なるものとなる。ただし、絶対零度の際にはダイオード17及びダイオードユニット19各々の順方向電圧は互いに同一となる。よって、ダイオード17の順方向電圧と、ダイオードユニット19の順方向電圧との差分が、温度変化に伴う電圧誤差となる。そこで、オペアンプ13、トランジスタ12、抵抗14及び15からなる帰還回路によって、温度変更に伴う電圧語差分をキャンセルすることにより、温度変化に依存しない一定の基準電圧VINが生成され、これがレギュレータ部402に供給される。
With the configuration as described above, the
このように、基準電圧生成部401は、バッテリ1から供給された第1電圧VDDに基づいて基準電圧VINを生成し、これをレギュレータ部402に供給する。
As described above, the reference
尚、電源スイッチ5からパワーダウンを示すパワーダウン信号PDNが供給された場合には、基準電圧生成部401のトランジスタ11がオン状態となり、ラインL3に第1電圧VDDが印加される。これにより、オペアンプ13から送出された増幅信号AOT1に拘わらず、トランジスタ12がオフ状態固定となり、基準電圧VINが0ボルト固定となる。つまり、パワーダウンを示すパワーダウン信号PDNに応じて、基準電圧生成部401による基準電圧の生成動作が停止するのである。
When a power down signal PDN indicating power down is supplied from the
レギュレータ部402は、pチャネルMOS型のトランジスタ21及び22、オペアンプ23、抵抗24及び25を含む。
The
レギュレータ部402のパワーダウン制御用のトランジスタ21のソース端子及びバックゲートには、アイソレータ2から送出された第2電圧VDPが供給されており、そのゲート端子には、レベルシフト部403から送出されたレベルシフトパワーダウン信号PPDが供給されている。トランジスタ21のドレイン端子はラインL5を介して、出力トランジスタであるトランジスタ22のゲート端子及びオペアンプ22の出力端子に接続されている。トランジスタ22のソース端子及びバックゲートには上記した第2電圧VDPが供給されており、そのドレイン端子は抵抗24の一端に接続されている。抵抗24及び25からなる分圧回路は、トランジスタ22のドレイン端子上の電圧を分圧して得た電圧FBCをオペアンプ22の非反転入力端子に供給する。
The second voltage VDP sent from the
上記した構成により、レギュレータ部402のオペアンプ23は、基準電圧生成部401から供給された基準電圧VINの振幅を、抵抗24及び25の抵抗比に対応した利得で増幅した増幅信号AOT2をラインL5を介してトランジスタ22のゲート端子に出力する。トランジスタ22は、第2電圧VDPに基づき上記増幅信号AOT2に応じた電圧値を有する電源電圧VRGを生成する。
With the above-described configuration, the
このように、レギュレータ部402は、基準電圧生成部401から供給された基準電圧VINを増幅することにより、この基準電圧VINに追従させた定電圧の電源電圧VRGを生成して出力するのである。
As described above, the
尚、レベルシフト部403からパワーダウンを示す論理レベル0に対応した電圧値を有するレベルシフトパワーダウン信号PPDが供給された場合には、レギュレータ部402のトランジスタ21がオン状態となり、ラインL5に上記した第2電圧VDPが印加される。これにより、トランジスタ22がオフ状態固定となり、電源電圧VRGの生成動作が停止するのである。
When the level shift power down signal PPD having a voltage value corresponding to the logic level 0 indicating power down is supplied from the
レベルシフト部403は、pチャネルMOS型のトランジスタ26〜28、nチャネルMOS型のトランジスタ29及び30、インバータ31を含む。
The
トランジスタ26のソース端子及びバックゲートには、アイソレータ2から送出された第2電圧VDPが印加されており、そのドレイン端子は、トランジスタ27のゲート端子及びトランジスタ29のドレイン端子に接続されている。トランジスタ26のゲート端子は、ラインL6を介してトランジスタ27のドレイン端子、トランジスタ30のドレイン端子、トランジスタ28のソース端子及びバックゲートに夫々接続されている。トランジスタ27のソース端子及びバックゲートには、アイソレータ2から送出された第2電圧VDPが印加されている。トランジスタ29のソース端子及びバックゲートには接地電圧VSSが印加されており、そのゲート端子には、上記したパワーダウン信号PDNが供給されている。トランジスタ30のソース端子及びバックゲートには接地電圧VSSが印加されており、そのゲート端子には、インバータ31にて上記パワーダウン信号PDNの論理レベルを反転させた反転パワーダウン信号PDが供給されている。トランジスタ28のドレイン端子には接地電圧VSSが印加されており、そのゲート端子には、パワーダウン信号PDNが供給されている。
The second voltage VDP sent from the
以下に、上記した構成からなるレベルシフト部403の動作について説明する。
The operation of the
論理レベル1に対応した電圧値、つまり第1電圧VDDを有するパワーダウン信号PDNが供給されると、先ず、トランジスタ29がオン状態となり、接地電圧VSSがトランジスタ27のゲート端子に供給される。これにより、トランジスタ27がオン状態となり、第2電圧VDPを有するレベルシフトパワーダウン信号PPDがラインL6を介してレギュレータ部402のトランジスタ21のゲート端子に供給される。よって、この際、トランジスタ21はオフ状態となるので、オペアンプ23から送出された増幅信号AOT2に対応した電源電圧VRGがレギュレータ部402から出力される。
When a power-down signal PDN having a voltage value corresponding to the logic level 1, that is, the first voltage VDD is supplied, first, the
一方、パワーダウンを示す論理レベル0のパワーダウン信号PDNが供給されると、レベルシフト部403のトランジスタ28及び30の内のトランジスタ28の方が先にオン状態となり、ラインL6上の電圧が低下する。すると、トランジスタ26がオン状態となり、第2電圧VDPがトランジスタ27のゲート端子に印加され、このトランジスタ27がオフ状態になる。引き続き、パワーダウン信号PDNの論理レベルを反転させた反転パワーダウン信号PDに応じてトランジスタ30がオン状態となり、ラインL6上の電圧が接地電圧VSSとなる。これにより、接地電圧VSSを有するレベルシフトパワーダウン信号PPDがラインL6を介してレギュレータ部402のトランジスタ21のゲート端子に供給される。よって、トランジスタ21はオン状態となり、第2電圧VDPがトランジスタ22のゲート端子に印加される。この際、トランジスタ22はオフ状態となるので、レギュレータ部402による電源電圧VRGの生成動作が停止、つまりパワーダウン状態となる。
On the other hand, when a power down signal PDN of logic level 0 indicating power down is supplied, the
以上の如く、レベルシフト部403は、パワーダウンの非実行を示す第1電圧VDDを有するパワーダウン信号PDNが供給された場合には、その電圧値をVDDから第2電圧VDPにレベルシフトしたものをレベルシフトパワーダウン信号PPDとして生成し、これをレギュレータ部402のトランジスタ21のゲート端子に供給する。ここで、第1電圧VDDはモータ3の駆動にも用いられている為、モータ3の負荷変動に伴って第1電圧VDDが大幅に低下する場合がある。この際、かかる第1電圧VDDの低下によってこの第1電圧VDDと、第2電圧VDPとの電圧差がパワーダウン制御用のトランジスタ21の閾値電圧よりも大となってしまうと、トランジスタ21が誤ってオン状態になるという不具合が生じる。
As described above, when the power down signal PDN having the first voltage VDD indicating non-execution of the power down is supplied, the
しかしながら、本発明に係る電源回路では、上記したレベルシフト部403によって、パワーダウン非実行を示す電圧値がVDDからVDPにレベルシフトされたレベルシフトパワーダウン信号PPDをトランジスタ21のゲート端子に供給するようにしているので、このトランジスタ21を確実にオフ状態に維持させておくことが可能となる。よって、この際、トランジスタ21からのリーク電流が抑制されるので、消費電流の増大及び出力される電源電圧VRGの精度低下を解消することが可能となる。
However, in the power supply circuit according to the present invention, the level shift power down signal PPD in which the voltage value indicating non-execution of power down is level shifted from VDD to VDP is supplied to the gate terminal of the
更に、レベルシフト部403では、第1電圧VDDが著しく低下し、実質的に第2電圧VDPだけが供給されている状態となった場合には、トランジスタ28がオン状態となり、レベルシフトパワーダウン信号PPDが強制的に接地電圧VSSの状態に設定される。これにより、パワーダウン制御用のトランジスタ21がオン状態となり、レギュレータ部402がパワーダウンする。すなわち、第1電圧VDDが著しく低下したが故に、基準電圧生成部401によって生成される基準電圧VINの精度が低下する場合には、レギュレータ部402を強制的にパワーダウンさせて、CPU6に対する電源電圧VRGの供給を停止するのである。これにより、不適切な電圧値を有する電源電圧VRGによるCPU6の誤動作を防止することが可能となる。
Further, in the
尚、図2に示す実施例では、パワーダウン制御用のトランジスタ(11、22)によって、出力トランジスタ(12、22)のゲート端子の電圧を強制的に論理レベル1に対応した電圧値(VDD、VDP)に設定することにより、基準電圧生成部401及びレギュレータ部402をパワーダウンさせている。しかしながら、基準電圧生成部401及びレギュレータ部402をパワーダウンさせる回路構成は、上記したものに限定されない。
In the embodiment shown in FIG. 2, the voltage at the gate terminal of the output transistor (12, 22) is forcibly set to the logic level 1 (VDD, VDD) by the power down control transistors (11, 22). By setting to VDP), the reference
図3は、かかる点に鑑みて為された電源回路41の他の内部構成を示す回路図である。
FIG. 3 is a circuit diagram showing another internal configuration of the
尚、図3に示す構成では、基準電圧生成部401におけるパワーダウン制御用のトランジスタとして、トランジスタ11に代えてpチャネルMOS型のトランジスタ110を採用している。又、レギュレータ部402におけるパワーダウン制御用のトランジスタとして、トランジスタ21に代えてpチャネルMOS型のトランジスタ210を採用している。また、レベルシフト403において、パワーダウン信号PDNの論理レベルを反転させるインバータ32を追加し、このインバータ32の出力をトランジスタ28のゲート端子、トランジスタ29のゲート端子、及びインバータ31に供給する。この際、これらの変更点を除く他の構成は、図2に示されるものと同一である。
In the configuration shown in FIG. 3, a p-
図3において、基準電圧生成部401のオペアンプ13は、トランジスタ110を介して供給された第1電圧VDDによって駆動され、上記した電圧FBAと電圧FBBとの差分を増幅した増幅信号AOT1を生成してトランジスタ12のゲート端子に供給する。トランジスタ110のソース端子及びバックゲートには第1電圧VDDが印加されており、そのゲート端子には、インバータ32によってパワーダウン信号PDNの論理レベルを反転させた信号が供給されている。更に、トランジスタ110のドレイン端子はオペアンプ13の電源電圧入力端子(図示せぬ)に接続されている。レギュレータ部402のオペアンプ23は、アイソレータ2からトランジスタ210を介して供給された第2電圧VDPによって駆動され、上記基準電圧VINの振幅を抵抗24及び25の抵抗比に対応した利得で増幅した増幅信号AOT2をラインL5を介してトランジスタ22のゲート端子に供給する。トランジスタ210のソース端子及びバックゲートには第2電圧VDPが印加されており、そのゲート端子にはレベルシフトパワーダウン信号PPDが供給されている。更に、トランジスタ210のドレイン端子はオペアンプ23の電源電圧入力端子(図示せぬ)に接続されている。
In FIG. 3, the
かかる構成により、基準電圧生成部401におけるパワーダウン制御用のトランジスタ110は、論理レベル1に対応した第1電圧VDDを有するパワーダウン信号PDNに応じてオン状態となり、電源電圧としての第1電圧VDDをオペアンプ13に供給する。一方、トランジスタ110は、論理レベル0に対応した接地電圧VSSを有するパワーダウン信号PDNに応じてオフ状態となり、オペアンプ13に対する第1電圧VDDの供給を停止する。これにより、オペアンプ13の動作が停止して、基準電圧生成部401がパワーダウンする。レギュレータ部402におけるパワーダウン制御用のトランジスタ210は、論理レベル0に対応した接地電圧VSSを有するレベルシフトパワーダウン信号PPDが供給された場合にオン状態となり、電源電圧としての第2電圧VDPをオペアンプ23に供給する。一方、トランジスタ210は、論理レベル1に対応した第2電圧VDPを有するレベルシフトパワーダウン信号PPDが供給された場合にはオフ状態となり、オペアンプ23に対する第2電圧VDPの供給を停止する。これにより、オペアンプ23の動作が停止して、レギュレータ部402がパワーダウンする。
With this configuration, the power-
また、上記実施例では、バッテリ1の電源環境下にあるモジュール(401〜403)のみを、パワーダウン信号(PDN、PPD)に応じたパワーダウン制御対象としているが、この電源環境下以外のモジュール(図示せぬ)を、パワーダウン制御対象としてても良い。 Moreover, in the said Example, although only the modules (401-403) in the power supply environment of the battery 1 are made into the power down control object according to a power down signal (PDN, PPD), modules other than this power supply environment (Not shown) may be a power-down control target.
要するに、本発明に係る電源回路(41)は、第1電源(1)で生成された第1電圧(VDD)の下で基準電圧(VIN)を生成する基準電圧生成部(401)と、第2電源(2)で生成された第2電圧(VDP)の下で基準電圧に対応した電圧値を有する電源電圧(VRG)を生成するレギュレータ部(402)とを、以下の如きパワーダウン信号(PDN、PPD)に応じてパワーダウンさせる。すなわち、基準電圧生成部に対しては第1電圧を有するパワーダウン信号(PDN)に応じてパワーダウンさせ、レギュレータ部に対しては、このパワーダウン信号の電圧値を上記した第2電圧にレベルシフトしたレベルシフトパワーダウン信号(PPD)に応じてパワーダウンさせる。 In short, the power supply circuit (41) according to the present invention includes a reference voltage generation unit (401) that generates a reference voltage (VIN) under the first voltage (VDD) generated by the first power supply (1), A regulator unit (402) that generates a power supply voltage (VRG) having a voltage value corresponding to the reference voltage under the second voltage (VDP) generated by the two power supplies (2), and a power down signal ( Power down according to PDN, PPD). That is, the reference voltage generator is powered down according to the power down signal (PDN) having the first voltage, and the voltage value of the power down signal is set to the second voltage described above for the regulator unit. Power down is performed according to the shifted level shift power down signal (PPD).
これにより、例え第1電圧と、第2電圧の電圧差がレギュレータ部に形成されている出力トランジスタ(22)の閾値電圧よりも大であっても、この出力トランジスタをパワーダウン信号に応じたオン又はオフ状態に確実に維持させておくことが可能となる。よって、この際、出力トランジスタからのリーク電流が抑制されるので、消費電流の増大及び出力される電源電圧の精度低下を解消することが可能となる。 As a result, even if the voltage difference between the first voltage and the second voltage is larger than the threshold voltage of the output transistor (22) formed in the regulator unit, the output transistor is turned on according to the power-down signal. Alternatively, it can be reliably maintained in the off state. Therefore, at this time, since the leakage current from the output transistor is suppressed, it is possible to eliminate an increase in current consumption and a decrease in accuracy of the output power supply voltage.
1 バッテリ
2 アイソレータ
3 モータ
4 バッテリ監視IC
5 電源スイッチ
6 CPU
40 バッテリ電圧検出回路
41 電源回路
401 基準電圧生成部
402 レギュレータ部
403 レベルシフト部
1
5
40 battery
Claims (5)
前記第1電圧に基づいて基準電圧を生成する第1のトランジスタと、パワーダウン信号に応じて前記第1のトランジスタの制御端子に前記第1電圧を印加することにより前記基準電圧の生成動作を停止せしめる第2のトランジスタと、を含む基準電圧生成部と、
前記第2電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成して第1のラインに送出するレベルシフト部と、
前記基準電圧を増幅した増幅信号を生成するアンプと、前記第2電圧に基づき前記増幅信号に対応した電圧値を有する電圧を前記電源電圧として生成する第3のトランジスタと、前記第1のラインを介して受けた前記レベルシフトパワーダウン信号に応じて前記第3のトランジスタの制御端子に前記第2電圧を印加することにより前記電源電圧の生成動作を停止せしめる第4のトランジスタと、を含むレギュレータ部と、を有し、
前記レベルシフト部は、前記パワーダウン信号を自身の制御端子に受け、自身の第1の端子が前記第1のラインに接続されており且つ自身の第2の端子が接地されている第5のトランジスタを含むことを特徴とする電源回路。 A power supply circuit that generates a constant power supply voltage based on a first voltage generated by a first power supply and a second voltage generated by a second power supply,
A first transistor that generates a reference voltage based on the first voltage , and the generation of the reference voltage is stopped by applying the first voltage to a control terminal of the first transistor according to a power-down signal. A reference voltage generation unit including a second transistor
A level shift unit that generates a level shift power down signal in response to the power down signal under the second voltage and sends it to the first line ;
An amplifier that generates an amplified signal obtained by amplifying the reference voltage; a third transistor that generates a voltage having a voltage value corresponding to the amplified signal based on the second voltage as the power supply voltage; and the first line. A fourth transistor that stops the generation operation of the power supply voltage by applying the second voltage to the control terminal of the third transistor in response to the level shift power down signal received via the fourth transistor and, the possess,
The level shift unit receives the power-down signal at its own control terminal, has its first terminal connected to the first line, and has its second terminal grounded. A power supply circuit including a transistor .
前記第1電圧に基づいて基準電圧を生成する第1のトランジスタと、前記第1電圧の供給を受けて動作し前記基準電圧に基づき一定の電圧値を有する第1の増幅信号を生成して前記第1のトランジスタの制御端子に供給する第1のアンプと、パワーダウン信号に応じて前記第1のアンプへの前記第1電圧の供給を停止することにより前記基準電圧の生成動作を停止せしめる第2のトランジスタと、を含む基準電圧生成部と、
前記第2電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成して第1のラインに送出するレベルシフト部と、
前記第2電圧の供給を受けて動作し前記基準電圧を増幅した第2の増幅信号を生成する第2のアンプと、前記第2電圧に基づき前記第2の増幅信号に対応した電圧値を有する電圧を前記電源電圧として生成する第3のトランジスタと、前記第1のラインを介して受けた前記レベルシフトパワーダウン信号に応じて前記第2のアンプへの前記第2電圧の供給を停止することにより前記電源電圧の生成動作を停止せしめる第4のトランジスタと、を含むレギュレータ部と、を有し、
前記レベルシフト部は、前記パワーダウン信号を自身の制御端子に受け、自身の第1の端子が前記第1のラインに接続されており且つ自身の第2の端子が接地されている第5のトランジスタを含むことを特徴とする電源回路。 A power supply circuit that generates a constant power supply voltage based on a first voltage generated by a first power supply and a second voltage generated by a second power supply,
A first transistor that generates a reference voltage based on the first voltage; and a first amplified signal that operates by receiving the supply of the first voltage and has a constant voltage value based on the reference voltage; A first amplifier that supplies the control terminal of the first transistor, and a first amplifier that stops generating the reference voltage by stopping the supply of the first voltage to the first amplifier in response to a power-down signal. A reference voltage generation unit including two transistors;
A level shift unit that generates a level shift power down signal in response to the power down signal under the second voltage and sends it to the first line;
A second amplifier that operates by receiving the supply of the second voltage and generates a second amplified signal obtained by amplifying the reference voltage; and a voltage value corresponding to the second amplified signal based on the second voltage. A third transistor for generating a voltage as the power supply voltage, and stopping the supply of the second voltage to the second amplifier in response to the level shift power down signal received via the first line. And a fourth transistor that stops the generation operation of the power supply voltage, and a regulator unit including
The level shift unit receives the power-down signal at its own control terminal, has its first terminal connected to the first line, and has its second terminal grounded. It is that power circuit comprising a transistor.
前記電源回路は、
前記第1電圧に基づいて基準電圧を生成する第1のトランジスタと、パワーダウン信号に応じて前記第1のトランジスタの制御端子に前記第1電圧を印加することにより前記基準電圧の生成動作を停止せしめる第2のトランジスタと、を含む基準電圧生成部と、
前記第2電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成して第1のラインに送出するレベルシフト部と、
前記基準電圧を増幅した増幅信号を生成するアンプと、前記第2電圧に基づき前記増幅信号に対応した電圧値を有する電圧を前記電源電圧として生成する第3のトランジスタと、前記第1のラインを介して受けた前記レベルシフトパワーダウン信号に応じて前記第3のトランジスタの制御端子に前記第2電圧を印加することにより前記電源電圧の生成動作を停止せしめる第4のトランジスタと、を含むレギュレータ部と、を有し、
前記レベルシフト部は、前記パワーダウン信号を自身の制御端子に受け、自身の第1の端子が前記第1のラインに接続されており且つ自身の第2の端子が接地されている第5のトランジスタを含むことを特徴とする半導体装置。 A semiconductor device including a power supply circuit that generates a constant power supply voltage based on a first voltage generated by a first power supply and a second voltage generated by a second power supply,
The power supply circuit is
A first transistor that generates a reference voltage based on the first voltage, and the generation of the reference voltage is stopped by applying the first voltage to a control terminal of the first transistor according to a power-down signal. A reference voltage generation unit including a second transistor
A level shift unit that generates a level shift power down signal in response to the power down signal under the second voltage and sends it to the first line;
An amplifier that generates an amplified signal obtained by amplifying the reference voltage; a third transistor that generates a voltage having a voltage value corresponding to the amplified signal based on the second voltage as the power supply voltage; and the first line. A fourth transistor that stops the generation operation of the power supply voltage by applying the second voltage to the control terminal of the third transistor in response to the level shift power down signal received via the fourth transistor And having
The level shift unit receives the power-down signal at its own control terminal, has its first terminal connected to the first line, and has its second terminal grounded. A semiconductor device including a transistor .
前記電源回路は、
前記第1電圧に基づいて基準電圧を生成する第1のトランジスタと、前記第1電圧の供給を受けて動作し前記基準電圧に基づき一定の電圧値を有する第1の増幅信号を生成して前記第1のトランジスタの制御端子に供給する第1のアンプと、パワーダウン信号に応じて前記第1のアンプへの前記第1電圧の供給を停止することにより前記基準電圧の生成動作を停止せしめる第2のトランジスタと、を含む基準電圧生成部と、
前記第2電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成して第1のラインに送出するレベルシフト部と、
前記第2電圧の供給を受けて動作し前記基準電圧を増幅した第2の増幅信号を生成する第2のアンプと、前記第2電圧に基づき前記第2の増幅信号に対応した電圧値を有する電圧を前記電源電圧として生成する第3のトランジスタと、前記第1のラインを介して受けた前記レベルシフトパワーダウン信号に応じて前記第2のアンプへの前記第2電圧の供給を停止することにより前記電源電圧の生成動作を停止せしめる第4のトランジスタと、を含むレギュレータ部と、を有し、
前記レベルシフト部は、前記パワーダウン信号を自身の制御端子に受け、自身の第1の端子が前記第1のラインに接続されており且つ自身の第2の端子が接地されている第5のトランジスタを含むことを特徴とする半導体装置。 A semiconductor device including a power supply circuit that generates a constant power supply voltage based on a first voltage generated by a first power supply and a second voltage generated by a second power supply,
The power supply circuit is
A first transistor that generates a reference voltage based on the first voltage; and a first amplified signal that operates by receiving the supply of the first voltage and has a constant voltage value based on the reference voltage; A first amplifier that supplies the control terminal of the first transistor, and a first amplifier that stops generating the reference voltage by stopping the supply of the first voltage to the first amplifier in response to a power-down signal. A reference voltage generation unit including two transistors ;
A level shift unit that generates a level shift power down signal in response to the power down signal under the second voltage and sends it to the first line ;
A second amplifier that operates by receiving the supply of the second voltage and generates a second amplified signal obtained by amplifying the reference voltage; and a voltage value corresponding to the second amplified signal based on the second voltage. A third transistor for generating a voltage as the power supply voltage, and stopping the supply of the second voltage to the second amplifier in response to the level shift power down signal received via the first line. have a, a regulator portion comprising a fourth transistor allowed to stop, the operation of generating the power supply voltage by,
The level shift unit receives the power-down signal at its own control terminal, has its first terminal connected to the first line, and has its second terminal grounded. A semiconductor device including a transistor .
前記バッテリ監視装置は、
前記第1電圧の下で基準電圧を生成する一方、パワーダウン信号に応じて前記基準電圧の生成動作を停止する基準電圧生成部と、前記第2電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成するレベルシフト部と、前記第2電圧の下で前記基準電圧に対応した電圧値を有する電源電圧を生成する一方、前記レベルシフトパワーダウン信号に応じて前記電源電圧の生成動作を停止するレギュレータ部と、を有する電源回路を更に含むことを特徴とする電子機器。 A battery that generates a first voltage and supplies it to the first line, and a second voltage based on the first voltage on the first line via a second line that is electrically insulated from the first line. An electronic device including an isolator for sending out and a battery monitoring device for monitoring a voltage value of the first voltage,
The battery monitoring device includes:
A reference voltage generating unit that generates a reference voltage under the first voltage, and stops generating the reference voltage according to a power down signal; and a level according to the power down signal under the second voltage. A level shift unit for generating a shift power down signal; and generating a power supply voltage having a voltage value corresponding to the reference voltage under the second voltage, while generating the power supply voltage according to the level shift power down signal An electronic device, further comprising a power supply circuit having a regulator unit that stops operation .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012281111A JP6071531B2 (en) | 2012-12-25 | 2012-12-25 | Power supply circuit, semiconductor device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012281111A JP6071531B2 (en) | 2012-12-25 | 2012-12-25 | Power supply circuit, semiconductor device and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014126913A JP2014126913A (en) | 2014-07-07 |
JP6071531B2 true JP6071531B2 (en) | 2017-02-01 |
Family
ID=51406384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012281111A Active JP6071531B2 (en) | 2012-12-25 | 2012-12-25 | Power supply circuit, semiconductor device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6071531B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3710469B1 (en) * | 2004-11-04 | 2005-10-26 | ローム株式会社 | Power supply device and portable device |
JP3739006B1 (en) * | 2004-11-04 | 2006-01-25 | ローム株式会社 | Power supply device and portable device |
JP4237696B2 (en) * | 2004-11-17 | 2009-03-11 | パナソニック株式会社 | Regulator circuit |
JP2007086952A (en) * | 2005-09-21 | 2007-04-05 | Nec Electronics Corp | Logic verification method and design method for semiconductor integrated circuit, and recording medium with voltage generation circuit macro logic model recorded thereon |
-
2012
- 2012-12-25 JP JP2012281111A patent/JP6071531B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014126913A (en) | 2014-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5608544B2 (en) | Output circuit | |
JP5032378B2 (en) | Charge / discharge control circuit and battery device | |
JP2015532034A5 (en) | ||
JP4934491B2 (en) | Overheat protection circuit, electronic device including the same, and control method thereof | |
US9110648B2 (en) | Power supply circuit to simulate battery power | |
JP5115346B2 (en) | Semiconductor integrated circuit for power control | |
JP4686222B2 (en) | Semiconductor device | |
JP5487568B2 (en) | Semiconductor device | |
EP2503690B1 (en) | Backdrive protection circuit | |
JP4655850B2 (en) | Power supply control circuit | |
JP6071531B2 (en) | Power supply circuit, semiconductor device and electronic device | |
KR100924353B1 (en) | Internal voltage generator | |
CN105099141A (en) | Control circuit and control system | |
KR20160118026A (en) | Internal voltage generation circuit | |
JP2008181451A (en) | Constant current circuit | |
JP2007537543A5 (en) | ||
TWI575351B (en) | Regulator | |
JP6111085B2 (en) | Integrated circuit for oscillation | |
US20130241508A1 (en) | Voltage regulator | |
JP2012161184A (en) | Semiconductor circuit, semiconductor device and cell monitoring system | |
JP2007306351A (en) | Power-on reset circuit | |
CN107850912B (en) | Millivolt power acquisition FET controller | |
JP2016096180A5 (en) | ||
KR101716897B1 (en) | Protecting circuit of voltage regulator | |
US8106637B2 (en) | Programmable floating gate reference |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6071531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |