JP6063492B2 - 表示装置 - Google Patents

Description

本開示は、階調電位を保持する複数種類の電位線を用いて映像表示を行う表示装置に関する。

従来、例えば液晶素子や有機ＥＬ（Electro Luminescence）素子の様々なタイプの表示素子を用いた表示装置が開発されている。このような表示装置では一般に、複数の画素を有する表示領域（有効表示領域）の外縁（外周）に位置する額縁領域（非表示領域）に、周辺回路が配設されている。この周辺回路は、複数の画素を駆動する駆動回路等からなり、例えば、複数の画素を順次駆動する走査線駆動回路や、駆動対象の画素に対して映像信号を供給する信号線駆動回路などが挙げられる。

また、近年では、各画素内に所定の画素回路（記憶回路等）が形成された表示装置も提案されている（例えば、特許文献１参照）。

特開平０８−２８６１７０号公報

ところで、昨今における表示装置の大型化や高解像度化に伴い、特に上記のような画素回路を内蔵する表示装置では、例えば異物等による電極間の短絡などに起因して、製造の際の歩留まりが低下してしまうという問題があった。

本開示はかかる問題点に鑑みてなされたもので、その目的は、製造の際の歩留まりを向上させることが可能な表示装置および電子機器を提供することにある。

本開示の表示装置は、表示領域内にそれぞれ配置された複数の画素と、表示領域内にそれぞれ配置され、互いに異なる階調電位を保持する複数種類の電位線と、を備え、前記複数の画素の各々は、表示素子と、映像信号を記憶する記憶回路を含み、前記複数種類の電位線のうちの前記記憶回路に基づいて選択された１種の電位線の階調電位が前記表示素子に対して供給されるように、各画素の表示駆動を行う画素回路と、を含み、前記表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配が相対的に急峻である階調電位を保持する第１の電位線の抵抗値が、前記輝度勾配が相対的に緩やかである階調電位を保持する第２の電位線の抵抗値と比べて低くなっている。

本開示の表示装置によれば、上記輝度勾配が相対的に急峻である階調電位を保持する第１の電位線の抵抗値が、上記輝度勾配が相対的に緩やかである階調電位を保持する第２の電位線の抵抗値と比べて低くなるようにしたので、第１の電位線の電位が変動した場合であっても、この第１の電位線の階調電位が供給された表示素子における表示輝度の変動を抑えることができる。よって、例えば画素の線欠陥（第１の電位線に沿った複数の画素の欠陥）を回避して点欠陥で済ませること等ができ、製造の際の歩留まりを向上させることが可能となる。

本開示の一実施の形態に係る表示装置の概略構成例を表すブロック図である。 図１に示した画素の構成例を模式的に表す回路図である。 図２に示した画素における白表示時の動作の概要を表す回路図である。 図２に示した画素における黒表示時の動作の概要を表す回路図である。 隣接画素同士における画素電極間の短絡について説明するための回路図である。 画素内における画素電極と対向電極との間の短絡について説明するための回路図である。 液晶素子に対する印加電圧と光の透過率との関係の一例を表す特性図である。 実施の形態に係る黒電位線および白電位線の構成例を表す模式平面図である。 変形例１に係る黒電位線の構成例を表す模式平面図である。 変形例２に係る画素の構成例を模式的に表す回路図である。 図１０に示した画素における階調表示動作の概要を表す図である。 変形例２に係る黒電位線および白電位線の構成例を表す図である。 実施の形態および変形例の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（配線幅の相違により電位線の抵抗値同士を異ならせた例）
２．変形例
変形例１（構成材料（抵抗率）の相違により電位線の抵抗値同士を異ならせた例）
変形例２（複数ビットの映像信号を用いて階調表示を行う場合の例）
３．適用例（電子機器への適用例）
４．その他の変形例

＜実施の形態＞
［表示装置１の全体構成］
図１は、本開示の一実施の形態に係る表示装置（表示装置１）の概略構成をブロック図で表わしたものである。表示装置１は、外部から供給される映像信号（図示せず）に基づいて映像表示を行うものであり、ここでは一例として、後述する液晶素子（液晶素子ＬＣ）を用いた液晶表示装置となっている。この表示装置１は、液晶表示パネル３およびバックライト４を備えている。

バックライト４は、液晶表示パネル３に対して光を射出する光源部であり、例えば、冷陰極管（ＣＣＦＬ；Cold Cathode Fluorescent Lamp）や、発光ダイオード（ＬＥＤ；Light Emitting Diode）などの発光素子を用いて構成されている。

液晶表示パネル３は、例えばガラス等からなる基板上に、複数の画素１０、走査線駆動回路１２１，１２２、信号線駆動回路１３および接続用端子１４を備えている。複数の画素１０は、表示領域（有効表示領域）１１内に配置され、走査線駆動回路１２１，１２２、信号線駆動回路１３および接続用端子１４はそれぞれ、この表示領域１１の周縁（外縁）に位置する額縁領域（非表示領域）に配置されている。

接続用端子１４は、表示装置の外部との間で各種信号の配線同士を接続するための端子である。

走査線駆動回路１２１，１２２および信号線駆動回路１２３（駆動部）は、接続用端子１４を介して外部から入力された信号（映像信号）に基づいて、各画素１０の表示駆動を行う回路である。これらの駆動回路は、詳細は後述するが、複数種類の電位線（ここでは、後述する黒電位線ＬＢおよび白電位線ＬＷ）のうちの選択された１種の電位線の階調電位（後述する黒階調電位または白階調電位）が各画素１０内の表示素子（ここでは後述する液晶素子ＬＣ）に対して供給されるように、表示駆動を行うようになっている。

走査線駆動回路１２１，１２２はそれぞれ、水平ライン（行）方向に沿って延在する複数の走査線（ゲート線）Ｇを用いて、複数の画素１０を水平ラインごとに順次選択することにより、駆動対象の画素１０を線順次で選択する（線順次走査を行う）回路である。

また、信号線駆動回路１３は、垂直ライン（列）方向に沿って延在する複数の信号線（データ線）Ｓを用いて、駆動対象の画素１０に対して映像信号を供給する回路である。この信号線Ｓには、ここでは２値（「Ｌ（ロー）」信号（「０」）および「Ｈ（ハイ）」信号（「１」）の２値）のデータ（デジタルデータ）からなる１ビットの映像信号が供給されるようになっている。

複数の画素１０は、上記した表示領域１１内にマトリクス状に配置されている。

［画素１０の詳細構成］
図２は、各画素１０の回路構成例を表したものである。各画素１０は、液晶素子ＬＣ（表示素子）および画素回路２を備えている。画素回路２は、ＴＦＴ（Thin Film Transistor）素子Ｔｒ１および記憶回路（メモリ回路）２１を有している。また、各画素１０には、上記した走査線Ｇおよび信号線Ｓと、共通電位線（対向電位線）ＶＣＯＭと、黒電位線ＬＢ（第１の電位線）および白電位線ＬＷ（第２の電位線）とが接続されている。

黒電位線ＬＢおよび白電位線ＬＷは、互いに異なる階調電位を保持する複数種類（ここでは２種類）の電位線であり、水平ライン方向に沿って延在するように形成されている。黒電位線ＬＢは、黒階調電位（例えば、３Ｖ〜４Ｖ程度）を保持する電位線であり、白電位線ＬＷは、白階調電位（例えば、０Ｖ〜１Ｖ程度）を保持する電位線である。ここで、本実施の形態では、黒電位線ＬＢの抵抗値が白電位線ＬＷの抵抗値と比べて低くなるように設定されている。具体的には、黒電位線ＬＢの配線幅が、白電位線ＬＷの配線幅と比べて太くなっている。なお、この黒電位線ＬＢおよび白電位線ＬＷの各配線同士の関係の詳細については、後述する。

液晶素子ＬＣは、画素回路２による画素駆動に従って、表示動作を行うものである。この液晶素子ＬＣは、例えばＶＡ（Vertical Alignment）モードやＴＮ（Twisted Nematic）モードの液晶を用いて構成されている。また、ここでは一例として、この液晶素子ＬＣはノーマリーホワイトモードの液晶素子からなる。液晶素子ＬＣの一端（画素電極２０側）は、ＴＦＴ素子Ｔｒ２およびＴＦＴ素子Ｔｒ３の各ドレインに接続され、他端（対向電極側）は共通電位線ＶＣＯＭに接続されている。

画素回路２は、信号線Ｓを介して供給される映像信号に基づいて、黒電位線ＬＢおよび白電位線ＬＷのうちの一方の電位線の階調電位（黒階調電位または白階調電位）を選択し、液晶素子ＬＣを供給する回路である。

ＴＦＴ素子Ｔｒ１は、信号線Ｓから供給される映像信号を記憶回路２１に対して供給するためのスイッチング素子であり、ここではＮ型のトランジスタとなっている。このＴＦＴ素子Ｔｒ１のゲートは走査線Ｇに接続され、ソースは信号線Ｓに接続されている。

記憶回路２１は、信号線ＳからＴＦＴ素子Ｔｒ１を介して入力された映像信号を記憶（一時的に保持）する回路（ラッチ回路）であり、ここでは６つのＴＦＴ素子Ｔｒ２〜Ｔｒ７を有するＳＲＡＭ（Static Random Access Memory）回路からなる。これらのＴＦＴ素子Ｔｒ２〜Ｔｒ７のうち、４つのＴＦＴ素子Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５はＮ型のトランジスタであり、２つのＴＦＴ素子Ｔｒ６，Ｔｒ７はＰ型のトランジスタである。ＴＦＴ素子Ｔｒ２のゲートは、ＴＦＴ素子Ｔｒ１のドレイン、ＴＦＴ素子Ｔｒ４のゲート、ＴＦＴ素子Ｔｒ６のゲート、ＴＦＴ素子Ｔｒ５のドレインおよびＴＦＴ素子Ｔｒ７のドレインに接続されている。ＴＦＴ素子Ｔｒ２のソースは白電位線ＬＷに接続され、ドレインは画素電極２０に接続されている。ＴＦＴ素子Ｔｒ３のゲートは、ＴＦＴ素子Ｔｒ５のゲート、ＴＦＴ素子Ｔｒ７のゲート、ＴＦＴ素子Ｔｒ４のドレインおよびＴＦＴ素子Ｔｒ６のドレインに接続されている。ＴＦＴ素子Ｔｒ３のソースは黒電位線ＬＢに接続され、ドレインは画素電極２０に接続されている。ＴＦＴ素子Ｔｒ４のソースおよびＴＦＴ素子Ｔｒ５のソースはそれぞれ、接地電位ＶＳＳに接続され、ＴＦＴ素子Ｔｒ６のソースおよびＴＦＴ素子Ｔｒ７のソースはそれぞれ、電源電位ＶＤＤに接続されている。

［表示装置１の作用・効果］
（１．表示動作）
この表示装置１では、接続用端子１４を介して外部から供給される入力信号に基づいて、走査線駆動回路１２１，１２２および信号線駆動回路１３がそれぞれ、互いに同期した表示駆動動作を行う。具体的には、走査線駆動回路１２１，１２２はそれぞれ、走査線Ｇを用いて画素１０を水平ラインごとに順次選択し、線順次走査を行う。また、信号線駆動回路１３は、駆動対象の画素１０に対して信号線Ｓを介して映像信号を供給する。そして、映像信号が供給された画素１０では、バックライト４からの照明光が変調され、表示光として出射される。これにより、入力信号に基づく映像表示が表示装置１において行われる。

ここで、図３および図４を参照して、各画素１０における表示動作の詳細について説明する。なお、ここでは前述したように、液晶素子ＬＣがノーマリーホワイトモードの液晶素子である場合の例について説明する。また、これらの図３および図４では、説明の便宜上、各ＴＦＴ素子Ｔｒ１〜Ｔｒ７をスイッチとして図示している。したがって、これらの図では、駆動対象の画素１０であるとして、ＴＦＴ素子Ｔｒ１がオン状態となっている。

まず、図３に示したように、駆動対象の画素１０に対して信号線Ｓから「Ｈ」信号が供給された場合、その画素１０では以下のようにして白表示がなされる。すなわち、ＴＦＴ素子Ｔｒ１を介して、記憶回路２１へ「Ｈ」信号が供給されてラッチされる（一時的に保持される）ため、ＴＦＴ素子Ｔｒ２，Ｔｒ４，Ｔｒ７がそれぞれオン状態となると共に、ＴＦＴ素子Ｔｒ３，Ｔｒ５，Ｔｒ６がそれぞれオフ状態となる。したがって、図３中の矢印Ｐ１１で示したように、白電位線ＬＷの電位（白階調電位）が液晶素子ＬＣの画素電極２０へ供給され、液晶素子ＬＣにおいて白表示がなされる。

一方、図４に示したように、駆動対象の画素１０に対して信号線Ｓから「Ｌ」信号が供給された場合、その画素１０では以下のようにして黒表示がなされる。すなわち、ＴＦＴ素子Ｔｒ１を介して、記憶回路２１へ「Ｌ」信号が供給されてラッチされるため、白表示の場合とは逆に、ＴＦＴ素子Ｔｒ３，Ｔｒ５，Ｔｒ６がそれぞれオン状態となると共に、ＴＦＴ素子Ｔｒ２，Ｔｒ４，Ｔｒ７がそれぞれオフ状態となる。したがって、図４中の矢印Ｐ１２で示したように、黒電位線ＬＢの電位（黒階調電位）が液晶素子ＬＣの画素電極２０へ供給され、液晶素子ＬＣにおいて黒表示がなされる。

このようにして各画素１０において、信号線Ｓを介して供給される映像信号に基づいて、黒電位線ＬＢおよび白電位線ＬＷのうちの一方の電位線の階調電位（黒階調電位または白階調電位）が選択的に液晶素子ＬＣへ供給され、黒表示または白表示（２色表示）がなされる。なお、表示領域１１内の複数の画素１０が、カラーフィルタ等を用いて、例えば赤色（Ｒ）画素、緑色（Ｇ）画素および青色（Ｂ）画素の３原色の画素により構成されている場合には、各色の画素で２色表示が行われると、全体としては２×２×２＝８色表示がなされることになる。

（２．特徴的部分の作用）
次に、図５〜図８を参照して、液晶表示パネル３における特徴的部分の作用について詳細に説明する。

まず、液晶表示パネル３では、製造時の工程不良等により混入した異物等に起因して、電極間の短絡（ショート）が生じる場合がある。すなわち、図５に示した例では、異物等に起因して、垂直ライン方向に沿って隣接する２つの画素１０−１，１０―２間で、画素電極２０同士の短絡が生じている（図５中の矢印Ｐ２１参照）。また、図６に示した例では、異物等に起因して、液晶素子ＬＣにおける画素電極２０側と対向電極側（共通電位線ＶＣＯＭ側）との短絡が生じている（図６中の矢印Ｐ２２参照）。なお、図５では、図示の簡略化のため、液晶素子ＬＣの図示を省略している。

このような電極間の短絡が生じると、図５，図６中の矢印Ｐ２１，Ｐ２２から分かるように、黒電位線ＬＢや白電位線ＬＷの電位（黒階調電位や白階調電位）が変動するため、それに伴って以下説明する表示輝度の変動が生じ、製造の際の歩留まりが低下してしまうことになる。

ここで、図７は、液晶素子ＬＣに対する印加電圧と光の透過率（表示輝度）との関係（表示特性）の一例を表したものである。この図７の例では、印加電圧＝０〜０．７Ｖ程度の電圧範囲では、透過率が略一定（０．４０程度：白階調に対応）となっていると共に、印加電圧＝２．５〜４．０Ｖ程度の電圧範囲においても、透過率が略一定（０程度：黒階調に対応）となっている。一方、それらの間の電圧範囲である、印加電圧＝０．７〜２．５Ｖ程度の電圧範囲では、白階調と黒階調との間で透過率が急峻に変化している。すなわち、この電圧範囲（中間調に対応する電圧範囲）では、印加電圧の変化（変動量）に対する透過率の変化（変動量）に対応する輝度勾配（輝度傾斜）が、急峻となっている。

したがって、上記した電極間の短絡に起因した黒階調電位や白階調電位の変動（本来の印加電圧からの変動）が生じると、図７中の矢印Ｐ３Ｂ，Ｐ３Ｗで示したように、液晶素子ＬＣにおける透過率（表示輝度）の変動が生じてしまう。特に、ここでは矢印Ｐ３Ｂ，Ｐ３Ｗから分かるように、白階調電位の変動による表示輝度の変動量よりも、黒階調電位の変動による表示輝度の変動量のほうが、相対的に大きくなっている。これは、白階調電位付近における輝度勾配と比べ、黒階調電位付近における輝度勾配のほうが相対的に急峻となっていることによる。そして、このような画素１０における電極間の短絡に起因した輝度変動が生じると、その画素１０単体での点欠陥には留まらず、黒電位線ＬＷや白電位線ＬＷに沿った１水平ライン分の複数の画素１０における線欠陥となってしまい、製造の際の歩留まりが低下してしまう。なお、このような問題は、表示装置の大型化や高解像度化に伴い、本実施の形態のような画素回路を内蔵する表示装置では特に顕著に生じ得る。

そこで本実施の形態では、上記した輝度勾配が相対的に急峻である階調電位（ここでは黒階調電位）を保持する電位線（ここでは黒電位線ＬＢ）の抵抗値が、輝度勾配が相対的に緩やかである階調電位（ここでは白階調電位）を保持する電位線（ここでは白電位線ＬＷ）の抵抗値と比べて低くなっている。すなわち、黒電位線ＬＢの抵抗値をＲＢ、白電位線ＬＷの抵抗値をＲＷとすると、ＲＢ＜ＲＷとなっている。なお、このときの抵抗値の差はできるだけ大きいことが望ましく、抵抗値の比としては、例えば、ＲＢ：ＲＷ＝１．０：１．５〜１：１０程度が挙げられる。

具体的には、本実施の形態では図８に示したように、黒電位線ＬＢの配線幅Ｗｂが、白電位線ＬＷの配線幅Ｗｗと比べて太くなっている（Ｗｂ＞Ｗｗ）ことにより、ＲＢ＜ＲＷとなっている。なお、このときの配線幅の差もできるだけ大きいことが望ましく、配線幅の比としては、例えば、Ｗｂ：Ｗｗ＝１．５：１．０〜１０：１程度（一例として、Ｗｂ：Ｗｗ＝１．５：１．０）が挙げられる。

これにより本実施の形態では、上記したように、異物等に起因した電極間の短絡等が生じて黒電位線ＬＢの電位（黒階調電位：輝度勾配が相対的に急峻である階調電位）が変動した場合であっても、この黒階調電位が供給された液晶素子ＬＣにおける表示輝度の変動が抑えられる。

以上のように本実施の形態では、輝度勾配が相対的に急峻である黒階調電位を保持する黒電位線ＬＢの抵抗値ＲＢが、輝度勾配が相対的に緩やかである白階調電位を保持する白電位線ＬＷの抵抗値ＲＷと比べて低くなるようにしたので、黒階調電位が変動した場合であっても、この黒階調電位が供給された液晶素子ＬＣにおける表示輝度の変動を抑えることができる。よって、例えば画素１０の線欠陥（ここでは、黒電位線ＬＢに沿った複数の画素１０の欠陥）を回避して点欠陥で済ませること等ができ、製造の際の歩留まりを向上させることが可能となると共に、表示画質を向上させることも可能となる。

また、黒電位線ＬＢの配線幅Ｗｂが白電位線ＬＷの配線幅Ｗｗと比べて太くなっている（Ｗｂ＞Ｗｗ）ことにより、ＲＢ＜ＲＷとなっているようにしたので、黒電位線ＬＢや白電位線ＬＷの構成材料等を変更することなく、これらの電位線を形成する際のマスクパターンの変更のみで対応することができ、簡易に実現することが可能となる。

更に、例えば、黒電位線ＬＢの配線幅Ｗｂと白電位線ＬＷの配線幅Ｗｗとの合計値（Ｗｂ＋Ｗｗ）を、これらの配線幅が均等（Ｗｂ＝Ｗｗ）となっている従来のものと同等とすれば、表示領域１１内での画素１０の解像度を低下させることなく（解像度を保持しつつ）、上記の効果を得ることが可能となる。

＜変形例＞
続いて、上記実施の形態の変形例（変形例１，２）について説明する。なお、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

［変形例１］
図９は、変形例１に係る黒電位線（黒電位線ＬＢ１，ＬＢ２）の平面構成例を模式的に表したものである。まず、本変形例の表示装置１においても、上記実施の形態と同様に、輝度勾配が相対的に急峻である黒階調電位を保持する黒電位線ＬＢの抵抗値ＲＢが、輝度勾配が相対的に緩やかである白階調電位を保持する白電位線ＬＷの抵抗値ＲＷと比べて低くなっている（ＲＢ＜ＲＷ）。

ただし、本変形例では実施の形態とは異なり、黒電位線における少なくとも一部の配線の抵抗率が、白電位線ＬＷの抵抗率と比べて低くなっていることにより、ＲＢ＜ＲＷとなっている。具体的には、本変形例では、黒電位線が、互いに配線の構成材料（配線の抵抗率）が異なると共に互いに異なる層に形成された、２つの配線（黒電位線ＬＢ１，ＬＢ２）から構成されている。

詳細には、黒電位線ＬＢ１（高抵抗率配線）は、白電位線ＬＷ（図９中に図示せず）と同一層内に形成されると共に、この白電位線ＬＷと同一材料（例えば、モリブデン（Ｍｏ）等）からなる。この黒電位線ＬＢ１は、実施の形態で説明した黒電位線ＬＢと同様に、各々が水平ライン方向に沿って延在するように、複数設けられている。

一方、黒電位線ＬＢ２（低抵抗率配線）は、白電位線ＬＷと異なる層内において、図示しないコンタクト等を介して黒電位線ＬＢ１と電気的に接続されるように形成されると共に、白電位線ＬＷよりも抵抗率の低い材料（例えば、アルミニウム（Ａｌ）等）からなる。すなわち、黒電位線ＬＢ１および白電位線ＬＷにおける抵抗率をρ１、黒電位線ＬＢ２における抵抗率をρ２とすると、ρ２＜ρ１となっている。なお、このときの抵抗率の差もできるだけ大きいことが望ましく、抵抗率の比としては、例えば、ρ１：ρ２＝１０：１〜１００：１程度が挙げられる。

この黒電位線ＬＢ２は、ここでは黒電位線ＬＢ１および白電位線ＬＷとは異なり、各々が垂直ライン方向に沿って延在するように、複数設けられている。そして、本変形例では、これら複数の黒電位線ＬＢ２が、表示領域１１内の複数の画素１０に対して間引き配置されている。すなわち、水平ライン方向に沿った複数個の画素１０に対して１つの黒電位線ＬＢ２の割合で、黒電位線ＬＢ２が配置されている。

以上のように本変形例では、黒電位線における少なくとも一部の配線の抵抗率が、白電位線ＬＷの抵抗率と比べて低くなっていることによって、ＲＢ＜ＲＷとなっているようにしたので、上記実施の形態と同様の作用により同様の効果を得ることが可能である。

また、複数の黒電位線ＬＢ２が、表示領域１１内の複数の画素１０に対して間引き配置されているようにしたので、例えば、低抵抗率材料からなる黒電位線ＬＢ２の配線間での短絡不良等の発生を抑えることが可能となる。

なお、本変形例では、互いに配線の構成材料（配線の抵抗率）が異なる２つの黒電位線ＬＢ１，ＬＢ２同士が、互いに異なる層に形成されている場合について説明したが、場合によっては、これらの黒電位線ＬＢ１，ＬＢ２同士が同一層内に形成されていてもよい。ただし、一般には、同一層内に構成材料が異なる複数の配線層を形成することは難しい（あるいは、製造工程が複雑化してしまう）ことから、本変形例のように構成したほうが望ましいと言える。

［変形例２］
（画素２０Ａの回路構成）
図１０は、変形例２に係る画素（画素１０Ａ）の回路構成例を模式的に表したものである。本変形例の表示装置１は、多ビット（複数ビット）の映像信号を用いて、各画素１０Ａにおいて多階調表示を行うようにしたものである。ここでは一例として、映像信号が２ビットの信号（各ビットは、「Ｌ」または「Ｈ」の２値データ）からなるものとして説明する。すなわち、後述するように、２ビット×２階調（黒階調および白階調）＝４階調の表示が各画素１０Ａにおいてなされるものとする。なお、図１０では、図示の簡略化のため、液晶素子ＬＣおよび共通電位線ＶＣＯＭの図示を省略している。

このことから、本変形例における各画素１０Ａは、低ビット側（１ビット目）の階調表示に用いられるサブ画素１０ＡＬと、高ビット側（２ビット目）の階調表示に用いられるサブ画素１０ＡＨとを有している（複数のサブ画素構造）。サブ画素１０ＡＬは、ＴＦＴ素子Ｔｒ１Ｌと、画素電極２０Ｌを含む液晶素子ＬＣと、記憶回路２１とを有している。同様に、サブ画素１０ＡＨは、ＴＦＴ素子Ｔｒ１Ｈと、画素電極２０Ｈを含む液晶素子ＬＣと、記憶回路２１とを有している。ここで、これらのサブ画素１０ＡＬ，１０ＡＨは、映像信号における各ビットの重み付けに対応した面積の表示領域（画素電極の面積に対応）を有している。すなわち、ここでは、高ビット側のサブ画素１０ＡＨにおける画素電極２０Ｈの面積Ｓ（Ｈ）は、低ビット側のサブ画素１０ＡＬにおける画素電極２０Ｌの面積Ｓ（Ｌ）の２倍の大きさとなっている（Ｓ（Ｈ）＝２×Ｓ（Ｌ））。

また、各画素１０Ａには、走査線Ｇ、信号線Ｓ、黒電位線ＬＢおよび白電位線ＬＷがそれぞれ、映像信号における各ビットごとに個別に接続されている。具体的には、低ビット側のサブ画素１０ＡＬには、走査線ＧＬ、信号線ＳＬ、黒電位線ＬＢ（Ｌ）および白電位線ＬＷ（Ｌ）が接続されている。また、高ビット側のサブ画素１０ＡＨには、走査線ＧＨ、信号線ＳＨ、黒電位線ＬＢ（Ｈ）および白電位線ＬＷ（Ｈ）が接続されている。なお、サブ画素１０ＡＬ，１０ＡＨにおける各配線の接続態様は、実施の形態における画素１０における接続態様と同様であるため、説明を省略する。

（画素１０Ａにおける表示動作）
このような構成により画素１０Ａでは、実施の形態と同様に液晶素子ＬＣがノーマリーホワイトモードの液晶素子であるものとすると、図１１に示したようにして表示動作が行われる。すなわち、まず、駆動対象の画素１０に対して、信号線ＳＨから「Ｌ」信号、信号線ＳＬから「Ｌ」信号がそれぞれ供給された場合、サブ画素１０ＡＨ（画素電極２０Ｈ）およびサブ画素１０ＡＬ（画素電極２０Ｌ）の双方において黒表示となる。したがって、この場合には、表示輝度が最も低い黒階調表示（０階調目の表示）となる。

また、駆動対象の画素１０に対して、信号線ＳＨから「Ｌ」信号、信号線ＳＬから「Ｈ」信号がそれぞれ供給された場合、サブ画素１０ＡＨ（画素電極２０Ｈ）では黒表示、サブ画素１０ＡＬ（画素電極２０Ｌ）では白表示となる。したがって、サブ画素１０ＡＨ，１０ＡＬにおける画素電極２０Ｈ，２０Ｌの面積Ｓ（Ｈ），Ｓ（Ｌ）同士の重み付けを考慮すると、この場合には、表示輝度が２番目に低い中間調（グレイ）表示（１階調目の表示）となる。

駆動対象の画素１０に対して、信号線ＳＨから「Ｈ」信号、信号線ＳＬから「Ｌ」信号がそれぞれ供給された場合、サブ画素１０ＡＨ（画素電極２０Ｈ）では白表示、サブ画素１０ＡＬ（画素電極２０Ｌ）では黒表示となる。したがって、サブ画素１０ＡＨ，１０ＡＬにおける画素電極２０Ｈ，２０Ｌの面積Ｓ（Ｈ），Ｓ（Ｌ）同士の重み付けを考慮すると、この場合には、表示輝度が２番目に高い中間調（グレイ）表示（２階調目の表示）となる。

そして、駆動対象の画素１０に対して、信号線ＳＨから「Ｈ」信号、信号線ＳＬから「Ｈ」信号がそれぞれ供給された場合、サブ画素１０ＡＨ（画素電極２０Ｈ）およびサブ画素１０ＡＬ（画素電極２０Ｌ）の双方において白表示となる。したがって、この場合には、表示輝度が最も高い白階調表示（３階調目の表示）となる。

このようにして本変形例では、複数ビットの映像信号を用いて各画素１０Ａにおいて多階調表示が行われる。

（特徴的部分の構成・作用）
ここで、本変形例においても実施の形態と同様に、輝度勾配が相対的に急峻である黒階調電位を保持する黒電位線の抵抗値が、輝度勾配が相対的に緩やかである白階調電位を保持する白電位線の抵抗値と比べて低くなっている。具体的には、低ビット側のサブ画素１０ＡＬでは、黒電位線ＬＢ（Ｌ）の抵抗値ＲＢ（Ｌ）が、白電位線ＬＷ（Ｌ）の抵抗値ＲＷ（Ｌ）と比べて低くなっている（ＲＢ（Ｌ）＜ＲＷ（Ｌ））。同様に、高ビット側のサブ画素１０ＡＨでは、黒電位線ＬＢ（Ｈ）の抵抗値ＲＢ（Ｈ）が、白電位線ＬＷ（Ｈ）の抵抗値ＲＷ（Ｈ）と比べて低くなっている（ＲＢ（Ｈ）＜ＲＷ（Ｈ））。ここで、一例として実施の形態と同様に、配線幅の相違によって抵抗値を異ならせるとすると、低ビット側のサブ画素１０ＡＬでは、黒電位線ＬＢ（Ｌ）の配線幅Ｗｂ（Ｌ）が、白電位線ＬＷ（Ｌ）の配線幅Ｗｗ（Ｌ）と比べて太くなっている（Ｗｂ（Ｌ）＞Ｗｗ（Ｌ））。同様に、高ビット側のサブ画素１０ＡＨでは、黒電位線ＬＢ（Ｈ）の配線幅Ｗｂ（Ｈ）が、白電位線ＬＷ（Ｈ）の配線幅Ｗｗ（Ｈ）と比べて太くなっている（Ｗｂ（Ｈ）＞Ｗｗ（Ｈ））。

また、本変形例では、高ビット側の黒電位線ＬＢ（Ｈ）の抵抗値ＲＢ（Ｈ）が、低ビット側の黒電位線ＬＢ（Ｌ）の抵抗値ＲＢ（Ｌ）以下となっている（ＲＢ（Ｈ）≦ＲＢ（Ｌ））。同様に、高ビット側の白電位線ＬＷ（Ｈ）の抵抗値ＲＷ（Ｈ）が、低ビット側の白電位線ＬＷ（Ｌ）の抵抗値ＲＷ（Ｌ）以下となっている（ＲＷ（Ｈ）≦ＲＷ（Ｌ））。ここで、一例として実施の形態と同様に、配線幅の相違によって抵抗値を異ならせるとすると、高ビット側の黒電位線ＬＢ（Ｈ）の配線幅Ｗｂ（Ｈ）が、低ビット側の黒電位線ＬＢ（Ｌ）の配線幅Ｗｂ（Ｌ）以上の太さとなっている（Ｗｂ（Ｈ）≧Ｗｂ（Ｌ））。同様に、高ビット側の白電位線ＬＷ（Ｈ）の配線幅Ｗｗ（Ｈ）が、低ビット側の白電位線ＬＷ（Ｌ）の配線幅Ｗｗ（Ｌ）以上の太さとなっている（Ｗｗ（Ｈ）≧Ｗｗ（Ｌ））。

以上のことをまとめると、本変形例では、黒電位線ＬＢ（Ｌ），ＬＢ（Ｈ）の抵抗値ＲＢ（Ｌ），ＲＢ（Ｈ）および配線幅Ｗｂ（Ｌ），Ｗｂ（Ｈ）と、白電位線ＬＷ（Ｌ），ＬＷ（Ｈ）の抵抗値ＲＷ（Ｌ），ＲＷ（Ｈ）および配線幅Ｗｗ（Ｌ），Ｗｗ（Ｈ）とについて、例えば図１２（Ａ）〜（Ｃ）に示した条件式を満たす場合が挙げられる。

すなわち、まず、図１２（Ａ）に示した例では、以下の（１）式（一例として以下の（２）式）を満たしている。
ＲＢ（Ｈ）＜ＲＢ（Ｌ）＜ＲＷ（Ｈ）＜ＲＷ（Ｌ） ……（１）
Ｗｂ（Ｈ）＞Ｗｂ（Ｌ）＞Ｗｗ（Ｈ）＞Ｗｗ（Ｌ） ……（２）

また、図１２（Ｂ）に示した例では、以下の（３）式（一例として以下の（４）式）を満たしている。
ＲＢ（Ｈ）＜ＲＢ（Ｌ）＜ＲＷ（Ｈ）＝ＲＷ（Ｌ） ……（３）
Ｗｂ（Ｈ）＞Ｗｂ（Ｌ）＞Ｗｗ（Ｈ）＝Ｗｗ（Ｌ） ……（４）

更に、図１２（Ｃ）に示した例では、以下の（５）式（一例として以下の（６）式）を満たしている。
ＲＢ（Ｈ）＝ＲＢ（Ｌ）＜ＲＷ（Ｈ）＝ＲＷ（Ｌ） ……（５）
Ｗｂ（Ｈ）＝Ｗｂ（Ｌ）＞Ｗｗ（Ｈ）＝Ｗｗ（Ｌ） ……（６）

以上のように本変形例では、ＲＢ（Ｈ）≦ＲＢ（Ｌ）およびＲＷ（Ｈ）≦ＲＷ（Ｌ）を満たすようにしたので、上記実施の形態における効果に加え、複数ビットの映像信号を用いて多階調表示を行う場合において特に以下の効果を得ることも可能となる。すなわち、まず、表示領域（画素電極）における面積の重み付けを考慮すると、高ビット側のサブ画素１０ＡＨにおける階調表示の際の輝度変動のほうが、低ビット側のサブ画素１０ＡＬにおける階調表示の際の輝度変動と比べて見え易い（表示画質低下の影響が大きい）。このことから、上記のように、高ビット側の電位線の抵抗値を、高ビット側の電位線の抵抗値以下（望ましくは、高ビット側の電位線の抵抗値未満）とすることによって、高ビット側での輝度変動を優先的に抑えることができ、表示画質を更に向上させることが可能となる。

なお、本変形例では、実施の形態と同様に配線幅の相違によって電位線同士の抵抗値を異ならせる場合について説明したが、これには限られず、上記変形例１と同様に、抵抗率（配線の構成材料）の相違によって電位線同士の抵抗値を異ならせるようにしてもよい。

また、本変形例では、映像信号が２ビットの信号からなる場合について説明したが、これには限られず、映像信号が３ビット以上の信号からなるようにしてもよい。

＜適用例＞
続いて、図１３〜図１７を参照して、上記実施の形態および変形例で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。

（適用例１）
図１３は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が表示装置１により構成されている。

（適用例２）
図１４は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が表示装置１により構成されている。

（適用例３）
図１５は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が表示装置１により構成されている。

（適用例４）
図１６は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が表示装置１により構成されている。

（適用例５）
図１７は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１により構成されている。

＜その他の変形例＞
以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等に限定されず、種々の変形が可能である。

例えば、上記実施の形態等では、液晶素子ＬＣがノーマリーホワイトモードの液晶素子からなる場合について説明したが、これには限られず、液晶素子ＬＣがノーマリーブラックモードの液晶素子からなるようにしてもよい。この場合、前述した輝度勾配における黒電位線ＬＢと白電位線ＬＷとの関係が逆になる（白階調電位のほうが、黒階調電位と比べて相対的に輝度勾配が急峻となる）。したがって、この場合には、上記実施の形態等とは逆に、白電位線ＬＷ（第１の電位線）の抵抗値ＲＷが、黒電位線ＬＢ（第２の電位線）の抵抗値ＲＢと比べて低くなるようにすればよい（ＲＷ＜ＲＢ）。

また、上記実施の形態等では、複数種類の電位線が、黒階調電位を保持する黒電位線ＬＢと白階調電位を保持する白電位線ＬＷとの２種類の電位線からなる場合について説明したが、この場合には限られず、３種類以上の電位線を用いて映像表示を行ってもよい。

更に、上記実施の形態等では、各画素内の記憶回路が、ＳＲＡＭ回路からなる場合について説明したが、これには限られず、例えばＤＲＡＭ（Dynamic Random Access Memory）等の他の記憶回路を用いてもよい。つまり、本技術は、複数種類の電位線から選択的に供給された電位に応じて表示素子の階調が決定される、あらゆる表示装置に対して適用し得る。

加えて、上記実施の形態等（実施の形態、変形例１，２等）で説明した各構成を、任意に組み合わせてもよい。

また、上記実施の形態等では、各画素における表示素子が液晶素子ＬＣである場合（液晶表示装置である場合）について説明したが、この場合には限られない。すなわち、表示素子が、例えば有機ＥＬ素子等の他の表示素子から構成されていてもよい（他の表示方式の表示装置であってもよい）。なお、この有機ＥＬ素子の場合には、印加電圧または／および印加電流と表示輝度との関係によって、前述した輝度勾配が規定されることになる。すなわち、他の表示素子においても、上記実施の形態等で述べたのと同様、各電位線から供給される階調電位と、表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配の関係に応じて、各電位線の抵抗値を調整することで、本技術を適用可能である。なお、その場合の表示素子の輝度とは、自発光型の表示装置においては例えば各画素の発光強度、電気泳動型の電子ペーパーにおいては例えば各画素の明度といった形で、その表示素子の画素の特性に応じて規定し得る。

なお、本技術は以下のような構成を取ることも可能である。
（１）
表示素子を含む複数の画素と、
互いに異なる階調電位を保持する複数種類の電位線と、
前記複数種類の電位線のうちの選択された１種の電位線の階調電位が前記表示素子に対して供給されるように、映像信号に基づいて各画素の表示駆動を行う駆動部と
を備え、
前記表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配が相対的に急峻である階調電位を保持する第１の電位線の抵抗値が、前記輝度勾配が相対的に緩やかである階調電位を保持する第２の電位線の抵抗値と比べて低くなっている
表示装置。
（２）
前記第１の電位線の配線幅が、前記第２の電位線の配線幅と比べて太くなっている
前記（１）に記載の表示装置。
（３）
前記第１の電位線における少なくとも一部の配線の抵抗率が、前記第２の電位線の抵抗率と比べて低くなっている
前記（１）または（２）に記載の表示装置。
（４）
前記第１の電位線が、
前記第２の電位線と同一層内に形成され、前記第２の電位線と同一材料からなる高抵抗率配線と、
前記第２の電位線と異なる層内において前記高抵抗率層と電気的に接続されるように形成され、前記第２の電位線よりも抵抗率の低い材料からなる低抵抗率配線と
により構成されている
前記（３）に記載の表示装置。
（５）
前記低抵抗率配線が複数設けられると共に、これら複数の低抵抗率配線が、前記複数の画素に対して間引き配置されている
前記（４）に記載の表示装置。
（６）
前記映像信号が複数ビットの信号からなり、
各画素は、前記映像信号における各ビットの重み付けに対応した面積の表示領域を有する複数のサブ画素を含み、
前記第１および第２の電位線がそれぞれ、前記映像信号における各ビットごとに個別に設けられると共に、高ビット側に対応する第１および第２の電位線の抵抗値が、低ビット側に対応する第１および第２の電位線の抵抗値以下となっている
前記（１）に記載の表示装置。
（７）
前記高ビット側に対応する第１および第２の電位線の配線幅が、前記低ビット側に対応する第１および第２の電位線の配線幅以上の太さとなっている
前記（６）に記載の表示装置。
（８）
前記複数種類の電位線が、黒階調電位を保持する黒電位線と、白階調電位を保持する白電位線とからなり、
前記駆動部は、前記黒階調電位および前記白階調電位のうちの選択された一方の階調電位が前記表示素子に対して供給されるように、前記表示駆動を行う
前記（１）ないし（７）のいずれか１項に記載の表示装置。
（９）
前記第１の電位線が前記黒電位線であると共に、前記第２の電位線が前記白電位線である
前記（８）に記載の表示装置。
（１０）
各画素は、
前記表示素子と、
前記映像信号に基づいて前記１種の電位線の階調電位を選択し、前記表示素子へ供給する画素回路と
を有する前記（１）ないし（９）のいずれか１項に記載の表示装置。
（１１）
前記画素回路は、前記映像信号を記憶する記憶回路を含む
前記（１０）に記載の表示装置。
（１２）
前記表示素子が、液晶表示素子である
前記（１）ないし（１１）のいずれか１項に記載の表示装置。
（１３）
表示装置を備え、
前記表示装置は、
表示素子を含む複数の画素と、
互いに異なる階調電位を保持する複数種類の電位線と、
前記複数種類の電位線のうちの選択された１種の電位線の階調電位が前記表示素子に対して供給されるように、映像信号に基づいて各画素の表示駆動を行う駆動部と
を有し、
前記表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配が相対的に急峻である階調電位を保持する第１の電位線の抵抗値が、前記輝度勾配が相対的に緩やかである階調電位を保持する第２の電位線の抵抗値と比べて低くなっている
電子機器。

１…表示装置、１０，１０−１，１０−２，１０Ａ…画素、１０ＡＬ，１０ＡＨ…サブ画素、１１…表示領域、１２１，１２２…走査線駆動回路、１３…信号線駆動回路、１４…接続用端子、２…画素回路、２０，２０Ｌ，２０Ｈ…画素電極、２１…記憶回路（メモリ回路）、３…液晶表示パネル、４…バックライト、Ｇ，Ｇ１，Ｇ２，ＧＬ，ＧＨ…走査線、Ｓ，ＳＬ，ＳＨ…信号線、ＶＣＯＭ…共通電位線（対向電位線）、ＬＢ，ＬＢ１，ＬＢ２，ＬＢ（Ｌ），ＬＢ（Ｈ）…黒電位線、ＬＷ，ＬＷ（Ｌ），ＬＷ（Ｈ）…白電位線、ＬＣ…液晶素子、Ｔｒ１〜Ｔｒ７，Ｔｒ１Ｌ，Ｔｒ１Ｈ…ＴＦＴ素子、ＶＤＤ…電源電位、ＶＳＳ…接地電位、Ｗｂ，Ｗｗ，Ｗｂ（Ｌ），Ｗｂ（Ｈ），Ｗｗ（Ｌ），Ｗｗ（Ｈ）…配線幅、ρ１，ρ２…抵抗率、Ｓ（Ｌ），Ｓ（Ｈ）…面積、ＲＢ（Ｌ），ＲＢ（Ｈ），ＲＷ（Ｌ），ＲＷ（Ｈ）…抵抗値。

Claims (7)

1. 表示領域内にそれぞれ配置された複数の画素と、
   表示領域内にそれぞれ配置され、互いに異なる階調電位を保持する複数種類の表示領域内電位線と、
   を備え、
   前記複数の画素の各々は、
   表示素子と、
   映像信号を記憶する記憶回路を含み、前記複数種類の表示領域内電位線のうちの前記記憶回路に基づいて選択された１種の表示領域内電位線の階調電位が前記表示素子に対して供給されるように、各画素の表示駆動を行う画素回路と、
   を含み、
   前記表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配が相対的に急峻である階調電位を保持する第１の表示領域内電位線の抵抗値が、前記輝度勾配が相対的に緩やかである階調電位を保持する第２の表示領域内電位線の抵抗値と比べて低くなっている
   表示装置。
2. 前記第１の表示領域内電位線の配線幅が、前記第２の表示領域内電位線の配線幅と比べて太くなっている
   請求項１に記載の表示装置。
3. 前記第１の表示領域内電位線における少なくとも一部の配線の抵抗率が、前記第２の表示領域内電位線の抵抗率と比べて低くなっている
   請求項１に記載の表示装置。
4. 前記第１の表示領域内電位線が、
   前記第２の表示領域内電位線と同一層内に形成され、前記第２の表示領域内電位線と同一材料からなる高抵抗率配線と、
   前記第２の表示領域内電位線と異なる層内において前記高抵抗率配線と電気的に接続されるように形成され、前記第２の表示領域内電位線よりも抵抗率の低い材料からなる低抵抗率配線と
   により構成されている
   請求項３に記載の表示装置。
5. 前記低抵抗率配線が複数設けられると共に、これら複数の低抵抗率配線が、前記複数の画素に対して間引き配置されている
   請求項４に記載の表示装置。
6. 前記複数種類の表示領域内電位線が、黒階調電位を保持する黒電位線と、白階調電位を保持する白電位線とからなり、
   前記黒階調電位および前記白階調電位のうちの選択された一方の階調電位が前記表示素子に対して供給されるように、前記表示駆動を行う駆動部を更に備える、
   請求項１に記載の表示装置。
7. 前記第１の表示領域内電位線が前記黒電位線であると共に、前記第２の表示領域内電位線が前記白電位線である
   請求項６に記載の表示装置。

Images