JP6060722B2 - Electronic components - Google Patents
Electronic components Download PDFInfo
- Publication number
- JP6060722B2 JP6060722B2 JP2013032491A JP2013032491A JP6060722B2 JP 6060722 B2 JP6060722 B2 JP 6060722B2 JP 2013032491 A JP2013032491 A JP 2013032491A JP 2013032491 A JP2013032491 A JP 2013032491A JP 6060722 B2 JP6060722 B2 JP 6060722B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive member
- facing
- external wiring
- remote
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 99
- 239000013256 coordination polymer Substances 0.000 claims description 7
- 239000002904 solvent Substances 0.000 claims description 3
- 230000008016 vaporization Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 16
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000006071 cream Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
本発明は、電子基板と多層基板とが導電部材によって電気的、及び、機械的に接続された電子部品に関するものである。 The present invention relates to an electronic component in which an electronic board and a multilayer board are electrically and mechanically connected by a conductive member.
従来、例えば特許文献1に示されるように、凹型バイアホールが設けられた複数の実装用パッドを有し、複数の半田ボールを介して表面実装デバイスが実装されるプリント基板が提案されている。このプリント基板では、以下に示す製造方法を経ることで、表面実装デバイスがプリント基板に実装される。先ず、実装用パッドにクリーム半田をスクリーン印刷する。次に、クリーム半田上に半田ボールを介して表面実装デバイスを載置する。最後に、加熱によるリフロー処理により、プリント基板を、クリーム半田が溶ける温度まで加熱する。これにより、表面実装デバイスが、半田ボール、クリーム半田の溶融によってプリント基板上の実装用パッドに接合され、プリント基板に実装される。
Conventionally, for example, as shown in
ところで、特許文献1に示されるプリント基板では、凹型バイアホールの深さが、実装用パッドの厚さよりも深くなっている。そのため、凹型バイアホール内の空気が、気泡として、溶融させたクリーム半田と半田ボール(以下、半田ペーストと示す)に含まれる虞がある。半田ペーストに気泡が含まれたままで、半田ペーストが固化すると、局所的に強度の低い箇所が半田ボールや半田ペーストに形成される。そのため、プリント基板と表面実装デバイスとの電気的、及び、機械的な接続信頼性が低下する虞がある。
By the way, in the printed circuit board shown in
そこで、本発明は上記問題点に鑑み、電気的、及び、機械的な接続信頼性の低下が抑制された電子部品を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide an electronic component in which a decrease in electrical and mechanical connection reliability is suppressed.
上記した目的を達成するために、本発明は、電子基板(10)と、電子基板が搭載される多層基板(30)と、電子基板と多層基板とを電気的、及び、機械的に接続する導電部材(50)と、を有する電子部品であって、電子基板は、基板(11)と、基板における多層基板との対向面(11a)に形成された電極(12)と、を有し、多層基板は、絶縁層(31)と、該絶縁層の内部に形成された内部配線(32)と、絶縁層の外部に形成された外部配線(33)と、内部配線と外部配線とを接続するビア(34)と、を有し、導電部材は、導電ペーストに含まれる溶剤が気化して成り、電極と外部配線とが、導電部材を介して電気的、及び、機械的に接続され、外部配線には、導電部材の厚さを確保するために、局所的に凹んだ凹み部(35)がビアに対向する位置に形成され、凹み部には、導電部材の一部が設けられており、基板の対向面に直交する厚さ方向において、凹み部の深さ(T2)は、外部配線の厚さ(T1)よりも浅いことを特徴とする。 In order to achieve the above object, the present invention electrically and mechanically connects an electronic substrate (10), a multilayer substrate (30) on which the electronic substrate is mounted, and the electronic substrate and the multilayer substrate. An electronic component having a conductive member (50), the electronic substrate having a substrate (11) and an electrode (12) formed on a surface (11a) of the substrate facing the multilayer substrate; The multilayer substrate connects the insulating layer (31), the internal wiring (32) formed inside the insulating layer, the external wiring (33) formed outside the insulating layer, and the internal wiring and the external wiring. The conductive member is formed by vaporization of the solvent contained in the conductive paste, and the electrode and the external wiring are electrically and mechanically connected via the conductive member, In the external wiring, in order to secure the thickness of the conductive member, locally recessed dents ( 5) is formed in a position opposed to the via, the recessed portion, a portion of the conductive member is provided, in a thickness direction perpendicular to the opposing surface of the substrate, the depth of the recessed portion (T2) is It is characterized by being shallower than the thickness (T1) of the external wiring.
このように本発明によれば、厚さ方向において、凹み部(35)の深さ(T2)は、外部配線(33)の厚さ(T1)よりも浅く(短く)なっている。これによれば、凹み部の深さが、外部配線の厚さよりも深い(長い)構成と比べて、導電部材(50)に気泡が含まれ難くなる。また、本発明では、導電部材(50)として導電ペーストを用いている。これによれば、導電部材(50)として導電ペーストと半田ボールが用いられる構成と比べて、凹み部(35)の外に設けられる導電部材(50)の量が少なくなる。そのため、導電部材(50)に気泡が含まれ難くなる。以上により、導電部材(50)に局所的に強度の低い箇所が形成されることが抑制され、電子基板(10)と多層基板(30)との電気的、及び、機械的な接続信頼性が低下するこが抑制される。 Thus, according to the present invention, in the thickness direction, the depth (T2) of the recess (35) is shallower (shorter) than the thickness (T1) of the external wiring (33). According to this, bubbles are less likely to be included in the conductive member (50) compared to a configuration in which the depth of the recess is deeper (longer) than the thickness of the external wiring. In the present invention, a conductive paste is used as the conductive member (50). According to this, the amount of the conductive member (50) provided outside the recess (35) is reduced as compared with the configuration in which the conductive paste and the solder balls are used as the conductive member (50). Therefore, it becomes difficult for bubbles to be contained in the conductive member (50). As a result, the formation of locally low strength portions on the conductive member (50) is suppressed, and electrical and mechanical connection reliability between the electronic substrate (10) and the multilayer substrate (30) is improved. Decrease is suppressed.
更に言えば、凹み部の深さが、外部配線の厚さよりも深い(長い)構成とは異なり、ビア(34)の配置位置に依存せずに、凹み部(35)を外部配線(33)に形成することができる。また、ビア(34)の個数に依らずに、凹み部(35)の数を決定することができる。なお、凹み部(35)の深さとは、凹み部(35)の開口端から底までの距離である。 Furthermore, unlike the configuration in which the depth of the recess is deeper (longer) than the thickness of the external wiring, the recess (35) is connected to the external wiring (33) without depending on the arrangement position of the via (34). Can be formed. In addition, the number of recesses (35) can be determined without depending on the number of vias (34). The depth of the recess (35) is the distance from the open end of the recess (35) to the bottom.
以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1〜図5に基づいて、本実施形態に係る電子部品を説明する。なお、図1では、導電部材50を省略し、電子基板10によって隠れた部位を破線で示している。以下においては、互いに直交の関係にある3方向を、x方向、y方向、及び、z方向と示す。z方向が、特許請求の範囲に記載の厚さ方向に相当し、x方向とy方向とによって規定されるx−y平面に平行な方向が、特許請求の範囲に記載の平面方向に相当する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
The electronic component according to the present embodiment will be described with reference to FIGS. In FIG. 1, the
図1〜図3に示すように、電子部品100は、電子基板10と、多層基板30と、導電部材50と、を有する。多層基板30に電子基板10が搭載され、電子基板10と多層基板30とが、導電部材50を介して電気的、及び、機械的に接続されている。
As shown in FIGS. 1 to 3, the
電子基板10は、基板11と、基板11に形成された電極12と、を有する。基板11は直方体を成し、基板11における多層基板30との対向面11aは矩形を成している。電極12は、図2に示すように、x方向とz方向とによって規定されるx−z平面における断面形状がコの字状を成し、基板11の対向面11a,その裏面11b、及び、面11a,11b間を連結する側面11cそれぞれに形成されている。電極12における対向面11aに形成された部位が、多層基板30と対向し、両者の間に導電部材50が設けられている。
The
多層基板30は、絶縁層31と、絶縁層31の内部に形成された内部配線32と、絶縁層31の外部に形成された外部配線33と、配線32,33間を接続するビア34と、を有するビルドアップ基板である。外部配線33には、導電部材50の厚さを確保するために、局所的に凹んだ凹み部35が形成されている。図1に示すように、x−y平面において、凹み部35は円形を成し、図4に示すように、z方向において、凹み部35の深さT2(凹み部35の開口端から底までの距離T2)は、外部配線33の厚さT1よりも浅く(短く)なっている。また、x−y平面に平行な方向における凹み部35の幅dは、電子基板10の中心CPと後述する遠隔部位との間の距離D(図1に示す電子基板10の幅D)と正比例の関係にある。
The
遠隔部位とは、対向面11aにおける中心CPから最も離れた部位である。また、上記対向面11aは、矩形を成している。したがって、遠隔部位は、対向面11aの4隅それぞれに相当し、電子基板10の幅Dは、対向面11aの対角線の半分の長さに相当する。本実施形態では、4つの遠隔部位と同数の凹み部35が外部配線33に形成されている。そして、4つの遠隔部位の全てと、対応する凹み部35とが導電部材50を介して対向している。
The remote site is a site farthest from the center CP on the facing
図1に示すように、外部配線33の外面33aは、電子基板10との対向領域と、電子基板10との非対向領域とに分けられる。図2及び図3に示すよう、外面33aの対向領域と非対向領域それぞれに導電部材50が設けられ、電極12と外部配線33とが、導電部材50を介して電気的、及び、機械的に接続されている。また、図1に示すように、外部配線33の非対向領域における凹み部35の周囲の形状が半円を成し、凹み部35の周囲が囲まれている。これにより、対向領域における遠隔部位との対向部位が、非対向領域における遠隔部位からy方向に離れた領域と隣接している。
As shown in FIG. 1, the
導電部材50は、導電ペーストに含まれる溶剤が気化して成る。導電ペーストを外部配線33に塗布し、導電ペースト上に電子基板10を搭載する。そして、電子基板100の全体を熱する。これにより、導電ペーストが濡れ広がり、電極12における側面11cに形成された部位も導電ペーストによって覆われる。外部配線33の一部は半円を成し、凹み部35の周囲を囲んでいる。この半円を成す部位に設けられた導電ペーストが、図3に示すように、電極12における側面11cに形成された部位に濡れ広がる。この結果、導電部材50が形成され、導電部材50を介して、電子基板10と多層基板30とが電気的、及び、機械的に接続される。
The
次に、本実施形態に係る電子部品100の作用効果を説明する。上記したように、z方向において、凹み部35の深さT2は、外部配線33の厚さT1よりも浅く(短く)なっている。これによれば、凹み部の深さが、外部配線の厚さよりも深い(長い)構成と比べて、導電部材50に気泡が含まれ難くなる。また、導電部材50として導電ペーストを用いている。これによれば、導電部材50として導電ペーストと半田ボールが用いられる構成と比べて、凹み部35の外に設けられる導電部材50の量が少なくなる。そのため、導電部材50に気泡が含まれ難くなる。以上により、導電部材50に局所的に強度の低い箇所が形成されることが抑制され、電子基板10と多層基板30との電気的、及び、機械的な接続信頼性が低下することが抑制される。
Next, functions and effects of the
更に言えば、凹み部の深さが、外部配線の厚さよりも深い(長い)構成とは異なり、図5に示すように、ビア34の配置位置に依存せずに、凹み部35を外部配線33に形成することができる。また、ビア34の個数に依らずに、凹み部35の数を決定することができる。
Further, unlike the configuration in which the depth of the recess is deeper (longer) than the thickness of the external wiring, the
環境温度の変動によって、電子基板10と多層基板30の熱膨張係数差に起因する応力が、導電部材50に作用される。そして、導電部材50にて発生する応力は、中心CPから離れるにしたがって大きくなる。このため、対向面11aにおける中心CPから最も離れた遠隔部位に、最も大きな応力が発生する。これに対して、本実施形態では、最も大きな応力が発生する遠隔部位が、導電部材50を介して凹み部35と対向している。これにより、最も大きな応力が発生する遠隔部位が、凹み部35の深さの分厚くなった導電部材50によって固定される。このように、導電部材50の強度が高まっているので、導電部材50の疲弊が抑制される。これにより、電子基板10と多層基板30との電気的、及び、機械的な接続信頼性が低下することが抑制される。
A stress caused by a difference in thermal expansion coefficient between the
複数の遠隔部位の全てと、対応する凹み部35とが導電部材50を介して対向している。これによれば、複数ある遠隔部位の内の一つと、対応する一つの凹み部のみとが導電部材を介して対向される構成と比べて、導電部材50が疲弊し、電子基板10と多層基板30との電気的、及び、機械的な接続信頼性が低下することが抑制される。
All of the plurality of remote parts and the corresponding
外部配線33の非対向領域における凹み部35の周囲の形状が半円を成し、凹み部35の周囲を囲んでいる。そして、この半円を成す部位に設けられた導電ペーストが、電極12における側面11cに形成された部位に濡れ広がる。これにより、電子基板10の遠隔部位の周囲に、導電部材50が設けられ、導電部材50の強度が高まる。この結果、導電部材50の疲弊が抑制され、電子基板10と多層基板30との電気的、及び、機械的な接続信頼性が低下することが抑制される。
The shape of the periphery of the
x−y平面に平行な方向における凹み部35の幅dは、電子基板10の中心CPと遠隔部位との間の距離と正比例の関係にある。電子基板10の中心CPと遠隔部位との距離、すなわち、電子基板10の幅Dが長くなると、電子基板10と多層基板30の熱膨張係数差に起因して、遠隔部位にて発生する応力が大きくなる。そこで、上記のように、凹み部35の幅dを、電子基板10の幅Dと正比例の関係にする。これにより、導電部材50の強度が向上され、電子基板10と多層基板30との連結強度が向上される。この結果、電子基板10の体格(幅D)が増大したとしても、それに応じて導電部材50の強度も高まる。これにより、導電部材50の疲弊が抑制され、電子基板10と多層基板30との電気的、及び、機械的な接続信頼性が低下することが抑制される。
The width d of the
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
本実施形態では、x−y平面において、凹み部35は円形を成す例を示した。しかしながら、凹み部35のx−y平面における形状としては、上記例に限定されない。例えば、図6〜図9に示すように、矩形、L字状、楕円、コの字状などを採用することができる。
In the present embodiment, an example in which the recessed
図7に示す、遠隔部位と対向する4つの凹み部35それぞれは、第1凹み部36と第2凹み部37とがL字を成すように連結されて成る。第1凹み部36は、対向面11aを成す2つの長辺の内の1つに沿うように外部配線33の一部が局所的に凹んだ直線形状を成す。第2凹み部37は、対向面11aを成す2つの短辺の内の1つに沿うように外部配線33の一部が局所的に凹んだ直線形状を成す。第1凹み部36と第2凹み部37との連結点が、導電部材50を介して遠隔部位と対向している。
As shown in FIG. 7, each of the four recessed
これによれば、凹み部35が、遠隔部位のみと対向する構成とは異なり、電子基板10の4辺を多層基板30に連結する導電部材50の厚さを、第1凹み部36と第2凹み部37の分、厚くすることができる。そのため、導電部材50の強度が高まり、導電部材50の疲弊が抑制される。これにより、電子基板10と多層基板30との電気的、及び、機械的な接続信頼性が低下することが抑制される。
According to this, unlike the configuration in which the recessed
更に言えば、電子基板10と多層基板30との連結強度を、凹み部35が、一辺の長さが凹み部36,37それぞれの長さと等しい矩形を成す構成と同程度にすることができる。また、上記した比較構成と比べて、凹み部35の形状が小さいため、凹み部35の形成工程が簡素化される。この結果、製造コストが低減される。
More specifically, the connection strength between the
本実施形態では、4つの遠隔部位と同数の凹み部35が外部配線33に形成され、4つの遠隔部位の全てと、対応する凹み部35とが導電部材50を介して対向している例を示した。しかしながら、図8に示すように、遠隔部位に対応する凹み部35とは別に、凹み部35が外部配線33に形成された構成を採用することもできる。図8では、対向面11aの縁に沿う方向において隣接する2つの遠隔部位の間の中間部位が、導電部材50を介して凹み部35と対向している。
In this embodiment, the same number of
これによれば、凹み部35が遠隔部位のみと対向する構成とは異なり、電子基板10の中間部位を多層基板30に連結する導電部材50の厚さを、中間部位と対向する凹み部35の分、厚くすることができる。電子基板10と多層基板30の熱膨張係数差に起因する応力は、遠隔部位と対向する凹み部35に設けられた導電部材50と、中間部位と対向する凹み部35に設けられた導電部材50それぞれに印加される。そのため、遠隔部位と対向する凹み部35に設けられた導電部材50に印加される応力が弱くなる。これにより、導電部材50が疲弊し、電子基板10と多層基板30との電気的、及び、機械的な接続信頼性が低下することが抑制される。なお、図8に示す構成と同程度の作用効果を奏するには、図9に示す構成を採用することができる。図9では、図8に示す遠隔部位と対向する凹み部35と中間部位と対向する凹み部35とが互いに連結された構成と成っている。
According to this, unlike the configuration in which the recessed
本実施形態では、図1に示すように、多層基板30が2つの外部配線33を有する例を示した。しかしながら、外部配線33の数としては上記例に限定されない。例えば、図10及び図11に示すように、多層基板30が外部配線33を3つ有する構成を採用することもできる。
In the present embodiment, as shown in FIG. 1, an example in which the
本実施形態では、特に基板11の形成材料について言及しなかった。しかしながら、基板11の形成材料としては、半導体、セラミックなどを採用することができる。
In the present embodiment, the material for forming the
本実施形態では、電極12は、x−z平面における断面形状がコの字状を成し、基板11の対向面11a,その裏面11b、及び、面11a,11b間を連結する側面11cそれぞれに形成された例を示した。しかしながら、電極12の形状としては、上記例に限定されず、少なくとも、対向面11aに形成されていれば良い。
In the present embodiment, the
本実施形態では、凹み部35が外部配線33に複数形成された例を示した。しかしながら、凹み部35の数としては上記例に限定されず、単数でも良い。
In this embodiment, the example in which the recessed
10・・・電子基板、11・・・基板、11a・・・対向面、12・・・電極、30・・・多層基板、31・・・絶縁層、32・・・内部配線、33・・・外部配線、34・・・ビア、35・・・凹み部、50・・・導電部材、T1・・・外部配線の厚さ、T2・・・凹み部の深さ、100・・・電子部品
DESCRIPTION OF
Claims (8)
前記電子基板が搭載される多層基板(30)と、
前記電子基板と前記多層基板とを電気的、及び、機械的に接続する導電部材(50)と、を有する電子部品であって、
前記電子基板は、基板(11)と、基板における前記多層基板との対向面(11a)に形成された電極(12)と、を有し、
前記多層基板は、絶縁層(31)と、該絶縁層の内部に形成された内部配線(32)と、前記絶縁層の外部に形成された外部配線(33)と、前記内部配線と前記外部配線とを接続するビア(34)と、を有し、
前記導電部材は、導電ペーストに含まれる溶剤が気化して成り、
前記電極と前記外部配線とが、前記導電部材を介して電気的、及び、機械的に接続され、
前記外部配線には、前記導電部材の厚さを確保するために、局所的に凹んだ凹み部(35)が前記ビアに対向する位置に形成され、
前記凹み部には、前記導電部材の一部が設けられており、
前記基板の対向面に直交する厚さ方向において、前記凹み部の深さ(T2)は、前記外部配線の厚さ(T1)よりも浅いことを特徴とする電子部品。 An electronic substrate (10);
A multilayer substrate (30) on which the electronic substrate is mounted;
An electronic component having a conductive member (50) for electrically and mechanically connecting the electronic substrate and the multilayer substrate,
The electronic substrate has a substrate (11) and an electrode (12) formed on a surface (11a) of the substrate facing the multilayer substrate,
The multilayer substrate includes an insulating layer (31), an internal wiring (32) formed inside the insulating layer, an external wiring (33) formed outside the insulating layer, the internal wiring, and the external wiring. A via (34) for connecting the wiring,
The conductive member is formed by vaporizing a solvent contained in a conductive paste,
The electrode and the external wiring are electrically and mechanically connected via the conductive member,
In the external wiring, in order to ensure the thickness of the conductive member, a locally recessed dent (35) is formed at a position facing the via ,
A part of the conductive member is provided in the recess,
In the thickness direction orthogonal to the facing surface of the substrate, the depth (T2) of the recess is shallower than the thickness (T1) of the external wiring.
前記凹み部は前記外部配線に複数形成されており、
複数の前記遠隔部位の全てと、対応する前記凹み部とが前記導電部材を介して対向していることを特徴とする請求項2に記載の電子部品。 There are a plurality of the remote parts,
A plurality of the recesses are formed in the external wiring,
3. The electronic component according to claim 2, wherein all of the plurality of remote parts are opposed to the corresponding recesses through the conductive member.
前記外部配線の外面は、前記電子基板との対向領域と、前記電子基板との非対向領域とで構成され、前記対向領域における前記遠隔部位との対向部位は、前記非対向領域と隣接しており、
前記導電部材は、前記対向領域、前記非対向領域、及び、前記側面に形成された電極それぞれに設けられていることを特徴とする請求項2又は請求項3に記載の電子部品。 The electrode is formed not only on the facing surface, but also on a side surface (11c) connecting the facing surface and the back surface (11b) of the substrate,
The outer surface of the external wiring is composed of a region facing the electronic substrate and a region not facing the electronic substrate, and the region facing the remote region in the facing region is adjacent to the non-facing region. And
The electronic component according to claim 2, wherein the conductive member is provided on each of the opposing region, the non-opposing region, and the electrode formed on the side surface.
前記基板の対向面は矩形を成しており、
前記対向面の4隅それぞれが、前記遠隔部位に相当することを特徴とする請求項2〜5いずれか1項に記載の電子部品。 The substrate forms a rectangular parallelepiped,
The opposing surface of the substrate has a rectangular shape,
The electronic component according to claim 2, wherein each of the four corners of the facing surface corresponds to the remote part.
前記第1凹み部と前記第2凹み部との連結点が、前記導電部材を介して前記遠隔部位と対向していることを特徴とする請求項6に記載の電子部品。 The recessed portion facing the remote part includes a first recessed portion in which a part of the external wiring is locally recessed so as to be along one of the two long sides forming the facing surface, and the facing surface A second recessed portion in which a part of the external wiring is locally recessed so as to be along one of the two short sides forming the shape.
The electronic component according to claim 6, wherein a connection point between the first dent portion and the second dent portion is opposed to the remote site via the conductive member.
前記対向面の縁に沿う方向において隣接する2つの前記遠隔部位の間の中間部位が、前記導電部材を介して前記凹み部と対向していることを特徴とする請求項6又は請求項7に記載の電子部品。 Apart from the dent corresponding to the remote part, the dent is formed in the external wiring,
The intermediate part between two said remote parts adjacent in the direction along the edge of the said opposing surface is facing the said recessed part through the said electrically-conductive member, The Claim 6 or Claim 7 characterized by the above-mentioned. The electronic component described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013032491A JP6060722B2 (en) | 2013-02-21 | 2013-02-21 | Electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013032491A JP6060722B2 (en) | 2013-02-21 | 2013-02-21 | Electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014165215A JP2014165215A (en) | 2014-09-08 |
JP6060722B2 true JP6060722B2 (en) | 2017-01-18 |
Family
ID=51615592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013032491A Active JP6060722B2 (en) | 2013-02-21 | 2013-02-21 | Electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6060722B2 (en) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5258460U (en) * | 1975-10-24 | 1977-04-27 | ||
JPS59123364U (en) * | 1983-02-08 | 1984-08-20 | アイワ株式会社 | circuit device |
JP2000174410A (en) * | 1998-12-08 | 2000-06-23 | Denso Corp | Structure and method for mounting electronic component |
JP2001053408A (en) * | 1999-08-09 | 2001-02-23 | Alps Electric Co Ltd | Chip parts mounting structure |
JP2004014606A (en) * | 2002-06-04 | 2004-01-15 | Nippon Mektron Ltd | Land of circuit board and its forming method |
JP2005286099A (en) * | 2004-03-30 | 2005-10-13 | Hitachi Kokusai Electric Inc | Printed circuit board |
JP2006073601A (en) * | 2004-08-31 | 2006-03-16 | Olympus Corp | Printed wiring board |
JP2008159918A (en) * | 2006-12-25 | 2008-07-10 | Toshiba Corp | Printed wiring board, printed circuit board, and electronic equipment equipped with printed circuit board |
JP2008218605A (en) * | 2007-03-02 | 2008-09-18 | Epson Imaging Devices Corp | Mounting structure and manufacturing method thereof |
JP2011258794A (en) * | 2010-06-10 | 2011-12-22 | Denso Corp | Electronic apparatus and method of manufacturing the same |
-
2013
- 2013-02-21 JP JP2013032491A patent/JP6060722B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014165215A (en) | 2014-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6021504B2 (en) | Printed wiring board, printed circuit board, and printed circuit board manufacturing method | |
US9245829B2 (en) | Substrate structure, method of mounting semiconductor chip, and solid state relay | |
JP2016213308A (en) | Printed circuit board and printed wiring board | |
JP2015047031A (en) | Circuit structure | |
JP2008060182A (en) | In-vehicle electronic circuit device | |
JP6441204B2 (en) | Power supply device and manufacturing method thereof | |
JP5397012B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
WO2019012849A1 (en) | Electronic circuit board | |
JP6060722B2 (en) | Electronic components | |
JP4930566B2 (en) | Relay board, printed circuit board unit, and relay board manufacturing method | |
WO2018168504A1 (en) | Component mounting body and electronic device | |
JP2011029287A (en) | Printed wiring board, semiconductor device, and method for manufacturing the printed wiring board | |
JP2016076509A (en) | Circuit module | |
JP6136605B2 (en) | Mounting structure of surface mount semiconductor package | |
JP7200969B2 (en) | electronic device | |
JP5062376B1 (en) | Manufacturing method of electronic component mounting board | |
JP2013175590A (en) | Printed wiring board | |
JP4860800B2 (en) | Power circuit wiring structure manufacturing method | |
JP5708489B2 (en) | Semiconductor device having metallic power supply side and ground side reinforcing members insulated from each other | |
JP6458688B2 (en) | Electronic equipment | |
JP6543226B2 (en) | Electronic device | |
JP6806520B2 (en) | How to design semiconductor devices and wiring boards | |
JP6576892B2 (en) | Circuit equipment | |
JP2018129464A (en) | Printed circuit board and printed circuit device | |
JP2015146404A (en) | Semiconductor device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161128 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6060722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |