[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6051960B2 - 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 - Google Patents

導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP6051960B2
JP6051960B2 JP2013044888A JP2013044888A JP6051960B2 JP 6051960 B2 JP6051960 B2 JP 6051960B2 JP 2013044888 A JP2013044888 A JP 2013044888A JP 2013044888 A JP2013044888 A JP 2013044888A JP 6051960 B2 JP6051960 B2 JP 6051960B2
Authority
JP
Japan
Prior art keywords
thin film
conductive thin
forming
tin
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013044888A
Other languages
English (en)
Other versions
JP2013225666A (ja
Inventor
真二 松本
真二 松本
植田　尚之
尚之 植田
中村　有希
有希 中村
美樹子 ▲高▼田
美樹子 ▲高▼田
雄司 曽根
雄司 曽根
遼一 早乙女
遼一 早乙女
由希子 安部
由希子 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013044888A priority Critical patent/JP6051960B2/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to KR1020147027310A priority patent/KR101705956B1/ko
Priority to EP13763600.7A priority patent/EP2828892B1/en
Priority to CN201380015030.3A priority patent/CN104205340B/zh
Priority to PCT/JP2013/058199 priority patent/WO2013141330A1/en
Priority to US14/382,604 priority patent/US9978877B2/en
Priority to TW102109480A priority patent/TWI518796B/zh
Publication of JP2013225666A publication Critical patent/JP2013225666A/ja
Application granted granted Critical
Publication of JP6051960B2 publication Critical patent/JP6051960B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法に関する。
近年、マトリクス状に配置された表示画素毎に薄膜の電界効果型トランジスタ（ＦＥＴ）からなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置、発光表示装置、電気泳動式表示装置など）が盛んに開発されている。
これらの開発においては、前記ＦＥＴのチャネル形成領域にキャリア移動度が高く素子間のばらつきの小さい酸化物半導体膜を用いて前記ＦＥＴを作製し、電子デバイス、光デバイスなどに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）、Ｉｎ２Ｏ３、Ｉｎ−Ｇａ−Ｚｎ−Ｏなどを用いた前記ＦＥＴが提案されている。
近年、表示装置の大面積化が要求されている。大面積の表示を行う表示装置では、配線から前記ＦＥＴのチャネルまでの抵抗に起因する信号の遅延問題が顕著になってくる。そのため、前記ＦＥＴを製造するにあたり、配線、ソース電極、及びドレイン電極の材料としては、抵抗率の低い材料を用いることが望ましい。そのような材料としては、例えば、金属が挙げられる。
しかし、前記ＦＥＴにおいて、抵抗率の低い金属からなるソース電極及びドレイン電極と、酸化物半導体膜とが直接接する構造の場合、コンタクト抵抗が高くなるという問題がある。コンタクト抵抗が高くなる原因の一つとしては、ソース電極及びドレイン電極と、酸化物半導体膜との接触面でショットキー接合が形成されることが考えられる。
したがって、低い抵抗率を有し、かつ酸化物半導体膜との電気的接続を良好にする電極が求められている。
上記のような課題に対し、ソース電極及びドレイン電極と、酸化物半導体層との間にオーミック性のコンタクトを形成するためのバッファ層を導入し、電極には低抵抗な金属を用いる方法が提案されている（特許文献１参照）。この提案の技術では、良好な特性を有するＦＥＴを作製できる。しかし、この提案の技術では、バッファ層を要するため、ＦＥＴの製造プロセスの増加を招くという問題がある。
また、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム（ＩＺＯ）などの導電性酸化物をソース電極及びドレイン電極に用い、更に酸化物半導体を活性層に用いたＦＥＴが提案されている（特許文献２及び３参照）。しかし、一般に、導電性酸化物の抵抗率は、金属に比べて高い。そのため、この提案の技術では、低い抵抗率及び酸化物半導体膜との良好な電気的接続を両立できていない。
したがって、低い抵抗率を有し、製造プロセスを増やすことなく酸化物半導体膜との良好な電気的接続を行うことができる導電性薄膜の提供が求められているのが現状である。
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、低い抵抗率を有し、製造プロセスを増やすことなく酸化物半導体膜との良好な電気的接続を行うことができる導電性薄膜を提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の導電性薄膜は、インジウム及びスズを含有する金属酸化物と、金とを含有することを特徴とする。
本発明によると、従来における前記諸問題を解決することができ、低い抵抗率を有し、製造プロセスを増やすことなく酸化物半導体膜との良好な電気的接続を行うことができる導電性薄膜を提供することができる。
図１Ａは、導電性薄膜中、及び導電性薄膜と酸化物半導体薄膜との界面における電気的接続を説明するための図である（その１）。 図１Ｂは、導電性薄膜中、及び導電性薄膜と酸化物半導体薄膜との界面における電気的接続を説明するための図である（その２）。 図１Ｃは、導電性薄膜中、及び導電性薄膜と酸化物半導体薄膜との界面における電気的接続を説明するための図である（その３）。 図２は、ボトムゲート／ボトムコンタクトの電界効果型トランジスタの一例を示す概略断面図である。 図３は、ボトムゲート／トップコンタクトの電界効果型トランジスタの一例を示す概略断面図である。 図４は、トップゲート／ボトムコンタクトの電界効果型トランジスタの一例を示す概略断面図である。 図５は、トップゲート／トップコンタクトの電界効果型トランジスタの一例を示す概略断面図である。 図６Ａは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その１）。 図６Ｂは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その２）。 図６Ｃは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その３）。 図６Ｄは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その４）。 図７Ａは、実施例の結果を示すグラフである（その１）。 図７Ｂは、実施例の結果を示すグラフである（その２）。
（導電性薄膜）
本発明の導電性薄膜は、少なくとも、インジウム及びスズを含有する金属酸化物と、金とを含有し、更に必要に応じて、その他の成分を含有する。
＜金属酸化物＞
前記金属酸化物は、インジウム及びスズを含有すれば、特に制限はなく、目的に応じて適宜選択することができるが、酸化インジウムスズ（ＩＴＯ）であることが、比較的高い導電性を有している点で好ましい。
前記インジウムと前記スズとの比率としては、特に制限はなく、目的に応じて適宜選択することができるが、原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕で、０．０１〜０．２５が好ましく、０．０５〜０．１５がより好ましい。
前記原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕が、前記好ましい範囲内であると、前記金属酸化物の導電率をより低くすることができ、前記より好ましい範囲内であると、その効果は顕著となる。
前記金属酸化物の形状としては、特に制限はなく、目的に応じて適宜選択することができるが、粒状であることが好ましい。
前記金属酸化物の形状が粒状である場合、その平均粒子径としては、特に制限はなく、目的に応じて適宜選択することができるが、その上限値は、１μｍ以下が好ましく、５００ｎｍ以下がより好ましく、１００ｎｍ以下が特に好ましい。その下限値は、１ｎｍ以上が好ましく、５ｎｍ以上がより好ましく、１０ｎｍ以上が特に好ましい。
ここで、前記導電性薄膜中の前記各粒子の前記平均粒子径は、例えば、走査型電子顕微鏡により測定することができる。走査型電子顕微鏡により導電性薄膜の断面観察を行い、導電性薄膜の断面における１００個の粒子の粒子径を測定した際の平均値を前記平均粒子径とする。ただし、前記粒子が、球状の場合には、直径を粒子径とし、不定形の場合には、最長径と最短径との平均値を粒子径とする。
＜金＞
前記金としては、特に制限はなく、目的に応じて適宜選択することができる。
前記金の形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、球状、楕円球状、多面体などが挙げられる。これらの中でも、球状が好ましい。なお、前記球状は、真球状に限定されない。
前記金の平均粒子径としては、特に制限はなく、目的に応じて適宜選択することができるが、その上限値は、１μｍ以下が好ましく、５００ｎｍ以下がより好ましく、１００ｎｍ以下が特に好ましい。その下限値は、１ｎｍ以上が好ましく、５ｎｍ以上がより好ましく、１０ｎｍ以上が特に好ましい。
前記導電性薄膜をデバイスサイズの小さいトランジスタのソース電極及びドレイン電極に用いた場合、半導体と電極との接触面は数μｍ〜数十μｍ幅となる。前記金属酸化物及び前記金のサイズが上記の範囲（例えば、１ｎｍ〜１μｍ）にあることで、前記導電性薄膜中の前記金属酸化物と半導体が実質的に均一に接触する状態となり、電気的特性の均質化が期待できる。
前記導電性薄膜におけるインジウムの原子数（Ａ）、スズの原子数（Ｂ）、及び金の原子数（Ｃ）としては、特に制限はなく、目的に応じて適宜選択することができるが、前記（Ａ）、（Ｂ）、及び（Ｃ）の比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が０．２１〜０．７８であること、言い換えれば、下記式（１）を満たすことが、非常に低い抵抗率が得られ、かつ酸化物半導体膜との良好な電気的接続を行うことができる点で好ましい。
０．２１≦〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕≦０．７８ 式（１）
前記比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が、０．２１未満であると、その成分である前記金属酸化物の抵抗率とほぼ変わらず、前記導電性薄膜の抵抗率が高くなることがあり、０．７８を超えると、酸化物半導体膜との電気的接続が低下することがある。
ここで、前記電気的接続とは、酸化物半導体膜と接触させた場合の接触抵抗ともいうことができる。前記導電性薄膜は、前記接触抵抗が小さい。
前記比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕は、０．２１以上が好ましく、０．２８以上がより好ましい。
前記比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が、０．２１以上の場合には、導電性薄膜の抵抗率は大きく低下する。これは、前記導電性薄膜において、抵抗率の低い金粒子による電導経路が形成されることで前記導電性薄膜全体として抵抗が低くなると考えることができ、パーコレーション理論によって説明できる。パーコレーション理論では、絶縁体と導電体の複合材料における導電性の発現は、導電体が特定濃度（閾値）以上になると、系全体を連なるクラスターが形成されることで説明される。このような系全体を連なるクラスターが存在するためには、その物質の比率（濃度）がある程度以上大きいことが必要で、その比率（濃度）の最小値はパーコレーション閾値と呼ばれる。したがって、前記導電性薄膜における抵抗率の低い金粒子の濃度が、パーコレーション閾値を超えることにより、金粒子による電導が前記導電性薄膜の電気抵抗に対して支配的に寄与し始め、前記導電性薄膜全体の抵抗を十分に低くすることが可能となる。
前記比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕は、０．７８以下が好ましく、０．６１以下がより好ましい。
一般に、ｎ型の酸化物半導体と良好な電気的接続を得るためには、電極材料の仕事関数は浅い方が好ましい。仕事関数の測定は、例えば、大気中光電子分光装置ＡＣ−２（理研計器株式会社製）などを用いることができる。前記金属酸化物の仕事関数は比較的浅いため、ｎ型の酸化物半導体とオーミック接合を形成しやすい。逆に、金は仕事関数が比較的深いため、ｎ型の酸化物半導体とショットキー接合を形成しやすく、そのことが接触抵抗の上昇を招く恐れがある。
前記比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が、０．７８を超えると、前記導電性薄膜と酸化物半導体の接続界面に金も存在しうる。しかしながら、前記比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が０．７８以下の領域では、前記導電性薄膜中の前記金属酸化物が酸化物半導体との電気的接続に寄与することで、該導電性薄膜と酸化物半導体は実質的にオーミック接合を形成することができる。したがって、該導電性薄膜を薄膜のＦＥＴ（電界効果型トランジスタ）のソース電極及びドレイン電極に用いた場合、接触抵抗を低く抑えることが可能で、良好な電流−電圧特性を得ることができる。
前記〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が、０．７８を超えると、前記導電性薄膜の表面の大部分は抵抗率の低い金で占められることがある。そうすると、前記導電性薄膜と酸化物半導体との接合界面はショットキー接合が支配的となる。したがって、上記の領域の導電性薄膜をＦＥＴのソース電極及びドレイン電極に用いても、接触抵抗が高くなるため、良好な電流−電圧特性を得ることが困難となる。
前記導電性薄膜中、及び前記導電性薄膜と酸化物半導体薄膜との界面における電気的接続について、図１Ａ〜図１Ｃを用いてより詳細に説明する。
図１Ａ、図１Ｂ、図１Ｃ中の実線矢印は、酸化物半導体薄膜と導電性薄膜とに含まれる金属酸化物粒子間がオーミック接合を形成し、接触抵抗が低い箇所を示している。また、図１Ａ、図１Ｂ、図１Ｃ中の破線矢印は、前記導電性薄膜中に含まれる金粒子同士が接触し、粒子間の抵抗が低い箇所を示している。図１Ａは、前記比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が０．２１未満である場合を模式的に示している。図１Ｂは、前記比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が０．２１以上かつ０．７８以下である場合を模式的に示している。図１Ｃは、前記比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕０．７８を超える場合を模式的に示している。前記導電性薄膜が図１Ａで示される状態の場合、前記導電性薄膜中に含まれる金属酸化物粒子と前記酸化物半導体薄膜との間でオーミック接合を形成する領域が多く、前記導電性薄膜と前記酸化物半導体薄膜との接触抵抗は低い状態となる。しかしながら、前記導電性薄膜中に含まれる金粒子が前記導電性薄膜全体に渡り接触していないため、前記導電性薄膜の抵抗は高くなってしまう。前記導電性薄膜が図１Ｃで示される状態の場合、前記導電性薄膜中に含まれる金粒子同士の接触が前記導電性薄膜全体に広がっており、前記導電性薄膜の抵抗は低くなる。一方、前記導電性薄膜と前記酸化物半導体薄膜とのオーミック接合領域は少ないため、前記導電性薄膜と前記酸化物半導体薄膜との接触抵抗は高くなってしまう。前記導電性薄膜が図１Ｂで示される状態の場合は、前記導電性薄膜と前記酸化物半導体薄膜とがオーミック接合する領域が多く、かつ前記導電性薄膜中に含まれる金粒子同士の接触が前記導電性薄膜全体に渡りつながっている状態が実現できている。即ち、前記導電性薄膜と前記酸化物半導体薄膜との接触抵抗が低く、かつ、前記導電性薄膜自体の抵抗が低い状態が実現されている。ＦＥＴにおいては、ソース電極及びドレイン電極の抵抗、並びに、前記電極と半導体との界面における抵抗が低いほど、良好な電流−電圧特性を得ることができるため、本発明の前記導電性薄膜を前記酸化物半導体薄膜とオーミック接合する電極として用いると、ＦＥＴのデバイス性能を向上させることができる。特に、前記導電性薄膜が図１Ｂの状態であると、ＦＥＴのデバイス性能をより向上させることができる。
以上のことから、前記式（１）を満たすと、抵抗率が低くｎ型の酸化物半導体との電気的接続がより良好な導電性薄膜が得られることがわかる。
また、抵抗率の低下に寄与する金属として酸化しにくい金を選択することで、酸化性雰囲気や高温プロセスを経ても、前記導電性薄膜の抵抗率を低く保つことができるという利点がある。
前記導電性薄膜は、後述する本発明の導電性薄膜形成用塗布液を被塗物に塗布し、乾燥させた後に焼成を行って得られる導電性薄膜であることが、容易に導電性薄膜が得られ、かつ大面積の導電性薄膜が得られる点で好ましい。
前記導電性薄膜の形状としては、特に制限はなく、目的に応じて適宜選択することができ、板状、線状、パターン状などが挙げられる。
前記導電性薄膜の大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記導電性薄膜の構造としては、特に制限はなく、目的に応じて適宜選択することができるが、前記金属酸化物からなる薄膜に前記金が分散していることが好ましい。このような構造は、後述する本発明の導電性薄膜形成用塗布液を被塗物に塗布し、乾燥させた後に焼成を行うことで、容易に得ることができる。
前記導電性薄膜の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、４０ｎｍ〜２μｍが好ましく、７０ｎｍ〜１μｍがより好ましい。
前記平均厚みは、任意の４点について、原子間力顕微鏡（Ｎａｎｏ−Ｉｍ、Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）により前記導電性薄膜の厚みを測定し、それらの厚みの平均値を求めることによって決定できる。
＜導電性薄膜の製造方法＞
前記導電性薄膜の製造方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法等のドライプロセス；スクリーン印刷法、ロールコート法、ディップコート法、スピンコート法、インクジェット法、ナノインプリント法等の塗布法によるウェットプロセスなどによって作製することができる。特に、インクジェット法に代表される液滴塗布法は、容易に導電性薄膜が形成でき、かつ大面積の導電性薄膜が形成できる点で好ましい。
前記塗布法によって前記導電性薄膜を形成する場合には、導電性薄膜形成用塗布液を作製し、該導電性薄膜形成用塗布液を被塗物に塗布し、乾燥させた後に焼成を行って得ることができる。前記導電性薄膜形成用塗布液としては、例えば、後述する本発明の導電性薄膜形成用塗布液が好ましい。
前記被塗物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
また、前記導電性薄膜を、酸化物半導体を用いた電界効果型トランジスタのソース電極及びドレイン電極として用いる場合には、前記被塗物としては、例えば、基材、ゲート絶縁層、半導体層（活性層）などが挙げられる。前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
前記塗布法として、インクジェット法、又はナノインプリント法で塗布する際には、室温でも塗布可能であるが、被塗物を３０℃〜１００℃程度に加熱することが、被塗物表面に付着直後の導電性薄膜形成用塗布液が濡れ広がることを抑制することができる点で好ましい。
前記乾燥は、前記導電性薄膜形成用塗布液中の揮発成分を除去できる条件であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、前記乾燥において、揮発成分を完全に除去する必要はなく、焼成を阻害しない程度に揮発成分を除去できればよい。
前記焼成の温度としては、導電性薄膜の主成分である前記金属酸化物（インジウム及びスズを含有する金属酸化物）が形成される温度以上で、かつ被塗物の熱変形温度以下であれば、特に制限はなく、目的に応じて適宜選択することができるが、２５０℃〜６００℃が好ましい。
前記焼成の雰囲気としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、酸素中や空気中など酸素を含む雰囲気が挙げられる。また、焼成の雰囲気を窒素ガスなどの不活性ガスにすることもできる。
焼成後、更に空気中、不活性ガス、又は還元ガス雰囲気中でアニール処理することにより、導電性薄膜の電気特性、信頼性、均一性を一層向上することができる。
前記焼成の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
前記導電性薄膜は、低い抵抗率を有し、製造プロセスを増やすことなく酸化物半導体膜との良好な電気的接続を行うことができることから、電界効果型トランジスタのソース電極及びドレイン電極に好適に用いることができる。
前記導電性薄膜に含まれる各元素は、内殻電子の励起にＸ線を使用し、試料からの固有Ｘ線（蛍光Ｘ線）を測定する蛍光Ｘ線分析法を用いることで、定量的に分析することができる。そのため、前記導電性薄膜に含まれる各元素の原子数比は、前記蛍光Ｘ線分析法を用いることで求めることができる。
物質によるＸ線の吸収スペクトルを測定すると、不連続な部分が生じるスペクトルが得られ、この不連続の生じるエネルギーを吸収端と呼ぶ。吸収端エネルギーは、その系列（Ｋ，Ｌ・・・・）の蛍光Ｘ線を放射させるのに必要な最低エネルギーということができる。
吸収端以上のエネルギーを持つＸ線により原子の内殻には空孔が生じ、外殻から電子が遷移する。そのエネルギー差が蛍光Ｘ線として放射される。内殻のエネルギーは元素固有であるので、蛍光Ｘ線の波長も元素固有である。このことから、測定試料の蛍光Ｘ線の波長を実験的に求めることにより、測定試料を構成する元素の分析を行うことができる。
（導電性薄膜形成用塗布液）
本発明の導電性薄膜形成用塗布液は、少なくとも、インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかと、金とを含有し、更に必要に応じて、有機溶媒などのその他の成分を含有する。
前記導電性薄膜形成用塗布液としては、例えば、インジウムと、スズと、金と、有機溶媒とを含有する塗布液、インジウム及びスズを含有する金属酸化物と、金と、有機溶媒とを含有する塗布液、酸化インジウムと、酸化スズと、金と、有機溶媒とを含有する塗布液などが挙げられる。
＜金属酸化物＞
前記金属酸化物は、インジウム及びスズを含有すれば、特に制限はなく、目的に応じて適宜選択することができるが、酸化インジウムスズ（ＩＴＯ）であることが好ましい。
前記インジウムと前記スズとの比率としては、特に制限はなく、目的に応じて適宜選択することができるが、原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕で、０．０１〜０．２５が好ましく、０．０５〜０．１５がより好ましい。
前記原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕が、前記好ましい範囲内であると、前記金属酸化物の導電率をより低くすることができ、前記より好ましい範囲内であると、その効果は顕著となる。
前記金属酸化物の形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、球状、楕円球状、多面体などが挙げられる。これらの中でも、球状が好ましい。なお、前記球状は、真球状に限定されない。
前記金属酸化物の平均粒子径としては、特に制限はなく、目的に応じて適宜選択することができるが、その上限値は、１μｍ以下が好ましく、１００ｎｍ以下がより好ましく、５０ｎｍ以下が特に好ましい。その下限値は、１ｎｍ以上が好ましく、５ｎｍ以上がより好ましく、１０ｎｍ以上が特に好ましい。
ここで、導電性薄膜形成用塗布液における各粒子の前記平均粒子径は、例えば、透過型電子顕微鏡などにより測定することができる。
前記金属酸化物は、市販品であってもよい。前記市販品としては、例えば、ＩＴＯナノ粒子分散液（株式会社巴製作所製、平均粒子径２０ｎｍ、金属含有量１０．１質量％）などが挙げられる。
＜酸化インジウム及び酸化スズ＞
前記酸化インジウム及び酸化スズは、前記導電性薄膜形成用塗布液を被塗物に塗布し、乾燥させた後に焼成を行うことにより、インジウム及びスズを含有する金属酸化物、例えば、酸化インジウムスズ（ＩＴＯ）となる。
前記インジウムと前記スズとの比率としては、特に制限はなく、目的に応じて適宜選択することができるが、原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕で、０．０１〜０．２５が好ましく、０．０５〜０．１５がより好ましい。
前記原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕が、前記好ましい範囲内であると、前記金属酸化物の導電率をより低くすることができ、前記より好ましい範囲内であると、その効果は顕著となる。
＜金＞
前記金としては、特に制限はなく、目的に応じて適宜選択することができる。
前記金の形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、球状、楕円球状、多面体などが挙げられる。これらの中でも、球状が好ましい。なお、前記球状は、真球状に限定されない。
前記金の平均粒子径としては、特に制限はなく、目的に応じて適宜選択することができるが、その上限値は、１μｍ以下が好ましく、１００ｎｍ以下がより好ましく、５０ｎｍ以下が特に好ましい。その下限値は、１ｎｍ以上が好ましく、５ｎｍ以上がより好ましく、１０ｎｍ以上が特に好ましい。
前記金は、市販品であってもよい。前記市販品としては、例えば、アルバックマテリアル株式会社製のＡｕ−１Ｃｄｅｎ（平均粒子径５ｎｍ、金属含有量５１質量％）、ハリマ化成株式会社製のＮＰＧ−Ｊ（平均粒子径７ｎｍ、金属含有量５７．５質量％）などが挙げられる。
一般に、金属ナノ粒子は、その平均径が数ｎｍ〜数十ｎｍになると、その融点よりも格段に低い温度で焼結することが知られており、平均粒子径が上記の範囲にあることで、焼結温度を下げる効果が期待できる。また、インクジェットなどの液滴塗布法を用いて導電性薄膜を形成する場合には、平均粒子径が小さいことはノズルの目詰まりを防止に役立つことが考えられる。
前記導電性薄膜形成用塗布液におけるインジウムの原子数（Ａ）、スズの原子数（Ｂ）、及び金の原子数（Ｃ）としては、特に制限はなく、目的に応じて適宜選択することができるが、（Ａ）、（Ｂ）、及び（Ｃ）の比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が０．２１〜０．７８であること、言い換えれば、下記式（１）を満たすことが、非常に低い抵抗率が得られ、かつ酸化物半導体膜との良好な電気的接続を行うことができる点で好ましい。
０．２１≦〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕≦０．７８ 式（１）
前記比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕の好ましい範囲、より好ましい範囲、及びその好ましい理由などについては、前記導電性薄膜の説明におけるそれらと同様である。
＜有機溶媒＞
前記有機溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、テトラデカン等の炭化水素；シクロヘキサン、シクロドデセン等の環状炭化水素；トルエン、キシレン、メシチレン等の芳香族炭化水素などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記導電性薄膜形成用塗布液における前記有機溶媒の含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、４０質量％〜９０質量％が好ましく、５０質量％〜８５質量％がより好ましい。前記含有量が、４０質量％未満であると、分散している粒子が析出するおそれがある。前記含有量が、９０質量％を超えると、粒子濃度が薄くなりすぎるため、十分な膜厚を得にくい。前記含有量が、前記より好ましい範囲内であると、分散している粒子が析出しにくく、また、狙いの膜厚を得やすい点で有利である。
本発明の前記導電性薄膜形成用塗布液は、本発明の前記導電性薄膜を作製するための塗布液に適しており、特に、前記式（１）を満たす導電性薄膜形成用塗布液は、電界効果型トランジスタのソース電極及びドレイン電極を作製するための塗布液に適している。
（電界効果型トランジスタ）
本発明の電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
本発明の電界効果型トランジスタは、例えば、本発明の電界効果型トランジスタの製造方法により製造することができる。
＜ゲート電極＞
前記ゲート電極は、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、白金、パラジウム、金、銀、銅、亜鉛、アルミニウム、ニッケル、クロム、タンタル、モリブデン、チタン等の金属、これらの合金、これら金属の混合物などが挙げられる。また、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物などが挙げられる。
前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、４０ｎｍ〜２μｍが好ましく、７０ｎｍ〜１μｍがより好ましい。
＜ゲート絶縁層＞
前記ゲート絶縁層としては、前記ゲート電極と前記活性層との間に形成された絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機絶縁材料、有機絶縁材料などが挙げられる。
前記無機絶縁材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化イットリウム、酸化ランタン、酸化ハフニウム、酸化ジルコニウム、窒化ケイ素、窒化アルミニウム、これらの混合物などが挙げられる。
前記有機絶縁材料としては、例えば、ポリイミド、ポリアミド、ポリアクリレート、ポリビニルアルコール、ノボラック樹脂などが挙げられる。
前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、１００ｎｍ〜１μｍがより好ましい。
＜ソース電極、及びドレイン電極＞
前記ソース電極、及び前記ドレイン電極は、電流を取り出すための電極であって、本発明の前記導電性薄膜からなる。
前記ソース電極、及び前記ドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、４０ｎｍ〜２μｍが好ましく、７０ｎｍ〜１μｍがより好ましい。
＜活性層＞
前記活性層は、前記ソース電極と前記ドレイン電極との間に形成された酸化物半導体からなる活性層であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記酸化物半導体としては、例えば、ｎ型酸化物半導体などが挙げられる。
前記ｎ型酸化物半導体としては、例えば、Ｉｎ−Ｍｇ系酸化物半導体、及びＩｎ−Ｚｎ系酸化物半導体などが挙げられる。
前記活性層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１ｎｍ〜２００μｍが好ましく、５ｎｍ〜１００μｍがより好ましい。
前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ボトムゲート／ボトムコンタクト型（図２）、ボトムゲート／トップコンタクト型（図３）、トップゲート／ボトムコンタクト型（図４）、トップゲート／トップコンタクト型（図５）などが挙げられる。
なお、図２〜図５中、１は基材、２はゲート電極、３はゲート絶縁層、４はソース電極、５はドレイン電極、６は活性層をそれぞれ表す。
本発明の電界効果型トランジスタは、液晶ディスプレイ、有機ＥＬディスプレイ、エレクトロクロミックディスプレイ等の画素駆動回路及び論理回路用の電界効果型トランジスタに好適に用いることができる。
（電界効果型トランジスタの製造方法）
本発明の電界効果型トランジスタの製造方法（第１の製造方法）は、
基材上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上にソース電極及びドレイン電極を離間して形成するソース電極及びドレイン電極形成工程と、
前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記ゲート絶縁層上に、酸化物半導体からなる活性層を形成する活性層形成工程とを含む。
また、本発明の電界効果型トランジスタの製造方法（第２の製造方法）は、
基材上にソース電極及びドレイン電極を離間して形成するソース電極及びドレイン電極形成工程と、
前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記基材上に、酸化物半導体からなる活性層を形成する活性層形成工程と、
前記活性層上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程とを含む。
＜第１の製造方法＞
前記第１の製造方法について説明する。
−基材−
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
なお、前記基材としては、表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄などの前処理が行われることが好ましい。
−ゲート電極形成工程−
前記ゲート電極形成工程としては、前記基材上にゲート電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
−ゲート絶縁層形成工程−
前記ゲート絶縁層形成工程としては、前記ゲート電極上にゲート絶縁層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
−ソース電極及びドレイン電極形成工程−
前記ソース電極及びドレイン電極形成工程としては、前記ゲート絶縁層上に導電性薄膜からなるソース電極及びドレイン電極を離間して形成する工程であって、本発明の前記導電性薄膜形成用塗布液を塗布して前記導電性薄膜からなる前記ソース電極及び前記ドレイン電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スクリーン印刷法、ロールコート法、ディップコート法、スピンコート法、インクジェット法、ナノインプリント法などが挙げられる。
前記塗布の方法として、インクジェット法、及びナノインプリント法で塗布する際には、室温でも塗布可能であるが、被塗物（例えば、前記ゲート絶縁層）を３０℃〜１００℃程度に加熱することが、被塗物表面に付着直後の導電性薄膜形成用塗布液が濡れ広がることを抑制することができる点で好ましい。
前記塗布の後には、乾燥及び焼成を行うことが好ましい。
前記乾燥は、前記導電性薄膜形成用塗布液中の揮発成分を除去できる条件であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、前記乾燥において、揮発成分を完全に除去する必要はなく、焼成を阻害しない程度に揮発成分を除去できればよい。
前記焼成の温度としては、導電性薄膜の主成分である前記金属酸化物（インジウム及びスズを含有する金属酸化物）が形成される温度以上で、かつ被塗物の熱変形温度以下であれば、特に制限はなく、目的に応じて適宜選択することができるが、２５０℃〜６００℃が好ましい。
前記焼成の雰囲気としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、酸素中や空気中など酸素を含む雰囲気が挙げられる。また、焼成の雰囲気を窒素ガスなどの不活性ガスにすることもできる。
焼成後、更に空気中、不活性ガス、又は還元ガス雰囲気中でアニール処理することにより、導電性薄膜の電気特性、信頼性、均一性を一層向上することができる。
前記焼成の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
−活性層形成工程−
前記活性層形成工程としては、前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記ゲート絶縁層上に、酸化物半導体からなる活性層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記第１の製造方法においては、前記ソース電極及びドレイン電極形成工程と、前記活性層形成工程との順序は問わず、前記ソース電極及びドレイン電極形成工程の後に前記活性層形成工程を行ってもよく、前記活性層形成工程の後に前記ソース電極及びドレイン電極形成工程を行ってもよい。
前記第１の製造方法において、前記ソース電極及びドレイン電極形成工程の後に前記活性層形成工程を行うと、ボトムゲート／ボトムコンタクト型の電界効果型トランジスタを製造することができる。
前記第１の製造方法において、前記活性層形成工程の後に前記ソース電極及びドレイン電極形成工程を行うと、ボトムゲート／トップコンタクト型の電界効果型トランジスタを製造することができる。
ここで、ボトムゲート／ボトムコンタクト型の電界効果型トランジスタの製造方法について図６Ａ〜図６Ｄを参照して説明する。
初めに、ガラス基板等からなる基材１上に、スパッタ法等によりアルミニウム等からなる導電体膜を形成し、形成した導電体膜をエッチングによりパターニングすることによりゲート電極２を形成する（図６Ａ）。
次いで、前記ゲート電極２を覆うように前記ゲート電極２及び前記基材１上にスパッタ法等によりＳｉＯ２等からなるゲート絶縁層３を形成する（図６Ｂ）。
次いで、前記ゲート絶縁層３上にインクジェット法などにより前記導電性薄膜形成用塗布液を塗布し、熱処理を行い導電性薄膜からなるソース電極４及びドレイン電極５を形成する（図６Ｃ）。
次いで、前記ソース電極４及び前記ドレイン電極５の間に形成されるチャネル領域を覆うように、前記ゲート絶縁層３上にスパッタ法等によりＩｎ−Ｚｎ系酸化物半導体等からなる酸化物半導体膜を形成し、形成した酸化物半導体膜をエッチングによりパターニングすることにより活性層６を形成する（図６Ｄ）。
以上により、電界効果型トランジスタが製造される。
＜第２の製造方法＞
前記第２の製造方法について説明する。
−基材−
前記基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記第１の製造方法において例示した基材と同じ基材が挙げられる。
−ソース電極及びドレイン電極形成工程−
前記ソース電極及びドレイン電極形成工程としては、前記基材上に導電性薄膜からなるソース電極及びドレイン電極を離間して形成する工程であって、本発明の前記導電性薄膜形成用塗布液を塗布して前記導電性薄膜からなる前記ソース電極及び前記ドレイン電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、前記第１の製造方法の前記ソース電極及びドレイン電極形成工程において例示した工程と同様の工程が挙げられる。
−活性層形成工程−
前記活性層形成工程としては、前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記基材上に、酸化物半導体からなる活性層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
−ゲート絶縁層形成工程−
前記ゲート絶縁層形成工程としては、前記活性層上にゲート絶縁層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記第１の製造方法の前記ゲート絶縁層形成工程において例示した工程と同様の工程が挙げられる。
−ゲート電極形成工程−
前記ゲート電極形成工程としては、前記ゲート絶縁層上にゲート電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記第１の製造方法の前記ゲート電極形成工程において例示した工程と同様の工程が挙げられる。
前記第２の製造方法においては、前記ソース電極及びドレイン電極形成工程と、前記活性層形成工程との順序は問わず、前記ソース電極及びドレイン電極形成工程の後に前記活性層形成工程を行ってもよく、前記活性層形成工程の後に前記ソース電極及びドレイン電極形成工程を行ってもよい。
前記第２の製造方法において、前記ソース電極及びドレイン電極形成工程の後に前記活性層形成工程を行うと、トップゲート／ボトムコンタクト型の電界効果型トランジスタを製造することができる。
前記第２の製造方法において、前記活性層形成工程の後に前記ソース電極及びドレイン電極形成工程を行うと、トップゲート／トップコンタクト型の電界効果型トランジスタを製造することができる。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
（実施例１〜５及び比較例１〜２）
＜導電性薄膜形成用塗布液の作製＞
市販のＩＴＯナノ粒子分散液（株式会社巴製作所製、平均粒子径２０ｎｍ、金属含有量１０．１質量％）及び、金ナノメタルインク（アルバックマテリアル株式会社製、Ａｕ−１Ｃｄｅｎ、平均粒子径５ｎｍ、金属含有量５１質量％）を混合して撹拌し、導電性薄膜形成用塗布液を作製した。前記ＩＴＯナノ粒子分散液と前記金ナノメタルインクとは、ＩＴＯ（酸化インジウムスズ）と金との配合比率が表１に示す比率となるように混合した。なお、形成された導電性薄膜においても、前記比率が保持されており、原子数比率は、表１に示すものであった。
なお、表１、図７Ａ、及び図７Ｂ中、Ｅは、「１０のべき乗」を表す。例えば、「１．０Ｅ−０１」は、「０．１」を表し、「１．０Ｅ−０５」は、「０．００００１」を表す。
表１の結果について、図７Ａに、導電性薄膜の体積抵抗率（Ωｃｍ）を縦軸にとり、横軸にＡｕ原子数比率をプロットしたグラフを示した。また、図７Ｂに、導電性薄膜をソース電極及びドレイン電極に用いたトランジスタのオン電流（Ａ）を縦軸にとり、横軸にＡｕ原子数比率をプロットしたグラフを示した。グラフ中の点線及び一点鎖線は、以降に記載する導電性薄膜の体積抵抗率及び電界効果型トランジスタのオン電流の許容値を示している。本発明の導電性薄膜をトランジスタのソース電極及びドレイン電極に用いる場合は、体積抵抗率は、１．０Ｅ−３Ωｃｍ以下であることが好ましく、２．０Ｅ−４Ωｃｍ以下であることがより好ましい。また、本発明の導電性薄膜を用いた電界効果型トランジスタのオン電流は、１．０Ｅ−４Ａ以上であることが好ましく、１．５Ｅ−４Ａ以上であることがより好ましい。
＜導電性薄膜の作製＞
得られた導電性薄膜形成用塗布液を、インクジェット装置を用いてガラス基板上に塗布した。前記導電性薄膜形成用塗布液が塗布された前記ガラス基板を１２０℃のホットプレート上で１０分間加熱した後、大気雰囲気中、３００℃で１時間加熱し、平均長さ４ｍｍ、平均幅５０μｍ、平均厚み１００ｎｍの線状の導電性薄膜を形成した。
＜電界効果型トランジスタの作製＞
−ゲート電極の形成−
ガラス基板上に、ＤＣスパッタリングによりモリブデン膜を厚みが約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート電極のパターンと同様のレジストパターンを形成し、更に、燐酸−硝酸−酢酸からなるエッチング液によりエッチングを行い、レジストパターンの形成されていない領域のモリブデン膜を除去した。この後、レジストパターンも除去することにより、ゲート電極を形成した。
−ゲート絶縁層の形成−
形成した前記ゲート電極及び前記ガラス基板上に、ＲＦスパッタリングによりＳｉＯ２膜を厚みが約２００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート絶縁層のパターンと同様のレジストパターンを形成し、更に、バッファードフッ酸を用いたエッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去し、この後、レジストパターンも除去することによりゲート絶縁層を形成した。
−活性層の形成−
形成した前記ゲート絶縁膜上に、特開２０１０−７４１４８号公報の段落〔００７４〕〜〔００７５〕に記載の方法で、高周波スパッタ法により活性層となるＩｎ−Ｍｇ系酸化物薄膜（平均厚み５０ｎｍ）を形成した。
−ソース電極及びドレイン電極の形成−
形成した前記活性層上に、作製した導電性薄膜形成用塗布液を、インクジェット装置を用いて所定のパターンで塗布した。１２０℃に加熱したホットプレート上で１０分間加熱した後、大気雰囲気中３００℃で１時間加熱し、本発明の導電性薄膜からなるソース電極及びドレイン電極を形成した。このとき、ソース電極幅で規定されるチャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍとした。
以上により、電界効果型トランジスタを作製した。
＜評価＞
−体積抵抗率−
得られた導電性薄膜について、ケースレーインスツルメンツ社製の半導体パラメータ・アナライザ４２００ＳＣＳを用いて体積抵抗率を測定した。０Ｖ〜±１Ｖの電圧を、長さ４ｍｍの導電性薄膜の長さ方向の端に印加したときの電流を２端子法で測定し、導電性薄膜の体積抵抗率を測定した。結果を表１に示す。
表１より、比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が０．２１以上であると、導電性薄膜の体積抵抗率が大幅に低下していることがわかる。これは、導電性薄膜中の金の濃度がパーコレーション閾値を超えたことにより、金による電導が導電性薄膜の電気抵抗に対し支配的に寄与し始め、導電性薄膜全体としての抵抗率が低下したと考えられる。
図７Ｂのグラフから、比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が０．２１以上０．７８以下であると、本発明の導電性薄膜をソース電極及びドレイン電極に用いたＦＥＴは高いオン電流を示し、比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が０．２８以上０．６１以下であると、更に高いオン電流を示すことがわかる。即ち、図７Ａ及び図７Ｂのグラフから、酸化物半導体を用いたＦＥＴのソース電極及びドレイン電極に本発明の導電性薄膜を適用することで、良好なデバイス性能を得られることがわかる。
−ＦＥＴオン電流−
得られた電界効果型トランジスタについて、前記半導体パラメータ・アナライザ装置を用いてソース・ドレイン電圧Ｖｄｓを２０Ｖ、電圧Ｖｇｓを３０Ｖとしたときのソース・ドレイン間電流（オン電流）Ｉｄｓを求めた。結果を表１に示す。
表１より、比〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕が０．７８を超えると、オン電流が大幅に低下していることがわかる。これは、ソース電極及びドレイン電極の表面の大部分が金で占められた結果、電極と酸化物半導体との接触抵抗が高くなり、電流−電圧特性が劣化したためと考えられる。
本発明の態様は、例えば、以下のとおりである。
＜１＞ インジウム及びスズを含有する金属酸化物と金とを含有することを特徴とする導電性薄膜である。
＜２＞ インジウムの原子数（Ａ）、スズの原子数（Ｂ）、及び金の原子数（Ｃ）が、下記式（１）を満たす前記＜１＞に記載の導電性薄膜である。
０．２１≦〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕≦０．７８ 式（１）
＜３＞ インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかと、金とを含有する導電性薄膜形成用塗布液を被塗物に塗布し、乾燥させた後に焼成を行って得られる前記＜１＞から＜２＞のいずれかに記載の導電性薄膜である。
＜４＞ インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかと、金とを含有することを特徴とする導電性薄膜形成用塗布液である。
＜５＞ インジウムの原子数（Ａ）、スズの原子数（Ｂ）、及び金の原子数（Ｃ）が、下記式（１）を満たす前記＜４＞に記載の導電性薄膜形成用塗布液である。
０．２１≦〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕≦０．７８ 式（１）
＜６＞ ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間に形成された酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に形成されたゲート絶縁層とを有し、
前記ソース電極及び前記ドレイン電極が、前記＜１＞から＜３＞のいずれかに記載の導電性薄膜からなることを特徴とする電界効果型トランジスタである。
＜７＞ 基材上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上に導電性薄膜からなるソース電極及びドレイン電極を離間して形成するソース電極及びドレイン電極形成工程と、
前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記ゲート絶縁層上に、酸化物半導体からなる活性層を形成する活性層形成工程とを含み、
前記ソース電極及びドレイン電極形成工程が、前記＜４＞から＜５＞のいずれかに記載の導電性薄膜形成用塗布液を塗布して前記導電性薄膜からなる前記ソース電極及び前記ドレイン電極を形成する工程であることを特徴とする電界効果型トランジスタの製造方法である。
＜８＞ 基材上にソース電極及びドレイン電極を離間して形成するソース電極及びドレイン電極形成工程と、
前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記基材上に、酸化物半導体からなる活性層を形成する活性層形成工程と、
前記活性層上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程とを含み、
前記ソース電極及びドレイン電極形成工程が、前記＜４＞から＜５＞のいずれかに記載の導電性薄膜形成用塗布液を塗布して前記導電性薄膜からなる前記ソース電極及び前記ドレイン電極を形成する工程であることを特徴とする電界効果型トランジスタの製造方法である。
１ 基材
２ ゲート電極
３ ゲート絶縁層
４ ソース電極
５ ドレイン電極
６ 活性層
特開２０１０−６２５４６号公報 特開２０１０−１５６９６３号公報 特開２０１０−９８２８０号公報

Claims (6)

  1. インジウム及びスズを含有する金属酸化物と金とを含有し、
    前記インジウムの原子数（Ａ）、前記スズの原子数（Ｂ）、及び前記金の原子数（Ｃ）が、下記式（１）を満たすことを特徴とする導電性薄膜。
    ０．２１≦〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕≦０．７８ 式（１）
  2. インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかと、金とを含有する導電性薄膜形成用塗布液を被塗物に塗布し、乾燥させた後に焼成を行って得られる請求項１に記載の導電性薄膜。
  3. インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかと、金とを含有し、
    前記インジウムの原子数（Ａ）、前記スズの原子数（Ｂ）、及び前記金の原子数（Ｃ）が、下記式（１）を満たすことを特徴とする導電性薄膜形成用塗布液。
    ０．２１≦〔Ｃ／（Ａ＋Ｂ＋Ｃ）〕≦０．７８ 式（１）
  4. ゲート電圧を印加するためのゲート電極と、
    電流を取り出すためのソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間に形成された酸化物半導体からなる活性層と、
    前記ゲート電極と前記活性層との間に形成されたゲート絶縁層とを有し、
    前記ソース電極及び前記ドレイン電極が、請求項１から２のいずれかに記載の導電性薄膜からなることを特徴とする電界効果型トランジスタ。
  5. 基材上にゲート電極を形成するゲート電極形成工程と、
    前記ゲート電極上にゲート絶縁層を形成するゲート絶縁層形成工程と、
    前記ゲート絶縁層上に導電性薄膜からなるソース電極及びドレイン電極を離間して形成するソース電極及びドレイン電極形成工程と、
    前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記ゲート絶縁層上に、酸化物半導体からなる活性層を形成する活性層形成工程とを含み、
    前記ソース電極及びドレイン電極形成工程が、インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかと、金とを含有する導電性薄膜形成用塗布液を塗布して前記導電性薄膜からなる前記ソース電極及び前記ドレイン電極を形成する工程であることを特徴とする電界効果型トランジスタの製造方法。
  6. 基材上にソース電極及びドレイン電極を離間して形成するソース電極及びドレイン電極形成工程と、
    前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記基材上に、酸化物半導体からなる活性層を形成する活性層形成工程と、
    前記活性層上にゲート絶縁層を形成するゲート絶縁層形成工程と、
    前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程とを含み、
    前記ソース電極及びドレイン電極形成工程が、インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかと、金とを含有する導電性薄膜形成用塗布液を塗布して導電性薄膜からなる前記ソース電極及び前記ドレイン電極を形成する工程であることを特徴とする電界効果型トランジスタの製造方法。
JP2013044888A 2012-03-19 2013-03-07 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 Active JP6051960B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013044888A JP6051960B2 (ja) 2012-03-19 2013-03-07 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
EP13763600.7A EP2828892B1 (en) 2012-03-19 2013-03-14 Electroconductive thin film, coating liquid for forming electroconductive thin film, field-effect transistor, and method for producing field-effect transistor
CN201380015030.3A CN104205340B (zh) 2012-03-19 2013-03-14 导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法
PCT/JP2013/058199 WO2013141330A1 (en) 2012-03-19 2013-03-14 Electroconductive thin film, coating liquid for forming electroconductive thin film, field-effect transistor, and method for producing field-effect transistor
KR1020147027310A KR101705956B1 (ko) 2012-03-19 2013-03-14 전도성 박막, 전도성 박막 형성용 도포액, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
US14/382,604 US9978877B2 (en) 2012-03-19 2013-03-14 Electroconductive thin film, coating liquid for forming electroconductive thin film, field-effect transistor, and method for producing field-effect transistor
TW102109480A TWI518796B (zh) 2012-03-19 2013-03-18 導電性薄膜，形成導電性薄膜的塗佈液，場效應電晶體以及製造場效應電晶體的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012062117 2012-03-19
JP2012062117 2012-03-19
JP2013044888A JP6051960B2 (ja) 2012-03-19 2013-03-07 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2013225666A JP2013225666A (ja) 2013-10-31
JP6051960B2 true JP6051960B2 (ja) 2016-12-27

Family

ID=49222782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013044888A Active JP6051960B2 (ja) 2012-03-19 2013-03-07 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法

Country Status (7)

Country Link
US (1) US9978877B2 (ja)
EP (1) EP2828892B1 (ja)
JP (1) JP6051960B2 (ja)
KR (1) KR101705956B1 (ja)
CN (1) CN104205340B (ja)
TW (1) TWI518796B (ja)
WO (1) WO2013141330A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6672611B2 (ja) 2014-07-03 2020-03-25 株式会社リコー エレクトロクロミック化合物、エレクトロクロミック組成物及び表示素子及び調光素子
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
GB2590025A (en) * 2018-05-08 2021-06-16 Actuated Medical Inc Reduced force device for intravascular access and guidewire placement
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN114725205A (zh) * 2022-06-07 2022-07-08 惠科股份有限公司 阵列基板及显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973001A (ja) * 1995-07-06 1997-03-18 Sony Corp 反射防止膜
DE69620065T2 (de) * 1995-07-06 2002-11-14 Sony Corp., Tokio/Tokyo Elektrisch leitender, Antireflektionsbelag
US6830823B1 (en) * 1997-02-24 2004-12-14 Superior Micropowders Llc Gold powders, methods for producing powders and devices fabricated from same
TW432397B (en) 1997-10-23 2001-05-01 Sumitomo Metal Mining Co Transparent electro-conductive structure, progess for its production, transparent electro-conductive layer forming coating fluid used for its production, and process for preparing the coating fluid
JP4411672B2 (ja) * 1997-10-23 2010-02-10 住友金属鉱山株式会社 透明導電層形成用塗布液とその製造方法
JP4389368B2 (ja) * 1999-12-02 2009-12-24 三菱マテリアル株式会社 導電性顔料粉末及びこれを用いて作られた透明導電膜
US6853134B2 (en) * 2003-05-20 2005-02-08 Canon Kabushiki Kaisha Anode structure for organic light emitting device
JP4254743B2 (ja) 2005-05-13 2009-04-15 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4880951B2 (ja) 2005-09-06 2012-02-22 キヤノン株式会社 半導体素子、薄膜トランジスタ、及び薄膜ダイオード
KR101344483B1 (ko) 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
US20100289997A1 (en) 2008-01-21 2010-11-18 Nec Corporation Display device
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5644071B2 (ja) 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5640478B2 (ja) 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP5622457B2 (ja) * 2010-07-01 2014-11-12 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
EP2426720A1 (en) 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same

Also Published As

Publication number Publication date
WO2013141330A1 (en) 2013-09-26
US9978877B2 (en) 2018-05-22
TW201340219A (zh) 2013-10-01
TWI518796B (zh) 2016-01-21
JP2013225666A (ja) 2013-10-31
KR20140141617A (ko) 2014-12-10
CN104205340B (zh) 2018-03-06
EP2828892A1 (en) 2015-01-28
EP2828892A4 (en) 2015-03-04
US20150028334A1 (en) 2015-01-29
EP2828892B1 (en) 2019-10-16
CN104205340A (zh) 2014-12-10
KR101705956B1 (ko) 2017-02-22

Similar Documents

Publication Publication Date Title
JP6051960B2 (ja) 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
US9263685B2 (en) Thin film transistor
JP6264090B2 (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP2011066375A (ja) 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
JP5434000B2 (ja) 電界効果型トランジスタ及びその製造方法
JP2009231664A (ja) 電界効果トランジスタ及びその製造方法
KR20140039271A (ko) 개선된 소스／드레인 접점을 가진 금속 산화물 ｔｆｔ
JP2013531383A (ja) 薄膜トランジスタ
JP2012508964A (ja) レーザー熱転写プロセスを使用して有機薄膜トランジスタを製造する方法
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
Can et al. High‐viscosity copper paste patterning and application to thin‐film transistors using electrohydrodynamic jet printing
WO2010053171A1 (ja) スイッチング素子及びその製造方法
JP2016111360A (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5844030B2 (ja) 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
JP6177713B2 (ja) 薄膜の製造方法
US20120132991A1 (en) Organic thin-film transistor, and process for production thereof
Shin et al. The effect of thermal annealing on pentacene thin film transistor with micro contact printing
Luo et al. Contact‐Engineering of Self‐Aligned‐Gate Metal Oxide Transistors Processed via Electrode Self‐Delamination and Rapid Photonic Curing
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
KR20070102301A (ko) 유기 박막트랜지스터, 이를 포함하는 유기전계발광소자 및이들의 제조방법
KR102061075B1 (ko) 공유 결합을 이용한 유기 반도체 소자 및 이의 제조방법
JP6620556B2 (ja) 機能材料の積層方法及び機能材料積層体
TW201519451A (zh) 薄膜電晶體
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R151 Written notification of patent or utility model registration

Ref document number: 6051960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151