JP6043939B2 - 基板上への対象物の位置決め方法及び装置 - Google Patents
基板上への対象物の位置決め方法及び装置 Download PDFInfo
- Publication number
- JP6043939B2 JP6043939B2 JP2012185463A JP2012185463A JP6043939B2 JP 6043939 B2 JP6043939 B2 JP 6043939B2 JP 2012185463 A JP2012185463 A JP 2012185463A JP 2012185463 A JP2012185463 A JP 2012185463A JP 6043939 B2 JP6043939 B2 JP 6043939B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrate support
- chip
- temporary
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 839
- 238000000034 method Methods 0.000 title claims description 112
- 229920005989 resin Polymers 0.000 claims description 137
- 239000011347 resin Substances 0.000 claims description 137
- 230000003287 optical effect Effects 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 25
- 238000000465 moulding Methods 0.000 claims description 22
- 230000007246 mechanism Effects 0.000 claims description 20
- 238000003825 pressing Methods 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 15
- 229920001187 thermosetting polymer Polymers 0.000 claims description 15
- 229920005992 thermoplastic resin Polymers 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000009429 electrical wiring Methods 0.000 claims 1
- 239000013256 coordination polymer Substances 0.000 description 150
- 238000003384 imaging method Methods 0.000 description 34
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 238000006073 displacement reaction Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012467 final product Substances 0.000 description 5
- 230000009477 glass transition Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000001902 propagating effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005323 electroforming Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- -1 For example Substances 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本実施形態に係るチップの仮基板への位置決め方法は、図1に示すように、仮基板を支持する基板支持面を有し、当該基板支持面上の複数の所定位置に基板支持体側マークが附された基板支持体を準備する工程S11と、電極を有する電極面を有するチップであって、上記基板支持体側マークに対応するチップ側マークが附された複数のチップを準備する工程S12と、基板支持体の基板支持面上に透明な仮基板を取り付ける工程S13と、基板支持体の基板支持面にほぼ垂直方向に、少なくとも基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、基板上にチップを位置決めする工程S14と、を備えている。
基板支持体10には、仮基板WTを支持する基板支持面11に基板側マークMC2が附されている。マークの形成方法については後述する。基板支持体10は、仮基板WTを基板支持面11上に固定する手段を有していることが好ましい。仮基板WTを基板支持面11に十分な強度で固定することで、仮基板WTが基板支持面11上で滑るなどして位置ずれを起こすことを防ぐとともに、仮基板WTと基板支持面11との間の不要な隙間の形成を防ぐことで、チップCPの仮基板WT上へのXY方向(基板支持体の基板支持面内方向)及びZ方向(基板支持体の基板支持面に垂直方向)の位置決め並びに取り付け精度を上げることができる。
光学システム20は、少なくとも基板支持体10の基板支持面11上に支持された仮基板WTと対象物(チップCP)のマーク領域とを光が透過するように構成された発光装置21と透過して両マークに関する情報を含む光を受光するように構成された受光装置22と、受光装置22からの画像データを受けて基板支持体側マークMC2の位置と対象物側マークMC1の位置とを画像認識することにより対象物と基板との間の相対位置誤差を測定する画像認識装置(位置認識部とも称する)23とを有して構成されている。
図2では、発光装置21は、少なくとも仮基板WTと対象物(チップCP)のマーク領域とを透過又は通過できる光を、基板支持面11にほぼ垂直な方向に発するように構成されている。発光装置21の発する光の波長と強度は、少なくとも仮基板WTと対象物(チップCP)のマーク領域とを透過又は通過できるものであることが必要である。たとえば、当該光は、基板がケイ素(Si)を主成分として形成されている場合には、ケイ素を透過する赤外光であることが好ましい。また、基板も対象物も可視光を透過させるものであれば、当該光は可視光であってもよい。
チップCP及び仮基板WTには、チップCPの仮基板WTに対する位置決め又は位置調整用のアライメントマークとして、それぞれ対象物側マーク及び基板支持体側マークとして、マークMC1,MC2が附される。チップ側マークは、チップ位置調整用マーク(あるいは部品位置調整用マーク)とも称される。
次に、マークを画像認識することにより、チップ(対象物)を基板上へ位置決めする工程について説明する。
光学システムは、上述のように、撮像部22と接続された画像認識部である位置認識部23を備えている。位置認識部23は、撮像部22からの画像データを受けて、各チップCPと仮基板WTとに付された2組のマーク(MC1a,MC2a)及び(MC1b,MC2b)の位置を認識し、当該マークMC1a,MC2aの相互間のXY方向の位置ずれ量(Δxa,Δya)とマークMC1b,MC2bの相互間のXY方向の位置ずれ量(Δxb,Δyb)とを求める。これにより、位置認識部23は、基板支持体の基板支持面内方向(XYを張る面)におけるチップCPと基板WAとのX方向,Y方向,及びθ方向の相対位置を計算する。位置認識部23は、さらに、当該位置ずれ量をゼロ又は所定の許容範囲内となるように、相対位置誤差を補正するように、位置決め手段に信号又は指令を出すことができるように構成されていることが好ましい。
光学システムからの画像データに基づき位置認識部23で計算された、チップCPと基板支持体10との間、すなわちチップCPと仮基板WTとの間の相対的位置ずれ量(Δx,Δy,Δθ)に関するデータ又は信号は、位置決め機構(位置決め手段)(図示せず)に送信される。位置決め機構は、チップCPと基板支持体10のいずれか一方又は双方を、全体で(-Δx,-Δy,-Δθ)となるように移動させる。測定により得られた(Δx,Δy,Δθ)と全く同量分、チップCP又は基板支持体10を移動させることが困難な場合がある。この場合には、所定の許容誤差範囲(α,β,γ)を設定し、相対的位置ずれ量が0である理想的な相対位置から、この所定の許容誤差範囲(α,β,γ)になったときに、位置決め機構を用い、位置決めが完了したとみなして、チップCP又は基板支持体10の移動を終了してもよい。
図6に示すように、上記基板支持体10は、上記第一実施形態に示す一変形例として、基板支持面11を有し且つ基板支持体側マークMC2が附された第一支持板13と、当該第一支持板13が基板支持面11と反対側の面を介して着脱可能に取り付けられる第二支持板14とを有するように構成されてもよい。すなわち、図6に示す基板支持体10は、基板支持面11を有し且つ基板支持体側マークMC2が附された第一支持板13を第二支持板14に着脱可能に取り付けられて構成されている。
次に、図7及び図8を参照しつつ、第一実施形態に係る位置決め方法を利用して複数のチップを一括して最終基板に接合する方法について説明する。
次に、図9及び図10を参照しつつ、第一実施形態に係る位置決め方法を利用して複数のチップの電極間に電気的接続を確立するエンベデッドウエハレベルパッケージ方法(埋め込み型ウエハレベル実装方法、eWLP)について説明する。
次に、図11及び図12を参照しつつ、基板上に樹脂を成形する金型成形方法にいて説明する。
図12では、板状の基板WTの一方の表面上にレンズ54が形成される実施例が示されているが、レンズ54の形成態様はこれに限らない。本実施形態の第一変形例として、図13に示すように、レンズ54は基板WTの両面に形成されてもよい。図13では、基板WTの所定位置の両面にレンズ54a,54bを設けることで、同じ金型押圧部44と同じ樹脂RS3を用いて成形することで同じ特性のレンズを形成する場合でも、図12に示す場合と異なる光学特性を有するレンズを形成することができる。また、基板WTの一方の面と他方の面とにおいて、異なる金型押圧部44を用いてレンズ54a,54bを成形してもよい。
さらには、本実施形態の第二変形例として、上記実施形態により作成された基板上の三次元構造は、当該基板と同じ面積を有する金型を作成するための金型としても使用されうる。すなわち、上記実施携帯により作成された金型を仮金型又は中間金型として、この仮金型をさらに用いて最終金型55を成形することができる。この最終金型の成形方法は、形成された樹脂を有する基板の面上に、硬化性(熱可塑性、熱硬化性、光硬化性など)の流体材料を塗布する工程(図14(a))と、当該基板上に塗布された流体材料を熱処理又は光照射などで硬化させて最終金型55を形成する工程(図14(a))と、形成された樹脂54と基板WTとからなる仮金型を最終金型55から分離する工程(図14(b))とを、さらに備えてもよい。
なお、上記実施形態では、基板に位置決めする対象物として、チップや金型などが一例として用いられたが、対象物はこれらに限られない。
10 基板支持体
11 基板支持面
12 基板吸着孔(真空吸着孔)
13 第一支持板
14 第二支持板
20 光学システム
21 発光装置(光源)
22 受光装置(撮像部)
23 画像認識装置(位置認識部)23
30 位置決め手段
41 ボンディング部
42 ボンディングヘッド(ヘッド部)
500 金型成形装置
51 ディスペンサ
52 樹脂硬化手段
54 レンズ
55 最終金型
CP チップ
WT,WA 基板
MC1 対象物側マーク(チップ側マーク)
MC2 基板側マーク
Claims (13)
- 基板上に対象物を位置決めする方法であって、
基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、
対象物側マークが附されたマーク領域を有する対象物を準備する工程と、
基板支持体の基板支持面上にマークが附されていない透明な基板を取り付ける工程と、
基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークと対象物側マークとを画像認識して対象物と基板との間の相対位置誤差を測定し補正することにより、基板上に対象物を位置決めする工程と、
を備える、方法。 - 基板支持体は、前記光の少なくとも一部が透過することができるように構成される、請求項1に記載の方法。
- 基板支持体は、基板支持面を有し且つ基板支持体側マークが附された第一支持板を第二支持板に着脱可能に取り付けられてなる、請求項1または請求項2に記載の方法。
- 電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法であって、
仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、
電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、
基板支持体の基板支持面上にマークが附されていない透明な仮基板を取り付ける工程と、
基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、基板上にチップを位置決めする工程と、
前記各チップの電極面と反対側の面が仮基板に接するように、仮基板上に前記各チップを順次取り付けていく工程と、
前記複数のチップが取り付けられた仮基板と最終基板とを、チップの電極と、当該チップの電極に対応する最終基板の電気配線とが接触するように貼り合わせる工程と、
最終基板に接合された前記複数のチップから仮基板を分離する工程と、
を備える、方法。 - 基板支持面上に透明な仮基板を取り付ける工程の前に、前記基板支持体の基板支持面上に前記光に対して透明な樹脂層を形成する工程を更に備える、請求項4に記載の方法。
- 前記樹脂は、熱可塑性樹脂であり、
前記各チップを仮基板に取り付ける工程では、前記熱可塑性樹脂を、加熱により軟化させ、チップの仮基板への取付けの後に当該加熱を停止して冷却することで硬化させる、請求項5に記載の方法。 - 前記樹脂は、光硬化性樹脂であり、
前記各チップを仮基板に取り付ける工程の後に、前記光と異なる波長の光を用いて当該光硬化性樹脂を硬化させる、請求項5に記載の方法。 - 前記樹脂は、熱硬化性樹脂であり、
前記各チップを仮基板に取り付ける工程の後に、熱硬化性樹脂を加熱により硬化させる、請求項5に記載の方法。 - 電気回路を有する複数のチップを、最終基板上に積層して接合する方法であって、
仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、
電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、
基板支持体の基板支持面上にマークが附されていない透明な仮基板を取り付ける工程と、
基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、仮基板上に各チップを位置決めする工程と、
前記各チップを、前記各チップの電極面と反対側の面が仮基板に接するように、順次取り付けていく工程と、
複数のチップが取り付けられた仮基板と既に他のチップが取り付けられた最終基板とを、対応する電極同士が接触するように貼り合わせる工程と、
最終基板に接合された前記複数のチップから仮基板を分離する工程と
を備える、方法。 - 仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、
電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、
基板支持体の基板支持面上にマークが附されていない透明な仮基板を取り付ける工程と、
基板支持面に垂直方向に、仮基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと仮基板との間の相対位置誤差を測定し補正することにより、仮基板上に各チップを位置決めする工程と、
前記各チップの電極を仮基板の接合面に向けて、仮基板上に前記各チップを順次取り付けていく工程と、
仮基板上に取り付けられた複数のチップを樹脂で固定する工程と、
仮基板を、前記複数のチップから分離する工程と、
前記複数のチップの電極の内の所定の電極を接続するように、金属配線を形成する工程と、
を備える、チップ埋め込み型の実装方法。 - 基板上に樹脂を成形する金型成形方法であって、
基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、
金型側マークが附された金型側マーク部を有する金型を準備する工程と、
基板支持体の基板支持面上にマークが附されていない透明な基板を取り付ける工程と、
基板上に樹脂を塗布する工程と、
基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークと金型側マークとを画像認識して金型と基板との間の相対位置誤差を測定し補正することにより、基板上に金型を位置決めする工程と、
塗布された基板上の樹脂上に金型を押し付けて金型成形を行う工程と、
を備える、方法。 - 基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、
金型側マークが附された金型側マーク部を有する金型を準備する工程と、
前記基板支持体の前記基板支持面上にマークが附されていない透明な基板を取り付ける工程と、
基板上に樹脂を塗布する工程と、
基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークと金型側マークとを画像認識して金型と基板との間の相対位置誤差を測定し補正することにより、基板上に金型を位置決めする工程と、
塗布された基板上の樹脂上に金型を押し付けて樹脂を成形することで、基板と成形された樹脂とからなる仮金型を成形する工程と、
仮金型が形成された前記基板の面上に、最終金型を形成する材料を塗布する工程と、
仮金型を形成された最終金型から分離する工程と、
を備える、金型成形方法。 - 基板支持面上に基板支持体側マークが附された基板支持体と、
対象物側マークが附されたマーク領域を有する対象物を、基板支持面の基板支持面上に、画像認識により位置決めするための光学システムであって、
基板支持面に対して垂直方向に、基板支持体が支持するマークが附されていない基板における基板支持体側マークと重なる領域を光が透過するように構成された発光装置と透過した光を受光する受光装置と、
基板支持体側マークの位置と対象物側マークの位置とを画像認識することにより対象物と基板との間の相対位置誤差を測定する画像認識装置とを有する光学システムと、
測定された対象物と基板との間の相対位置誤差に基づいて、対象物と基板との相対的な位置を修正する位置決め機構と、
を備える、位置決め装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185463A JP6043939B2 (ja) | 2012-08-24 | 2012-08-24 | 基板上への対象物の位置決め方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185463A JP6043939B2 (ja) | 2012-08-24 | 2012-08-24 | 基板上への対象物の位置決め方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045013A JP2014045013A (ja) | 2014-03-13 |
JP6043939B2 true JP6043939B2 (ja) | 2016-12-14 |
Family
ID=50396097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012185463A Active JP6043939B2 (ja) | 2012-08-24 | 2012-08-24 | 基板上への対象物の位置決め方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6043939B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6164623B1 (ja) * | 2016-10-18 | 2017-07-19 | 上野精機株式会社 | 電子部品移動装置及び電子部品搬送装置 |
JP6686914B2 (ja) * | 2017-01-12 | 2020-04-22 | 株式会社ダイフク | 物品保管設備 |
KR101897243B1 (ko) * | 2017-04-19 | 2018-09-10 | 주식회사 에프에스티 | 오정렬을 이용한 좌표측정장치 |
JP7018338B2 (ja) * | 2018-03-19 | 2022-02-10 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
US20210313211A1 (en) * | 2018-08-31 | 2021-10-07 | Bondtech Co., Ltd. | Component mounting system and component mounting method |
JP7285162B2 (ja) | 2019-08-05 | 2023-06-01 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
JP7436251B2 (ja) | 2020-03-16 | 2024-02-21 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
CN112604155B (zh) * | 2020-12-31 | 2024-05-28 | 北京品驰医疗设备有限公司 | 一种方向电极显影标记的制造方法及该方向电极显影标记 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5149958A (en) * | 1990-12-12 | 1992-09-22 | Eastman Kodak Company | Optoelectronic device component package |
JPH0779152B2 (ja) * | 1991-09-24 | 1995-08-23 | 日本電気株式会社 | フリップチップ型半導体装置の実装方法 |
JPH07283269A (ja) * | 1994-04-04 | 1995-10-27 | Nippon Avionics Co Ltd | 回路基板の電極パタ−ンとバンプ電極パタ−ンとのボンディング方法 |
US5590456A (en) * | 1994-12-07 | 1997-01-07 | Lucent Technologies Inc. | Apparatus for precise alignment and placement of optoelectric components |
JP2000323461A (ja) * | 1999-05-11 | 2000-11-24 | Nec Corp | 微細パターン形成装置、その製造方法、および形成方法 |
JP4562254B2 (ja) * | 1999-07-27 | 2010-10-13 | 東レエンジニアリング株式会社 | チップ実装装置及びそれにおけるキャリブレーション方法 |
JP3537400B2 (ja) * | 2000-03-17 | 2004-06-14 | 松下電器産業株式会社 | 半導体内蔵モジュール及びその製造方法 |
JP4822577B2 (ja) * | 2000-08-18 | 2011-11-24 | 東レエンジニアリング株式会社 | 実装方法および装置 |
JP2002158237A (ja) * | 2000-11-20 | 2002-05-31 | Sony Corp | 素子の転写方法及び素子の実装方法 |
JP4856026B2 (ja) * | 2002-04-04 | 2012-01-18 | 東レエンジニアリング株式会社 | アライメント方法およびその方法を用いた実装方法 |
JP2006351875A (ja) * | 2005-06-16 | 2006-12-28 | Seiko Epson Corp | 半導体モジュールの製造方法および半導体モジュールの製造装置 |
JP2008132722A (ja) * | 2006-11-29 | 2008-06-12 | Toshiba Corp | ナノインプリント用モールドおよびその作成方法、ならびにデバイスの製造方法 |
KR101302933B1 (ko) * | 2007-11-29 | 2013-09-06 | 히타치가세이가부시끼가이샤 | 회로 부재 접속용 접착제 및 반도체 장치 |
JP2010245452A (ja) * | 2009-04-09 | 2010-10-28 | Tokyo Electron Ltd | 一括保持トレイ及び三次元集積回路製造装置 |
JP5854375B2 (ja) * | 2010-12-24 | 2016-02-09 | ボンドテック株式会社 | 接合装置および接合方法 |
-
2012
- 2012-08-24 JP JP2012185463A patent/JP6043939B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014045013A (ja) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6043939B2 (ja) | 基板上への対象物の位置決め方法及び装置 | |
US20230154770A1 (en) | Component mounting system, resin shaping device, resin placing device, component mounting method, and resin shaping method for mounting a component on a substrate | |
TWI640080B (zh) | 晶圓堆疊之組裝 | |
US10527762B2 (en) | Method for manufacturing passive optical components, and devices comprising the same | |
US6731353B1 (en) | Method and apparatus for transferring blocks | |
CN110083009B (zh) | 压印方法、压印装置和器件制造方法 | |
JP5546066B2 (ja) | 転写システムおよび転写方法 | |
CN104570594B (zh) | 压印设备和制造制品的方法 | |
US9323009B2 (en) | Computer program product for electro-optical assembly | |
KR102571412B1 (ko) | 평탄화 장치, 평탄화 방법 및 물품 제조 방법 | |
KR102009492B1 (ko) | 플렉서블 전자 소자 제작을 위한 전사 장비 및 이를 이용한 전사 방법 | |
JP2014045011A (ja) | 基板支持システム | |
JP5449041B2 (ja) | 光デバイスの製造方法 | |
TW200803649A (en) | A method for fabricating wiring board and an apparatus for fabricating wiring board | |
JP2021093444A (ja) | 型を製造する方法、型、インプリント方法、インプリント装置及び物品の製造方法 | |
WO2021065591A1 (ja) | 型、平坦化装置、平坦化方法及び物品の製造方法 | |
JP6700983B2 (ja) | 計測装置、搬送システム、リソグラフィ装置、および物品の製造方法 | |
KR102230702B1 (ko) | 나노 임프린팅 패턴 제작 방법 | |
TW202327440A (zh) | 取放組件的系統以及裝置 | |
JP2009152478A (ja) | 接触方法及び接触装置 | |
JP2014013885A (ja) | 回路の製造方法及び回路 | |
JP2000183273A (ja) | 集積回路の実装方法及び実装装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6043939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |