[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6043939B2 - 基板上への対象物の位置決め方法及び装置 - Google Patents

基板上への対象物の位置決め方法及び装置 Download PDF

Info

Publication number
JP6043939B2
JP6043939B2 JP2012185463A JP2012185463A JP6043939B2 JP 6043939 B2 JP6043939 B2 JP 6043939B2 JP 2012185463 A JP2012185463 A JP 2012185463A JP 2012185463 A JP2012185463 A JP 2012185463A JP 6043939 B2 JP6043939 B2 JP 6043939B2
Authority
JP
Japan
Prior art keywords
substrate
substrate support
chip
temporary
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012185463A
Other languages
English (en)
Other versions
JP2014045013A (ja
Inventor
山内 朗
朗 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BONDTECH CO Ltd
Original Assignee
BONDTECH CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BONDTECH CO Ltd filed Critical BONDTECH CO Ltd
Priority to JP2012185463A priority Critical patent/JP6043939B2/ja
Publication of JP2014045013A publication Critical patent/JP2014045013A/ja
Application granted granted Critical
Publication of JP6043939B2 publication Critical patent/JP6043939B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、基板上へ対象物を位置決めする技術に関する。
電子部品実装の分野では、多数個のチップなどの電子部品を基板上に接合し実装する工程があるが、チップを一個ずつ基板上に取り付けるのには時間が掛かる。そこで、まず、基板上に複数のチップを接合する際に、仮基板上に当該複数のチップを取り付け(仮接合し)ておいて、チップが接合された仮基板を上記基板に対して接合することで、複数のチップを同時に基板に接合できるので、接合効率が向上する。
この場合、最終的な基板とチップとの接合精度は、仮基板上のチップの位置決め精度に依存する。そこで、仮基板上へのチップの取り付けの際の位置決め精度を上げることが必要である。
チップオンウェハ(COW)実装技術において、チップと基板との互いに一致させるべき箇所にマークを施し、基板に対してほぼ垂直に光を透過させる光学システムと画像認識を用いて、対応するチップのマークと基板のマークの間の相対的位置を測定して、理想的位置からのずれ(誤差)を計算し、その分を補正するようにチップと基板とを相対的に移動させることで、チップウェハ間の位置決め精度を高くする技術が開発されている。したがって、この技術を用いることで、上記仮基板にマークを施すことで、仮接合時のチップの仮基板に対する位置決め精度を高くすることができる。
しかしながら、マークを基板上のどのような位置に施すかは、チップの構造や最終的なチップと基板の配置関係に応じて、決められる。すなわち、最終製品の構造や部品配置に応じた、所定のマークを有する仮基板を準備する必要がある。したがって、事実上各プロセスに応じた所定のマークを有する仮基板を多数枚作成しなければいけないので、コストが上がるという問題がある。
上記課題を解決するために、本発明は、マークの画像認識による位置決めを採用しつつも、マークが施されていない仮基板に、位置決め精度良く、チップを基板に取り付けるための方法及び装置を提供することを目的とする。
上記の技術的課題を解決するために、本願発明に係る基板上に対象物を位置決めする方法は、基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、対象物側マークが附されたマーク領域を有する対象物を準備する工程と、基板支持体の基板支持面上に透明な基板を取り付ける工程と、基板支持体の基板支持面にほぼ垂直方向に、基板を透過する光を用いて、基板支持体側マークと対象物側マークとを画像認識して対象物と基板との間の相対位置誤差を測定し補正することにより、基板上に対象物を位置決めする工程と、を備えるようにしたものである。本願発明によれば、基板にマークを設ける必要がないので、基板にマークを附するコストを削減しつつ、基板上の所定位置に精度良く対象物を位置決めすることができる。また、基板にマークがあってはならない処理の場合にも、マークのない基板上の所定位置に精度良く、対象物を位置決めすることができる。
本願発明において、「基板」(ウェハとも称する。)は、板状の半導体を含むが、これに限定されず、半導体以外にも、ガラス、セラミックス、金属、プラスチックなどの材料、又はこれらの複合材料により形成されていてもよく、円形、長方形等の種々の形状に形成される。
本願発明において、後述される「チップ」とは、半導体部品を含む成型加工半導体の板状部品、パッケージされた半導体集積回路(IC)などの電子部品等を示す広い概念の用語として与えられる。「チップ」には、一般に「ダイ」と呼ばれる部品や、基板よりも寸法が小さくて、複数個を当該基板に接合できるほどの大きさを有する部品又は小型の基板も含まれる。また、電子部品以外に、光部品、光電子部品、機械部品も含まれる。さらにまた、「チップ」とは半導体チップに限らず、ガラスやレンズであったり、小片状の部材をいう。基板とは回路基板に限らず、チップ(小片状の部材)を搭載するベース部材をいう。
本願発明において、「チップ」と「基板」は入れ替わってもよい。例えば、これらは、第一対象物、第二対象物として表されてもよい。
本願発明において、「透明」とは、使用される光が画像認識のために少なくとも基板を十分に透過できる程度に「透明」であるという意味である。すなわち、使用される光の特性と、この光が透過する部材の光学特性とは、互いに相対的な関係により定められる。たとえば、上記光が透過する部材がケイ素(Si)で形成されている場合は、使用される光として赤外光が使用されることが好ましい。
上記基板上に対象物を位置決めする方法において、基板支持体は、光の少なくとも一部が透過することができるように構成されるようにしてもよい。これにより、発光装置及び受光装置をそれぞれ、基板支持体に対して相対する両側にそれぞれ配置することができる。したがって、対象物を保持し位置決めをする機構が配置される側に発光装置及び受光装置の両方を配置する場合に比べ、光学システムの配置設計の自由度が上がる。
上記基板上に対象物を位置決めする方法において、基板支持体は、基板支持面を有し且つ基板支持体側マークが附された第一支持板を第二支持板に着脱可能に取り付けられてなるようにしてもよい。これにより、種々のプロセスに応じたマークの数、大きさ、密度、及び空間配置パターンなどにより規定されるマークが附された第一基板支持体を予め各種用意しておき、その中から、行うべきプロセスに適した第一基板支持体を選択して、これを第二基板支持体上に設置することができる。その結果、基板支持体全体を取り替える場合より、効率的に多品種のプロセスを一つの位置合わせ装置で行うことが可能になる。
本願発明に係る、電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法は、仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、基板支持体の基板支持面上に透明な仮基板を取り付ける工程と、基板支持体の基板支持面にほぼ垂直方向に、基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、基板上にチップを位置決めする工程と、各チップの電極面と反対側の面が仮基板に接するように、仮基板上に各チップを順次取り付けていく工程と、複数のチップが取り付けられた仮基板と最終基板とを、チップの電極と、当該チップの電極に対応する最終基板の電気配線とが接触するように貼り合わせる工程と、最終基板に接合された複数のチップから仮基板を分離する工程と、を備えるようにしたものである。これにより、仮基板にマークを設ける必要がないので、マークを附していない仮基板を用いて、低コストで、効率よく、複数のチップを一括して最終基板に接合することができる。
上記電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法において、基板支持面上に透明な仮基板を取り付ける工程の前に、基板支持体の基板支持面上に光に対して透明な樹脂層を形成する工程を更に備えるようにしてもよい。これにより、簡便に、適切な剥離特性を有する樹脂を用いて、仮基板に複数のチップを仮固定し、最終基板に複数のチップを接合した後に、当該仮基板を剥がすことが可能になる。
上記電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法において、樹脂は、熱可塑性樹脂であり、各チップを仮基板に取り付ける工程では、熱可塑性樹脂を、加熱により軟化させ、チップの仮基板への取付けの後に当該加熱を停止して冷却することで硬化させるようにしてもよい。
上記電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法において、樹脂は、光硬化性樹脂であり、各チップを仮基板に取り付ける工程の後に、光と異なる波長の光を用いて当該光硬化性樹脂を硬化させるようにしてもよい。
上記電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法において、樹脂は、熱硬化性樹脂であり、各チップを仮基板に取り付ける工程の後に、熱硬化性樹脂を加熱により硬化させるようにしてもよい。
本願発明に係る、電気回路を有する複数のチップを、最終基板上に積層して接合する方法は、仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、基板支持体の基板支持面上に透明な仮基板を取り付ける工程と、基板支持体の基板支持面にほぼ垂直方向に、基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、仮基板上に各チップを位置決めする工程と、各チップを、各チップの電極を仮基板の接合面に向けて、仮基板上に各チップを順次取り付けていく工程と、複数のチップが取り付けられた仮基板と既に他のチップが取り付けられた最終基板とを、対応するチップ同士が接触するように貼り合わせる工程と、最終基板に接合された複数のチップから仮基板を分離する工程とを備えるようにしたものである。本願発明によれば、仮基板にマークを設ける必要がないので、仮基板にマークを附するコストを削減しつつ、仮基板上の所定位置に精度良く複数のチップを位置決めすることができる。また、仮基板にマークがあってはならない処理の場合にも、マークのない仮基板上の所定位置に精度良く、複数のチップを位置決めすることができる。そして、一括してこれらの複数のチップを最終基板に接合することができる。その結果、多数のチップを基板上に実装する際のコストが削減され、実装技術が効率化される。
本願発明に係る、チップ埋め込み型の実装方法は、仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、金型側マークが附された金型を準備する工程と、電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、基板支持体の基板支持面上に透明な仮基板を取り付ける工程と、基板支持面にほぼ垂直方向に、仮基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと仮基板との間の相対位置誤差を測定し補正することにより、仮基板上に各チップを位置決めする工程と、各チップの電極が樹脂層に接触するように、仮基板上に各チップを順次取り付けていく工程と、仮基板上に取り付けられた複数のチップを樹脂で固定する工程と、仮基板を、複数のチップから分離する工程と、複数のチップの電極の内の所定の電極を接続するように、金属配線を形成する工程と、を備えるようにしたものである。本願発明によれば、仮基板にマークを設ける必要がないので、仮基板にマークを附するコストを削減しつつ、仮基板上の所定位置に精度良く複数のチップを位置決めすることができる。また、仮基板にマークがあってはならない処理の場合にも、マークのない仮基板上の所定位置に精度良く、同種異種の複数のチップを位置決めすることができる。そして、一括してこれらの複数のチップの間で電気的最配線をすることが可能になる。その結果、多数又は多種のチップをウエハに埋め込んで実装するチップ埋め込み型の実装のコストが削減され、実装技術が効率化される。
本願発明に係る、基板上に樹脂を成形する金型成形方法は、基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、金型側マークが附された金型側マーク部を有する金型を準備する工程と、基板支持体の基板支持面上に透明な基板を取り付ける工程と、基板上に樹脂を塗布する工程と、基板支持体の基板支持面にほぼ垂直方向に、基板を透過する光を用いて、基板支持体側マークと金型側マークとを画像認識して金型と基板との間の相対位置誤差を測定し補正することにより、基板上に金型を位置決めする工程と、塗布された基板上の樹脂上に金型を押し付けて金型成形を行う工程と、を備えるようにしたものである。本願発明によれば、基板にマークを設けなくても、所謂ナノインプリントの技術により、ナノレンズなどの最終製品の特性を低下させるマークがあってはならないデバイスを、ステップアンドリピート方式により精度良く形成することができる。
本願発明に係る金型成形方法は、基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、金型側マークが附された金型側マーク部を有する金型を準備する工程と、基板支持体の基板支持面上に透明な基板を取り付ける工程と、基板上に樹脂を塗布する工程と基板支持体の基板支持面にほぼ垂直方向に、基板を透過する光を用いて、基板支持体側マークと金型側マークとを画像認識して金型と基板との間の相対位置誤差を測定し補正することにより、基板上に金型を位置決めする工程と、塗布された基板上の樹脂上に金型を押し付けて樹脂を成形することで、基板と成形された樹脂とからなる仮金型を成形する工程と、仮金型が形成された基板の面上に、最終金型を形成する材料を塗布する工程と、仮金型を最終金型から分離する工程と、を備えるようにしたものである。本願発明によれば、基板にマークを設けずに、ステップアンドリピート方式により、正確な三次元構造の二次元的に配置を有する金型を、効率よく製造し、かつ基板にマークを附するコストを削減することができる。
本願発明に係る位置決め装置は、基板支持面上の所定位置に基板支持体側マークが附された基板支持体と、対象物側マークが附されたマーク領域を有する対象物を、基板支持面上に、画像認識により位置決めするための光学システムであって、基板支持面に対してほぼ垂直方向に、基板支持体が支持する基板を光が透過するように構成された発光装置と受光装置と、基板支持体側マークの位置と対象物側マークの位置とを認識することにより対象物と基板との間の相対位置誤差を測定する画像認識装置とを有する光学システムと、上記測定された対象物と基板との間の相対位置誤差に基づいて、対象物と基板との相対的な位置を修正する位置決め機構と、を備えるようにしたものである。
本願発明によれば、基板にマークを設ける必要がないので、基板にマークを附するコストを削減しつつ、基板上の所定位置に精度良く対象物を位置決めすることができる。また、基板にマークがあってはならない処理の場合にも、マークのない基板上の所定位置に精度良く、対象物を位置決めすることができる。
本発明の第一実施形態に係る基板上にチップを位置決めする方法の一例を示すフローチャートである。 本発明の第一実施形態に係る基板上にチップを位置決めする方法を実施するための位置決め装置を模式的に示す正面図である。 チップに設けられたチップ位置調整用マークを示す図である。 基板に設けられたチップ位置調整用マークを示す図である。 両チップ位置調整用マークの相対的な位置ずれを示す図である。 基板支持体の変形例を示す正面図である。 本発明の第二実施形態に係る複数のチップを一括して最終基板に接合する方法一例を示すフローチャートである。 本発明の第二実施形態に係る複数のチップを一括して最終基板に接合する方法一例を示す正面図である。 本発明の第三実施形態に係る複数のチップの電極間に電気的接続を確立するチップの埋め込み型実装方法の一例を示すフローチャートである。 本発明の第三実施形態に係る複数のチップの電極間に電気的接続を確立するエンベデッドウエハレベルパッケージ方法を示す正面図である。 本発明の第四実施形態に係る基板上に樹脂を成形する金型成形方法を示す正面図である。 本発明の第四実施形態に係る基板上に樹脂を成形する金型成形方法を示す正面図である。 本発明の第四実施形態の第一変形例を示す正面図である。 本発明の第四実施形態の第二変形例を示す正面図である。 本発明の一般的な実施形態に係る位置決め方法を示すフローチャートである。 本発明の光学システムの変形例を示す正面図である。
以下、本発明の実施形態を図面に基づいて説明する。本発明は、一般的に基板に対象物を位置決めする技術に関するものであるが、以下の各実施形態では、本発明に含まれる具体例を説明する。第一実施形態は、対象物としてチップを基板に位置決めする方法に関する。第二実施形態は、第一実施形態に係る位置決め方法を応用して、複数のチップを一括して最終基板に接合する方法に関する。第三実施形態は、第一実施形態に係る位置決め方法を応用して、複数のチップを埋め込み型実装する方法に関する。第四実施形態は、基板上に樹脂を成形する金型成形方法に関する。そして、最後に、本発明の一般的な基板への対象物の位置決め方法について説明する。
<1. 第一実施形態>
本実施形態に係るチップの仮基板への位置決め方法は、図1に示すように、仮基板を支持する基板支持面を有し、当該基板支持面上の複数の所定位置に基板支持体側マークが附された基板支持体を準備する工程S11と、電極を有する電極面を有するチップであって、上記基板支持体側マークに対応するチップ側マークが附された複数のチップを準備する工程S12と、基板支持体の基板支持面上に透明な仮基板を取り付ける工程S13と、基板支持体の基板支持面にほぼ垂直方向に、少なくとも基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、基板上にチップを位置決めする工程S14と、を備えている。
図1に示す位置決め方法を具体的に実施する位置決め装置100の一例を、図2を参照しつつ説明する。図2に示す位置決め装置100は、仮基板WTを支持する基板支持面11を有する基板支持体10と、対象物であるチップCPに附された対象物側マーク(チップ側マーク)MC1と、基板支持体10に附された基板側マークMC2とを画像認識により位置決めするための光学システム20と、光学システム20からのマークの位置に関する情報を受けて対象物であるチップCPと仮基板WTとの間の相対位置誤差を補正するように対象物と基板とを相対的に移動させる位置決め手段30(図示せず)とを有して構成されている。
<基板支持体>
基板支持体10には、仮基板WTを支持する基板支持面11に基板側マークMC2が附されている。マークの形成方法については後述する。基板支持体10は、仮基板WTを基板支持面11上に固定する手段を有していることが好ましい。仮基板WTを基板支持面11に十分な強度で固定することで、仮基板WTが基板支持面11上で滑るなどして位置ずれを起こすことを防ぐとともに、仮基板WTと基板支持面11との間の不要な隙間の形成を防ぐことで、チップCPの仮基板WT上へのXY方向(基板支持体の基板支持面内方向)及びZ方向(基板支持体の基板支持面に垂直方向)の位置決め並びに取り付け精度を上げることができる。
仮基板WTを基板支持面11上に固定する手段の一例として、図2では、基板支持体10は、基板支持面11に開口部を有して当該基板支持体10を貫通する基板吸着孔(真空吸着孔)12を有している。他方の開口部に真空装置(図示されず)を接続し、基板吸着孔12を真空引きすることで、仮基板WTは基板支持面11に十分強固に固定することができる。基板吸着孔12は、使用される光の光路Lを妨害しない程度に、複数個設けられるのが好ましい。
また、図2では、基板吸着孔(真空吸着孔)12は、基板支持体10を基板支持面11に対して垂直方向に貫通するように構成されているが、この構成に限られない。たとえば、貫通孔は、基板支持面11に一方の開口部を有し、他の開口部を基板支持体10の側部に有するように構成されてもよい。これにより、基板吸着孔(真空吸着孔)12に接続される真空システム(図示せず)を基板支持体10の側部に配置することが容易となる。これにより、基板支持体10の下側の空間において、種々の部品の配置などの設計の自由度をより高くすることができる。
仮基板WTを基板支持面11上に固定する手段は、真空吸着によるものに限られず、他の手段が用いられてもよい。例えば、基板支持体10に静電チャック(図示せず)が設けられても良い。すなわち、基板支持体10は、静電容量層と、基板と静電容量層を絶縁する誘電体層とにより構成されてもよい(図示せず)。
電極への電圧の印加により静電容量層に蓄積された電荷が、シリコン(Si)などで形成された仮基板WTの基板支持体10側の表面に反対電荷を出現させ、これらの電荷の対が引き合うことで仮基板WTは基板支持体10に吸着される。すなわち、基板支持体10は、静電気により仮基板WTを支持する機構(静電チャック)として機能することができる。
静電容量層は、金属により形成されてもよいが、他の導電性を有する材料を使用して形成されてもよい。また、使用する光が基板支持体を透過する構成をとる場合には、静電容量層は、画像認識に使用される光が十分透過することができる光学特性を有していることが必要である。例えば、金属により形成される場合は、100μm程度以下の厚さであれば、光として使用する可視光又は赤外光の強度を調節することにより、十分な画像認識を行うことができる。
<光学システム>
光学システム20は、少なくとも基板支持体10の基板支持面11上に支持された仮基板WTと対象物(チップCP)のマーク領域とを光が透過するように構成された発光装置21と透過して両マークに関する情報を含む光を受光するように構成された受光装置22と、受光装置22からの画像データを受けて基板支持体側マークMC2の位置と対象物側マークMC1の位置とを画像認識することにより対象物と基板との間の相対位置誤差を測定する画像認識装置(位置認識部とも称する)23とを有して構成されている。
<発光装置及び受光装置>
図2では、発光装置21は、少なくとも仮基板WTと対象物(チップCP)のマーク領域とを透過又は通過できる光を、基板支持面11にほぼ垂直な方向に発するように構成されている。発光装置21の発する光の波長と強度は、少なくとも仮基板WTと対象物(チップCP)のマーク領域とを透過又は通過できるものであることが必要である。たとえば、当該光は、基板がケイ素(Si)を主成分として形成されている場合には、ケイ素を透過する赤外光であることが好ましい。また、基板も対象物も可視光を透過させるものであれば、当該光は可視光であってもよい。
受光装置22は、発光装置21から発せられた後に、対象物のマークMC1と基板のマークMC2の情報を含んで入射される光を受光する。受光装置22は、使用される光の波長と強度に対して、マークMC1,MC2を認識できるような感度特性を有している必要がある。たとえば、光として赤外光が使用されるならば、赤外線カメラを用いるのが好ましい。
図2に示す装置では、チップCPが、チップCPを保持するとともに基板に取り付けるように構成された、ボンディング部41のボンディングヘッド42にて吸着されて、接合されるべき仮基板WTの所定位置またはその十分近傍に搬送される。しかし、この時点では、十分な位置決め精度は得られていない可能性がある。ボンディングヘッド42は、使用される光を十分に透過することができる材料と形状を有して形成されている。また、ボンディング部41は、基板支持面11に対してほぼ垂直方向に、光が十分に通過できる中空部43を有して構成されている。基板支持面に対してほぼ垂直方向に伝播する光の光路上に受光装置22である撮像部が配置されている。図2では、一例として、ミラー24により光路Lはほぼ基板支持面11に対してほぼ水平方向に変更され、変更された後の光路L上に撮像部22が配置されているが、撮像部22の配置の態様はこれに限られない。
図2では、基板支持体10は、使用される光が十分透過できる程度に透明であるように、すなわち使用される光の少なくとも一部が透過することができるように構成されており、発光装置21である光源は、基板支持体10の下側(基板支持体の基板支持面から見て反対側)に配置されている。この場合、光源21からほぼ基板支持面11に垂直方向に発せられた光は、基板支持体10と仮基板WTとチップCPを透過し、ボンディングヘッド42及びボンディング部41を透過又は通過して、撮像部22に入射される。撮像部22に入射された光は、基板支持体10とチップCPを透過する際に、それぞれに附されたマークMC1,MC2の情報を含んでいる。
発光装置である光源21と受光装置である撮像部22が配置される位置は、図2で示される位置に限定されない。たとえば、光源21と撮像部22の位置を入れ替えてもよい。
<位置決め用マークMC>
チップCP及び仮基板WTには、チップCPの仮基板WTに対する位置決め又は位置調整用のアライメントマークとして、それぞれ対象物側マーク及び基板支持体側マークとして、マークMC1,MC2が附される。チップ側マークは、チップ位置調整用マーク(あるいは部品位置調整用マーク)とも称される。
ここでは、1つのチップCPの位置合わせのために、各チップに2つのマークMC1a,MC1bがマークMC1として設けられ(図3)、基板WA上に2つのマークMC2a,MC2bがマークMC2として設けられる(図4)。また、チップCPにおけるマークMC1の付与部分(チップ側マーク領域)、および基板におけるマークMC2の付与部分(基板側マーク領域)は、撮影光(例えば可視光、赤外光等)を透過する材料で構成される。
この2種類のマークMC1,MC2は、互いに異なる形状(より詳細には、互いに重複しない形状)を有している。たとえば、図3に示すように、マークMC1(詳細にはマークMC1a,MC1b)としては、比較的小さな径を有する円形状のものが用いられる。一方、図4に示すように、マークMC2(詳細にはマークMC2a,MC2b)としては、比較的大きな径を有する円形状のものが用いられる。
これらのマークMC1,MC2は、金属の蒸着により形成すされることができる。基板支持体10上に蒸着された金属の厚さは、数十μm程度の厚さであれば、仮基板WTなどの基板支持面11上への吸着に問題は生じない。蒸着された金属が光を吸収するので、撮像部22で受光された画像の中でマークに対応する部分において、光の強度が低下する。したがって、マークMC1,MC2は、撮像部22で撮像する明視野像の中で暗く現れる。
あるいは、上記マークは、仮基板WT又はチップCPの表面へのエッチングにより形成されてもよい。エッチングにより生じた段差では、光が乱反射し、光路に沿って伝播する光の強度は低下する。したがって、上記段差に対応するマークの輪郭が撮像部22で撮像する明視野像の中で暗く現れる。
マークMC1aは、各チップCPにおける第1の基準位置(平面位置)(図3では左方手前側)に設けられ、マークMC1bは、各チップCPにおける第2の基準位置(平面位置)(図3では右方奥側)に設けられる。また、マークMC2aは、仮基板WTにおいて、各チップCPの第1の基準位置に対応する正規の位置(平面位置)に設けられ、マークMC2bは、基板WAにおいて各チップCPの第2の基準位置に対応する正規の位置(平面位置)に設けられる。端的に言えば、マークMC2aはマークMC1aの対応位置に設けられ、マークMC2bはマークMC1bの対応位置に設けられる。なお、各チップCPと基板WAとの相対角度を良好に調整するため、マークMC1a,MC1bは、各チップCPにおいて、互いに離間した位置(たとえば、チップCPの両端部付近)に設けられることが好ましい。マークMC2a,MC2bも同様である。
また、マークMC1a,MC1bは、それぞれ、フェイスダウン状態のチップCPの下側の面(金属バンプ(電極)が形成されている面、あるいは基板WAに対向する面)上に設けられている。基板支持体側マークMC2は、基板支持体10の基板支持面11上に附する方が、基板支持体10の基板支持面11と反対側の面にマークを附するより、金型側マークMC5に近くなるので、一般的に位置決め精度が高くなる。
ただし、これに限定されず、所定位置決め精度が得られる場合には、マークMC1a,MC1bは、フェイスダウン状態のチップCPの上側の面(金属バンプ(電極)が形成されている面と反対側の面)、又は基板支持体10の基板支持面11と反対側の面に附されてもよい。あるいはまた、マークMC1a,MC1bは、チップCPの内部に埋め込まれて設けられても良い。
<位置決め工程>
次に、マークを画像認識することにより、チップ(対象物)を基板上へ位置決めする工程について説明する。
<相対位置誤差の測定>
光学システムは、上述のように、撮像部22と接続された画像認識部である位置認識部23を備えている。位置認識部23は、撮像部22からの画像データを受けて、各チップCPと仮基板WTとに付された2組のマーク(MC1a,MC2a)及び(MC1b,MC2b)の位置を認識し、当該マークMC1a,MC2aの相互間のXY方向の位置ずれ量(Δxa,Δya)とマークMC1b,MC2bの相互間のXY方向の位置ずれ量(Δxb,Δyb)とを求める。これにより、位置認識部23は、基板支持体の基板支持面内方向(XYを張る面)におけるチップCPと基板WAとのX方向,Y方向,及びθ方向の相対位置を計算する。位置認識部23は、さらに、当該位置ずれ量をゼロ又は所定の許容範囲内となるように、相対位置誤差を補正するように、位置決め手段に信号又は指令を出すことができるように構成されていることが好ましい。
図2においては、X及びY方向の相対位置関係は、基板支持体10をX及びY方向に移動させることにより補正され、θ方向の相対位置関係は、ボンディング部の中心軸BX周りに、ボンディング部が回転することにより補正される。
各チップCPと基板WAとの位置合わせ動作(アライメント動作)は、位置認識部23により、各チップCPと基板WAとに付された2組のマーク(MC1a,MC2a)及び(MC1b,MC2b)の位置を認識することによって実行される。このアライメント動作は、下降期間の一部の期間等において実行される。特に、チップCPと基板WAとの両者が非常に近接した状態(当該両者間の距離が例えば数十マイクロメートル〜数マイクロメートル程度)で、アライメント動作が実行されることが好ましい。
図2に示すように、位置認識部23は、ヘッド部(ボンディングヘッド)42によって保持された各チップCPが仮基板WTに対向する状態において、光源(発光装置)21から出射され、マークMC1及びMC2の両方の情報を含む透過光に関する画像データを用いて、仮基板WTにおけるチップCPの位置を認識する。
図5においては、撮像部35a,35bが基板WAの上側においてチップCPよりもさらに上方から当該チップと基板に附されたマーク等を撮影している様子、が概念的に示されている。
図5に示すように、光源21から出射された光は、基板支持体10と透明な仮基板WTのマークを含む領域とを透過した後、チップCPとシリコン(Si)製のボンディング部41のヘッド部42を透過し、ボンディング部41の中空部43を通過し、撮像部22a,22bの撮像素子で受光される。これにより、基板支持体10と各チップCPとのマークに関する光像を含む画像が画像データGaとして取得される。すなわち、2種類のマークMC1a,MC2aを同時に読み取った撮影画像Gaが取得される。位置認識部23は、当該撮影画像Gaに基づいて各チップCPと基板支持体10とに付された或るマーク(MC1a,MC2a)の位置とマーク(MC1b,MC2b)の位置とを認識するとともに、当該マークMC1a,MC2aの相互間の位置ずれ量(Δxa,Δya)とマークMC1b,MC2bの相互間の位置ずれ量(Δxb,Δyb)とを求める。
位置認識部23は、これら2組のマークの位置ずれ量(Δxa,Δya),(Δxb,Δyb)に基づいて、水平方向(X方向、Y方向およびθ方向)における各チップCPと基板支持体10との相対的位置ずれ量(Δx,Δy,Δθ)を算出する。ここで、値ΔxはX方向におけるチップCPと基板支持体10との間の相対的な位置ずれであり、値ΔyはY方向におけるチップCPと基板支持体10との間の相対的な位置ずれである。また、値Δθはθ方向(回転方向)におけるチップCPと基板支持体10との間の相対的な位置ずれ(相対姿勢誤差とも称される)である。チップCPと基板支持体10との間の相対的位置ずれ量(Δx,Δy,Δθ)は、チップCPと基板支持体10との間の相対位置誤差であるとも表現される。
仮基板WTは、基板支持体10上に固定され、各チップの基板への位置決めや取り付けの工程において基板支持体10に対して静止しているといえる。さらに、光の光路Lは、仮基板WTが取り付けられる基板支持体10の基板支持面11に対して垂直である。したがって、チップCPと基板支持体10との間の相対的位置ずれ量(Δx,Δy,Δθ)は、チップCPと仮基板WTとの間の相対的位置ずれ量(Δx,Δy,Δθ)と等しい。すなわち、チップCPと仮基板WTとの間の相対的位置ずれ量は、マークの画像認識により測定された、チップCPと基板支持体10との間の相対的位置ずれ量(Δx,Δy,Δθ)として計算される。
<位置決め>
光学システムからの画像データに基づき位置認識部23で計算された、チップCPと基板支持体10との間、すなわちチップCPと仮基板WTとの間の相対的位置ずれ量(Δx,Δy,Δθ)に関するデータ又は信号は、位置決め機構(位置決め手段)(図示せず)に送信される。位置決め機構は、チップCPと基板支持体10のいずれか一方又は双方を、全体で(-Δx,-Δy,-Δθ)となるように移動させる。測定により得られた(Δx,Δy,Δθ)と全く同量分、チップCP又は基板支持体10を移動させることが困難な場合がある。この場合には、所定の許容誤差範囲(α,β,γ)を設定し、相対的位置ずれ量が0である理想的な相対位置から、この所定の許容誤差範囲(α,β,γ)になったときに、位置決め機構を用い、位置決めが完了したとみなして、チップCP又は基板支持体10の移動を終了してもよい。
位置決め機構(位置決め手段)は、チップCPと基板支持体10のいずれか一方又は双方を移動させる、X方向駆動部(X方向駆動機構)、Y方向駆動部(Y方向駆動機構)及びθ方向回動部(θ方向駆動機構)とを有して構成される。
例えば、X方向駆動部(X方向駆動機構)及びY方向駆動部(Y方向駆動機構)は、基板支持体10を固定して支持する部位(ステージ)(図示せず)に設けられ、このステージをX及びY方向に移動させる、ステージの支持機構、ステージのステッピングモータなどを有して構成されてもよい(図2参照)。また、θ方向回動部(θ方向駆動機構)は、ボンディング部41の中心軸BXを回転軸とし、ボンディング部41を基板支持体10を固定して支持するステージに対して、ボンディング部41を回転させる、回転機構とステッピングモータなどを有して構成されてもよい(図2参照)。
しかしながら、位置決め機構はこれに限定されない。たとえば、X方向駆動部(X方向駆動機構)とY方向駆動部(Y方向駆動機構)とθ方向回動部が、すべて基板支持体を支持する部位(ステージ)に設けられてもよい。
<第一実施形態の基板支持体の変形例>
図6に示すように、上記基板支持体10は、上記第一実施形態に示す一変形例として、基板支持面11を有し且つ基板支持体側マークMC2が附された第一支持板13と、当該第一支持板13が基板支持面11と反対側の面を介して着脱可能に取り付けられる第二支持板14とを有するように構成されてもよい。すなわち、図6に示す基板支持体10は、基板支持面11を有し且つ基板支持体側マークMC2が附された第一支持板13を第二支持板14に着脱可能に取り付けられて構成されている。
この場合、たとえば、第二支持板14は、基板支持体10を移動させ位置決めする位置決め機構又はステージ(図示せず)に固定されてもよい。
第一支持板13を第二支持板14に着脱可能に取り付けるために、図6に示すように、第二支持板14を貫通する第一支持板真空吸着孔15が設けられてもよい。第一支持板13を、第二支持板14上に第一支持板真空吸着孔15の開口部を覆うように取り付けて、第一支持板真空吸着孔15を真空引きすることで、第一支持板13を第二支持板14上に十分な強度で固定することができる。
第二支持板14上に着脱可能に取り付けられた第一支持板13の基板支持面11上に仮基板WTを取り付けるために、図6に示すように、第一支持板13と第二支持板14とを通して貫通する第一基板吸着孔16及び第二基板吸着孔17が、それぞれ設けられてもよい。第一基板吸着孔16及び第二基板吸着孔17とは、第一支持板13が第二支持板14上に取り付けられたときに、流体連通する貫通孔が形成するように、第一支持板13と第二支持板14とに設けられている。第二支持板14に開けられた第二基板吸着孔17は、上記の第一支持板真空吸着孔15とは別に設けられていることが好ましい。
したがって、取付け手順としては、まず、第一基板吸着孔16及び第二基板吸着孔17が貫通孔を形成するように、第二支持板14上に所定のマークが附された第一支持板13を真空吸着により固定する。次に、仮基板WTを、第一支持板13の基板支持面11上に、第一基板吸着孔16の開口部を覆うように取り付けて、第一基板吸着孔16及び第二基板吸着孔17を真空引きすることで、仮基板WTを第一支持板13の基板支持面11上に十分な強度で固定することができる。
ただし、上述の又は図6に示す、第一支持板13の第二支持板14上への着脱可能な取り付け方や、第二支持板14上に着脱可能に取り付けられた第一支持板13の基板支持面11上への仮基板WTの取り付け方は、一例にすぎず、上記の取り付け方に限定されるものではなく、他の取り付け方が採用されてもよい。
また、第一支持板13は、第二支持板14上へ所定位置関係となるように位置決めされて取り付けられるように構成されてもよい。たとえば、第一支持板と第二支持板とに位置合わせ用のマークを附して、これらのマークの間の相対的な位置ずれ量を画像認識により測定し補正するように、第一支持板を第二支持板上に位置決めをしてから接触させて取り付ける工程を設けてもよい。
本実施例によれば、基板支持側マークMC2の形態に応じた、種々の第一支持板13を用意し、第二支持板がステージ等(図示せず)が固定されたまま、各プロセスに応じて所定の第一支持板13を取り付けることができる。これにより、多品種生産を効率よく行うことができる。
図6に示す第一支持板13においては、基板支持体側マークMC2は、基板支持面11上に附されているが、基板支持側マークMC2が附される位置はこれに限られない。たとえば、基板支持側マークMC2は、第一支持板13の第二支持板14に向かい合う面に附されてもよく、第一支持板13の内部に埋め込まれて形成されてもよい。基板支持体側マークMC2は、対象物であるチップCPの位置決めの際の画像認識に使用される光の光路L上にある必要がある。
第一支持板13と第二支持板14との双方を、使用される光が十分透過できる程度に透明であるように、すなわち使用される光の少なくとも一部が透過することができるように構成されることが好ましい。この場合は、発光装置である光源21が、基板支持体10の下側(基板支持体10の基板支持面11から見て反対側)に配置され、受光装置である撮像部22が、基板支持体10の上側(基板支持体10の基板支持面11側)に配置されることができる。光源21からほぼ基板支持面11に垂直方向に発せられた光は、第一支持板13と第二支持板14とを有する基板支持体10と仮基板WTとチップCPを透過し、ボンディング部41を透過又は通過して、撮像部22に入射される。撮像部22に入射された光は、基板支持体10とチップCPを透過する際に、それぞれに附されたマークMC1,MC2の情報を含んでいる。
基板支持体側マークMC2を第一支持板13の基板支持面11上に附して、光源(発光装置)21と撮像部(受光装置)22を基板支持面11の上側(基板支持体の基板支持面側)に配置する場合、第一支持板13は、使用される光に対して透明である必要はない。
基板支持体側マークMC2を第一支持板13の第二支持板14に向かい合う面に附し、又は第一支持板13の内部に埋め込むように附して、光源(発光装置)21と撮像部(受光装置)22とを基板支持体10の上側(基板支持体10の基板支持面11側)に配置する場合、第一支持板13は、使用される光に対して透明であるように構成される。
<2. 第二実施形態>
次に、図7及び図8を参照しつつ、第一実施形態に係る位置決め方法を利用して複数のチップを一括して最終基板に接合する方法について説明する。
本実施形態に係る、チップを基板に接合する方法は、複数のチップCPを基板WAに一括して接合する方法であって、仮基板WTを支持する基板支持面11を有し、当該基板支持面11上の複数の所定位置に基板支持体側マークMC2が附された基板支持体10を準備する工程S21と、電極BUを有する電極面を有するチップであって、基板支持体側マークMC2に対応するチップ側マークMC1が附された複数のチップCPを準備する工程S22と、基板支持面11上に透明な仮基板WTを取り付ける工程S23と、基板支持面11にほぼ垂直方向に、仮基板WTとチップ側マーク領域とを透過する光を用いて、基板支持体側マークMC2とチップ側マークMC1とを画像認識して各チップCPと仮基板WTとの間の相対位置誤差を測定し補正することにより、仮基板WT上の各所定位置に対してチップCPを位置決めする工程S24(図8(a))と、各チップCPが位置決めされた仮基板WT上の各所定位置に、各チップCPを、各チップCPの電極面と反対側の面が仮基板WTに接するように、順次取り付けていく工程S25(図8(a))と、複数のチップCPが取り付けられた仮基板WTと最終基板WAとを貼り合わせる工程S26(図8(b))と、最終基板WAに接合された複数のチップCPから仮基板WTを分離する工程S27(図8(c))と、を備える。
本実施形態では、第一実施形態において基板支持体に支持される「基板」を、当該実施形態では「仮基板」と称し、「仮基板」上に取り付けられた複数のチップが一括して接合される対象である基板を「最終基板」と称する。しかし、「仮基板」及び「最終基板」の「仮」及び「最終」は、これら二つの「基板」を区別するために用いられる用語であって、辞書などで定義される又は一般的に用いられる「仮」及び「最終」の意味に限定して解釈されるべきではない。たとえば、「最終基板」に複数のチップが接合された後に、これらのチップや「最終基板」に係るプロセスにおいて、他の基板が使用される場合もあり、このような場合が排他的に解釈されるものではない。
また、本実施形態では、「チップ」は、電気回路を有し、さらには電気回路と接続された電極をその表面(電極面)に有していることが好ましい。さらに、チップが接合される「最終基板」は、電極面の電極と接合される電気配線M1を有していることが好ましい。そして、チップの電極と、当該チップの電極と対応する最終基板の電気配線M1とが接触するように接合されることが好ましい。これにより、チップの電気回路と最終基板との間、又は最終基板を介して当該チップと他のチップとの間の電気信号又は電流の授受が可能になる。
本実施形態では、仮基板WTは、チップCPの平面的な位置合わせ、及び最終基板WAにチップCPが接合される際にチップCPの支持基板として機能しつつ、最終基板WT上には残らない。このような仮基板WTは、次のプロセス又は他のプロセスにリサイクルされ、若しくは一回だけ用いられて廃棄される場合がある。このような用途には、マークを附すことにより生じうる仮基板WTのコストの上昇を抑制することができる。
仮基板WTと最終基板WAとの貼り合わせる工程S26の後に、仮基板WTを最終基板WA上に接合されたチップCPから分離することができるようにするために、チップCPを取り付ける前に仮基板WT上に樹脂からなる層(樹脂層)RSを形成しておくことが好ましい。この樹脂層RSにより、取り付けられたチップCPを仮基板WT上に、最終基板WA上へ接合するまでは固定(仮固定)するとともに、最終基板WA上への接合後に、樹脂層RSを含んだ仮基板WTをチップCPから取り外すことが可能になる。
樹脂層RSは、スピンコート法などで形成されてもよく、また樹脂シートを仮基板WT上に貼り付けることで形成されてもよい。
たとえば、上記樹脂層RSの樹脂は熱可塑性樹脂であることが好ましい。一般に、熱可塑性樹脂は、加熱により軟化し流動性を増加させる。特にガラス転移温度以上では、流動性が顕著になる。したがって、当該熱可塑性樹脂を、そのガラス転移温度未満であって十分に軟化する温度まで加熱させてから、熱可塑性樹脂からなる樹脂層RS上にチップCPを取り付ける。例えば、樹脂層RSを形成する熱可塑性樹脂のガラス転移温度が200℃である場合には、これを150℃程度に加熱することで軟化させることができる。その後、加熱を停止して熱可塑性樹脂の温度が低下することで再び樹脂が硬化することで、チップは熱可塑性樹脂の樹脂層RSを介して仮基板WT上に固定(仮固定)されることになる。仮基板WTを分離する工程は、熱可塑性樹脂を、加熱して軟化させることで行われる。この加熱で到達する温度は、流動性が顕著になるガラス転移温度以上とする必要はない。たとえば、例えば、樹脂層RSを形成する熱可塑性樹脂のガラス転移温度が200℃である場合には、これを150℃から180℃程度の温度で加熱することで軟化させて、上記分離工程を行ことが好ましい。上記の加熱温度は、いずれも、チップCPや最終基板WAが有する電気回路、電極や電気配線などの金属部の融点を超えないことが好ましい。
またたとえば、上記樹脂層RSの樹脂は熱硬化性樹脂であってもよい。この場合、チップを取り付ける前に、仮基板WT上に熱硬化性樹脂の樹脂層RSを形成することができる。当該熱硬化性樹脂が未硬化の状態で、チップを取り付け、チップの取り付け後に、当該熱硬化性樹脂をその硬化温度以上に加熱することで硬化させる。これにより、チップCPは、仮基板WT上に固定(仮固定)される。仮基板WTを分離する工程は、硬化した熱硬化性樹脂に対してレーザアブレーションを行うことにより行われてもよい。強度の強いレーザ光を硬化した熱硬化性樹脂の樹脂層RSに対して照射することにより、当該樹脂層RS内に気泡を発生させることができる。この気泡により、樹脂層RSの機械的強度が低くなるので、仮基板WTをチップCPから比較的容易に分離させることが可能になる。
またたとえば、上記樹脂層RSの樹脂は光硬化性樹脂であってもよい。この場合、チップCPを取り付ける前に、仮基板WT上に熱硬化性樹脂の樹脂層RSを形成することができる。当該熱硬化性樹脂が未硬化の状態で、チップCPを取り付け、チップCPの取り付け後に、当該光硬化性樹脂に樹脂を硬化させる波長の光を照射することにより硬化させることができる。たとえば、光硬化性樹脂は紫外線硬化樹脂であることが好ましい。紫外線硬化樹脂は、紫外線の照射により硬化する。これにより、チップCPは、仮基板WT上に固定(仮固定)される。仮基板WTを分離する工程は、硬化した熱硬化性樹脂に対してレーザアブレーションを行うことにより行われてもよい。
樹脂層RSは、上記熱可塑性樹脂、熱硬化性樹脂及び光硬化性樹脂の例を挙げたが、これに限定されない。チップCPの仮基板WT上への取り付けの際に、チップCPを十分な強度で仮基板WT上に固定(仮固定)することができ、仮基板WTの最終基板WA上への接合後に、仮基板WTをチップCPから分離することができる特性を有する樹脂であれば、これを用いて樹脂層RSを形成することができる。
図8では、樹脂層RSは、仮基板WT上に形成されているが、これに限られない。たとえば、樹脂層RSは、チップCPの仮基板WTに取り付けられる面、すなわちチップCPの電極面と反対側の面上に形成されてもよい。
最終基板WA上に接合されたチップCPから仮基板WTを分離することができるようにするために、チップCPを取り付ける前に仮基板WT上に樹脂からなる層(樹脂層)RSを形成しておく例を示したが、これに限られない。たとえば、樹脂を使わずとも、仮固定をチップCP又は仮基板WTの表面に水の層を形成し、水の力(ファンデルワールス力又は表面張力)でチップCPを仮基板WTに仮固定してもよい。その後、上記水の力によるチップCPと仮基板WTとの仮固定の力より強い接合力で、チップCPを最終基板WA上に接合し、当該接合の後に仮基板WTをチップCPから剥がすことができる。チップCPの最終基板WAへの接合は、たとえば、真空中で、チップCP及び最終基板WAの接合面をエネルギー粒子で照射して活性化させた後、常温で接触さらには必要に応じて加圧することで行われてもよい。この接合方法は、常温接合法とも称される。
仮基板WTと最終基板WAの接合の際に、仮基板WTと最終基板WAに予め附しておいたマークを用いて、両基板間の位置合わせを行ってもよい。たとえば、仮基板WTと最終基板WAとにそれぞれ、仮基板側マークMC3と最終基板側マークMC4とを設けてもよい。仮基板側マークMC3及び最終基板側マークMC4は、チップ側マークMC1と基板支持体側マークMC2と同様な手法により仮基板WT及び最終基板WAに附することで形成されうる。
仮基板WTと最終基板WAの位置合わせは、上記のチップCPと基板支持体10との間の位置合わせと同様に、画像認識により、仮基板側マークMC3及び最終基板側マークMC4との間の相対位置誤差を測定し、これを補正するように、仮基板WTと最終基板WAとの間の相対的位置を移動させることにより行われることが好ましい。相対的位置が補正された後に、仮基板WTと最終基板WAとは互いに接合される(図8(b))。
仮基板WTの分離後には、最終基板WA上に接合された複数のチップCPにより第1層のチップCP1が形成される(図8(c))。この第1層のチップCP1と最終基板WTとを、あらたな最終基板として、本実施形態により、さらに複数のチップを一括して接合してもよい。すなわち、本実施形態により、第二の仮基板WT2上に第2層用のチップを取付け、この第2層用のチップを、最終基板WA上にすでに接合された第1層のチップCP1上に、接合する。その結果、2層の複数のチップCPが最終基板WA上に積層されて実装される(図8(d))。この際、チップCP1の電極面と反対側の面には他の電極(図示せず)が設けられているのが好ましい。これにより、チップCP1の電極BUとチップCP2の上記他の電極とが接合して、接合されたチップCP1,CP2間での電気的接続が確立される。仮基板WT上に取り付けられた第2層のチップCP2と、最終基板WA上に接合された第1層のチップCP1との間の位置決めは、第二仮基板WT2上に附された仮基板側マークMC3と最終基板側マークMC4とを画像認識することにより行ってもよく、また、第1層のチップに附されたチップ側マークMC1と、第2層のチップCP2に附されたチップ側マークMC2とを画像認識することにより行ってもよい。この方法を繰り返して、合計N層(Nは3以上)のチップCPを最終基板WA上に積層することができる。
<3. 第三実施形態>
次に、図9及び図10を参照しつつ、第一実施形態に係る位置決め方法を利用して複数のチップの電極間に電気的接続を確立するエンベデッドウエハレベルパッケージ方法(埋め込み型ウエハレベル実装方法、eWLP)について説明する。
図2及び図8(a)に示す位置決め装置100及び200においては、ボンディング部41のボンディングヘッド42が、チップCPの電極BUを有する電極面を吸着して、電極面が基板WTと反対方向に向くようにチップCPを保持することができるように構成されているが、図10(a)に示すチップ位置決め装置300においては、ボンディング部41のボンディングヘッド42がチップCPの電極BUを有する電極面と反対側の面を吸着して、電極面が基板WTに向うようにチップCPを保持することができるように構成されている。
本実施形態に係る、チップの埋め込み型ウエハレベル実装方法は、仮基板WTを支持する基板支持面11を有し、当該基板支持面11上の複数の所定位置に基板支持体側マークMC2が附された基板支持体10を準備する工程S31と、電極BUを有する電極面を有するチップであって、基板支持体側マークMC2に対応するチップ側マークMC1が附された複数のチップCPを準備する工程S32と、基板支持体10の基板支持面11上に透明な仮基板WTを取り付ける工程S33と、当該透明な仮基板WTの接合面上に透明な樹脂層RSを形成する工程S34と、仮基板WTと各チップCPとを基板支持面11にほぼ垂直方向に透過する光を用いて、基板支持体側マークMC2とチップ側マークMC1とを画像認識して各チップCPと仮基板WTとの間の相対位置誤差を測定し補正することにより、仮基板WT上の各所定位置に対して各チップCPを位置決めする工程S35(図10(a))と、各チップCPが位置決めされた仮基板WT上の各所定位置に、各チップCPを、各チップCPの電極BUが樹脂層RSに接触するように順次取り付けていく工程S36(図10(a))と、仮基板WT上に取り付けられた複数のチップCPの配置関係を維持するように、仮基板WT上に取り付けられた複数のチップCPを第二樹脂RS2で固定する工程S37(図10(b))と、仮基板WTと樹脂層RSとを、複数のチップCPから分離する工程S38(図10(c))と、複数のチップの電極の内の所定の電極を接続するように、金属配線Mを形成する工程S39(図10(d))と、を備える。
仮基板WT上に取り付けられた複数のチップCPを第二樹脂RS2で固定する工程S37は、仮基板WT上に取り付けられた複数のチップCPの配置関係を維持するように、当該複数のチップCPをその一部又は全体を樹脂(第二樹脂RS2)で埋め込んで固定することが好ましい(図10(b))。しかし、複数のチップの配置関係の維持の手法は、樹脂の埋め込みで行うことに限られず、他の手法でもよい。例えば、仮基板WT上に取り付けられた複数のチップCPに接触及び接着するような基板を、当該複数のチップCPの電極面と反対側から接着させることで、これらの複数のチップCPの配置関係を維持するようにしてもよい。
仮基板WTと樹脂層RSとを、複数のチップCPから分離する工程S38では、樹脂層RSが仮基板WTと一緒に複数のチップCPから分離されるのが好ましい。この分離には、上記第二実施形態で説明した分離の方法を採用することができる。樹脂層RSの全体が、仮基板WTと一緒に分離されるのが好ましいが、樹脂層RSの一部が複数のチップCP上に残存する場合もある。この場合は、研磨やエッチング処理などを用いて、残存する樹脂層RSを除去することが好ましい。
仮基板WTと樹脂層RSが分離された後は、チップの電極BUが、埋め込み樹脂の最表面から露出している。この埋め込み樹脂RS2の最表面から、チップCPの電極BUが十分に露出していない場合には、当該チップCPの電極BUがある埋め込み樹脂RS2の最表面を、研磨やエッチング処理などを用いて、チップCPの電極BUを十分に露出させることが好ましい。
このように、埋め込み樹脂RS2から露出した複数のチップCPの電極BUの内の所定の電極を接続するように、パターニングと金属蒸着により金属配線M2が形成される(図10(d))。すなわち、チップ間の再配線が行われる。
複数のチップCPの電極BUの内の所定の電極BUの接続のための金属配線M2の形成手法は、パターニングと金属蒸着による手法に限定されない。たとえば、所定の金属配線M2を表面に有する基板(金属配線基板)を、当該金属配線Mとこれに対応するチップCPの電極BUが接続されるように、複数のチップCPに対して貼り付けることで行われてもよい。この場合、仮基板WTに取り付けられた複数のチップCPは、樹脂の埋め込みにより固定されている必要はない。この方法によれば、たとえば、上述した、複数のチップCPの配置関係を維持するように、仮基板WT上に取り付けられた複数のチップCPが、当該複数のチップCPの電極面と反対側から接触及び接着するような基板により固定されている状態でも、金属配線M2を形成することができる。
金属配線を形成する工程S39の後に、さらに、当該金属配線の表面を被覆するように樹脂等による層を形成して、金属配線(再配線)をも埋め込む構造を形成することもできる(図示せず)。
図10では、チップCPの基板支持面11に垂直方向の寸法(高さ)は一定に描かれているが、これに限らない。仮基板WTに取り付けられるチップCPの高さは、様々であってもよい。多種のチップCPを仮基板WTに取り付けた後に、これらのチップCPすべてが埋まるように樹脂で埋め込んで固定することで、高さの異なる複数の種類のチップを、ウエハレベルで埋め込み(エンベッドし)、これらのチップ間で電気的接続を行う実装が可能になる。本実施形態によれば、さらに、仮基板WTにマークを附さないことにより、仮基板WTのコストを抑制し、より安価にかつ効率よく、エンベデッドウエハレベルパッケージを実現することができる。
<4. 第四実施形態>
次に、図11及び図12を参照しつつ、基板上に樹脂を成形する金型成形方法にいて説明する。
本実施形態に係る、基板上に樹脂を成形する金型成形方法は、基板WTを支持する基板支持面11有し、当該基板支持面11上の所定位置に基板支持体側マークMC2が附された基板支持体10を準備する工程S41と、金型側マーク部に基板支持体側マークに対応する金型側マークMC5が附された金型を準備する工程S42と、基板支持体10の基板支持面11上に透明な基板を取り付ける工程S43と、基板上の金型が押し付けられる位置に樹脂RS3を塗布(分注)する工程S44と、金型側マークMC5が附された金型側マーク部を有する金型(金型押圧部)44を用いて、基板支持体10と基板WTと金型側マーク部とを基板支持面にほぼ垂直方向に透過する光を用いて、基板支持体側マークMC2と金型側マークMC5とを画像認識して金型44と基板WTとの間の相対位置誤差を測定し補正することにより、基板WT上の所定位置に位置決めする工程S45と、塗布(分注)された樹脂RS3上に金型44を押し付けて金型成形を行う工程S46と、を備える。
金型側マークMC5が附される金型側マーク部は、画像認識に使用される光を十分に透過させる程度に透明であることが必要である。
また、金型又は金型押圧部44を構成する材料は、金属に限られず、たとえば樹脂であってもよい。
図12は、本実施形態に係る基板上に樹脂を成形する金型成形方法を実施するための装置の一例として、ナノインプリントを行うための金型成形装置500の概略構成を示す側面図である。この金型成形装置500は、マークが附された基板支持体10と、第一実施形態のボンディングヘッド42に替わる金型押圧部44と、基板支持体10の基板支持面11に対してほぼ垂直方向に伝播する光を発する発光装置(光源)21と受光装置(撮像装置)22とを備えている。図12では、ナノインプリントによりガラス基板WT上に樹脂RS3を用いて、三次元構造であるレンズ54を作成する金型成形装置500(ナノインプリント装置)を示しているが、本実施形態はこれに限定されない。本実施形態の金型成形方法及び金型成形装置500は、たとえば、数十ナノメートルからサブミクロンメートルの寸法で規定される微細構造の種々のナノインプリント技術に適用されうる。
金型押圧部44には、基板支持体10の基板支持体側マークMC2と対応するマーク(金型側マーク)MC5が附されており、基板支持体側マークMC2と金型側マークMC5とを画像認識して金型押圧部44と基板WTとの間の相対位置誤差を測定し補正することにより、金型押圧部44と基板WTとの位置決めが行われる。
上記成形は、基板WT上に所定の樹脂RS3を塗布し、この樹脂RS3に金型押圧部44を押し付けることで金型押圧部44の金型形状を樹脂RS3に転写することで行うことができる。このように、本願発明に係る位置決め工程を行いつつ、ステップアンドリピート方式を行うことで、すなわち、ある位置でマークを画像認識により金型の基板に対する位置決めをして金型を押し付けることを、所定の複数の位置に対して順次行うことで、大型の金型を使用せずに、広い面積を有する金型を、高速にかつ正確に成形することができる。
金型成形装置500は、さらに、樹脂RS3を基板WT上に分注するディスペンサ51を有して構成されていてもよい(図12)。ディスペンサ51は、後に金型押圧部44が押し付けられる位置にRS3を適正量分注する。このRS3を分注する基板上の位置の精度は、金型押圧部44と基板支持体10の位置決め精度に比べて低くても構わない場合もある。
金型成形装置500は、さらに、成形された樹脂RS3を硬化させる樹脂硬化手段52を有して構成されていてもよい。樹脂RS3として紫外線(紫外光)硬化樹脂を用いる場合には、樹脂硬化手段52として紫外光(UV)照射装置を配置することが好ましい(図12)。樹脂硬化手段である紫外光(UV)照射装置52は基板WTで金型成形された樹脂RS3の部位に対して、所定の波長と強度の紫外線53を所定の時間に亘り照射する。これにより、金型成形により形成された樹脂RS3は硬化し、その形状が固定される。
ディスペンサ51と樹脂硬化手段52とは、ボンディング部41に取り付けられた金型押圧部44に対して所定の間隔で配置され、基板WTを支持する基板支持体10を移動させるように攻勢されることが好ましい。これにより、ディスペンサ51による樹脂RS3の基板WT上への分注と、金型押圧部44の押し付けによる樹脂RS3の金型成形と、成形された樹脂RS3の硬化とを、順次、ステップアンドリピート方式で行うことができ、広い面積に亘り金型成形を効率よく行うことができる。
また、樹脂RS3の分注は上記のディスペンサ51による分注に限られない。たとえば、樹脂の分注と成形は、射出成形により、金型押圧部44の内部形状と基板WTとで定義される空間内に樹脂RS3を射出して成形することで行われてもよい。この場合、凹形状の金型の表面のある位置に、射出口(図示せず)を設け、当該射出口から樹脂を射出できるように、金型押圧部が構成されることが好ましい。
さらにまた、図12では、樹脂RS3は分注される場合を示したが、これに限られない。たとえば、樹脂RS3は、基板の表面を覆うように、又はコーティングするように塗布されてもよい。樹脂RS3は基板の表面全体をコーティングするように塗布されてもよい。
<第一変形例>
図12では、板状の基板WTの一方の表面上にレンズ54が形成される実施例が示されているが、レンズ54の形成態様はこれに限らない。本実施形態の第一変形例として、図13に示すように、レンズ54は基板WTの両面に形成されてもよい。図13では、基板WTの所定位置の両面にレンズ54a,54bを設けることで、同じ金型押圧部44と同じ樹脂RS3を用いて成形することで同じ特性のレンズを形成する場合でも、図12に示す場合と異なる光学特性を有するレンズを形成することができる。また、基板WTの一方の面と他方の面とにおいて、異なる金型押圧部44を用いてレンズ54a,54bを成形してもよい。
基板の両側にレンズを形成するためには、最初にレンズ54が形成された面を基板支持体10に十分な強度で固定するために、最初に形成されたレンズ54の三次元構造を吸収する構造が基板支持体10に設けられていることが好ましい。
たとえば、基板支持体10の表面に、形成されたレンズ54を収納できる凹部18が設けられてもよい(図13(a))。
あるいは、レンズを収納できる凹部又は孔が設けられ、基板支持体10の表面に吸着により固定することができるスペーサ19を用いてもよい(図13(b))。マークの画像認識のために、このスペーサ19は透明である必要がある。また、スペーサ19は、少なくとも基板支持体10に装着されたときに、基板支持面11に対して平行となるように、両面の平行度の高い板状に形成されていることが好ましい。
これにより、基板WTの第一の面上へのレンズの形成が完了した後に、第二の面上へレンズを形成する場合に、既に形成されたレンズを当該凹部等に収容することで、当該第一の面上に形成されたレンズ54aを変形又は損傷させることなく、基板WTを基板支持体10に対して密着して取り付けることができるので、第二の面上へのレンズ54bの成形を正確に行うことができる。
数十nmから数μmの凹凸を形成するナノインプリント技術の問題の一つは、パターンを形成する場所に金型を位置合わせすることが困難なことである。基板に対する金型の位置合わせ精度を上げるために基板にマークのような構造を設けることも考えられるが、最終製品の特性に影響を与える構造が基板上に存在することは好ましくない。例えばレンズのような光学デバイスがナノインプリントで形成させる基板上にマークが残ることは、完成した光学デバイスの光学特性において好ましくない。しかし、本願発明に係る金型成形を適用すれば、最終製品に必要でなく、工程上必要な位置合わせのためのマークなどを基板に附す必要はなくなる。したがって、高速で正確な位置決めを達成するとともに、最終製品の特性を劣化させること無く、ナノインプリントを行うことが可能になる。
<第二変形例>
さらには、本実施形態の第二変形例として、上記実施形態により作成された基板上の三次元構造は、当該基板と同じ面積を有する金型を作成するための金型としても使用されうる。すなわち、上記実施携帯により作成された金型を仮金型又は中間金型として、この仮金型をさらに用いて最終金型55を成形することができる。この最終金型の成形方法は、形成された樹脂を有する基板の面上に、硬化性(熱可塑性、熱硬化性、光硬化性など)の流体材料を塗布する工程(図14(a))と、当該基板上に塗布された流体材料を熱処理又は光照射などで硬化させて最終金型55を形成する工程(図14(a))と、形成された樹脂54と基板WTとからなる仮金型を最終金型55から分離する工程(図14(b))とを、さらに備えてもよい。
本実施形態により作成されたレンズ54などの三次元構造を有する基板WT(仮金型)上に、ニッケルなどの金属を堆積させ(図14(a))、堆積された金属を残して上記仮金型を取り外すことで、広い面積を有する最終金型55を作成することができる(図14(b))。上記金属の堆積は、電気鋳造(電鋳)、スパッタ法などによる蒸着により行われてもよい。
金型を作成するための金型は、通常、1回程度用いられて廃棄される場合がある。このような用途には、マークを附すことにより生じうる基板のコストの上昇を回避することができる。
<5. 他の実施形態>
なお、上記実施形態では、基板に位置決めする対象物として、チップや金型などが一例として用いられたが、対象物はこれらに限られない。
本発明は、図15に示すように、より一般に、基板上に対象物を位置決めする方法であって、基板を支持する基板支持面を有し、当該基板支持面上の所定位置に基板支持体側マークが附された基板支持体を準備する工程とS1、対象物側マークが附されたマーク領域を有する対象物を準備する工程S2と、基板支持体の基板支持面上に透明な基板を取り付ける工程S3と、基板支持体の基板支持面にほぼ垂直方向に、少なくとも基板を透過する光を用いて、基板支持体側マークと対象物側マークとを画像認識して対象物と基板との間の相対位置誤差を測定し補正することにより、基板上に対象物を位置決めする工程S3と、を備える方法を含む。
以上、本願発明の幾つかの実施形態及び実施例について説明したが、これらの実施形態及び実施例は、本願発明を例示的に説明するものである。特許請求の範囲は、本願発明の技術的思想から逸脱することのない範囲で、実施の形態に対する多数の変形形態を包括するものである。したがって、本明細書に開示された実施形態及び実施例は、例示のために示されたものであり、本願発明の範囲を限定するものと考えるべきではない。
たとえば、図面及び明細書では、S11とS12、S21とS22、S31とS32、S41とS42、S1とS2とはそれぞれこの順番で行うように記載したが、逆に行われても並行して行われてもよい。S11、S21、S31、S41及びS1は、それぞれS13、S23、S33、S43及びS3の前に行われていればよい。また、S12、S22、S32、S42及びS2は、それぞれS14、S24、S34、S44及びS4の前に行われていればよい。
図2、図8、図10、図12、図13、及びこれに対応する明細書の記載において、発光装置である光源21と受光装置である撮像部22とが、基板支持体及び基板を挟むように配置され、使用される光が、光源21と撮像部22との間の光路Lにあるすべての部位を透過又は通過する例が示されている。すなわち、上記各図に示す例においては、少なくとも基板WTと基板支持体10とチップCPは、使用される光に対して透明である必要があるが、本発明はこれに限られない。以下、例示的に、図16を参照しつつ、幾つかの光学システムの変形例を説明する。
図16(a)に示す変形例のように、光源21は、基板支持体10の上側(基板支持体10の基板支持面11と同じ側)に配置され、撮像部22に入射する光と同軸の光路Lに光を発するように配置されてもよい。この場合、基板支持体10が、使用される光に対して透明である必要はない。撮像部22と実質的に同じ箇所から発せられた光は、対象物CPを透過して、対象物側マークMC1が附されている対象物CPのマーク領域と基板WTを透過し、基板支持面11で反射される。基板支持面11で反射される際に、基板側マークMC2の情報が伝播する光に含まれることになる。基板支持面11で反射された光は、再び、基板WTと対象物CPのマーク領域とを透過して撮像部22に入射される。
図16(b)に示す変形例のように、同軸光学系を有する光源21と撮像部22が、基板支持体10の下側、すなわち基板支持体10に対して基板WTの反対側に配置されてもよい。この場合、使用される光に対して、対象物CPが透明である必要はなく、基板WTと基板支持体10とが透明である必要がある。撮像部22と実質的に同じ箇所から発せられた光は、基板支持体10を透過して、基板側マークMC2の情報を含み、基板WTを透過した後、対象物CPの表面で反射される。対象物側マークMC1が対象物CPの基板WTに対向する表面に附されていれば、上記反射の際に、対象物側マークMC1の情報が伝播する光に含まれる。対象物CPで反射された光は、再び基板WTと対象物CPのマーク領域を透過して撮像部22に入射される。
図16(c)に示す変形例のように、対象物CPと基板WTの間から基板支持面11に対して垂直方向に光路La,Lbに光を伝播させる2視野光学系を用いることもできる。この光学系は、一対の光源21と撮像部22、すなわち光源21aと撮像部22a及び光源21bと撮像部22bにより、それぞれ光路La,Lbをなす光が伝播するように構成されている。光路La及び光路Lbは、プリズムPを介して、基板支持面11に対してほぼ垂直方向に伝播することにより、それぞれ対象物CPのマークMC1と基板支持体10のマークMC2の情報を含むことになる。撮像部22a及び22bで撮像されたマークMC1及びMC2の画像データによって、対象物CPと基板支持体10との相対位置関係を把握することができる。位置決めの終了後、この光学系は、対象物CPと基板WTとの間の空間から取り除かれ、その後、対象物CPを基板WTに近づけることができる。
100,200 位置決め装置
10 基板支持体
11 基板支持面
12 基板吸着孔(真空吸着孔)
13 第一支持板
14 第二支持板
20 光学システム
21 発光装置(光源)
22 受光装置(撮像部)
23 画像認識装置(位置認識部)23
30 位置決め手段
41 ボンディング部
42 ボンディングヘッド(ヘッド部)
500 金型成形装置
51 ディスペンサ
52 樹脂硬化手段
54 レンズ
55 最終金型
CP チップ
WT,WA 基板
MC1 対象物側マーク(チップ側マーク)
MC2 基板側マーク

Claims (13)

  1. 基板上に対象物を位置決めする方法であって、
    基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、
    対象物側マークが附されたマーク領域を有する対象物を準備する工程と、
    基板支持体の基板支持面上にマークが附されていない透明な基板を取り付ける工程と、
    基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークと対象物側マークとを画像認識して対象物と基板との間の相対位置誤差を測定し補正することにより、基板上に対象物を位置決めする工程と、
    を備える、方法。
  2. 基板支持体は、前記光の少なくとも一部が透過することができるように構成される、請求項1に記載の方法。
  3. 基板支持体は、基板支持面を有し且つ基板支持体側マークが附された第一支持板を第二支持板に着脱可能に取り付けられてなる、請求項1または請求項2に記載の方法。
  4. 電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法であって、
    仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、
    電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、
    基板支持体の基板支持面上にマークが附されていない透明な仮基板を取り付ける工程と、
    基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、基板上にチップを位置決めする工程と、
    前記各チップの電極面と反対側の面が仮基板に接するように、仮基板上に前記各チップを順次取り付けていく工程と、
    前記複数のチップが取り付けられた仮基板と最終基板とを、チップの電極と、当該チップの電極に対応する最終基板の電気配線とが接触するように貼り合わせる工程と、
    最終基板に接合された前記複数のチップから仮基板を分離する工程と、
    を備える、方法。
  5. 基板支持面上に透明な仮基板を取り付ける工程の前に、前記基板支持体の基板支持面上に前記光に対して透明な樹脂層を形成する工程を更に備える、請求項4に記載の方法。
  6. 前記樹脂は、熱可塑性樹脂であり、
    前記各チップを仮基板に取り付ける工程では、前記熱可塑性樹脂を、加熱により軟化させ、チップの仮基板への取付けの後に当該加熱を停止して冷却することで硬化させる、請求項5に記載の方法。
  7. 前記樹脂は、光硬化性樹脂であり、
    前記各チップを仮基板に取り付ける工程の後に、前記光と異なる波長の光を用いて当該光硬化性樹脂を硬化させる、請求項5に記載の方法。
  8. 前記樹脂は、熱硬化性樹脂であり、
    前記各チップを仮基板に取り付ける工程の後に、熱硬化性樹脂を加熱により硬化させる、請求項5に記載の方法。
  9. 電気回路を有する複数のチップを、最終基板上に積層して接合する方法であって、
    仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、
    電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、
    基板支持体の基板支持面上にマークが附されていない透明な仮基板を取り付ける工程と、
    基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、仮基板上に各チップを位置決めする工程と、
    前記各チップを、前記各チップの電極面と反対側の面が仮基板に接するように、順次取り付けていく工程と、
    複数のチップが取り付けられた仮基板と既に他のチップが取り付けられた最終基板とを、対応する電極同士が接触するように貼り合わせる工程と、
    最終基板に接合された前記複数のチップから仮基板を分離する工程と
    を備える、方法。
  10. 仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、
    電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、
    基板支持体の基板支持面上にマークが附されていない透明な仮基板を取り付ける工程と、
    基板支持面に垂直方向に、仮基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと仮基板との間の相対位置誤差を測定し補正することにより、仮基板上に各チップを位置決めする工程と、
    前記各チップの電極を仮基板の接合面に向けて、仮基板上に前記各チップを順次取り付けていく工程と、
    仮基板上に取り付けられた複数のチップを樹脂で固定する工程と、
    仮基板を、前記複数のチップから分離する工程と、
    前記複数のチップの電極の内の所定の電極を接続するように、金属配線を形成する工程と、
    を備える、チップ埋め込み型の実装方法。
  11. 基板上に樹脂を成形する金型成形方法であって、
    基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、
    金型側マークが附された金型側マーク部を有する金型を準備する工程と、
    基板支持体の基板支持面上にマークが附されていない透明な基板を取り付ける工程と、
    基板上に樹脂を塗布する工程と、
    基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークと金型側マークとを画像認識して金型と基板との間の相対位置誤差を測定し補正することにより、基板上に金型を位置決めする工程と、
    塗布された基板上の樹脂上に金型を押し付けて金型成形を行う工程と、
    を備える、方法。
  12. 基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、
    金型側マークが附された金型側マーク部を有する金型を準備する工程と、
    前記基板支持体の前記基板支持面上にマークが附されていない透明な基板を取り付ける工程と、
    基板上に樹脂を塗布する工程と、
    基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークと金型側マークとを画像認識して金型と基板との間の相対位置誤差を測定し補正することにより、基板上に金型を位置決めする工程と、
    塗布された基板上の樹脂上に金型を押し付けて樹脂を成形することで、基板と成形された樹脂とからなる仮金型を成形する工程と、
    仮金型が形成された前記基板の面上に、最終金型を形成する材料を塗布する工程と、
    仮金型を形成された最終金型から分離する工程と、
    を備える、金型成形方法。
  13. 基板支持面上に基板支持体側マークが附された基板支持体と、
    対象物側マークが附されたマーク領域を有する対象物を、基板支持面の基板支持面上に、画像認識により位置決めするための光学システムであって、
    基板支持面に対して垂直方向に、基板支持体が支持するマークが附されていない基板における基板支持体側マークと重なる領域を光が透過するように構成された発光装置と透過した光を受光する受光装置と、
    基板支持体側マークの位置と対象物側マークの位置とを画像認識することにより対象物と基板との間の相対位置誤差を測定する画像認識装置とを有する光学システムと、
    測定された対象物と基板との間の相対位置誤差に基づいて、対象物と基板との相対的な位置を修正する位置決め機構と、
    を備える、位置決め装置。
JP2012185463A 2012-08-24 2012-08-24 基板上への対象物の位置決め方法及び装置 Active JP6043939B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012185463A JP6043939B2 (ja) 2012-08-24 2012-08-24 基板上への対象物の位置決め方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012185463A JP6043939B2 (ja) 2012-08-24 2012-08-24 基板上への対象物の位置決め方法及び装置

Publications (2)

Publication Number Publication Date
JP2014045013A JP2014045013A (ja) 2014-03-13
JP6043939B2 true JP6043939B2 (ja) 2016-12-14

Family

ID=50396097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012185463A Active JP6043939B2 (ja) 2012-08-24 2012-08-24 基板上への対象物の位置決め方法及び装置

Country Status (1)

Country Link
JP (1) JP6043939B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6164623B1 (ja) * 2016-10-18 2017-07-19 上野精機株式会社 電子部品移動装置及び電子部品搬送装置
JP6686914B2 (ja) * 2017-01-12 2020-04-22 株式会社ダイフク 物品保管設備
KR101897243B1 (ko) * 2017-04-19 2018-09-10 주식회사 에프에스티 오정렬을 이용한 좌표측정장치
JP7018338B2 (ja) * 2018-03-19 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
US20210313211A1 (en) * 2018-08-31 2021-10-07 Bondtech Co., Ltd. Component mounting system and component mounting method
JP7285162B2 (ja) 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7436251B2 (ja) 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN112604155B (zh) * 2020-12-31 2024-05-28 北京品驰医疗设备有限公司 一种方向电极显影标记的制造方法及该方向电极显影标记

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149958A (en) * 1990-12-12 1992-09-22 Eastman Kodak Company Optoelectronic device component package
JPH0779152B2 (ja) * 1991-09-24 1995-08-23 日本電気株式会社 フリップチップ型半導体装置の実装方法
JPH07283269A (ja) * 1994-04-04 1995-10-27 Nippon Avionics Co Ltd 回路基板の電極パタ−ンとバンプ電極パタ−ンとのボンディング方法
US5590456A (en) * 1994-12-07 1997-01-07 Lucent Technologies Inc. Apparatus for precise alignment and placement of optoelectric components
JP2000323461A (ja) * 1999-05-11 2000-11-24 Nec Corp 微細パターン形成装置、その製造方法、および形成方法
JP4562254B2 (ja) * 1999-07-27 2010-10-13 東レエンジニアリング株式会社 チップ実装装置及びそれにおけるキャリブレーション方法
JP3537400B2 (ja) * 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP4822577B2 (ja) * 2000-08-18 2011-11-24 東レエンジニアリング株式会社 実装方法および装置
JP2002158237A (ja) * 2000-11-20 2002-05-31 Sony Corp 素子の転写方法及び素子の実装方法
JP4856026B2 (ja) * 2002-04-04 2012-01-18 東レエンジニアリング株式会社 アライメント方法およびその方法を用いた実装方法
JP2006351875A (ja) * 2005-06-16 2006-12-28 Seiko Epson Corp 半導体モジュールの製造方法および半導体モジュールの製造装置
JP2008132722A (ja) * 2006-11-29 2008-06-12 Toshiba Corp ナノインプリント用モールドおよびその作成方法、ならびにデバイスの製造方法
KR101302933B1 (ko) * 2007-11-29 2013-09-06 히타치가세이가부시끼가이샤 회로 부재 접속용 접착제 및 반도체 장치
JP2010245452A (ja) * 2009-04-09 2010-10-28 Tokyo Electron Ltd 一括保持トレイ及び三次元集積回路製造装置
JP5854375B2 (ja) * 2010-12-24 2016-02-09 ボンドテック株式会社 接合装置および接合方法

Also Published As

Publication number Publication date
JP2014045013A (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
JP6043939B2 (ja) 基板上への対象物の位置決め方法及び装置
US20230154770A1 (en) Component mounting system, resin shaping device, resin placing device, component mounting method, and resin shaping method for mounting a component on a substrate
TWI640080B (zh) 晶圓堆疊之組裝
US10527762B2 (en) Method for manufacturing passive optical components, and devices comprising the same
US6731353B1 (en) Method and apparatus for transferring blocks
CN110083009B (zh) 压印方法、压印装置和器件制造方法
JP5546066B2 (ja) 転写システムおよび転写方法
CN104570594B (zh) 压印设备和制造制品的方法
US9323009B2 (en) Computer program product for electro-optical assembly
KR102571412B1 (ko) 평탄화 장치, 평탄화 방법 및 물품 제조 방법
KR102009492B1 (ko) 플렉서블 전자 소자 제작을 위한 전사 장비 및 이를 이용한 전사 방법
JP2014045011A (ja) 基板支持システム
JP5449041B2 (ja) 光デバイスの製造方法
TW200803649A (en) A method for fabricating wiring board and an apparatus for fabricating wiring board
JP2021093444A (ja) 型を製造する方法、型、インプリント方法、インプリント装置及び物品の製造方法
WO2021065591A1 (ja) 型、平坦化装置、平坦化方法及び物品の製造方法
JP6700983B2 (ja) 計測装置、搬送システム、リソグラフィ装置、および物品の製造方法
KR102230702B1 (ko) 나노 임프린팅 패턴 제작 방법
TW202327440A (zh) 取放組件的系統以及裝置
JP2009152478A (ja) 接触方法及び接触装置
JP2014013885A (ja) 回路の製造方法及び回路
JP2000183273A (ja) 集積回路の実装方法及び実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161013

R150 Certificate of patent or registration of utility model

Ref document number: 6043939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250