JP5925362B1

JP5925362B1 - 温度補償回路

Info

Publication number: JP5925362B1
Application number: JP2015085880A
Authority: JP
Inventors: 喜隆渡辺; 渡辺　　喜隆
Original assignee: Simplex Quantum Inc
Current assignee: Simplex Quantum Inc
Priority date: 2015-04-20
Filing date: 2015-04-20
Publication date: 2016-05-25
Anticipated expiration: 2035-04-20
Also published as: JP2016206829A

Abstract

【課題】シンプルな回路構成で高精度の電流源、電圧源を可能とすること。【解決手段】第１のトランジスタペア回路と、前記第１のトランジスタペア回路の後段に接続されている、一定の電流を生成するように動作する第２のトランジスタペア回路とを有し、前記第１のトランジスタペア回路の一方のトランジスタのコレクタにベースが接続され、前記第１のトランジスタペア回路のベースにコレクタが接続され、前記第２のトランジスタペア回路の一方のエミッタにそのエミッタが接続されている、ゲインを制御するトランジスタを備え、前記第２のトランジスタペア回路のトランジスタペアのうち、前記ゲインを制御するトランジスタのエミッタが接続されているトランジスタはダイオード接続とされており、当該第２のトランジスタペア回路のトランジスタのコレクタ−エミッタ間と、当該エミッタと出力端子との間に抵抗要素が接続されている温度補償回路である。【選択図】図１３

Description

本発明は、温度補償回路に関する。

温度が変化した場合でも一定の電流を出力することができる電流源には多くの需要がある。このような電流源の出力を温度係数ゼロとみなすことができる抵抗に接続した場合には、温度が変化した場合でも一定の電圧が得られる電圧源として利用することができる。これらの電流源、電圧源は、アナログデジタル（ＡＤ）変換器、デジタルアナログ（ＤＡ）変換器の基準源としてしばしば利用される。高精度のＡＤ変換処理、ＤＡ変換処理を行おうとした場合、温度変化に対して基準源の出力が変動すると、所望の精度が得られなくなる。そのため、このような電流源（もしくは、電流源を利用した電圧源）に関しては、その安定度（出力精度）が重要となる。

特許文献１は安定化電流源回路に関し、例えばその図２を参照すると、温度が上昇するとトランジスタＱ３のコレクタ−エミッタ電流が減少するため、回路としては負の温度係数を持っていることとなり、温度が上昇すると出力電流が減少する。特許文献２は二端子温度補償付き定電流源回路を開示しており、例えばその図３を参照すると、負の温度係数を有する電流Ｉ_Ｎの回路と正の温度係数を有する電流Ｉ_Ｐの回路とを合成することで、大きな負と正の温度係数を打ち消し、低い温度係数を実現している。この図３の回路では、電源電圧に依存して出力電流が大きく変化する。特許文献３は定電流発生回路に関する。図示されている回路は正の温度特性を持ち、温度が上昇するにしたがって出力電流が増加する。

米国特許第４２６０９４５号明細書米国特許第４７９２７４８号明細書米国特許第４５６３６３２号明細書

出力電流の変動を確認するため、特許文献３の図面に例示されている回路に類似の試験回路（図１１）を想定した。図１１の試験回路は、Ｑ４のエミッタへ接続した抵抗器ＲＰＴＣの両端電位Ｖ＿Ｒ（バンドギャップ電圧：ＢＧＶ）を、Ｑ３のベース−エミッタ電圧（ＶＢＥ）の１０％程度で動作させる、１００μＡの電流源の設計例としている。

図１１の回路において、Ｑ３のＶＢＥ＝Ｑ４のＶＢＥ＋Ｖ＿Ｒである。Ｑ３のエミッタ電流とＱ４のエミッタ電流は、Ｑ１とＱ２のＰＮＰ型バイポーラトランジスタのペアによりほぼ均等に分配され、それぞれがおよそ５０μＡとなる。この場合、Ｑ３のエミッタ電流が５０μＡのときのＱ３のベース−エミッタ電位（Ｑ３＿ＶＢＥ）は０．６Ｖ前後であった。

この０．６Ｖの１０％をＲＰＴＣの端子間電圧であるＢＧＶとすれば、その値は０．０６Ｖ（６０ｍＶ）となり、その結果Ｑ４のベース−エミッタ電位（Ｑ４＿ＶＢＥ）は０．５４Ｖと算出される。これからトランジスタＱ４のベース−エミッタ電位（Ｑ４＿ＶＢＥ）が０．５４Ｖのときのエミッタ電流が求められる。

回路シミュレータと実際に試作した回路とによる図１１の回路についての２種類の実験から、Ｑ４＿ＶＢＥが０．５４Ｖのときのエミッタ電流は約８μＡであった。この結果、Ｑ４に５０μＡのエミッタ電流を流すためには、Ｑ４のエミッタ面積は、Ｑ３のエミッタ面積の６倍（またはＱ３と同一の特性をもつ素子をＱ４として６素子並列に接続して用いる）である。

この実験から図１１の回路の温度係数は正であり、その値はおおよそ３０００ｐｐｍ／度と求められた。これは、温度変化１度につき出力電流が０．３％変動することを意味している。つまり、回路の動作範囲である温度では、１００度の変化に対し電流源の電流は３０％程度変動することになる。このレベルで出力電流が変動することは、前記したような高精度が要求される定電流源としては使用できない問題がある。

本発明は、シンプルな回路構成で高精度の電流源、電圧源を提供することを可能とする温度補償回路を提供することを一つの目的としている。

上記の目的等を達成するための本発明の一態様に係る温度補償回路は、第１〜第６のトランジスタと、第１及び第２の抵抗要素とを備え、第１のトランジスタから第３のトランジスタまではベース同士が接続されており、第４及び第５のトランジスタはベース同士が接続されており、第１のトランジスタのコレクタと第４のトランジスタのコレクタとが接続されており、第２のトランジスタのコレクタと第５のトランジスタのコレクタとが接続されており、第２のトランジスタのベースとコレクタとが接続されており、第６のトランジスタのコレクタが第１から第３までのトランジスタのベースに接続されており、第６のトランジスタのベースが第１のトランジスタのコレクタと第４のトランジスタのコレクタとに接続されており、第６のトランジスタのエミッタが第５のトランジスタのエミッタに接続されており、第１から第３までのトランジスタのエミッタは入力端子に接続されており、第４及び第５のトランジスタのエミッタは出力端子に接続されており、第５のトランジスタのベースとコレクタとが接続されており、第５のトランジスタのコレクタとエミッタとの間に第１の抵抗要素が接続されており、第５のトランジスタのエミッタと出力端子との間に第２の抵抗要素が接続されている。
本発明の他の態様に係る温度補償回路は、第１〜第９のトランジスタと、第１及び第２の抵抗要素とを備え、第１のトランジスタから第３のトランジスタまではベース同士が接続されており、第４のトランジスタから第６のトランジスタまではベース同士が接続されており、第７及び第８のトランジスタはベース同士が接続されており、第１〜第３のトランジスタのコレクタと第４〜第６のトランジスタのエミッタとがそれぞれ接続され、第２及び第５のトランジスタのベースとコレクタとがそれぞれ接続され、第１のトランジスタのコレクタと第４のトランジスタのコレクタとが接続されており、第６のトランジスタのコレクタと第８のトランジスタのコレクタとが接続されており、第９のトランジスタのコレクタが第４〜第６のトランジスタのベース、及び第５のトランジスタのコレクタに接続されており、第９のトランジスタのベースが第４のトランジスタのコレクタと第７のトランジスタのコレクタとに接続されており、第９のトランジスタのエミッタが第８のトランジスタのエミッタに接続されており、第１〜第３のトランジスタのエミッタは入力端子に接続されており、第７及び第８のトランジスタのエミッタは出力端子に接続されており、第８のトランジスタのベースとコレクタとが接続されており、第８のトランジスタのコレクタとエミッタとの間に第１の抵抗要素が接続されており、第８のトランジスタのエミッタと出力端子との間に第２の抵抗要素が接続されている。

本発明の一態様によれば、シンプルな回路構成で高精度の出力電流を得ることができる温度補償回路が提供される。

本発明の一実施形態に係る温度補償回路の構成例を示す図である。図１の回路に起動回路を設けた構成例を示す図である。図１の回路に位相補償回路を設けた構成例を示す図である。図１の温度補償回路の対温度出力電流特性を例示する図である。図１の温度補償回路の対温度出力電流特性を例示する図である。比較例１の回路の対温度出力電流特性を例示する図である。比較例２の回路の対温度出力電流特性を例示する図である。比較例３の回路の対温度出力電流特性を例示する図である。本実施形態の回路と比較例１〜３の回路の対温度出力電流特性を対比させて示す図である。図１の温度補償回路の対電源電圧電流特性を例示する図である。図１の温度補償回路の対周波数出力抵抗特性を例示する図である。従来例による定電流回路の構成例による試験回路を示す図である。本発明の第２実施形態による温度補償回路の構成例を示す図である。第２実施形態の温度補償回路の対温度出力電流特性を例示する図である。第２実施形態のの温度補償回路の対温度出力電流特性を例示する図である。第２実施形態のの温度補償回路の対周波数出力抵抗特性を例示する図である。第２実施形態のの温度補償回路の起動時における出力電流特性の時間変化を例示する図である。本発明の第３実施形態による温度補償回路の構成例を示す図である。第３実施形態のの温度補償回路の対温度出力電流特性を例示する図である。第３実施形態のの温度補償回路の対周波数出力抵抗特性を例示する図である。第３実施形態のの温度補償回路の入力電圧に対する飽和電流特性を例示する図である。第３実施形態のの温度補償回路の起動時における出力電流特性の時間変化を例示する図である。

本発明の温度補償機能を有する温度補償回路について、添付図面を参照しながらその一実施形態に即して説明する。図１に本実施形態の温度補償回路１の構成例を示している。温度補償回路１は二端子回路であり、バイポーラトランジスタＱ１〜Ｑ５、抵抗器Ｒ_Ｎ、Ｒ_Ｐを備えるシンプルな構成を有する。

Ｑ１とＱ２とは、それぞれのベースを共有しているＰＮＰ型ペアトランジスタである。このＱ１とＱ２のＰＮＰペア回路は、ベース−エミッタ電圧が等しければ、カレントミラー回路と同様に動作する。
Ｑ３とＱ４とは、それぞれのベースを共有しているＮＰＮ型ペアトランジスタである。
Ｑ１とＱ２のそれぞれのエミッタは、正電圧側端子（Ｖ_Ｈ）に接続されている。Ｑ１とＱ３のそれぞれのコレクタは接続されている。Ｑ２とＱ４のそれぞれのコレクタもまた接続されている。Ｑ４はベース−コレクタ間が接続されている、ダイオードの様な接続をしたトランジスタである。
Ｑ３のエミッタは負電圧側端子（Ｖ_Ｌ）に接続されている。また、Ｑ４のエミッタは抵抗器Ｒ_Ｐを通じてＶ_Ｌに接続されている。
Ｑ４のベース−エミッタ間（すなわちコレクタ−エミッタ間）には抵抗器Ｒ_Ｎが接続されている。
Ｑ５のベースはＱ１とＱ３のそれぞれのコレクタへ接続されている。Ｑ５のコレクタはＱ１とＱ２のそれぞれのベースへ接続されている。Ｑ５のエミッタはＱ４のエミッタへ接続されている。トランジスタＱ１〜Ｑ５は共にエミッタ接地動作である。
Ｑ５のコレクタはＱ１のベースへ接続され、Ｑ１のコレクタはＱ５のベースへ接続されることで、正帰還経路を形成している。また、Ｑ５のコレクタはＱ２のベースへ接続され、Ｑ２のコレクタはＱ３のベースへ接続され、Ｑ３のコレクタはＱ５のベースへ接続されていることで、負帰還経路を形成している。
Ｑ３とＱ４のペアは、ワイドラーカレントソース回路として知られている回路を反転した回路構成（インバースワイドラーカレントソース回路）である。ワイドラーカレントソース回路は、例えば米国特許第３３２０４３９号明細書に記載されている。

定電流回路１では、Ｑ５によってＱ３の出力を反転増幅することにより、ワイドラーカレントソース回路に対応したＱ３とＱ４の動作関係が入れ替わる。Ｑ５は、正帰還と負帰還とを同時に行う多重帰還回路を構成し、回路全体の制御ゲインを大幅に増加させる効果を奏する。
Ｒ_Ｐは正の温度対電流を決定する抵抗器、Ｒ_Ｎは負の温度対電流を決定する抵抗器である。Ｒ_ＰとＲ_Ｎの抵抗値を精密に調整することで、良好な対温度電流特性（温度係数ＴＣがほぼ０）を得ることができる。この場合、Ｑ３とＱ４のエミッタ面積比はおよそ１：２〜３に設定されると特に良好な回路特性が得られるが、この構成は本発明に必須ではない。

図１の定電流回路１は、既知の正の温度直線特性（PTAT：Proportional-To-Absolute-Temperature）を示す回路（例えば米国特許４５６３６３２号明細書参照）に、抵抗器Ｒ_Ｎを追加することで実現することができる。以下、定電流回路１を、出力電流が１００μＡの電流源として設計した場合の動作について説明する。Ｖ_Ｈからの電流は、Ｑ１とＱ２のＰＮＰ型トランジスタペアによりほぼ均等に分配され、それぞれがおよそ５０μＡとなる。Ｑ１のエミッタ電流は５０μＡであるから、Ｑ３のエミッタ電流も同様に５０μＡとなる（回路左辺）。Ｑ２のエミッタ電流は５０μＡであるから、Ｑ２のコレクタ電流もほぼ５０μＡとなり、Ｑ１とＱ２のベース電流を加えた電流が小さいとき、Ｑ４のコレクタ電流と抵抗器Ｒ_Ｎへの電流として分配される。その後Ｑ４のエミッタ電流、抵抗器Ｒ_Ｎへ分配された電流とわずかなＱ５のエミッタ電流とが加算合成された電流もほぼ５０μＡで、そのすべてが抵抗器Ｒ_Ｐへ流入する（回路右辺）。ここでバンドギャップ電圧（ＢＧＶ＝Ｒ_Ｐの端子間電圧）を６０ｍＶと仮定すれば、図１１の従来例に関して説明したように、Ｑ３のベース−エミッタ電位（Ｑ３＿ＶＢＥ）を０．６Ｖとすると、Ｑ４のベース−エミッタ電位（Ｑ４＿ＶＢＥ）は０．５４Ｖと求まる。

Ｑ２のコレクタ電流は５０μＡで、Ｑ４のコレクタ電流と抵抗器Ｒ_Ｎへの電流として分配されるため、Ｑ４のコレクタ電流は当然５０μＡよりも小さい。Ｑ４のコレクタ電流を１／２の２５μＡと仮定すると、Ｑ４のベース−エミッタ間電位（Ｑ４＿ＶＢＥ）が０．５４Ｖのときのエミッタ（飽和）電流は約８μＡとなる。この結果から、Ｑ４にエミッタ（飽和）電流として２５μＡを満たす条件は、Ｑ４のエミッタ面積をＱ３の約３倍の面積とすることであるとわかる。なお、Ｑ３と同一の特性をもつ素子をＱ４として３素子並列に接続する構成としてもよい。

なお、トランジスタＱ１〜Ｑ５としては、所要の出力電流に応じた特性を有する好適なものを選定することができる。また、抵抗器Ｒ_Ｐ，Ｒ_Ｎの定数は、所要の出力電流特性、トランジスタＱ１〜Ｑ５の特性に基づいて決定することができる。さらにトランジスタＱ１とＱ２ならびにトランジスタＱ３とＱ４は、熱的に緊密に結合した時に最高の温度対電流特性を得ることができる。
以上説明したように、本発明の実施形態に係る温度補償回路１の回路構成は非常にシンプルで、バンドギャップ電位理論に基づいて、電流モードにより動作する定電流回路である。本実施形態の温度補償回路では、温度補償された定電流特性を得ることができる。
また、本回路によれば大きな出力インピーダンスが得られ、動作電圧の変化に対し電流変化が非常に小さく、定電流精度を大きく向上させることができる。これは多量の正帰還と適度な負帰還とを両立させた回路構成により実現している。
また、本発明では二端子動作が可能であり、電子回路内の任意箇所へ自由に配置設計が可能で応用範囲が広い。
また、本回路は低い電位差で動作可能であり、シリコンバイポーラトランジスタを使った場合には、０．６〜０．７Ｖ程度（１００μＡ／３００Ｋのときの実施例）の低電圧から飽和動作を開始できる。そのため、電力損失を低減可能で効率が向上する。

なお、本実施形態では、プラス電極側（回路図の上部）にＰＮＰ型素子を、マイナス、或いはグランド電極側にＮＰＮ型素子を用いたが、＋側ＰＮＰ回路動作と−側ＮＰＮ回路動作を対称に入れ替えた回路構成でも動作可能である。
また、電流性雑音が小さく、１／ｆコーナー周波数が低いため、低電圧、低雑音の電流源として利用可能である。

実施例
次に、上記実施形態の温度補償回路１に関する実施例について説明する。まず、温度補償回路１を起動させるための起動回路を設けた構成について説明する。図２に起動回路１０を備えた温度補償回路１の構成例を示している。図２の温度補償回路１は、図１の構成例において、Ｑ１のエミッタ−コレクタ間に電流源Ｉ１を有する起動回路１０を接続した構成となっている。

本実施形態の温度補償回路１にかぎらず、正電圧側端子（Ｖ_Ｈ）にエミッタを接続したＰＮＰ型トランジスタ（図１，２ではＱ１とＱ２）を使用した回路のベース電流は流出方向の電流である。したがって、電源投入後電位（Ｖ_Ｈ−Ｖ_Ｌ）が与えられても、Ｑ１とＱ２のベース電流はＱ５がカットオフしているため流出できない。これを解決するために、電源投入時速やかにＱ５を立ち上げるようにする。Ｑ５はＮＰＮ型トランジスタであり、そのベース電流は流入方向の電流である。図２に例示する回路では、起動回路１０として電流源Ｉ１を追加してＱ５へベース電流を供給することにより回路１を起動（スタートアップ）させている。この電流源Ｉ１は、回路電流（出力電流Ｉ_ＯＵＴ）の１／１０００程度の小さな電流源で充分であり、例えば飽和電流（ＩＤＳＳ）の小さいジャンクションＦＥＴ（ＪＦＥＴ）などがあげられる。なお、電流源Ｉ１は本発明の構成要素ではない。

次に、温度補償回路１の特性を改善するために、位相補償回路を設けた構成例について説明する。図１に例示した温度補償回路１では、実動作上、位相補償回路が必要とされる場合もある。これは、正帰還と負帰還とを同時に行う多重帰還回路を担っているＱ５により、回路全体の制御ゲインが大きいことから交流帯域で位相遷移が大きくなり、発振条件が生じる場合である。図３に例示している温度補償回路１では、図１の回路に対して、Ｑ３のコレクタ−エミッタ間に、容量要素Ｃ１と抵抗器Ｒ１とを含む位相補償回路２０を接続している。この位相補償回路２０により、温度補償回路１の交流ゲインを調整し、必要な位相余裕を確保することができる。なお、容量要素Ｃ１、抵抗器Ｒ１は、本発明に必須の要素ではない。

次に、本実施形態の温度補償回路１（図１）により得られる出力電流特性について説明する。本回路の動作特性を回路シミュレータにより検証した。本回路による温度補償は二次関数補償で、補償後その軌跡は三次関数の曲線を描く。図４Ａ，図４Ｂに、温度補償回路１において回路周辺温度を−５５〜１２５℃の範囲で変化させた場合の出力電流の変化を示している。いずれのグラフも電源電圧（Ｖ_Ｈ−Ｖ_Ｌ）を１Ｖから１０Ｖまで変化させた場合の出力電流値の範囲を薄墨で示している。図４Ａに示すように、出力電流値はほぼ９９．８８〜１００．１５μＡの範囲となっており、出力電流変動の範囲はほぼ０．３％、温度係数ΔＴＣは２０ｐｐｍ／度が得られた。図４Ｂでは出力電流値（グラフの縦軸）を１０μＡ単位で示しているが、出力電流値の変化は全温度範囲にわたって無視しうる程度であることがわかる。

次に、前出の特許文献１の図１に例示されている回路、特許文献２の図３に例示されている回路、及び特許文献３に例示されているものと類似構成の定電流回路（本願の図１１）について同様の条件で動作シミュレーションを実施した結果について説明する。図５〜７に、特許文献１〜３の各回路（比較例１〜３）によるシミュレーション結果の対温度出力電流特性のグラフを示している。これらのグラフで、出力電流値を示す縦軸の単位は図４Ｂと同じである。まず比較例１の場合には、図５に示すように、回路は負の温度係数を示しており、−５５〜１２５℃の温度範囲で約１３０〜６３μＡの出力電流変化が見られた。また比較例２の場合には、正負の温度係数に関係（を決定）する抵抗器Ｒ１，Ｒ２（特許文献２の図３参照）を設けていることにより比較例１の場合よりは出力電流値の変化が抑制されているものの、図６を見ると、電源電圧を１〜１０Ｖの間で変化させたとき、出力電流値は約５〜８μＡの幅で変動することがわかる。また比較例３の場合には、図７に示すように、回路は正の温度係数を示しており、−５５〜１２５℃の温度範囲で約７２〜１３２μＡの出力電流変化が見られた。図８は図４Ｂ〜図７のグラフを重ねて表示したもので、本実施形態の温度補償回路１によれば、上記比較例に対する出力電流精度の飛躍的向上が明らかである。

次に、本実施形態の温度補償回路１について、他の動作特性を説明する。図９に、温度補償回路１の対電源電圧出力電流特性を示している。図９に示すように、本実施形態の温度補償回路１では、電源電圧が０．５Ｖに近づいたときに出力電流が急峻に立ち上がり、約０．７Ｖでほぼ定格出力電流値（１００μＡ）に達することがわかる。図１０には、温度補償回路１の対周波数出力抵抗値特性の例を示している。図１０に示すように、本実施形態の温度補償回路１は、直流（ＤＣ）〜１Ｈｚの範囲で出力抵抗値（ダイナミックインピーダンス）として約１ＧΩ（−１８０ｄＢ）という極めて高い数値が得られる。

以上の構成を有する本実施形態の温度補償回路１によれば、温度に対する電流直線性を高精度化することができ、温度変化による出力電流の変化を小さくすることができる。また、信号周波数に対する出力インピーダンスを増大させることができる。また、電源電圧（動作電圧）の変化に対する出力電流精度を大きく向上させることができる。また、動作開始電圧（ＶＫ：Ｖ＿Ｋｎｅｅ）の低減が可能となり、肩特性を向上させることができる。例えば、出力電流Ｉｏ＝１００μＡ、温度３００Ｋの条件で、シリコンバイポーラトランジスタの場合、０．６〜０．７Ｖ程度の低電圧から本回路を動作させることが可能である。

第２実施形態
次に、前記実施形態の温度補償回路１の応用例である第２実施形態について説明する。図１２に、第１実施形態の温度補償回路１を応用して構成された温度補償回路３０の例を示している。図１２に例示する温度補償回路３０では、図１の温度補償回路１に対して、トランジスタＱ６が追加されている。Ｑ６のベースはＱ１、Ｑ２のベース及び自身のコレクタと接続され、さらにＱ５のコレクタにも接続されている。Ｑ６のエミッタは、Ｑ１、Ｑ２のエミッタとともに入力端子Ｖ_Ｈに接続されている。本実施形態の温度補償回路３０には、第１実施形態の起動回路１０に相当する電流源Ｉ１と、位相補償回路２０に相当する容量要素Ｃ１、抵抗要素Ｒ１が設けられている。

図１２の構成では、ＰＮＰ型バイポーラトランジスタで構成したカレントミラー回路により、ＶＨからの電流はＱ１、Ｑ２、Ｑ６のコレクタ電流として三等分される。Ｑ３のエミッタ電流はＱ１のコレクタ電流に対応するのに対し、Ｒｐの電流はＱ２及びＱ６のコレクタ電流の和に対応する。したがって、Ｑ３のコレクタ電流と、Ｒｐの電流比はほぼ１対２となる。図１２に例示する回路構成では、図１の場合に対して、Ｑ５のコレクタ負荷抵抗値がダイオード接続とされているＱ６の追加により減少する。これにより、回路としての制御ゲインも減少して回路動作が安定化し、位相補正用容量要素Ｃ１の容量を低減すること、あるいは容量要素の省略が可能となる。図１２の温度補償回路３０は、特にモリシックＩＣとして実現するのに好適である。なお、トランジスタＱ１、Ｑ３、Ｑ６は、それぞれＭＯＳ−ＦＥＴに置き換えてもよい。この場合、バイポーラトランジスタのベース、エミッタ、コレクタを、ＭＯＳ−ＦＥＴのゲート、ソース、ドレインと対応させて接続すればよい。

次に、図１２の第２実施形態による温度補償回路３０の動作特性を、回路シミュレータにより検証した結果について説明する。図１３に、本実施形態の温度補償回路３０により得られる出力電流特性の一例を示している。本回路による温度補償は二次関数補償で、補償後その軌跡は三次関数の曲線を描く。図１３では、温度補償回路３０において回路周辺温度を−５５〜１２５℃の範囲で変化させた場合の出力電流の変化を示している。電源電圧（Ｖ_Ｈ−Ｖ_Ｌ）は１Ｖとした。この場合の出力電流値の範囲は概略９９．８６〜１００．１８μＡで、出力電流変動の範囲はほぼ０．３％、温度係数ΔＴＣは２０ｐｐｍ／度が得られた。次に、図１４には、温度補償回路３０において、電源電圧を１〜１０Ｖの範囲で変化させた場合の、温度に対する出力電流特性を示している。電源電圧を１０Ｖに設定した場合に出力電流変動範囲が最も大きくなるが、それでも９９．３〜１００．６μＡと、ほぼ１．３％にとどまっている。

図１５には、温度補償回路３０の対周波数出力抵抗特性の例を示している。図１５に示すように、本実施形態の温度補償回路３０は、電源電圧を１〜１０Ｖで変化させたとき、直流（ＤＣ）〜１Ｈｚの範囲で出力抵抗値（ダイナミックインピーダンス）として−１６７〜−１５５ｄＢという極めて高い数値が得られる。

また、図１６には、温度補償回路３０の起動時における対周波数出力電流特性の例を示している。図１６に示すように、本実施形態の温度補償回路３０では、電源電圧が１Ｖのとき、出力電流が定常状態となるまでに約１５０μｓを要しているが、電源電圧が２〜１０Ｖに対しては、概ね２０μｓ程度に抑えられている。このように、本実施形態の温度補償回路３０は、起動時の出力電流の立ち上がりに優れていることがわかる。

次に、第１実施形態の温度補償回路１（図１）を応用した他の例を第３実施形態として説明する。図１７に他の応用例による温度補償回路３０Ａを示している。第３実施形態の温度補償回路３０Ａは、図１２の温度補償回路３０を基本として、図１２のＱ１、Ｑ２、Ｑ６によるカレントミラー回路の前段（入力端子Ｖ_Ｈ側）に、同一構成のカレントミラー回路（トランジスタＱ７〜Ｑ９）をカスケード接続して構成されている。図１７の構成により、図１２の温度補償回路３０における制御ゲインの減少及び位相補正用容量要素Ｃ１の容量低減に加えて、出力抵抗値を図１２の第１実施形態の場合の約１０倍に増加させることができる。ただし回路の動作電圧は追加したカレントミラー回路のベース−エミッタ電圧（ＶＢＥ（約０．６Ｖ））分増加するため、適用回路の仕様に留意する必要がある。図１７の温度補償回路３０Ａにおいても、図１２の場合と同様に、バイポーラトランジスタＱ１、Ｑ２、Ｑ６〜Ｑ９に代えて、ＭＯＳ−ＦＥＴを用いることができる。

次に、図１７の第３実施形態による温度補償回路３０の動作特性を、回路シミュレータにより検証した結果について説明する。図１８に、本実施形態の温度補償回路３０Ａにより得られる出力電流特性の一例を示している。図１８では、温度補償回路３０Ａにおいて回路周辺温度を−５５〜１２５℃の範囲で変化させた場合の出力電流の変化を示している。電源電圧（Ｖ_Ｈ−Ｖ_Ｌ）は２〜１０Ｖの範囲で変化させた。この場合の出力電流値の範囲は概略９９．８６〜１００．１５μＡで、第２実施形態と同様に、出力電流変動の範囲はほぼ０．３％、温度係数ΔＴＣは２０ｐｐｍ／度が得られた。

図１９には、温度補償回路３０Ａの対周波数出力抵抗特性の例を示している。図１９に示すように、本実施形態の温度補償回路３０Ａは、電源電圧を１〜１０Ｖで変化させたとき、直流（ＤＣ）〜１Ｈｚの範囲で出力抵抗値（ダイナミックインピーダンス）として−２３０〜−１９０ｄＢという極めて高い数値が得られる。

図２０には、温度補償回路３０Ａの入力電圧に対する出力電流の飽和特性の一例を示している。に対する起動時における対周波数出力電流特性の例を示している。図２０に示すように、本実施形態の温度補償回路３０Ａでは、電源電圧が約１．３Ｖ以上の領域で、飽和出力電流１００μＡが得られることがわかる。

また、図２１には、温度補償回路３０Ａの起動時における出力電流の時間変化特性の例を示している。図２１に示すように、本実施形態の温度補償回路３０Ａでは、電源電圧が１Ｖのとき、出力電流が定常状態となるまでに約９３０μｓを要しているが、電源電圧が２〜１０Ｖに対しては、概ね２０μｓ程度に抑えられている。このように、本実施形態の温度補償回路３０Ａは、起動時の出力電流の立ち上がりに優れていることがわかる。
このように、以上の応用例である第２、第３実施形態によれば、温度補償回路１を基本として、より高性能の温度補償回路を提供することができる。

なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば，上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、実施形態の構成の一部を他の構成に置き換えることが可能であり、また、ある実施形態の構成に他の構成を加えることも可能である。

Ｑ１〜Ｑ９トランジスタ
Ｃ１容量要素
Ｒ_Ｐ，Ｒ_Ｎ，Ｒ１，Ｒ_Ｌ，Ｒ_ＲＥＦ１〜Ｒ_ＲＥＦ７抵抗要素

Claims

第１〜第６のトランジスタと、第１及び第２の抵抗要素とを備え、
第１のトランジスタから第３のトランジスタまではベース同士が接続されており、
第４及び第５のトランジスタはベース同士が接続されており、
第１のトランジスタのコレクタと第４のトランジスタのコレクタとが接続されており、
第２のトランジスタのコレクタと第５のトランジスタのコレクタとが接続されており、
第２のトランジスタのベースとコレクタとが接続されており、
第６のトランジスタのコレクタが第１から第３までのトランジスタのベースに接続されており、
第６のトランジスタのベースが第１のトランジスタのコレクタと第４のトランジスタのコレクタとに接続されており、
第６のトランジスタのエミッタが第５のトランジスタのエミッタに接続されており、
第１から第３までのトランジスタのエミッタは入力端子に接続されており、
第４及び第５のトランジスタのエミッタは出力端子に接続されており、
第５のトランジスタのベースとコレクタとが接続されており、
第５のトランジスタのコレクタとエミッタとの間に第１の抵抗要素が接続されており、
第５のトランジスタのエミッタと出力端子との間に第２の抵抗要素が接続されている、
温度補償回路。
請求項１に記載の温度補償回路であって、
前記第１から第３までのトランジスタとしてＭＯＳ−ＦＥＴを適用し、各トランジスタのベース、エミッタ、コレクタを、各ＭＯＳ−ＦＥＴのゲート、ソース、ドレインに対応させて接続されている、
温度補償回路。
第１〜第９のトランジスタと、第１及び第２の抵抗要素とを備え、
第１のトランジスタから第３のトランジスタまではベース同士が接続されており、
第４のトランジスタから第６のトランジスタまではベース同士が接続されており、
第７及び第８のトランジスタはベース同士が接続されており、
第１〜第３のトランジスタのコレクタと第４〜第６のトランジスタのエミッタとがそれぞれ接続され、
第２及び第５のトランジスタのベースとコレクタとがそれぞれ接続され、
第１のトランジスタのコレクタと第４のトランジスタのコレクタとが接続されており、
第６のトランジスタのコレクタと第８のトランジスタのコレクタとが接続されており、
第９のトランジスタのコレクタが第４〜第６のトランジスタのベース、及び第５のトランジスタのコレクタに接続されており、
第９のトランジスタのベースが第４のトランジスタのコレクタと第７のトランジスタのコレクタとに接続されており、
第９のトランジスタのエミッタが第８のトランジスタのエミッタに接続されており、
第１〜第３のトランジスタのエミッタは入力端子に接続されており、
第７及び第８のトランジスタのエミッタは出力端子に接続されており、
第８のトランジスタのベースとコレクタとが接続されており、
第８のトランジスタのコレクタとエミッタとの間に第１の抵抗要素が接続されており、
第８のトランジスタのエミッタと出力端子との間に第２の抵抗要素が接続されている、
温度補償回路。
請求項３に記載の温度補償回路であって、
前記第１〜第６のトランジスタとしてＭＯＳ−ＦＥＴを適用し、各トランジスタのベース、エミッタ、コレクタを、各ＭＯＳ−ＦＥＴのゲート、ソース、ドレインに対応させて接続されている、
温度補償回路。