JP5975811B2 - 計測した信号トレースデータのインテグリティ・チェック - Google Patents
計測した信号トレースデータのインテグリティ・チェック Download PDFInfo
- Publication number
- JP5975811B2 JP5975811B2 JP2012200304A JP2012200304A JP5975811B2 JP 5975811 B2 JP5975811 B2 JP 5975811B2 JP 2012200304 A JP2012200304 A JP 2012200304A JP 2012200304 A JP2012200304 A JP 2012200304A JP 5975811 B2 JP5975811 B2 JP 5975811B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- strobe timing
- optimized
- signal
- address signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005259 measurement Methods 0.000 claims description 39
- 239000000700 radioactive tracer Substances 0.000 claims description 28
- 230000015654 memory Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 20
- 230000007704 transition Effects 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000010408 sweeping Methods 0.000 claims description 3
- 238000012795 verification Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000003068 static effect Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
- G06F11/3072—Monitoring arrangements determined by the means or processing involved in reporting the monitored data where the reporting involves data filtering, e.g. pattern matching, time or event triggered, adaptive or policy-based reporting
- G06F11/3075—Monitoring arrangements determined by the means or processing involved in reporting the monitored data where the reporting involves data filtering, e.g. pattern matching, time or event triggered, adaptive or policy-based reporting the data filtering being achieved in order to maintain consistency among the monitored data, e.g. ensuring that the monitored data belong to the same timeframe, to the same system or component
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
120 ダイナミックチェッカー
130 MCU
140 ディレイ(遅延)アジャスター
150 制御ロジック
160 ストレージI/F
200 メモリコントローラ
210 212 214 DIMMスロット
230 データバス
300 310 320 330 DDRメモリ
400 コントローラ
500 510 520 530 ストレージデバイス SSD
600 610 SSD
700 トレースアナライザ
Claims (10)
- 複数のコマンド信号とアドレス信号とが連続して現れてくる信号を計測対象として(ス
ヌープして)モニタする方法であって、
(a)所定の(初期)値をもったストローブタイミングを設定するステップと、
(b)このストローブタイミングに従って、複数のコマンド信号をモニタして、(不正
な遷移となるコマンドをカウントするなど)エラーレートを算出するステップと、
(c)このストローブタイミングに従って、複数のアドレス信号をモニタして、連続する複数のアドレス信号の関係(差)からバーストレートを算出するステップと、
(d)算出されたエラーレートおよび算出されたバーストレートの両方を対象として、
両方が最適化されたタイミングを特定するステップと、
(e)両方が最適化されたタイミングが特定できない場合には、設定されたストローブ
タイミングの所定の値を変化(増減)させて、上記(b)(c)(d)の複数のステップ
を繰返すことを特徴とする、
方法。 - エラーレートが最適化されたか否かの判断が、ストローブタイミングの値を横軸にして
得られるところの、バスタブ曲線において、そのバスタブ曲線の内部(中心)においてエ
ラーレートが(最)小となっているものとして判断される、請求項1に記載の方法。 - バーストレートが最適化されたか否かの判断が、ストローブタイミングの値を横軸にし
て得られるところの、曲線において、その曲線の内部(中心)においてバーストレートが
(最)大となっているものとして判断される、請求項1に記載の方法。 - 計測対象として(スヌープして)モニタするところの、複数のコマンド信号とアドレス信号とが連続して現れてくる信号は、コンピュータのCPUがコンピュータの主記憶(DDR DRAM等のメモリ)へアクセスする信号(のパターン)である、請求項1に記載の方法。
- 計測対象である信号が、nsecレベルで同期させて較正すべきものである、請求項1に記
載の方法。 - 複数のコマンド信号とアドレス信号とが連続して現れてくる信号を計測対象として(ス
ヌープして)モニタする、トレーサー(装置)であって、
所定の(初期)値をもったストローブタイミングに従って、モニタされた複数のコマン
ド信号を入力として、(不正な遷移となるコマンドをカウントするなど)エラーレートを
算出し、かつ、モニタされた複数のアドレス信号を入力として、連続する複数のアドレス
信号の関係(差)からバーストレートを算出する、ダイナミックチェッカーと、
算出されたエラーレートおよび算出されたバーストレートの両方を入力として、両方が
最適化されたタイミングにあるかどうかを特定する、MCUと、
両方が最適化されたタイミングを特定できない場合には、設定されたストローブタイミ
ングの所定の値を変化(増減)させて、ダイナミックチェッカーへの新たな入力とする、
ディレイ(遅延)アジャスターとを有する、
トレーサー(装置)。 - さらに、
トレースされたデータを記憶する記憶装置を含む、
請求項6に記載のトレーサー(装置)。 - さらに、
トレーサーを制御するコントローラを含む、
請求項6に記載のトレーサー(装置)。 - 複数のコマンド信号とアドレス信号とが連続して現れてくる信号を計測対象として(ス
ヌープして)モニタする方法であって、
所定の(初期)値をもったストローブタイミングを設定するステップと、
このストローブタイミングに従って、複数のコマンド信号をモニタして、エラーレートを算出するステップと、
このストローブタイミングに従って、複数のアドレス信号をモニタして、連続する複数のアドレス信号の関係(差)からバーストレートを算出するステップと、
算出されたエラーレートおよび算出されたバーストレートの両方を対象として、両方が
最適化されたタイミングを特定するステップと、
両方が最適化されたタイミングが特定できない場合には、設定されたストローブタイミ
ングの所定の値をスウィープさせて、上記算出するステップと、上記特定するステップと
を繰返すことを特徴とする、
方法。 - 複数のコマンド信号とアドレス信号とが連続して現れてくる信号を計測対象として(ス
ヌープして)モニタする、トレーサー(装置)であって、
所定の(初期)値をもったストローブタイミングを設定するステップと、
このストローブタイミングに従って、複数のコマンド信号をモニタして、エラーレートを算出し、また、このストローブタイミングに従って、複数のアドレス信号をモニタして、連続する複数のアドレス信号の関係(差)からバーストレートを算出する、ダイナミックチェッカーと、
算出されたエラーレートおよび算出されたバーストレートの両方を対象として、両方が
最適化されたタイミングを特定する、MCUまたは外部コントローラと、
両方が最適化されたタイミングが特定できない場合には、設定されたストローブタイミ
ングの所定の値をスウィープさせることで、ダイナミックチェッカーへの新たな入力とする、ディレイ(遅延)アジャスターとを有する、
トレーサー(装置)。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012200304A JP5975811B2 (ja) | 2012-09-12 | 2012-09-12 | 計測した信号トレースデータのインテグリティ・チェック |
US14/013,348 US8902694B2 (en) | 2012-09-12 | 2013-08-29 | Integrity check of measured signal trace data |
US14/038,906 US8913458B2 (en) | 2012-09-12 | 2013-09-27 | Integrity check of measured signal trace data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012200304A JP5975811B2 (ja) | 2012-09-12 | 2012-09-12 | 計測した信号トレースデータのインテグリティ・チェック |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014056380A JP2014056380A (ja) | 2014-03-27 |
JP5975811B2 true JP5975811B2 (ja) | 2016-08-23 |
Family
ID=50233164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012200304A Expired - Fee Related JP5975811B2 (ja) | 2012-09-12 | 2012-09-12 | 計測した信号トレースデータのインテグリティ・チェック |
Country Status (2)
Country | Link |
---|---|
US (2) | US8902694B2 (ja) |
JP (1) | JP5975811B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015183303A1 (en) * | 2014-05-30 | 2015-12-03 | Hewlett-Packard Development Company, L.P. | Memory access signal detection |
CN107170481B (zh) * | 2017-05-16 | 2020-03-31 | 中国科学院微电子研究所 | 一种三维存储器适应性操作装置以及方法 |
KR20220091794A (ko) | 2020-12-24 | 2022-07-01 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 전자 장치 |
CN115831211A (zh) * | 2021-09-16 | 2023-03-21 | 长鑫存储技术有限公司 | 一种测试板卡、测试系统和测试方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4522548B2 (ja) * | 2000-03-10 | 2010-08-11 | 富士通フロンテック株式会社 | アクセス監視装置及びアクセス監視方法 |
WO2002063473A1 (fr) | 2001-02-02 | 2002-08-15 | Hitachi, Ltd | Procede de developpement d'un systeme de traitement de donnees et tableau d'evaluation |
JP2002229814A (ja) | 2001-02-02 | 2002-08-16 | Hitachi Ltd | デバッグ方法及び情報処理システム |
US7076595B1 (en) * | 2001-05-18 | 2006-07-11 | Xilinx, Inc. | Programmable logic device including programmable interface core and central processing unit |
JP2003150403A (ja) | 2001-11-06 | 2003-05-23 | Arc Internatl (Uk) Ltd | データプロセッサの観測方法及び装置 |
US7646835B1 (en) * | 2003-11-17 | 2010-01-12 | Rozas Guillermo J | Method and system for automatically calibrating intra-cycle timing relationships for sampling signals for an integrated circuit device |
JP4237109B2 (ja) * | 2004-06-18 | 2009-03-11 | エルピーダメモリ株式会社 | 半導体記憶装置及びリフレッシュ周期制御方法 |
US8489792B2 (en) * | 2010-03-12 | 2013-07-16 | Lsi Corporation | Transaction performance monitoring in a processor bus bridge |
JP5233924B2 (ja) | 2009-09-09 | 2013-07-10 | 株式会社リコー | 論理検証装置、論理検証方法 |
JP2012027734A (ja) * | 2010-07-23 | 2012-02-09 | Panasonic Corp | メモリコントローラおよびメモリアクセスシステム |
US8760945B2 (en) * | 2011-03-28 | 2014-06-24 | Samsung Electronics Co., Ltd. | Memory devices, systems and methods employing command/address calibration |
-
2012
- 2012-09-12 JP JP2012200304A patent/JP5975811B2/ja not_active Expired - Fee Related
-
2013
- 2013-08-29 US US14/013,348 patent/US8902694B2/en active Active
- 2013-09-27 US US14/038,906 patent/US8913458B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8913458B2 (en) | 2014-12-16 |
US20140071785A1 (en) | 2014-03-13 |
JP2014056380A (ja) | 2014-03-27 |
US8902694B2 (en) | 2014-12-02 |
US20140075250A1 (en) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7979759B2 (en) | Test and bring-up of an enhanced cascade interconnect memory system | |
JP3447638B2 (ja) | 半導体装置のテスト方法及びシステム並びに記録媒体 | |
US7808849B2 (en) | Read leveling of memory units designed to receive access requests in a sequential chained topology | |
US20060156092A1 (en) | Memory technology test apparatus | |
US9087615B2 (en) | Memory margin management | |
JP5975811B2 (ja) | 計測した信号トレースデータのインテグリティ・チェック | |
JP5577776B2 (ja) | メモリ制御装置及びマスクタイミング制御方法 | |
US7796465B2 (en) | Write leveling of memory units designed to receive access requests in a sequential chained topology | |
CN110928731B (zh) | 一种基于硬件自测模块的dram眼图评估方法 | |
TWI451428B (zh) | 於完整記憶體系統中具有先進特徵的記憶體測試系統 | |
CN110928736B (zh) | 内存参数调试方法及装置 | |
WO2018140221A1 (en) | Method and apparatus for auto-calibration of delay settings of memory interfaces | |
CN108665937B (zh) | 一种存储部件测试方法和装置 | |
JP5510107B2 (ja) | エラー訂正試験方法 | |
JP2006048767A (ja) | 半導体メモリ試験装置 | |
CN116665747A (zh) | 用于系统调试的内部数据可用性 | |
CN106571165B (zh) | 一种ddr器件读写信号的测试方法及装置 | |
US11650898B2 (en) | On-die logic analyzer | |
KR20160076204A (ko) | 데이터 스트로빙 회로 및 이를 이용한 반도체 장치 | |
US20040133835A1 (en) | Characteristic image of electrical data bus | |
TWI511163B (zh) | 記憶體測試方法及裝置 | |
Lingambudi et al. | Timing correlation between clock & data strobe with dynamic rank switching in DDR3 RDIMMs | |
US10192634B2 (en) | Wire order testing method and associated apparatus | |
CN103383864A (zh) | 串行检测集成电路中ram生产缺陷的方法 | |
Lingambudi et al. | Improve timing margins on multi-rank DDR3 RDIMM using read-on die termination sequencing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20141125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141205 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150901 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5975811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |