JP5975066B2 - チャージポンプ回路及びｐｌｌ回路 - Google Patents

Description

本発明は、チャージポンプ回路及びＰＬＬ回路に関する。

入力クロック周波数を逓倍することで高周波のクロック周波数信号を生成するＰＬＬ（Phase Locked Loop）回路に用いられるチャージポンプ回路が知られている（例えば、特許文献１参照）。

図１は、特許文献１に開示されるチャージポンプ回路を示す構成図である。チャージポンプ回路１は、電位ＶＤＤに接続される定電流源Ｉ１と、電位ＶＳＳに接続される定電流源Ｉ２とを備えている。チャージポンプ回路１は、ｐ型ＭＯＳトランジスタＭＰ１のオンにより、定電流源Ｉ１からノード２を介して後段のループフィルタに電流を吐き出し、ｎ型ＭＯＳトランジスタＭＮ１のオンにより、後段のループフィルタからノード２を介して定電流源Ｉ２に電流を引き込む。また、チャージポンプ回路１は、ｐ型ＭＯＳトランジスタＭＰ１の動作に対して反転して動作するｐ型ＭＯＳトランジスタＭＰ２と、ｎ型ＭＯＳトランジスタＭＮ１の動作に対して反転して動作するｎ型ＭＯＳトランジスタＭＮ２とを備えている。

ｐ型ＭＯＳトランジスタＭＰ１，ＭＰ２のうちの一方がオンした際、ノードＮ１の電位が変動すると、定電流源Ｉ１の定電流に誤差が生じる。同様に、ｎ型ＭＯＳトランジスタＭＮ１，ＭＮ２のうちの一方がオンした際、ノードＮ２の電位が変動すると、定電流源I２の定電流に誤差が生じる。チャージポンプ回路１は、それらの誤差を低減するため、ノード２の電圧とノード３の電圧とをアンプ４により同一にすることで、ノードＮ１を常に一定電位にするとともに、ノードＮ２を常に一定電位にしている。

特開２０１１−１３０５１８号公報

しかしながら、従来技術では、ノード２の電圧とノード３の電圧とが同一になるようにアンプ４の出力を入力にフィードバックするため、アンプ４のオフセットや追従性の遅れによって、ノード２とノード３との間に電位差が発生する場合がある。

そのため、ｐ型ＭＯＳトランジスタＭＰ１，ＭＰ２のうちの一方がオンし他方がオフする際、ノード２とノード３の間の電位差によりノードＮ１の電位が変動すると、定電流源Ｉ１の両端電圧の変動が残るので、定電流源Ｉ１の定電流に生じる誤差を十分低減できないおそれがある。

同様に、ｎ型ＭＯＳトランジスタＭＮ１，ＭＮ２のうちの一方がオンし他方がオフする際、ノード２とノード３の間の電位差によりノードＮ２の電位が変動すると、定電流源Ｉ２の両端電圧の変動が残るので、定電流源Ｉ２の定電流に生じる誤差を十分低減できないおそれがある。

そこで、トランジスタの動作が反転する時における定電流回路の両端電圧の変動を抑制できる、チャージポンプ回路及びＰＬＬ回路の提供を目的とする。

一つの案では、
電源ノードに接続される一端を有する定電流回路と、
電流が入出力される第１のノードと、
前記第１のノードとの電位差が所定値以下になるように設定される第２のノードと、
前記第１のノードに接続される一端を有する第１のトランジスタと、
前記第２のノードに接続される一端を有し、前記第１のトランジスタの動作に対して反転して動作する第２のトランジスタと、
前記第１のトランジスタの他端と前記第２のトランジスタの他端とが接続される接続ノードと前記定電流回路の他端との間に接続される第３のトランジスタと、
前記第２のノードに接続されるダイオードと、
前記定電流回路よりも大きな定電流を生成して前記ダイオードに定電流を流す電流生成回路とを備え、
前記第３のトランジスタは、定電圧源に接続されるゲートを有し、定電流源として機能し、
前記電流生成回路は、前記第３のトランジスタのゲートに接続される定電圧源に接続されるゲートを有するトランジスタを備える、チャージポンプ回路が提供される。

一態様によれば、上記の接続ノードの電位が変動しても定電流回路の他端の電圧は一定となるので、トランジスタの動作が反転する時における定電流回路の両端電圧の変動を抑制できる。

特許文献１に開示されるチャージポンプ回路を示す構成図 実施形態に係るチャージポンプ回路の一例を示す構成図 ＭＯＳ（Metal Oxide Semiconductor）トランジスタにおける、ドレイン−ソース間の電圧Ｖｄｓとドレイン電流Ｉｄとの関係の一例を示す図 実施形態に係るチャージポンプ回路の一例の一部を示す構成図 実施形態に係るチャージポンプ回路の一例の一部を示す構成図 実施形態に係るＰＬＬ回路の一例を示す構成図 実施形態に係るＰＬＬ回路が備える電圧制御型発振器において、入力される出力電圧Ｖｏｕｔと出力される出力周波数信号ｆｏｕｔとの関係の一例を示す図 実施形態に係るＰＬＬ回路が備える電圧制御型発振器に入力される出力電圧Ｖｏｕｔの、起動開始時からの時間波形の一例を示す図 実施形態に係るチャージポンプ回路の動作の一例を示すタイムチャート

図２は、チャージポンプ回路（以下、ＣＰ回路と称す。）１０の一例を示す構成図である。ＣＰ回路１０は、トランジスタＳ３１のオンにより、トランジスタＭ３１からノードＡを介して後段のループフィルタに電流を吐き出し、トランジスタＳ３２のオンにより、後段のループフィルタからノードＡを介してトランジスタＭ３３に電流を引き込む回路の一例である。

ＣＰ回路１０は、トランジスタＭ３１と、ノードＡと、ノードＢと、トランジスタＳ３１と、トランジスタＳ３１ｂと、トランジスタＭ３２とを備えている。

トランジスタＭ３１は、電源ノード５０に接続される一端を有する定電流回路の一例である。トランジスタＭ３１は、例えば、定電流源として動作するＰチャネル型ＭＯＳトランジスタであり、電源ノード５０に接続されるソースと、定電圧源６０に接続されるゲートとを有する。

電源ノード５０は、直流の電源電圧ＶＣＣを出力する電源ノードの一例であり、電位が略一定の高電源電位部である。定電圧源６０は、電源電圧ＶＣＣよりも低い定電圧ＶＧ１を出力する定電圧源の一例である。

ノードＡは、電流が入出力される第１のノードの一例であり、ノードＢは、第１のノードとの電位差が所定値以下になるように設定される第２のノードの一例である。ノードＢは、例えば図２の場合、ノードＡとの電位差がトランジスタＭＣ１，ＭＣ２，ＭＤにより所定値以下（具体的には、零又は零の近傍値）になるように設定される。ノードＡとノードＢとの電位差を所定値以下に設定する手段は、トランジスタＭＣ１，ＭＣ２，ＭＤに限られず、他の構成により実現されてもよい。トランジスタＭＣ１，ＭＣ２，ＭＤについては、後述する。

トランジスタＳ３１は、第１のノードに接続される一端を有する第１のトランジスタの一例である。トランジスタＳ３１は、例えば、スイッチとして動作するＰチャネル型ＭＯＳトランジスタであり、ノードＡに接続されるドレインを有する。

トランジスタＳ３１ｂは、第２のノードに接続される一端を有し、第１のトランジスタの動作に対して反転して動作する第２のトランジスタの一例である。トランジスタＳ３１ｂは、例えば、スイッチとして動作するＰチャネル型ＭＯＳトランジスタであり、ノードＢに接続されるドレインを有する。トランジスタＳ３１ｂは、トランジスタＳ３１がオフからオンに切り替わる時にオンからオフに切り替わり、トランジスタＳ３１がオンからオフに切り替わる時にオフからオンに切り替わる。

トランジスタＭ３２は、第１のトランジスタの他端と第２のトランジスタの他端とが接続される接続ノードと定電流回路の他端との間に接続される第３のトランジスタの一例である。トランジスタＭ３２は、例えば、接続ノードＣとトランジスタＭ３１のドレインとの間に接続され、定電流源として動作するＰチャネル型ＭＯＳトランジスタである。トランジスタＭ３２は、例えば、トランジスタＭ３１のドレインに接続されるソースと、定電圧源６１に接続されるゲートとを有する。

接続ノードＣは、トランジスタＳ３１のソースとトランジスタＳ３１ｂのソースとが接続される接続ノードの一例である。定電圧源６１は、定電圧源６０とは異なる定電圧源の一例であり、例えば、定電圧ＶＧ１よりも低い定電圧ＶＧ１ｃを出力する（ＶＧ１＞ＶＧ１ｃ）。

トランジスタＭ３２は、定電圧源６１に接続されるゲートを有し、定電流源として機能する。そのため、トランジスタＭ３２のドレインに接続される接続ノードＣの電位の変動により、トランジスタＭ３２のドレイン−ソース間の電圧Ｖｄｓが変動しても、トランジスタＭ３２のゲート−ソース間の電圧Ｖｇｓは、略一定である。なぜならば、トランジスタＭ３２は、一定のドレイン電流Ｉｄを流す定電流源として機能する飽和領域Ｓ２（図３参照）で動作するため、トランジスタＭ３２のゲート−ソース間の電圧Ｖｇｓは、電圧Ｖｄｓが変動しても、トランジスタＭ３２の一定の閾値電圧Ｖｔｈに等しいからである。

なお、図３は、電圧Ｖｇｓが所定の一定値（≧閾値電圧Ｖｔｈ）であるときの、電圧Ｖｄｓとドレイン電流Ｉｄとの関係の一例を示す図である。電圧Ｖｄｓが増加するにつれてドレイン電流Ｉｄが上昇する線形領域Ｓ１と、電圧Ｖｄｓが増加してもドレイン電流Ｉｄが略一定の飽和領域Ｓ２とは、電圧Ｖｇｓの各値に対して、Ｖｄｓ＝Ｖｇｓ−Ｖｔｈで分けられる。

したがって、図４に示されるように、トランジスタＭ３２のドレイン（接続ノードＣ）の電位が変動しても、トランジスタＭ３１のドレイン電圧は、一定の電圧値（ＶＧ１ｃ＋Ｖｔｈ）となる。よって、トランジスタＭ３１のドレイン−ソース間に印加される両端電圧Ｖｄｓ１は、一定の電圧値（ＶＣＣ−（ＶＧ１ｃ＋Ｖｔｈ））となる。

つまり、図２において、ＣＰ回路１０は、トランジスタＳ３１，Ｓ３１ｂのうちの一方がオンし他方がオフする際、接続ノードＣの電位が変動しても、トランジスタＭ３１の両端電圧Ｖｄｓ１の変動を抑制できる。その結果、トランジスタＳ３１，Ｓ３１ｂのうちの一方がオンし他方がオフする際、例えば、トランジスタＭ３１に流れる定電流がトランジスタＭ３１の両端電圧Ｖｄｓ１の変動により変動することを抑制でき、トランジスタＭ３１に流れる定電流に生じる誤差を十分に低減できる。

また、図２において、ＣＰ回路１０は、トランジスタＭ３３と、トランジスタＳ３２と、トランジスタＳ３２ｂと、トランジスタＭ３４とを備えている。

トランジスタＭ３３は、接地ノード５２に接続される一端を有する定電流回路の一例である。トランジスタＭ３３は、例えば、定電流源として動作するＮチャネル型ＭＯＳトランジスタであり、接地ノード５２に接続されるソースと、定電圧源６２に接続されるゲートとを有する。

接地ノード５２は、略零の接地電圧を出力する電源ノードの一例であり、電位が略一定の低電源電位部である。接地ノード５２は、電源ノード５０よりも低電位のノードである。定電圧源６２は、接地電圧よりも高い定電圧ＶＧ２を出力する定電圧源の一例である。

トランジスタＳ３２は、第１のノードに接続される一端を有する第１のトランジスタの一例である。トランジスタＳ３２は、例えば、スイッチとして動作するＮチャネル型ＭＯＳトランジスタであり、ノードＡに接続されるドレインを有する。

トランジスタＳ３２ｂは、第２のノードに接続される一端を有し、第１のトランジスタの動作に対して反転して動作する第２のトランジスタの一例である。トランジスタＳ３２ｂは、例えば、スイッチとして動作するＮチャネル型ＭＯＳトランジスタであり、ノードＢに接続されるドレインを有する。トランジスタＳ３２ｂは、トランジスタＳ３２がオフからオンに切り替わる時にオンからオフに切り替わり、トランジスタＳ３２がオンからオフに切り替わる時にオフからオンに切り替わる。

トランジスタＭ３４は、第１のトランジスタの他端と第２のトランジスタの他端とが接続される接続ノードと定電流回路の他端との間に接続される第３のトランジスタの一例である。トランジスタＭ３４は、例えば、接続ノードＤとトランジスタＭ３３のドレインとの間に接続され、定電流源として動作するＮチャネル型ＭＯＳトランジスタである。トランジスタＭ３４は、例えば、トランジスタＭ３３のドレインに接続されるソースと、定電圧源６３に接続されるゲートとを有する。

接続ノードＤは、トランジスタＳ３２のソースとトランジスタＳ３２ｂのソースとが接続される接続ノードの一例である。定電圧源６３は、定電圧源６２とは異なる定電圧源の一例であり、例えば、定電圧ＶＧ２よりも高く定電圧ＶＧ１ｃよりも低い定電圧ＶＧ２ｃを出力する（ＶＧ２＜ＶＧ２ｃ＜ＶＧ１ｃ）。

トランジスタＭ３４は、定電圧源６３に接続されるゲートを有し、定電流源として機能する。そのため、トランジスタＭ３４のドレインに接続される接続ノードＤの電位の変動により、トランジスタＭ３４のドレイン−ソース間の電圧Ｖｄｓが変動しても、トランジスタＭ３４のゲート−ソース間の電圧Ｖｇｓは、略一定である。なぜならば、トランジスタＭ３４は、一定のドレイン電流Ｉｄを流す定電流源として機能する飽和領域Ｓ２（図３参照）で動作するため、トランジスタＭ３４のゲート−ソース間の電圧Ｖｇｓは、電圧Ｖｄｓが変動しても、トランジスタＭ３４の一定の閾値電圧Ｖｔｈに等しいからである。

したがって、図５に示されるように、トランジスタＭ３４のドレイン（接続ノードＤ）の電位が変動しても、トランジスタＭ３３のドレイン電圧は、一定の電圧値（ＶＧ２ｃ−Ｖｔｈ）となる。よって、トランジスタＭ３３のドレイン−ソース間に印加される両端電圧Ｖｄｓ３は、一定の電圧値（ＶＧ２ｃ−Ｖｔｈ）となる。

つまり、図２において、ＣＰ回路１０は、トランジスタＳ３２，Ｓ３２ｂのうちの一方がオンし他方がオフする際、接続ノードＤの電位が変動しても、トランジスタＭ３３の両端電圧Ｖｄｓ３の変動を抑制できる。その結果、トランジスタＳ３２，Ｓ３２ｂのうちの一方がオンし他方がオフする際、例えば、トランジスタＭ３３に流れる定電流がトランジスタＭ３３の両端電圧Ｖｄｓ３の変動により変動することを抑制でき、トランジスタＭ３３に流れる定電流に生じる誤差を十分に低減できる。

図６は、ＣＰ回路１０を備えるＰＬＬ回路１２の一例を示す構成図である。本実施例のＰＬＬ回路１２は、例えばデジタル回路を駆動するクロックの高周波化（数十ＭＨｚ）に対応して、マイクロコンピュータなどから送られてくる基準周波数を逓倍して高周波の周波数を生成する回路である。図６に示す如く、ＰＬＬ回路１２は、ＰＦＤ回路１４と、ＣＰ回路１０と、ＬＰＦ回路１６と、ＶＣＯ回路１８と、ＤＩＶ回路２０とを備えている。

ＰＦＤ回路１４は、マイクロコンピュータなどから供給される所定周波数（例えば、２ＭＨｚ）以下のクロックを示す基準周波数信号ｆｒｅｆと、本実施例のＰＬＬ回路１２の出力周波数信号ｆｏｕｔを１／Ｎ（但し、Ｎは整数である。）倍した周波数信号ｆｄｉｖｏｕｔと、の位相及び周波数を比較する位相周波数比較器である。ＰＦＤ回路１４は、入力される基準周波数信号ｆｒｅｆと周波数信号ｆｄｉｖｏｕｔとの位相差に応じた位相差信号を出力する。

ＰＦＤ回路１４の出力端子には、ＣＰ回路１０の入力端子が接続されている。ＣＰ回路１０は、後に詳述する如く、ＰＦＤ回路１４から供給される位相差信号に応じた電荷をノードＡから出力する回路である。ＰＦＤ回路１４から出力される位相差信号は、ＣＰ回路１０の出力電流をノードＡから外部に向けて出力するためのアップ信号ＵＰ、及び、ＣＰ回路１０のノードＡに外部から電流を引き込むためのダウン信号ＤＮの何れかである。ＣＰ回路１０は、ＰＦＤ回路１４から供給されるアップ信号ＵＰ及びダウン信号ＤＮに応じて電荷をノードＡから出力する。具体的には、アップ信号ＵＰがハイレベルであるときは電荷はノードＡを介して外部に向けて出力され、また、ダウン信号ＤＮがハイレベルであるときは外部からノードＡを介して電荷が引き込まれる。

ＣＰ回路１０の出力端子には、ノードＡに接続されるＬＰＦ回路１６の入力端子が接続されている。ＬＰＦ回路１６は、主に抵抗とコンデンサとからなるローパスフィルタであって、ＣＰ回路１０から供給される電荷を蓄えることが可能なループフィルタである。ＬＰＦ回路１６は、ＣＰ回路１０の電荷の入出力に応じて充電し又は放電する。ＬＰＦ回路１６に電荷が溜まると、その溜まった電荷量に応じた出力電圧Ｖｏｕｔが発生する。

ＣＰ回路１０の出力端子には、ノードＡに接続されるＶＣＯ回路１８の入力端子が接続されている。ＶＣＯ回路１８は、ＬＰＦ回路１６に蓄えられた電荷により発生した出力電圧Ｖｏｕｔの電圧値に応じた周波数で発振する電圧制御型発振器である。ＶＣＯ回路１８は、ＬＰＦ回路１６からの出力電圧Ｖｏｕｔに基づいて、ＰＬＬ回路１２に入力した基準周波数信号ｆｒｅｆを逓倍した高周波の出力周波数信号ｆｏｕｔをＰＬＬ回路１２の出力として出力する。具体的には、図７に示す如き関係に従って出力電圧Ｖｏｕｔが高いほど高周波の出力周波数信号ｆｏｕｔを出力する。

ＶＣＯ回路１８の出力端子には、ＤＩＶ回路２０の入力端子が接続されている。ＤＩＶ回路２０は、ＶＣＯ回路１８の出力した出力周波数信号ｆｏｕｔを所定の分周比Ｎで分周する分周器である。ＤＩＶ回路２０は、ＶＣＯ回路１８の出力周波数信号ｆｏｕｔを１／Ｎ倍した周波数信号ｆｄｉｖｏｕｔを出力する。ＤＩＶ回路２０の出力する周波数信号ｆｄｉｖｏｕｔは、上記したＰＦＤ回路１４に供給される。

ＣＰ回路１０は、上述の如く、トランジスタＳ３１，Ｓ３１ｂ，Ｓ３２，Ｓ３２ｂを備えている。

トランジスタＳ３１は、ＰＦＤ回路１４から供給されるアップ信号ＵＰが入力されるゲートを有し、アップ信号ＵＰの論理レベルに応じてオンオフする。トランジスタＳ３１は、アップ信号ＵＰがハイレベルであるときオフし、アップ信号ＵＰがローレベルであるときオンする。

トランジスタＳ３１ｂは、ＰＦＤ回路１４から供給される反転信号ＵＰＢが入力されるゲートを有し、反転信号ＵＰＢの論理レベルに応じてオンオフする。反転信号ＵＰＢは、アップ信号ＵＰの論理レベルに対して反転した信号であり、アップ信号ＵＰがハイレベルであるときローレベルであり、アップ信号ＵＰがローレベルであるときハイレベルである。トランジスタＳ３１ｂは、反転信号ＵＰＢがハイレベルであるときオフし、反転信号ＵＰＢがローレベルであるときオンする。

トランジスタＳ３２は、ＰＦＤ回路１４から供給されるダウン信号ＤＮが入力されるゲートを有し、ダウン信号ＤＮの論理レベルに応じてオンオフする。トランジスタＳ３２は、ダウン信号ＤＮがハイレベルであるときオンし、ダウン信号ＤＮがローレベルであるときオフする。

トランジスタＳ３２ｂは、ＰＦＤ回路１４から供給される反転信号ＤＮＢが入力されるゲートを有し、反転信号ＤＮＢの論理レベルに応じてオンオフする。反転信号ＤＮＢは、ダウン信号ＤＮの論理レベルに対して反転した信号であり、ダウン信号ＤＮがハイレベルであるときローレベルであり、ダウン信号ＤＮがローレベルであるときハイレベルである。トランジスタＳ３２ｂは、反転信号ＤＮＢがハイレベルであるときオンし、反転信号ＤＮＢがローレベルであるときオフする。

ＣＰ回路１０は、ダイオードＭＤと、トランジスタＭＣ１，ＭＣ２とを備えている。ダイオードＭＤは、ノードＢに接続される一端を有するダイオードの一例である。図示の場合、ダイオードＭＤは、ダイオード接続されたトランジスタを有し、ダイオード接続されたトランジスタによってダイオードとして機能する回路である。トランジスタＭＣ１，ＭＣ２は、トランジスタＭ３３，Ｍ３４よりも大きな定電流を生成してダイオードＭＤに定電流を流す電流生成回路の一例である。

ＣＰ回路１０は、ダイオードＭＤとトランジスタＭＣ１，ＭＣ２を備えることにより、ノードＡとノードＢとの電位差が所定値以下になるようにノードＢの電圧を設定できる。また、ノードＢの電圧がダイオードＭＤによって設定されるため、トランジスタＳ３１ｂのオンによりノードＢを介してダイオードＭＤに電流が流れ込んでも、ダイオードＭＤの順方向電圧で決まる一定値にノードＢの電圧をクランプできる。

また、トランジスタＭＣ１，ＭＣ２は、トランジスタＭ３３，Ｍ３４よりも大きな定電流を生成することによって、ノードＢに接続されるトランジスタＳ３２ｂのオンによりトランジスタＭ３３，Ｍ３４に電流が流れても、ダイオードＭＤに流れる電流が不足することを防止できる。

トランジスタＭＣ１に流れる定電流の電流値は、例えばトランジスタＭＣ１のサイズをトランジスタＭ３３よりも大きくすることにより、トランジスタＭ３３に流れる定電流の電流値よりも大きくなるように設定可能である。同様に、トランジスタＭＣ２に流れる定電流の電流値は、例えばトランジスタＭＣ２のサイズをトランジスタＭ３４よりも大きくすることにより、トランジスタＭ３４に流れる定電流の電流値よりも大きくなるように設定可能である。

トランジスタＭＣ１は、例えば、トランジスタＭ３１の一端と同じ電源ノード５０に接続される一端を有する定電流回路の一例である。トランジスタＭＣ１は、例えば、定電流源として機能するＰチャネル型ＭＯＳトランジスタであり、電源ノード５０に接続されるソースと、定電圧源６０に接続されるゲートと、トランジスタＭＣ２のソースに接続されるドレインとを有する。

トランジスタＭＣ２は、例えば、トランジスタＭ３２のゲートと同じ定電圧源６１に接続されるゲートを有する定電流回路の一例である。トランジスタＭＣ２は、例えば、定電流源として機能するＰチャネル型ＭＯＳトランジスタであり、トランジスタＭＣ１のドレインに接続されるソースと、定電圧源６１に接続されるゲートと、ノードＢに接続されるドレインとを有する。

なお、トランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，ＭＣ１，ＭＣ２は、いずれも、図３に示す線形領域Ｓ１ではなく飽和領域Ｓ２で動作し、一定値の電流を流通させる定電流源として機能する。

ダイオードＭＤは、例えば、ダイオード接続されたトランジスタが直列に複数接続された構成を有し、ノードＢの電圧を一定値にクランプするクランプ回路である。図示のダイオードＭＤは、ダイオード接続されたトランジスタＭＤ１と、ダイオード接続されたトランジスタＭＤ２とが直列に接続された構成を有している。トランジスタＭＤ１，ＭＤ２は、それぞれ、例えば、ゲートとドレインが接続された（すなわち、ダイオード接続された）Ｎチャネル型ＭＯＳトランジスタである。

ダイオード接続されたトランジスタが直列に接続されるだけでは、ノードＢの電圧を、ダイオード接続されたトランジスタの閾値電圧Ｖｔｈの整数倍の値にしか設定できず、連続的な任意の値に設定できない。そのため、ノードＡとノードＢとの電位差が最大で（Ｖｔｈ／２）だけずれる。しかしながら、ノードＡとノードＢとの電位差が最大で（Ｖｔｈ／２）だけずれていても、その電位差はトランジスタＭ３２，Ｍ３４のドレイン−ソース間の電圧Ｖｄｓで吸収されるので、トランジスタＭ３１の両端電圧Ｖｄｓ１及びトランジスタＭ３３の両端電圧Ｖｄｓ３の変動の抑制が可能となる。

ダイオード接続されたトランジスタの閾値電圧をＶｔｈ、ＶＣＯ回路１８の出力周波数信号ｆｏｕｔが目標周波数ｆｏｕｔ＊（＝ＰＬＬ回路１２の出力目標値）に一致する時のＶＣＯ回路１８の入力電圧をＶｉｎ＊（＝ＬＰＦ回路１６の出力電圧Ｖｏｕｔ＊）とする。このとき、ダイオード接続されたトランジスタがダイオードＭＤにおいて直列に接続される個数ｎは、
（ｎ−０．５）×Ｖｔｈ＜Ｖｉｎ＊＜（ｎ＋０．５）×Ｖｔｈ
・・・式１
を満たす正の整数が選択されるとよい。式１を満たす個数ｎが選択されることにより、ノードＡとノードＢとの電位差を最小化できる。なお、図示の場合、ｎ＝２である。

図８は、ＰＬＬ回路１２が備えるＶＣＯ回路１８の入力電圧Ｖｉｎ（すなわち、ＬＰＦ回路１６の出力電圧Ｖｏｕｔ）の、起動開始時（時刻ｔ＝ｔ０）からの時間波形の一例を示す図である。

ＰＬＬ回路１２の起動時（時刻ｔ＝ｔ０以後）は、起動開始当初は出力周波数信号ｆｏｕｔが目標周波数ｆｏｕｔ＊よりも低いので、ＣＰ回路１０がＬＰＦ回路１６に向けて電荷を送ることでそのＬＰＦ回路１６が充電され、その出力電圧Ｖｏｕｔが徐々に上昇する。そして、出力周波数信号ｆｏｕｔが目標周波数ｆｏｕｔ＊よりも高くなると、ＣＰ回路１０がＬＰＦ回路１６の電荷を引き込むことでそのＬＰＦ回路１６が放電され、その出力電圧Ｖｏｕｔが徐々に低下する。かかる出力電圧Ｖｏｕｔの上昇と低下とが繰り返されることで出力周波数信号ｆｏｕｔが目標周波数ｆｏｕｔ＊付近で安定すると、出力電圧Ｖｏｕｔを所望の出力電圧Ｖｏｕｔ＊付近で一定に維持させることで出力周波数信号ｆｏｕｔを目標周波数ｆｏｕｔ＊付近で固定させる周波数ロックが行われる。

上記の周波数ロック開始後（時刻ｔ＝ｔＬ以後）は、ＰＬＬ回路１２において発振周波数の微調整が行われる。具体的には、ＣＰ回路１０が各トランジスタＳ３１，Ｓ３１ｂ，Ｓ３２，Ｓ３２ｂに対するスイッチ動作を以下の如く行う。

図９は、ＰＬＬ回路１２が備えるＣＰ回路１０の動作の一例を示すタイムチャートである。

まず、出力電圧Ｖｏｕｔを一定に維持して出力周波数信号ｆｏｕｔを固定させるべくトランジスタＳ３１及びトランジスタＳ３２が共にオンされている状態から、その出力電圧Ｖｏｕｔを微減させるべくトランジスタＳ３１がオンからオフへ切り替わる（時刻ｔ１）。

トランジスタＳ３２がオンされたままトランジスタＳ３１がオンからオフへ切り替わると、同時にトランジスタＳ３１ｂがオフからオンへ切り替わる。かかるスイッチ切り替えが行われると、トランジスタＭ３１のソースとトランジスタＭ３２のドレインとの間の電圧は、電源電圧ＶＣＣと出力電圧Ｖｏｕｔとの電圧差（ＶＣＣ−Ｖｏｕｔ）から電源電圧ＶＣＣとノードＢでの電圧Ｖｘとの電圧差（ＶＣＣ−Ｖｘ）へ変化する。

時刻ｔ１でのスイッチ切り替え時、トランジスタＭ３１のドレイン電圧は（ＶＧ１ｃ＋Ｖｔｈ）に保たれるため、ノードＡとノードＢとの電位差（Ｖｏｕｔ−Ｖｘ）は、トランジスタＭ３２のドレイン−ソース間の電圧Ｖｄｓ２の上昇分として吸収される。よって、時刻ｔ１でのスイッチ切り替えの前後で、トランジスタＭ３１の両端電圧Ｖｄｓ１の変動が抑制可能となるので、トランジスタＭ３１を流れる一定のドレイン電流Ｉｄ１の変化が小さく抑えられる。

また、上記の如くトランジスタＳ３１ｂがオフからオンへ切り替わった際、トランジスタＳ３２ｂはオフしたままである。この場合、そのスイッチ切り替え後、トランジスタＭ３１を流れる一定のドレイン電流Ｉｄ１はノードＢを経由してダイオードＭＤに流入する。しかし、ノードＢの電圧Ｖｘは、ダイオードＭＤの閾値（この場合、２Ｖｔｈ）でクランプされるので、ほとんど変化しない。

次に、トランジスタＳ３１がオフしたままトランジスタＳ３２がオンからオフへ切り替わる（時刻ｔ２）。

トランジスタＳ３１がオフしたままトランジスタＳ３２がオンからオフへ切り替わると、同時にトランジスタＳ３２ｂがオフからオンへ切り替わる。かかるスイッチ切り替えが行われると、トランジスタＭ３３のソースとトランジスタＭ３４のドレインとの間の電圧は、出力電圧Ｖｏｕｔと接地電圧との電圧差（すなわち、Ｖｏｕｔ）からノードＢでの電圧Ｖｘと接地電圧との電圧差（すなわち、Ｖｘ）へ変化する。

時刻ｔ２でのスイッチ切り替え時、トランジスタＭ３３のドレイン電圧は（ＶＧ２ｃ−Ｖｔｈ）に保たれるため、ノードＡとノードＢとの電位差（Ｖｘ−Ｖｏｕｔ）は、トランジスタＭ３４のドレイン−ソース間の電圧Ｖｄｓ４の降下分として吸収される。よって、時刻ｔ２でのスイッチ切り替えの前後で、トランジスタＭ３３の両端電圧Ｖｄｓ３の変動が抑制可能となるので、トランジスタＭ３３を流れる一定のドレイン電流Ｉｄ３の変化が小さく抑えられる。

また、上記の如くトランジスタＳ３２ｂがオフからオンへ切り替わった際、トランジスタＳ３１ｂはオンしたままである。この場合、そのスイッチ切り替え後、トランジスタＭ３１から流出したドレイン電流Ｉｄ１がトランジスタＳ３１ｂを流れ、かつ、トランジスタＭ３３に流入するドレイン電流Ｉｄ２がトランジスタＳ３２ｂを流れることで、ドレイン電流Ｉｄ１とドレイン電流Ｉｄ２とが相殺し合う。よって、ノードＢ側からトランジスタＭＤ側へ流れ込む電流はほとんどないので、トランジスタＭＣ１，ＭＣ２からダイオードＭＤに流れ込む電流により、ノードＢの電圧Ｖｘは、時刻ｔ２，ｔ３以降、ほとんど変化しない。

次に、トランジスタＳ３１ｂ及びトランジスタＳ３２ｂが共にオンされている状態から、出力電圧Ｖｏｕｔを微増させるべくトランジスタＳ３１ｂがオンからオフへ切り替わると共にトランジスタＳ３１がオフからオンへ切り替わる（時刻ｔ４）。

かかるスイッチ切り替えが行われると、トランジスタＭ３１のソースとトランジスタＭ３２のドレインとの間の電圧は、電源電圧ＶＣＣとノードＢでの電圧Ｖｘとの電圧差（ＶＣＣ−Ｖｘ）から電源電圧ＶＣＣと出力電圧Ｖｏｕｔとの電圧差（ＶＣＣ−Ｖｏｕｔ）へ変化する。

時刻ｔ４でのスイッチ切り替え時、トランジスタＭ３１のドレイン電圧は（ＶＧ１ｃ＋Ｖｔｈ）に保たれるため、ノードＡとノードＢとの電位差（Ｖｘ−Ｖｏｕｔ）は、トランジスタＭ３２のドレイン−ソース間の電圧Ｖｄｓ２の降下分として吸収される。よって、時刻ｔ４でのスイッチ切り替えの前後で、トランジスタＭ３１の両端電圧Ｖｄｓ１の変動が抑制可能となるので、トランジスタＭ３１を流れる一定のドレイン電流Ｉｄ１の変化が小さく抑えられる。

また、上記の如くトランジスタＳ３１ｂがオンからオフへ切り替わった際、トランジスタＳ３２ｂはオンしたままである。この場合、そのスイッチ切り替え後、トランジスタＭＣ１，ＭＣ２からの電流はノードＢを経由してトランジスタＭ３３に流入する。しかし、トランジスタＭＣ１，ＭＣ２を流れる電流はトランジスタＭ３３を流れる電流よりも大きいため、トランジスタＭＣ１，ＭＣ２からの電流はダイオードＭＤにも流入する。よって、ノードＢで発生しているダイオードＭＤの閾値（この場合、２Ｖｔｈ）は維持される。

次に、トランジスタＳ３１がオンしたままトランジスタＳ３２がオフからオンへ切り替わる（時刻ｔ５）。

トランジスタＳ３１がオンしたままトランジスタＳ３２がオフからオンへ切り替わると、同時にトランジスタＳ３２ｂがオンからオフへ切り替わる。かかるスイッチ切り替えが行われると、トランジスタＭ３３のソースとトランジスタＭ３４のドレインとの間の電圧は、ノードＢでの電圧Ｖｘと接地電圧との電圧差（すなわち、Ｖｘ）から出力電圧Ｖｏｕｔと接地電圧との電圧差（すなわち、Ｖｏｕｔ）へ変化する。

時刻ｔ５でのスイッチ切り替え時、トランジスタＭ３３のドレイン電圧は（ＶＧ２ｃ−Ｖｔｈ）に保たれるため、ノードＡとノードＢとの電位差（Ｖｏｕｔ−Ｖｘ）は、トランジスタＭ３４のドレイン−ソース間の電圧Ｖｄｓ４の上昇分として吸収される。よって、時刻ｔ５でのスイッチ切り替えの前後で、トランジスタＭ３３の両端電圧Ｖｄｓ３の変動が抑制可能となるので、トランジスタＭ３３を流れる一定のドレイン電流Ｉｄ３の変化が小さく抑えられる。

また、上記の如くトランジスタＳ３２ｂがオンからオフへ切り替わった際、トランジスタＳ３１ｂはオフしたままである。この場合、そのスイッチ切り替え後、トランジスタＭ３１，Ｍ３３からダイオードＭＤに流れ込む電荷はほとんどないので、トランジスタＭＣ１，ＭＣ２からトランジスタＭＤに流れ込む電流により、ノードＢの電圧Ｖｘは、時刻ｔ５，ｔ６以降、ほとんど変化しない。

このように、本実施例のＰＬＬ回路１２において、ＰＦＤ回路１４は、基準周波数信号ｆｒｅｆと出力周波数信号ｆｏｕｔを分周比Ｎで分周したフィードバック周波数信号ｆｄｉｖｏｕｔとの位相差に基づく制御信号（アップ信号ＵＰやダウン信号ＤＮなど）を生成する。ＣＰ回路１０は、ＰＦＤ回路１４からの制御信号に従って、スイッチＳ３１，Ｓ３１ｂ，Ｓ３２，Ｓ３２ｂをオン／オフ動作させる。かかるスイッチ動作が行われると、ＣＰ回路１０のトランジスタＭ３１又はトランジスタＭ３３からＬＰＦ回路１６に送られる電荷量が調整される。これにより、ＶＣＯ回路１８に入力される電圧が調整され、そのＶＣＯ回路１８から出力される出力周波数信号ｆｏｕｔが制御される。従って、本実施例のＰＬＬ回路１２によれば、低周波の基準周波数信号ｆｒｅｆを逓倍した高周波の出力周波数信号ｆｏｕｔを出力することができる。

また、本実施例のＣＰ回路１０においては、出力電圧Ｖｏｕｔ又はＰＬＬ回路１２の出力周波数信号ｆｏｕｔを調整すべく、トランジスタＳ３１がオンからオフへ切り替わったときは、同時に、トランジスタＳ３１のソースに接続されるソースを有するトランジスタＳ３１ｂがオフからオンへ切り替わる。また、トランジスタＳ３１がオフからオンへ切り替わったときは、同時に、トランジスタＳ３１ｂがオンからオフへ切り替わる。同様に、トランジスタＳ３２がオンからオフへ切り替わったときは、同時に、トランジスタＳ３２のソースに接続されるソースを有するトランジスタＳ３２ｂがオフからオンへ切り替わる。また、トランジスタＳ３２がオフからオンへ切り替わったときは、同時に、トランジスタＳ３２ｂがオンからオフへ切り替わる。

上記のスイッチ切り替えが行われると、その切り替え前後で、トランジスタＭ３１を流れた電流の経路がトランジスタＭ３１の下流側においてトランジスタＳ３１側とトランジスタＳ３１ｂ側との間で切り替わるので、トランジスタＭ３１を電流が流れる状態が維持される。又は、トランジスタＭ３３を流れる電流の経路がトランジスタＭ３３の上流側においてトランジスタＳ３２側とトランジスタＳ３２ｂ側との間で切り替わるので、トランジスタＭ３３を電流が流れる状態が維持される。このため、本実施例によれば、スイッチ切り替え時にトランジスタＭ３１，Ｍ３３がオフするのを防ぐことができるので、トランジスタＭ３１，Ｍ３３の、定電流を流すうえでの追従性を向上させることができる。

また、本実施例のＣＰ回路１０において、トランジスタＭ３２は、定電圧源６１に接続されるゲートを有し、定電流源として機能する。これにより、トランジスタＳ３１，Ｓ３１ｂのうち一方がオンし他方がオフする際、ノードＡとノードＢの間の電位差により接続ノードＣの電位が変動しても、トランジスタＭ３２のゲート−ソース間の電圧Ｖｇｓは、略一定である。したがって、トランジスタＳ３１，Ｓ３１ｂのうちの一方がオンし他方がオフする際、トランジスタＭ３１の両端電圧Ｖｄｓ１の変動を抑制できるので、トランジスタＭ３１に流れる定電流がトランジスタＭ３１の両端電圧Ｖｄｓ１の変動により変動することを抑制できる。その結果、出力電圧Ｖｏｕｔ及び出力周波数信号ｆｏｕｔの変動も抑制できる。

同様に、本実施例のＣＰ回路１０において、トランジスタＭ３４は、定電圧源６３に接続されるゲートを有し、定電流源として機能する。これにより、トランジスタＳ３２，Ｓ３２ｂのうち一方がオンし他方がオフする際、ノードＡとノードＢの間の電位差により接続ノードＤの電位が変動しても、トランジスタＭ３４のゲート−ソース間の電圧Ｖｇｓは、略一定である。したがって、トランジスタＳ３２，Ｓ３２ｂのうちの一方がオンし他方がオフする際、トランジスタＭ３３の両端電圧Ｖｄｓ３の変動を抑制できるので、トランジスタＭ３３に流れる定電流がトランジスタＭ３３の両端電圧Ｖｄｓ３の変動により変動することを抑制できる。その結果、出力電圧Ｖｏｕｔ及び出力周波数信号ｆｏｕｔの変動も抑制できる。

また、本実施例のＣＰ回路１０によれば、ノードＡとノードＢとの電圧を一致させるため、図１のように、オペアンプや位相補償キャパシタなどを用いたフィードバック回路を採用しなくてもよくなる。

オペアンプは、ＩＣ内部で常に動作するため、消費電流を増大させる負荷となる。また、位相補償キャパシタは、発振抑制のために必要な素子であるが、一般的に数十ｐＦの容量値を有するため、ＩＣ内部で多くの面積を要する。従って、本実施例によれば、トランジスタＭ３１，Ｍ３３の電流出力の安定性の向上を、オペアンプや位相補償キャパシタなどを用いたフィードバック回路を採用した回路に比べて、簡素かつ安価な構成でコンパクトに実現することが可能である。

以上、チャージポンプ回路及びＰＬＬ回路を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

１０ チャージポンプ回路（ＣＰ回路）
１２ ＰＬＬ回路
１４ ＰＦＤ回路
１６ ＬＰＦ回路
１８ ＶＣＯ回路
２０ ＤＩＶ回路
５０ 電源ノード（第１の電源ノードの一例）
５２ 接地ノード（第２の電源ノードの一例）
６０ 定電圧源（第３の定電圧源の一例）
６１ 定電圧源（第１の定電圧源の一例）
６２ 定電圧源（第４の定電圧源の一例）
６３ 定電圧源（第２の定電圧源の一例）
Ｍ３１ トランジスタ（第１の定電流回路の一例）
Ｍ３３ トランジスタ（第２の定電流回路の一例）
Ｓ３１ トランジスタ（第１のハイサイドトランジスタの一例）
Ｓ３２ トランジスタ（第１のローサイドトランジスタの一例）
Ｓ３１ｂ トランジスタ（第２のハイサイドトランジスタの一例）
Ｓ３２ｂ トランジスタ（第２のローサイドトランジスタの一例）
Ｍ３２ トランジスタ（第３のハイサイドトランジスタの一例）
Ｍ３４ トランジスタ（第３のローサイドトランジスタの一例）
Ｃ 接続ノード（第１の接続ノードの一例）
Ｄ 接続ノード（第２の接続ノードの一例）
ｆｒｅｆ 基準周波数
ｆｄｉｖｏｕｔ フィードバック周波数
ｆｏｕｔ 出力周波数
ｆｏｕｔ＊ 目標周波数
ＶＣＣ 電源電圧
Ｖｏｕｔ 出力電圧
Ｖｘ 入力端子Ｂでの電圧

Claims (6)

1. 電源ノードに接続される一端を有する定電流回路と、
   電流が入出力される第１のノードと、
   前記第１のノードとの電位差が所定値以下になるように設定される第２のノードと、
   前記第１のノードに接続される一端を有する第１のトランジスタと、
   前記第２のノードに接続される一端を有し、前記第１のトランジスタの動作に対して反転して動作する第２のトランジスタと、
   前記第１のトランジスタの他端と前記第２のトランジスタの他端とが接続される接続ノードと前記定電流回路の他端との間に接続される第３のトランジスタと、
   前記第２のノードに接続されるダイオードと、
   前記定電流回路よりも大きな定電流を生成して前記ダイオードに定電流を流す電流生成回路とを備え、
   前記第３のトランジスタは、定電圧源に接続されるゲートを有し、定電流源として機能し、
   前記電流生成回路は、前記第３のトランジスタのゲートに接続される定電圧源に接続されるゲートを有するトランジスタを備える、チャージポンプ回路。
2. 前記定電流回路は、前記第３のトランジスタのゲートに接続される定電圧源とは異なる定電圧源に接続されるゲートを有するトランジスタである、請求項１に記載のチャージポンプ回路。
3. 第１の電源ノードに接続される一端を有する第１の定電流回路と、
   前記第１の電源ノードよりも低電位の第２の電源ノードに接続される一端を有する第２の定電流回路と、
   電流が入出力される第１のノードと、
   前記第１のノードとの電位差が所定値以下になるように設定される第２のノードと、
   前記第１のノードに接続される一端を有する第１のハイサイドトランジスタと、
   前記第１のノードに接続される一端を有する第１のローサイドトランジスタと、
   前記第２のノードに接続される一端を有し、前記第１のハイサイドトランジスタの動作に対して反転して動作する第２のハイサイドトランジスタと、
   前記第２のノードに接続される一端を有し、前記第１のローサイドトランジスタの動作に対して反転して動作する第２のローサイドトランジスタと、
   前記第１のハイサイドトランジスタの他端と前記第２のハイサイドトランジスタの他端とが接続される第１の接続ノードと前記第１の定電流回路の他端との間に接続される第３のハイサイドトランジスタと、
   前記第１のローサイドトランジスタの他端と前記第２のローサイドトランジスタの他端とが接続される第２の接続ノードと前記第２の定電流回路の他端との間に接続される第３のローサイドトランジスタと、
   前記第２のノードに接続されるダイオードと、
   前記第２の定電流回路よりも大きな定電流を生成して前記ダイオードに定電流を流す電流生成回路とを備え、
   前記第３のハイサイドトランジスタは、第１の定電圧源に接続されるゲートを有し、定電流源として機能し、
   前記第３のローサイドトランジスタは、前記第１の定電圧源よりも低電圧の第２の定電圧源に接続されるゲートを有し、定電流源として機能し、
   前記電流生成回路は、前記第１の定電圧源に接続されるゲートを有するトランジスタを備える、チャージポンプ回路。
4. 前記第１の定電流回路は、前記第１の定電圧源よりも高電圧の第３の定電圧源に接続されるゲートを有するトランジスタであり、
   前記第２の定電流回路は、前記第２の定電圧源よりも低電圧の第４の定電圧源に接続されるゲートを有するトランジスタである、請求項３に記載のチャージポンプ回路。
5. 前記ダイオードは、ダイオード接続されたトランジスタを有する、請求項１から４のいずれか一項に記載のチャージポンプ回路。
6. 入力される基準周波数信号と所定周波数信号との位相差に応じた位相差信号を出力する位相周波数比較器と、
   前記位相周波数比較器から出力される前記位相差信号に応じて、前記第１のハイサイドトランジスタ、前記第１のローサイドトランジスタ、前記第２のハイサイドトランジスタ及び前記第２のローサイドトランジスタを動作させ、電荷を前記第１のノードから出力する請求項３又は４に記載のチャージポンプ回路と、
   前記チャージポンプ回路から出力される前記電荷を蓄えるループフィルタと、
   前記ループフィルタに蓄えられている前記電荷により発生する電圧に応じた周波数で発振することにより、前記基準周波数信号を所定比で倍した出力周波数信号を出力する電圧制御型発振器と、
   前記電圧制御型発振器から出力される前記出力周波数信号を前記所定比で分周して前記所定周波数信号を出力する分周器とを備える、ＰＬＬ回路。
   

Images