[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5948698B2 - Ultraviolet light emitting device and manufacturing method thereof - Google Patents

Ultraviolet light emitting device and manufacturing method thereof Download PDF

Info

Publication number
JP5948698B2
JP5948698B2 JP2012091764A JP2012091764A JP5948698B2 JP 5948698 B2 JP5948698 B2 JP 5948698B2 JP 2012091764 A JP2012091764 A JP 2012091764A JP 2012091764 A JP2012091764 A JP 2012091764A JP 5948698 B2 JP5948698 B2 JP 5948698B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
ultraviolet light
single crystal
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012091764A
Other languages
Japanese (ja)
Other versions
JP2013222746A (en
Inventor
隆好 高野
隆好 高野
椿 健治
健治 椿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2012091764A priority Critical patent/JP5948698B2/en
Priority to PCT/JP2013/001076 priority patent/WO2013153729A1/en
Priority to TW102107321A priority patent/TWI485882B/en
Publication of JP2013222746A publication Critical patent/JP2013222746A/en
Application granted granted Critical
Publication of JP5948698B2 publication Critical patent/JP5948698B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02414Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、紫外発光素子およびその製造方法に関するものである。   The present invention relates to an ultraviolet light emitting device and a method for manufacturing the same.

可視光〜紫外線の波長域で発光する窒化物半導体発光素子は、低消費電力、小型という利点から、衛生、医療、工業、照明、精密機械などの様々な分野への応用が期待されており、青色光の波長域など、一部の波長域では既に実用化に至っている。   Nitride semiconductor light-emitting elements that emit light in the visible to ultraviolet wavelength range are expected to be applied in various fields such as hygiene, medical, industrial, lighting, and precision machinery because of their low power consumption and small size. It has already been put into practical use in some wavelength regions such as the blue light wavelength region.

しかしながら、窒化物半導体発光素子においては、青色光を発光する窒化物半導体発光素子(以下、青色発光素子と称する)に限らず、発光効率および光出力の、より一層の向上が望まれている。特に、紫外線の波長域の光を発光する窒化物半導体発光素子(以下、紫外発光素子と称する)は、現状では、青色発光素子に比べて外部量子効率および光出力が著しく劣るという問題が実用化への大きな障壁となっている。その原因の一つしては、発光層の発光効率(以下、内部量子効率と称する)が低いことが挙げられる。   However, nitride semiconductor light emitting devices are not limited to nitride semiconductor light emitting devices that emit blue light (hereinafter referred to as blue light emitting devices), and further improvements in light emission efficiency and light output are desired. In particular, nitride semiconductor light-emitting elements that emit light in the ultraviolet wavelength region (hereinafter referred to as ultraviolet light-emitting elements) are currently in practical use due to their significantly lower external quantum efficiency and light output than blue light-emitting elements. It has become a big barrier to. One of the causes is that the light emitting layer has low light emission efficiency (hereinafter referred to as internal quantum efficiency).

窒化物半導体結晶により構成される発光層の内部量子効率は、貫通転位の影響を受ける。ここで、貫通転位の転位密度が高い場合には、非発光再結合が支配的になり、内部量子効率を低下させる原因となる。   The internal quantum efficiency of the light emitting layer formed of the nitride semiconductor crystal is affected by threading dislocations. Here, when the dislocation density of threading dislocations is high, non-radiative recombination becomes dominant, which causes a decrease in internal quantum efficiency.

これに対し、230nm〜350nmの紫外波長領域で発光する深紫外発光素子に関しては、サファイア(0001)基板上にAlN高品質バッファ成長構造を設けることで発光効率を向上させたものが提案されている(特許文献1)。   On the other hand, with respect to the deep ultraviolet light emitting device that emits light in the ultraviolet wavelength region of 230 nm to 350 nm, a light emitting efficiency improved by providing an AlN high quality buffer growth structure on a sapphire (0001) substrate has been proposed. (Patent Document 1).

上述のAlN高品質バッファ成長構造は、サファイア(0001)基板上に順次形成された、AlN核形成層と、パルス供給AlN層と、連続成長AlN層とを有している。   The AlN high-quality buffer growth structure described above has an AlN nucleation layer, a pulse supply AlN layer, and a continuously grown AlN layer, which are sequentially formed on a sapphire (0001) substrate.

AlN核形成層と、パルス供給AlN層と、連続成長AlN層とは、MOCVD装置により形成されている。AlN核形成層は、NH3パルス供給法を用い第1の成長モードである初期核形成モードで成長され、パルス供給AlN層は、NH3パルス供給法を用い第2の成長モードである低速成長モードで成長され、連続成長AlN層は、高速縦方向成長モードで成長されている。ここで、特許文献1には、第2の成長モードは、グレインサイズを拡張し、転位を低減するモードであり、凹凸を有するAlN核形成層を平坦に埋め込むことができる旨が記載されている。また、特許文献1には、高速縦方向成長モードは、さらに平坦性を向上させるとともにクラックの発生を抑制するモードであり、NH3パルス供給法によるAlN成長法を用いていない旨が記載されている。NH3パルス供給法によるAlN成長法は、AlソースであるTMAlを連続的に供給するとともに、NソースであるNH3をパルス状に供給する方法である。 The AlN nucleation layer, the pulse supply AlN layer, and the continuously grown AlN layer are formed by an MOCVD apparatus. The AlN nucleation layer is grown in the initial nucleation mode which is the first growth mode using the NH 3 pulse supply method, and the pulse supply AlN layer is the slow growth which is the second growth mode using the NH 3 pulse supply method. The continuous growth AlN layer is grown in a high-speed longitudinal growth mode. Here, Patent Document 1 describes that the second growth mode is a mode in which the grain size is expanded and the dislocation is reduced, and an AlN nucleation layer having unevenness can be embedded flatly. . Patent Document 1 describes that the high-speed vertical growth mode is a mode that further improves flatness and suppresses the generation of cracks, and does not use the AlN growth method based on the NH 3 pulse supply method. Yes. The AlN growth method based on the NH 3 pulse supply method is a method in which TMAl as an Al source is continuously supplied and NH 3 as an N source is supplied in a pulse shape.

特許文献1では、AlN核形成層、パルス供給AlN層および連続成長AlN層の成長温度が、それぞれ、1300℃、1200℃および1200℃となっている。   In Patent Document 1, the growth temperatures of the AlN nucleation layer, the pulse supply AlN layer, and the continuously grown AlN layer are 1300 ° C., 1200 ° C., and 1200 ° C., respectively.

特開2009−54780号公報JP 2009-54780 A

上述の貫通転位は、窒化物半導体に対して格子不整合の大きいサファイアなどの材料からなる基板をエピタキシャル成長用の単結晶基板として用いた場合に、特に成長界面で発生し易い。従って、貫通転位密度の少ない窒化物半導体結晶層を得るためには、成長初期の各構成元素の振る舞いを制御することが非常に重要な要素となる。   The above threading dislocations are particularly likely to occur at the growth interface when a substrate made of a material such as sapphire having a large lattice mismatch with respect to the nitride semiconductor is used as a single crystal substrate for epitaxial growth. Therefore, in order to obtain a nitride semiconductor crystal layer having a low threading dislocation density, it is a very important factor to control the behavior of each constituent element at the initial stage of growth.

一方、特許文献1に記載された深紫外発光素子のAlN高品質バッファ成長構造では、成長初期に、サファイア(0001)基板上に多数のAlN核を形成している。ここで、貫通転位は、隣り合うAlN核が結合する際に、その境界で発生しやすい。   On the other hand, in the AlN high-quality buffer growth structure of the deep ultraviolet light-emitting device described in Patent Document 1, a large number of AlN nuclei are formed on a sapphire (0001) substrate in the early stage of growth. Here, threading dislocations are likely to occur at the boundary when adjacent AlN nuclei are bonded.

しかしながら、上述のAlN核形成層を備えたAlN高品質バッファ成長構造では、AlN核形成層を成長するときに、Alの拡散長が短く、成長初期にAlN核が高密度で生成される。また、特許文献1では、深紫外発光素子の製造装置としてMOCVD装置を用い、Alの原料ガスとしてトリメチルアルミニウム(TMAl)を用い、Nの原料ガスとしてアンモニア(NH3)を用いている。上述の深紫外発光素子では、その製造に際して、AlN核形成層を成長するときに、一般的なAlの原料ガスであるTMAlと一般的なNの原料ガスであるNH3とが気相中で反応し、ナノメートルオーダのパーティクル(ナノパーティクル)が形成されてしまうことが推測される。このため、上述の深紫外発光素子では、AlN核形成層を成長するときに、ナノパーティクルが単結晶基板の表面に存在し、AlN結晶の成長を阻害するものと推測される。したがって、窒化物半導体結晶の構成元素にAlを含めなければならない紫外発光素子を製造する場合には、窒化物半導体結晶の構成元素にAlを含まない青色発光素子と比較して、窒化物半導体結晶内に多くの貫通転位が存在してしまうため、発光効率が低かった。 However, in the AlN high-quality buffer growth structure provided with the AlN nucleation layer described above, when the AlN nucleation layer is grown, the Al diffusion length is short, and AlN nuclei are generated at a high density in the initial stage of growth. Further, in Patent Document 1, an MOCVD apparatus is used as a manufacturing apparatus of a deep ultraviolet light emitting element, trimethylaluminum (TMAl) is used as an Al source gas, and ammonia (NH 3 ) is used as an N source gas. In the above-described deep ultraviolet light-emitting device, during the production, when an AlN nucleation layer is grown, TMAl which is a general Al source gas and NH 3 which is a general N source gas are in a gas phase. It is estimated that nanometer-order particles (nanoparticles) are formed by reaction. For this reason, in the above-described deep ultraviolet light-emitting device, when the AlN nucleation layer is grown, it is presumed that the nanoparticles exist on the surface of the single crystal substrate and inhibit the growth of the AlN crystal. Therefore, when manufacturing an ultraviolet light emitting device that must contain Al as a constituent element of the nitride semiconductor crystal, the nitride semiconductor crystal is compared with a blue light emitting device that does not contain Al as a constituent element of the nitride semiconductor crystal. Since many threading dislocations existed in the inside, the luminous efficiency was low.

本発明は上記事由に鑑みて為されたものであり、その目的は、貫通転位を低減することが可能な紫外発光素子およびその製造方法を提供することにある。   This invention is made | formed in view of the said reason, The objective is to provide the ultraviolet light emitting element which can reduce a threading dislocation, and its manufacturing method.

本発明の紫外発光素子は、単結晶基板と、単結晶基板の一表面上に形成されAlxGa1-xN(0<x<1)からなる複数の島状の核と、隣り合う前記核の間の隙間を埋め込み且つ全ての前記核を覆うように前記単結晶基板の前記一表面側に形成されたAlyGa1-yN(0<y≦1)からなるバッファ層と、前記バッファ層上に形成されたn形AlzGa1-zN(0<z≦1)からなるn形窒化物半導体層と、前記n形窒化物半導体層における前記バッファ層側とは反対側に形成されAlaGa1-aN(0<a≦1)からなる井戸層を有する量子井戸構造の発光層と、前記発光層における前記n形窒化物半導体層側とは反対側に形成されたp形窒化物半導体層とを備え、x<yであることを特徴とする。 The ultraviolet light emitting device of the present invention includes a single crystal substrate, and a plurality of island-like nuclei formed on one surface of the single crystal substrate and made of Al x Ga 1-x N (0 <x <1). A buffer layer made of Al y Ga 1-y N (0 <y ≦ 1) formed on the one surface side of the single crystal substrate so as to fill the gaps between the nuclei and cover all the nuclei; An n -type nitride semiconductor layer made of n-type Al z Ga 1 -zN (0 <z ≦ 1) formed on the buffer layer, and the n-type nitride semiconductor layer opposite to the buffer layer side A light emitting layer having a quantum well structure having a well layer made of Al a Ga 1-a N (0 <a ≦ 1) and formed on the side opposite to the n-type nitride semiconductor layer side in the light emitting layer and a p-type nitride semiconductor layer, wherein x <y.

この紫外発光素子において、y=1であることが好ましい。   In this ultraviolet light emitting element, y = 1 is preferable.

この紫外発光素子において、a<xであることが好ましい。   In this ultraviolet light emitting element, it is preferable that a <x.

この紫外発光素子において、z<xであることが好ましい。   In this ultraviolet light emitting element, it is preferable that z <x.

この紫外発光素子において、前記核は、前記単結晶基板から離れるにつれてAlの組成であるxが大きくなっていることが好ましい。   In this ultraviolet light emitting element, it is preferable that x, which is an Al composition, increases as the nucleus moves away from the single crystal substrate.

この紫外発光素子において、前記単結晶基板がc面サファイア基板であることが好ましい。   In this ultraviolet light emitting device, the single crystal substrate is preferably a c-plane sapphire substrate.

本発明の紫外発光素子の製造方法は、前記紫外発光素子の製造方法であって、前記単結晶基板を準備して反応炉内に配置した後に、前記単結晶基板の前記一表面上に複数の前記核を形成する第1工程と、前記バッファ層を形成する第2工程と、前記n形窒化物半導体層を形成する第3工程と、前記発光層を形成する第4工程と、前記p形窒化物半導体層を形成する第5工程とを備え、前記第1工程は、第1基板温度および第1成長圧力下において、前記反応炉内にAlの原料ガスとGaの原料ガスとNの原料ガスとを所定のモル比で供給することによって、前記単結晶基板の前記一表面上に複数のAlbGa1-bN(0<b<1、且つ、b<x)からなる結晶核を形成する第1ステップと、AlbGa1-bN(0<b<1、且つ、b<x)からなる前記結晶核をAlxGa1-xN(0<x<1)からなる前記核とするようにGaを脱離させる第2ステップとを備えることを特徴とする。 The method for manufacturing an ultraviolet light-emitting device according to the present invention is a method for manufacturing the ultraviolet light-emitting device, wherein after the single crystal substrate is prepared and placed in a reaction furnace, a plurality of surfaces are formed on the one surface of the single crystal substrate. A first step of forming the nucleus; a second step of forming the buffer layer; a third step of forming the n-type nitride semiconductor layer; a fourth step of forming the light emitting layer; and the p-type. A fifth step of forming a nitride semiconductor layer, wherein the first step includes an Al source gas, a Ga source gas, and an N source in the reactor under a first substrate temperature and a first growth pressure. By supplying gas at a predetermined molar ratio, crystal nuclei composed of a plurality of Al b Ga 1-b N (0 <b <1 and b <x) are formed on the one surface of the single crystal substrate. From the first step to be formed and Al b Ga 1-b N (0 <b <1 and b <x) And a second step of desorbing Ga so that the crystal nucleus is the nucleus composed of Al x Ga 1-x N (0 <x <1).

この紫外発光素子の製造方法において、前記第2ステップでは、Alの前記原料ガスとGaの前記原料ガスとを供給せずにNの前記原料ガスを供給し、且つ、前記単結晶基板の温度である基板温度を、前記第1ステップでの前記第1基板温度よりも高く設定した状態での熱処理を行うことが好ましい。 In the method of manufacturing an ultraviolet light emitting element, in the second step, the source gas of N is supplied without supplying the source gas of Al and the source gas of Ga, and at the temperature of the single crystal substrate. It is preferable to perform the heat treatment in a state where a certain substrate temperature is set higher than the first substrate temperature in the first step.

この紫外発光素子の製造方法において、前記第2ステップでは、Alの前記原料ガスとGaの前記原料ガスとを供給せずにNの前記原料ガスを供給し、且つ、前記単結晶基板の温度である基板温度を、前記第1ステップでの前記第1基板温度よりも下げずに、前記反応炉へ供給する水素ガスの供給量を、前記第1ステップにおいて前記原料ガスを輸送するためのキャリアガスである水素ガスの供給量よりも多く設定した状態で熱処理を行うことが好ましい。 In the method of manufacturing an ultraviolet light emitting element, in the second step, the source gas of N is supplied without supplying the source gas of Al and the source gas of Ga, and at the temperature of the single crystal substrate. A carrier gas for transporting the raw material gas in the first step without changing a certain substrate temperature to be lower than the first substrate temperature in the first step. It is preferable to perform the heat treatment in a state where the amount of hydrogen gas is set to be larger than the supply amount.

本発明の紫外発光素子においては、単結晶基板の一表面上に形成されAlxGa1-xN(0<x<1)からなる複数の島状の核と、隣り合う前記核の間の隙間を埋め込み且つ全ての前記核を覆うように前記単結晶基板の前記一表面側に形成されたAlyGa1-yN(0<y≦1)からなるバッファ層とを備え、x<yであるので、貫通転位を低減することが可能となるという効果がある。 In the ultraviolet light emitting device of the present invention, a plurality of island-shaped nuclei made of Al x Ga 1-x N (0 <x <1) formed on one surface of a single crystal substrate and the adjacent nuclei A buffer layer made of Al y Ga 1-y N (0 <y ≦ 1) formed on the one surface side of the single crystal substrate so as to fill the gap and cover all the nuclei, and x <y Therefore, there is an effect that threading dislocations can be reduced.

本発明の紫外発光素子の製造方法においては、前記単結晶基板の前記一表面上に複数の前記核を形成する第1工程と、前記バッファ層を形成する第2工程とを備え、前記第1工程は、前記単結晶基板の前記一表面上に複数のAlbGa1-bN(0<b<1、且つ、b<x)からなる結晶核を形成する第1ステップと、AlbGa1-bN(0<b<1、且つ、b<x)からなる前記結晶核をAlxGa1-xN(0<x<1)からなる前記核とするようにGaを脱離させる第2ステップとを備えるので、貫通転位を低減することが可能な紫外発光素子を提供できるという効果がある。 The method for manufacturing an ultraviolet light emitting device of the present invention includes a first step of forming a plurality of the nuclei on the one surface of the single crystal substrate, and a second step of forming the buffer layer. The process includes a first step of forming a crystal nucleus composed of a plurality of Al b Ga 1-b N (0 <b <1 and b <x) on the one surface of the single crystal substrate, and Al b Ga Ga is desorbed so that the crystal nucleus composed of 1-b N (0 <b <1 and b <x) becomes the nucleus composed of Al x Ga 1-x N (0 <x <1). Since the second step is provided, it is possible to provide an ultraviolet light emitting element capable of reducing threading dislocations.

実施形態1の紫外発光素子の概略断面図である。1 is a schematic cross-sectional view of an ultraviolet light emitting element according to Embodiment 1. FIG. 実施形態2の紫外発光素子の概略断面図である。6 is a schematic cross-sectional view of an ultraviolet light-emitting element according to Embodiment 2. FIG.

(実施形態1)
以下では、本実施形態の紫外発光素子について図1に基づいて説明する。
(Embodiment 1)
Below, the ultraviolet light emitting element of this embodiment is demonstrated based on FIG.

紫外発光素子は、単結晶基板1と、単結晶基板1の一表面上に形成された複数の島状の核2と、隣り合う核2の間の隙間を埋め込み且つ全ての核2を覆うように単結晶基板1の上記一表面側に形成されたバッファ層3とを備えている。ここにおいて、紫外発光素子は、核2が、AlxGa1-xN(0<x<1)からなり、バッファ層3が、AlyGa1-yN(0<y≦1)からなり、x<yとなっている。 The ultraviolet light emitting element fills the gap between the single crystal substrate 1, the plurality of island-like nuclei 2 formed on one surface of the single crystal substrate 1, and the adjacent nuclei 2 and covers all the nuclei 2. And the buffer layer 3 formed on the one surface side of the single crystal substrate 1. Here, in the ultraviolet light emitting element, the nucleus 2 is made of Al x Ga 1-x N (0 <x <1), and the buffer layer 3 is made of Al y Ga 1-y N (0 <y ≦ 1). , X <y.

さらに、紫外発光素子は、バッファ層3上に形成されたn形AlzGa1-zN(0<z≦1)からなるn形窒化物半導体層4と、n形窒化物半導体層4におけるバッファ層3側とは反対側に形成された量子井戸構造の発光層5とを備えている。ここにおいて、紫外発光素子は、n形窒化物半導体層4が、n形AlzGa1-zN(0<z≦1)からなる。また、紫外発光素子は、量子井戸構造の井戸層5bが、AlaGa1-aN(0<a≦1)からなる。 Further, the ultraviolet light emitting element includes an n -type nitride semiconductor layer 4 made of n-type Al z Ga 1-z N (0 <z ≦ 1) formed on the buffer layer 3, and an n-type nitride semiconductor layer 4. The light emitting layer 5 of the quantum well structure formed in the opposite side to the buffer layer 3 side is provided. Here, in the ultraviolet light emitting element, the n-type nitride semiconductor layer 4 is made of n-type Al z Ga 1 -z N (0 <z ≦ 1). In the ultraviolet light emitting element, the well layer 5b having a quantum well structure is made of Al a Ga 1-a N (0 <a ≦ 1).

さらに、紫外発光素子は、発光層5におけるn形窒化物半導体層4側とは反対側に形成されたp形窒化物半導体層7を備えている。   Further, the ultraviolet light emitting element includes a p-type nitride semiconductor layer 7 formed on the light emitting layer 5 on the side opposite to the n-type nitride semiconductor layer 4 side.

また、紫外発光素子は、n形窒化物半導体層4に電気的に接続された第1電極14と、p形窒化物半導体層7に電気的に接続された第2電極17とを備えている。   Further, the ultraviolet light emitting device includes a first electrode 14 electrically connected to the n-type nitride semiconductor layer 4 and a second electrode 17 electrically connected to the p-type nitride semiconductor layer 7. .

また、紫外発光素子は、p形窒化物半導体層7における発光層側とは反対側にp形コンタクト層8を設け、第2電極17を、p形コンタクト層8の一部の上に形成することが好ましい。要するに、紫外発光素子は、第2電極17が、p形コンタクト層8を介してp形窒化物半導体層7に電気的に接続されていることが好ましい。ここで、紫外発光素子は、発光層5とp形窒化物半導体層7との間に電子ブロック層6を設けることが好ましい。 In the ultraviolet light emitting device, the p-type contact layer 8 is provided on the opposite side of the p-type nitride semiconductor layer 7 to the light-emitting layer 5 side, and the second electrode 17 is formed on a part of the p-type contact layer 8. It is preferable to do. In short, in the ultraviolet light emitting element, it is preferable that the second electrode 17 is electrically connected to the p-type nitride semiconductor layer 7 through the p-type contact layer 8. Here, in the ultraviolet light emitting element, it is preferable to provide the electron blocking layer 6 between the light emitting layer 5 and the p-type nitride semiconductor layer 7.

また、紫外発光素子は、メサ構造を有しており、n形窒化物半導体層4における発光層5側において露出させた表面4aの一部の上に第1電極14が形成されている。   The ultraviolet light emitting element has a mesa structure, and the first electrode 14 is formed on a part of the surface 4 a exposed on the light emitting layer 5 side in the n-type nitride semiconductor layer 4.

また、紫外発光素子は、上述のように発光層5の井戸層5bがAlaGa1-aN(0<a≦1)からなり、210nm〜360nmの紫外波長領域に発光波長(発光ピーク波長)を有する紫外発光ダイオードである。 Further, in the ultraviolet light emitting element, the well layer 5b of the light emitting layer 5 is made of Al a Ga 1-a N (0 <a ≦ 1) as described above, and the emission wavelength (emission peak wavelength) is in the ultraviolet wavelength region of 210 nm to 360 nm. ).

以下、紫外発光素子の各構成要素について詳細に説明する。   Hereinafter, each component of the ultraviolet light emitting element will be described in detail.

単結晶基板1は、エピタキシャル成長用の基板である。この単結晶基板1は、上記一表面が(0001)面のサファイア基板、つまり、c面サファイア基板(α−Al基板)が好ましい。ただし、c面サファイア基板は、(0001)からのオフ角が、0〜0.2°のものが好ましい。これにより、紫外発光素子の製造時において、単結晶基板1の上記一表面上に核2の群を形成する際に、核2の密度を低減することが可能となり、バッファ層3の高品質化を図ることが可能となる。これは、核2を形成するために供給される原子が、単結晶基板1の上記一表面上で拡散し安定な場所で結晶成長に寄与しやすくなり、単結晶基板1のオフ角が小さいほどテラス幅が長く、核2の密度を減少させやすくなるからである。なお、単結晶基板1は、c面サファイア基板に限らず、例えば、β−Ga基板などの酸化ガリウム基板でもよい。 Single crystal substrate 1 is a substrate for epitaxial growth. The single crystal substrate 1 is preferably a sapphire substrate with one surface having a (0001) plane, that is, a c-plane sapphire substrate (α-Al 2 O 3 substrate). However, the c-plane sapphire substrate preferably has an off angle from (0001) of 0 to 0.2 °. This makes it possible to reduce the density of the nuclei 2 when forming the group of nuclei 2 on the one surface of the single crystal substrate 1 during the manufacture of the ultraviolet light emitting element, and to improve the quality of the buffer layer 3. Can be achieved. This is because atoms supplied to form the nucleus 2 diffuse on the one surface of the single crystal substrate 1 and contribute to crystal growth at a stable location, and the off-angle of the single crystal substrate 1 is smaller. This is because the terrace width is long and the density of the nuclei 2 is easily reduced. The single crystal substrate 1 is not limited to the c-plane sapphire substrate, and may be a gallium oxide substrate such as a β-Ga 2 O 3 substrate, for example.

複数の島状の核2は、単結晶基板1とn形窒化物半導体層との格子定数差などに起因してn形窒化物半導体層に発生する貫通転位を低減するために設けたものである。本実施形態の紫外発光素子では、核2の高さ寸法を10nm程度に設定してあるが、この値に特に限定するものではない。核2の高さ寸法については、大きすぎると、格子定数の関係から、バッファ層3にクラックが生じ、小さすぎると、バッファ層3を形成するための成長核としての機能を発揮できなくなる懸念がある。このため、核2の高さ寸法は、例えば、0.5nm〜50nm程度の範囲で設定することが好ましく、1nm〜25nm程度の範囲で設定することが、より好ましい。要するに、核2は、高さ寸法が0.5nm〜50nm程度の微結晶であることが好ましく、高さ寸法が1nm〜25nm程度の微結晶であることが、より好ましい。また、複数の島状の核2は、高さ寸法のばらつきが小さいほうが好ましい。 The plurality of island-like nuclei 2 are provided to reduce threading dislocations generated in the n-type nitride semiconductor layer 4 due to a difference in lattice constant between the single crystal substrate 1 and the n-type nitride semiconductor layer 4 . Is. In the ultraviolet light emitting device of this embodiment, the height dimension of the nucleus 2 is set to about 10 nm, but it is not particularly limited to this value. If the height dimension of the nucleus 2 is too large, cracks will occur in the buffer layer 3 due to the lattice constant, and if it is too small, the function as a growth nucleus for forming the buffer layer 3 may not be exhibited. is there. For this reason, the height dimension of the nucleus 2 is preferably set, for example, in the range of about 0.5 nm to 50 nm, and more preferably set in the range of about 1 nm to 25 nm. In short, the nucleus 2 is preferably a microcrystal having a height dimension of about 0.5 nm to 50 nm, and more preferably a microcrystal having a height dimension of about 1 nm to 25 nm. Further, it is preferable that the plurality of island-like nuclei 2 have a small variation in height dimension.

また、核2は、AlxGa1-xN(0<x<1)からなる。ここで、AlxGa1-xN(0<x<1)の組成比は、特に限定するものではないが、AlxGa1-xN(0<x<1)のバンドギャップエネルギが、n形窒化物半導体層および井戸層5bそれぞれのバンドギャップエネルギよりも高くなるように設定することが好ましい。例えば、n形窒化物半導体層のAlの組成であるzが0.65、井戸層5bのAlの組成であるaが0.5の場合、AlxGa1-xN(0<x<1)のAlの組成であるxは、0.66〜0.99の範囲で設定することが好ましい。ここで、核2は、xを0.66とした場合、Al0.66Ga0.34Nからなり、xを0.99とした場合、Al0.99Ga0.01Nからなる。本実施形態の紫外発光素子では、一例として、AlxGa1-xN(0<x<1)のAlの組成であるxを0.8としてある。つまり、本実施形態の紫外発光素子の一例では、核2を、Al0.8Ga0.2Nにより構成してある。なお、AlxGa1-xN(0<x<1)は、Gaの組成である1−xが0.01未満でもよい。つまり、核2は、この核2の成長時にGaがドーピングされたAlNでもよい。 The nucleus 2 is made of Al x Ga 1-x N (0 <x <1). Here, the composition ratio of Al x Ga 1-x N ( 0 <x <1) is not particularly limited, the band gap energy of the Al x Ga 1-x N ( 0 <x <1) is, It is preferably set so as to be higher than the band gap energy of each of n-type nitride semiconductor layer 4 and well layer 5b. For example, when z which is the Al composition of the n-type nitride semiconductor layer 4 is 0.65 and a which is the Al composition of the well layer 5b is 0.5, Al x Ga 1-x N (0 <x < X which is the composition of Al in 1) is preferably set in the range of 0.66 to 0.99. Here, the nucleus 2 is made of Al 0.66 Ga 0.34 N when x is 0.66, and made of Al 0.99 Ga 0.01 N when x is 0.99. In the ultraviolet light-emitting device of this embodiment, as an example, x , which is the Al composition of Al x Ga 1-x N (0 <x <1), is set to 0.8. That is, in the example of the ultraviolet light emitting element of this embodiment, the nucleus 2 is composed of Al 0.8 Ga 0.2 N. In Al x Ga 1-x N (0 <x <1), 1-x, which is a composition of Ga, may be less than 0.01. That is, the nucleus 2 may be AlN doped with Ga during the growth of the nucleus 2.

バッファ層3は、貫通転位を減少させることを目的として設けたものであり、膜厚が薄すぎると貫通転位の減少が不十分となりやすく、膜厚が厚すぎると格子不整合に起因したクラックの発生や、複数の紫外発光素子を形成するウェハの反りが大きくなる懸念がある。このため、バッファ層3の膜厚は、500nm〜10μm程度の範囲で設定することが好ましく、1μm〜5μmの範囲で設定することが、より好ましい。また、バッファ層3の膜厚は、このバッファ層3の表面が平坦化されるように設定することが好ましい。本実施形態の紫外発光素子では、一例として、バッファ層3の膜厚を3μmに設定してあるが、一例であり、特に限定するものではない。   The buffer layer 3 is provided for the purpose of reducing threading dislocations. If the film thickness is too thin, the reduction of threading dislocations tends to be insufficient, and if the film thickness is too thick, cracks caused by lattice mismatching are likely to occur. There is a concern that the generation and the warpage of the wafer forming a plurality of ultraviolet light emitting elements may increase. For this reason, the film thickness of the buffer layer 3 is preferably set in the range of about 500 nm to 10 μm, and more preferably set in the range of 1 μm to 5 μm. The film thickness of the buffer layer 3 is preferably set so that the surface of the buffer layer 3 is flattened. In the ultraviolet light emitting device of this embodiment, as an example, the film thickness of the buffer layer 3 is set to 3 μm, but this is an example and is not particularly limited.

バッファ層3は、AlyGa1-yN(0<y≦1)からなり、x<yとなっていればよい。本実施形態の紫外発光素子では、一例として、AlyGa1-yN(0<y≦1)のAlの組成であるyを1としてある。つまり、本実施形態の紫外発光素子の一例では、バッファ層3を、AlNにより構成してある。 The buffer layer 3 is made of Al y Ga 1-y N (0 <y ≦ 1), and it is sufficient that x <y. In the ultraviolet light emitting device of this embodiment, as an example, y , which is the Al composition of Al y Ga 1-y N (0 <y ≦ 1), is set to 1. That is, in the example of the ultraviolet light emitting element of this embodiment, the buffer layer 3 is made of AlN.

n形窒化物半導体層4は、発光層5へ電子を輸送するためのものである。n形窒化物半導体層4の膜厚は一例として2μmに設定してあるが、膜厚は特に限定するものではない。また、n形窒化物半導体層4は、n形AlzGa1-zN(0<z≦1)からなる。ここで、n形窒化物半導体層4を構成するn形AlzGa1-zN(0<z≦1)の組成比は、発光層5で発光する紫外光を吸収しない組成比であれば、特に限定するものではない。例えば、発光層5における井戸層5bのAlの組成であるaが0.5、障壁層5aのAlの組成が0.65の場合、n形AlzGa1-zN(0<z≦1)のAlの組成であるxは、障壁層5aのAlの組成と同じ0.65とすることができる。すなわち、発光層5の井戸層5bがAl0.5Ga0.5Nからなり、障壁層5aがAl0.65Ga0.35Nからなる場合、n形窒化物半導体層4は、例えば、n形Al0.65Ga0.35Nとすることができる。また、本実施形態の紫外発光素子では、一例として、n形窒化物半導体層4の膜厚を2μmに設定してあるが、この膜厚に限定するものではない。なお、n形窒化物半導体層4のドナー不純物としては、例えば、Siが好ましい。また、n形窒化物半導体層4の電子濃度は、例えば、1×1018〜1×1019cm-3程度の範囲で設定すればよい。本実施形態では、一例として、n形窒化物半導体層4の電子濃度を8×1018cm-3に設定してある。 The n-type nitride semiconductor layer 4 is for transporting electrons to the light emitting layer 5. The thickness of the n-type nitride semiconductor layer 4 is set to 2 μm as an example, but the thickness is not particularly limited. The n-type nitride semiconductor layer 4 is made of n-type Al z Ga 1 -zN (0 <z ≦ 1). Here, the composition ratio of n-type Al z Ga 1-z N (0 <z ≦ 1) constituting the n-type nitride semiconductor layer 4 is a composition ratio that does not absorb ultraviolet light emitted from the light emitting layer 5. There is no particular limitation. For example, in the case where the Al composition of the well layer 5b in the light emitting layer 5 is 0.5 and the Al composition of the barrier layer 5a is 0.65, n-type Al z Ga 1 -z N (0 <z ≦ 1) X) which is the Al composition of () can be 0.65 which is the same as the Al composition of the barrier layer 5a. That is, when the well layer 5b of the light emitting layer 5 is made of Al 0.5 Ga 0.5 N and the barrier layer 5a is made of Al 0.65 Ga 0.35 N, the n-type nitride semiconductor layer 4 is, for example, n-type Al 0.65 Ga 0.35 N can do. In the ultraviolet light emitting device of this embodiment, as an example, the thickness of the n-type nitride semiconductor layer 4 is set to 2 μm, but the thickness is not limited to this. In addition, as a donor impurity of the n-type nitride semiconductor layer 4, Si is preferable, for example. Further, the electron concentration of the n-type nitride semiconductor layer 4 may be set, for example, in the range of about 1 × 10 18 to 1 × 10 19 cm −3 . In the present embodiment, as an example, the electron concentration of the n-type nitride semiconductor layer 4 is set to 8 × 10 18 cm −3 .

発光層5は、注入されたキャリア(ここでは、電子と正孔)を光に変換するものであり、量子井戸構造を有している。量子井戸構造は、障壁層5aと井戸層5bとからなる。図1に示した例では、障壁層5aと井戸層5bとが交互に積層されており、井戸層5bの数が2であるが、井戸層5bの数は特に限定するものではない。要するに、量子井戸構造は、多重量子井戸構造でもよいし、単一量子井戸構造でもよい。また、井戸層5bおよび障壁層5aの各膜厚も特に限定するものではない。ただし、発光層5は、井戸層5bの膜厚が厚すぎると、井戸層5bに注入された電子および正孔が、量子井戸構造における格子不整合に起因するピエゾ電界に起因して、空間的に分離してしまい、発光効率が低下する。また、発光層5は、井戸層5bの膜厚が薄すぎる場合、キャリアの閉じ込め効果が低下し、発光効率が低下する。このため、井戸層5bの膜厚は、1nm〜5nm程度が好ましく、1.3nm〜3nm程度が、より好ましい。また、障壁層5aの膜厚は、例えば、5nm〜15nm程度の範囲で設定することが好ましい。本実施形態では、一例として、井戸層5bの膜厚を2nmに設定し、障壁層5aの膜厚を10nmに設定してあるが、これらの膜厚に限定するものではない。   The light-emitting layer 5 converts injected carriers (here, electrons and holes) into light, and has a quantum well structure. The quantum well structure includes a barrier layer 5a and a well layer 5b. In the example shown in FIG. 1, the barrier layers 5a and the well layers 5b are alternately stacked, and the number of the well layers 5b is 2. However, the number of the well layers 5b is not particularly limited. In short, the quantum well structure may be a multiple quantum well structure or a single quantum well structure. Further, the film thicknesses of the well layer 5b and the barrier layer 5a are not particularly limited. However, in the light emitting layer 5, when the well layer 5b is too thick, electrons and holes injected into the well layer 5b are spatially caused by a piezo electric field due to lattice mismatch in the quantum well structure. As a result, the light emission efficiency decreases. Further, in the light emitting layer 5, when the film thickness of the well layer 5b is too thin, the carrier confinement effect is lowered and the light emission efficiency is lowered. For this reason, the thickness of the well layer 5b is preferably about 1 nm to 5 nm, and more preferably about 1.3 nm to 3 nm. Moreover, it is preferable to set the film thickness of the barrier layer 5a in the range of about 5 nm to 15 nm, for example. In the present embodiment, as an example, the thickness of the well layer 5b is set to 2 nm and the thickness of the barrier layer 5a is set to 10 nm. However, the thickness is not limited to these.

発光層5は、所望の発光波長の紫外光を発光するように井戸層5bのAlの組成を設定してある。ここにおいて、AlaGa1-aN(0<a≦1)からなる井戸層5bを備えた発光層5は、井戸層5bのAlの組成であるaを変化させることにより、発光波長を210nm〜360nmの範囲で任意の発光波長に設定することが可能である。例えば、所望の発光波長が265nm付近である場合には、Alの組成であるaを0.50に設定すればよい。 In the light emitting layer 5, the Al composition of the well layer 5b is set so as to emit ultraviolet light having a desired emission wavelength. Here, the light emitting layer 5 including the well layer 5b made of Al a Ga 1-a N (0 <a ≦ 1) has an emission wavelength of 210 nm by changing a which is the Al composition of the well layer 5b. It is possible to set an arbitrary emission wavelength in a range of ˜360 nm. For example, when the desired emission wavelength is around 265 nm, a that is the Al composition may be set to 0.50.

電子ブロック層6は、発光層5へ注入された電子のうち、発光層5中で正孔と再結合されなかった電子が、p形窒化物半導体層7側へ漏れる(オーバーフロー)のを抑制するために、発光層5とp形窒化物半導体層7との間に設けてある。電子ブロック層6は、p形AlcGa1-cN(0<c<1)からなる。ここで、p形AlcGa1-cN(0<c<1)の組成比は、特に限定するものではないが、電子ブロック層6のバンドギャップエネルギが、p形窒化物半導体層7もしくは障壁層5aのバンドギャップエネルギよりも高くなるように設定することが好ましい。また、電子ブロック層6の正孔濃度は、特に限定するものではない。また、電子ブロック層6の膜厚については、特に限定するものではないが、膜厚が薄すぎるとオーバーフロー抑制効果が減少し、膜厚が厚すぎると紫外発光素子の抵抗が大きくなってしまう。ここで、電子ブロック層6の膜厚については、Alの組成であるcや正孔濃度などの値によって適した膜厚が変化するので、一概には言えないが、1nm〜50nmの範囲で設定することが好ましく、5nm〜25nmの範囲で設定することが、より好ましい。 The electron blocking layer 6 suppresses leakage (overflow) of electrons injected into the light emitting layer 5 that have not recombined with holes in the light emitting layer 5 to the p-type nitride semiconductor layer 7 side. Therefore, it is provided between the light emitting layer 5 and the p-type nitride semiconductor layer 7. The electron block layer 6 is made of p-type Al c Ga 1-c N (0 <c <1). Here, the composition ratio of the p-type Al c Ga 1-c N (0 <c <1) is not particularly limited, but the band gap energy of the electron blocking layer 6 may be p-type nitride semiconductor layer 7 or It is preferable to set so as to be higher than the band gap energy of the barrier layer 5a. Further, the hole concentration of the electron blocking layer 6 is not particularly limited. Further, the film thickness of the electron blocking layer 6 is not particularly limited, but if the film thickness is too thin, the overflow suppressing effect is reduced, and if the film thickness is too thick, the resistance of the ultraviolet light emitting element is increased. Here, the film thickness of the electron blocking layer 6 varies depending on values such as c, which is the composition of Al, and the hole concentration. Therefore, although it cannot be generally stated, it is set within a range of 1 nm to 50 nm. It is preferable to set within a range of 5 nm to 25 nm.

p形窒化物半導体層7は、発光層5へ正孔を輸送するためのものである。また、p形窒化物半導体層は、p形AldGa1-dN(0<d<1)からなる。ここで、p形AldGa1-dN(0<d<1)の組成比は、発光層5で発光する紫外光を吸収しない組成比であれば、特に限定するものではない。例えば、上述のように発光層5における井戸層5bのAlの組成が0.5、障壁層5aのAlの組成が0.65の場合、p形AldGa1-dN(0<d<1)のAlの組成であるdは、例えば、障壁層5aのAlの組成であるaと同じ0.65とすることができる。すなわち、発光層5の井戸層5bがAl0.5Ga0.5Nからなる場合、p形窒化物半導体層7は、例えば、p形Al0.65Ga0.35Nにより構成することができる。p形窒化物半導体層7のアクセプタ不純物としては、Mgが好ましい。 The p-type nitride semiconductor layer 7 is for transporting holes to the light emitting layer 5. The p-type nitride semiconductor layer is made of p-type Al d Ga 1-d N (0 <d <1). Here, the composition ratio of p-type Al d Ga 1-d N (0 <d <1) is not particularly limited as long as it is a composition ratio that does not absorb ultraviolet light emitted from the light emitting layer 5. For example, when the Al composition of the well layer 5b in the light emitting layer 5 is 0.5 and the Al composition of the barrier layer 5a is 0.65 as described above, p-type Al d Ga 1-d N (0 <d < For example, d, which is the Al composition of 1), can be set to 0.65, which is the same as a which is the Al composition of the barrier layer 5a. That is, when the well layer 5b of the light emitting layer 5 is made of Al 0.5 Ga 0.5 N, the p-type nitride semiconductor layer 7 can be composed of, for example, p-type Al 0.65 Ga 0.35 N. As the acceptor impurity of the p-type nitride semiconductor layer 7, Mg is preferable.

また、p形窒化物半導体層7の正孔濃度は、特に限定するものではなく、p形窒化物半導体層7の膜質が劣化しない正孔濃度の範囲において、より高い濃度のほうが好ましい。しかしながら、p形AldGa1-dN(0<d<1)の正孔濃度がn形AlzGa1-zN(0<z≦1)の電子濃度よりも低いので、p形窒化物半導体層7の膜厚が、厚すぎると、紫外発光素子の抵抗が大きくなりすぎる。このため、p形窒化物半導体層7の膜厚は、200nm以下が好ましく、100nm以下が、より好ましい。なお、本実施形態の紫外発光素子では、一例として、p形窒化物半導体層7の膜厚を20nmに設定している。 Further, the hole concentration of the p-type nitride semiconductor layer 7 is not particularly limited, and a higher concentration is preferable in the hole concentration range in which the film quality of the p-type nitride semiconductor layer 7 does not deteriorate. However, since the hole concentration of p-type Al d Ga 1-d N (0 <d <1) is lower than the electron concentration of n-type Al z Ga 1-z N (0 <z ≦ 1), p-type nitriding When the film thickness of the physical semiconductor layer 7 is too thick, the resistance of the ultraviolet light emitting element becomes too large. For this reason, the film thickness of the p-type nitride semiconductor layer 7 is preferably 200 nm or less, and more preferably 100 nm or less. In the ultraviolet light emitting device of this embodiment, as an example, the thickness of the p-type nitride semiconductor layer 7 is set to 20 nm.

p形コンタクト層8は、第2電極17との接触抵抗を下げ、第2電極17との良好なオーミック接触を得るために設けてある。p形コンタクト層8は、p形GaNからなる。ここで、p形コンタクト層8を構成するp形GaNの正孔濃度は、p形窒化物半導体層7よりも高濃度とすることが好ましく、例えば、7×1017cm-3程度とすることにより、第2電極17との良好な電気的接触を得ることが可能である。ただし、p形GaNの正孔濃度は、特に限定するものではなく、第2電極17との良好な電気的接触が得られる正孔濃度の範囲で適宜変更してもよい。p形コンタクト層8の膜厚は、100nmに設定してあるが、これに限らず、例えば、50nm〜150nmの範囲で設定すればよい。 The p-type contact layer 8 is provided in order to reduce the contact resistance with the second electrode 17 and obtain good ohmic contact with the second electrode 17. The p-type contact layer 8 is made of p-type GaN. Here, the hole concentration of the p-type GaN constituting the p-type contact layer 8 is preferably higher than that of the p-type nitride semiconductor layer 7, for example, about 7 × 10 17 cm −3. Thus, it is possible to obtain good electrical contact with the second electrode 17. However, the hole concentration of p-type GaN is not particularly limited, and may be changed as appropriate within the range of the hole concentration at which good electrical contact with the second electrode 17 is obtained. The film thickness of the p-type contact layer 8 is set to 100 nm, but is not limited thereto, and may be set, for example, in the range of 50 nm to 150 nm.

n電極である第1電極14は、膜厚が20nmのTi膜と、膜厚が100nmのAl膜と、膜厚が20nmのTi膜と、膜厚が200nmのAu膜とが積層された積層膜を形成してから、アニール処理を行うことにより形成されている。この積層膜の構成や膜厚は特に限定するものではない。また、紫外発光素子は、第1電極14上に、例えばAu膜からなる第1パッド(図示せず)が形成されている。この第1パッドは、第1電極14の形成後に、形成してある。なお、第1パッドについては、第1電極14と別途に形成せずに、第1電極14が第1パッドを兼ねるようにしてもよい。   The first electrode 14, which is an n-electrode, is a laminate in which a Ti film with a thickness of 20 nm, an Al film with a thickness of 100 nm, a Ti film with a thickness of 20 nm, and an Au film with a thickness of 200 nm are stacked. It is formed by annealing after forming the film. The structure and film thickness of this laminated film are not particularly limited. In the ultraviolet light emitting element, a first pad (not shown) made of, for example, an Au film is formed on the first electrode 14. The first pad is formed after the first electrode 14 is formed. Note that the first pad 14 may also serve as the first pad without forming the first pad separately from the first electrode 14.

p電極である第2電極17は、膜厚が15nmのNi膜と、膜厚が100nmのAu膜との積層膜を形成してから、アニール処理を行うことにより形成されている。この積層膜の構成や膜厚は特に限定するものではない。また、紫外発光素子は、第2電極17上に、例えばAu膜からなる第2パッド(図示せず)が形成されている。この第2パッドは、第2電極17の形成後に、形成してある。   The second electrode 17 which is a p-electrode is formed by forming a laminated film of a Ni film having a thickness of 15 nm and an Au film having a thickness of 100 nm and then performing an annealing process. The structure and film thickness of this laminated film are not particularly limited. In the ultraviolet light emitting element, a second pad (not shown) made of, for example, an Au film is formed on the second electrode 17. The second pad is formed after the second electrode 17 is formed.

以下、本実施形態の紫外発光素子の製造方法について説明する。   Hereinafter, the manufacturing method of the ultraviolet light emitting element of this embodiment is demonstrated.

(1)単結晶基板1を反応炉に導入する工程
この工程では、例えばc面サファイア基板からなる単結晶基板1をMOCVD装置の反応炉内に導入する。この工程では、反応炉への単結晶基板1の導入前に、単結晶基板1に対して薬品による前処理を行うことにより、単結晶基板1の表面を清浄化することが好ましい。また、この工程では、反応炉へ単結晶基板1を導入した後、反応炉の内部の真空引きを行い、その後、高純度化された窒素ガスなどを反応炉内へ流すことによって反応炉内を窒素ガスで満たしてから、排気するようにしてもよい。これにより、この工程では、単結晶基板1を導入する際に意図せず混入した空気などの気体を排気することが可能となる。なお、単結晶基板1は、紫外発光素子を複数形成することが可能なウェハ状態のものが好ましい。
(1) Step of introducing the single crystal substrate 1 into the reaction furnace In this step, the single crystal substrate 1 made of, for example, a c-plane sapphire substrate is introduced into the reaction furnace of the MOCVD apparatus. In this step, it is preferable to clean the surface of the single crystal substrate 1 by performing pretreatment with chemicals on the single crystal substrate 1 before introducing the single crystal substrate 1 into the reaction furnace. Also, in this step, after introducing the single crystal substrate 1 into the reaction furnace, the inside of the reaction furnace is evacuated, and then the purified furnace is made to flow through the reaction furnace by flowing highly purified nitrogen gas or the like into the reaction furnace. The gas may be exhausted after being filled with nitrogen gas. As a result, in this step, it is possible to exhaust a gas such as air that is unintentionally mixed when the single crystal substrate 1 is introduced. Single crystal substrate 1 is preferably in a wafer state in which a plurality of ultraviolet light emitting elements can be formed.

(2)単結晶基板1を加熱して単結晶基板1の上記一表面を清浄化する工程
この工程は、反応炉内に導入された単結晶基板1の温度である基板温度を、第1規定温度まで昇温し、さらに、この第1規定温度での加熱により単結晶基板1の上記一表面を清浄化する。第1規定温度は、1100℃に設定している。
(2) Step of heating the single crystal substrate 1 to clean the one surface of the single crystal substrate 1 In this step, the substrate temperature, which is the temperature of the single crystal substrate 1 introduced into the reaction furnace, is defined as a first regulation. The temperature is raised to a temperature, and further, the one surface of the single crystal substrate 1 is cleaned by heating at the first specified temperature. The first specified temperature is set to 1100 ° C.

より具体的に説明すれば、この工程では、反応炉内の圧力を第1規定圧力に減圧した後、反応炉内を第1規定圧力に保ちながら基板温度を第1規定温度まで上昇させてから、この第1規定温度で第1規定時間の加熱を行うことにより単結晶基板1の上記一表面を清浄化する。この工程では、反応炉内へH2ガスを供給した状態で単結晶基板1を加熱することにより、清浄化を効果的に行うことができる。 More specifically, in this step, after reducing the pressure in the reaction furnace to the first specified pressure, the substrate temperature is raised to the first specified temperature while maintaining the first specified pressure in the reaction furnace. The one surface of the single crystal substrate 1 is cleaned by heating at the first specified temperature for a first specified time. In this step, cleaning can be effectively performed by heating the single crystal substrate 1 in a state where H 2 gas is supplied into the reaction furnace.

ここにおいて、第1規定圧力は、10kPa≒76Torrに設定している。第1規定温度は、1000〜1150℃の温度範囲で設定することが好ましく、1050〜1100℃の温度範囲で設定することが、より好ましい。基板温度が1000℃よりも低い場合には、清浄化の効果が得られにくくなる。第1規定時間は、10分間に設定している。なお、第1規定圧力および第1規定時間それぞれの値は、一例であり、特に限定するものではない。   Here, the first specified pressure is set to 10 kPa≈76 Torr. The first specified temperature is preferably set in a temperature range of 1000 to 1150 ° C, and more preferably set in a temperature range of 1050 to 1100 ° C. When the substrate temperature is lower than 1000 ° C., it is difficult to obtain a cleaning effect. The first specified time is set to 10 minutes. The values of the first specified pressure and the first specified time are examples, and are not particularly limited.

(3)AlxGa1-xN(0<x<1)からなる複数の島状の核2を形成する工程(第1工程)
この工程では、反応炉内の圧力を第2規定圧力に保ちながら基板温度を第1規定温度と同じ第2規定温度で保持した状態で、反応炉内へAlの原料ガスとGaの原料ガスとNの原料ガスとを供給することによって単結晶基板1の上記一表面上に複数の島状の核2を形成する。つまり、この工程では、核2の群を形成する。
(3) Step of forming a plurality of island-like nuclei 2 made of Al x Ga 1-x N (0 <x <1) (first step)
In this step, while maintaining the substrate temperature at the second specified temperature, which is the same as the first specified temperature, while maintaining the pressure in the reactor at the second specified pressure, the Al source gas, the Ga source gas, By supplying N source gas, a plurality of island-like nuclei 2 are formed on the one surface of the single crystal substrate 1. That is, in this step, a group of nuclei 2 is formed.

より具体的に説明すれば、この工程では、単結晶基板1の温度である基板温度を、AlxGa1-xN(0<x<1)からなる複数の島状の核2を成長可能な第2規定温度とする。この第2規定温度は、第1規定温度と同様、c面サファイア基板からなる単結晶基板1の上記一表面が変質しない温度が好ましく、1000〜1150℃の温度範囲で設定することが好ましく、1000〜1100℃の温度範囲で設定することが、より好ましい。この工程では、単結晶基板1の上記一表面上でのGaの拡散長がAlの拡散長よりも長いので、III−V族の窒化物半導体からなる核2におけるIII族の構成元素がAlだけの場合に比べて、単結晶基板1の上記一表面上に形成される核2の密度(単位面積当たりの核2の数)を低減することが可能となる。この工程では、基板温度が1000℃よりも低い場合、Al原子の拡散が十分に行われなくなって、単結晶基板1の上記一表面上に形成される核2の密度の制御が難しくなる(低密度化することが難しくなる)。このため、後述の第2工程での成長時において、隣り合う2同士が結合する際に界面で発生する転位が増加し、結果として高品質なバッファ層3が得られなくなる可能性が高くなる。 More specifically, in this step, a plurality of island-like nuclei 2 made of Al x Ga 1-x N (0 <x <1) can be grown at the substrate temperature which is the temperature of the single crystal substrate 1. 2nd specified temperature. As with the first specified temperature, the second specified temperature is preferably a temperature at which the one surface of the single crystal substrate 1 made of a c-plane sapphire substrate is not altered, and is preferably set within a temperature range of 1000 to 1150 ° C. It is more preferable to set within a temperature range of ˜1100 ° C. In this step, since the diffusion length of Ga on the one surface of the single crystal substrate 1 is longer than the diffusion length of Al, the group III constituent element in the nucleus 2 made of a group III-V nitride semiconductor is only Al. Compared to the above case, the density of the nuclei 2 formed on the one surface of the single crystal substrate 1 (the number of nuclei 2 per unit area) can be reduced. In this step, when the substrate temperature is lower than 1000 ° C., Al atoms are not sufficiently diffused and it is difficult to control the density of the nuclei 2 formed on the one surface of the single crystal substrate 1 (low It becomes difficult to increase the density). For this reason, at the time of growth in the second step, which will be described later, dislocations generated at the interface when two adjacent members are bonded to each other increase, and as a result, there is a high possibility that a high-quality buffer layer 3 cannot be obtained.

この工程では、第2規定圧力を第1規定圧力と同じ10kPaとし、第2規定温度を第1規定温度と同じ1100℃としている。なお、第2規定圧力および第2規定温度それぞれの値は、一例であり、特に限定するものではない。   In this step, the second specified pressure is 10 kPa which is the same as the first specified pressure, and the second specified temperature is 1100 ° C. which is the same as the first specified temperature. Note that the values of the second specified pressure and the second specified temperature are examples, and are not particularly limited.

また、この工程では、TMAlの流量を標準状態で0.05L/min(50SCCM)、TMGaの流量を標準状態で0.01L/min(10SCCM)、NH3の流量を標準状態で0.05L/min(50SCCM)にそれぞれ設定してある。ここにおいて、TMAl、TMGaおよびNH3それぞれのキャリアガスとしては、例えば、H2ガスを採用することが好ましい。なお、TMAl、TMGaおよびNH3それぞれの流量は一例であり、特に限定するものではない。 In this step, the TMAl flow rate is 0.05 L / min (50 SCCM) in the standard state, the TMGa flow rate is 0.01 L / min (10 SCCM) in the standard state, and the NH 3 flow rate is 0.05 L / min in the standard state. Each is set to min (50 SCCM). Here, as the carrier gas for TMAl, TMGa and NH 3 , for example, it is preferable to employ H 2 gas, for example. Note that the flow rates of TMAl, TMGa, and NH 3 are merely examples, and are not particularly limited.

(4)AlyGa1-yN(0<y≦1)からなるバッファ層3を形成する工程(第2工程)
この工程は、第1工程の後でIII族の構成元素の原料ガスとV族の構成元素の原料ガスとを供給することによってAlyGa1-yN(0<y≦1)からなるバッファ層3を形成する工程である。ここにおいて、各原料ガスそれぞれのキャリアガスとしては、例えば、H2ガスを採用することが好ましい。
(4) Step of forming buffer layer 3 made of Al y Ga 1-y N (0 <y ≦ 1) (second step)
In this step, a buffer composed of Al y Ga 1-y N (0 <y ≦ 1) is supplied by supplying a group III constituent element source gas and a group V constituent element source gas after the first step. In this step, the layer 3 is formed. Here, for example, H 2 gas is preferably used as the carrier gas of each source gas.

この工程は、単結晶基板1の上記一表面上に形成されている核2の群を基に所定膜厚(例えば、3μm)のバッファ層3を形成する。バッファ層3は、貫通転位密度を低減させることを目的として設けるものである。   In this step, the buffer layer 3 having a predetermined film thickness (for example, 3 μm) is formed based on the group of nuclei 2 formed on the one surface of the single crystal substrate 1. The buffer layer 3 is provided for the purpose of reducing the threading dislocation density.

この工程では、例えば、反応炉内の圧力を第3規定圧力に保ちながら基板温度を第3規定温度(所定の成長温度)に保持した状態で、AlyGa1-yN(0<y≦1)のIII族の原料ガスおよびV族の原料ガスを反応炉内へ供給開始して、バッファ層3を形成する。この工程では、第3規定圧力を第1規定圧力と同じ10kPaとし、第3規定温度を1200℃としている。なお、第3規定圧力および第3規定温度それぞれの値は、一例であり、特に限定するものではない。 In this step, for example, in the state where the substrate temperature is maintained at the third specified temperature (predetermined growth temperature) while maintaining the pressure in the reactor at the third specified pressure, Al y Ga 1-y N (0 <y ≦ The supply of the group III source gas and the group V source gas of 1) into the reaction furnace is started, and the buffer layer 3 is formed. In this step, the third specified pressure is set to 10 kPa, which is the same as the first specified pressure, and the third specified temperature is set to 1200 ° C. Note that the values of the third specified pressure and the third specified temperature are examples, and are not particularly limited.

この工程では、例えば、AlyGa1-yN(0<y≦1)のAlの組成であるyを1とする場合、つまり、バッファ層3をAlNとする場合、例えば、III族の原料ガスとしてのTMAlと、V族の原料ガスとしてのNH3とを反応炉内へ供給する。この場合には、例えば、TMAlの流量を標準状態で0.05L/min(50SCCM)に設定し、且つ、NH3の流量を標準状態で0.1L/min(100SCCM)に設定してから、TMAlとNH3とを反応炉内へ供給すればよい。 In this step, for example, when y, which is an Al composition of Al y Ga 1-y N (0 <y ≦ 1), is set to 1, that is, when the buffer layer 3 is made of AlN, for example, a group III material TMAl as a gas and NH 3 as a group V source gas are supplied into the reactor. In this case, for example, the flow rate of TMAl is set to 0.05 L / min (50 SCCM) in a standard state, and the flow rate of NH 3 is set to 0.1 L / min (100 SCCM) in a standard state. TMAl and NH 3 may be supplied into the reaction furnace.

また、この工程では、AlyGa1-yN(0<y≦1)のAlの組成であるyを1未満とする場合、III族の原料ガスとしてのTMAlおよびTMGaと、V族の原料ガスとしてのNH3とを反応炉内へ供給すればよい。この場合には、Alの組成であるyが所望の値(0<y<1)となるようにIII族の原料ガスにおけるTMAlのモル比(〔TMAl〕/{〔TMAl〕+〔TMGa〕})などを設定すればよい。 Further, in this step, TMy and TMGa as group III source gases and group V source when y which is the Al composition of Al y Ga 1-y N (0 <y ≦ 1) is less than 1 NH 3 as a gas may be supplied into the reaction furnace. In this case, the molar ratio of TMAl in the group III source gas ([TMAl] / {[TMAl] + [TMGa]} so that y which is the composition of Al becomes a desired value (0 <y <1)). ) Etc. may be set.

(5)n形窒化物半導体層4を形成する工程(第3工程)
この工程は、バッファ層3上にn形窒化物半導体層4を形成する工程である。
(5) Step of forming n-type nitride semiconductor layer 4 (third step)
This step is a step of forming the n-type nitride semiconductor layer 4 on the buffer layer 3.

この工程では、例えば、反応炉内の圧力を第4規定圧力に保ちながら基板温度を第4規定温度(所定の成長温度)に保持した状態で、n形AlzGa1-zN(0<z≦1)のIII族の原料ガス、V族の原料ガスおよびn形導電性を付与する不純物の原料ガスを反応炉内へ供給開始して、n形窒化物半導体層4を形成する。この工程では、第4規定圧力を第1規定圧力と同じ10kPaとし、第4規定温度を1100℃としている。なお、第4規定圧力および第4規定温度それぞれの値は、一例であり、特に限定するものではない。 In this step, for example, the pressure in the reactor while holding the substrate temperature while keeping the fourth specified pressure to the fourth predetermined temperature (predetermined growth temperature), n-type Al z Ga 1-z N ( 0 < The supply of a group III source gas of z ≦ 1), a group V source gas, and an impurity source gas imparting n-type conductivity is started into the reaction furnace to form the n-type nitride semiconductor layer 4. In this step, the fourth specified pressure is 10 kPa, which is the same as the first specified pressure, and the fourth specified temperature is 1100 ° C. In addition, each value of 4th specified pressure and 4th specified temperature is an example, and it does not specifically limit it.

この工程では、Alの原料ガスとしてTMAl、Gaの原料ガスとしてTMGa、Nの原料ガスとしてNH3、n形導電性を付与する不純物であるSiの原料ガスとしてテトラエチルシラン(TESi)を用いている。また、各原料ガスを輸送するためのキャリアガスとしては、H2ガスを用いている。ここで、TESiの流量は標準状態で0.0009L/min(0.9SCCM)としている。また、Alの組成が所望の値(例えば、0.65)となるようにIII族の原料ガスにおけるTMAlのモル比(〔TMAl〕/{〔TMAl〕+〔TMGa〕})を設定している。なお、各原料ガスは特に限定するものではなく、例えば、Gaの原料としてトリエチルガリウム(TEGa)、Nの原料ガスとしてヒドラジン誘導体、Siの原料としてモノシラン(SiH4)を用いてもよい。また、各原料ガスそれぞれの流量は、一例であり、特に限定するものではない。 In this step, TMAl is used as the Al source gas, TMGa is used as the Ga source gas, NH 3 is used as the N source gas, and tetraethylsilane (TESi) is used as the Si source gas that imparts n-type conductivity. . Further, H 2 gas is used as a carrier gas for transporting each source gas. Here, the flow rate of TESi is set to 0.0009 L / min (0.9 SCCM) in a standard state. Further, the molar ratio of TMAl in the group III source gas ([TMAl] / {[TMAl] + [TMGa]}) is set so that the Al composition becomes a desired value (for example, 0.65). . Each source gas is not particularly limited. For example, triethylgallium (TEGa) may be used as a Ga source material, hydrazine derivative may be used as a N source gas, and monosilane (SiH 4 ) may be used as a Si source material. Moreover, the flow rate of each source gas is an example, and is not particularly limited.

(6)発光層5を形成する工程(第4工程)
この工程は、n形窒化物半導体層4上に発光層5を形成する工程である。
(6) Step of forming the light emitting layer 5 (fourth step)
This step is a step of forming the light emitting layer 5 on the n-type nitride semiconductor layer 4.

この工程では、例えば、反応炉内の圧力を第5規定圧力に保ちながら基板温度を第5規定温度(所定の成長温度)に保持した状態で、III族の原料ガスおよびV族の原料ガスを反応炉内へ供給開始して、発光層5を形成する。この工程では、第5規定圧力を第1規定圧力と同じ10kPaとし、第5規定温度を1100℃としている。なお、第5規定圧力および第5規定温度それぞれの値は、一例であり、特に限定するものではない。   In this step, for example, with the substrate temperature maintained at the fifth specified temperature (predetermined growth temperature) while maintaining the pressure in the reactor at the fifth specified pressure, the group III source gas and the group V source gas are added. The supply into the reaction furnace is started to form the light emitting layer 5. In this step, the fifth specified pressure is 10 kPa, the same as the first specified pressure, and the fifth specified temperature is 1100 ° C. Note that the values of the fifth specified pressure and the fifth specified temperature are examples, and are not particularly limited.

この工程では、一例として、発光層5の井戸層5bがAl0.5Ga0.5Nとなり、障壁層5aがAl0.65Ga0.35Nとなるように井戸層5bおよび障壁層5aそれぞれの成長条件を設定している。なお、井戸層5bおよび障壁層5aそれぞれの組成比は特に限定するものではなく、この工程では、井戸層5bおよび障壁層5aそれぞれの所望の組成比に基づいて、井戸層5bおよび障壁層5aそれぞれの成長条件を設定すればよい。 In this step, as an example, the growth conditions of the well layer 5b and the barrier layer 5a are set so that the well layer 5b of the light emitting layer 5 becomes Al 0.5 Ga 0.5 N and the barrier layer 5a becomes Al 0.65 Ga 0.35 N. Yes. The composition ratio of each of the well layer 5b and the barrier layer 5a is not particularly limited. In this step, the well layer 5b and the barrier layer 5a are each based on the desired composition ratio of each of the well layer 5b and the barrier layer 5a. What is necessary is just to set the growth conditions.

この工程では、Alの原料ガスとしてTMAl、Gaの原料ガスとしてTMGa、Nの原料ガスとしてNH3を用い、各原料ガスを輸送するためのキャリアガスとしてH2ガスを用いている。ここで、発光層5の井戸層5bの成長条件については、所望の組成比が得られるように、III族の原料ガスにおけるTMAlのモル比(〔TMAl〕/{〔TMAl〕+〔TMGa〕})を設定している。また、この工程では、井戸層5bの成長条件における上記モル比を、障壁層5aの成長条件における上記モル比よりも小さく設定している。なお、本実施形態の紫外発光素子では、障壁層5aに不純物をドーピングしていないが、これに限らず、障壁層5aの結晶品質が劣化しない程度の濃度でSiなどの不純物をドーピングしてもよい。ここで、Siの原料ガスとしては、例えば、TESiを用いることができる。各原料ガスは、特に限定するものではなく、例えば、Gaの原料としてTEGa、Nの原料ガスとしてヒドラジン誘導体、Siの原料としてSiH4を用いてもよい。また、各原料ガスそれぞれの流量は、一例であり、特に限定するものではない。 In this step, TMAl is used as the Al source gas, TMGa is used as the Ga source gas, NH 3 is used as the N source gas, and H 2 gas is used as the carrier gas for transporting each source gas. Here, regarding the growth conditions of the well layer 5b of the light emitting layer 5, the molar ratio of TMAl in the group III source gas ([TMAl] / {[TMAl] + [TMGa]}) is obtained so as to obtain a desired composition ratio. ) Is set. In this step, the molar ratio under the growth condition of the well layer 5b is set smaller than the molar ratio under the growth condition of the barrier layer 5a. In the ultraviolet light emitting device of this embodiment, the barrier layer 5a is not doped with impurities. However, the present invention is not limited to this, and impurities such as Si may be doped at a concentration that does not deteriorate the crystal quality of the barrier layer 5a. Good. Here, as the Si source gas, for example, TESi can be used. Each source gas is not particularly limited. For example, TEGa may be used as a Ga source material, a hydrazine derivative may be used as an N source gas, and SiH 4 may be used as an Si source material. Moreover, the flow rate of each source gas is an example, and is not particularly limited.

(7)電子ブロック層6を形成する工程
この工程は、発光層5上に電子ブロック層6を形成する工程である。
(7) Step of forming the electron block layer 6 This step is a step of forming the electron block layer 6 on the light emitting layer 5.

この工程では、例えば、反応炉内の圧力を第6規定圧力に保ちながら基板温度を第6規定温度(所定の成長温度)に保持した状態で、III族の原料ガスおよびV族の原料ガスを反応炉内へ供給開始して、電子ブロック層6を形成する。この工程では、第6規定圧力を第1規定圧力と同じ10kPaとし、第6規定温度を1100℃としている。なお、第6規定圧力および第6規定温度それぞれの値は、一例であり、特に限定するものではない。発光層5の成長条件における基板温度と電子ブロック層6の成長条件における基板温度とは、同じ温度であることが好ましいが、必ずしも同じ温度である必要はない。   In this step, for example, with the substrate temperature maintained at the sixth specified temperature (predetermined growth temperature) while maintaining the pressure in the reactor at the sixth specified pressure, the group III source gas and the group V source gas are added. The supply into the reaction furnace is started, and the electron block layer 6 is formed. In this step, the sixth specified pressure is 10 kPa, which is the same as the first specified pressure, and the sixth specified temperature is 1100 ° C. The values of the sixth specified pressure and the sixth specified temperature are merely examples, and are not particularly limited. The substrate temperature under the growth condition of the light emitting layer 5 and the substrate temperature under the growth condition of the electron block layer 6 are preferably the same temperature, but are not necessarily the same temperature.

この工程では、Alの原料ガスとしてTMAl、Gaの原料ガスとしてTMGa、Nの原料ガスとしてNH3、p形導電性に寄与する不純物であるMgの原料ガスとしてビスシクロペンタジエニルマグネシウム(Cp2Mg)を用い、各原料ガスを輸送するためのキャリアガスとしてH2ガスを用いている。ここで、Alの組成が所望の値(例えば、0.9)となるようにIII族の原料ガスにおけるTMAlのモル比(〔TMAl〕/{〔TMAl〕+〔TMGa〕})を設定している。各原料ガスは、特に限定するものではなく、例えば、Gaの原料としてTEGa、Nの原料ガスとしてヒドラジン誘導体を用いてもよい。各原料ガスそれぞれの流量は、一例であり、特に限定するものではない。 In this step, TMAl is used as the Al source gas, TMGa is used as the Ga source gas, NH 3 is used as the N source gas, and biscyclopentadienyl magnesium (Cp 2) is used as the Mg source gas that contributes to p-type conductivity. Mg) is used, and H 2 gas is used as a carrier gas for transporting each source gas. Here, the molar ratio of TMAl in the group III source gas ([TMAl] / {[TMAl] + [TMGa]}) is set so that the Al composition becomes a desired value (for example, 0.9). Yes. Each source gas is not particularly limited. For example, TEGa may be used as a Ga source material, and a hydrazine derivative may be used as an N source gas. The flow rate of each source gas is an example and is not particularly limited.

(8)p形窒化物半導体層7を形成する工程(第5工程)
この工程は、電子ブロック層6上にp形窒化物半導体層7を形成する工程である。なお、電子ブロック層6を設けていない場合には、発光層5上にp形窒化物半導体層7を形成する工程となる。
(8) Step of forming p-type nitride semiconductor layer 7 (fifth step)
This step is a step of forming the p-type nitride semiconductor layer 7 on the electron block layer 6. In the case where the electron blocking layer 6 is not provided, the step of forming the p-type nitride semiconductor layer 7 on the light emitting layer 5 is performed.

この工程では、例えば、反応炉内の圧力を第7規定圧力に保ちながら基板温度を第7規定温度(所定の成長温度)に保持した状態で、III族の原料ガスおよびV族の原料ガスを反応炉内へ供給開始して、p形窒化物半導体層7を形成する。この工程では、第7規定圧力を第1規定圧力と同じ10kPaとし、第7規定温度を1100℃としている。なお、第7規定圧力および第7規定温度それぞれの値は、一例であり、特に限定するものではない。   In this step, for example, with the substrate temperature maintained at the seventh specified temperature (predetermined growth temperature) while maintaining the pressure in the reactor at the seventh specified pressure, the group III source gas and the group V source gas are mixed. The supply into the reaction furnace is started, and the p-type nitride semiconductor layer 7 is formed. In this step, the seventh specified pressure is 10 kPa, which is the same as the first specified pressure, and the seventh specified temperature is 1100 ° C. Note that the values of the seventh specified pressure and the seventh specified temperature are examples, and are not particularly limited.

この工程では、Alの原料ガスとしてTMAl、Gaの原料ガスとしてTMGa、Nの原料ガスとしてNH3、p形導電性を付与する不純物であるMgの原料ガスとしてCp2Mgを用い、各原料ガスを輸送するためのキャリアガスとしてはH2ガスを用いている。ここで、Alの組成が所望の値(例えば、0.65)となるようにIII族の原料ガスにおけるTMAlのモル比(〔TMAl〕/{〔TMAl〕+〔TMGa〕})を設定している。Alの組成がn形窒化物半導体層4におけるAlの組成と同じ場合には、n形窒化物半導体層4の成長条件と同じモル比に設定することができる。各原料ガスそれぞれの流量は、一例であり、特に限定するものではない。 In this step, TMAl is used as the Al source gas, TMGa is used as the Ga source gas, NH 3 is used as the N source gas, and Cp 2 Mg is used as the Mg source gas that imparts p-type conductivity. H 2 gas is used as a carrier gas for transporting the gas. Here, the molar ratio of TMAl in the group III source gas ([TMAl] / {[TMAl] + [TMGa]}) is set so that the Al composition becomes a desired value (for example, 0.65). Yes. When the Al composition is the same as the Al composition in the n-type nitride semiconductor layer 4, the same molar ratio as the growth conditions of the n-type nitride semiconductor layer 4 can be set. The flow rate of each source gas is an example and is not particularly limited.

(9)p形コンタクト層8を形成する工程
この工程は、p形窒化物半導体層7上にp形コンタクト層8を形成する工程である。
(9) Step of forming p-type contact layer 8 This step is a step of forming p-type contact layer 8 on p-type nitride semiconductor layer 7.

この工程では、例えば、反応炉内の圧力を第8規定圧力に保ちながら基板温度を第8規定温度(所定の成長温度)に保持した状態で、III族の原料ガスおよびV族の原料ガスを反応炉内へ供給開始して、p形コンタクト層8を形成する。この工程では、第8規定圧力を第1規定圧力と同じ10kPaとし、第8規定温度を1050℃としている。なお、第8規定圧力および第8規定温度それぞれの値は、一例であり、特に限定するものではない。   In this step, for example, the group III source gas and the group V source gas are added while maintaining the substrate temperature at the eighth specified temperature (predetermined growth temperature) while maintaining the pressure in the reactor at the eighth specified pressure. Supply into the reaction furnace is started, and the p-type contact layer 8 is formed. In this step, the eighth specified pressure is 10 kPa, which is the same as the first specified pressure, and the eighth specified temperature is 1050 ° C. Note that the values of the eighth specified pressure and the eighth specified temperature are merely examples, and are not particularly limited.

この工程では、Gaの原料ガスとしてTMGa、Nの原料ガスとしてNH3、p型導電性を付与する不純物であるMgの原料ガスとして、Cp2Mgを用い、各原料ガスを輸送するためのキャリアガスとしてH2ガスを用いている。 In this step, TMGa is used as the Ga source gas, NH 3 is used as the N source gas, and Cp 2 Mg is used as the Mg source gas that imparts p-type conductivity, and the carrier for transporting each source gas is used. H 2 gas is used as the gas.

(1)の工程においてMOCVD装置の反応炉内に単結晶基板1を導入した後、(9)の工程が終了するまでは、MOCVD装置の反応炉内で連続的に結晶成長を行う。そして、p形コンタクト層8の成長が終わった後、基板温度を室温付近まで降温させ、核2とバッファ層3とn形窒化物半導体層4と発光層5と電子ブロック層6とp形窒化物半導体層7とp形コンタクト層8との積層構造が成長されている単結晶基板1をMOCVD装置から取り出す。要するに、本実施形態の紫外発光素子の製造方法では、核2とバッファ層3とn形窒化物半導体層4と発光層5と電子ブロック層6とp形窒化物半導体層7とp形コンタクト層8との積層構造を、MOCVD法により形成している。   After the single crystal substrate 1 is introduced into the reactor of the MOCVD apparatus in the step (1), crystal growth is continuously performed in the reactor of the MOCVD apparatus until the step (9) is completed. Then, after the growth of the p-type contact layer 8 is finished, the substrate temperature is lowered to near room temperature, the nucleus 2, the buffer layer 3, the n-type nitride semiconductor layer 4, the light emitting layer 5, the electron blocking layer 6, and the p-type nitriding. The single crystal substrate 1 on which the stacked structure of the physical semiconductor layer 7 and the p-type contact layer 8 is grown is taken out from the MOCVD apparatus. In short, in the manufacturing method of the ultraviolet light emitting device of this embodiment, the nucleus 2, the buffer layer 3, the n-type nitride semiconductor layer 4, the light emitting layer 5, the electron blocking layer 6, the p-type nitride semiconductor layer 7, and the p-type contact layer. 8 is formed by the MOCVD method.

(10)p形不純物を活性化するためのアニールを行う工程
この工程は、アニール装置のアニール炉内において所定のアニール温度で所定のアニール時間だけ保持することにより、電子ブロック層6、p形窒化物半導体層7およびp形コンタクト層8のp形不純物を活性化する工程である。ここでは、アニール温度を750℃、アニール時間を10分に設定してあるが、これらの値は一例であり、特に限定するものではない。アニール装置としては、例えば、ランプアニール装置、電気炉アニール装置などを採用することができる。
(10) Step of performing annealing for activating p-type impurities In this step, the electron blocking layer 6 and the p-type nitriding are held in the annealing furnace of the annealing apparatus by holding at a predetermined annealing temperature for a predetermined annealing time. This is a step of activating p-type impurities in the physical semiconductor layer 7 and the p-type contact layer 8. Here, the annealing temperature is set to 750 ° C. and the annealing time is set to 10 minutes. However, these values are merely examples, and are not particularly limited. As the annealing apparatus, for example, a lamp annealing apparatus, an electric furnace annealing apparatus, or the like can be employed.

(11)メサ構造を形成する工程
まず、一般的なフォトリソグラフィ技術を利用して、単結晶基板1の上記一表面側に成長された上記積層構造において、メサ構造の上面に対応する領域上に、第1のレジスト層を形成する。続いて、第1のレジスト層をマスクとして、上記積層構造を表面側(ここでは、p形コンタクト層8の表面側)からn形窒化物半導体層4の途中までエッチングすることによって、メサ構造を形成する。その後、第1のレジスト層を除去する。上記積層構造のエッチングは、例えば、反応性イオンエッチングにより行うことができる。なお、メサ構造の面積および形状は特に限定するものではない。
(11) Step of forming mesa structure First, in the stacked structure grown on the one surface side of the single crystal substrate 1 using a general photolithography technique, on the region corresponding to the upper surface of the mesa structure A first resist layer is formed. Subsequently, by using the first resist layer as a mask, the stacked structure is etched from the surface side (here, the surface side of the p-type contact layer 8) to the middle of the n-type nitride semiconductor layer 4, thereby forming a mesa structure. Form. Thereafter, the first resist layer is removed. Etching of the laminated structure can be performed by, for example, reactive ion etching. The area and shape of the mesa structure are not particularly limited.

(12)n形窒化物半導体層4の露出させた表面4a上に第1電極14を形成する工程
単結晶基板1の上記一表面側における第1電極14の形成予定領域のみ(つまり、n形窒化物半導体層4のうち厚みが薄くなった部位の一部)が露出するようにパターニングされた第2のレジスト層を形成する。その後、例えば、膜厚が20nmのTi膜と膜厚が100nmのAl膜と膜厚が20nmのTi膜と膜厚が200nmのAu膜との積層膜を電子ビーム蒸着法により成膜し、リフトオフを行うことにより、第2のレジスト層および当該第2のレジスト層上の不要膜を除去する。その後、第1電極14とn形窒化物半導体層4との接触がオーミック接触となるように、N2ガス雰囲気中でRTA(Rapid Thermal Annealing)処理を行う。積層膜の構造および各膜厚は一例であり、特に限定するものではない。また、RTA処理の条件は、例えば、アニール温度を800℃、アニール時間を1分とすればよいが、これらの値は一例であり、特に限定するものではない。
(12) Step of forming the first electrode 14 on the exposed surface 4a of the n-type nitride semiconductor layer 4 Only the region where the first electrode 14 is to be formed on the one surface side of the single crystal substrate 1 (that is, the n-type) A second resist layer patterned so as to expose a part of the nitride semiconductor layer 4 with a reduced thickness) is formed. Thereafter, for example, a laminated film of a Ti film having a thickness of 20 nm, an Al film having a thickness of 100 nm, a Ti film having a thickness of 20 nm, and an Au film having a thickness of 200 nm is formed by electron beam evaporation, and lift-off is performed. By performing the step, the second resist layer and the unnecessary film on the second resist layer are removed. Thereafter, an RTA (Rapid Thermal Annealing) process is performed in an N 2 gas atmosphere so that the contact between the first electrode 14 and the n-type nitride semiconductor layer 4 becomes an ohmic contact. The structure and each film thickness of the laminated film are examples, and are not particularly limited. The RTA treatment conditions may be, for example, an annealing temperature of 800 ° C. and an annealing time of 1 minute, but these values are merely examples and are not particularly limited.

(13)第2電極17を形成する工程
単結晶基板1の上記一表面側における第2電極17の形成予定領域のみ(ここでは、p形コンタクト層8の表面の一部)が露出するようにパターニングされた第3のレジスト層を形成する。その後、例えば膜厚が15nmのNi膜と膜厚が100nmのAu膜を電子ビーム蒸着法により成膜し、リフトオフを行うことにより、第3のレジスト層および当該第3のレジスト層上の不要膜を除去する。その後、第2電極17とp形コンタクト層8との接触がオーミック接触となるように、N2ガス雰囲気中でRTA処理を行う。積層膜の構造および各膜厚は一例であり、特に限定するものではない。また、RTA処理の条件は、例えば、アニール温度を400℃、アニール時間を15分とすればよいが、これらの値は一例であり、特に限定するものではない。
(13) Step of Forming Second Electrode 17 Only the region where the second electrode 17 is to be formed on the one surface side of the single crystal substrate 1 (here, part of the surface of the p-type contact layer 8) is exposed. A patterned third resist layer is formed. Thereafter, for example, an Ni film having a thickness of 15 nm and an Au film having a thickness of 100 nm are formed by electron beam evaporation, and lift-off is performed, so that the third resist layer and the unnecessary film on the third resist layer are formed. Remove. Thereafter, an RTA treatment is performed in an N 2 gas atmosphere so that the contact between the second electrode 17 and the p-type contact layer 8 is an ohmic contact. The structure and each film thickness of the laminated film are examples, and are not particularly limited. The RTA treatment conditions may be, for example, an annealing temperature of 400 ° C. and an annealing time of 15 minutes, but these values are merely examples and are not particularly limited.

(14)第1パッドおよび第2パッドを形成する工程
この工程では、フォトリソグラフィ技術および薄膜形成技術を利用して第1パッドおよび第2パッドを形成する。薄膜形成技術としては、例えば、電子ビーム蒸着法などを採用することができる。
(14) Step of Forming First Pad and Second Pad In this step, the first pad and the second pad are formed using photolithography technology and thin film formation technology. As the thin film formation technique, for example, an electron beam evaporation method or the like can be employed.

この工程が終了することにより、紫外発光素子が複数形成されたウェハが完成する。要するに、上述の(1)〜(14)の工程を順次行うことにより、紫外発光素子が複数形成されたウェハが完成する。   By completing this step, a wafer on which a plurality of ultraviolet light emitting elements are formed is completed. In short, by sequentially performing the steps (1) to (14) described above, a wafer on which a plurality of ultraviolet light emitting elements are formed is completed.

(15)ウェハから個々の紫外発光素子に分割する工程
この工程は、ダイシング工程であり、ウェハをダイシングソーなどによって裁断することで、個々の紫外発光素子(チップ)に分割する。これにより、1枚のウェハから複数の紫外発光素子を得ることができる。紫外発光素子のチップサイズとしては、例えば、350μm□や1mm□などが挙げられるが、特に限定するものではない。
(15) Process of Dividing from Wafer into Individual Ultraviolet Light Emitting Elements This process is a dicing process, and the wafer is cut into individual ultraviolet light emitting elements (chips) by cutting with a dicing saw or the like. Thereby, a plurality of ultraviolet light emitting elements can be obtained from one wafer. Examples of the chip size of the ultraviolet light emitting element include 350 μm □ and 1 mm □, but are not particularly limited.

ところで、上述の第1工程は、以下に説明する第1ステップと第2ステップとを備えた工程としてもよい。   By the way, the above-mentioned 1st process is good also as a process provided with the 1st step and 2nd step which are demonstrated below.

第1ステップは、第1基板温度および第1成長圧力(第1規定圧力)下において、反応炉内にAlの原料ガスとGaの原料ガスとNの原料ガスとを所定のモル比で供給することによって、単結晶基板1の上記一表面上に複数のAlbGa1-bN(0<b<1、且つ、b<x)からなる結晶核を形成するステップである。この第1ステップでは、例えば、第1基板温度を1100℃、第1成長圧力を10kPaとすればよいが、これらの数値は一例であり、特に限定するものではない。 The first step supplies Al source gas, Ga source gas, and N source gas in a predetermined molar ratio into the reaction furnace at a first substrate temperature and a first growth pressure (first specified pressure). This is a step of forming crystal nuclei composed of a plurality of Al b Ga 1-b N (0 <b <1 and b <x) on the one surface of the single crystal substrate 1. In this first step, for example, the first substrate temperature may be set to 1100 ° C. and the first growth pressure may be set to 10 kPa. However, these numerical values are merely examples, and are not particularly limited.

第2ステップは、AlbGa1-bN(0<b<1、且つ、b<x)からなる結晶核をAlxGa1-xN(0<x<1)からなる核2とするようにGaを脱離させるステップである。要するに、第1ステップと第2ステップとを備えた第1工程では、第1ステップと第2ステップとを行うことにより、所望の組成のAlxGa1-xN(0<x<1)からなる核2を形成することができる。 In the second step, a crystal nucleus composed of Al b Ga 1-b N (0 <b <1 and b <x) is used as a nucleus 2 composed of Al x Ga 1-x N (0 <x <1). In this way, Ga is desorbed. In short, in the first process including the first step and the second step, by performing the first step and the second step, the Al x Ga 1-x N (0 <x <1) having a desired composition is obtained. The following nucleus 2 can be formed.

第2ステップとしては、以下の例がある。   As the second step, there are the following examples.

第2ステップの一例では、Alの原料ガスとGaの原料ガスとを供給せずにNの原料ガスを供給し、且つ、単結晶基板1の温度である基板温度を、第1ステップでの基板温度よりも高く設定した状態での熱処理を行う。この熱処理を行う基板温度は、例えば、1300℃とすればよい。また、この熱処理を行う熱処理時間は、例えば、2分とすればよい。要するに、熱処理は、基板温度を1300℃として2分間だけ行うようにすればよい。第2ステップにおいて熱処理を行う基板温度は、1300℃に限らない。ただし、基板温度が低すぎるとGaが脱離せず、また、基板温度が高すぎると、GaだけでなくAlも脱離してしまう。このため、基板温度は、例えば、Gaを脱離させることが可能で且つAlの脱離を抑制することが可能な1100℃〜1350℃程度の範囲で設定するのが好ましく、1150℃〜1300℃が、より好ましい。また、熱処理時間は、核2の組成比や構造、熱処理を行う基板温度などに基づいて適宜設定すればよい。   In an example of the second step, the source gas of N is supplied without supplying the source gas of Al and the source gas of Ga, and the substrate temperature, which is the temperature of the single crystal substrate 1, is used as the substrate in the first step. Heat treatment is performed in a state set higher than the temperature. The substrate temperature for this heat treatment may be 1300 ° C., for example. Further, the heat treatment time for this heat treatment may be, for example, 2 minutes. In short, the heat treatment may be performed for 2 minutes at a substrate temperature of 1300 ° C. The substrate temperature for the heat treatment in the second step is not limited to 1300 ° C. However, if the substrate temperature is too low, Ga is not desorbed, and if the substrate temperature is too high, not only Ga but also Al is desorbed. For this reason, it is preferable to set the substrate temperature within a range of about 1100 ° C. to 1350 ° C., for example, capable of desorbing Ga and suppressing desorption of Al. Is more preferable. The heat treatment time may be set as appropriate based on the composition ratio and structure of the nucleus 2, the substrate temperature at which the heat treatment is performed, and the like.

また、第2ステップの他の例では、Alの原料ガスとGaの原料ガスとを供給せずにNの原料ガスを供給し、且つ、単結晶基板1の温度である基板温度を、第1ステップでの基板温度よりも下げずに、反応炉へ供給するH2ガス(水素ガス)の供給量を、第1ステップにおいて原料ガスを輸送するためのキャリアガスであるH2ガスの供給量よりも多く設定した状態で熱処理を行う。第1ステップおよび第2ステップそれぞれのH2ガスの供給量は、例えば、標準状態で5L/min(5SLM)、標準状態で10L/min(10SLM)とすればよい。なお、第1ステップおよび第2ステップそれぞれのH2ガスの供給量の値は、特に限定するものではない。 In another example of the second step, an N source gas is supplied without supplying an Al source gas and a Ga source gas, and the substrate temperature which is the temperature of the single crystal substrate 1 is set to the first step. The supply amount of H 2 gas (hydrogen gas) supplied to the reaction furnace without lowering the substrate temperature in the step is more than the supply amount of H 2 gas which is a carrier gas for transporting the raw material gas in the first step. The heat treatment is performed in a state where many are set. The supply amount of H 2 gas in each of the first step and the second step may be, for example, 5 L / min (5 SLM) in the standard state and 10 L / min (10 SLM) in the standard state. In addition, the value of the supply amount of H 2 gas in each of the first step and the second step is not particularly limited.

以上説明した本実施形態の紫外発光素子は、単結晶基板1と、単結晶基板1の一表面上に形成された複数の島状の核2と、隣り合う核2の間の隙間を埋め込み且つ全ての核2を覆うように単結晶基板1の上記一表面側に形成されたバッファ層3とを備えている。さらに、紫外発光素子は、バッファ層3上に形成されたn形AlzGa1-zN(0<z≦1)からなるn形窒化物半導体層4と、n形窒化物半導体層4上に形成された量子井戸構造の発光層5と、p形窒化物半導体層7とを備えている。ここで、紫外発光素子は、n形窒化物半導体層4が、n形AlzGa1-zN(0<z≦1)からなり、量子井戸構造の井戸層5bが、AlaGa1-aN(0<a≦1)からなる。また、紫外発光素子は、核2が、AlxGa1-xN(0<x<1)からなり、バッファ層3が、AlyGa1-yN(0<y≦1)からなり、x<yとなっている。 The ultraviolet light emitting device of the present embodiment described above embeds a gap between the single crystal substrate 1, the plurality of island-like nuclei 2 formed on one surface of the single crystal substrate 1, and the adjacent nuclei 2. The buffer layer 3 is provided on the one surface side of the single crystal substrate 1 so as to cover all the nuclei 2. Furthermore, the ultraviolet light emitting element includes an n -type nitride semiconductor layer 4 made of n-type Al z Ga 1 -zN (0 <z ≦ 1) formed on the buffer layer 3, and the n-type nitride semiconductor layer 4. The light emitting layer 5 having the quantum well structure and the p-type nitride semiconductor layer 7 are provided. Here, in the ultraviolet light emitting element, the n-type nitride semiconductor layer 4 is made of n-type Al z Ga 1 -z N (0 <z ≦ 1), and the well layer 5b of the quantum well structure is Al a Ga 1− a N (0 <a ≦ 1). In the ultraviolet light emitting element, the nucleus 2 is made of Al x Ga 1-x N (0 <x <1), the buffer layer 3 is made of Al y Ga 1-y N (0 <y ≦ 1), x <y.

紫外発光素子は、核2がAlxGa1-xN(0<x<1)からなる一方でバッファ層3がAlyGa1-yN(0<y≦1)からなり、x<yであるので、従来のようにAlN核を形成する場合や核2の組成をバッファ層3と同じ組成に設定する場合に比べて、製造時に、単結晶基板1の上記一表面上でのIII族原子の平均の拡散長を長くすることが可能となる。しかして、本実施形態の紫外発光素子では、核2の密度を低減可能となる。これにより、本実施形態の紫外発光素子では、貫通転位を低減することが可能となる。要するに、本実施形態の紫外発光素子では、バッファ層3の貫通転位密度を低減することが可能となって、発光層5の貫通転位密度を低減することが可能となる。よって、本実施形態の紫外発光素子では、発光効率の向上を図ることが可能となる。 In the ultraviolet light emitting element, the nucleus 2 is made of Al x Ga 1-x N (0 <x <1), while the buffer layer 3 is made of Al y Ga 1-y N (0 <y ≦ 1), and x <y Therefore, as compared with the conventional case where AlN nuclei are formed or the composition of the nuclei 2 is set to the same composition as that of the buffer layer 3, the group III on the one surface of the single crystal substrate 1 is produced at the time of manufacture. It becomes possible to increase the average diffusion length of atoms. Therefore, in the ultraviolet light emitting device of this embodiment, the density of the nuclei 2 can be reduced. Accordingly, threading dislocations can be reduced in the ultraviolet light emitting device of this embodiment. In short, in the ultraviolet light emitting device of this embodiment, the threading dislocation density of the buffer layer 3 can be reduced, and the threading dislocation density of the light emitting layer 5 can be reduced. Therefore, in the ultraviolet light emitting device of this embodiment, it is possible to improve the light emission efficiency.

また、紫外発光素子は、複数の核2の各々が島状に形成されているので、核2に応力がかかりにくく、バッファ層3の厚膜化を図りながらも、クラックの発生が起こりにくくなる。これにより、紫外発光素子は、貫通転位密度のより一層の低減を図ることが可能となる。また、紫外発光素子は、製造時におけるウェハの反りを低減することが可能となり、取り扱いが容易になる。その結果、紫外発光素子は、量産性や製造歩留まりを向上させることが可能となる。   Further, since each of the plurality of nuclei 2 is formed in an island shape in the ultraviolet light emitting element, stress is not easily applied to the nuclei 2, and cracks are less likely to occur while increasing the thickness of the buffer layer 3. . As a result, the ultraviolet light-emitting element can further reduce the threading dislocation density. In addition, the ultraviolet light emitting element can reduce the warpage of the wafer at the time of manufacture, and is easy to handle. As a result, the ultraviolet light-emitting element can improve mass productivity and manufacturing yield.

また、紫外発光素子は、AlyGa1-yN(0<y≦1)からなるバッファ層3のAlの組成であるyについて、y=1としてもよい。この場合、紫外発光素子は、バッファ層3がAlNとなる。AlNのバンドギャップエネルギが6.2eVであるので、紫外発光素子は、例えば、220nm程度の発光波長の紫外光を発光するように発光層5が設計されたとしても、発光層5で発光した紫外光がバッファ層3で吸収されるのを防止することができ、効率良く取り出される。 In the ultraviolet light emitting element, y = 1 may be set for y which is the Al composition of the buffer layer 3 made of Al y Ga 1-y N (0 <y ≦ 1). In this case, in the ultraviolet light emitting element, the buffer layer 3 is AlN. Since the band gap energy of AlN is 6.2 eV, even if the light emitting layer 5 is designed so that the ultraviolet light emitting element emits ultraviolet light having an emission wavelength of about 220 nm, the ultraviolet light emitted from the light emitting layer 5 is used. Light can be prevented from being absorbed by the buffer layer 3 and is efficiently extracted.

また、紫外発光素子は、核2を構成するAlxGa1-xN(0<x<1)におけるAlの組成であるxと、井戸層5bを構成するAlaGa1-aN(0<a≦1)におけるAlの組成であるaとの関係について、a<xであることが好ましい。これにより、紫外発光素子は、さらに核密度を減少させ転位密度を低減させることが可能となり、また、井戸層5bで発光した紫外光が核2で吸収されることなく効率良く取り出される。紫外発光素子は、単結晶基板1側から紫外光を取り出す場合、発光効率を向上させるためにa<xとすることが重要である。 Further, the ultraviolet light-emitting element has an Al composition of Al x Ga 1-x N (0 <x <1) constituting the nucleus 2 and Al a Ga 1-a N (0) constituting the well layer 5b. Regarding the relationship with a which is the composition of Al in <a ≦ 1), it is preferable that a <x. Thereby, the ultraviolet light emitting element can further reduce the nuclear density and the dislocation density, and the ultraviolet light emitted from the well layer 5b is efficiently extracted without being absorbed by the nucleus 2. In the ultraviolet light emitting element, when extracting ultraviolet light from the single crystal substrate 1 side, it is important to satisfy a <x in order to improve luminous efficiency.

また、紫外発光素子は、核2を構成するAlxGa1-xN(0<x<1)におけるAlの組成であるxと、n形窒化物半導体層4を構成するn形AlzGa1-zN(0<z≦1)におけるAlの組成であるzとの関係について、z<xであることが好ましい。これにより、紫外発光素子は、核2の格子定数がn形窒化物半導体層4の格子定数よりも小さくなるので、n形窒化物半導体層4が核2からも圧縮応力を受けることとなり、n形窒化物半導体層4にクラックが発生しずらくなる。 In addition, the ultraviolet light emitting element has a composition of Al in Al x Ga 1-x N (0 <x <1) constituting the nucleus 2 and an n-type Al z Ga constituting the n-type nitride semiconductor layer 4. Regarding the relationship with z which is the composition of Al in 1-zN (0 <z ≦ 1), it is preferable that z <x. Thereby, in the ultraviolet light emitting element, the lattice constant of the nucleus 2 is smaller than the lattice constant of the n-type nitride semiconductor layer 4, so that the n-type nitride semiconductor layer 4 is also subjected to compressive stress from the nucleus 2. Cracks are unlikely to occur in the shaped nitride semiconductor layer 4.

また、紫外発光素子は、単結晶基板1がc面サファイア基板であることが好ましい。これにより、紫外発光素子は、単結晶基板1が紫外光の透過性に優れているので、発光効率の向上を図ることが可能となる。   In the ultraviolet light emitting element, the single crystal substrate 1 is preferably a c-plane sapphire substrate. Thereby, since the single crystal substrate 1 is excellent in ultraviolet light transmittance, the light emitting efficiency of the ultraviolet light emitting element can be improved.

また、上述した紫外発光素子の製造方法は、単結晶基板1を準備して反応炉内に配置した後に、単結晶基板1の上記一表面上に複数の核2を形成する第1工程と、バッファ層3を形成する第2工程と、n形窒化物半導体層4を形成する第3工程と、発光層5を形成する第4工程と、p形窒化物半導体層7を形成する第5工程とを備えている。そして、上述の紫外発光素子の製造方法では、第1工程を第1ステップと第2ステップとを備えた工程とすることが好ましい。第1ステップは、第1基板温度および第1成長圧力下において、反応炉内にAlの原料ガスとGaの原料ガスとNの原料ガスとを所定のモル比で供給することによって、単結晶基板1の上記一表面上に複数のAlbGa1-bN(0<b<1、且つ、b<x)からなる結晶核を形成するステップである。また、第2ステップは、AlbGa1-bN(0<b<1、且つ、b<x)からなる結晶核をAlxGa1-xN(0<x<1)からなる核2とするようにGaを脱離させるステップである。これにより、本実施形態の紫外発光素子の製造方法では、貫通転位を低減することが可能な紫外発光素子を提供できる。また、紫外発光素子は、第1工程でのIII族原子の拡散を促進させる観点から、核2のAlの組成が小さいことが好ましいが、Alの組成が小さくなるにつれ、クラックが発生する懸念や、井戸層5bで発光した紫外光が核2で吸収されてしまう懸念が生じる。これに対して、本実施形態の紫外発光素子の製造方法では、第1工程を、上述の第1ステップと第2ステップとを備えた工程とすることにより、第1ステップでIII族原子の平均の拡散長を長くすることによる核密度の低減を図り、第2ステップで所望の発光波長の紫外光の吸収を防止可能な組成比の核2を形成することが可能となる。 The above-described method for manufacturing an ultraviolet light emitting device includes a first step of forming a plurality of nuclei 2 on the one surface of the single crystal substrate 1 after the single crystal substrate 1 is prepared and placed in a reaction furnace, Second step of forming buffer layer 3, third step of forming n-type nitride semiconductor layer 4, fourth step of forming light emitting layer 5, and fifth step of forming p-type nitride semiconductor layer 7 And. And in the manufacturing method of the above-mentioned ultraviolet light emitting element, it is preferable to make a 1st process into the process provided with the 1st step and the 2nd step. The first step is to supply the Al source gas, the Ga source gas, and the N source gas in a predetermined molar ratio into the reaction furnace at a predetermined molar ratio under the first substrate temperature and the first growth pressure. Forming a crystal nucleus composed of a plurality of Al b Ga 1-b N (0 <b <1 and b <x) on the one surface. In the second step, a crystal nucleus composed of Al b Ga 1-b N (0 <b <1 and b <x) is converted into a nucleus 2 composed of Al x Ga 1-x N (0 <x <1). In this step, Ga is desorbed. Thereby, in the manufacturing method of the ultraviolet light emitting element of this embodiment, the ultraviolet light emitting element which can reduce a threading dislocation can be provided. In addition, from the viewpoint of promoting the diffusion of group III atoms in the first step, the ultraviolet light emitting element preferably has a small Al composition in the nucleus 2, but there is a concern that cracks may occur as the Al composition decreases. There is a concern that the ultraviolet light emitted from the well layer 5b is absorbed by the nucleus 2. On the other hand, in the manufacturing method of the ultraviolet light emitting element of the present embodiment, the first step is a step including the first step and the second step described above, so that the average of group III atoms in the first step is increased. It is possible to reduce the nucleus density by increasing the diffusion length of, and to form the nucleus 2 having a composition ratio capable of preventing absorption of ultraviolet light having a desired emission wavelength in the second step.

なお、核2の密度を左右する成長条件として、基板温度、V/III比、各原料ガスそれぞれの供給量、成長圧力などが考えられる。しかしながら、単結晶基板1の上記一表面側においてAl原子を拡散させるためには、Al原子に運動エネルギを基板温度で与えることが必要であり、運動エネルギが小さければ、たとえ基板温度以外のパラメータを変化させたとしても、拡散長が短いため、核2の密度を制御することが難しい。また、AlはGaに比べて拡散長が短い。このため、核2での紫外光の吸収が防止され且つ核密度を低減することが可能な紫外発光素子を製造するために第1工程で重量なパラメータは、III族の原料ガスにおけるTMAlのモル比(〔TMAl〕/{〔TMAl〕+〔TMGa〕})、基板温度であると考えられる。   As growth conditions that influence the density of the nuclei 2, the substrate temperature, the V / III ratio, the supply amount of each source gas, the growth pressure, and the like are conceivable. However, in order to diffuse Al atoms on the one surface side of the single crystal substrate 1, it is necessary to give kinetic energy to the Al atoms at the substrate temperature. If the kinetic energy is small, parameters other than the substrate temperature are set. Even if it is changed, since the diffusion length is short, it is difficult to control the density of the nuclei 2. Al has a shorter diffusion length than Ga. For this reason, in order to manufacture an ultraviolet light-emitting device in which the absorption of ultraviolet light by the nucleus 2 can be prevented and the nucleus density can be reduced, the important parameter in the first step is the mol of TMAl in the group III source gas. The ratio ([TMAl] / {[TMAl] + [TMGa]}) is considered to be the substrate temperature.

この製造方法では、第2ステップにおいて、Alの原料ガスとGaの原料ガスとを供給せずにNの原料ガスを供給し、且つ、単結晶基板1の温度である基板温度を、第1ステップでの基板温度よりも高く設定した状態での熱処理を行うようにすることが好ましい。これにより、この製造方法では、熱処理を行う基板温度を第1ステップでの基板温度よりも高くすることでGaの脱離が促進されるから、第2ステップを比較的短い時間で終了させることが可能となり、生産性を向上させることが可能となる。   In this manufacturing method, in the second step, an N source gas is supplied without supplying an Al source gas and a Ga source gas, and the substrate temperature, which is the temperature of the single crystal substrate 1, is set in the first step. It is preferable to perform the heat treatment in a state set higher than the substrate temperature in step (b). Thereby, in this manufacturing method, since the desorption of Ga is promoted by making the substrate temperature for the heat treatment higher than the substrate temperature in the first step, the second step can be completed in a relatively short time. It becomes possible, and it becomes possible to improve productivity.

また、この製造方法では、第2ステップにおいて、Alの原料ガスとGaの原料ガスとを供給せずにNの原料ガスを供給し、且つ、単結晶基板1の温度である基板温度を、第1ステップでの基板温度よりも下げずに、反応炉へ供給する水素ガスの供給量を、第1ステップにおいて原料ガスを輸送するためのキャリアガスである水素ガスの供給量よりも多く設定した状態で熱処理を行うことが好ましい。これにより、この製造方法では、第2ステップにおいて還元性ガスである水素ガスの流量を多くすることでGaの脱離が促進されるから、第2ステップを比較的短い時間で終了させることが可能となり、生産性を向上させることが可能となる。   In this manufacturing method, in the second step, N source gas is supplied without supplying Al source gas and Ga source gas, and the substrate temperature, which is the temperature of the single crystal substrate 1, is set. A state in which the supply amount of hydrogen gas supplied to the reactor is set higher than the supply amount of hydrogen gas, which is a carrier gas for transporting the raw material gas, in the first step without lowering the substrate temperature in one step. It is preferable to perform the heat treatment. Thereby, in this manufacturing method, since the desorption of Ga is promoted by increasing the flow rate of the reducing gas, hydrogen gas, in the second step, the second step can be completed in a relatively short time. Thus, productivity can be improved.

(実施形態2)
以下では、本実施形態の紫外発光素子について図2に基づいて説明する。
(Embodiment 2)
Below, the ultraviolet light emitting element of this embodiment is demonstrated based on FIG.

本実施形態の紫外発光素子は、核2の構造が実施形態1の紫外発光素子とは相違する。なお、実施形態1と同様の構成要素については、同様の符号を付して説明を省略する。   The ultraviolet light emitting element of this embodiment is different from the ultraviolet light emitting element of Embodiment 1 in the structure of the nucleus 2. In addition, about the component similar to Embodiment 1, the same code | symbol is attached | subjected and description is abbreviate | omitted.

本実施形態の紫外発光素子における核2は、単結晶基板1から離れるにつれてAlの組成であるxが大きくなっていることが好ましい。   As for the nucleus 2 in the ultraviolet light emitting element of this embodiment, it is preferable that x which is a composition of Al becomes large as it leaves | separates from the single crystal substrate 1. FIG.

(実施形態2)
本実施形態の紫外発光素子では、AlxGa1-xN(0<x<1)からなる複数の島状の核2の各々を、単結晶基板1の上記一表面上に形成されたAl0.7Ga0.32aと、このAl0.7Ga0.32a上に形成されたAl0.9Ga0.12bとで構成してある。なお、本実施形態の紫外発光素子では、単結晶基板1の上記一表面の法線方向におけるAl0.7Ga0.32aの高さ寸法を5nm、Al0.9Ga0.12bの高さ寸法を5nmに設定してあるが、これらの値は一例であり、特に限定するものではない。
(Embodiment 2)
In the ultraviolet light emitting device of this embodiment, each of the plurality of island-like nuclei 2 made of Al x Ga 1-x N (0 <x <1) is formed on the one surface of the single crystal substrate 1. 0.7 Ga 0.3 N 2a and Al 0.9 Ga 0.1 N 2b formed on the Al 0.7 Ga 0.3 N 2a . In the ultraviolet light emitting device of this embodiment, the height dimension of Al 0.7 Ga 0.3 N 2a in the normal direction of the one surface of the single crystal substrate 1 is 5 nm, and the height dimension of Al 0.9 Ga 0.1 N 2b is 5 nm. Although set, these values are merely examples and are not particularly limited.

本実施形態の紫外発光素子では、核2とバッファ層3との格子定数差などに起因して新たな欠陥が生じるのを抑制することが可能となり、転位密度の低減および発光効率の向上を図ることが可能となる。   In the ultraviolet light-emitting device of this embodiment, it is possible to suppress the occurrence of new defects due to the difference in lattice constant between the nucleus 2 and the buffer layer 3, thereby reducing the dislocation density and improving the light emission efficiency. It becomes possible.

本実施形態の紫外発光素子では、核2におけるAlの組成であるxが、上記法線方向において2段階に変化しているが、これに限らず、3段階以上でもよいし、連続的に変化した構成でもよい。   In the ultraviolet light emitting device of the present embodiment, x which is the composition of Al in the nucleus 2 changes in two steps in the normal direction, but is not limited to this, and may be three or more steps, or continuously changed. The configuration may be also possible.

本実施形態の紫外発光素子の製造方法は、基本的には実施形態1で説明した製造方法と同じであり、所望の核2の構成に基づいて、第1工程の成長条件を適宜変更すればよい。   The manufacturing method of the ultraviolet light emitting element of the present embodiment is basically the same as the manufacturing method described in the first embodiment, and if the growth conditions in the first step are appropriately changed based on the configuration of the desired nucleus 2. Good.

実施形態1,2の紫外発光素子では、発光層5の発光波長が210nm〜360nmの範囲内で設定されているので、発光波長が紫外域の発光ダイオードを実現できるから、水銀ランプや、エキシマランプなどの深紫外光源の代替光源として用いることが可能となる。   In the ultraviolet light emitting elements of the first and second embodiments, since the light emission wavelength of the light emitting layer 5 is set in the range of 210 nm to 360 nm, a light emitting diode having a light emission wavelength in the ultraviolet region can be realized. It can be used as an alternative light source for deep ultraviolet light sources such as.

1 単結晶基板
2 核
3 バッファ層
4 n形窒化物半導体層
5 発光層
5b 井戸層
7 p形窒化物半導体層
1 single crystal substrate 2 nucleus 3 buffer layer 4 n-type nitride semiconductor layer 5 light emitting layer 5b well layer 7 p-type nitride semiconductor layer

Claims (9)

単結晶基板と、単結晶基板の一表面上に形成されAlxGa1-xN(0<x<1)からなる複数の島状の核と、隣り合う前記核の間の隙間を埋め込み且つ全ての前記核を覆うように前記単結晶基板の前記一表面側に形成されたAlyGa1-yN(0<y≦1)からなるバッファ層と、前記バッファ層上に形成されたn形AlzGa1-zN(0<z≦1)からなるn形窒化物半導体層と、前記n形窒化物半導体層における前記バッファ層側とは反対側に形成されAlaGa1-aN(0<a≦1)からなる井戸層を有する量子井戸構造の発光層と、前記発光層における前記n形窒化物半導体層側とは反対側に形成されたp形窒化物半導体層とを備え、x<yであることを特徴とする紫外発光素子。 Filling a gap between a single crystal substrate, a plurality of island-shaped nuclei formed of Al x Ga 1-x N (0 <x <1) formed on one surface of the single crystal substrate, and the adjacent nuclei; A buffer layer made of Al y Ga 1-y N (0 <y ≦ 1) formed on the one surface side of the single crystal substrate so as to cover all the nuclei, and n formed on the buffer layer An n-type nitride semiconductor layer made of type Al z Ga 1-z N (0 <z ≦ 1) and Al a Ga 1-a formed on the opposite side of the n-type nitride semiconductor layer from the buffer layer side A light emitting layer having a quantum well structure having a well layer made of N (0 <a ≦ 1), and a p-type nitride semiconductor layer formed on a side opposite to the n-type nitride semiconductor layer side in the light emitting layer. An ultraviolet light emitting device comprising x <y. y=1であることを特徴とする請求項1記載の紫外発光素子。   The ultraviolet light-emitting element according to claim 1, wherein y = 1. a<xであることを特徴とする請求項1又は2記載の紫外発光素子。   The ultraviolet light-emitting device according to claim 1, wherein a <x. z<xであることを特徴とする請求項1乃至3のいずれか1項に記載の紫外発光素子。   The ultraviolet light-emitting device according to claim 1, wherein z <x. 前記核は、前記単結晶基板から離れるにつれてAlの組成であるxが大きくなっていることを特徴とする請求項1乃至4のいずれか1項に記載の紫外発光素子。   5. The ultraviolet light emitting element according to claim 1, wherein x of the composition of Al increases as the nucleus moves away from the single crystal substrate. 6. 前記単結晶基板がc面サファイア基板であることを特徴とする請求項1乃至5のいずれか1項に記載の紫外発光素子。   The ultraviolet light-emitting element according to claim 1, wherein the single crystal substrate is a c-plane sapphire substrate. 請求項1乃至6のいずれか1項に記載の紫外発光素子の製造方法であって、前記単結晶基板を準備して反応炉内に配置した後に、前記単結晶基板の前記一表面上に複数の前記核を形成する第1工程と、前記バッファ層を形成する第2工程と、前記n形窒化物半導体層を形成する第3工程と、前記発光層を形成する第4工程と、前記p形窒化物半導体層を形成する第5工程とを備え、前記第1工程は、第1基板温度および第1成長圧力下において、前記反応炉内にAlの原料ガスとGaの原料ガスとNの原料ガスとを所定のモル比で供給することによって、前記単結晶基板の前記一表面上に複数のAlbGa1-bN(0<b<1、且つ、b<x)からなる結晶核を形成する第1ステップと、AlbGa1-bN(0<b<1、且つ、b<x)からなる前記結晶核をAlxGa1-xN(0<x<1)からなる前記核とするようにGaを脱離させる第2ステップとを備えることを特徴とする紫外発光素子の製造方法。 7. The method for manufacturing an ultraviolet light emitting element according to claim 1, wherein after the single crystal substrate is prepared and placed in a reaction furnace, a plurality of the light emitting elements are formed on the one surface of the single crystal substrate. A first step of forming the nucleus, a second step of forming the buffer layer, a third step of forming the n-type nitride semiconductor layer, a fourth step of forming the light emitting layer, and the p And a fifth step of forming a shaped nitride semiconductor layer, wherein the first step includes an Al source gas, a Ga source gas, and an N source in the reactor at a first substrate temperature and a first growth pressure. Crystal nucleus composed of a plurality of Al b Ga 1-b N (0 <b <1 and b <x) on the one surface of the single crystal substrate by supplying a raw material gas at a predetermined molar ratio And a first step of forming Al b Ga 1-b N (0 <b <1 and b <x). And a second step of desorbing Ga so that the crystal nucleus is the nucleus composed of Al x Ga 1-x N (0 <x <1). 前記第2ステップでは、Alの前記原料ガスとGaの前記原料ガスとを供給せずにNの前記原料ガスを供給し、且つ、前記単結晶基板の温度である基板温度を、前記第1ステップでの前記第1基板温度よりも高く設定した状態での熱処理を行うことを特徴とする請求項7記載の紫外発光素子の製造方法。 In the second step, the source gas of N is supplied without supplying the source gas of Al and the source gas of Ga, and the substrate temperature, which is the temperature of the single crystal substrate, is set in the first step. The method of manufacturing an ultraviolet light emitting element according to claim 7, wherein the heat treatment is performed in a state set higher than the first substrate temperature in the step. 前記第2ステップでは、Alの前記原料ガスとGaの前記原料ガスとを供給せずにNの前記原料ガスを供給し、且つ、前記単結晶基板の温度である基板温度を、前記第1ステップでの前記第1基板温度よりも下げずに、前記反応炉へ供給する水素ガスの供給量を、前記第1ステップにおいて前記原料ガスを輸送するためのキャリアガスである水素ガスの供給量よりも多く設定した状態で熱処理を行うことを特徴とする請求項7記載の紫外発光素子の製造方法。 In the second step, the source gas of N is supplied without supplying the source gas of Al and the source gas of Ga, and the substrate temperature, which is the temperature of the single crystal substrate, is set in the first step. The supply amount of hydrogen gas supplied to the reactor without lowering the temperature of the first substrate in step 1 is set to be higher than the supply amount of hydrogen gas that is a carrier gas for transporting the source gas in the first step. 8. The method of manufacturing an ultraviolet light-emitting element according to claim 7, wherein the heat treatment is performed in a set state.
JP2012091764A 2012-04-13 2012-04-13 Ultraviolet light emitting device and manufacturing method thereof Active JP5948698B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012091764A JP5948698B2 (en) 2012-04-13 2012-04-13 Ultraviolet light emitting device and manufacturing method thereof
PCT/JP2013/001076 WO2013153729A1 (en) 2012-04-13 2013-02-26 Ultraviolet light-emitting element and method for manufacturing same
TW102107321A TWI485882B (en) 2012-04-13 2013-03-01 Ultraviolet light emitting element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012091764A JP5948698B2 (en) 2012-04-13 2012-04-13 Ultraviolet light emitting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013222746A JP2013222746A (en) 2013-10-28
JP5948698B2 true JP5948698B2 (en) 2016-07-06

Family

ID=49327326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012091764A Active JP5948698B2 (en) 2012-04-13 2012-04-13 Ultraviolet light emitting device and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP5948698B2 (en)
TW (1) TWI485882B (en)
WO (1) WO2013153729A1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119108A (en) * 2013-12-19 2015-06-25 パナソニックIpマネジメント株式会社 Ultraviolet light-emitting device
WO2015115341A1 (en) * 2014-01-31 2015-08-06 住友化学株式会社 Method for manufacturing semiconductor light emitting device
JP6258815B2 (en) * 2014-08-25 2018-01-10 シャープ株式会社 Nitride semiconductor light emitting device
JP6330604B2 (en) * 2014-09-24 2018-05-30 日亜化学工業株式会社 Semiconductor light emitting device
JP6194138B2 (en) 2015-07-21 2017-09-06 創光科学株式会社 Nitride semiconductor ultraviolet light emitting device
JP7039857B2 (en) 2017-04-24 2022-03-23 セイコーエプソン株式会社 Luminous device and projector
JP6968122B2 (en) * 2019-06-06 2021-11-17 日機装株式会社 Nitride semiconductor light emitting device
CN110459655A (en) * 2019-08-21 2019-11-15 苏州紫灿科技有限公司 A kind of quantum builds the deep ultraviolet LED and preparation method of doping
CN111081834B (en) * 2019-12-30 2021-04-23 中国科学院半导体研究所 Novel method for growing GaN epitaxial layer on sapphire and GaN epitaxial layer
CN113206174B (en) * 2021-04-14 2022-07-12 华中科技大学 Deep ultraviolet LED hetero-epitaxial substrate and preparation method and application thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088217B2 (en) * 1991-01-31 1996-01-29 日亜化学工業株式会社 Crystal growth method for gallium nitride-based compound semiconductor
US6849472B2 (en) * 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
US6683327B2 (en) * 2001-11-13 2004-01-27 Lumileds Lighting U.S., Llc Nucleation layer for improved light extraction from light emitting devices
JP3656606B2 (en) * 2002-02-15 2005-06-08 昭和電工株式会社 Method for producing group III nitride semiconductor crystal
JP2005057224A (en) * 2003-08-05 2005-03-03 Toshiaki Sakaida Method for manufacturing nitride-based compound semiconductor
JP2005244202A (en) * 2004-01-26 2005-09-08 Showa Denko Kk Group iii nitride semiconductor laminate
JP4581478B2 (en) * 2004-05-12 2010-11-17 日亜化学工業株式会社 Manufacturing method of nitride semiconductor
JP4833616B2 (en) * 2004-09-13 2011-12-07 昭和電工株式会社 Method for producing group III nitride semiconductor
JP4538476B2 (en) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 Method for forming a semiconductor structure
EP2477236A4 (en) * 2009-09-07 2015-07-22 Panasonic Ip Man Co Ltd Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element

Also Published As

Publication number Publication date
JP2013222746A (en) 2013-10-28
WO2013153729A1 (en) 2013-10-17
TWI485882B (en) 2015-05-21
TW201347227A (en) 2013-11-16

Similar Documents

Publication Publication Date Title
JP5948698B2 (en) Ultraviolet light emitting device and manufacturing method thereof
JP5995302B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP6589987B2 (en) Nitride semiconductor light emitting device
JP4599442B2 (en) Manufacturing method of semiconductor light emitting device
JP5549338B2 (en) Nitrogen compound semiconductor LED for ultraviolet light radiation and method for producing the same
JP6120204B2 (en) Epitaxial wafer, manufacturing method thereof, and ultraviolet light emitting device
JP4762023B2 (en) Gallium nitride compound semiconductor laminate and method for producing the same
JP2009124174A (en) Method for manufacturing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp
JP2001160627A (en) Group iii nitride compound semiconductor light emitting element
JP2014096460A (en) Ultraviolet semiconductor light emitting element and manufacturing method thereof
JP2005268581A (en) Gallium nitride family compound semiconductor light emitting device
JP2009021638A (en) Nitride gallium based compound semiconductor luminous element
JP2009283620A (en) Group iii nitride semiconductor light emitting element, method for manufacturing thereof, and lamp
JP2006332258A (en) Nitride semiconductor device and its manufacturing method
JP2012204540A (en) Semiconductor device and method of manufacturing the same
JP4457691B2 (en) GaN-based semiconductor device manufacturing method
JP4641812B2 (en) Gallium nitride compound semiconductor laminate and method for producing the same
JP2016143771A (en) Epitaxial wafer, semiconductor light-emitting element, light-emitting device, and manufacturing method of epitaxial wafer
JP2015115343A (en) Method of manufacturing nitride semiconductor element
CN111564538B (en) Ultraviolet light emitting diode epitaxial structure and preparation method thereof
JP5105738B2 (en) Method for producing gallium nitride compound semiconductor laminate
JP5135465B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2005277401A (en) Gallium nitride-based compound semiconductor laminate and manufacturing method thereof
JP2006060197A (en) Group iii nitride semiconductor and group iii semiconductor luminous element, and manufacturing method thereof
JP5340351B2 (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160520

R151 Written notification of patent or utility model registration

Ref document number: 5948698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151