JP5943386B2 - Lead frame and manufacturing method thereof - Google Patents
Lead frame and manufacturing method thereof Download PDFInfo
- Publication number
- JP5943386B2 JP5943386B2 JP2012232678A JP2012232678A JP5943386B2 JP 5943386 B2 JP5943386 B2 JP 5943386B2 JP 2012232678 A JP2012232678 A JP 2012232678A JP 2012232678 A JP2012232678 A JP 2012232678A JP 5943386 B2 JP5943386 B2 JP 5943386B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- lead frame
- terminal
- external connection
- side terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 61
- 238000005530 etching Methods 0.000 claims description 45
- 239000004020 conductor Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 229920005989 resin Polymers 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 20
- 238000007789 sealing Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000007747 plating Methods 0.000 description 19
- 239000003112 inhibitor Substances 0.000 description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- KAESVJOAVNADME-UHFFFAOYSA-N Pyrrole Chemical compound C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、金属板の上面側から施されたハーフエッチング加工によって端子部が形成されたリードフレームであって、上面側の所定の位置に半導体素子を載置した後に、上面側から樹脂封止を行い、下面側からハーフエッチング加工を施し、半導体パッケージを形成するためのリードフレーム及びその製造方法に関する。 The present invention relates to a lead frame in which a terminal portion is formed by half-etching applied from the upper surface side of a metal plate, and after a semiconductor element is placed at a predetermined position on the upper surface side, resin sealing is performed from the upper surface side. The present invention relates to a lead frame for forming a semiconductor package by performing half-etching from the lower surface side and a manufacturing method thereof.
近年、半導体パッケージは、多ピン化、小型化、薄化が要求されている。そして、それらの要求を満たす半導体パッケージとしては、金属材料からなるリードフレームを用いた比較的安価なQFN(Quad Flat Non−lead)タイプのパッケージ等が知られている。 In recent years, semiconductor packages are required to have multiple pins, small size, and thinning. As a semiconductor package that satisfies these requirements, a relatively inexpensive QFN (Quad Flat Non-lead) type package using a lead frame made of a metal material is known.
そして、QFNタイプのパッケージのリードフレームとしては、半導体素子を載置する領域の周囲に、エリアアレイ状に複数の導体端子が形成されたものが知られている。そして、その導体端子の上面側は半導体素子の電極とボンディングワイヤを介してワイヤボンディングするためのボンディング部となっており、下面側は外部接続部となっている。QFNタイプのパッケージは、このようにして導体端子の上下面を活用することによって、多ピン化、小型化、薄化を実現している。 As a lead frame of a QFN type package, one having a plurality of conductor terminals formed in an area array around a region where a semiconductor element is placed is known. The upper surface side of the conductor terminal is a bonding part for wire bonding to the electrode of the semiconductor element via a bonding wire, and the lower surface side is an external connection part. In the QFN type package, by using the upper and lower surfaces of the conductor terminals in this manner, the number of pins, the size, and the thickness are reduced.
そのようなQFNタイプのパッケージの製造方法としては、金属板(銅材)に貴金属めっきを施す工程と、その金属板の下面側に耐エッチングレジスト膜を成形した後、上面側のめっき層をエッチングマスクとしてハーフエッチング加工を施しリードフレームを形成する工程と、リードフレームの上面側の所定の位置に半導体素子を搭載し、半導体素子とリードフレームの上面側に形成された貴金属めっき層(ボンディング部)とのワイヤボンディングを施す工程と、リードフレームの上面側に樹脂封止を施す工程と、リードフレームの下面側に形成した耐エッチングレジスト膜を除去し、貴金属めっき層をエッチングマスクとして下面側にエッチング加工を施して外部接続部を形成する工程を経る製造方法が知られている(特許文献1参照。)。 As a manufacturing method of such a QFN type package, a metal plate (copper) is subjected to a noble metal plating process, an etching resistant resist film is formed on the lower surface side of the metal plate, and then the upper plating layer is etched. A step of forming a lead frame by half-etching as a mask, and mounting a semiconductor element at a predetermined position on the upper surface side of the lead frame, and a noble metal plating layer (bonding part) formed on the upper surface side of the semiconductor element and the lead frame Wire bonding to the lead frame, resin sealing on the upper surface side of the lead frame, and etching resist film formed on the lower surface side of the lead frame is removed, and etching is performed on the lower surface side using a noble metal plating layer as an etching mask. A manufacturing method is known that undergoes a process of forming an external connection by processing (see Patent Document 1). ).
ところで、QFNタイプのパッケージは、他のタイプのパッケージと同じように、外部接続部が所定のピッチで並ぶように規格化されている。そのため、多ピン化が進むと、外部接続部を有する導体端子を、半導体素子を載置する領域から離れた位置に配置せざるを得なくなり、その結果として、製造される半導体パッケージが大型化してしまうという問題があった。 By the way, the QFN type package is standardized so that the external connection portions are arranged at a predetermined pitch, like other types of packages. For this reason, when the number of pins is increased, the conductor terminals having the external connection portions have to be arranged at positions away from the region where the semiconductor element is placed, and as a result, the manufactured semiconductor package is enlarged. There was a problem that.
また、特許文献1に記載された半導体パッケージの導体端子は、下面側が露出しているため酸化・腐食しやすく、また、封止樹脂との密着力が弱く抜け落ちてしまいやすいという問題があった。
In addition, the conductor terminal of the semiconductor package described in
本発明は、このような従来技術の問題点に鑑みてなされたものであり、その目的とするところは、下面側が酸化・腐食しにくく、封止樹脂との密着性が高い導体端子を有している小型のリードフレーム及びその製造方法を提供することである。 The present invention has been made in view of such problems of the prior art, and the object of the present invention is to have a conductor terminal that is less susceptible to oxidation and corrosion on the lower surface side and has high adhesion to a sealing resin. A small lead frame and a method for manufacturing the same are provided.
上記の目的を達成するために、本発明のリードフレームは、金属板の上面側にハーフエッチング加工により形成された端子部を有するとともに、前記上面側は半導体素子が載置された状態で樹脂封止され、前記金属板の下面側にハーフエッチング加工により形成された前記端子部からなる導体端子を有する半導体パッケージを形成するためのリードフレームにおいて、前記端子部は、ボンディング部を有する略柱状のボンディング部側端子となる第1の突出部と、外部接続部を有する略柱状の外部接続部側端子となる第2の突出部と、第3の突出部と、を有しており、前記第3の突出部は、前記ボンディング部側端子と前記外部接続部側端子とを接続し、前記第3の突出部の長手方向における略中央に略水平方向に貫く貫通孔を有し、前記第2の突出部が、前記半導体素子を載置した際に該半導体素子の下側となる位置に形成され、前記第3の突出部の水平方向の幅が、前記第1の突出部及び前記第2の突出部の幅よりも狭いことを特徴とする。
In order to achieve the above object, the lead frame of the present invention has a terminal portion formed by half-etching on the upper surface side of a metal plate, and the upper surface side is sealed with a semiconductor element placed thereon. In a lead frame for forming a semiconductor package having a conductor terminal composed of the terminal portion formed on the lower surface side of the metal plate by half etching, the terminal portion has a substantially columnar bonding having a bonding portion. A first protrusion serving as a part-side terminal, a second protrusion serving as a substantially columnar external connection part-side terminal having an external connection part, and a third protrusion. The projecting portion connects the bonding portion side terminal and the external connection portion side terminal, and has a through-hole penetrating in a substantially horizontal direction at a substantially center in a longitudinal direction of the third projecting portion, The protrusions, the formed semiconductor element when placed on the lower side and a position of the semiconductor device, the horizontal width of the third protrusions, said first projection and said second It is characterized by being narrower than the width of the protruding portion .
また、本発明のリードフレームは、前記第3の突出部の前記貫通孔の下面側の部分が、下面側から溶解され除去された状態であることが好ましい。
The lead frame of the present invention, the lower surface portion of the third said through-hole of the protrusion of is preferably in the state of being the lower side or we dissolve removed.
また、本発明のリードフレームは、前記貫通孔が、樹脂封止により、樹脂が充填された状態であることが好ましい。
The lead frame of the present invention, the through hole, the resin sealing, resin is preferable state der Rukoto filling.
また、上記の目的を達成するために、本発明のリードフレームの製造方法は、ボンディング部を有する略柱状のボンディング部側端子となる第1の突出部と、半導体素子搭載時に該半導体素子の下側に位置し外部接続部を有する略柱状の外部接続部側端子となる第2の突出部と、水平方向の幅が、前記第1の突出部及び前記第2の突出部の幅よりも狭く、前記ボンディング部側端子と前記外部接続部側端子とを接続する配線部となる第3の突出部と、を形成する際に、該配線部となる第3の突出部の長手方向を略水平方向に貫く貫通孔を形成することを特徴とする。
In order to achieve the above object, a lead frame manufacturing method according to the present invention includes a first projecting portion serving as a substantially columnar bonding portion side terminal having a bonding portion, and a lower portion of the semiconductor element when the semiconductor element is mounted. A second protrusion serving as a substantially columnar external connection portion side terminal positioned on the side and having a horizontal width smaller than the width of the first protrusion and the second protrusion , when forming a third protruding portion serving as a wiring portion for connecting the bonding portion side terminals and the external connection portion side terminals, the longitudinal direction substantially horizontal third projecting portion serving as a wiring portion A through-hole penetrating in the direction is formed.
本発明によれば、下面側が酸化・腐食しにくく、封止樹脂との密着性が高い導体端子を有している小型のリードフレーム及びその製造方法を提供することができる。 According to the present invention, it is possible to provide a small-sized lead frame having a conductor terminal that is less susceptible to oxidation / corrosion on the lower surface side and has high adhesion to a sealing resin, and a method for manufacturing the same.
以下に、本発明のリードフレームを用いた半導体パッケージの実施例について図面を参照しながら説明する。 Embodiments of a semiconductor package using the lead frame of the present invention will be described below with reference to the drawings.
まず、図1〜図3を用いて、実施例1に係るリードフレームを用いた半導体パッケージについて説明する。 First, a semiconductor package using the lead frame according to the first embodiment will be described with reference to FIGS.
なお、図中、1は導体端子、1aはボンディング部、1bは外部接続部、1cはボンディング部側端子、1dは外部接続部側端子、1eは配線部、1fは切り欠き(貫通孔)、2は半導体素子、3はボンディングワイヤ、4は封止樹脂、5a、5a’はドライフィルムレジスト、5bはめっき用レジストマスク、5cはエッチング用レジストマスク、6はめっき層である。 In the figure, 1 is a conductor terminal, 1a is a bonding part, 1b is an external connection part, 1c is a bonding part side terminal, 1d is an external connection part side terminal, 1e is a wiring part, 1f is a notch (through hole), 2 is a semiconductor element, 3 is a bonding wire, 4 is a sealing resin, 5a and 5a ′ are dry film resists, 5b is a resist mask for plating, 5c is a resist mask for etching, and 6 is a plating layer.
まず、図1及び図2を用いて、このリードフレームを用いた半導体パッケージの構成について説明する。 First, the configuration of a semiconductor package using this lead frame will be described with reference to FIGS.
図1及び図2に示すように、このリードフレームを用いた半導体パッケージでは、二点鎖線で示すように上面側の略中央に半導体素子2を載置するように形成されている。そして、その領域の周囲には、エリアアレイ状に複数の導体端子1が形成されている。そして、半導体素子2の電極は、それぞれに対応する導体端子1とボンディングワイヤ3を介してワイヤボンディングされ、電気的に接続されている。なお、このリードフレームを用いた半導体パッケージは、リードフレームに半導体素子2を搭載し、ワイヤボンディングを行った後、封止樹脂4により樹脂封止をすることによって形成されている。
As shown in FIGS. 1 and 2, the semiconductor package using this lead frame is formed so that the
導体端子1は、上面側にボンディング部1aを有していて半導体素子2を載置する領域の周囲に形成されているボンディング部側端子1cと、下面側に外部接続部1bを有していて半導体素子2を載置する領域内に形成されている外部接続部側端子1dと、ボンディング部側端子1cと外部接続部側端子1dとを接続するようにそれらの間に形成されている配線部1eとにより構成されている。なお、ボンディング部側端子1c及び外部接続部側端子1dの形状は略柱状であり、ボンディング部側端子1cの垂直方向の長さは、外部接続部側端子1dの垂直方向の長さよりも短く形成されている。また、配線部1eの形状は、水平方向の幅がボンディング部側端子1c及び外部接続部側端子1dの幅よりも狭くなるように形成された略板状である。
The
導体端子1がこのような形状であるため、このリードフレームは、半導体素子を載置する領域の下側のスペースを有効に活用することができる。そのため、このリードフレームを用いれば、半導体パッケージの小型化、ひいては、その半導体パッケージを用いる装置全体の小型化を達成することができる。
Since the
また、このリードフレームでは、導体端子1は、その配線部1eの長手方向略中央に、配線部1eを略水平方向に貫くように切り欠き(貫通孔)1fが形成されている。そして、その切り欠き(貫通孔)1fには、樹脂封止を施した際に、封止樹脂4が充填される。
Further, in this lead frame, the
このような切り欠き(貫通孔)1fが形成されているため、このリードフレームを用いた半導体パッケージでは、導体端子1が抜け落ちることを防止することができる。
Since such a notch (through hole) 1f is formed, it is possible to prevent the
次に、図3を用いて、このリードフレームの製造工程及びそのリードフレームを用いた半導体パッケージの製造工程について説明する。 Next, the manufacturing process of the lead frame and the manufacturing process of the semiconductor package using the lead frame will be described with reference to FIG.
まず、図3(a)に示すように、金属板の両面に、ドライフィルムレジスト5aをラミネートする。
First, as shown in FIG. 3A, a
なお、この金属板には、板厚100μm〜200μmの銅合金からなる金属板、例えば、板厚125μmのCu合金材料からなる金属板等を用いることが好ましい。また、ドライフィルムレジスト5aの厚さは、15〜40μm程度とすることが好ましい。
As the metal plate, it is preferable to use a metal plate made of a copper alloy having a plate thickness of 100 μm to 200 μm, such as a metal plate made of a Cu alloy material having a plate thickness of 125 μm. The thickness of the
次に、図3(b)に示すように、所望のパターンが形成されたガラスマスクを用いて露光処理を施して、導体端子1のボンディング部側端子1cの上面側、及び、外部接続部側端子1d下面側となる領域以外の領域に、めっき用レジストマスク5bを形成する。
Next, as shown in FIG. 3B, an exposure process is performed using a glass mask on which a desired pattern is formed, and the upper surface side of the bonding portion side terminal 1c of the
なお、このようなめっき用レジストマスク5bや後述するエッチング用レジストマスク5cは、ドライフィルムレジスト5aのような感光部が硬化するネガタイプのドライフィルムレジストをラミネートして形成するのが一般的である。しかし、ポジタイプのドライフィルムレジストを用いて形成しても良いし、液状レジストを塗布することによって形成しても良い。
Such a plating
また、露光処理を施すに際しては、所望のパターンが描かれた露光用マスクを密着させ、紫外線を照射することによって、露光用マスクのパターンをレジストマスク5aに露光する。このときの紫外線の照射量は20〜100mJ/cm2程度である。また、現像においては、アルカリ現像型のレジストを用いる場合は通常1%程度の濃度の炭酸ナトリウムを用いる。
When performing the exposure process, an exposure mask on which a desired pattern is drawn is brought into close contact, and the
次に、図3(c)に示すように、導体端子1のボンディング部側端子1cとなる突出部の上面側となる領域、外部接続部側端子1dとなる突出部の下面側となる領域にめっきを施し、めっき層6を形成する。
Next, as shown in FIG. 3C, in the region on the upper surface side of the protruding portion that becomes the bonding portion side terminal 1c of the
なお、このめっき層6を形成する材料は、ワイヤボンディング性やプリント基板実装時の半田ぬれ性などで適宜選択して構わない。通常は電気めっきによって、Ni、Pd、Au、Agなどが選択される。
The material for forming the
次に、図3(d)に示すように、金属板の両面から、めっき用レジストマスク5bを剥離する。
Next, as shown in FIG. 3D, the plating resist
なお、レジストマスクの剥離には、アルカリ現像型のレジストマスクを用いている場合は、通常1%程度の濃度の水酸化ナトリウムが用いられる。 In the case of using an alkali development type resist mask, sodium hydroxide having a concentration of about 1% is usually used for peeling the resist mask.
次に、図3(e)に示すように、金属板の両面に、ドライフィルムレジスト5a’をラミネートする。 Next, as shown in FIG. 3E, a dry film resist 5a 'is laminated on both surfaces of the metal plate.
次に、図3(f)に示すように、所望のパターンが形成されたガラスマスクを用いて露光処理を施して、金属板の上面側では導体端子1の形成される領域を覆うように、エッチング用レジストマスク5cを形成する。同様に、下面側では全領域を覆うように、エッチング用レジストマスク5cを形成する。
Next, as shown in FIG. 3 (f), an exposure process is performed using a glass mask on which a desired pattern is formed, so that the region where the
なお、上面側においては、エッチング用レジストマスク5cを、めっき層6を覆うように形成することが好ましい。これは、エッチング量や露光の位置ズレを考慮して、この後に行われるハーフエッチング加工を施した際に、めっき層6がバリとならないようにするためである。
Note that, on the upper surface side, it is preferable to form the etching resist
例えば、ボンディング部側端子1c及び外部接続部側端子1dが形成される領域の幅が0.4mm、配線部1eが形成される領域の幅が0.1mmである場合には、エッチング用レジストマスク5cを、少なくともめっき層6の端部から50μm程度離れた位置を覆うような大きさに形成することが好ましい。
For example, when the width of the region where the bonding portion side terminal 1c and the external connection portion side terminal 1d are formed is 0.4 mm, and the width of the region where the wiring portion 1e is formed is 0.1 mm, the resist mask for etching is used. 5c is preferably formed in such a size as to cover at least a position about 50 μm away from the end of the
次に、図3(g)に示すように、金属板の上面側から所定の深さまでハーフエッチング加工を施して、半導体パッケージを形成した際に導体端子1となる端子部を形成すると同時に、端子部のうち導体素子の1の配線部1eとなる突出部に切り欠き(貫通孔)1fを形成する。
Next, as shown in FIG. 3G, half etching is performed from the upper surface side of the metal plate to a predetermined depth to form a terminal portion that becomes the
なお、この切り欠き(貫通孔)1fの形成方法としては、ハーフエッチング加工を施す際に、エッチング抑制剤として銅と親和性のある窒素や硫黄を含有する有機化合物を含有するエッチング液を用いるという方法がある。 In addition, as a formation method of this notch (through-hole) 1f, when performing a half etching process, it is said that the etching liquid containing the organic compound containing nitrogen and sulfur which has affinity with copper is used as an etching inhibitor. There is a way.
上面側からハーフエッチング加工を施す場合、通常のエッチング液を用いると、上面側から下面側に向けて、順次、エッチング処理が施されることになるため、切り欠き(貫通孔)1fのような貫通孔を形成することはできない。
しかし、エッチング抑制剤を含有するエッチング液を用いると、エッチング処理後に残すべき部分の上面側の部分にエッチング抑制剤が吸着されることによって、その部分のエッチング処理が抑制されるため、幅の狭い部分、例えば、配線部1eとなる突出部長手方向の略中央近傍に、貫通孔を形成することができる。
すなわち、配線部1e形成用のレジストマスクの両サイドは金属板の上面が露出しておりレジストマスクで覆われていないため、このレジストマスクがない両サイドからレジストマスク下方に向かってエッチングが進行し、上面側のレジストマスクと接する金属板側面およびその近傍はエッチング抑制剤の効果によりエッチングが抑制され配線部1eが形成されるとともにその下に貫通孔が形成されることとなる。
一方、ボンディング部側端子1c及び外部接続部側端子1dの幅は、配線部1e水平方向の幅に比べて広いため、配線部1eに貫通孔が形成されるまでエッチングを進めてもボンディング部側端子1c及び外部接続部側端子1dには貫通孔が形成されない。
When half-etching is performed from the upper surface side, when an ordinary etching solution is used, the etching process is sequentially performed from the upper surface side to the lower surface side. Therefore, a notch (through hole) 1f or the like is used. A through hole cannot be formed.
However, when an etching solution containing an etching inhibitor is used, the etching inhibitor is adsorbed on the upper surface side portion of the portion to be left after the etching treatment, so that the etching treatment of that portion is suppressed, so that the width is narrow. A through hole can be formed in a portion, for example, in the vicinity of the approximate center in the longitudinal direction of the protruding portion that becomes the wiring portion 1e.
That is, since both sides of the resist mask for forming the wiring portion 1e are not covered with the resist mask because the upper surface of the metal plate is exposed, the etching proceeds from both sides without the resist mask to the lower side of the resist mask. Etching is suppressed on the side surface of the metal plate in contact with the resist mask on the upper surface side and the vicinity thereof, and the wiring portion 1e is formed by the effect of the etching inhibitor, and a through hole is formed thereunder.
On the other hand, since the width of the bonding portion side terminal 1c and the external connection portion side terminal 1d is wider than the width in the horizontal direction of the wiring portion 1e, the bonding portion side even if etching is performed until a through hole is formed in the wiring portion 1e. No through hole is formed in the terminal 1c and the external connection portion side terminal 1d.
具体的には、例えば、ハーフエッチング加工を施す深さを、50μm〜100μm程度にし、液温40℃のアゾール系のエッチング抑制剤を含んだエッチング液を用いて、スプレー圧0.20MPaで4分間エッチング加工を行い、表面側から約80μmの深さまでハーフエッチング加工を行うと良い。このようにして形成された配線部1eは、中央付近で、幅が約0.02mm、厚さが約0.015mmとなり、その下から金属板の約80μm(0.08mm)の深さまで貫通孔が形成される。 Specifically, for example, the depth of the half-etching process is set to about 50 μm to 100 μm, and an etching solution containing an azole-based etching inhibitor at a liquid temperature of 40 ° C. is used for 4 minutes at a spray pressure of 0.20 MPa. It is preferable to perform etching and perform half etching from the surface side to a depth of about 80 μm. The wiring portion 1e formed in this manner has a width of about 0.02 mm and a thickness of about 0.015 mm near the center, and a through hole extending from the bottom to a depth of about 80 μm (0.08 mm) of the metal plate. Is formed.
次に、図3(h)に示すように、金属板の上面からエッチング用レジストマスク5cを剥離する。これにより、リードフレームが得られる。
Next, as shown in FIG. 3 (h), peeling off the etching resist
次に、図3(i)に示すように、上面側の所定の位置に、ダイペースト等(図示せず)を用いて複数の電極を有する半導体素子2を載置する。そして、半導体素子2の電極の各々と、対応する導体端子1のボンディング部1a、すなわち、導体端子1となる端子部の上面側に形成されためっき層6とを、ボンディングワイヤ3を介してワイヤボンディングする。
Next, as shown in FIG. 3I, the
なお、ダイペーストとしては、銀ペーストが用いることが好ましい。また、ボンディングワイヤとしては、Auワイヤ、Agワイヤ、Cuワイヤなどを用いることが好ましく、線径は20〜40μm程度であることが好ましい。 Note that a silver paste is preferably used as the die paste. Moreover, as a bonding wire, it is preferable to use Au wire, Ag wire, Cu wire, etc., and it is preferable that a wire diameter is about 20-40 micrometers.
次に、図3(j)に示すように、エポキシ樹脂等の封止樹脂4を用いて上面側から樹脂封止を施す。このとき、切り欠き(貫通孔)1fにも、封止樹脂4が充填される。
Next, as shown in FIG. 3J, resin sealing is performed from the upper surface side using a sealing
次に、図3(k)に示すように、金属板の下面側から、エッチング用レジストマスク5cを剥離する。
Next, as shown in FIG. 3K, the etching resist
最後に、図3(l)に示すように、金属板の下面側にエッチング加工を施して、導体端子1の下面側の半分を形成して、半導体パッケージが完成する。この際、めっき層6がこのエッチング加工に対するレジストマスクの役割を果たす。
Finally, as shown in FIG. 3 (l), the lower surface side of the metal plate is etched to form a half of the lower surface side of the
この後、このようにして製造された半導体パッケージは、ダイシングなどの方法によって切断され、個々の半導体パッケージとなる。 Thereafter, the semiconductor package manufactured in this way is cut by a method such as dicing to form individual semiconductor packages.
この切断の際に、リードフレーム(金属板)の不要部分がエッチング加工によって除去されているため、樹脂部分のみを切断加工することになる。そのため、この半導体パッケージは、リードフレーム(金属板)と樹脂を同時に切断する必要のある半導体パッケージに比べ切断が容易であり、用いられる切断工具の寿命も長くなる。 At the time of this cutting, since unnecessary portions of the lead frame (metal plate) are removed by etching, only the resin portion is cut. Therefore, this semiconductor package is easier to cut than a semiconductor package that needs to cut the lead frame (metal plate) and the resin at the same time, and the life of the cutting tool used is also increased.
次に、図4を用いて、実施例2に係るリードフレームを用いた半導体パッケージについて説明する。なお、本実施例のリードフレームは、半導体パッケージを製造した際の導体端子の形状を除き、実施例1のリードフレームとほぼ同様の構成であるため、同様の部材については同一の符号を付すとともに、それらについての詳細な説明は省略する。また、リードフレーム及びそれを用いた半導体パッケージの製造工程についての詳細な説明も省略する。 Next, a semiconductor package using the lead frame according to the second embodiment will be described with reference to FIG. The lead frame of the present embodiment has substantially the same configuration as the lead frame of the first embodiment except for the shape of the conductor terminals when the semiconductor package is manufactured. Therefore, the same members are denoted by the same reference numerals. Detailed description thereof will be omitted. A detailed description of the manufacturing process of the lead frame and the semiconductor package using the lead frame is also omitted.
なお、図中、1’は導体端子、1a’はボンディング部、1b’は外部接続部、1c’はボンディング部側端子、1d’は外部接続部側端子、1e’は配線部、1f’は貫通孔、2は半導体素子、3はボンディングワイヤ、4は樹脂である。 In the figure, 1 ′ is a conductor terminal, 1a ′ is a bonding part, 1b ′ is an external connection part, 1c ′ is a bonding part side terminal, 1d ′ is an external connection part side terminal, 1e ′ is a wiring part, and 1f ′ is a wiring part. Through holes, 2 is a semiconductor element, 3 is a bonding wire, and 4 is a resin.
図4に示すように、このリードフレームでは、略柱状のボンディング部側端子1c’の垂直方向の長さと配線部1e’の垂直方向の長さが、外部接続部側端子1d’の垂直方向の長さとほぼ同一となっている。また、貫通孔1f’は、配線部1e’の略中央に開口として形成されている。
As shown in FIG. 4, in this lead frame, the vertical length of the substantially columnar bonding portion side terminal 1c ′ and the vertical length of the wiring portion 1e ′ are equal to each other in the vertical direction of the external connection portion side terminal 1d ′. It is almost the same as the length. Further, the through
導体端子1がこのような形状であるため、このリードフレームを用いれば、半導体パッケージの小型化、ひいては、その半導体パッケージを用いる装置全体の小型化を達成することができる。さらに、ボンディング部側端子1c’の長さが長いため、安定的にワイヤボンディングを行うことができる。
Since the
また、上記実施例においては、配線部1e、1e’となる突出部の略中央に1つだけ貫通孔1f、1f’を形成している。しかし、本発明のリードフレームはそのような構成に限定されるものではなく、貫通孔を複数設けても良いし、形成する場所も、配線部となる突出部の略中央でなくても構わない。
In the above-described embodiment, only one through
本発明は、半導体パッケージの小型化、ひいては、その半導体パッケージを用いる装置全体の小型化の達成、及び、半導体パッケージの導体端子の抜け落ち防止に、極めて有用である。 INDUSTRIAL APPLICABILITY The present invention is extremely useful for reducing the size of a semiconductor package, and thus achieving the size reduction of the entire device using the semiconductor package, and preventing the conductor terminals of the semiconductor package from falling off.
1、1’ 導体端子
1a、1a’ ボンディング部
1b、1b’ 外部接続部
1c、1c’ ボンディング部側端子
1d、1d’ 外部接続部側端子
1e、1e’ 配線部
1f、1f’ 貫通孔
2 半導体素子
3 ボンディングワイヤ
4 封止樹脂
5a、5a’ ドライフィルムレジスト
5b めっき用レジストマスク
5c エッチング用レジストマスク
6 めっき層
DESCRIPTION OF
Claims (4)
前記端子部は、ボンディング部を有する略柱状のボンディング部側端子となる第1の突出部と、外部接続部を有する略柱状の外部接続部側端子となる第2の突出部と、第3の突出部と、を有しており、
前記第3の突出部は、前記ボンディング部側端子と前記外部接続部側端子とを接続し、前記第3の突出部の長手方向における略中央に略水平方向に貫く貫通孔を有し、
前記第2の突出部が、前記半導体素子を載置した際に該半導体素子の下側となる位置に形成され、
前記第3の突出部の水平方向の幅が、前記第1の突出部及び前記第2の突出部の幅よりも狭いことを特徴とするリードフレーム。 It has terminal portions formed by half-etching on the upper surface side of the metal plate, the upper surface side is resin-sealed with a semiconductor element mounted thereon, and is formed by half-etching processing on the lower surface side of the metal plate. In a lead frame for forming a semiconductor package having a conductor terminal comprising the terminal portion,
The terminal portion includes a first protrusion serving as a substantially columnar bonding portion side terminal having a bonding portion, a second protrusion serving as a substantially columnar external connection portion side terminal including an external connection portion, and a third protrusion. A protrusion, and
The third projecting portion connects the bonding unit side terminal and the external connection unit side terminal, and has a through-hole penetrating in a substantially horizontal direction at a substantially center in a longitudinal direction of the third projecting portion,
The second protrusion is formed at a position below the semiconductor element when the semiconductor element is placed;
The lead frame according to claim 1, wherein a horizontal width of the third protrusion is smaller than a width of the first protrusion and the second protrusion.
A first protrusion serving as a substantially columnar bonding portion side terminal having a bonding portion; and a second column serving as a substantially columnar external connection portion side terminal having an external connection portion positioned below the semiconductor element when the semiconductor element is mounted. And the width in the horizontal direction is narrower than the width of the first protrusion and the second protrusion, and becomes a wiring portion that connects the bonding portion side terminal and the external connection portion side terminal. A method for manufacturing a lead frame, characterized in that, when forming the third projecting portion, a through-hole penetrating the longitudinal direction of the third projecting portion serving as the wiring portion in a substantially horizontal direction is formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012232678A JP5943386B2 (en) | 2012-10-22 | 2012-10-22 | Lead frame and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012232678A JP5943386B2 (en) | 2012-10-22 | 2012-10-22 | Lead frame and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014086486A JP2014086486A (en) | 2014-05-12 |
JP5943386B2 true JP5943386B2 (en) | 2016-07-05 |
Family
ID=50789298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012232678A Active JP5943386B2 (en) | 2012-10-22 | 2012-10-22 | Lead frame and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5943386B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003303863A (en) * | 2002-04-10 | 2003-10-24 | Hitachi Cable Ltd | Wiring board and its manufacturing method, and manufacturing method of semiconductor device using wiring board |
JP2007281182A (en) * | 2006-04-06 | 2007-10-25 | Taihei Denshi Kk | Resin-sealed semiconductor device |
JP2012164936A (en) * | 2011-02-09 | 2012-08-30 | Mitsui High Tec Inc | Semiconductor device manufacturing method |
-
2012
- 2012-10-22 JP JP2012232678A patent/JP5943386B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014086486A (en) | 2014-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5930843B2 (en) | Lead frame and manufacturing method thereof | |
US9362138B2 (en) | IC package and method for manufacturing the same | |
US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
KR102227588B1 (en) | Semiconductor device and method of manufacturing the same | |
US10008437B2 (en) | Lead frame and electronic component device | |
WO2010109788A1 (en) | Semiconductor element substrate, method for manufacturing same, and semiconductor device | |
JP2013229542A (en) | Lead frame, semiconductor device, and method for manufacturing lead frame | |
KR102139034B1 (en) | Method of manufacturing resin-encapsulated semiconductor device, and lead frame | |
JP5626785B2 (en) | Lead frame for mounting a semiconductor element and manufacturing method thereof | |
KR20110081813A (en) | Lead Frame Substrate, Method of Manufacturing the Same, and Semiconductor Device | |
JP6838104B2 (en) | Substrates for semiconductor devices and semiconductor devices | |
US10096539B2 (en) | Lead frame and electronic component device | |
JP7271337B2 (en) | Electronic component device and method for manufacturing electronic component device | |
JP6524533B2 (en) | Substrate for mounting semiconductor element, semiconductor device, optical semiconductor device, and manufacturing method thereof | |
US12062600B2 (en) | Lead frame and semiconductor device | |
JP2019057587A (en) | Substrate for mounting semiconductor element thereon and method of manufacturing the same | |
JP6828959B2 (en) | Lead frame and its manufacturing method | |
JP2017163106A (en) | Lead frame assembly substrate and semiconductor device assembly | |
JP5943386B2 (en) | Lead frame and manufacturing method thereof | |
JP6138496B2 (en) | Semiconductor device mounting substrate and semiconductor device | |
JP6676854B2 (en) | Lead frame, and method of manufacturing lead frame and semiconductor device | |
CN107658286B (en) | Substrate for mounting semiconductor element, semiconductor device, and method for manufacturing semiconductor device | |
JP7634506B2 (en) | Substrate for semiconductor device and semiconductor device | |
JP7339231B2 (en) | Substrates for semiconductor devices, semiconductor devices | |
JPH11345895A (en) | Semiconductor device, lead frame and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150929 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160307 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160518 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5943386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |