JP5835047B2

JP5835047B2 - セラミック電子部品

Info

Publication number: JP5835047B2
Application number: JP2012065892A
Authority: JP
Inventors: 楫野　隆; 隆楫野; 鈴木　孝志; 孝志鈴木; 佐藤　真一; 真一佐藤; 将来冨田
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2012-03-22
Filing date: 2012-03-22
Publication date: 2015-12-24
Anticipated expiration: 2032-03-22
Also published as: JP2013197509A

Description

本発明は、セラミックスを主組成（主成分）とした素体を備えるセラミック電子部品に関する。

セラミック電子部品は単板型バリスタ、単板ＮＴＣ、単板ＰＴＣ等の単板型セラミック電子部品、セラミック積層コイル、チップコンデンサー、これらを１チップ中に複合したフィルター、積層チップバリスタ、積層ＮＴＣ、積層ＰＴＣ等の内部電極を有するセラミック積層電子部品、及び巻き線コイルでコアに端子電極を形成したもの等が挙げられるが、いずれの場合も素体がセラミックスであり、素体の外表面には複数の外部電極が形成されている。

外部電極は素体の表面の所定の位置に下地電極を形成し、好ましくは、この上に、Ｎｉめっき層およびＳｎめっき層を設ける。かかる構成のセラミック電子部品が例えばプリント配線基板等に実装される際には、端子電極がプリント配線基板の所定の配線部分に設けられた電極にはんだ付けされる。

ここで、セラミック電子部品の製造において、Ｎｉ層およびＳｎ層の形成のためにセラミックスからなる素体をめっき液に浸漬させた場合には、素体及び下地電極に存在する微小な細孔にめっき液が侵入し、素体が浸食されたり、素体表面へ直接めっき金属が析出したりといった不具合が発生することがある。また、素体にはんだペーストが接触すると、はんだペーストに含まれるフラックスが素体を直接還元し、接続不良が発生するといった問題も生じ得る。

そこで、このような素体中にめっき液が侵入することによる不具合を抑制する技術として、素体の表面を被覆するガラス層を形成する技術が提案されている（特許文献１参照）。

特開平４−６８５０２号公報

一方、近年チップ部品の小型化が進展しているが、ガラスコートした小型のセラミック電子部品をプリント基板に実装後、周囲温度の上昇、下降が繰り返されると素体の辺部の表面に形成されたガラスにクラックが発生する場合がある。これは以下の理由によるものと推察される。プリント基板とセラミック電子部品の素体とは熱膨張係数が異なり、周囲温度の上昇、下降に伴い素体は熱応力が発生し、基板から大きな力を受けるが、この力は基板の種類と厚さによりほぼ決定され、素体の大きさにはよらない。一方素体が小さくなると基板から受ける力はほとんど同じであるので、単位体積に作用する応力は大きくなる。ここでガラスは割れやすく、またガラス焼成時にガラスと素体の熱膨張係数の違いによりガラスと素体の間には熱ひずみが発生しているので、ガラス層にクラックが発生すると考えられる。また辺部の表面のガラス層にクラックが発生するのは、この部分に応力が集中することによると考えられる。このようなクラックが発生すると、高湿雰囲気で水分が素体内部に侵入して特性が変動する可能性がある。

本発明は上述の課題に鑑みてなされたものであり、周囲温度の上昇及び下降が繰り返されることにより発生するガラス層のクラックが防止できるセラミック電子部品を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明のセラミック電子部品は、素体と、前記素体の外表面に形成された複数の外部電極及びガラス層とを有し、前記素体は辺部および面部を有し、前記辺部の表面のガラス層の厚さが前記面部の表面のガラス層より薄いことを特徴とする。これにより、周囲温度の上昇及び下降が繰り返されることによって発生するガラス層のクラックを防止することができる。

また本発明のセラミック電子部品は辺部の表面のガラス厚／面部の表面のガラス厚が０．１以上０．８以下であることが好ましい。これにより、周囲温度の上昇及び下降が繰り返されることによって発生するガラス層のクラックをより確実に防止できる。

また本発明のセラミック電子部品は面部のガラス層の厚さが０．１μｍ以上で４μｍ以下であることが好ましい。これにより周囲温度の上昇及び下降が繰り返されることによって発生するガラス層のクラックをより一層確実に防止できる。

また本発明のセラミック電子部品は部品のセラミック部の体積が１ｍｍ^３以下であることが好ましい。このような場合に、特にガラス層のクラック低減効果が顕著となる。

本発明によれば、周囲温度の上昇及び下降が繰り返されることにより発生するガラス層のクラックを防止できる。

セラミック電子部品の概略構造を示す斜視図である。図１のＩ−Ｉ線の断面図である。図１のII−II線の断面図である。セラミック電子部品の下地電極の外側にめっきにより端子電極が形成された構造を示す概略断面図である。クラック発生部の表面写真である。辺部の表面のガラス層の厚さ／面部の表面のガラス層の厚さが０．１で面部の表面のガラス層の厚さが６μｍの場合の辺部の断面写真である。

以下、本発明の好適な実施形態について詳細に説明するが、本発明は以下の実施形態に限定されるものではない。

本実施形態によるセラミック電子部品の一例として、セラミック積層電子部品の例を示す。図１は、本実施形態によるセラミック積層電子部品の一例を示す斜視図である。図２は、図１のＩ−Ｉ線における断面図であり、図３は、図１のII−II線における断面図である。

セラミック積層電子部品１は、セラミックスからなる素体２と、複数の内部電極３とを含む積層体４を有し、換言すれば、素体２と内部電極３が積層された単位構造１０を少なくとも１つ備えたものである。より具体的には、積層体４の一方の表面に露出した端部を有する内部電極３と、積層体４の他方の表面に露出した端部を有する内部電極３とが交互に積層されている。積層体４の両表面には、それらの表面を覆うように下地電極６が設けられており、各下地電極６は、積層体４の一方の表面から露出した内部電極３の群、あるいは積層体４の他方の面から露出した内部電極３の群に電気的に接続されている。

セラミック積層電子部品１の素体２はセラミックス、具体的には、半導体セラミックス、誘電体セラミックス及び磁性体セラミックスからなる。いずれの場合にも、素体２にはＺｎが含まれることがある。半導体セラミックスでは、バリスタ、サーミスタなどの主成分として、また、誘電体セラミックス及び磁性体セラミックスでは、焼結助剤としてＺｎを含む低融点ガラスが好ましく用いられる。特に後者では、セラミック積層部品の小型化に伴い薄層化が進み、このためにさらに焼結温度の低下が進んでおり、使用例も一段と増加している。

特に積層コイル、チップコンデンサー等のセラミック電子部品では小型化のトレンドが顕著であり、この為には材料の焼結温度を下げる必要がある。これを達成する為に焼結助剤として亜鉛系等の低融点ガラスを添加することが好ましく行われる。この場合焼結温度は低下する反面、素体２の強度及び耐薬品性は低下する傾向にある。よって、素体２の表面が露出していると、後の工程で端子電極をめっき処理にて形成する場合に素体２の粒界部分が選択的にエッチングされて機械的強度はさらに低下し、端子剥離及び素体のクラック発生の可能性が出てくる。

また、実装時にフラックスが素体を還元したり、ピンホールから素体の内部に侵入したりするので、実装後にＩＲ（絶縁抵抗）不良が発生したり、長期信頼性試験でマイグレーション不良が発生したりする場合がある。

またチップバリスタの場合は、主組成に酸化物としてＺｎを含み、素体２の表面が露出していると、めっき中に素体２そのものがエッチングされ、素体２の強度が低下して、例えば端子電極にＮｉめっき層を形成する場合はこの層の応力により剥離不良が発生して実装時に半田食われが多発する場合がある。また、少なくとも素体２の粒内の抵抗が低いので、めっき中に素体２表面にめっきが付着して外観不良、ショート不良が発生する場合もある。

上記の不具合を防止する為に、本実施形態のセラミック積層電子部品１では、素体２の外表面にはガラス層５が形成されている。これにより、めっき中のめっき液、及び実装中のフラックス等、素体を腐食したり還元したりして悪影響を与える可能性のある薬液が素体と直接に触れることを防止し、信頼性を高めることが出来る。また、ガラスは絶縁体であるので、電気めっき中にめっきが、ガラス表面に析出することも防止出来る。

ガラス層５の形成方法は、スパッター法、電子ビーム蒸着法、熱ＣＶＤ法、プラズマＣＶＤ法、ガラススラリーをスプレーして加熱する方法、ディップ法、ゾルゲル法、等が挙げられる。

一例を挙げると、端子電極形成前のチップをバレルの内部に投入して、バレルを回転させながら上記の方法でガラス層を積層体４の６面全面及び１２辺に連続的に形成する。次に所定の位置にＣｕ、Ａｇ等の金属ペーストを塗布して
焼成し、下地電極６を形成する。下地電極６と内部電極３との導通は金属ペーストの焼成中にガラスが下地電極６内部に拡散するので、確保出来る。

本実施形態のセラミック積層電子部品１は、素体２が外部に露出している部分、すなわち外表面に辺部と面部とを有している。そして、図２に示すように、辺部の表面のガラス層５ｂの厚さが面部の表面のガラス層５ａの厚さより薄い。こうすることにより、基板に実装した後に温度が上下する環境に置かれた場合のセラミック積層電子部品１の辺部の表面のガラス層のクラックの発生を低減することが出来、特に小型の電子部品の場合に著しい効果がある。

ここで辺部の表面のガラス層の厚さは次のように評価する。まず積層体（積層部品でない場合は焼結体）４の辺に垂直に部品を切断、研磨し、ＳＥＭ写真を撮影する。この断面における積層体（焼結体）４の角部、すなわちＲの形成されている表面部分を辺部として、辺部の表面のガラスの断面積を辺部の長さで割ったものを辺部の表面のガラス厚とする。辺部の表面のガラスの断面積及び辺部の長さは、ＳＥＭ写真を画像処理して算出する。尚、辺部のＲが場所により変化している場合は表面部分の各点の曲率半径を画像処理で算出して、最小となる点を求め、この点から曲率半径が２倍になるまでの範囲を辺部とする。

また、面部は、前述のようにして求めた辺部以外の範囲、すなわち、断面において隣り合う２つの辺部の互いに近接した側にある２つの端点の間に存在する範囲を指す。この面部の表面のガラス層の厚さは、上記断面において、面部の表面の中心点から両側に、辺部の長さの１／２の範囲のガラスの断面積を辺部の長さで割ったものとする。

一般的な略六面体の電子部品の場合、断面には４つの辺部及び面部があるが、これらの表面のガラス層の厚さの平均値をこの部品の辺部及び面部の表面のガラス層の厚さとする。

また、異なる辺部の交点では、基板実装後に温度が上下する環境に置かれた場合の熱応力が最大になるので、辺部の表面よりもさらにガラス厚が薄いことが好ましい。

辺部のうち、最小となる曲率半径は１０〜５０μｍが好ましい。１０μｍより小さい場合は基板実装後に温度が上下する環境に置かれた場合の熱応力が辺部に集中して、本実施形態によるクラックの低減効果が十分に得られない場合がある。また、５０μｍより大きい場合は機能部の有効体積が減少して特性が低下する場合がある。

小型のセラミック電子部品をプリント基板に実装後、温度が上下する環境に置かれると、素体の辺部の表面に形成されたガラスにクラックが発生する場合があるが、このメカニズムは次のように推察される。これはプリント基板とセラミック電子部品の素体とは熱膨張係数が異なり、ヒートサイクル試験では素体は熱応力の発生に伴い、基板から大きな力を受けるが、この力は基板の種類と厚さによりほぼ決定され、素体の大きさにはよらない。一方素体が小さくなると基板から受ける力はほとんど同じであるので、単位体積に作用する応力は大きくなる。ここでガラスは割れやすく、またガラス層を形成するため焼成を行うが、このときにガラスと素体の熱膨張係数の違いによりガラスと素体の間には熱ひずみが発生しているので、焼成後の冷却によってガラス層にクラックが発生すると考えられる。また辺部の表面のガラス層にクラックが発生するのは、この部分に応力が集中することによると考えられる。

ここで辺部の表面のガラス層の厚さを薄くすると、まずこの部分のガラスの柔軟性が上がり割れにくくなる。これは、多くのプラスチックでは膜厚が厚いと割れたりクラックが発生したりするが、膜厚を薄くしてフィルム状に形成すると柔軟性が増して割れにくくなるのと同じメカニズムであると考えられる。次にガラス形成時の熱応力が小さくなる。これは、熱応力がガラス厚にほぼ比例することによる。このように、辺部の表面のガラス層を薄くすると、この部分のガラスの柔軟性が上がり、また層に内在する熱応力を小さく出来るので、基板実装後に温度が上下する環境に置かれた場合のガラス層のクラックの発生を低減出来ると考えられる。

辺部の表面のガラス層５ｂの厚さ／面部の表面のガラス層５ａの厚さは０．１〜０．８であることが好ましい。辺部の表面のガラス層５ｂの厚さ／面部の表面のガラス層５ａの厚さがこの範囲にある場合、基板実装後に温度が上下する環境に置かれた場合を想定した試験として、たとえば−４０〜１２５℃でのヒートサイクル試験を１０００サイクル行った場合に辺部の表面のガラス層のクラックの発生を効果的に低減することが出来る。上記比率が０．８より大きいとヒートサイクル試験時のクラックの発生の低減効果が不十分であり、また０．１未満では辺部の表面のガラス層の連続性を担保するのが困難になる。

また、辺部の表面のガラス層５ｂの厚さ／面部の表面のガラス層５ａの厚さは０．１〜０．６であることがさらに好ましい。この場合は前述のヒートサイクル試験を２０００サイクル行った場合でも辺部の表面のガラス層のクラックの発生を効果的に低減することが出来る。

また、辺部の表面のガラス層５ｂの厚さ／面部の表面のガラス層５ａの厚さは０．１〜０．４であることが最も好ましい。この場合は前述のヒートサイクル試験を３０００サイクル行った場合でも辺部の表面のガラス層のクラックの発生を効果的に低減することが出来る。

また、面部の表面のガラス層５ａの厚さは４μｍ以下が好ましい。こうすることにより、ガラス層５全体の柔軟性を上げると同時に内在する熱応力を低下出来るので前述のヒートサイクル試験でのクラックの発生をより低減出来る。

また内部電極のあるセラミック電子部品の場合ではガラスが厚いと内部電極と下地電極との導通を担保するのが難しくなるので、面部の表面のガラス層の厚さは２μｍ以下が好ましい。

さらに内部電極にＰｄを含まない場合は下地電極焼成時の内部電極の突き出しがないので、面部の表面のガラス層の厚さは１μｍ以下が好ましい。Ｐｄを含まない内部電極の例としてＡｇ、Ｎｉ、Ｃｕが挙げられる。

一方面部の表面のガラス層の厚さが０．１μｍ以下になると面部の表面のガラス層にピンホールが多くなり信頼性に影響を与える場合が出てくる。

またガラス層５は面部の表面、辺部の表面ともに連続して形成されていることが好ましい。ガラス層５が不連続であると、めっき中にこの部分からめっき液が素体内部に侵入して素体を腐食したり、また実装時にフラックスが素体内部に侵入して素体を還元したりするので、特性変動もしくは信頼性の低下を来す場合がある。

また、ガラス層５が連続である場合でも、辺部又は面部それぞれの中で局所的にガラス厚が薄い部分があると基板実装後に温度が上下する環境に置かれた際この部分に熱応力が集中してクラックが生じる場合があるので好ましくない。ガラス厚の最小値は辺部の表面もしくは面部の表面のガラス厚の１／１０以上であることが好ましい。

辺部の表面のガラス層５ｂの厚さを面部の表面のガラス層５ａの厚さより薄くする方法は、特に限定されないが、例えばガラス層形成後バレル研磨を行う方法が適用できる。バレル研磨でのガラス層厚の減少は、辺部の表面が大きいので、辺部の表面のガラス層５ｂの厚さが面部の表面のガラス層５ａの厚さより薄くなる。また、ガラススラリーをスプレーして素体表面にスラリー層を形成して、その後に加熱してスラリー中のガラス粉を溶かし、連続的なガラス層を形成する、いわゆるバレルスプレー法では、加熱する前にバレル研磨を行うことが好ましい。こうすることにより辺部の表面のスラリー層にある程度ピンホールが発生しても、加熱時に溶融したガラスの濡れ広がりで修復が可能であり、辺部の表面のガラス層５ｂをより薄くしてもガラス層５の連続性が担保出来る。

ガラス層５の組成は、耐薬品性を考慮してアルカリ酸化物の含有量が１０ｗｔ．％以下、Ｚｎ酸化物の含有量が５ｗｔ．％以下であることが好ましく、同様の理由でガラスの融点は６５０℃以上であることが好ましい。後者はガラスの融点が高いほど耐薬品性が良好であることによる。また、アルカリ酸化物を含まない無アルカリガラスは耐マイグレーション性が高く、高温耐湿試験でガラスの比抵抗が低下しないので好ましいが、ＳｉＯ_２が１００％の石英ガラスは熱膨張係数が非常に小さく、固く脆いので、ヒートショックによりクラック発生もしくは素体から剥離する場合がある。

また、連続性を担保する為に、ガラス層５は非晶質であることが好ましい。結晶化ガラスは焼成時にチップ同士の固着を防止出来るメリットがあるが、ガラス層が多孔質になる傾向があり、めっき中にめっき液が素体の内部に侵入したり、実装時にフラックスが素体に接触して素体を還元したりする可能性がある。

また、ガラスの熱膨張係数は素体２の熱膨張係数の１．５倍より小さいことが好ましい。こうすることにより、ガラス焼成の冷却時に発生する熱応力によるガラス層のクラックをより確実に防止することが出来る。

本実施形態によるガラスクラック低減効果はチップの体積が小さいほど顕著であり、１ｍｍ^３以下で効果が明確に現れ、０．２５ｍｍ^３
以下でさらに顕著になり、０．０５ｍｍ^３以下で最も有効である。

内部電極３には、素体２との間での確実なオーミック接触を可能とする観点から、例えば、Ａｇ、Ｐｄ、Ｎｉ、Ｃｕ、またはＡｌを主成分とする材料が用いられるが、特に材料に限定はない。

下地電極６は、例えば、積層体４の表面への導電性ペーストの塗布および焼成により得られる。下地電極６を形成するための導電性ペーストとしては、主として、ガラス粉末（フリット）と、有機ビヒクル（バインダー）と、金属粉末とを含むものが挙げられ、導電性ペーストの焼成により、有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む下地電極６が形成される。なお、導電性ペーストには、必要に応じて、粘度調整剤、無機結合剤、酸化剤等種々の添加剤を加えてもよい。例えば、下地電極６は、金属成分としてＡｇ、Ｃｕ、および、Ｚｎを含む。

図４に示すように、セラミック積層電子部品１の下地電極６の表面に、さらに、電気めっき等の手段により端子電極７が形成される。これらの端子電極７と、例えば、配線基板上の電極とが半田等により接合される。

端子電極７は、例えば、下地電極６側から積層形成されたＮｉ層７ａおよびＳｎ層７ｂを含む２層構造を有する。Ｎｉ層７ａは、実装時に溶融状態の半田と下地電極６との接触を防止して、半田食われを防止するものである。その厚さは例えば２μｍ程度である。Ｎｉ層７ａを厚くするほど半田食われは抑制できるが生産性は低下する。またＮｉ層７ａを電気めっき法で形成する場合は、層を厚くすると応力が増大し、Ｎｉ層７ａと下地電極６間、もしくは下地電極６と素体２間で剥離が発生する場合がある。

Ｎｉ層７ａは好ましくは電気めっき法で形成される。めっき装置は電気バレルめっき装置が好ましく用いられる。この場合、バケットと称する不導通性の網籠にチップ及びメディアと称する金属球を投入し、これを回転させながらタンブラーと称する陰極をこの混合体の内部に挿入してめっきを行う。電子はタンブラーからメディアを介してチップの下地電極６に供給され、下地電極６上にＮｉが析出する。

Ｎｉめっき液の種類はワット浴、もしくはスルファミン酸Ｎｉめっき液が好ましく用いられる。ワット浴からの析出被膜は素地との密着性がよく、半光沢で耐食性がある。ワット浴の組成は、硫酸Ｎｉ６水和物２００〜３８０ｇ／Ｌ、塩化Ｎｉ６水和物３０〜６０ｇ／Ｌ、ほう酸３０〜４５ｇ／Ｌである。通常ｐＨ１．５〜５、温度４０〜７０℃で用いられ、ｐＨ調整剤は炭酸Ｎｉがよく用いられる。

スルファミン酸Ｎｉめっき液の組成は、通常、スルファミン酸Ｎｉ４水和物３５０〜４５０ｇ／Ｌ、ほう酸３０〜４０ｇ／Ｌ、臭化Ｎｉ３〜１０ｇ／Ｌであり、ｐＨ４〜４．５、温度４０〜６０℃で用いられる。ｐＨ調整剤はワット浴と同様に炭酸Ｎｉが用いられる。

Ｓｎ層７ｂは、半田の濡れ性を向上させる機能を有するものであり、その厚さは例えば４μｍ程度とされる。Ｓｎ層７ｂも好ましくは電気バレルめっきで形成される。

Ｓｎめっき液にはｐＨが１２以上のアルカリ性Ｓｎめっき液（Ｓｎ酸塩浴）、ｐＨが２以下の酸性Ｓｎめっき液、ｐＨが４〜５の中性Ｓｎめっき液があるが、セラミックス素体は耐薬品性に課題がある場合が多く、強アルカリ、強酸ともに素体が腐食されるので中性のＳｎめっき液が好ましい。

中性Ｓｎめっき液の組成の例として、Ｓｎ塩としてメタンスルホン酸Ｓｎを４０〜６０ｇ／Ｌ、導電塩としてメタンスルホン酸アンモニウムを３０〜５０ｇ／Ｌ、キレート剤としてグルコン酸ナトリウムを１５０〜２５０ｇ／Ｌ添加しアンモニアでｐＨを４に調整したものが挙げられる。

本発明の内容を実施例を参照してより具体的に説明するが、本発明は以下の実施例に限定されるものではない。

＜辺部の表面のガラス層の厚さ／面部の表面のガラス層の厚さ及び面部の表面のガラス層の厚さとクラック発生数との関係＞
外形寸法が１．０ｍｍ×０．５ｍｍ×０．５ｍｍであり、面部のガラス層の厚さが１、２、３、４、５、６μｍであり、辺部の表面のガラス層の厚さ／面部の表面のガラス層の厚さ０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１である積層セラミックコンデンササンプルを各水準で１００個作成し、プリント基板に実装してヒートサイクル試験を行い、試験後のチップのガラス層のクラック不良の発生率を調べた。

ここで積層セラミックコンデンササンプルの素体はチタン酸バリウムであり、内部電極はＮｉより構成され、内部電極の間隔は５μｍである。ガラス層はシリカ系の融点が７４０℃である材料で作製した。平均粒径が１μｍのガラス粉と有機バインダーを混合してスラリーを作製して、これを素体表面にバレルスプレー法で塗布した後にバレル研磨を行い、辺部の表面のスラリー層を薄くした。次にこれを７７０℃で焼成して積層体の外表面全体に辺部の表面のガラス層の厚さが面部より薄いガラス層を形成した。下地電極はＣｕ製であり、Ｎｉ層は２μｍ、Ｓｎ層は４μｍである。

ヒートサイクル試験用のプリント基板は１．６ｍｍ厚のＦＲ４基板を使用し、鉛フリー半田でチップを実装した。ヒートサイクル試験は−４０〜１２５℃を１０００サイクルで行った。試験後チップを基板から取り外し、ガラス層の表面を５００倍のＳＥＭで観察してクラックの有無を判定した。
結果を表１に示す。またクラック発生部の表面写真を図５に示す。クラックは辺の延びる方向に沿って、辺とほぼ平行に発生している。これは熱応力が素体とガラス層の界面内で辺と垂直の方向に発生し、クラックは応力と垂直方向に発生することによると考えられる。また、辺部の表面のガラス層の厚さ／面部の表面のガラス層の厚さが０．１で、面部の表面のガラス層の厚さが６μｍの場合の辺部の断面写真を図６に示す。

辺部の表面のガラス層を面部の表面のガラス層より薄くすると、ヒートサイクル試験でのクラックの発生を低減出来ることが分かる。また、辺部の表面のガラス層の厚さを面部の０．８倍以下にすると、クラックの発生をより低減できることが分かる。さらに、面部の表面のガラス層の厚さを４μｍ以下にするとクラックの発生が無くなることが分かる。

＜チップ体積による効果依存性＞
次にチップ体積の依存性を検討した。チップの形状を変えて、面部の表面のガラス層の厚さと辺部の表面のガラス層の厚さが共に２μｍの条件（Ｃ１）と、面部の表面のガラス層の厚さが２μｍで辺部の表面のガラス層の厚さが１．２μｍの条件（Ｃ２）でヒートサイクル試験を行った。結果を表２に示す。

チップ体積が１ｍｍ^３を超えると面部の表面のガラス層の厚さと辺部の表面のガラス層の厚さが同じでもクラックが非常に少ないことが分かる。一方、チップ体積が１ｍｍ^３以下の場合は面部の表面のガラス層の厚さと辺部の表面のガラス層の厚さが同じであるとクラックが発生してチップ体積が小さくなると急増することが分かる。また、辺部の表面のガラス層の厚さ／面部の表面のガラス層の厚さを０．６にすると、チップの体積が０．００２の場合でもクラックが発生しないことが分かる。

以上のように、本発明に係る、素体の外表面がガラス層で被われているセラミック電子部品は、周囲温度の上昇及び下降が繰り返されるような環境に置かれても、ガラス層にクラックが発生することを防止できる。

１セラミック積層電子部品
２素体
３内部電極
４積層体（焼結体）
５ガラス層
５ａ面部の表面のガラス層
５ｂ辺部の表面のガラス層
６下地電極
７端子電極
７ａＮｉ層
７ｂＳｎ層
１０単位構造

Claims

素体と、前記素体の外表面に形成された複数の下地電極及びガラス層とを有し、前記素体は辺部および面部を有し、前記辺部の表面のガラス層の厚さが前記面部の表面のガラス層より薄いことを特徴とするセラミック電子部品。
前記ガラス層において、前記辺部の表面のガラス層の厚さ／前記面部の表面のガラス層の厚さが０．１以上０．８以下であることを特徴とする請求項１に記載のセラミック電子部品。
前記面部の表面のガラス層の厚さが０．１μｍ以上４μｍ以下であることを特徴とする、請求項１または２に記載のセラミック電子部品。
前記セラミック電子部品の体積が１ｍｍ^３以下であることを特徴とする請求項１〜３のいずれかに記載のセラミック電子部品。